CN103946960A - 蚀刻方法 - Google Patents

蚀刻方法 Download PDF

Info

Publication number
CN103946960A
CN103946960A CN201280055844.5A CN201280055844A CN103946960A CN 103946960 A CN103946960 A CN 103946960A CN 201280055844 A CN201280055844 A CN 201280055844A CN 103946960 A CN103946960 A CN 103946960A
Authority
CN
China
Prior art keywords
substrate
etching
etchant resist
plasma
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280055844.5A
Other languages
English (en)
Other versions
CN103946960B (zh
Inventor
铃木敦志
难波江宏一
近藤俊行
森绿
寺前文晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EL Seed Corp
Original Assignee
EL Seed Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EL Seed Corp filed Critical EL Seed Corp
Publication of CN103946960A publication Critical patent/CN103946960A/zh
Application granted granted Critical
Publication of CN103946960B publication Critical patent/CN103946960B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种可提高被加工材料和抗蚀剂的蚀刻的选择比的蚀刻方法、通过该蚀刻方法加工的蓝宝石基板、及具备该蓝宝石基板的发光元件。使用等离子蚀刻装置的蚀刻方法包括：在被加工材料上形成抗蚀膜的抗蚀膜形成工序；在所述抗蚀膜上形成规定的图案的图案形成工序；将形成有所述图案的所述抗蚀膜在规定的改质用条件下暴露于等离子体，使所述抗蚀膜改质而提高蚀刻选择比的抗蚀剂改质工序；将被加工材料在与改质用条件不同的蚀刻用条件下暴露于等离子体，以提高了蚀刻选择比的所述抗蚀膜为掩模，进行被加工材料的蚀刻的被加工材料的蚀刻工序。

Description

蚀刻方法
技术领域
本发明涉及使用等离子体的蚀刻方法、通过该蚀刻方法加工的蓝宝石基板、及具备该蓝宝石基板的发光元件。
背景技术
作为被加工材料的蚀刻方法，通常以抗蚀膜为掩模对在表面形成有抗蚀膜的基板进行蚀刻(例如参照专利文献1)。例如，在专利文献1所记载的蚀刻方法中，将蚀刻气体中添加了碳系气体的混合气体激励为等离子体状态来蚀刻蓝宝石基板，并且调整碳系气体的流量，由此，来调整凸部的锥形状。
专利文献1：(日本)特开2011－134800号公报
但是，在现有的蚀刻方法中，考虑根据被加工材料和抗蚀剂的材质决定的选择比，进行蚀刻加工。但是，在对被加工材料实施微细且深的形状的加工时，如果适当的选择比的材料不存在，则就不能实施所希望形状的加工。
发明内容
本发明是鉴于所述状况而创立的，其目的在于，提供一种可提高被加工材料和抗蚀剂的蚀刻选择比的蚀刻方法、通过该蚀刻方法加工的蓝宝石基板、及具备该蓝宝石基板的发光元件。
为实现所述目的，本发明中，提供一种蚀刻方法，其包括：在被加工材料上形成抗蚀膜的抗蚀膜形成工序；在所述抗蚀膜上形成规定的图案的图案形成工序；将形成有所述图案的所述抗蚀膜在规定的改质用条件下暴露于等离子体，使所述抗蚀膜改质而提高蚀刻选择比的抗蚀剂改质工序；将所述被加工材料在与所述改质用条件不同的蚀刻用条件下暴露于等离子体，以提高了蚀刻选择比的所述抗蚀膜为掩模，进行所述被加工材料的蚀刻的被加工材料的蚀刻工序。
在上述蚀刻方法中，也可以是，相比所述蚀刻用条件，所述改质用条件的偏压输出降低。
在上述蚀刻方法中，也可以是，所述被加工材料为形成于规定的被加工基板上的基板用掩模层。
在上述蚀刻方法中，也可以是，包括以蚀刻的基板用掩模层为掩模，进行所述被加工基板的蚀刻的基板的蚀刻工序。
在上述蚀刻方法中，也可以是，在所述基板的蚀刻工序中，在所述被加工基板上形成1μｍ以下的周期的凹凸形状。
在上述蚀刻方法中，也可以是，在所述被加工基板上形成深度300nm以上的凹凸形状。
在上述蚀刻方法中，也可以是，所述被加工基板为蓝宝石。
另外，在本发明中，根据上述蚀刻方法，提供实施了凹凸加工的蓝宝石基板。
另外，在本发明中，提供具有上述蓝宝石基板和形成于所述蓝宝石基板上的半导体发光层的发光元件。
进而，在本发明中，提供一种蚀刻方法，其包括：在被加工材料上形成抗蚀膜的抗蚀膜形成工序；在所述抗蚀膜上形成规定的图案的图案形成工序；将形成有所述图案的所述抗蚀膜在规定的改质用条件下暴露于等离子体，使所述抗蚀膜改质而提高蚀刻选择比的抗蚀剂改质工序；将所述被加工材料在与所述改质用条件不同的蚀刻用条件下暴露于等离子体，以提高了蚀刻选择比的所述抗蚀膜为掩模，进行所述被加工材料的蚀刻的被加工材料的蚀刻工序；所述被加工材料为形成于规定的被加工基板上的基板用掩模层，并且所述被加工基板为蓝宝石基板，以蚀刻的基板用掩模层为掩模，进行所述蓝宝石基板的蚀刻，在所述蓝宝石基板上形成1μｍ以下的周期的凹凸形状的基板的蚀刻工序，在所述抗蚀剂改质工序中，使用Ar气体的等离子体作为等离子体，施加规定的偏压输出，将Ar气体的等离子体向所述基板用掩模层引导，在所述蚀刻工序中，使用Ar气体的等离子体作为等离子体，施加比所述改质用条件高的偏压输出，将Ar气体的等离子体向所述基板用掩模层引导。
在上述蚀刻方法中，也可以是，在所述基板的蚀刻工序中，在所述蓝宝石基板上形成深度300nm以上的凹凸形状。在
在上述蚀刻方法中，也可以是，在所述基板的蚀刻工序中，在所述蓝宝石基板上形成深度500nm以上的凹凸形状。
在上述蚀刻方法中，也可以是，在所述图案形成工序之后，包括通过等离子灰化而去除所述抗蚀膜的残膜的残膜除去工序。
在上述蚀刻方法中，也可以是，在所述图案形成工序中，在利用模型挤压所述抗蚀膜之后，在保持挤压状态下使所述抗蚀膜固化，将所述模型的凹凸构造转印到所述抗蚀膜上。
在上述蚀刻方法中，也可以是，在所述基板的蚀刻工序中，在所述基板用掩模层上残留有所述抗蚀膜的状态下，进行所述蓝宝石基板的蚀刻。
在上述蚀刻方法中，也可以是，所述基板用掩模层具有所述蓝宝石基板上的SiO2层和所述SiO2层上的Ｎi层，在所述基板的蚀刻工序中，在层叠了所述SiO2层、所述Ｎi层和所述抗蚀膜的状态下，进行所述蓝宝石基板的蚀刻。
在上述蚀刻方法中，也可以是，在所述基板的蚀刻工序之后，包括使用规定的剥离液将残留于所述蓝宝石基板上的所述基板用掩模层除去的掩模层除去工序。
在上述蚀刻方法中，也可以是，在所述掩模层除去工序中，在通过O2灰化预先除去所述抗蚀膜后，使用规定的剥离液除去残留于所述蓝宝石基板上的所述基板用掩模层。
进而，在本发明中，提供一种蚀刻方法，其包括：在被加工材料上形成抗蚀膜的抗蚀膜形成工序；在所述抗蚀膜上形成规定的图案的图案形成工序；将形成有所述图案的所述抗蚀膜在规定的改质用条件下暴露于等离子体，使所述抗蚀膜改质而提高蚀刻选择比的抗蚀剂改质工序；将所述被加工材料在与所述改质用条件不同的蚀刻用条件下暴露于等离子体，以提高了蚀刻选择比的所述抗蚀膜为掩模，进行所述被加工材料的蚀刻的被加工材料的蚀刻工序；所述被加工材料为形成于规定的被加工基板上的基板用掩模层，并且所述被加工基板为蓝宝石基板，以蚀刻的基板用掩模层为掩模，进行所述蓝宝石基板的蚀刻，在所述蓝宝石基板上形成凹凸形状的基板的蚀刻工序，在所述抗蚀剂改质工序中，使用Ar气体的等离子体作为等离子体，施加规定的偏压输出，将Ar气体的等离子体向所述基板用掩模层引导，在所述蚀刻工序中，使用Ar气体的等离子体作为等离子体，施加比所述改质用条件高的偏压输出，将Ar气体的等离子体向所述基板用掩模层引导。
根据本发明，可以提高被加工材料和抗蚀剂的蚀刻的选择比。
附图说明
图1是表示本发明的一实施方式的等离子蚀刻装置的概略说明图；
图2是表示蚀刻方法的流程图；
图3A表示被加工基板及掩模层的蚀刻方法的过程，(a)表示加工前的被加工基板，(b)表示在被加工基板上形成有掩模层的状态，(c)表示在掩模层上形成有抗蚀膜的状态，(d)表示使模型与抗蚀膜接触的状态，(e)表示在抗蚀膜上形成图案的状态；
图3B表示被加工基板及掩模层的蚀刻方法的过程，(f)表示除去了抗蚀膜的残膜的状态，(g)表示使抗蚀膜改质的状态，(h)表示以抗蚀膜为掩模蚀刻掩模层的状态，(i)表示以掩模层为掩模对被加工基板进行蚀刻的状态；
图3C表示被加工基板及掩模层的蚀刻方法的过程，(j)表示以掩模层为掩模对被加工基板进一步进行蚀刻的状态，(k)表示从被加工基板除去残留的掩模层的状态，(l)表示对被加工基板实施湿式蚀刻的状态；
图4表示被加工基板，(a)表示示意立体图，(b)表示A－A剖面图；
图5表示具备被加工基板的发光元件的模式剖面图。
符号说明
1 等离子蚀刻装置
2 基板保持台
3 容器
4 线圈
5 电源
6 石英板
7 冷却控制部
8 等离子体
100 被加工基板
101 凹凸构造
102 凸部
103 侧面
200 发光元件
210 缓冲层
212 n型GaＮ层
214 多量子阱活性层
216 电子块层
218 p型GaＮ层
220 p侧电极
224 n侧电极
226 反射膜
228 反射面
具体实施方式
图1是表示本发明一实施方式的等离子蚀刻装置的概略说明图。
如图1所示，等离子蚀刻装置1为电感耦合型(ICP)，并具有：保持被加工基板100的平板状的基板保持台2、收纳基板保持台2的容器3、经由石英板6设于容器3的上方的线圈4、与基板保持台2连接的电源5。线圈4为立体涡旋形的线圈，从线圈中央供给高频电力，且线圈外周的末端接地。蚀刻对象的被加工基板100直接或经由搬运用托盘载置于基板保持台2。在基板保持台2内置有用于冷却被加工基板100的冷却机构，由冷却控制部7进行控制。容器3具有供给口，可供给O2气体、Ar气体等各种气体。
在由该等离子蚀刻装置1进行蚀刻时，在基板保持台2上载置了被加工基板100后，将容器3内的空气排出，成为负压状态。而且，向容器3内供给规定的处理气体，调整容器3内的气体压力。然后，向线圈4及基板保持台2供给规定时间的高输出的高频电力，生成反应气体的等离子体8。利用该等离子体8进行被加工基板100的蚀刻。
其次，参照图2、图3A及图3B对使用等离子蚀刻装置1的蚀刻方法进行说明。
图2是表示蚀刻方法的流程图。如图2所示，本实施方式的蚀刻方法包括：掩模层形成工序S1、抗蚀膜形成工序S2、图案形成工序S3、残膜除去工序S4、抗蚀剂改质工序S5、掩模层的蚀刻工序S6、被加工基板的蚀刻工序S7、掩模层除去工序S8、弯曲部形成工序S9。
图3A表示被加工基板及掩模层的蚀刻方法的过程，(a)表示加工前的被加工基板，(b)表示在被加工基板上形成有掩模层的状态，(c)表示在掩模层上形成抗蚀膜的状态，(d)表示使模型与抗蚀膜接触的状态，(e)表示在抗蚀膜上形成图案的状态。
图3B表示被加工基板及掩模层的蚀刻方法的过程，(f)表示除去了抗蚀膜的残膜的状态，(g)表示使抗蚀膜改质的状态，(h)表示以抗蚀膜为掩模并对掩模层进行蚀刻的状态，(i)表示以掩模层为掩模并对被加工基板进行蚀刻的状态。此外，改质后的抗蚀膜在图中通过涂抹来表现。
图3C表示被加工基板及掩模层的蚀刻方法的过程，(j)表示以掩模层为掩模并对被加工基板进行进一步蚀刻的状态，(k)表示从被加工基板除去了残留的掩模层的状态，(l)表示对被加工基板实施了湿式蚀刻的状态。
首先，如图3A(a)所示，准备加工前的被加工基板100。在进行蚀刻之前，用规定的清洗液预先对被加工基板100进行清洗。在本实施方式中，被加工基板100为蓝宝石基板。
其次，如图3A(b)所示，在被加工基板100形成掩模层110(掩模层形成工序：S1)。在本实施方式中，掩模层110具有被加工基板100上的SiO2层111和SiO2层111上的Ｎi层112。各层111、112的厚度是任意的，例如可以将SiO2层设为1nm以上且100nm以下，将Ｎi层112设为1nm以上且100nm以下。此外，掩模层110也可以为单层。掩模层110通过溅射法、真空蒸镀法、CVD法等形成。
其次，如图3A(c)所示，在掩模层110上形成抗蚀膜120(抗蚀膜形成工序：S2)。在本实施方式中，作为抗蚀膜120使用热塑性树脂，通过旋涂法形成均匀的厚度。抗蚀膜120例如由环氧系树脂过程，厚度例如为100nm以上且300nm以下。此外，作为抗蚀膜40，也可以使用可通过紫外线等固化的光固化性树脂。
而且，将抗蚀膜120与被加工基板100一同加热使其软化，如图3A(d)所示，用模型130对抗蚀膜120进行挤压。在模型130的接触面形成凹凸构造131，抗蚀膜120按凹凸构造131变形。
之后，在保持挤压状态的同时，将抗蚀膜120与被加工基板100一同冷却使其固化。然后，通过将模型200从抗蚀膜120隔离，如图3A(e)所示，在抗蚀膜120上转印凹凸构造121(图案形成工序：S3)。在此，凹凸构造121的周期为1μｍ以下。在本实施方式中，凹凸构造121的周期为500nm。另外，在本实施方式中，凹凸构造121的凸部123的宽度为100nm以上且300nm以下。另外，凸部123的高度为100nm以上且300nm以下。在该状态下，在抗蚀膜120的凹部形成有残膜122。
如上，将形成有抗蚀膜120的被加工基板100安装于等离子蚀刻装置1的基板保持台2。而且，例如通过等离子灰化去除残膜122，如图3B(f)所示，使作为被加工材料的掩模层110露出(残膜除去工序：S4)。在本实施方式中，作为等离子灰化的处理气体使用O2气体。此时，抗蚀膜120的凸部123也受到灰化的影响，凸部123的侧面124相对于掩模层110的表面不垂直而倾斜规定角度。
而且，如图3B(g)所示，将抗蚀膜120在改质用条件下暴露于等离子体，使抗蚀膜120改质，提高蚀刻选择比(抗蚀剂改质工序：S5)。在本实施方式中，作为抗蚀膜120的改质用的处理气体，使用Ar气体，通过施加规定的偏压输出，将Ar气体的等离子体向抗蚀膜120引导。另外，在本实施方式中，与后述的蚀刻用条件相比，将改质用条件的电源5的偏压输出设定为低。
之后，以在蚀刻用条件下暴露于等离子体且蚀刻选择比高的抗蚀膜120为掩模，进行作为被加工材料的掩模层110的蚀刻(掩模层的蚀刻工序：S6)。在本实施方式中，作为抗蚀膜120的蚀刻用的处理气体使用Ar气体，施加比改质用条件高的偏压输出，将Ar气体的等离子体向抗蚀膜120引导。由此，如图3B(h)所示，在掩模层110上形成图案113。
在此，关于改质用条件和蚀刻用条件，可适宜变更处理气体、天线输出、偏压输出等，但优选如本实施方式那样使用同一处理气体而改变偏压输出。具体而言，对于改质用条件，在以Ar气体为处理气体，将背压设为0.5Pa、Ar气体的流量设为25sccｍ、线圈4的天线输出设为350W、电源5的偏压输出设为50W时，观察抗蚀膜120的固化。而且，对于蚀刻用条件，在以Ar气体为处理气体，将背压设为0.5Pa、Ar气体的流量设为25sccｍ、线圈4的天线输出设为350W、电源5的偏压输出设为100W时，观察掩模层110的蚀刻。此外，相对于蚀刻用条件降低偏压输出，除此之外，即使降低天线输出或减少气体流量，也能够进行抗蚀剂的固化。
其次，如图3B(i)所示，以掩模层110为掩模，进行被加工基板100的蚀刻(被加工基板的蚀刻工序：S7)。在本实施方式中，以在掩模层110上残留有抗蚀膜120的状态进行蚀刻。另外，进行使用BCl3气体等氯系气体作为处理气体的等离子蚀刻。
而且，如图3C(j)所示，在蚀刻进行时，在被加工基板100上形成凹凸构造101。在本实施方式中，凹凸构造101的高度为500nm。此外，也可以将凹凸构造101的高度设为比500nm大。在此，如果凹凸构造101的高度例如如300nm那样较浅，则如图3B(i)所示，在抗蚀膜120残留的状态下也能够结束蚀刻，并无障碍。
在本实施方式中，通过掩模层110的SiO2层111助长侧面蚀刻，从而凹凸构造101的凸部102的侧面103倾斜。另外，也可以通过抗蚀膜120的侧面123的倾斜角来控制侧面蚀刻的状态。此外，如果将掩模层110设为Ｎi层112的单层，则可以使凸部102的侧面103相对于主面大致垂直。
之后，如图3B(k)所示，使用规定的剥离液将残留于被加工基板100上的掩模层110除去(掩模层除去工序：S8)。在本实施方式中，使用高温的硝酸，除去Ｎi层112，之后使用氢氟酸除去SiO2层111。此外，即使抗蚀膜120残留于掩模层110上，也能够利用高温的硝酸与Ｎi层112一同除去，但在抗蚀膜120的残留量多的情况下，优选通过O2灰化预先除去抗蚀膜120。
而且，如图3B(l)所示，通过湿式蚀刻除去凸部102的角，形成弯曲部(弯曲部形成工序：S9)。在此，蚀刻液是任意的，例如可使用加温至170℃程度的磷酸水溶液即所谓的“热磷酸”。此外，该弯曲部形成工序可以适当省略。经过以上的工序，制作出表面具有凹凸构造101的被加工基板100。
根据该被加工基板100的蚀刻方法，将抗蚀膜120暴露于等离子体中进行改质，因此，可以提高掩模层110和抗蚀膜120的蚀刻的选择比。由此，相对于掩模层110可以容易地实施微细且深的形状的加工，可以非常厚地形成微细形状的掩模层110。
另外，可以利用等离子蚀刻装置1连续地进行抗蚀膜120的改质和掩模层110的蚀刻，工序数也不会显著增大。在本实施方式中，通过改变电源5的偏压输出，进行抗蚀膜120的改质和掩模层110的蚀刻，可简单容易地提高抗蚀膜120的选择比。
进而，以充分厚的掩模层110为掩模进行被加工基板100的蚀刻，对于被加工基板100容易实施微细且深的形状的加工。特别是在蓝宝石基板中，形成周期为1μｍ以下且深度为300nm以上的凹凸构造101目前在形成有掩模层的基板上形成抗蚀膜且利用抗蚀膜进行掩模层的蚀刻的蚀刻方法中是不可能的，但在本实施方式的蚀刻方法中是可以的。特别是在本实施方式的蚀刻方法中，适当形成周期为1μｍ以下且深度为500nm以上的凹凸构造。
纳米级的周期性的凹凸构造称为仿蛾眼，在对蓝宝石进行该仿蛾眼的加工的情况下，由于蓝宝石是难切削材料，所以仅能加工至200nm左右的深度。但是，在200nm左右的台阶有时作为仿蛾眼不充分。本实施方式的蚀刻方法可以说是解决了对蓝宝石基板实施仿蛾眼加工时的新的课题。
此外，显示了使用纳米图像印刷技术形成抗蚀剂图案，但例如也可以使用镂空掩模等通过电子射线照射而形成抗蚀剂图案。
另外，作为被加工材料，表示了由SiO2/Ｎi构成的掩模层110，但掩模层110当然也可以是Ｎi单层或其它材料。总之，只要将抗蚀剂改质而提高掩模层110和抗蚀膜120的蚀刻选择比即可。
另外，表示了使用掩模层110蚀刻被加工基板100，但也可以不使用掩模层110而蚀刻被加工基板100。该情况下，被加工基板100成为被加工材料，在被加工基板100上形成抗蚀膜120，将抗蚀剂改质来提高蚀刻选择比。如果为上述实施方式的例子，则确认了在蓝宝石基板上直接形成抗蚀膜，可以不使用掩模层而蚀刻蓝宝石基板。
另外，表示了使等离子蚀刻装置1的偏压输出变化并设定改质用条件和蚀刻用条件，但除使天线输出、气体流量变化之外，例如也可以通过变更处理气体来进行设定。总之，改质用条件只要是抗蚀剂暴露于等离子体时进行改质而蚀刻选择比提高的条件即可。
另外，表示了使用蓝宝石作为被加工基板100，作为掩模层110包括Ｎi层110，但即使是其它材料的蚀刻，也能够应用本发明。例如，对于蚀刻加工的对象，也可以以SiC、Si、GaAs、GaＮ、InP、ZnO等为基板。实际上确认了，在SiC基板上形成由与上述实施方式相同的SiO2/Ｎi构成的掩模层110，以与上述实施方式相同的条件使抗蚀膜固化，且可以用SF6系的气体蚀刻SiC基板。另外，在对这些基板进行加工的情况下，也可以不管掩模层有无使用。
图4表示被加工基板，(a)表示示意立体图，(b)表示A－A剖面图。
对经上述工序制作的被加工基板100进行说明。在本实施方式中，如图4(a)及(b)所示，凹凸构造101具有周期性形成的多个凸部102，各凸部102之间形成凹部。在本实施方式中，各凸部102的形状为切下了圆锥的上部的圆锥台状。此外，凸部102的形状除圆锥台状以外，也可以设为多角锥台等其它锥台状、或圆锥、多角锥等锥状。此外，不仅凸部102，凹部也可以形成锥状、圆锥台、锥台状等形状。在本实施方式中，凹凸构造101以俯视各凸部102的中心成为正三角形的顶点的位置的方式以规定的周期整齐排列形成于假象想的三角格子的交点。
在本实施方式中，各凸部102的周期为500nm。此外，在此所说的周期是指相邻的凸部102的高度的波峰位置的距离。另外，就各凸部102而言，基端部的直径为200nm，高度为600nm。此外，各凸部102的周期、尺寸、形状等可以适当变更。
而且，使用该被加工基板100可以制造例如图5所示的发光元件200。该发光元件200为面朝上型的LED，在被加工基板100的具有凹凸构造101的面上形成有III族氮化物半导体层。III族氮化物半导体层从被加工基板100侧依次具有：缓冲层210、n型GaＮ层212、多量子阱活性层214、电子块层216、p型GaＮ层218。在p型GaＮ层218上形成有p侧电极220，并且在n型GaＮ层212上形成有n侧电极224。另外，在蓝宝石基板2的背面侧形成有反射膜226。反射膜226例如由电介质多层膜及Al层构成。
缓冲层210由AlＮ构成，n型GaＮ层212由n－GaＮ构成，多量子阱活性层214由GalnＮ/GaＮ构成。在本实施方式中，多量子阱活性层214的发光的波峰波长为450nm。另外，电子块层216由p－AIGaＮ构成，p型GaＮ层218由p－GaＮ构成。n型GaＮ层212～p型GaＮ层218通过III族氮化物半导体的外延成长形成，在被加工基板100上存在凹凸构造101，在III族氮化物半导体的成长初期实现横方向成长的平坦化。
p侧电极220由例如ITO(Indium Tin Oxide)等透明的材料构成。另外，n侧电极224形成于蚀刻n型GaＮ层212而从p型GaＮ层218露出的n型GaＮ层212上。n侧电极224例如由Ti/Al/Ti/Au构成。
在该发光元件200中，反射膜226的被加工基板100侧的面形成反射面228，由活性层214发出的光通过衍射作用透过凹凸构造101的界面，由反射面228反射透过的光。由此，透过衍射作用使透过的光再入射到该界面，在该界面再次利用衍射作用透过，由此，可以通过多个模式将光取出到元件外部。为得到该衍射作用，优选各凸部101的周期比从多量子阱活性层214发出的光的光学波长大且比该光的相干长度小。
在此，光学波长是指实际的波长除以折射率所得的值。另外，相干长度相当于因规定的谱宽的光子组各自的波长的不同而波的周期性振动相互抵销，直至可干扰性消失的距离。相干长度lc在设光的波长为λ、该光的半值宽为Δλ时，大致处于lc＝(λ2/Δλ)的关系。在此，各凸部102的周期优选超过由多量子阱活性层214发出的光的光学波长的2倍。另外，各凸部102的周期优选为由多量子阱活性层214发出的光的相干长度的一半以下。
在本实施方式中，各凸部102的周期为500nm，由活性层214发出的光的波长为450nm，III族氮化物半导体层的折射率为2.4，因此，其光学波长为187.5nm。另外，由活性层214发出的光的半值宽为63nm，因此，该光的相干长度为3214nm。即，凹凸构造101的周期超过活性层214的光学波长的2倍，且为相干长度的一半以下。
这样，示例了将由蓝宝石构成的被加工基板100用于发光元件200，但也可以将被加工基板100用于其它器件，另外，对于具体的用途等也可以适当变更。

Claims (10)

1.一种蚀刻方法，包括：
在被加工材料上形成抗蚀膜的抗蚀膜形成工序；
在所述抗蚀膜上形成规定的图案的图案形成工序；
将形成有所述图案的所述抗蚀膜在规定的改质用条件下暴露于等离子体，使所述抗蚀膜改质而提高蚀刻选择比的抗蚀剂改质工序；
将所述被加工材料在与所述改质用条件不同的蚀刻用条件下暴露于等离子体，以提高了蚀刻选择比的所述抗蚀膜为掩模，进行所述被加工材料的蚀刻的被加工材料的蚀刻工序；
所述被加工材料为形成于规定的被加工基板上的基板用掩模层，并且所述被加工基板为蓝宝石基板，以蚀刻的基板用掩模层为掩模，进行所述蓝宝石基板的蚀刻，在所述蓝宝石基板上形成1μｍ以下的周期的凹凸形状的基板的蚀刻工序，
在所述抗蚀剂改质工序中，使用Ar气体的等离子体作为等离子体，施加规定的偏压输出，将Ar气体的等离子体向所述基板用掩模层引导，
在所述蚀刻工序中，使用Ar气体的等离子体作为等离子体，施加比所述改质用条件高的偏压输出，将Ar气体的等离子体向所述基板用掩模层引导。
2.如权利要求1所述的蚀刻方法，其中，
在所述基板的蚀刻工序中，在所述蓝宝石基板上形成深度300nm以上的凹凸形状。
3.如权利要求1所述的蚀刻方法，其中，
在所述基板的蚀刻工序中，在所述蓝宝石基板上形成深度500nm以上的凹凸形状。
4.如权利要求1～3中任一项所述的蚀刻方法，其中，
在所述图案形成工序之后，包括通过等离子灰化而去除所述抗蚀膜的残膜的残膜除去工序。
5.如权利要求1～4中任一项所述的蚀刻方法，其中，
在所述图案形成工序中，在通过模型对所述抗蚀膜进行挤压之后，在保持挤压状态下使所述抗蚀膜固化，将所述模型的凹凸构造转印到所述抗蚀膜上。
6.如权利要求1～5中任一项所述的蚀刻方法，其中，
在所述基板的蚀刻工序中，在所述基板用掩模层上残留有所述抗蚀膜的状态下，进行所述蓝宝石基板的蚀刻。
7.如权利要求6所述的蚀刻方法，其中，
所述基板用掩模层具有所述蓝宝石基板上的SiO2层和所述SiO2层上的Ｎi层，
在所述基板的蚀刻工序中，在将所述SiO2层、所述Ｎi层和所述抗蚀膜层叠的状态下，进行所述蓝宝石基板的蚀刻。
8.如权利要求6或7所述的蚀刻方法，其中，
在所述基板的蚀刻工序之后，包括使用规定的剥离液将残留于所述蓝宝石基板上的所述基板用掩模层除去的掩模层除去工序。
9.如权利要求8所述的蚀刻方法，其中，
在所述掩模层除去工序中，在通过O2灰化预先除去所述抗蚀膜之后，使用规定的剥离液除去残留于所述蓝宝石基板上的所述基板用掩模层。
10.一种蚀刻方法，包括：
在被加工材料上形成抗蚀膜的抗蚀膜形成工序；
在所述抗蚀膜上形成规定的图案的图案形成工序；
将形成有所述图案的所述抗蚀膜在规定的改质用条件下暴露于等离子体，使所述抗蚀膜改质而提高蚀刻选择比的抗蚀剂改质工序；
将所述被加工材料在与所述改质用条件不同的蚀刻用条件下暴露于等离子体，以提高了蚀刻选择比的所述抗蚀膜为掩模，进行所述被加工材料的蚀刻的被加工材料的蚀刻工序；
所述被加工材料为形成于规定的被加工基板上的基板用掩模层，并且所述被加工基板为蓝宝石基板，以蚀刻的基板用掩模层为掩模，进行所述蓝宝石基板的蚀刻，在所述蓝宝石基板上形成凹凸形状的基板的蚀刻工序，
在所述抗蚀剂改质工序中，使用Ar气体的等离子体作为等离子体，施加规定的偏压输出，将Ar气体的等离子体向所述基板用掩模层引导，
在所述蚀刻工序中，使用Ar气体的等离子体作为等离子体，施加比所述改质用条件高的偏压输出，将Ar气体的等离子体向所述基板用掩模层引导。
CN201280055844.5A 2011-11-15 2012-11-06 蚀刻方法 Expired - Fee Related CN103946960B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-249370 2011-11-15
JP2011249370A JP5142236B1 (ja) 2011-11-15 2011-11-15 エッチング方法
PCT/JP2012/078712 WO2013073417A1 (ja) 2011-11-15 2012-11-06 エッチング方法

Publications (2)

Publication Number Publication Date
CN103946960A true CN103946960A (zh) 2014-07-23
CN103946960B CN103946960B (zh) 2017-04-12

Family

ID=47789869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280055844.5A Expired - Fee Related CN103946960B (zh) 2011-11-15 2012-11-06 蚀刻方法

Country Status (7)

Country Link
US (1) US9472736B2 (zh)
EP (1) EP2782120A4 (zh)
JP (1) JP5142236B1 (zh)
KR (1) KR20140090209A (zh)
CN (1) CN103946960B (zh)
TW (1) TWI518776B (zh)
WO (1) WO2013073417A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105355538A (zh) * 2014-08-21 2016-02-24 北京北方微电子基地设备工艺研究中心有限责任公司 一种刻蚀方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5435523B1 (ja) * 2012-10-12 2014-03-05 エルシード株式会社 半導体発光素子及びその製造方法
KR101447083B1 (ko) 2013-01-03 2014-10-06 주식회사 에이앤디코퍼레이션 사파이어 기판의 표면 패턴 형성 방법
CN104969366A (zh) * 2013-02-12 2015-10-07 崇高种子公司 Led元件及其制造方法
CN105264676A (zh) * 2013-04-16 2016-01-20 崇高种子公司 Led元件及其制造方法
JP6177168B2 (ja) * 2013-05-08 2017-08-09 旭化成株式会社 エッチング被加工材及びそれを用いたエッチング方法
JP6194515B2 (ja) * 2014-06-30 2017-09-13 豊田合成株式会社 サファイア基板の製造方法およびｉｉｉ族窒化物半導体発光素子の製造方法
US20160013363A1 (en) 2014-07-08 2016-01-14 Epistar Corporation Light-emitting element and the manufacturing method thereof
JP6436694B2 (ja) * 2014-09-17 2018-12-12 住友化学株式会社 窒化物半導体テンプレートの製造方法
US20180011564A1 (en) * 2016-07-11 2018-01-11 Dell Products, Lp Display Surface Structure for Enhanced Optical, Thermal, and Touch Performance
US10304993B1 (en) * 2018-01-05 2019-05-28 Epistar Corporation Light-emitting device and method of manufacturing the same
CN109037029B (zh) * 2018-06-29 2020-09-01 山东元旭光电股份有限公司 一种蓝宝石等离子刻蚀负载效应的图形修饰方法及系统
CN114220893B (zh) * 2021-12-17 2024-04-16 北京北方华创微电子装备有限公司 蓝宝石衬底的刻蚀方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000221698A (ja) * 1999-01-29 2000-08-11 Sony Corp 電子装置の製造方法
US20030219683A1 (en) * 2002-05-23 2003-11-27 Institute Of Microelectronics. Low temperature resist trimming process
CN1689142A (zh) * 2002-08-14 2005-10-26 兰姆研究有限公司 蚀刻工艺中用于硬化光致抗蚀剂的方法和组合物
JP2010074090A (ja) * 2008-09-22 2010-04-02 Meijo Univ 発光素子、発光素子用サファイア基板及び発光素子用サファイア基板の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4472237A (en) * 1981-05-22 1984-09-18 At&T Bell Laboratories Reactive ion etching of tantalum and silicon
US4554048A (en) * 1984-10-17 1985-11-19 At&T Bell Laboratories Anistropic etching
US4729815A (en) 1986-07-21 1988-03-08 Motorola, Inc. Multiple step trench etching process
JPH08153714A (ja) * 1994-09-30 1996-06-11 Sanyo Electric Co Ltd エッチング方法及び半導体装置の製造方法
JPH09213687A (ja) 1995-11-30 1997-08-15 Fujitsu Ltd 半導体装置の製造方法
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
JP2003069158A (ja) 2001-08-29 2003-03-07 Sanyo Electric Co Ltd 窒化物系半導体レーザ素子の形成方法
AU2003244166A1 (en) 2002-06-27 2004-01-19 Tokyo Electron Limited Plasma processing method
JP4538209B2 (ja) * 2003-08-28 2010-09-08 株式会社日立ハイテクノロジーズ 半導体装置の製造方法
JP2005136106A (ja) 2003-10-29 2005-05-26 Kyocera Corp 単結晶サファイア基板とその製造方法及び半導体発光素子
JP2005203672A (ja) * 2004-01-19 2005-07-28 Sony Corp 半導体装置の製造方法
JP2007184390A (ja) 2006-01-06 2007-07-19 Nippon Telegr & Teleph Corp <Ntt> 半導体基板のエッチング方法
JP2008110895A (ja) 2006-10-31 2008-05-15 Mitsubishi Cable Ind Ltd 窒化物半導体結晶の製造方法
JP5094535B2 (ja) 2008-05-07 2012-12-12 富士フイルム株式会社 凹部形成方法、凹凸製品の製造方法、発光素子の製造方法および光学素子の製造方法
JP2010062212A (ja) * 2008-09-01 2010-03-18 Oki Semiconductor Co Ltd 半導体装置の製造方法
US7968401B2 (en) * 2009-01-26 2011-06-28 Applied Materials, Inc. Reducing photoresist layer degradation in plasma immersion ion implantation
US8941136B2 (en) * 2009-09-07 2015-01-27 El-Seed Corporation Semiconductor light emitting element
JP5486883B2 (ja) * 2009-09-08 2014-05-07 東京エレクトロン株式会社 被処理体の処理方法
JP2011134800A (ja) 2009-12-22 2011-07-07 Samco Inc エッチング方法及びプラズマ処理装置
TWI414647B (zh) * 2010-09-27 2013-11-11 私立中原大學 製作次微米圖樣化藍寶石基板之方法
JP2012169366A (ja) * 2011-02-10 2012-09-06 Toshiba Corp 半導体発光装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000221698A (ja) * 1999-01-29 2000-08-11 Sony Corp 電子装置の製造方法
US20030219683A1 (en) * 2002-05-23 2003-11-27 Institute Of Microelectronics. Low temperature resist trimming process
CN1689142A (zh) * 2002-08-14 2005-10-26 兰姆研究有限公司 蚀刻工艺中用于硬化光致抗蚀剂的方法和组合物
JP2010074090A (ja) * 2008-09-22 2010-04-02 Meijo Univ 発光素子、発光素子用サファイア基板及び発光素子用サファイア基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105355538A (zh) * 2014-08-21 2016-02-24 北京北方微电子基地设备工艺研究中心有限责任公司 一种刻蚀方法

Also Published As

Publication number Publication date
CN103946960B (zh) 2017-04-12
US20140312004A1 (en) 2014-10-23
EP2782120A4 (en) 2015-05-20
US9472736B2 (en) 2016-10-18
WO2013073417A1 (ja) 2013-05-23
KR20140090209A (ko) 2014-07-16
EP2782120A1 (en) 2014-09-24
TW201324614A (zh) 2013-06-16
TWI518776B (zh) 2016-01-21
JP2014096394A (ja) 2014-05-22
JP5142236B1 (ja) 2013-02-13

Similar Documents

Publication Publication Date Title
CN103946960A (zh) 蚀刻方法
CN104969366A (zh) Led元件及其制造方法
JP5728116B2 (ja) Ｌｅｄ素子及びその製造方法
KR20090009812A (ko) 기판의 미세 가공 방법, 기판의 제조 방법 및 발광 소자
CN103650176A (zh) 发光元件及其制造方法
CN105453277A (zh) 半导体发光元件及其制造方法
JP5435523B1 (ja) 半導体発光素子及びその製造方法
CN103794688B (zh) 一种光子晶体结构GaN基LED的制备方法
CN103137812A (zh) 发光二极管
CN106463577A (zh) 发光元件的制造方法及发光元件
CN103137798A (zh) 发光二极管的制备方法
WO2014123193A1 (ja) 凹凸基板及び発光ダイオードの製造方法、並びに凹凸基板、発光ダイオード及び有機薄膜太陽電池
US8993359B2 (en) Method for manufacturing semiconductor optical device
CN104659180B (zh) 高光抽取效率GaN基LED透明电极结构及制备方法
KR101645574B1 (ko) 3족 질화물 반도체층을 성장하는 방법
JP2016027658A (ja) エッチング方法
TW201324854A (zh) 發光二極體
JP5808725B2 (ja) エッチング方法
CN104752194B (zh) 一种具有小尺寸间隙的反射镜平坦化方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1196463

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1196463

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170412

Termination date: 20191106