KR20090009812A - 기판의 미세 가공 방법, 기판의 제조 방법 및 발광 소자 - Google Patents

기판의 미세 가공 방법, 기판의 제조 방법 및 발광 소자

Info

Publication number
KR20090009812A
KR20090009812A KR1020087025422A KR20087025422A KR20090009812A KR 20090009812 A KR20090009812 A KR 20090009812A KR 1020087025422 A KR1020087025422 A KR 1020087025422A KR 20087025422 A KR20087025422 A KR 20087025422A KR 20090009812 A KR20090009812 A KR 20090009812A
Authority
KR
South Korea
Prior art keywords
substrate
etching
particles
mask
diameter
Prior art date
Application number
KR1020087025422A
Other languages
English (en)
Inventor
요시노부 오노
켄지 카사하라
카즈마사 우에다
Original Assignee
스미또모 가가꾸 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미또모 가가꾸 가부시키가이샤 filed Critical 스미또모 가가꾸 가부시키가이샤
Publication of KR20090009812A publication Critical patent/KR20090009812A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/849—Manufacture, treatment, or detection of nanostructure with scanning probe
    • Y10S977/855—Manufacture, treatment, or detection of nanostructure with scanning probe for manufacture of nanostructure
    • Y10S977/856—Manufacture, treatment, or detection of nanostructure with scanning probe for manufacture of nanostructure including etching/cutting

Abstract

본 발명은 기판의 미세 가공 방법, 기판의 제조 방법 및 발광 소자를 제공한다. 기판의 미세 가공 방법은, 단입자층을 갖는 기판으로부터, 단입자층을 제거한 후, 단입자층을 구성하는 개개의 입자가 놓여 있었던 기판의 위치를 중심으로, 입자의 직경보다 작은 내부 직경을 갖는 구멍을 에칭에 의해 형성한다. 기판의 제조 방법은, 다음 공정 (I)∼(V)를 이 순서로 포함한다. (I) 기판 상에 입자를 배열하여 단입자층을 형성하고, (II) 얻어진 기판을 에칭하여, 입자를 소립 직경화하고, (III) 얻어진 기판 상에, 마스크 재료로 이루어지는 박막을 형성하고, (IV) 기판으로부터 입자를 제거하여, 개개의 입자가 존재했던 위치에, 입자의 직경과 동등한 내부 직경의 구멍을 갖는 마스크를 형성하고, (V) 마스크를 사용하여 기판을 에칭하여, 마스크가 갖는 구멍의 아래의 기판에, 마스크의 구멍의 내부 직경과 동등한 직경의 구멍을 형성한다. 발광 소자는, 질화물 반도체로 이루어지고, 또한 미세한 구멍이, 광 취출면 및/또는 대향면의 전체면 또는 일부 영역에 형성되어 있다.

Description

기판의 미세 가공 방법, 기판의 제조 방법 및 발광 소자{SUBSTRATE FINE PROCESSING METHOD, SUBSTRATE MANUFACTURING METHOD AND LIGHT EMITTING ELEMENT}
본 발명은 기판의 미세 가공 방법, 기판의 제조 방법 및 발광 소자에 관한 것이다. 상세하게는, 본 발명은 기판에 미세한 구멍을 형성하는 방법 및 기판의 제조 방법에 관한 것이다. 또한 본 발명은 광출력이 향상한 발광 소자에 관한 것이다.
발광 소자는, 디스플레이나 조명으로서, 광범위하게 사용되고 있다. 최근, 디스플레이 등의 성능 향상의 관점에서, 발광 소자의 고출력화가 요구되고 있다. 고출력화에는, 발광 소자의 광 취출 효율의 향상이 필요하다. 광 취출 효율을 향상시키기 위해, 예컨대, 발광 소자의 표면을 평탄하게는 하지 않고, 요철을 형성하는 방법이 제안되어 있다. 요철의 사이즈에 관해서는, 파장 오더 구조의 효과가 크고, 특히 파장 오더의 요철에 의해 굴절율이 주기적으로 변화하는 포토닉 결정 구조에 있어서, 취출 효율이 향상하는 것이 알려져 있다(미국 특허 명세서 3739217호, 미국 특허 명세서 5955749호). 그 중에서도 2차원 포토닉 밴드갭이 TE 모드, TM 모드의 어느 쪽에서도 동시에 할 수 있는 결정 구조로서, 원공배열형의 결정 구조가 알려져 있다.
종래로부터, 포토리소그래피를 이용하는 요철의 형성 방법이 알려져 있다. 그러나, 이 방법에서는 가시광 파장 사이즈의 미세한 요철의 형성은 곤란했다. 그래서, 미세 구조를 형성하기 위해, X선 노광, 전자선 노광이 검토되어 있다. 그러나, X선 노광에서는 X선원 설비가 대규모가 되고, 전자선 노광에서는 노광 시간이 매우 장시간이 되는 등 실용적이지 않다. 그래서 별도의 방법으로서, 나노 사이즈의 입자를 마스크로서 에칭하고, 미세한 요철을 형성하는 것이 제안되어 있다(미국 특허 명세서 4407695호).
그러나, 이 방법에서는 요철의 크기가 나노 사이즈 입자의 크기에 의존한다. 요철의 크기를 바꾸기 위해서는, 나노 사이즈 입자를 바꾸는 것이 필요하고, 요철의 크기의 미세 조정은 곤란했다. 또한, 형성되는 요철은, 통상, 입자와 입자의 간극부분에 구멍이 뚤린 형상, 또는, 입자 부분의 바로 아래가 원추대형으로 남은 형상에 한정된다. 그 때문에, 원주배열형의 구조는 형성할 수 있지만, 원공배열형의 구조는 형성이 곤란했다.
본 발명의 목적은, 원공배열형의 미세한 요철이나 포토닉 결정 구조를, 필요한 패턴 영역에 대면적에 걸쳐 재현성 좋게, 형성하는 방법을 제공하는 것에 있다.
본 발명의 다른 목적은, 원공배열형의 미세한 요철이나 포토닉 결정 구조를 갖는 기판을 제작하는 방법을 제공하는 것에 있다.
본 발명의 다른 목적은, 원공배열형의 미세한 요철이나 포토닉 결정 구조를 갖는 발광 소자를 제공하는 것에 있다.
본 발명자 등은, 상기 과제를 해결하기 위해 예의 검토한 결과, 본 발명을 완성하는 것에 이르렀다.
즉 본 발명은, 단입자층을 갖는 기판으로부터, 단입자층을 제거한 후, 단입자층을 구성하는 개개의 입자가 놓여 있었던 기판의 위치를 중심으로, 입자의 직경보다 작은 내부 직경을 갖는 구멍을 에칭에 의해 형성하는, 기판의 미세 가공 방법을 제공한다.
또한 본 발명은, 다음 공정 (I)∼(V)을 이 순서로 포함하는 기판의 제조 방법을 제공한다:
(I) 기판 상에 입자를 배열하여 단입자층을 형성하고,
(II) 얻어진 기판을 에칭하여, 입자를 소립 직경화하고,
(III) 얻어진 기판 상에, 마스크 재료로 이루어지는 박막을 형성하고,
(IV) 기판으로부터 입자를 제거하여, 개개의 입자가 존재했던 위치에, 입자의 직경과 동등한 내부 직경의 구멍을 갖는 마스크를 형성하고,
(V) 마스크를 사용하여 기판을 에칭하여, 마스크가 갖는 구멍의 아래의 기판에, 마스크 구멍의 직경과 동등한 직경의 구멍을 형성한다.
또한 본 발명은, 질화물 반도체로 이루어지고, 또한, 광 취출면 및/또는 대향면의 전체면 또는 일부 영역에 형성되어 있는 발광 소자를 제공한다.
도 1은 본 발명의 프로세스를 모식적으로 도시한다.
도 2는 본 발명에 따른 발광 소자 구조를 도시한다.
도 3은 본 발명에 따른 발광 소자 구조를 도시한다.
도 4는 본 발명에 따른 발광 소자 구조를 도시한다.
도 5는 본 발명에 따른 발광 소자 구조를 도시한다.
도 6은 본 발명에 따른 발광 소자 구조를 도시한다.
도 7은 본 발명에 따른 발광 소자 구조를 도시한다.
도 8은 본 발명에 따른 발광 소자 구조를 도시한다.
도 9는 본 발명에 따른 발광 소자 구조를 도시한다.
도 10은 실시예 1에 있어서의, 입자의 단입자막을 도시한다.
도 11은 실시예 1에 있어서의, 제1 에칭 후의 상태를 도시하는 사시도이다.
도 12는 실시예 1에 있어서의, 제1 에칭 시간과 소립 직경화의 관계를 도시한다.
도 13은 실시예 1에 있어서의, 입자 리프트 오프 후의 마스크를 도시한다.
도 14는 실시예 1에 있어서의, 제2 에칭 후의 기판 표면을 도시한다.
도 15는 실시예 1에 있어서의, 제2 에칭 시간과 원공(circular hole)의 깊이 관계를 도시한다.
<도면의 주요 부분에 대한 부호의 설명>
1: 기판 2: 단입자층
3: 포토레지스트 4: 마스크 재료 박막
5: 제2 에칭용 마스크 6, 6': 원공
7: 기판 8: n형층
9: 발광층 10: p형층
11, 11': 투명 전극 12: 제2 전극
13: 원공배열 구조 14: 분리 경계 영역
15: 절연막 16: 도전성 지지 기판
17: 유전체 적층막 광 반사층 18: 성장용 템플릿
본 발명의 기판의 미세 가공 방법은, 단입자층을 갖는 기판으로부터, 단입자층을 제거한 후, 단입자층을 구성하는 개개의 입자가 놓여 있었던 기판의 위치를 중심으로, 입자의 직경보다 작은 내부 직경을 갖는 구멍을 에칭에 의해 형성한다.
미세 가공 방법을 도 1에 의해 설명한다. 최초에, 도 1(a)에 도시한 바와 같이, 기판이 되는 고체 상에, 미리 정한 패턴의, 입자의 중복이 없는 입자층(단입자층)을 형성한다. 패턴을 갖는 단입자층의 형성은, 예컨대, 기판 상 전체에 단입자층을 형성한 후, 포토리소그래피에 의해 불필요한 부분의 입자를 제외하는 방법, 또는, 기판 상면을 패턴형으로 전하 상태를 변화시켜, 입자 분산액을 전개하는 방법 등에 의해 행하면 좋다. 도 1(b)∼(d)에서는, 기판 상 전체에 단입자층을 형성한 후, 포토리소그래피에 의해 불필요한 부분의 입자를 제외하고, 미리 정한 패턴의 단입자층을 형성하고 있다. 도 1(e)는 기판 상에 형성된 단입자층의 단면도와 평면도를 도시한다. 도 1(f)에 도시한 바와 같이, 단입자층을 구성하는 개개의 입자를 에칭(이하, 제1 에칭)에 의해 소립 직경화한다. 이 예에서는, 입자는, 기판 상에 고정되어, 중심 위치는 변하지 않고, 입자 지름이 작아진다. 단입자층을 구성 하는 입자가 2차원 최밀 충전 구조인 경우, 제1 에칭에 의해 입자가 소립 직경화되어, 등간격으로 각 입자가 떨어져 배열한 포토닉 결정 구조 제작의 기초가 되는 입자 배열을 얻을 수 있다. 도 1(g)에 도시한 바와 같이, 기판 상 전체에 마스크 재료 박막을 형성한다. 도 1(h)에 도시한 바와 같이, 소립 직경화한 입자를 제거하면, 단입자층을 구성하는 입자(예컨대, 구)를 기판에 투영했을 때의 중심과 동일한 위치를 중심으로 하여, 각각의 중심에 대해, 소립 직경화한 입자의 직경과 동등한 내부 직경을 갖는 구멍을 갖는 마스크를 얻을 수 있다. 마지막으로, 도 1(i)에 도시한 바와 같이, 마스크를 이용하여 에칭(이하, 제2 에칭)에 의해, 기판 상에, 마스크의 구멍에 대응하는 구멍이 형성된다.
다음으로, 상기한 미세 가공 방법을 응용한 기판의 제조 방법을 설명한다.
(단입자층의 형성)
기판은 고체 재료로 이루어지는 것이면 좋고, 예컨대, 반도체, 유전체, 광 투과성(도전성) 재료, 금속으로 이루어진다. 기판은 예컨대, 템플릿, 반도체층, 전극을 포함한다. 기판은 통상, 형상이 판이다. 기판의 형상은 구, 원통과 같은 곡면을 갖는 것이라도 좋다. 반도체는, Si, Ge와 같은 반도체, GaAs, InP, GaN과 같은 화합물 반도체, InGaAlAs, InGaAlP, InGaAsP, InGaAlN과 같은 혼정 반도체이고, 바람직하게는 질화물 반도체이다. 유전체는 SiO2, SiNX와 같은 비정질 유전체, 사파이어와 같은 결정성 유전체이다. 광 투과성 재료는, 적외선으로부터 자외선의 파장 영역의 적어도 일부의 파장 영역의 광에 대해 투과성을 갖는 것으로, 예컨대, ITO, ZnO, SnO2가 있고, 바람직하게는 ITO이다. 금속은 Au, Al, Cu와 같은 금속, 자성 금속이다. 기판은 이들의 단독으로 이루어지는 것이라도 좋고, 또한, 이들을 적층한 재료[예컨대, 반도체와, 그 위의 광 투과성(도전성) 재료로 이루어지는 적층체, 반도체와, 그 위의 금속으로 이루어지는 적층체)로 이루어지는 것이라도 좋다.
기판은, 입자층을 형성하는 영역의 평탄성이 높은 것이 바람직하고, 예컨대, 표면 평탄도(Ra)가 20 ㎚ 이하인 것이 바람직하다.
기판이 ITO로 이루어지는 경우, ITO는, 평탄성의 관점에서, 증착법이나 도포법보다, 스퍼터법, 대향 타겟 스퍼터법으로 제작하는 것이 더욱 바람직하다. 대향 타겟 스퍼터법으로써 제작한 ITO는, 우수한 표면 평탄성을 나타내고, 기판으로서 적합하다. 또한, 대향 타겟 스퍼터법에서는, 플라즈마 손상이 거의 발생하지 않기 때문에, 발광 소자 등에 이용하는 오믹 전극으로서 적합하다.
입자는, 무기물, 유기물 어느 것으로 이루어지는 것이라도 좋다. 무기물로서는, 실리카, 알루미나, 지르코니아, 티타니아, 산화세륨, 산화아연, 산화주석과 같은 산화물; 질화규소, 질화알루미늄, 질화붕소와 같은 질화물; SiC, 탄화붕소, 다이아몬드, 그래파이트, 플라렌류와 같은 탄화물; ZrB2, CrB2와 같은 붕화물: 유화물; 금, 은, 백금, 팔라듐, 구리, 니켈, 코발트, 철과 같은 금속을 들 수 있고, 바람직하게 산화물, 더욱 바람직하게는 실리카이다. 유기물로서는, 폴리스티렌과 같은 스티렌계 수지; 폴리메틸메타크릴레이트(PMMA)와 같은 아크릴계 수지; 폴리에틸렌, 폴리프로필렌과 같은, 배위 중합에 의해 얻어지는 중합체; 폴리카보네이트, 폴 리아미드(나일론66 등), 폴리에스테르, 폴리이미드, 폴리페닐렌에테르, 폴리아릴렌술피드, 폴리에테르케톤, 폴리에테르에테르케톤과 같은, 축중합에 의해 얻어지는 중합체; 나일론6이나 폴리카프로락톤과 같은, 개환중합에 의해 얻어지는 중합체; 안료와 같은 유기물 결정 등을 들 수 있고, 바람직하게는 스티렌계 수지이고, 더욱 바람직하게는 폴리스티렌이다. 이들 중에서, 실리카로 이루어지는 입자가 바람직하다.
입자는, 형상이 다면체, 구 등이다. 입자의 배열 제어 및 최밀 충전의 관점에서, 입자는 형상이 구인 것이 바람직하다. 입자는, 원하는 원공배열 구조에 따른 크기를 갖는 것이면 좋다. 입자 형상이 구인 경우, 입자는 평균 입자 직경(직경)이 통상, 10 ㎚ 이상 10 ㎛ 이하이고, 바람직하게는 50 ㎚ 이상 1 ㎛ 이하이다. 평균 입자 지름이 10 ㎚ 이상이면, 입자의 배열 제어가 용이하게 된다. 입자는 입도 분포가 샤프이거나, 또한 브로드 어느 쪽이라도 좋다. 단입자층을 용이하게 형성하는 관점에서는, 입도 분포가 샤프인 것이 바람직하고, 단분산인 것이 보다 바람직하다. 또한, 입자는, 평균 입자 지름이 상이한 단분산의 입자를 혼합한 것이라도 좋고, 예컨대, 평균 입자 지름이 상이한 2개의 입자를 혼합하여 이용하면, 제1 에칭에 있어서 평균 입자 지름이 작은 입자가 소실하고, 평균 입자 지름이 큰 입자가 남는다. 그 후, 마스크 재료 박막의 형성, 큰 입자의 제거, 제2 에칭을 행하면, 평균 입자 지름이 큰 입자의 흔적에 원공이 형성된다.
형성은, 기판 상에 입자를 배열하여 행하면 좋고, 예컨대, 이동 집적법, 딥 코트법, 스핀 코트법에 의해 행하면 좋고, 예컨대, 1 종류의 구형 입자를 이용하여 상기 방법에 의해, 단입자층을 형성하면, 통상, 입자는 상하로 겹쳐지도록 배열되어, 입자를 포함하고, 또한 입자 직경과 동등한 두께를 갖는 단입자층을 얻을 수 있다. 또한, 평균 입자가 상이한 2종 이상의 구형 입자를 이용하여 단입자층을 형성하면, 통상, 입자는 상하로 겹쳐지지 않도록 배열되고, 입자를 포함하며, 또한 입자 직경이 최대인 입자의 직경과 동등한 두께를 갖는 단입자층을 얻을 수 있다. 이동 집적법에서는, 용매와 입자로 이루어지는 분산액을 기판 상에 전개한 후, 증발 속도를 정밀하게 제어하여 용매를 증발시키면, 용매의 표면 장력에 의해 입자가 이동하여 집적화한다. 딥 코트법에서는, 용매와 입자로 이루어지는 분산액에 기판을 침지한 후, 기판을 적당한 속도로 딥코트한다. 스핀 코트법에서는, 용매와 입자로 이루어지는 분산액을 회전하는 기판 상에 전개한다.
(제1 에칭)
제1 에칭은 기판 상의 입자층을 구성하는 각각의 입자의 위치를 바꾸지 않고, 입자 지름을 작게 하는 조건으로 행하면 좋다. 제1 에칭에서는, 입자를 에칭하고, 기판 중, 입자의 간극을 통해 노출한 부분을 동시에 에칭하여도 좋다. 제1 에칭은, 선택비(= 입자의 에칭율/기판의 에칭율)이 1 이상, 바람직하게는 2 이상의 조건으로 행하는 것이 바람직하다. 선택비가 클수록, 기판의 에칭이 적고 평탄성이 유지되기 때문에 바람직하다. 제1 에칭 가스는, 입자를 소직경화하는 것이면 좋고, 예컨대, CF4, CHF3, C2H2F2, C2F3Cl3과 같은 불소를 포함하는 가스, 산소를 포함하는 가스를 들 수 있다. 입자가 산화물(실리카 등)로 이루어지는 경우, 에칭 가스로서 불소를 포함하는 가스를 이용하면, 입자의 에칭율은 높게 된다. 한편, 입자가 고분자 재료(폴리스티렌라텍스 등)로 이루어지는 경우, 산소를 포함하는 가스를 이용하면, 입자의 에칭율은 높게 된다. 입자의 에칭율이 높으면, 기판 재료의 선택의 자유도가 넓어지고, 적용 범위가 넓게 된다. 예컨대, 입자가 실리카로 이루어지고, 기판이 질화물 반도체 또는 ITO 박막인 경우, 제1 에칭 가스는 불소를 포함하는 가스인 것이 바람직하다. 입자가 고분자로 이루어지고, 기판이 금속 또는 ITO인 경우, 제1 에칭 가스는 산소를 포함하는 가스인 것이 바람직하다.
제1 에칭은, 이방성이 큰 에칭, 등방적인 에칭 어느 쪽이라도 좋다. 이방성에칭에서는, 가로 방향의 에칭은 거의 없기 때문에 입자가 편평화하면서, 소립 직경화할 수 있기 때문에 바람직하다. 입자 지름의 시간 변화는 에칭 시간에 비례하지 않고, 시간과 함께 점차로 소립 직경화의 속도가 빠르게 된다. 따라서, 제어성의 관점에서, 미리 에칭 시간과 에칭 깊이의 검량선을 구하고 나서 에칭을 행하는 것이 바람직하다. 또한, 에칭 압력을 제어함으로써, 가로 방향의 에칭 속도를 높일 수 있다. 이러한 조건으로 에칭함으로써, 등방성 에칭과 동등한 효과를 나타낸다. 이에 따라, 소립 직경화의 속도를 빠르게 할 수 있고, 편평화의 정도가 작아지기 때문에 후속 공정에 있어서의 입자의 제거가 용이하게 된다.
제1 에칭에서는, 입자가 에칭 전의 입자 직경의 10％ 이상 95％ 이하가 될 때까지 소립 직경화하는 것이 바람직하다.
(마스크의 형성)
마스크는, 후속 공정의 입자 제거에 이용하는 약액에 대한 내성이 있고, 또 한 후속 공정의 제2 에칭에 있어서 마스크 작용을 나타내는 재료로 이루어져 있으면 좋다. 예컨대, 에칭 가스가 염소계 가스, 불소계 가스로 이루어지는 경우, 마스크는 그 염화물 또는 플루오르화물의 증기압이 작기 때문에, 천이금속류로 이루어지는 것이 바람직하다. Ni는 에칭율이 작고, 보다 바람직하다. 또한, 기판이 금속계 재료, 자성 금속 재료로 이루어지는 경우, Ni는 에칭율이 작기 때문에, 바람직하다.
마스크의 형성은, 다음 공정의 입자 제거를 용이하게 행하기 때문에, 마스크 재료의 형성 조건과 막 두께를 제어하여 행하는 것이 바람직하다. 마스크 두께는, 입자 상부에 형성된 마스크와 기판에 형성된 마스크가 연결하는 것을 방지하는 관점에서, 제1 에칭에 의해 소립 직경화한 입자의 높이의 50％ 이하인 것이 바람직하다. 또한, 마스크의 형성은, 입자의 상부에 퇴적한 마스크와, 기판 상에 직접 퇴적한 마스크가 연결하는 것을 방지하는 관점에서, 마스크 재료가 기판면에 대해 거의 수직 방향에서 충돌 퇴적하여, 입자의 아래쪽에 마스크가 형성되지 않는 쉐도우 부분(shadow portion)이 발생하는 조건으로 행하는 것이 바람직하다. 마스크의 형성은, 예컨대, 기상 퇴적법, 진공증착법, 이온빔 스퍼터, 레이저 박리법으로써 행하면 좋다.
(제2 에칭)
제2 에칭은 마스크가 형성된 기판에, 마스크의 구멍에 대응하는 구멍을 형성하는 조건으로 행하면 좋다. 예컨대, 기판이 반도체(Si, GaN, InGaP 등), 유전 체(SiO2, SiNX, 사파이어 등), 광 투과성 도전성 재료(ITO 등)로 이루어지는 경우, 에칭 가스는 염소계 가스, 불소계 가스이다. 제2 에칭은, 선택비(= 기판의 에칭율/마스크의 에칭율)이 1 이상, 바람직하게는 2 이상의 조건으로 행하는 것이 바람직하다.
(입자의 제거)
입자의 제거는, 기판으로부터, 입자를 용해하는 약액으로 처리함으로써 입자를 용해 제거하고, 동시에 입자 상의 마스크를 제거하는 방법(입자 리프트 오프)에 의해 행하면 좋고, 예컨대, 입자를 습식 에칭하는 방법, 바람직하게는, 입자의 용해성이 우수하며, 또한, 마스크의 용해성이 부족한 습식 에칭하는 방법으로 행하면좋다.
입자가 실리카로 이루어지는 경우, 제거는, 플루오르화수소산, 완충된 플루오르화수소산과 같은 산; 수산화나트륨 수용액, 수산화테트라메틸암모늄 수용액과 같은 알칼리액을 이용하여 행하면 좋다. 입자가 실리카로 이루어지고, 마스크가 Ni로 이루어지는 경우, pH 12 이상의 알칼리액을 이용하는 것이 바람직하다.
입자의 제거는, 50℃ 이상의 조건으로 행하는 것이 바람직하다. 또한, 입자 리프트 오프성을 향상시키는 관점에서, 초음파 처리를 병용하는 것이 바람직하다.
한편, 입자가 고분자 재료로 이루어지고, 마스크가 금속으로 이루어지는 경우에는, 에칭액으로서 유기 용제를 이용하는 것이 바람직하다.
이상 설명한 미세 가공 방법에 따르면, 템플릿, 반도체층, 전극과 같은 기 판, 또는 적층 기판 상에 다수의 미세한 구멍을 형성할 수 있고, 예컨대, 벌크 고체 상에 별도의 재료로 이루어지는 박막을 적층한 기판(화학물 반도체 상에 투명 도전성 전극을 형성한 구조)을 처리하면, 투명 도전성 전극을 관통하여 아래의 화합물 반도체 내부까지 달하는 구멍을 형성할 수 있다.
이 방법에 따르면, 각종 고체 재료 표면에 원공배열 요철 구조를 형성할 수 있기 때문에, 반도체 표면이나 전극 표면뿐만 아니라, 보호막 등의 부가적인 층에도 요철을 형성할 수 있다.
또한, 이 방법에 따르면, 단입자층의 입자 배열을 기초 원공배열 구조를 형성하기 때문에, 단입자층의 입자 배열 조건을 조정함으로써, 거의 완전한 규칙성을 갖는 소위 2차원 포토닉 결정 구조나, 이 중에 격자 결함을 갖는 입자 배열, 혹은 최밀 배열한 영역과 입자 밀도가 작은 영역이 혼재한 배열, 입자가 랜덤으로 배열한 구조 등 각종의 배열 상태를 얻을 수 있다. 발광 소자에, 이들의 각종 배열 상태로부터 형성한 요철을 형성하면, 광 취출 효율이 향상한 발광 소자를 얻을 수 있다.
또한, 이 방법에 따르면, 결정 성장용 템플릿에 원공배열 구조를 형성할 수 있다. 이 경우, 재성장 시의 가로 방향 성장에 의한 구멍의 메워짐을 억제하기 위해, 원공 내부 또는 원공 측벽에 SiO2 등의 성장을 저해하는 기능을 갖는 산화물 박막을 형성하여도 좋다.
발광 소자
본 발명의 발광 소자는, 질화물 반도체로 이루어지는 발광 소자이고, 미세한 구멍이, 광 취출면 및/또는 대향면의 전체면 또는 일부 영역에 형성되어 있다. 발광 소자를 도에 의해 설명한다. 도 2∼8은 원공배열 요철 구조를 제작한 발광 소자의 예를 도시한다.
도 2는 광 취출면측의 투광성 전극 패턴의 내부에 원공배열 요철 구조를 제작한 발광 소자의 평면도와 단면도이다. 광 취출면인 p층측에 투명 전극 패턴을 형성하고, 투명 전극 패턴 내부에 요철 구조가 형성되어 있다. 발광 소자는 광의 취출 효율이 우수하다.
도 3, 도 4는 투광성 전극 패턴의 외측에 형성하는 예, 취출면측 전체면에 형성하는 예를, 각각 도시한다. 요철을 형성하는 부분은, 광 취출면 전체라도, 일부분이더라도 좋다.
도 5는 광 취출면을 미소 영역으로 분리하여, 그 경계 영역에 원공배열 요철 구조 형성을 형성하는 예이고, 광 취출면의 일부에 요철을 형성하는 별도의 예이다. 도 5에서는, 미소 영역이 육각형이지만, 미소 영역의 형상은, 삼각형, 사각형, 원, 혹은 부정형이라도 좋다. 이러한 분리 경계를 갖는 구조에 의해 취출 효율이 우수하다.
발광 소자는, 상기의 예와 같은 광 취출면뿐만 아니라, 그 이면(대향면)측에 요철이 형성되어 있어도 좋다. 이 경우에도 광 취출 효율이 향상한다. 도 2에 도시하는 발광 소자의 대향면측의 사파이어 표면에 미세한 요철을 형성한 예를 도 6에 도시한다. 또한, 도 3∼도 5의 소자 구조에 대해서도 동일하게 대향면측에 요철을 형성하여도 좋다. 이들은 어느 것이나 취출 효율이 향상한다.
도 7은 질화물 반도체 발광 소자의 성장 기판을 박리하여, 박리면에 깊은 원공배열 요철 구조를 제작하여 얻어지는, 박리면측에서 광을 취출하는 구조의 소자를 도시한다. 또한, 이 예에서는, 성장 기판을 박리하기 전에 기계적 강도를 갖게 하기 위해 도전성 지지 기판을 형성하고, 상하의 면에 전극이 형성되어 있다.
이러한 요철 구조를 갖는 발광 소자는, 전술한 기판의 제조 방법에 의해 제조하면 좋다. 에칭에 의한 발광층의 손상을 방지하기 위해, 구멍의 깊이는 발광층에는 도달하지 않고, 또한 될 수 있는 한 발광층에 가까운 깊이인 것이 바람직하다. 질화물 반도체에서는 격자 부정합이 큰 기판을 성장 기판으로서 이용하는 것이 일반적이기 때문에, 통상은 결정 품질을 향상시키기 위해 3∼4 ㎛ 정도의 기초층을 성장시켜, 그 위에 발광 소자로서 기능하는 디바이스층을 성장시킨다. 통상, 성장 기판 박리 후도 이 층을 그대로 남기는 것이지만, 이 부분에 깊은 구멍의 구조를 형성함으로써 가로 방향의 광 도파를 충분히 저감할 수 있고, 상하 방향으로 전파하는 광의 비율이 높게 되어 광 취출 효율을 향상할 수 있다. 또한, 큰 애스펙트비가 필요한 경우에는, 박리면 전체를 에칭에 의해 깎아 박막화한 후, 애스펙트비가 큰 원공배열 구조를 형성하여도 좋다. 또한, 디바이스 구조의 복수층에 걸치는 깊이의 구멍을 형성하여도 좋다. 도 2의 투명 전극에 형성하는 구멍을 깊게하고, 그 하부의 GaN층에까지 달하는 구멍을 형성하여도 좋다. 이러한 깊은 원공 구조는 취출 효율 향상 효과가 크기 때문에 바람직하다.
또한, 도 8에 도시한 바와 같이, 대향면에 제작된 SiO2/TiO2로 이루어지는 유전체 다층막에 대해, 다층막을 관통하여 질화물 반도체까지 달하는 원공배열 요철 구조를 형성하여도 좋다. 이러한 구조의 발광 소자는, 미세한 원공배열 구조 내부를 막 두께 방향으로 진행하는 광은 실질적으로 표면에 수직인 방향의 광에만 이루어지기 때문에, 요철이 없는 평탄한 유전체 다층막으로 보여지는 반사율의 각도 의존성이 나타나지 않아, 반사율을 높일 수 있다. 이에 따라 광 취출 효율이 향상한다.
도 9의 발광 소자는, 사파이어 상에 성장한 GaN 결정 표면에, 원공배열 구조를 형성한 후, 가로 방향의 결정 성장을 억제한 조건으로 GaN계 반도체 결정을 재성장하여 얻어진 것이다. 도 9의 발광 소자는, 재성장 시에 n형층, 발광층, p형층을 성장하여, 발광층 부분에 원공배열 구조를 형성한 것이다. 발광층의 원공배열을 갖는 구조는, 2차원 포토닉 결정의 이상적인 구조이고, 광 취출 효율이 크게 향상한다. 이 발광 소자는, 발광층에 손상을 부여할 우려가 있는 에칭을 이용하지 않고 재성장으로, 원공배열 구조를 이어받아 성장시킴으로써, 제작하면 좋다. 발광 소자는, 발광층의 손상도 없고 광출력이 높다.
실시예
본 발명을 실시예에 의해 설명하지만, 본 발명은 이들에 한정되지 않는다.
실시예 1: GaN층 상의 원공배열 구조의 형성
(단입자층의 형성)
무기입자로서, 콜로이탈실리카슬러리(닛산 화학 제조, 상품명: PM-4540, 1차 입자 지름: 450 ㎚, 입자 농도: 40 중량％)에 포함되고 있는 실리카 입자를 이용했다. 사파이어 기판 상에 GaN층을 MOCVD에 의해 결정 성장했다. 얻어진 기판을 스피너에 세팅하여, GaN층 상에 희석한 25 중량％ 콜로이달실리카슬러리를 도포하여, 스핀 건조했다. 기판 표면의 SEM 사진을 도 10에 도시했다. GaN층 상에 실리카단입자층이 형성되어 있었다. 또한, 부분적으로 2차원 최밀 충전 구조가 형성되어 있었다.
기판 상에 포토레지스트를 이용하여 통상의 포토리소그래피에 의해 패턴을 형성했다. 포토레지스트에 덮어지고 있지 않은 부분을 완충된 플루오르화수소산으로 처리함으로써, 이 부분의 실리카 입자를 제거했다. 아세톤을 이용하여 포토레지스트를 제거하고, 포토레지스트로 덮고 있었던 패턴부에만 실리카 입자의 배열 구조를 갖는 단입자층을 얻었다.
(제1 에칭)
단입자층을 형성한 기판을, ICP 플라즈마 에칭 장치(SAMCO제, 상품명: RIE200iPT)에 세팅하고,
에칭 가스: CHF3 가스
ICP 파워: 200 W,
BIAS 파워: 100 W,
챔버 압력: 0.8 Pa,
CHF3 유량: 100 sccm,
에칭 시간: 250초
의 조건으로 실리카 입자를 에칭하여 소립 직경화했다.
기판의 SEM 사진을 도 11에 도시했다. 실리카 입자는, 기판과 평행한 방향(=가로 방향)의 직경이 270 ㎚ (원래 입자 직경의 60％)이고, 높이가 90 ㎚(원래 입자 직경의 20％)의 편평한 입자였다. 실리카 입자와 GaN의 에칭율의 비(선택비)는 4.5였다. 또한 2차원 최밀 구조 부분은 입자 간격이 등간격을 두는 2차원 포토닉 결정 구조였다.
또한, 동일한 기판에 대해, 에칭 시간을 변화시켜, 실리카 입자의 높이 변화, 가로 방향의 직경 변화의 에칭 시간 의존성을 조사했다. 결과를 도 12에 도시했다. 입자의 높이와 가로 방향의 직경의 에칭 시간 의존성은, 이방성 에칭의 결과에 유사한다.
(마스크의 형성)
기판 상 전체에, 전자빔 진공 증착법에 의해, 40 ㎚의 Ni막을 형성했다. Ni 막 두께 40 ㎚는 실리카 입자의 높이 90 ㎚의 44％에 상당한다.
기판을, 60℃, pH 14의 테트라메틸암모늄 수용액에 10분간 침지한 후, 초음파 처리하여 실리카 입자가 리프트 오프하여, 실리카 입자의 직경 270 ㎚와 동일한 내부 직경을 갖는 다수의 구멍이 뚫린 Ni 마스크를 얻었다. Ni 마스크의 SEM 사진을 도 13에 도시했다.
(제2 에칭)
얻어진 기판을 ICP 플라즈마 에칭 장치에 세팅하고,
에칭 가스: Cl2 가스
ICP 파워: 100 W,
BIAS 파워: 100 W,
챔버 압력: 0.3 Pa,
Cl2 유량: 10 sccm,
에칭 시간: 240초
의 조건으로 GaN 층을 에칭했다. GaN층 표면을 SEM 사진을 도 14에 도시한다. 도 14에 도시한 바와 같이, 애스펙트비가 2 이상의 원공배열의 구조가 형성되었다. GaN과 Ni의 에칭율의 비(선택비)는 약 10이었다. 또한, 구멍의 깊이의 에칭 시간 의존성을 도 15에 도시했다. 도 5에 도시한 바와 같이, 구멍의 깊이와 에칭 시간은 직선성이 매우 좋았다.
실시예 2: 사파이어 상의 원공배열 구조의 형성
기판으로서, 사파이어 C면 기판을 이용한 이외에, 실시예 1의(단입자층의 형성), (제1 에칭), (마스크 형성) 및 (제2 에칭)과 동일한 조작을 행하여, 사파이어 기판 상에 원공배열 구조를 형성했다.
사파이어의 에칭 속도는 거의 제로였다. 제1 에칭의 선택비(실리카/사파이 어)는 컸다. 제2 에칭의 선택비(Ni 마스크/사파이어)는 5였다.
실시예 3: ITO(발광 다이오드의 오믹 p전극) 상의 원공배열 구조의 형성
사파이어 상에, GaN계 반도체층으로 이루어지는 발광 소자 구조를 MOCVD에 의해 형성하고, 계속해서 n층 노출 에칭을 행하며, 대향 타겟 스퍼터법에 의해 두께 150 ㎚의 ITO 박막을 형성하여, 포토리소그래피에 의해 오믹 p전극 패턴을 형성하여 적층 기판을 얻었다.
기판으로서, 적층 기판을 이용한 이외에, 실시예 1의(단입자층의 형성), (제1 에칭), (마스크 형성) 및 (제2 에칭)과 동일한 조작을 행하여, ITO 상에 원공배열 구조를 형성했다. 계속해서, Ni 마스크를 완충된 플루오르화수소산으로 제거하여, n층 노출부에 Al 오믹 n전극을 형성하여 발광 소자를 얻었다.
제1 에칭에 있어서의 ITO의 에칭 속도는 거의 제로이고, 선택비(실리카/ITO)는 컸다. 제2 에칭에서는, 선택비(Ni 마스크/ITO)는 5였다. 제2 에칭 시간을 3분, 또는 6분으로 변경한 외에, 동일한 조작을 행하여, 각각, 구멍의 깊이가 ITO 박막내부까지의 발광 소자 I, 구멍의 깊이가 p형 GaN 층까지의 발광 소자 II를 얻었다. 이들의 발광 소자에 대해, 순 방향 20 mA에서의 발광 특성을 조사했다. ITO 박막 p전극에 요철을 형성하지 않은 발광 소자에 비해, 발광 소자 I의 광출력은 1.18배, 발광 소자의 광출력은 1.24배였다. 이와 같이, 제2 에칭에서는, 형성하는 구멍의 깊이는 에칭 시간으로써 조절 가능하고, ITO 박막의 내부까지로 멈추는 것도, 또는, ITO 박막을 관통하여 GaN계 반도체층까지 도달시키는 것도 가능했다. 후자의 경우, p전극인 ITO 박막은, GaN계 반도체층의 구멍 이외의 면 전체를 완전히 커버한 구조가 되어, 원공배열을 갖는 표면 전극으로서 매우 우수했다.
실시예 4: 발광 다이오드의 메사 주변부 GaN 상의 원공배열 구조의 형성
오믹 p전극으로 바꾸어, p전극의 외측 전체면에 원공배열 구조를 형성한 것, 제2 에칭의 시간을 3분으로 한 것 외에, 실시예 3과 동일한 조작을 행하여 발광 소자를 얻었다. 발광 소자에는, 깊이 0.65 ㎛의 원공배열 구조가 형성되었다. 발광 소자에 대해, 순 방향 20 mA에서의 발광 특성을 조사했다. 발광 소자의 광출력은, 원공배열 구조를 형성하지 않은 발광 소자에 비해, 1.64배였다. p전극의 외측은 메사 사다리꼴 부분의 주변부 및 n전극으로 덮어지고 있지 않은 n층 노출부이고, 질화물 반도체로 이루어진다. 제1 에칭의 선택비는 실시예 1과 동등했다. 제2 에칭의 선택비는 10이었다. 실시예 3의 ITO에 비해 크기 때문에 애스펙트비가 큰 깊은 구멍을 형성할 수 있다.
본 발명에 따르면, 종래 제작이 곤란했던, 약 10 ㎚∼약 1 ㎛의 미세한, 주기적 또는 랜덤인 원공배열형의 요철 구조를, 필요한 패턴 영역에 대면적에 걸쳐 재현성 좋게 형성할 수 있다. 또한, 본 발명에 따르면, 광 취출면이나 대향면에 요철 구조를 갖는 발광 소자가 제공된다. 발광 소자는 광 취출 효율이 우수하다.

Claims (28)

  1. 단입자층을 갖는 기판으로부터 단입자층을 제거한 후, 단입자층을 구성하는 개개의 입자가 놓여 있었던 기판의 위치를 중심으로, 입자의 직경보다 작은 내부 직경을 갖는 구멍을 에칭에 의해 형성하는, 기판의 미세 가공 방법.
  2. 다음 공정 (I)∼(V)를 이 순서로 포함하는 기판의 제조 방법:
    (I) 기판 상에 입자를 배열하여 단입자층을 형성하고,
    (II) 얻어진 기판을 에칭하여, 입자를 소립 직경화하고,
    (III) 얻어진 기판 상에, 마스크 재료로 이루어지는 박막을 형성하고,
    (IV) 기판으로부터 입자를 제거하여, 개개의 입자가 존재했던 위치에, 입자의 직경과 동등한 내부 직경의 구멍을 갖는 마스크를 형성하고,
    (V) 마스크를 사용하여 기판을 에칭하여, 마스크가 갖는 구멍의 아래의 기판에, 마스크의 구멍의 직경과 동등한 직경의 구멍을 형성한다.
  3. 제1항 또는 제2항에 있어서, 공정 (I)의 기판은 반도체, 유전체, 광 투과성(도전성) 재료 및 금속으로부터 선택되는 하나 이상으로 이루어지는 방법.
  4. 제3항에 있어서, 반도체는 질화물로 이루어지는 방법.
  5. 제3항에 있어서, 기판은 반도체와 광 투과성(도전성) 재료로 이루어지는 방법.
  6. 제3항에 있어서, 광 투과성 재료는 ITO로 이루어지는 방법.
  7. 제3항에 있어서, 기판은 반도체와 금속으로 이루어지는 방법.
  8. 제1항 또는 제2항에 있어서, 공정 (I)의 입자는 무기물 또는 유기물로 이루어지는 방법.
  9. 제8항에 있어서, 무기물은 산화물, 질화물, 탄화물, 붕화물, 황화물 및 금속으로부터 선택되는 하나 이상으로 이루어지는 방법.
  10. 제9항에 있어서, 산화물은 실리카인 방법.
  11. 제8항에 있어서, 유기물은 고분자 재료인 방법.
  12. 제11항에 있어서, 고분자 재료는 폴리스티렌인 방법.
  13. 제2항에 있어서, 공정 (I)의 형성은 이동 집적법, 딥 코트법, 또는 스핀 코 트법에 의해 행해지는 방법.
  14. 제2항에 있어서, 공정 (II)의 에칭은 에칭 가스로서 불소를 포함하는 가스 또는 산소를 포함하는 가스를 이용하여 행해지는 방법.
  15. 제14항에 있어서, 불소를 포함하는 가스는 CF4, CHF3, C2H2F2 및 C2F3C13으로부터 선택되는 하나 이상인 방법.
  16. 제2항에 있어서, 공정 (II)의 에칭은 선택비(=입자의 에칭율/기판의 에칭율) 1 이상인 이방성 에칭으로 행해지는 방법.
  17. 제2항에 있어서, 공정 (II)의 에칭은 입자가 에칭 전 입자 직경의 10％ 이상 95％ 이하가 되는 조건으로 행해지는 방법.
  18. 제2항에 있어서, 공정 (II)의 에칭은 입자가 편평화하는 조건으로 행해지는 방법.
  19. 제2항에 있어서, 공정 (III)의 마스크 재료는 공정 (V)의 에칭의 선택비(=기판의 에칭율/마스크의 에칭율)이 1 이상인 것을 만족하는 방법.
  20. 제2항에 있어서, 마스크 재료는 Ni인 방법.
  21. 제2항에 있어서, 공정 (III)의 마스크 형성은 기상 퇴적법, 진공 증착법, 이온빔 스퍼터, 또는 레이저 박리법으로써 행해지는 방법.
  22. 제2항에 있어서, 공정 (III)의 마스크 형성은 마스크 재료 입자의 입사 각도를 기판면에 대해 거의 수직으로 하여, 소립 직경화된 입자 높이의 50％ 이하의 두께까지 퇴적시키는 것으로 행해지는 방법.
  23. 제2항에 있어서, 공정 (IV)의 제거는 입자의 용해성이 우수하고, 또한, 마스크의 용해성이 부족한 에칭액을 이용하여 행해지는 방법.
  24. 제2항에 있어서, 공정 (I)의 입자가 실리카로 이루어지고, 기판이 질화물 또는 ITO로 이루어지고, 공정 (II)의 에칭은 에칭 가스가 불소 함유 가스인 조건 하에서 행해지는 방법.
  25. 제2항에 있어서, 공정 (I)의 입자가 고분자 재료로 이루어지고, 기판이 금속 또는 ITO로 이루어지고, 공정 (II)의 에칭은 에칭 가스가 산소 함유 가스인 조건 하에서 행해지는 방법.
  26. 제2항에 있어서, 공정 (I)의 입자는 실리카로 이루어지고, 공정 (III)의 마스크 재료는 Ni이고, 공정(V)의 에칭은 에칭액이 pH 12 이상의 알카리성 액체이고, 온도가 50℃ 이상인 조건 하에서, 습식 처리와 초음파 처리를 병용하여 행해지는 방법.
  27. 제2항에 있어서, 공정 (I)의 입자는 고분자 재료로 이루어지고, 공정 (III)의 마스크 재료는 금속이고, 공정 (V)의 에칭은 에칭액이 유기 용제인 조건 하에서 행해지는 방법.
  28. 질화물 반도체로 이루어지고, 또한 미세한 구멍이 광 취출면 및/또는 대향면의 전체면 또는 일부 영역에 형성되어 있는 발광 소자.
KR1020087025422A 2006-03-31 2007-03-30 기판의 미세 가공 방법, 기판의 제조 방법 및 발광 소자 KR20090009812A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-097930 2006-03-31
JP2006097930A JP2007273746A (ja) 2006-03-31 2006-03-31 固体表面の微細加工方法および発光素子

Publications (1)

Publication Number Publication Date
KR20090009812A true KR20090009812A (ko) 2009-01-23

Family

ID=38563761

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087025422A KR20090009812A (ko) 2006-03-31 2007-03-30 기판의 미세 가공 방법, 기판의 제조 방법 및 발광 소자

Country Status (8)

Country Link
US (1) US7645625B2 (ko)
JP (1) JP2007273746A (ko)
KR (1) KR20090009812A (ko)
CN (1) CN101454913A (ko)
DE (1) DE112007000793T5 (ko)
GB (1) GB2450452A (ko)
TW (1) TWI420690B (ko)
WO (1) WO2007114503A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101437862B1 (ko) * 2012-02-29 2014-09-16 한국기계연구원 금속 패터닝 방법
US10796036B2 (en) 2016-08-08 2020-10-06 International Business Machines Corporation Prediction of inhalable particles concentration

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736623B1 (ko) * 2006-05-08 2007-07-09 엘지전자 주식회사 수직형 발광 소자 및 그 제조방법
JP5150898B2 (ja) * 2007-03-22 2013-02-27 国立大学法人神戸大学 複合微細構造体およびその製造方法
JP5062748B2 (ja) * 2007-11-20 2012-10-31 独立行政法人産業技術総合研究所 表面微細構造製造方法およびダイヤモンドナノ電極製造方法とその電極体
JP5283926B2 (ja) * 2008-02-25 2013-09-04 株式会社東芝 光透過型金属電極およびその製造方法
JP5305346B2 (ja) * 2008-02-29 2013-10-02 独立行政法人産業技術総合研究所 六方非最密充填粒子配列構造材料の作製方法
US20110101402A1 (en) * 2008-06-26 2011-05-05 Jun-Ying Zhang Semiconductor light converting construction
KR20110031957A (ko) 2008-06-26 2011-03-29 쓰리엠 이노베이티브 프로퍼티즈 컴파니 광 변환 구조물
JP2011526075A (ja) * 2008-06-26 2011-09-29 スリーエム イノベイティブ プロパティズ カンパニー 光抽出器の作製方法
JP2011526074A (ja) 2008-06-26 2011-09-29 スリーエム イノベイティブ プロパティズ カンパニー 半導体光変換構成体
JP5512109B2 (ja) * 2008-09-12 2014-06-04 株式会社東芝 半導体発光素子
JP5379434B2 (ja) * 2008-09-22 2013-12-25 学校法人 名城大学 発光素子用サファイア基板の製造方法
US8183575B2 (en) * 2009-01-26 2012-05-22 Bridgelux, Inc. Method and apparatus for providing a patterned electrically conductive and optically transparent or semi-transparent layer over a lighting semiconductor device
JP5420274B2 (ja) * 2009-03-02 2014-02-19 パナソニック株式会社 半導体装置及びその製造方法
TW201039385A (en) * 2009-04-27 2010-11-01 Aurotek Corp Method for preparing substrate with periodical structure
KR20120018187A (ko) * 2009-05-08 2012-02-29 1366 테크놀로지 인코포레이티드 증착막의 선택적 제거용 다공성 리프트오프층
JP2011023639A (ja) * 2009-07-17 2011-02-03 Alps Electric Co Ltd 半導体発光素子
US9034684B2 (en) 2009-11-17 2015-05-19 3M Innovative Properties Company Texturing surface of light-absorbing substrate
JP5298035B2 (ja) * 2010-01-14 2013-09-25 パナソニック株式会社 基板の加工方法
CN102148304B (zh) * 2010-02-09 2013-07-03 和椿科技股份有限公司 制膜系统及制膜方法
KR20120005877A (ko) * 2010-07-09 2012-01-17 삼성전자주식회사 프로톤 전도형 고체산화물 연료전지 제조방법 및 상기 방법으로 제조된 프로톤 전도형 고체산화물 연료전지
KR101407209B1 (ko) * 2010-10-07 2014-06-16 포항공과대학교 산학협력단 미세 패턴 형성 방법 및 이를 이용한 미세 채널 트랜지스터 및 미세 채널 발광트랜지스터의 형성방법
US9422158B2 (en) * 2010-11-15 2016-08-23 The United States of Amerixa, as represented by the Secretary of the Navy Perforated contact electrode on vertical nanowire array
JP2012186195A (ja) 2011-03-03 2012-09-27 Toshiba Corp 半導体発光素子及びその製造方法
JP5546480B2 (ja) 2011-03-08 2014-07-09 株式会社東芝 有機電界発光素子及びその製造方法
JP5479391B2 (ja) * 2011-03-08 2014-04-23 株式会社東芝 半導体発光素子及びその製造方法
JP5200194B2 (ja) 2011-06-24 2013-05-15 パナソニック株式会社 窒化ガリウム系半導体発光素子、光源および凹凸構造形成方法
US20130019918A1 (en) 2011-07-18 2013-01-24 The Regents Of The University Of Michigan Thermoelectric devices, systems and methods
KR101256979B1 (ko) * 2011-10-14 2013-04-19 전북대학교산학협력단 쐐기 구조를 갖는 발광소자 및 그 제조방법
JP5864276B2 (ja) * 2012-01-11 2016-02-17 和椿科技股▲フン▼有限公司 ナノ微細構造の製造方法
US10205080B2 (en) * 2012-01-17 2019-02-12 Matrix Industries, Inc. Systems and methods for forming thermoelectric devices
CN102544289B (zh) * 2012-03-06 2013-12-18 中国科学院半导体研究所 将氮化镓基发光二极管的外延结构表面粗化的方法
KR20150086466A (ko) 2012-08-17 2015-07-28 실리시움 에너지, 인크. 열전 디바이스 형성 시스템 및 형성 방법
CN108389944B (zh) * 2012-08-21 2021-04-02 王子控股株式会社 半导体发光元件用基板及半导体发光元件
WO2014070795A1 (en) 2012-10-31 2014-05-08 Silicium Energy, Inc. Methods for forming thermoelectric elements
JP6256220B2 (ja) * 2013-06-17 2018-01-10 王子ホールディングス株式会社 半導体発光素子用基板、半導体発光素子、半導体発光素子用基板の製造方法、および、半導体発光素子の製造方法
TWI632696B (zh) * 2013-10-11 2018-08-11 王子控股股份有限公司 半導體發光元件用基板之製造方法、半導體發光元件之製 造方法、半導體發光元件用基板、以及半導體發光元件
JP2015122133A (ja) * 2013-12-24 2015-07-02 株式会社東芝 パターン形成方法、スタンパーの製造方法、及び磁気記録媒体の製造方法
EP3123532B1 (en) 2014-03-25 2018-11-21 Matrix Industries, Inc. Thermoelectric devices and systems
KR20160049180A (ko) * 2014-10-24 2016-05-09 일진엘이디(주) 질화물 반도체 발광 소자 및 그 제조 방법
CN109219780A (zh) 2016-05-03 2019-01-15 美特瑞克斯实业公司 热电设备和系统
USD819627S1 (en) 2016-11-11 2018-06-05 Matrix Industries, Inc. Thermoelectric smartwatch
CN107579135A (zh) * 2017-09-06 2018-01-12 蚌埠玻璃工业设计研究院 一种表面具有微结构的ZnO基透明导电玻璃制备方法
WO2022169926A1 (en) * 2021-02-05 2022-08-11 The Board Of Trustees Of The University Of Illinois Photonic resonator interferometric scattering microscopy
CN115212727B (zh) * 2022-06-21 2024-01-02 清华大学 多孔振动滤膜及其制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3739217A (en) * 1969-06-23 1973-06-12 Bell Telephone Labor Inc Surface roughening of electroluminescent diodes
US4407695A (en) * 1981-12-31 1983-10-04 Exxon Research And Engineering Co. Natural lithographic fabrication of microstructures over large areas
JPS58120255A (ja) 1981-12-31 1983-07-18 エクソン・リサ−チ・アンド・エンジニアリング・カンパニ− 平版印刷マスクの製造方法
US5510156A (en) * 1994-08-23 1996-04-23 Analog Devices, Inc. Micromechanical structure with textured surface and method for making same
US5955749A (en) * 1996-12-02 1999-09-21 Massachusetts Institute Of Technology Light emitting device utilizing a periodic dielectric structure
JPH10189601A (ja) 1996-12-26 1998-07-21 Kagaku Gijutsu Shinko Jigyodan 微細構造体の製造方法
JPH10320772A (ja) * 1997-05-22 1998-12-04 Hitachi Ltd 高密度磁気記録媒体作製法およびこれによる高密度磁気記録媒体
US6051149A (en) * 1998-03-12 2000-04-18 Micron Technology, Inc. Coated beads and process utilizing such beads for forming an etch mask having a discontinuous regular pattern
US6504180B1 (en) * 1998-07-28 2003-01-07 Imec Vzw And Vrije Universiteit Method of manufacturing surface textured high-efficiency radiating devices and devices obtained therefrom
TW576864B (en) 2001-12-28 2004-02-21 Toshiba Corp Method for manufacturing a light-emitting device
JP3782357B2 (ja) * 2002-01-18 2006-06-07 株式会社東芝 半導体発光素子の製造方法
JP4096306B2 (ja) 2003-03-10 2008-06-04 株式会社リコー 電子放出素子
WO2005004247A1 (en) * 2003-07-03 2005-01-13 Epivalley Co., Ltd. Iii-nitride compound semiconductor light emitting device
JP4277617B2 (ja) 2003-08-08 2009-06-10 日立電線株式会社 半導体発光素子の製造方法
TWI234295B (en) 2003-10-08 2005-06-11 Epistar Corp High-efficiency nitride-based light-emitting device
JP2005144569A (ja) * 2003-11-12 2005-06-09 Hitachi Ltd 二次元配列構造体基板および該基板から剥離した微粒子
JP2005244201A (ja) * 2004-01-28 2005-09-08 Matsushita Electric Ind Co Ltd 半導体発光素子及びその製造方法
US20050161696A1 (en) * 2004-01-28 2005-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device and method for fabricating the same
US20050205883A1 (en) * 2004-03-19 2005-09-22 Wierer Jonathan J Jr Photonic crystal light emitting device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101437862B1 (ko) * 2012-02-29 2014-09-16 한국기계연구원 금속 패터닝 방법
US10796036B2 (en) 2016-08-08 2020-10-06 International Business Machines Corporation Prediction of inhalable particles concentration

Also Published As

Publication number Publication date
US7645625B2 (en) 2010-01-12
WO2007114503A1 (ja) 2007-10-11
GB2450452A (en) 2008-12-24
US20090114944A1 (en) 2009-05-07
TW200802976A (en) 2008-01-01
CN101454913A (zh) 2009-06-10
TWI420690B (zh) 2013-12-21
GB0818657D0 (en) 2008-11-19
JP2007273746A (ja) 2007-10-18
DE112007000793T5 (de) 2009-04-02

Similar Documents

Publication Publication Date Title
KR20090009812A (ko) 기판의 미세 가공 방법, 기판의 제조 방법 및 발광 소자
TWI531086B (zh) An optical substrate, a semiconductor light-emitting element, and a semiconductor light-emitting element
TWI635624B (zh) Semiconductor light emitting element and method of manufacturing same
KR100709655B1 (ko) 반도체 발광 장치 및 그것의 제조 방법
JP4481894B2 (ja) 半導体発光装置及びその製造方法
US8211321B2 (en) Method for fabricating micro and nano structures
JP6049875B2 (ja) Ｌｅｄ用パタンウェハ、及びｌｅｄ用エピタキシャルウェハ
TW201603314A (zh) 模具及奈米加工用構件
TW201324614A (zh) 蝕刻方法、藍寶石基板及發光元件
JP5435523B1 (ja) 半導体発光素子及びその製造方法
JP2009188240A (ja) 半導体発光素子の製造方法および半導体発光素子
CN115020565B (zh) 复合图形化衬底的制备方法及具有空气隙的外延结构
KR100893260B1 (ko) 기능성 박막, 그 제조방법 및 이를 이용한 표시장치
KR102135531B1 (ko) 발광소자용 기판 및 그 제조방법
KR102215920B1 (ko) 발광소자용 기판 및 그 제조방법
CN116314489A (zh) 一种内凹结构的图形化衬底、制备方法及led外延片
CN114300503A (zh) 包覆式多量子阱nled阵列结构及其制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application