JP4096306B2 - 電子放出素子 - Google Patents

電子放出素子 Download PDF

Info

Publication number
JP4096306B2
JP4096306B2 JP2003062866A JP2003062866A JP4096306B2 JP 4096306 B2 JP4096306 B2 JP 4096306B2 JP 2003062866 A JP2003062866 A JP 2003062866A JP 2003062866 A JP2003062866 A JP 2003062866A JP 4096306 B2 JP4096306 B2 JP 4096306B2
Authority
JP
Japan
Prior art keywords
electron
fine particles
emitting device
fine
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003062866A
Other languages
English (en)
Other versions
JP2004273289A (ja
Inventor
晃広 布施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2003062866A priority Critical patent/JP4096306B2/ja
Publication of JP2004273289A publication Critical patent/JP2004273289A/ja
Application granted granted Critical
Publication of JP4096306B2 publication Critical patent/JP4096306B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、表面伝導型電子放出素子に係り、特に、微粒子をマスクとして導電性材料または半導体材料を形成して、その後、微粒子とともに微粒子表面上に付着した導電性材料または半導体材料を除去して得られる規則的微細突起を有する電子放出素子に関するものである。本発明による電子放出素子は、大面積であっても全面均一性、機械的強度、信頼性に優れ、高効率で電子を放出できる電子放出素子であるので、電子写真プロセスや面光源などへの適用に好適である。
【0002】
【従来の技術】
一般に、大面積対応の電子放出素子として、基板上に形成された小面積の薄膜に、膜内に平行に電流を流すことにより、電子放出が生じる現象を利用する、いわゆる表面伝導型電子放出素子が提案されている。従来このような電子放出素子は、以下のようなものであった。
【0003】
つまり、通常の電子放出機能を発現させるために、基板に形成した電子放出材料からなる薄膜に対し、あらかじめフォーミングと呼ばれる通電処理によって電子放出部を形成するものである。すなわち、薄膜の膜内に平行な方向で電流を流し、これによって発生するジュール熱により、薄膜を局所的に破壊、変形させることによって電子放出部を形成していた。
【0004】
しかしながら、このような製造方法においては、薄膜の局所的な破壊、変形を制御することは不可能で、同一素子の面内均一性はもちろん、素子間での放電電流のばらつきが発生することに対しては制御できないという問題があった。これらの問題は、薄膜の局所的な破壊、変形によって発生する微細突起の大きさや配列位置を全く制御できないということに起因しているものである。
【0005】
このような微細な突起を配列して電子放出素子を形成する従来の技術としては以下に示すようなものが知られている。
【0006】
a)特開平9−35621号公報(特許文献1)
特許文献1に記載された技術では、基板上に相対向する電極間の基板表面上に、規則的に配列された微小突起物を設け、該微小突起物側面および基板表面に隣接するように電子放出材料よりなる微粒子を配置し、規則的パターンを有する導電性微粒子の島状構造を形成して電子放出部としている。
【0007】
b)特開平9−274849号公報(特許文献2)
特許文献2に記載された技術では、(111)主面を持つSi基板上にSi酸化膜、タングステン(W)膜を順に形成し、通常のフォトエッチング工程によりSi酸化膜およびW膜の一部を円柱状にエッチングしてSi基板の一部を露出させる。
【0008】
露出したSi基板の中央部分に金(Au)粒子を設置し、AuとSi基板の一部を反応させてAuSi合金を形成する。SiCl4と水素の混合気体をSi基板に約25分接触させ、Siエピタキシャル成長により800nmの高さのSi柱を形成した後Si基板を王水等に浸すことにより、AuSi合金を除去し、微小径の柱状構造を形成する。
【0009】
c)特開2002−100280号公報(特許文献3)
特許文献3に記載された技術では、電子源アレイは、アルミニウム基板の一面側を陽極酸化してなる細孔を備えた表面膜と、陽極酸化されずに残ったカソード電極層との重層構造体、並びにカーボンナノチューブなどの微細繊維状物質から構成されている。
【0010】
表面層であるアルミナ膜に形成される複数の細孔は規則的で、その伸長方向が揃っており、上記微細繊維状物質はいずれもこの細孔の伸長方向に沿って配列されている。また、微細繊維状物質の分散液中に重層構造体を浸漬し、所定の磁界を印加することで、微細繊維状物質を配向させ、細孔内に誘引することができる。
【0011】
また、微粒子を規則正しく2次元配列する技術としては、次のものがある。
d)特許第2828374号明細書(特許文献4)
特許文献4には、微粒子の液状分散媒体を基板表面に展開して液体薄膜を形成し、液厚を粒子径サイズと同等かそれより小さくし、液が蒸発する際の横方向に働く表面張力により微粒子を2次元で凝集させて配列を行なう技術が開示されている。
【0012】
【特許文献1】
特開平9−35621号公報
【特許文献2】
特開平9−274849号公報
【特許文献3】
特開2002−100280号公報
【特許文献4】
特許第2828374号明細書
【0013】
【解決しようとする課題】
上記特開平9−35621号公報(特許文献1)に記載されたものは、収束イオンビームなどの高エネルギービームやエッチングなどにより、基板上に規則的に配列された微小突起物を設け、これらの微小突起物に接触するように電子放材料からなる微粒子を配置して、電子放出素子を形成する技術であるが、微小突起物を先に形成、その後に微小突起物に接触して電子放出材料となる微粒子を配置するものであり、また、電子放出部が微小突起物に接触して配置された微粒子であるため、先に述べた問題点、すなわち、同一素子の面内均一性はもちろん、素子間での放電電流のばらつきが発生する問題に対しては全く解決されていないことがわかる。
【0014】
すなわち、微細突起の発生が収束イオンビームなどの高エネルギービームやエッチングなどの技術を用いているために、微細突起の大きさや配列位置については全く制御できないという大きな欠点を有するものである。
【0015】
また、特開平9−274849号公報(特許文献2)に記載されたものは、(111)主面を持つSi基板上にSi酸化膜、タングステン(W)膜を順に形成し、通常のフォトエッチング工程によりSi酸化膜およびW膜の一部を直径約0.8μmの円柱状にエッチングしてSi基板の一部を露出させ、露出したSi基板の中央部分に金(Au)粒子を設置し、AuとSi基板の一部を反応させてAuSi合金を形成し、SiCl4と水素の混合気体をSi基板に約25分接触させ、Siエピタキシャル成長により800nmの高さのSi柱を形成した後Si基板を王水等に浸すことにより、AuSi合金を除去し、微小径の柱状構造を形成するというものである。
【0016】
確かに、特許文献2の技術によれば、制御された位置に、微小な突起物を形成することは可能であるが、
大きな工程だけをみても
・2種類の膜の成膜工程
・フォトリソグラフィー工程
・ドライエッチング工程
・金粒子設置工程
・エピタキシャル工程
・ウェットエッチング工程
と、かなり複雑な工程を経ないと実現できない技術である。
【0017】
さらに、規則性、および、その微細寸法を決定する主要因は、フォトリソグラフィー工程とエッチング工程の実力ということになり、微細なパターンを形成するためには、設備投資もかなり高額にならざるをえないという問題点を有する技術である。
【0018】
また、特開2002−100280号公報(特許文献3)においては、電子源アレイの構成として、アルミニウム基板の一面側を陽極酸化してなる細孔を備えた表面膜と、陽極酸化されずに残ったカソード電極層との重層構造体、並びにカーボンナノチューブなどの微細繊維状物質から構成されている。
【0019】
表面層であるアルミナ膜に形成される複数の細孔は規則的で、その伸長方向が揃っており、上記微細繊維状物質はいずれもこの細孔の伸長方向に沿って配列されている。また、微細繊維状物質の分散液中に重層構造体を浸漬し、所定の磁界を印加することで、微細繊維状物質を配向させ、細孔内に誘引することができる。
【0020】
特許文献3の大きな特徴は、細孔の形成技術として、アルミニウムの陽極酸化を利用している点である。確かに、アルミニウムの陽極酸化技術は、フォトリソグラフィー工程やエッチング工程を用いることなく、規則的な細孔を容易に得られる技術として、最近注目されている技術であるが、大面積に応用するためには、均一性の確保など、まだまだ解決しなければならない問題を多くかかえている技術であることは否定できない。
【0021】
さらに、この特許文献3の技術では、電子放出材料としてカーボンナノチューブを用いることを特徴としているが、カーボンナノチューブはまだまだ高価な材料である。さらにカーボンナノチューブを磁界の印加で配向させることは、技術的な検討はされているが、細孔に入れた状態で配向させることは、現状では歩留まりが期待できないという致命的な問題を有する技術である。
【0022】
本発明の目的は、上記問題点を解消し、簡単なプロセスで規則的な微小突起を制御性良く得ることによって、低電圧駆動が可能で、かつ、大面積対応が容易な、均一性、機械的強度、安定性に優れ、信頼性の高い高品質の電子放出素子を提供することである。
【0023】
本発明は、上記目的を達成するために、次のような構成を採用した。以下、請求項毎の特徴を述べる。
【0024】
a)請求項1記載の発明は、導電性基板上に微小な突起を形成してなる電子放出素子において、微小な突起が等間隔でアレイ状に配置され該微小な突起の形状が略三角柱、略三角錐、略四角柱、または略四角錐のうちの一つであり、前記微小な突起が、実質的に球形の微粒子を2次元配列して形成した集積体をマスクとして、導電性材料または半導体材料を形成することにより得られたものであり、かつ、前記微粒子の層が、前記導電性基板上に成膜された導電性材料または半導体材料の膜厚と同じ程度の厚さまで厚み方向で除去されて成ることを特徴とし、請求項2記載の発明は、前記微小な突起の各側面が凹面であることを特徴としている。
【0026】
)請求項記載の発明は、実質的に球形の微粒子が、シリカ、アルミナ、酸化チタン、酸化ジルコニウム、五酸化タンタル、酸化ガドリニウム、酸化イットリウム、またはポリスチレンのうちの一つであることを特徴としている。
【0027】
)請求項記載の発明は、導電性材料または半導体材料が、タングステン、シリコン、窒化チタン、またはアモルファスカーボンのうちの一つであることを特徴としている。
【0030】
)請求項記載の発明は、上記導電性基板上に成膜された導電性材料または半導体材料の膜厚と同じ程度の厚さまで微粒子層を厚み方向で除去ウェットエッチングで行われたものであることを特徴とし、請求項記載の発明は、研磨で行われたものであることを特徴としている。
【0031】
)請求項記載の発明は、上記の実質的に球形の微粒子の2次元配列を、微粒子が分散した分散液を基板に供給することによって行ったものであることを特徴とし、請求項記載の発明は、実質的に球形の微粒子を分散させる分散液の液性を、基板および微粒子に合わせたpHの制御により制御したことを特徴としている。
【0032】
【発明の実施の形態】
(発明の構成・動作)
以下、本発明の構成および動作について図面を用いて詳細に説明する。
図1は、本発明による電子放出素子の製造方法について工程の概略を模式的に示した図である。
【0033】
図1(a)は、導電性基板(101)に微粒子(102)を規則正しく二次元最密状に配列させた様子を示す図である。このように微粒子を規則正しく2次元配列させる技術は、上述した特許第2828374号明細書(特許文献4)に提案されている公知の技術を用いれば容易に実現できるものである。
【0034】
図1(b)は、微粒子(102)を規則正しく配列する工程が完了したものを上面から見た様子を模式的に示した図である。この図では、配列した微粒子(102)がマスクとなるために、一般的なフォトリソグラフィー技術で言うところの開口部はハッチングで示した(103)の領域となる。つまり、この領域のみが、基板に密着して導電性材料または半導体材料が成膜されることになる。
【0035】
次に、公知の手段を用いて、導電性材料または半導体材料を成膜する。このようにして成膜したあとの様子を模式的に示したのが図2である。微粒子をマスクにして成膜することになるために、当然微粒子の表面にも導電性材料または半導体材料による成膜(204)が形成されるが、本発明において重要な点は、配列した微粒子の「隙間」に基板に密着してきちんと導電性材料または半導体材料が成膜されることである。
【0036】
次の工程として、公知の手段によって、微粒子の一部または全部を除去する。微粒子の除去は、ウェットエッチングでもよいし、研磨を用いてもよい。例えば、導電性基板にシリコンウエハ、微粒子としてシリカ、成膜する導電性材料としてタングステンを用いた場合には、微粒子の除去にはフッ酸を用いれば他の材料に対し影響を与えることなく容易にシリカ微粒子のみの除去ができる。
【0037】
また、微粒子として、ポリスチレンを用いた場合には、トルエンやTHF(テトラヒドロフラン)などの有機溶媒を用いることによって、容易に微粒子のみを除去できる。図3(a),(b)は、このようにして微粒子のみを除去したあとの状態を模式的に示した図である。
【0038】
同図からもわかるように、規則正しく配列した微粒子によって形成された隙間も当然規則正しく形成され、そこに形成された導電性材料や半導体材料による微小な突起も、非常に規則正しく、また、形状や大きさの非常に揃ったものとなる。
【0039】
このとき使う成膜方法によって、形成される微小な突起の形状が若干異なる。以下、図3を参照して、成膜方法と微小な突起の形状について説明する。
【0040】
一般的に、成膜に寄与する成分の基板に対する入射角度が垂直または垂直に近く、かつ、その入射角度の分布が小さい手法である場合には、微粒子の影になった部分には、成膜に寄与する成分が到達する確率は低くなるので、先に述べた、上面から見た時の開口部を忠実に反映した、非常に微細でシャープな形状の突起となる。
【0041】
このときの突起の様子を示したものが図3(a)であり、略三角柱形状の突起となる。導電性基板(301)上に、微粒子マスクの開口部を忠実に反映した導電性材料または半導体材料からなる微小な突起(304)は規則正しく形成される。
【0042】
微細なパターン形状の突起を得ることが優先課題の場合には、このような成膜手法を用いるとよい。これらを実現する成膜手法としては、バイアスプラズマCVD、コリメートスパッタ、ロングスロースパッタ、ECRスパッタなどがあるので、適宜選択して用いればよい。
【0043】
それに対し、成膜に寄与する成分の基板に対する入射角度の分布が大きく垂直入射性の小さい手法である場合には、微粒子の影になった部分にも成膜に寄与する成分が回り込む現象が起きる。その結果、微粒子の隙間に形成された導電性材料や半導体材料は、若干すそを引いた形状の突起となる。このときの様子を示したものが図3(b)である。
【0044】
図3(b)に示した如く、導電性基板(301’)上に、微粒子マスクの隙間を通って若干回り込みながら成膜された導電性材料または半導体材料からなる微小な突起(304’)は、すそを引いた略三角錐形状を有する突起として規則正しく形成される。
【0045】
このような成膜手法によって形成されたすそを引いた形状(略三角錐)を有する突起は、微細な形状という面では、図3(a)の場合よりも若干劣るが、その反面、基板との設置面積が増大することから、基板との密着性に優れ、また、電気的な安定性の向上も期待できる。
【0046】
このような特性を重視したい場合には、このような成膜手法を用いればよい。これらを実現する成膜手法としては、プラズマCVD、熱CVD、スパッタリング、イオンビームスパッタリングなどがある。
【0047】
上記構成は、導電性基板(301,301’)に微粒子を規則正しく二次元最密状に配列させて微小な突起(304,304’)を形成させた場合の例であるが、図4に示すように、微粒子(402)を規則正しく二次元行列状に配列させ、上記と同様に開口部(403)を利用して微小な突起を設けるようにしてもよい。
【0048】
このときの突起の様子を示したものが図5(a)であり、略四角柱形状の突起となる。導電性基板(501)上に、微粒子マスクの開口部(403)を忠実に反映した導電性材料または半導体材料からなる微小な突起(504)は規則正しく形成される。微細なパターン形状の突起を得ることが優先課題の場合には、このような成膜手法を用いるとよい。これらを実現する成膜手法としては、図3(a)の場合と同様に、バイアスプラズマCVD、コリメートスパッタ、ロングスロースパッタ、ECRスパッタなどがあるので、適宜選択して用いればよい。
【0049】
それに対し、成膜に寄与する成分の基板に対する入射角度の分布が大きく垂直入射性の小さい手法である場合には、微粒子の影になった部分にも成膜に寄与する成分が回り込む現象が起きる。その結果、微粒子の隙間に形成された導電性材料や半導体材料は、若干すそを引いた形状の突起となる。このときの様子を示したものが図5(b)である。
【0050】
図5(b)に示した如く、導電性基板(501’)上に、微粒子マスクの隙間を通って若干回り込みながら成膜された導電性材料または半導体材料からなる微小な突起(504’)は、すそを引いた略四角錐形状を有する突起として規則正しく形成される。
【0051】
このような成膜手法によって形成されたすそを引いた形状(略四角錐)を有する突起は、微細な形状という面では、図5(a)の場合よりも若干劣るが、その反面、基板との設置面積が増大することから、基板との密着性に優れ、また、電気的な安定性の向上も期待できる。
【0052】
このような特性を重視したい場合には、このような成膜手法を用いればよい。これらを実現する成膜手法としては、図3(b)の場合と同様に、プラズマCVD、熱CVD、スパッタリング、イオンビームスパッタリングなどがある。
【0053】
本発明に係る電子放出素子の微小な突起は、上述した製造方法から明らかなように、略三角柱,略三角錐,略四角柱,略四角錐の形状を有しており、その各側面は凹面である。微小な突起の各側面が凹面であることにより、該微小な突起の機械的強度が増加し、信頼性が向上するという効果を有する。
【0054】
図3および図5は、微粒子を全部除去した場合の例であるが、必ずしも、微粒子を全部除去しなくとも、電子放出素子として機能するだけではなく、さらに、違った利点も得られる。つまり、成膜する導電性材料または半導体材料の膜厚を、微粒子の半径程度とし、成膜後に、微粒子を表面側からエッチングして、ちょうど微粒子膜の半分程度を除去する。
【0055】
図6は、微粒子膜の半分程度を除去した場合の模式的を示す図である。
同図に示したように、配列した微粒子(602)の隙間に導電性材料または半導体材料(604)がその隙間を埋めるように形成されており、微粒子膜の半分程度を除去したことによって、導電性基板(601)上に微小な突起のみが存在する形状ではなく、半分程度の膜厚で残った微粒子膜の隙間に導電性材料または半導体材料(604)が存在する構造となる。このような構造を実現することにより、機械的強度、および、電気的強度に優れた電子放出素子が得られる。
【0056】
以上述べたような工程を経て形成された電子放出素子においては、導電性基板に電圧を印加することによって、微小な突起から、容易に電子が放出される。また、微小な突起は、その形状や大きさが非常に揃っており、また、その配置位置も規則正しく配置されていることから、大面積の電子放出素子であっても、全面の電子放出特性が均一で、信頼性、耐久性に優れた電子放出素子となる。
【0057】
このような、微小な突起を規則正しく形成することは、当然、従来の技術である、フォトリソグラフィー工程、ドライエッチング工程を駆使すれば、実現可能なことである。しかしながら、微小な突起のサイズを非常に微細にしようと思うと、高解像度のフォトリソグラフィー工程、同時に、微細パターンを実現するドライエッチング工程が必要となり、どちらの技術がかけても実現できず、技術的な困難さが増加するばかりでなく、非常に高価な製造装置が必要になるという大きな問題点を有する。
【0058】
しかしながら、本発明を用いれば、どの程度微細なパターンを形成できるかは、用いる微粒子のサイズで決定できるものであり、現状では、数100nm程度の球状微粒子は容易に得ることができ、それを規則正しく配列させることも容易な技術である。
【0059】
このような微粒子配列体をマスクとして用いる本発明では、微粒子配列の隙間が重要な寸法決定要因であるために、数100nm程度の球状微粒子配列体の隙間となると、数10nm程度の規則的パターンは容易に得られるものである。
【0060】
このような極微細なパターンを従来のフォトリソグラフィー工程で実現使用とすると非常に困難で、高コストにならざるを得ないものである。このように、本発明は、入手しやすい材料を用いて、かつ、実現容易な技術を用いて、非常に簡単なプロセスで、規則正しく配列した微小な突起を制御性良く形成することができる非常に有効な技術である。
【0061】
なお、図3または図5などにおいて、微粒子が配列されていない周辺部分については特に触れなかったが、微粒子がない部分には微小な突起と同じ高さの導電性材料または半導体材料の膜が形成される。しかしながら、この周辺部分の成膜された導電性材料または半導体材料の膜は上面の面積が広いため発生する電界強度は微小な突起に比較して非常に小さいため放電性能には特に影響しない。したがって、周辺部に形成された導電性材料または半導体材料の膜はそのままにしておいても問題は生じないが、取り除いてもよいことはいうまでもない。
【0062】
さらに、本発明は、高品質の微粒子配列を、分散液を用いることにより実現することを特徴のひとつとしている、すなわち、乾燥状態では、凝集しやすくなる超微粒子であっても、分散液という状態の利点を最大限に利用し分散性を向上させることにより凝集を防ぎ、pHの制御、例えば添加するイオン種を適切に選択、制御することにより、等電点の関係を利用することができる。その結果、高品質の微粒子配列が得られるものである。
【0063】
この点についてさらに詳細に説明する。
一般に、例えば金属酸化物からなる微粒子を水中に浸漬すると、微粒子は正または負の電荷を持ち、電界が存在すると対向する電場を有する方向へ移動する。この現象が電気泳動現象である。この電気泳動現象によって、微粒子の水中における荷電すなわち界面電位(ゼータ電位)の存在を知ることができる。
【0064】
この界面電位は微粒子-水系のpHによって大きく変化する。一般に横軸に水系のpHを、縦軸に界面電位をとると、界面電位は水系のpHによって変化し、界面電位「0」を切る点の水系のpHを「等電点」と定義される。
【0065】
この現象から、一般的に金属酸化物微粒子表面の界面電位は、酸性側では正、アルカリ側では負の極性を取る。しかし、この等電点は材料によって大きく異なり、例えば、コロイダルシリカでは「2.0」、酸化チタン(合成ルチル)では「6.7」、α-アルミナでは「9.0」という値が紹介されている。
【0066】
つまり、等電点から離れるほど界面電位が大きくなり、酸性側にいくほど界面電位の値は正の大きい方に向かい、また逆に、アルカリ側にいくほど界面電位の値は負の大きい方に向かう。
【0067】
これはpHで制御することができるものである。pHの制御は、酸やアルカリの添加で、制御性よくコントロールできるものである。
【0068】
本発明では、この現象を積極的に利用するものであり、分散液の状態で微粒子の凝集を効果的に防ぐことができるものである。この結果、分散液を基板に供給した際にも、微粒子が凝集しない状態で存在するために、その後の配列の工程において、高品質の配列状態を容易に実現できるものである。この現象は、乾式プロセスでは得られない利点といえる。
【0069】
以下、具体的実施例を用いて更に詳細に説明する。
(実施例1)
(1)微粒子マスクの形成
導電性基板として4インチP型単結晶シリコンウエハ、微粒子として粒径が1μmのシリカを用いた。シリカを5%の濃度で純水中に分散させて、それを4インチP型単結晶シリコンウエハ上に全面に滴下し、室温24℃、湿度80%の雰囲気で乾燥させた。この条件で、2次元に最密充填したシリカの集積体が得られることは、事前の実験で確認している。
【0070】
(2)電子放出材料の形成
本実施例では、電子放出材料としてタングステンを用いた。形成方法は、タングステンターゲットを有するコリメートスパッタリング法を用いた。コリメーターは、対辺が1/2インチの正六角形の形状を有するセルの集合体で、アスペクト比は「2」のものを用いた。この成膜手法により1分間成膜を行なった。
【0071】
(3)微粒子マスクの除去
電子放出材料の成膜後、サンプルを15%フッ酸に3分間浸漬して、微粒子マスクを全部除去した。
【0072】
(4)特性評価
以上の工程により得られた電子放出素子の表面SEM(Scanning Electron Microscope:走査型顕微鏡)観察を行なった。表面には、高さが約0.4μmの微小な突起が規則正しく形成されている様子が確認できた。
【0073】
また、基板に対し、300Vの直流電界を印加したところ、各微小突起から電子が放出されていることが確認できた。また、得られた電子放出素子の電子放出特性の面内分布を調べるために、4インチの電子放出素子において、中心と、中心から30mm離れた上下左右の4点、計5点の位置において電子放出強度を調べたとところ、そのばらつきは0.8%であった。
【0074】
また、同一条件で電子放出素子を10個形成し、すべて評価したところ、素子間のばらつきは1.2%と非常に良好であった。
【0075】
(実施例2)
(1)微粒子マスクの形成
上記実施例1と同様に、導電性基板として4インチP型単結晶シリコンウエハ、微粒子として粒径が1μmのシリカを用いた。シリカを5%の濃度で純水中に分散させて、それを4インチP型単結晶シリコンウエハ上に全面に滴下し、室温24℃、湿度80%の雰囲気で乾燥させた。この条件で、2次元に最密充填したシリカの集積体が得られることは、事前の実験で確認している。
【0076】
(2)電子放出材料の形成
上記実施例1とは異なり、本実施例では電子放出材料として窒化チタンを用いた。また、形成方法として窒化チタンターゲットを有するロングスロースパッタリング法を用いた。ターゲットと基板の距離は600mmの装置構成である。この成膜手法により2分間成膜を行なった。
【0077】
(3)微粒子マスクの除去
上記実施例1と同様に電子放出材料の成膜後、サンプルを15%フッ酸に3分間浸漬して微粒子マスクを全部除去した。
【0078】
(4)特性評価
以上の工程により得られた電子放出素子の表面SEM観察を行なった。表面には、高さが約0.5μmの微小な突起が規則正しく形成されている様子が確認できた。また、基板に対し、300Vの直流電界を印加したところ、各微小突起から電子が放出されていることが確認できた。
【0079】
また、得られた電子放出素子の電子放出特性の面内分布を調べるために、4インチの電子放出素子において、中心と、中心から30mm離れた上下左右の4点、計5点の位置において電子放出強度を調べたとところ、そのばらつきは0.8%であった。
【0080】
また、同一条件で電子放出素子を10個形成し、すべて評価したところ、素子間のばらつきは1.2%と非常に良好であった。
【0081】
(実施例3)
(1)微粒子マスクの形成
本実施例では、これまでの実施例とは異なり、微粒子として酸化チタンを用い、かつ分散液を酸性とした。以下に詳細に説明する。純水500mLにアルミナ微粒子(平均粒径=2μm)を15mg液中に分散させ、更に液性を酸性に制御するために、塩酸を200μL添加した。分散液のpHは「2.55」であった。
【0082】
このようにする理由は、以下のことによる。つまり、酸化チタン微粒子の等電点は一般的に「6.7」といわれているので、純水のように、中性(pH=7.0)の溶液では界面電位はほとんど「0」に近い。従って、酸化チタン微粒子を制御性良くマイグレーションさせるには、液性を酸性側もしくはアルカリ性側にして、界面電位を大きくすることが有効である。本発明のごとく、溶液系を用いることにより、液性も制御が可能となり、幅広い材料への応用が可能となるものである。
【0083】
また、実施例1とは異なり、導電性基板として50mm×50mm 厚さ0.5mmのチタンを用いた。また、微粒子として粒径が2μmの酸化チタンを用いた。
【0084】
酸化チタン微粒子を分散させた分散液を50mm×50mm 厚さ0.5mmのチタン基板上に全面に滴下し、室温24℃、湿度80%の雰囲気で乾燥させた。この条件で、2次元に最密充填した酸化チタンの集積体が得られることは、事前の実験で確認している。
【0085】
(2)電子放出材料の形成
実施例2と同様に、本実施例では電子放出材料として窒化チタンを用いた。ただし、形成方法として実施例2とは異なり、窒化チタンをターゲットとするECRスパッタリング法を用いた。この成膜手法により2分間成膜を行なった。
【0086】
(3)微粒子マスクの除去
本実施例では、導電性基板であるチタンや、電子放出材料である窒化チタンに損傷を与えることなく、酸化チタン微粒子のみを除去する手段として、アルカリエッチングの手法を用いた。すなわち、1規定の水酸化カリウム水溶液に、3分間浸漬し、酸化チタン微粒子の全部を除去した。
【0087】
(4)特性評価
以上の工程により得られた電子放出素子の表面SEM観察を行なった。表面には、高さが約0.5μmの微小な突起が規則正しく形成されている様子が確認できた。また、基板に対し、300Vの直流電界を印加したところ、各微小突起から電子が放出されていることが確認できた。
【0088】
また、得られた電子放出素子の電子放出特性の面内分布を調べるために、50mm×50mmの大きさの電子放出素子において、中心と、中心から30mm離れた上下左右の4点、計5点の位置において電子放出強度を調べたとところ、そのばらつきは0.9%であった。
【0089】
また、同一条件で電子放出素子を10個形成し、すべて評価したところ、素子間のばらつきは1.5%と非常に良好であった。
【0090】
(実施例4)
(1)微粒子マスクの形成
本実施例では、導電性基板として4インチP型単結晶シリコンウエハ、微粒子として粒径が1μmのポリスチレンを用いた。ポリスチレンを6%の濃度で純水中に分散させて、それを4インチP型単結晶シリコンウエハ上に全面に滴下し、室温24℃、湿度80%の雰囲気で乾燥させた。この条件で、2次元に最密充填したシリカの集積体が得られることは、事前の実験で確認している。
【0091】
(2)電子放出材料の形成
本実施例では、電子放出材料として、水素化アモルファスシリコンを用いた。また、その形成方法は、モノシランと水素を原料ガスとする一般的なプラズマCVD法を用いた。基板温度は150℃とした。この成膜手法により4分間成膜を行なった。
【0092】
(3)微粒子マスクの除去
本実施例においては、これまでのような金属酸化物の微粒子を用いているわけではないので、酸、アルカリによる除去は適さない。有機溶媒が有効である。そこで本実施例ではアセトンを用いた。アセトン中に10分間浸漬し、ポリスチレン微粒子を全部除去した。
【0093】
(4)特性評価
以上の工程により得られた電子放出素子の表面SEM観察を行なった。表面には、高さが約0.4μmの微小な突起が規則正しく形成されている様子が確認できた。また、基板に対し、300Vの直流電界を印加したところ、各微小突起から電子が放出されていることが確認できた。
【0094】
また、得られた電子放出素子の電子放出特性の面内分布を調べるために、4インチの電子放出素子において、中心と、中心から30mm離れた上下左右の4点、計5点の位置において電子放出強度を調べたとところ、そのばらつきは0.8%であった。
【0095】
また、同一条件で電子放出素子を10個形成し、すべて評価したところ、素子間のばらつきは1.2%と非常に良好であった。
【0096】
(実施例5)
(1)微粒子マスクの形成
本実施例では、導電性基板として4インチP型単結晶シリコンウエハ、微粒子として粒径が1μmのポリスチレンを用いた。ポリスチレンを6%の濃度で純水中に分散させて、それを4インチP型単結晶シリコンウエハ上に全面に滴下し、室温24℃、湿度80%の雰囲気で乾燥させた。この条件で、2次元に最密充填したシリカの集積体が得られることは、事前の実験で確認している。
【0097】
(2)電子放出材料の形成
本実施例では、CO2とCH4を原料としたECR−CVD法によって得られるアモルファスカーボンを電子放出材料として用いた。
【0098】
(3)微粒子マスクの除去
本実施例では、これまでの実施例とは異なり、微粒子マスクを全部除去するのではなく、1部を除去する方法をとった。すなわち、THF(テトラヒドロフラン)を入れた容器をドラフトチャンバー内に静置し、上記の電子放出材料の形成まで完了したサンプルを、精密駆動ステージを有する固定スタンドにセットする。
【0099】
ポリスチレン微粒子マスクの約半分の厚さが除去される位置までサンプルを移動し、5分保持する。この工程により、図5に示したような、ポリスチレン微粒子マスクがもとの約半分の厚さになって残り、ポリスチレン微粒子マスクの隙間にアモルファスカーボンが充填されたような構造体が得られた。
【0100】
(4)特性評価
以上の工程により得られた電子放出素子の表面SEM観察を行なった。表面には、高さが約0.4μmの微小な突起が規則正しく形成されている様子が確認できた。また、基板に対し、300Vの直流電界を印加したところ、各微小突起から電子が放出されていることが確認できた。
【0101】
また、得られた電子放出素子の電子放出特性の面内分布を調べるために、4インチの電子放出素子において、中心と、中心から30mm離れた上下左右の4点、計5点の位置において電子放出強度を調べたとところ、そのばらつきは0.8%であった。
【0102】
また、同一条件で電子放出素子を10個形成し、すべて評価したところ、素子間のばらつきは1.2%と非常に良好であった。さらに、耐久性の評価のために、連続で240時間動作させたが、放電電流は7.5%低下したにとどまった。このことから、耐久性、安定性に優れた電子放出素子が得られた。
【0103】
【発明の効果】
以下、本発明の効果を請求項毎に述べる。
(1)請求項1における効果
請求項1においては、導電性基板上に微小な突起を形成してなる電子放出素子であり、微小な突起が等間隔でアレイ状に配置され該微小な突起の形状が略三角柱、略三角錐、略四角柱、または略四角錐のいずれか一種であるために、大面積であっても、電子放出特性が非常に均一で、かつ信頼性の高い電子放出素子が確実に得られる。また、前記微小な突起を、実質的に球形の微粒子を2次元配列して形成した集積体をマスクとして、導電性材料または半導体材料を形成することにより得るようにしているために、高額な設備が不要で、省エネルギープロセスを用いて微細加工が可能となり、信頼性、耐久性が高く、電子放出効率に優れた電子放出素子が確実に得られる。さらに、導電性基板上に成膜された導電性材料または半導体材料の膜厚と同じ程度の厚さまで粒子層を厚み方向で除去するために、強度が向上し、信頼性、耐久性に優れた電子放出素子を得ることができる。
【0104】
(2)請求項2における効果
請求項2においては、前記微小な突起の各側面が凹面であるために、各微小な突起の機械的強度が増加し、信頼性の高い電子放出素子が得られる。
【0106】
)請求項における効果
請求項においては、用いる微粒子がシリカ、アルミナ、酸化チタン、酸化ジルコニウム、五酸化タンタル、酸化ガドリニウム、酸化イットリウム、またはポリスチレンのうちの一つであるために、形状が真球に近く、粒径のばらつきが小さい微粒子を入手しやすく、高精度に配列したパターンが容易に得られる。
【0107】
)請求項における効果
請求項においては、導電性材料または半導体材料が、タングステン、シリコン、窒化チタン、またはアモルファスカーボンの一つであるために、信頼性、耐久性が高く、電子放出効率に優れた電子放出素子を得ることができる。
【0113】
)請求項における効果
請求項においては、マスクとした微粒子を厚み方向で除去する手段がウェットエッチングであるために、比較的簡単なプロセスで、寸法精度の制御性に優れた電子放出素子を得ることができる。
【0114】
)請求項における効果
請求項においては、厚み方向で除去する手段が研磨であるために、比較的簡単なプロセスで、寸法精度の制御性に優れた電子放出素子を得ることができる。
【0115】
)請求項における効果
請求項においては、微粒子を2次元に配列する工程が、微粒子が分散した分散液を基板に供給する手段を含む工程であるために、簡単なプロセスで、高精度に配列したパターンが容易に得られる。
【0116】
)請求項における効果
請求項においては、微粒子を分散させた分散液の液性を、基板および微粒子に応じたpHの制御により制御するので、欠陥が無く高規則性を有する微粒子マスクを容易に得ることができ、その結果、非常に規則正しく配列した微小突起を確実に得ることができる。
【図面の簡単な説明】
【図1】導電性基板に微粒子を規則正しく二次元最密状に配列させた様子を示す図である。
【図2】微粒子上に、導電性材料または半導体材料を成膜したあとの様子を模式的に示す図である。
【図3】図2の状態から微粒子のみを除去したあとの状態を模式的に示した図である。
【図4】導電性基板に微粒子を規則正しく二次元行列状に配列させた様子を示す図である。
【図5】図4に導電性材料または半導体材料を成膜した後、微粒子のみを除去したあとの状態を模式的に示した図である。
【図6】微粒子膜の半分程度を除去した場合の模式的を示す図である。
【符号の説明】
101,201,301,301’,501,501’,601:導電性基板、
102,202,602:微粒子、
103:開口部、
204,604:導電性材料または半導体材料、
304,304’,504,504’:微小な突起。

Claims (8)

  1. 導電性基板上に微小な突起を形成してなる電子放出素子において、前記微小な突起が等間隔でアレイ状に配置され該微小な突起の形状が略三角柱、略三角錐、略四角柱、または略四角錐のうちの一つであり、前記微小な突起が、実質的に球形の微粒子を2次元配列して形成した集積体をマスクとして、導電性材料または半導体材料を形成することにより得られたものであり、かつ、前記微粒子の層が、前記導電性基板上に成膜された導電性材料または半導体材料の膜厚と同じ程度の厚さまで厚み方向で除去されて成ることを特徴とする電子放出素子。
  2. 前記微小な突起の各側面が凹面であることを特徴とする請求項1に記載の電子放出素子。
  3. 前記実質的に球形の微粒子が、シリカ、アルミナ、酸化チタン、酸化ジルコニウム、五酸化タンタル、酸化ガドリニウム、酸化イットリウム、またはポリスチレンのうちの一つであることを特徴とする請求項1または2に記載の電子放出素子。
  4. 前記導電性材料または半導体材料が、タングステン、シリコン、窒化チタン、またはアモルファスカーボンのうちの一つであることを特徴とする請求項1から3のいずれか1項に記載の電子放出素子。
  5. 前記厚み方向での除去がウェットエッチングで行われたものであることを特徴とする請求項1から4のいずれか1項に記載の電子放出素子。
  6. 前記厚み方向での除去が研磨で行われたものであることを特徴とする請求項1から4のいずれか1項に記載の電子放出素子。
  7. 前記実質的に球形の微粒子の2次元配列は、該微粒子が分散した分散液を基板に供給して行うことを特徴とする請求項からのいずれか1項に記載の電子放出素子。
  8. 前記実質的に球形の微粒子を分散させる分散液の液性を、基板および微粒子に合わせたpHの制御により制御したことを特徴とする請求項に記載の電子放出素子。
JP2003062866A 2003-03-10 2003-03-10 電子放出素子 Expired - Fee Related JP4096306B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003062866A JP4096306B2 (ja) 2003-03-10 2003-03-10 電子放出素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003062866A JP4096306B2 (ja) 2003-03-10 2003-03-10 電子放出素子

Publications (2)

Publication Number Publication Date
JP2004273289A JP2004273289A (ja) 2004-09-30
JP4096306B2 true JP4096306B2 (ja) 2008-06-04

Family

ID=33124611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003062866A Expired - Fee Related JP4096306B2 (ja) 2003-03-10 2003-03-10 電子放出素子

Country Status (1)

Country Link
JP (1) JP4096306B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007026790A (ja) * 2005-07-14 2007-02-01 Katsumi Yoshino 平面状電界放出電極及びその製造方法
JP2007273746A (ja) 2006-03-31 2007-10-18 Sumitomo Chemical Co Ltd 固体表面の微細加工方法および発光素子

Also Published As

Publication number Publication date
JP2004273289A (ja) 2004-09-30

Similar Documents

Publication Publication Date Title
JP3595718B2 (ja) 表示素子およびその製造方法
US9058954B2 (en) Carbon nanotube field emission devices and methods of making same
US20040026629A1 (en) Emission source having carbon nanotube, electron microscope using this emission source, and electron beam drawing device
US6116975A (en) Field emission cathode manufacturing method
KR20060032402A (ko) 카본나노튜브 에미터 및 그 제조방법과 이를 응용한전계방출소자 및 그 제조방법
US5925891A (en) Field-emission electron source
KR100449071B1 (ko) 전계 방출 소자용 캐소드
JP4096306B2 (ja) 電子放出素子
JP4161749B2 (ja) 電子放出素子の製造方法
JP2002093305A (ja) 電子放出陰極
US10607806B2 (en) Silicon electron emitter designs
JPH11297190A (ja) 積層型電子放出素子および画像表示装置
EP1073085A2 (en) Method of manufacturing cold cathode field emission device and method of manufacturing cold cathode field emission display
JP2004241161A (ja) 電子放出源およびその製造方法並びに表示装置
JP4129560B2 (ja) 電子放出素子の製造方法および電子放出素子
JP2003031116A (ja) 電界放出型冷陰極及びその製造方法並びに電解放出型冷陰極を備えた平面画像装置
US10879034B2 (en) Membraneless platform for correlated analysis of nanomaterials
JP2005347041A (ja) 電子放出素子
Ghotbi et al. A self-assembled high current Si field emitter array
JP3805228B2 (ja) 電子放出素子の製造方法
JP4476090B2 (ja) 電子放出装置の製造方法
EP1755137A1 (en) A method of forming a carbon nanotube emitter, carbon nanotube emitter with applications in nano-printing and use thereof
JP4270559B2 (ja) 帯電装置の製造方法、帯電装置、プロセスカートリッジ及び画像形成装置
JP3143679B2 (ja) 電子放出素子及びその製造方法
JP2001057145A (ja) 冷陰極光源及び薄型画像形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080228

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110321

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120321

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130321

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140321

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees