KR101354516B1 - 장치의 제조 방법 - Google Patents

장치의 제조 방법 Download PDF

Info

Publication number
KR101354516B1
KR101354516B1 KR1020137029628A KR20137029628A KR101354516B1 KR 101354516 B1 KR101354516 B1 KR 101354516B1 KR 1020137029628 A KR1020137029628 A KR 1020137029628A KR 20137029628 A KR20137029628 A KR 20137029628A KR 101354516 B1 KR101354516 B1 KR 101354516B1
Authority
KR
South Korea
Prior art keywords
layer
resist film
uneven structure
film
silicon
Prior art date
Application number
KR1020137029628A
Other languages
English (en)
Other versions
KR20130130090A (ko
Inventor
류이치로 카미무라
야마토 오사다
유키오 카시마
히로미 니시하라
타카하루 타시로
타카후미 오오카와
Original Assignee
가부시키가이샤 알박
도시바 기카이 가부시키가이샤
마루분 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 알박, 도시바 기카이 가부시키가이샤, 마루분 가부시키가이샤 filed Critical 가부시키가이샤 알박
Publication of KR20130130090A publication Critical patent/KR20130130090A/ko
Application granted granted Critical
Publication of KR101354516B1 publication Critical patent/KR101354516B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

요철 구조를 갖는 장치를 형성하는 방법은, 미세 요철 구조(AS)가 형성되는 n-형 반도체층(13) 상에 유기 레지스트막을 형성하는 단계; 상기 유기 레지스트막 상에 실리콘을 함유하는 레지스트막을 형성하는 단계; 상기 실리콘을 함유하는 레지스트막을 나노임프린트에 의해 패터닝하는 단계; 실리콘 산화물막(30c)을 형성하도록 상기 실리콘을 함유하는 레지스트막을 산소를 함유하는 플라즈마로 산화시키는 단계; 상기 실리콘 산화물막(30c)을 식각 마스크로 이용하여 상기 유기 레지스트막(20)을 건식 식각하는 단계; 상기 실리콘 산화물막(30c) 및 상기 유기 레지스트막(20a)을 식각 마스크들로 이용하여 상기 n-형 반도체층(13)을 건식 식각하는 단계; 및 상기 실리콘 산화물막(30c) 및 상기 유기 레지스트막(20a)을 제거하는 단계를 포함한다.

Description

장치의 제조 방법{METHOD FOR MANUFACTURING ELEMENT}
본 발명은 미세 요철 구조(concavo-convex structure)를 갖는 장치의 제조 방법에 관한 것이다.
발광 다이오드 또는 레이저 다이오드와 같은 발광 장치 내에 상기 장치의 광 추출 효율을 향상시키기 위해 나노-차원의 미세 요철 구조인 이른바 광 결정(photonic crystal)을 형성하는 방법이 존재한다(예를 들면, 특허 문헌 1 참조). 이러한 방법은 실리콘 산화물로 구성된 식각 마스크를 제1 질화물 반도체층 상에 라미네이팅하는 단계 및 사진 식각에 의한 상기 식가 마스크를 통해 상기 제1 질화물 반도체층 내에 기공들을 형성함에 따라, 상기 제1 질화물 반도체층 내에 미세 요철 구조를 형성하는 단계를 포함한다.
선행 기술 문헌
특허 문헌 1：일본 공개특허 공보 제2011-35078호
광 결정 구조에 있어서, 예를 들면, 오목한 부분의 내부 직경이 작아질 때, 상기 광 추출 효율을 향상시키는 파장 대역이 작아질 수 있다. 그러나, 상기 광 결정 구조를 리소그래피(lithography)에 의해 형성할 때, 노출 파장으로 인해 해상도가 제한된다. 따라서, 오목한 부분의 내부 직경과 볼록한 부분의 외부 직경을 최적화하고 상기 광 추출 효율을 개선하는 목적을 위해 종횡비(aspect ratio)를 증가시키는 것이 어려웠다. 그 결과, 리소그래피에 의해 상기 요철 구조를 형성하기 어렵다.
이러한 관점에 있어서, 나노임프린트(nanoimprint)를 이용하는 방법도 제안되었다. 상기 나노임프린트를 이용하는 방법에 있어서, 마스터 몰드(master mold)가 미세 요철 구조를 레지스트막으로 전송하는 데 이용되며, 상기 레지스트막을 이용하여 건식 식각이 수행된다. 이러한 방법에 있어서, 예를 들면, 수십 나노미터나 그보다 작은 크기를 갖는 미세 요철 구조도 형성될 수 있다. 또한, 상기 미세 요철 구조가 상기 레지스트막에 대해 상기 마스터 몰드를 가압하는 간단한 공정에 의해 형성되기 때문에, 사진 식각에 의해 형성되는 때에 비하여 제조비용을 감소시키는 효과도 얻어질 수 있다.
상기 나노임프린트 공정에 있어서, 상기 요철 구조가 전송되는 레지스트막으로부터 상기 마스터 몰드의 몰드 해제를 확보하는 것이 중요하다. 그러나, 높은 종횡비를 갖는 미세 요철 구조를 수득하기 위하여 상기 마스터 몰드 내의 오목한 부분의 깊이를 증가시키는 것은 상기 레지스트막의 상기 마스터 몰드에의 부착 및 상기 미스터 몰드의 해제 후에 상기 오목한 부분과 상기 볼록한 부분의 결함이 있는 형상을 야기한다. 그러므로, 상기 마스터 몰드 내의 상기 오목한 부분의 깊이와 상기 볼록한 부분의 높이가 제한된다. 따라서, 상기 나노임프린트 공정만을 이용하여 높은 종횡비를 갖는 미세 요철 구조를 형성하기는 어렵다.
따라서, 본 발명의 목적은 높은 종횡비를 갖는 미세 요철 구조를 포함하는 장치의 제조 방법을 제공하는 것이다.
제1 측면은 요철 구조(concavo-convex structure)를 갖는 장치의 제조 방법이며, 상기 방법은, 요철 구조가 형성되는 요철 구조 형성층 상에 유기 레지스트막을 형성하는 단계; 상기 유기 레지스트막 상에 실리콘을 함유하는 레지스트막을 형성하는 단계; 나노임프린트(nanoimprint)에 의해 상기 실리콘을 함유하는 레지스트막을 페터닝하는 단계; 실리콘 산화물막을 형성하도록 상기 실리콘을 함유하는 레지스트막을 산소를 함유하는 플라즈마로 산화시키는 단계; 상기 실리콘 산화물막을 식각 마스크로 이용하여 상기 유기 레지스트막을 건식 식각하는 단계; 상기 실리콘 산화물 및 상기 유기 레지스트막을 식각 마스크들로 이용하여 상기 요철 구조 형성층을 건식 식각하는 단계; 그리고 상기 실리콘 산화물막 및 상기 유기 레지스트막을 제거하는 단계를 포함한다.
제1 측면에 따르면, 요철 구조가, 유기 레지스트막 상에 실리콘 함유하는 레지스트막을 라미네이팅 하는 단계, 나노임프린트에 의해 상기 실리콘을 함유하는 레지스트막을 패터닝하는 단계, 그리고 상기 유기 레지스트막을 건식 식각하여 이중층 레지스트(bilayer resist)를 형성하는 단계에 의해 형성된다. 단일층 레지스트(monolayer resist)가 상기 나노임프린트 공정에 의해 형성될 때, 막 두께가 상기 몰드 해제를 확보하는 목적을 위해 제한된다. 그러나, 건식 식각에 의해 이중층 레지스트를 형성함으로써, 상기 레지스트의 막 두께가 증가될 수 있다. 이에 따라, 상기 이중층 레지스트를 이용함으로써, 높은 종횡비를 갖는 오목한 부분들이 상기 요철 구조 형성층 내에 형성될 수 있다. 또한, 실리콘 산화물로 구성된 상기 레지스트막이 상기 이중층 레지스트의 상부층으로서 형성된다. 따라서, 상기 레지스트막에 대한 상기 요철 구조 형성층의 선택비가 향상될 수 있다.
제2 측면에 있어서, 상기 제1 측면에 따른 장치의 제조 방법은, 상기 유기 레지스트막을 건식 식각하는 단계 전에, 상기 나노임프린트에 의해 형성되는 상기 오목한 부분 내에 잔류하는 잔류층을 산소 및 불소를 함유하는 플라즈마로 제거하는 단계를 더 포함한다.
제2 측면에 따르면, 상기 실리콘을 함유하는 레지스트막의 잔류층이 상기 유기 레지스트막의 건식 식각 전에 제거된다. 이에 따라, 상기 요철 구조 형성층이 상기 유기 레지스트막에 의해 플라즈마로부터 보호된다. 구체적으로는, 단일층 레지스트가 상기 나노임프린트에 의해 형성될 때, 상기 요철 구조 형성층이 상기 잔류층을 제거하는 단계 동안 플라즈마에 노출된다. 그러나, 이중층 레지스트의 형성에 의해 상기 요철 구조 형성층이 플라즈마에 노출되는 기회들이 감소될 수 있다. 이에 따라, 상기 요철 구조 형성층이 플라즈마에 노출되어 야기되는 성질들의 변화가 억제될 수 있다.
제3 측면에 있어서, 상기 제1 또는 제2 측면에 따른 장치의 제조 방법에서, 상기 요철 구조 형성층이 III족 질화물 반도체로 구성되며, 염소를 함유하는 플라즈마로 식각된다.
제3 측면에 따르면, 상기 III족 질화물 반도체로 구성된 요철 구조 형성층이 염소를 함유하는 플라즈마로 식각되기 때문에, 상기 실리콘 산화물에 대한 선택비가 향상될 수 있다.
제4 측면에 있어서, 상기 제1 또는 제2 측면에 따른 장치의 제조 방법에서, 상기 요철 구조 형성층이 사파이어로 구성되며, 염소를 함유하는 플라즈마로 식각된다.
제4 측면에 따르면, 상기 사파이어로 구성된 요철 구조 형성층이 염소를 함유하는 플라즈마로 식각되기 때문에, 상기 실리콘 산화물에 대한 선택비가 개선될 수 있다.
제5 측면에 있어서, 상기 제1 또는 제2 측면에 따른 장치의 제조 방법에서, 상기 요철 구조 형성층이 복수의 층들에 의해 형성되며, 염소를 함유하는 플라즈마로 식각된다.
제5 측면에 따르면, 복수의 층들 상부에 높은 종횡비를 갖는 미세 요철 구조가 형성될 수 있다.
도 1은 본 발명의 일 실시예에 따른 장치인 발광 장치를 형성하기 위한 적층체를 나타내는 단면도이다.
도 2는 발광 장치의 제조 방법으로서 본 발명의 제1 실시예에 따른 장치의 제조 방법을 나타내는 개략적인 도면이며, 여기서 도 2a는 유기 레지스트막을 형성하는 단계를 나타내고, 도 2b는 실리콘을 함유하는 레지스트막을 형성하는 단계를 나타내며, 도 2c는 나노임프린트 공정을 나타낸다.
도 3a는 잔류층을 제거하는 단계를 나타내고, 도 3b는 상기 실리콘을 함유하는 레지스트막을 산화시키는 단계를 나타내며, 도 3c는 상기 유기 레지스트막을 패터닝하는 단계를 나타내고, 도 3d는 요철 구조 형성층인 GaN층을 건식 식각하는 단계를 나타내며, 도 3e는 레지스트 제거 공정을 나타낸다.
도 4는 적층체를 갖는 발광 장치의 일 예를 나타내는 개략적인 도면이다.
도 5는 발광 장치의 제조 방법으로서 본 발명의 제2 실시예에 따른 장치의 제조 방법을 나타내는 개략적인 도면이며, 여기서 도 5a는 유기 레지스트막을 형성하는 단계를 나타내고, 도 5b는 실리콘을 함유하는 레지스트막을 형성하는 단계를 나타내며, 도 5c는 나노임프린트 공정을 나타낸다.
도 6은 제2 실시예에 따른 발광 장치의 일 예를 나타내는 개략적인 도면이다.
도 7은 본 발명에 따른 제조 공정에 의해 형성되는 장치의 다른 예를 나타내는 개략적인 도면이다.
제1 실시예
이하, 발광 장치의 제조 방법에 적용되는 본 발명의 일 실시예에 따른 장치의 제조 방법을 도 1 내지 도 4를 참조하여 설명한다. 본 실시예에 있어서, 상기 발광 장치는 LED로서 구현된다.
도 1에 예시한 바와 같이, LED를 형성하기 위한 적층체(laminated body)(10)는, 기판(11), 버퍼층(12), n-형 반도체층(13), 다중양자 벽 구조(multiquantum well structure: MQW)를 갖는 MQW층(14), 그리고 p-형 반도체층(15)을 포함한다.
상기 버퍼층(12), n-형 반도체층(13) 및 이와 유사한 것들이 그 상부에 에피택셜하게(epitaxially) 성장할 수 있는 한 임의의 기판이 상기 기판(11)으로서 사용될 수 있다. 예를 들면, 상기 기판(11)은 사파이어 기판일 수 있다. 또한, 실리콘 탄화물, 실리콘 및 이와 유사한 것들이 상기 기판(11)의 물질로서 사용될 수 있다.
상기 n-형 반도체층(13), 상기 MQW층(14) 및 상기 p-형 반도체층(15)은 AlN, GaN, InN, AlGaN, AlInN, GaInN 또는 AlGaInN와 같은 적어도 하나의 III족 원소를 포함하는 III족 질화물 반도체로 구성된다. 본 실시예에 있어서, 상기 n-형 반도체층(13)은 Si 또는 Ge가 도핑된 n-형 GaN으로 구성될 수 있다.
미세 요철 구조(fine concavo-convex structure)(AS)는 상기 n-형 반도체층(13)의 표면 상에 형성된다. 본 실시예에 있어서, 상기 n-형 반도체층(13)은 요철 구조 형성층에 대응된다. 상기 미세 요철 구조(AS)는 상기 n-형 반도체층(13)의 물질의 굴절률에 의해 상기 발광 장치의 추출 효율을 향상시키는 파장을 분할하여 얻어지는 대략적인 길이를 갖는 주기적인 구조를 가진다. 구체적으로는, 상기 미세 요철 구조(AS)가 광 결정들(photonic crystals)의 주기적인 구조로 최적화될 때, 오목한 부분 또는 볼록한 부분의 반경 R과 구조적 주기 a는 "0.3＜R/a＜0.4"의 관계가 되며, 종횡비(aspect ratio)는 1을 초과한다. 상기 미세 요철 구조(AS)는 상기 n-형 반도체층(13)의 주요 표면에 대해 수직하게 광을 방출하도록 상기 n-형 반도체층(13)의 주요 표면 방향으로 광 전파를 억제하고, 이에 따라 광 추출 효율을 향상시킨다.
다음으로, 도 2에 따른 반도체 발광 장치를 제조하는 방법을 설명한다. 도 2a에 예시한 바와 같이, 유기 레지스트막(organic resist film)(20)을 형성하도록 노블락 수지(novolak resin)와 같은 유기 레지스트 물질이 먼저 스핀 코터 또는 이와 유사한 것에 의해 상기 n-형 반도체층(13) 상에 적용된다.
상기 유기 레지스트막(20)이 형성된 후, 도 2b에 예시한 바와 같이, 실리콘을 함유하는 레지스트막(30)을 형성하도록 실리콘을 함유하는 물질이 스핀 코터 또는 이와 유사한 것에 의해 상기 유기 레지스트막(20) 상에 적용된다. 상기 실리콘을 함유하는 레지스트막(30)은, 예를 들면, 상기 실리콘을 함유하는 물질의 점도를 고려하여 미스터 몰드(master mold)의 몰드 해제를 잘 확보할 수 있는 두께를 가지도록 조절된다. 상기 실리콘을 함유하는 레지스트막(30)은 상기 유기 레지스트막(20) 보다 작은 막 두께를 가진다.
이후에, 도 2c에 예시한 바와 같이, 상기 미세 요철 구조(AS)의 패턴이 나노임프린트(nanoimprint)에 의해 상기 실리콘을 함유하는 레지스트막(30)으로 전사된다. 마스터 몰드(N)는 석영이나 이와 유사한 것의 기판으로부터 형성되며, 전자 빔들이나 이와 유사한 것에 의해 형성되는 미세 구조를 갖는 표면을 포함한다. 상기 마스터 몰드(N)가 상기 실리콘을 함유하는 레지스트막(30)을 수직하게 가압할 때, 상기 마스터 몰드(N)의 패턴은 패턴이 전사된 막(30a)을 형성하도록 상기 실리콘을 함유하는 레지스트막(30)으로 전사된다. 여기서, 상기 마스터 몰드(N) 내의 오목한 부분의 깊이와 볼록한 부분의 높이는 상기 패턴이 전사된 막(30a) 내의 오목한 부분들(30H)과 볼록한 부분들의 결함이 있는 형상들을 억제하도록 설정된다. 따라서, 상기 패턴이 전사된 막(30a) 내의 오목한 부분들의 수직성(verticality)이 향상된다. 이러한 상태에 있어서, 잔류층(30d)이 상기 패턴이 전사된 막(30a)의 각 오목한 부분(30H)의 바닥에 존재한다.
이후에, 상기 패턴이 전사된 막(30a)과 함께 형성되는 전구체(precursor)가 건식 식각 장치 내로 운반된다. 유도 결합형 플라즈마 소스를 갖는 장치 및 축전 결합형 플라즈마 소스를 갖는 장치와 같은 알려진 장치가 상기 건식 식각 장치로서 적절하게 사용될 수 있다. 상기 건식 식각 장치는 산소를 함유하는 기체 및 불소를 함유하는 기체를 공급하는 가스 공급 시스템을 포함한다. 상기 전구체가 상기 건식 식각 장치 내로 운반되고 상기 플라즈마 소스가 소정의 조건들을 바탕으로 구동될 때, 산소를 함유하는 기체 및 불소를 함유하는 기체의 플라즈마가 발생하여 상기 잔류층(30d)을 제거한다. 즉, 도 3a에 예시한 바와 같이, 상기 패턴이 전사된 막(30a)의 볼록한 부분들의 표면들이 식각되며, 상기 잔류층(30d)도 식각됨에 따라, 상기 유기 레지스트막(20)이 상기 볼록한 부분들 사이에 노출된다.
여기서, 상기 레지스트가 단일층 구조를 가질 때, 상기 잔류층(30d) 아래에 배치되는 상기 n-형 반도체층(13)이 상기 잔류층(30d)의 제거에 따라 산소 및 불소를 함유하는 플라즈마에 노출된다. 이와는 달리, 본 실시예에 있어서는, 상기 실리콘을 함유하는 레지스트막(30)이 상기 유기 레지스트막(20) 상으로 라미네이트된다. 따라서, 상기 n-형 반도체층(13)이 상기 잔류층(30d)의 제거에 따라 플라즈마에 노출되지 않는다. 이는 상기 n-형 반도체층(13)의 특성들의 변화를 억제한다.
다음으로, 상기 잔류층(30d)이 제거되는 상기 전구체가 산소를 함유하는 기체를 공급하는 가스 공급 시스템을 포함하는 건식 식각 장치 내로 운반된다. 이후에, 도 3b에 예시한 바와 같이, 상기 잔류층(30d)이 제거된 상기 패턴이 전사된 막(30a)이 실리콘 산화물막(30c)을 형성하도록 산소를 함유하는 플라즈마에 노출된다.
이러한 방식으로 상기 실리콘 산화물막(30c)이 상기 전구체 상에 형성된 후, 상기 전구체가 산소 기체 및 아르곤과 같은 희석 기체를 공급하는 가스 공급 시스템을 포함하는 건식 식각 장치 내로 운반된다. 상기 건식 식각 장치에 있어서, 플라즈마 소스가 산소를 함유하는 플라즈마를 발생시키도록 구동되며, 상기 유기 레지스트막(20)이 상기 패턴이 전사된 막(30a)을 통해 건식 식각된다. 그 결과, 도 3c에 예시한 바와 같이, 상기 유기 레지스트막(20)은 상기 실리콘 산화물막(30c)에 따라 패턴 형성막(20a)을 형성하도록 패터닝된다. 상기 실리콘 산화물막(30c)과 상기 패턴 형성막(20a)은 이중층 레지스트(40)를 형성한다. 상기 실리콘 산화물막(30c)의 오목한 부분들의 높은 수직성 때문에, 상기 유기 레지스트막(20)에 형성되는 오목한 부분들도 높은 수직성을 가진다.
상기 전구체 상에 상기 이중층 레지스트(40)가 형성된 후, 상기 전구체는 염소를 함유하는 기체를 공급하는 가스 공급 시스템을 포함하는 건식 식각 장치 내로 운반된다. 플라즈마 소스가 염소를 함유하는 플라즈마를 생성하도록 구동되며, 도 3d에 예시한 바와 같이, 상기 n-형 반도체층(13)이 오목한 부분들(H1)을 형성하도록 건식 식각된다. 상기 염소를 함유하는 기체는 Cl2, BCl3 또는 이와 유사한 것들을 포함한다.
상기 이중층 레지스트(40)는 실리콘 산화물만으로 형성된 레지스트막에 비하여 두껍다. 건식 식각에 의해 형성되는 상기 오목한 부분의 깊이는 상기 레지스트막에 대한 선택비 이외에도 상기 레지스트막의 두께에 따라 변화된다. 따라서, 상기 n-형 반도체층(13)이 상기 레지스트막에 대해 낮은 선택비를 갖는 물질로부터 형성될 때에도 높은 종횡비를 갖는 오목한 부분이 형성될 수 있다. 또한, 상기 이중층 레지스트(40)의 오목한 부분들의 높은 수직성 때문에, 상기 n-형 반도체층(13)에 형성되는 오목한 부분들의 수직성이 개선될 수 있다.
또한, 염소를 함유하는 가스가 식각 가스로 사용될 때, 마스크에 대한 GaN의 선택비가 증가될 수 있다. 따라서, 큰 막 두께를 갖는 상기 이중층 레지스트(40)를 사용하는 반면에 높은 선택비를 제공하는 식각 가스를 이용함에 의해, 상기 오목한 부분들(H1)의 종횡비가 증가될 수 있다.
상기 n-형 반도체층(13)이 패터닝된 후, 도 3e에 예시한 바와 같이, 상기 전구체는 상기 패턴 형성막(20a) 및 상기 실리콘 산화물막(30c)이 제거되도록 산소를 함유하는 기체와 불소를 함유하는 기체를 공급하는 가스 공급 시스템을 포함하는 건식 식각 장치 내로 이송된다. 그 결과, 실질적으로 동일한 피치들로 형성되는 오목한 부분들(H1)과 볼록한 부분들을 포함하는 미세 요철 구조(AS)가 상기 n-형 반도체층(13)에 형성된다.
상기 미세 요철 구조(AS)가 상기 n-형 반도체층(13) 내에 형성된 후, 상기 MQW층(14)과 상기 p-형 반도체층(15)이, 예를 들면, MOCVD 방법에 의해 상기 n-형 반도체층(13) 상에 에피택셜하게 성장되며, 이에 따라 적층체(10)가 형성된다.
이하, 적층체를 포함하는 발광 장치의 일 예를 설명한다. 도 4에 예시한 바와 같이, 발광 장치(50)는, 상술한 바와 같은 적층체(10), 투명 전극층(16), p-형 패드 전극(17), n-형 패드 전극(18), 그리고 발광 측에 라미네이트되는 절연층(19)을 포함한다. 이들 층들은, 예를 들면, 상기 MOCVD 방법에 의해 형성된다.
상기 n-형 패드 전극(18)은 상기 MQW층(14), 상기 p-형 반도체층(15) 및 상기 투명 전극층(16)을 제거하여 노출되는 상기 n-형 반도체층(13)의 상부 표면 상에 형성된다. 상기 p-형 패드 전극(17)은 상기 투명 전극층(16)의 상부 표면 상에 형성된다. 상기 절연층(19)은 실리콘 산화물이나 이와 유사한 것으로 구성되며, 상기 투명 전극층(16)의 일부 및 상기 n-형 반도체층(13)의 일부 상에 형성된다.
상술한 제1 실시예는 다음과 같은 이점들을 가진다.
(1) 전술한 제1 실시예에 있어서, 상기 미세 요철 구조(AS)가, 상기 유기 레지스트막(20) 상에 상기 실리콘을 함유하는 레지스트막(30)을 라미네이팅하고, 상기 실리콘을 함유하는 레지스트막(30)을 상기 나노임프린트 공정에 의해 패터닝하며, 상기 유기 레지스트막(20)을 건식 식각하여 상기 이중층 레지스트(40)를 형성함에 의해 상기 n-형 반도체층(13)에 형성된다. 상기 나노임프린트 공정을 이용하여 단일층 레지스트가 형성될 때, 상기 마스터 몰드의 몰드 해제를 확보하도록 상기 레지스트의 막 두께가 제한된다. 그러나, 상기 레지스트의 막 두께는 건식 식각을 이용하여 상기 이중층 레지스트(40)를 형성함으로써 증가될 수 있다. 따라서, 높은 종횡비를 갖는 오목한 부분들(H1)이 상기 이중층 레지스트(40)를 통해 상기 n-형 반도체층(13)에 형성될 수 있다. 또한, 실리콘 산화물로 구성되는 레지스트막(30c) 상기 이중층 레지스트(40)의 상부층으로서 형성된다. 이는 상기 레지스트막에 대한 상기 n-형 반도체층(13)의 선택비를 향상시킨다.
(2) 상술한 제1 실시예에 있어서, 상기 나노임프린트 공정에 의해 형성되는 상기 잔류층(30d)이 상기 유기 레지스트막(20)을 건식 식각하기 전에 산소 및 불소를 함유하는 플라즈마의 사용에 의해 제거된다. 단일층 레지스트가 상기 n-형 반도체층(13) 상에 라미네이트될 때, 상기 n-형 반도체층(13)이 상기 잔류층(30d)을 제거한 후에 상기 플라즈마에 노출된다. 그러나, 상술한 방법에 있어서, 상기 n-형 반도체층(13)이 상기 유기 레지스트막(20)에 의해 보호되기 때문에 상기 n-형 반도체층(13)은 상기 플라즈마에 노출되지 않는다. 이에 따라, 상기 n-형 반도체층(13)의 플라즈마에 대한 노출에 기인하는 특성들의 변화들이 억제된다.
(3) 전술한 제1 실시예에 있어서, III족 질화물 반도체층에 의해 형성되는 상기 n-형 반도체층(13)이 염소를 함유하는 플라즈마로 식각된다. 이는 상기 이중층 레지스트(40)에 대한 선택비를 보다 향상시킨다.
제2 실시예
이하, 발광 장치의 제조 방법에 적용되는 본 발명의 제2 실시예에 따른 장치의 제조 방법을 도 5 및 도 6을 참조하여 설명한다. 제2 실시예에 있어서, 상기 미세 요철 구조(AS)가 형성되는 요소와 상기 제조 방법은 전술한 제1 실시예의 경우와 다르다. 동일한 요소들에 대한 상세한 설명들은 생략한다.
제2 실시예에 있어서, 미세 요철 구조(AS)가 사파이어로 구성되는 기판(11)에 형성된다. 구체적으로는, 상기 기판(11)은 제2 실시예에서 요철 구조 형성층에 대응된다. 먼저, 상기 이중층 레지스트(40)가 도 5a에 예시한 바와 같이 상기 기판(11)의 표면 상에 형성된다. 상기 기판(11) 상에 상기 유기 레지스트막(20)을 형성하는 단계, 상기 실리콘을 함유하는 레지스트막(30)을 형성하는 단계, 상기 나노임프린트 공정을 수행하는 단계, 상기 잔류층을 제거하는 단계, 상기 실리콘을 함유하는 레지스트막(30)을 산화시키는 단계 및 상기 유기 레지스트막을 건식 식각하는 단계를 포함하여, 상기 이중층 레지스트(40)를 형성하는 단계들은 전술한 제1 실시예의 경우들과 유사하다.
상기 이중층 레지스트(40)가 상기 기판(11) 상에 형성된 후, 상기 기판(11)은 염소를 함유하는 기체를 공급하는 가스 공급 시스템을 포함하는 건식 식각 장치 내로 이송되고, 도 5b에 예시한 바와 같이, 상기 기판(11)을 건식 식각함에 의해 오목한 부분들(H2)이 형성된다. 이에 따라, 심지어는 III-V족 반도체 화합물들의 경우 보다 상기 레지스트막에 대해 작은 선택비를 가지려는 경향이 있는 사파이어를 사용하는 때에도, 상기 오목한 부분들(H2)의 종횡비가 큰 막 두께를 갖는 상기 이중층 레지스트(40)를 사용함에 의해 증가될 수 있다.
상기 기판(11)이 패터닝된 후, 도 5c에 예시한 바와 같이, 상기 패턴 형성막(20a)과 상기 실리콘 산화물막(30c)을 제거하도록 상기 전구체는 산소를 함유하는 기체와 불소를 함유하는 기체를 공급하는 가스 공급 시스템을 포함하는 식각 장치 내로 이송된다. 그 결과, 상기 실질적으로 동일한 피치들로 형성되는 오목한 부분들(H2) 및 볼록한 부분들을 포함하는 미세 요철 구조(AS)가 상기 기판(11) 내에 형성된다.
상기 미세 요철 구조(AS)가 상기 기판(11)에 형성된 후, 예를 들면, 상기 MOCVD 방법에 의해 상기 버퍼층(12), 상기 n-형 반도체층(13), 상기 MQW층(14) 및 상기 p-형 반도체층(15)이 상기 기판(11) 상에 형성되며, 이에 따라 상기 적층체(10)가 형성된다.
이하, 적층체를 포함하는 발광 장치의 일 예를 설명한다. 발광 장치(50)의 구조는 전술한 제1 실시예의 경우와 유사하지만, 상기 미세 요철 구조(AS)는 도 6에 예시한 바와 같이 사파이어로 구성된 상기 기판(11) 상에 형성된다. 따라서, 상기 기판(11)의 주요 표면내의 광 전파가 억제되어, 발광 방향이 상기 기판(11)의 주요 표면에 수직하게 된다. 이는 광 추출 효율을 향상시킨다.
전술한 제1 실시예의 이점들 이외에도, 상술한 제2 실시예는 다음의 장점들을 가진다.
(4) 전술한 제2 실시예에 있어서, 사파이어로 구성된 상기 기판(11)이 상기 이중층 레지스트(40)를 통해 염소를 함유하는 플라즈마로 식각된다. 이에 따라, III-V족 질화물 반도체들의 경우 보다 작은 선택비를 갖는 사파이어를 사용하는 때에도 높은 종횡비를 갖는 오목한 부분(H2)이 형성될 수 있다. 또한, 상기 염소를 함유하는 기체를 사용함에 의해 상기 레지스트막에 대한 선택비가 향상될 수 있다.
상술한 실시예들은 다음과 같은 방식으로 변경될 수 있다.
상술한 실시예들에 있어서, 상기 미세 요철 구조(AS) 상기 n-형 반도체층(13) 또는 기판(11)에 형성된다. 그러나, 상기 미세 요철 구조(AS)는 또한 도 7에 예시한 바와 같이 상기 투명 전극층(16)에 형성될 수 있다. 이 경우, 상술한 제1 실시예와 동일한 방식으로, 상기 이중층 레지스트(40)가 상기 투명 전극층(16) 내에 형성되며, 상기 투명 전극층(16)이 상기 이중층 레지스트(40)를 통해 전식 식각된다. 도 7에 예시한 실시예에 있어서, 상기 투명 전극층(16)이 요철 구조 형성층에 대응된다.
전술한 실시예들에 있어서, 상기 미세 요철 구조(AS)는 상기 n-형 반도체층(13) 또는 기판(11)에 형성된다. 그러나, 상기 미세 요철 구조(AS)는 또한 다른 층 내에 형성될 수 있다. 예를 들면, 상기 미세 요철 구조(AS)는 상기 MQW층(14) 내에 형성될 수 있다. 이 경우, 상기 MQW층(14)이 박막 형성 장치를 이용하여 먼저 형성되며, 이후에 상기 장치를 제거하고, 그 이후에 상술한 방법에 의해 상기 미세 요철 구조(AS)가 상기 MQW층(14)에 형성된다. 선택적으로는, 상기 미세 요철 구조(AS)가 상기 p-형 반도체층(15)에 형성될 수 있다. 이 경우, 상기 p-형 반도체층(15)이 박막 형성 장치를 이용하여 먼저 형성되고, 다음에 상기 장치를 제거하며, 그 후에 상술한 방법에 의해 상기 미세 요철 구조(AS) 상기 p-형 반도체층(15) 내에 형성된다. 또한, 상기 미세 요철 구조(AS)는 단일층 내에 형성될 수 있을 뿐만 아니라 복수의 층들 내에도 형성될 수 있다. 예를 들면, 상기 미세 요철 구조(AS)는 상기 p-형 반도체층(15)으로부터 상기 MQW층(14)을 통해 상기 n-형 반도체층(13)까지의 깊이에 형성될 수 있다. 이 경우, 상기 n-형 반도체층(13), MQW층(14) 및 p-형 반도체층(15)이 박막 형성 장치를 이용하여 먼저 형성되고, 이후에, 상기 미세 요철 구조(AS)의 오목한 부분들이 상술한 방법에 의해 상기 n-형 반도체층(13), MQW층(14) 및 p-형 반도체층(15) 내에 깊게 형성된다. 이러한 구조에 있어서, 요철 구조 형성층은 복수의 층들(13, 14, 15)에 의해 형성된다.
상술한 실시예들에 있어서, 비록 상기 높은 종횡비를 갖는 오목한 부분들(H1, H2)이 본 발명의 제조 방법을 이용하여 형성되지만, 상대적으로 작은 종횡비를 갖는 상기 오목한 부분들(H1, H2)이 본 발명의 제조 방법을 이용하여 형성될 수 있다. 구체적으로는, 상기 실리콘을 함유하는 레지스트막(30)의 두께가 전사된 패턴의 우수한 요철 형상을 제공하는 정도까지 감소되지만, 상기 유기 레지스트막(20)이 증가되어 상기 이중층 레지스트(40)의 두께가 확보된다. 이 경우에서도, 상기 미세 요철 구조(AS)의 오목한 부분들의 수직성이 향상되며, 높은 종횡비를 갖는 요철 구조가 형성된다.
전술한 실시예들에 있어서, 본 발명에 따른 장치의 일 예인 발광 장치가 투과형 발광 장치로서 구현된다. 그러나, 본 발명의 장치는 또한 반사형 발광 장치로서도 구현될 수 있다. 예를 들면, 이러한 구조는 또한 은이나 이와 유사한 것으로 구성되는 반사층과 절연층이 상기 버퍼층(12)이 형성되는 표면에 대향하는 측인 상기 기판(11)의 후면에 제공되고, 이에 따라 상기 MQW층으로부터 방출되는 광이 상기 반사층에 의해 광 추출 표면인 상기 절연층 측까지 반사되는 것으로 구현될 수 있다.
상술한 실시예들에 있어서, 본 발명에 따른 장치의 제조 방법은 발광 장치를 제조하는 방법으로서 실시된다. 그러나, 본 발명에 따른 장치의 제조 방법이 이에 한정되는 것은 아니며, 실리콘 관통 전극(TSV)을 가지고 제공되는 실리콘 장치와 같은 반도체 장치를 제조하는 방법에 적용될 수 있으며, 특히 전극을 통한 실리콘을 형성하는 단계에 적용될 수 있다.

Claims (5)

  1. 요철 구조(concavo-convex structure)를 갖는 장치의 제조 방법에 있어서,
    요철 구조가 형성되는 요철 구조 형성층 상에 유기 레지스트막을 형성하는 단계;
    상기 유기 레지스트막 상에 실리콘을 함유하는 레지스트막을 형성하는 단계;
    나노임프린트(nanoimprint)에 의해 상기 실리콘을 함유하는 레지스트막을 패터닝하는 단계;
    실리콘 산화물막을 형성하도록 산소를 함유하는 플라즈마로 상기 실리콘을 함유하는 레지스트막을 산화시키는 단계;
    상기 실리콘 산화물막을 식각 마스크로 이용하여 상기 유기 레지스트막을 건식 식각하는 단계;
    상기 실리콘 산화물막 및 상기 유기 레지스트막을 식각 마스크들로 이용하여 상기 요철 구조 형성층을 건식 식각하는 단계; 및
    상기 실리콘 산화물막 및 상기 유기 레지스트막을 제거하는 단계를 포함하는 것을 특징으로 하는 장치의 제조 방법.
  2. 제 1 항에 있어서, 상기 나노임프린트에 의해 형성되는 오목한 부분 내에 잔류하는 잔류층을 상기 유기 레지스트막을 건식 식각하기 전에 산소를 함유하는 플라즈마로 제거하는 단계를 더 포함하는 것을 특징으로 하는 장치의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 요철 구조 형성층은 III족 질화물 반도체로 구성되며,
    상기 요철 구조 형성층이 염소를 함유하는 플라즈마로 식각되는 것을 특징으로 하는 장치의 제조 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 요철 구조 형성층은 사파이어로 구성되며,
    상기 요철 구조 형성층이 염소를 함유하는 플라즈마로 식각되는 것을 특징으로 하는 장치의 제조 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 요철 구조 형성층은 복수의 층들에 의해 형성되며,
    상기 요철 구조 형성층이 염소를 함유하는 플라즈마로 식각되는 것을 특징으로 하는 장치의 제조 방법.
KR1020137029628A 2012-03-07 2013-02-18 장치의 제조 방법 KR101354516B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012050199 2012-03-07
JPJP-P-2012-050199 2012-03-07
PCT/JP2013/053813 WO2013132993A1 (ja) 2012-03-07 2013-02-18 素子の製造方法

Publications (2)

Publication Number Publication Date
KR20130130090A KR20130130090A (ko) 2013-11-29
KR101354516B1 true KR101354516B1 (ko) 2014-01-23

Family

ID=49116477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137029628A KR101354516B1 (ko) 2012-03-07 2013-02-18 장치의 제조 방법

Country Status (7)

Country Link
US (1) US8921135B2 (ko)
JP (1) JP5456946B1 (ko)
KR (1) KR101354516B1 (ko)
CN (1) CN103597619B (ko)
DE (1) DE112013000281B4 (ko)
TW (1) TWI515920B (ko)
WO (1) WO2013132993A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013008556A1 (ja) 2011-07-12 2013-01-17 丸文株式会社 発光素子及びその製造方法
CN104969367B (zh) 2013-02-11 2019-04-16 亮锐控股有限公司 发光器件和用于制造发光器件的方法
US9929311B2 (en) 2013-07-17 2018-03-27 Marubun Corporation Semiconductor light emitting element and method for producing the same
CN105934833B (zh) 2014-03-06 2017-09-15 丸文株式会社 深紫外led及其制造方法
JPWO2015147134A1 (ja) * 2014-03-26 2017-04-13 Ｊｘエネルギー株式会社 エピタキシャル成長用基板の製造方法、それより得られるエピタキシャル成長用基板及びその基板を用いた発光素子
CN105655451B (zh) * 2014-11-13 2018-07-06 北京北方华创微电子装备有限公司 一种刻蚀用掩膜组及应用其的衬底刻蚀方法
WO2016093257A1 (ja) * 2014-12-09 2016-06-16 丸文株式会社 発光素子及びその製造方法
US9929317B2 (en) 2015-01-16 2018-03-27 Marubun Corporation Deep ultraviolet LED and method for manufacturing the same
JP2016178234A (ja) * 2015-03-20 2016-10-06 株式会社東芝 半導体受光デバイス
EP3346509B1 (en) 2015-09-03 2021-06-30 Marubun Corporation Deep-ultraviolet led and method for manufacturing same
WO2017168811A1 (ja) 2016-03-30 2017-10-05 丸文株式会社 深紫外ｌｅｄ及びその製造方法
KR20180058125A (ko) 2016-11-23 2018-05-31 에스케이하이닉스 주식회사 임프린트 공정을 이용한 패턴 형성 방법
US11309454B2 (en) 2018-01-26 2022-04-19 Marubun Corporation Deep ultraviolet LED and method for producing the same
CN108493305B (zh) * 2018-03-22 2019-08-02 潍坊星泰克微电子材料有限公司 一种图形化蓝宝石衬底的制备方法
CN111599674B (zh) * 2020-05-28 2023-11-14 北京北方华创微电子装备有限公司 复合衬底的刻蚀方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007130871A (ja) 2005-11-10 2007-05-31 Dainippon Printing Co Ltd テンプレート、テンプレートの製造方法およびパターンの形成方法
JP2010284970A (ja) 2009-06-09 2010-12-24 Qinghua Univ ナノインプリント用レジスト及びナノインプリントの方法
JP2011211083A (ja) 2010-03-30 2011-10-20 Hoya Corp マスクブランクス、パターン形成方法及びモールドの製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002226290A (ja) * 2000-11-29 2002-08-14 Japan Fine Ceramics Center ダイヤモンド加工体の製造方法、及び、ダイヤモンド加工体
US7122482B2 (en) * 2003-10-27 2006-10-17 Molecular Imprints, Inc. Methods for fabricating patterned features utilizing imprint lithography
JP4250570B2 (ja) * 2004-06-30 2009-04-08 キヤノン株式会社 近接場露光方法及びこれを用いた素子の製造方法
US7736954B2 (en) * 2005-08-26 2010-06-15 Sematech, Inc. Methods for nanoscale feature imprint molding
CN1800984A (zh) 2005-12-27 2006-07-12 国家纳米技术产业化基地 一种负型纳米压印方法
US7998651B2 (en) * 2006-05-15 2011-08-16 Asml Netherlands B.V. Imprint lithography
JP4997550B2 (ja) * 2007-02-27 2012-08-08 独立行政法人理化学研究所 微細パターン形成方法
JP5144127B2 (ja) * 2007-05-23 2013-02-13 キヤノン株式会社 ナノインプリント用のモールドの製造方法
JP5205866B2 (ja) * 2007-08-23 2013-06-05 住友電気工業株式会社 モールドの形成方法、回折格子の形成方法、および分布帰還型半導体レーザの製造方法
US7891636B2 (en) * 2007-08-27 2011-02-22 3M Innovative Properties Company Silicone mold and use thereof
US20110020753A1 (en) * 2009-07-27 2011-01-27 International Business Machines Corporation Method for reversing tone of patterns on integrated circuit and patterning sub-lithography trenches
JP4647020B2 (ja) 2009-07-30 2011-03-09 キヤノン株式会社 窒化物半導体の微細構造の製造方法
JP5592646B2 (ja) * 2009-12-28 2014-09-17 ダブリュディ・メディア・シンガポール・プライベートリミテッド 磁気記録媒体及びその製造方法
WO2011122605A1 (ja) * 2010-03-30 2011-10-06 Hoya株式会社 インプリント用離型層付きモールド及びインプリント用離型層付きモールドの製造方法、コピーモールドの製造方法
KR20130071426A (ko) 2010-03-30 2013-06-28 호야 가부시키가이샤 임프린트용 이형층 부착 몰드 및 임프린트용 이형층 부착 몰드의 제조 방법, 카피 몰드의 제조 방법
JP5644192B2 (ja) * 2010-06-09 2014-12-24 住友電気工業株式会社 積層樹脂膜の形成方法及び半導体デバイスの製造方法
CN102157642A (zh) * 2011-03-23 2011-08-17 华中科技大学 一种基于纳米压印的高出光效率led的制备方法
CN102760798B (zh) * 2011-04-29 2015-03-11 清华大学 一种发光二极管的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007130871A (ja) 2005-11-10 2007-05-31 Dainippon Printing Co Ltd テンプレート、テンプレートの製造方法およびパターンの形成方法
JP2010284970A (ja) 2009-06-09 2010-12-24 Qinghua Univ ナノインプリント用レジスト及びナノインプリントの方法
JP2011211083A (ja) 2010-03-30 2011-10-20 Hoya Corp マスクブランクス、パターン形成方法及びモールドの製造方法

Also Published As

Publication number Publication date
CN103597619B (zh) 2015-10-14
TWI515920B (zh) 2016-01-01
JP5456946B1 (ja) 2014-04-02
CN103597619A (zh) 2014-02-19
TW201342661A (zh) 2013-10-16
KR20130130090A (ko) 2013-11-29
DE112013000281T5 (de) 2014-08-21
DE112013000281B4 (de) 2016-06-09
JPWO2013132993A1 (ja) 2015-07-30
US20140057377A1 (en) 2014-02-27
US8921135B2 (en) 2014-12-30
WO2013132993A1 (ja) 2013-09-12

Similar Documents

Publication Publication Date Title
KR101354516B1 (ko) 장치의 제조 방법
US10811577B2 (en) Semiconductor light emitting element and method for manufacturing the same
TWI518776B (zh) Etching method
US9355840B2 (en) High quality devices growth on pixelated patterned templates
JP2009054882A (ja) 発光装置の製造方法
TWI611595B (zh) Led元件
JP2009283807A (ja) 窒化物半導体層を含む構造体、窒化物半導体層を含む複合基板、及びこれらの製造方法
KR102120264B1 (ko) 발광 디바이스 및 발광 디바이스를 제조하기 위한 방법
JP5818766B2 (ja) 発光ダイオード
JP2017063099A (ja) 凹凸構造を含む基板の製造方法及び半導体発光素子の製造方法
JP5794963B2 (ja) 発光ダイオード
US10727371B2 (en) Semiconductor light-emitting element and method for producing same
JP2016012610A (ja) 半導体発光素子
KR20130046402A (ko) 반도체 발광소자 및 그 제조방법
JP2013055104A (ja) 発光ダイオード用基板の製造方法、発光ダイオードの製造方法及びモールドの製造方法
KR101447083B1 (ko) 사파이어 기판의 표면 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161108

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 7