CN105655451B - 一种刻蚀用掩膜组及应用其的衬底刻蚀方法 - Google Patents
一种刻蚀用掩膜组及应用其的衬底刻蚀方法 Download PDFInfo
- Publication number
- CN105655451B CN105655451B CN201410639934.XA CN201410639934A CN105655451B CN 105655451 B CN105655451 B CN 105655451B CN 201410639934 A CN201410639934 A CN 201410639934A CN 105655451 B CN105655451 B CN 105655451B
- Authority
- CN
- China
- Prior art keywords
- etching
- substrate
- mask layer
- mask
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明提供的刻蚀用掩膜组及应用其的衬底刻蚀方法,其通过采用至少两次光刻工艺在衬底的表面上制作而成,且形成所需的图形,以控制衬底刻蚀后获得的图形的刻蚀倾角。并且,该刻蚀用掩膜组包括相互叠置的第一掩膜层和第二掩膜层,其中,第一掩膜层采用光刻胶材料制作;第二掩膜层采用可提高相对于衬底的刻蚀选择比的材料制作。本发明提供的刻蚀用掩膜组,其不仅可以提高刻蚀选择比,从而可以获得具有更高刻蚀高度的衬底图形,而且还可以提高刻蚀速率,从而可以提高PSS产能。
Description
技术领域
本发明涉及微电子技术领域,特别涉及一种刻蚀用掩膜组及应用其的衬底刻蚀方法。
背景技术
PSS(Patterned Sapp Substrates,图形化蓝宝石衬底)技术是目前普遍采用的一种提高GaN(氮化镓)基LED器件的出光效率的方法。在进行PSS工艺的过程中,其通常在衬底上生长干法刻蚀用掩膜,并采用光刻工艺将掩膜刻出图形;然后采用ICP技术刻蚀衬底表面,以形成需要的图形,再去除掩膜,并采用外延工艺在刻蚀后的衬底表面上生长GaN薄膜。目前,由于采用ICP技术刻蚀衬底表面所获得的图形形貌可以影响LED器件的出光效果,尤其是侧壁平直的圆锥状图形形貌可以显著提高出光效率,因而该形貌受到了越来越多的厂家的欢迎,成为了目前较为流行的一种工艺指标。
目前,普遍采用的掩膜结构如图1所示,掩膜仅由光刻胶一种材料制作,且用标准光刻工艺制作形成截面为矩形的圆台。在采用电感耦合等离子体(Inductively CoupledPlasma,以下简称ICP)设备对基片表面进行刻蚀时,通常采用BCl3(氯化硼)作为刻蚀气体,且PSS刻蚀工艺包括两个步骤,即:主刻蚀步骤和过刻蚀步骤。其中,主刻蚀步骤用于控制工艺的刻蚀速率和刻蚀选择比,以获得所需的侧壁高度和底边宽度。
采用上述工艺获得的基片形貌如图2所示,由图可知,采用上述基片刻蚀方法获得的基片侧壁(直边三角形的斜边)较圆滑,不够平整。虽然可以采用延长过刻蚀步骤的工艺时间来增加对基片形貌的修饰力度,以获得直边三角形的刻蚀形貌,但是,这不仅会使侧壁高度(即,刻蚀高度)和底边宽度减小,而且还会降低工艺效率,导致产能下降。
为此,人们采用了另一种ICP等离子体方法刻蚀衬底,其包括主刻蚀步骤和过刻蚀步骤。其中,主刻蚀步骤,用于刻蚀衬底的表面直至达到目标刻蚀深度;过刻蚀步骤,用于修饰所述衬底的图形形貌。然而,由于光刻胶掩膜的耐刻蚀性较差,其横向收缩速度过快,导致在侧壁出现拐点之后,侧壁位于该拐点上方的部分的倾斜角度很小,即,衬底侧壁上的拐角过大,从而造成过刻蚀步骤无法将侧壁修饰平直,最终获得的图形形貌表现为侧壁形成被修饰不足的圆弧形。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一,提出了一种刻蚀用掩膜组及应用其的衬底刻蚀方法,其不仅可以提高刻蚀选择比,从而可以获得具有更高刻蚀高度的衬底图形,而且还可以提高刻蚀速率,从而可以提高PSS产能。
为实现本发明的目的而提供一种刻蚀用掩膜组,其通过采用至少两次光刻工艺在衬底的表面上形成所需的图形,以控制衬底刻蚀后获得的图形的刻蚀倾角,其包括相互叠置的第一掩膜层和第二掩膜层,其中,所述第一掩膜层采用光刻胶材料制作;所述第二掩膜层采用可提高相对于衬底的刻蚀选择比的材料制作。
优选的,所述第一掩膜层和第二掩膜层各为一层,所述第二掩膜层设置在所述衬底的表面上;所述第一掩膜层设置在所述第二掩膜层上。
优选的,所述第一掩膜层和第二掩膜层各为一层,所述第一掩膜层设置在所述衬底的表面上;所述第二掩膜层设置在所述第一掩膜层上。
优选的,所述第二掩膜层为两层,所述第一掩膜层为一层,在所述第二掩膜层中,其中一层第二掩膜层设置在所述衬底的表面上,且所述第一掩膜层设置在该层第二掩膜层上;其中另一层第二掩膜层设置在所述第一掩膜层上。
优选的,所述第一掩膜层为两层,所述第二掩膜层为一层,在所述第一掩膜层中,其中一层第一掩膜层设置在所述衬底的表面上,且所述第二掩膜层设置在该层第一掩膜层上;其中另一层第一掩膜层设置在所述第二掩膜层上。
优选的,所述第二掩膜层的厚度与刻蚀后获得的所述衬底的刻蚀倾角为正相关的对应关系。
优选的,所述可提高相对于衬底的刻蚀选择比的材料包括铝、镍或者二氧化硅。
作为另一个技术方案,本发明还提供一种衬底刻蚀方法,其包括以下步骤:
掩膜制作步骤,采用至少两次光刻工艺在衬底的表面上制作采用了本发明提供的上述刻蚀用掩膜组;
主刻蚀步骤,用于刻蚀所述衬底直至达到目标刻蚀深度;
过刻蚀步骤,用于修饰所述衬底的图形形貌。
优选的,所述主刻蚀步骤进一步包括以下两个分步骤:
第一分步骤,通过采用低下功率来提高刻蚀选择比,同时起到修饰所述衬底的图形形貌的作用;
第二分步骤,通过采用高下功率来提高刻蚀速率。
优选的,在所述第一分步骤中,所述下功率的取值范围在150~500W;在所述第二分步骤中,所述下功率的取值范围在500~700W。
本发明具有以下有益效果:
本发明提供的衬底刻蚀方法,其采用至少两次光刻工艺在衬底的表面上制作刻蚀用掩膜组,,以控制衬底刻蚀后获得的图形的刻蚀倾角。该刻蚀用掩膜组包括相互叠置的第一掩膜层和第二掩膜层,其中,第一掩膜层采用光刻胶材料制作;第二掩膜层采用可提高相对于衬底的刻蚀选择比的材料制作。由于第二掩膜层采用可提高相对于衬底的刻蚀选择比的材料制作,其相对于光刻胶掩膜在同样厚度的条件下,可以提高刻蚀选择比,从而可以获得具有更高刻蚀高度的衬底图形,同时还可以扩大工艺窗口,以允许选择提高刻蚀速率的工艺参数,进而可以提高工艺效率,提高PSS产能。
本发明提供的衬底刻蚀方法,其通过采用本发明提供的上述刻蚀用掩膜组,不仅可以提高刻蚀选择比,从而可以获得具有更高刻蚀高度的衬底图形,而且还可以提高刻蚀速率,从而可以提高PSS产能。
附图说明
图1为现有的一种掩膜的截面示意图;
图2为采用图1中的掩膜刻蚀衬底获得的图形形貌的电镜扫描图;
图3A为本发明实施例提供的刻蚀用掩膜组的截面示意图;
图3B为采用图3A中的刻蚀用掩膜组刻蚀衬底获得的图形形貌的演变过程图;
图4A为本发明实施例的一个变型实施例提供的刻蚀用掩膜组的截面示意图;
图4B为本发明实施例的另一个变型实施例提供的刻蚀用掩膜组的截面示意图;
图4C为本发明实施例的又一个变型实施例提供的刻蚀用掩膜组的截面示意图;以及
图5为本发明实施例提供的衬底刻蚀方法的流程框图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案,下面结合附图来对本发明提供的刻蚀用掩膜组及应用其的衬底刻蚀方法行详细描述。
图3A为本发明实施例提供的刻蚀用掩膜组的截面示意图。请参阅图3A,刻蚀用掩膜组通过采用两次光刻工艺在衬底10的表面上制作形成所需的图形。该刻蚀用掩膜组包括相互叠置的第一掩膜层12和第二掩膜层11,二者各为一层,且第二掩膜层12设置在衬底10的表面上;第一掩膜层11设置在第二掩膜层12上。其中,第一掩膜层11采用光刻胶材料制作;第二掩膜层12采用可提高相对于衬底的刻蚀选择比的材料制作,例如铝、镍或者二氧化硅等。
在半导体ICP刻蚀领域,有硬掩膜和软掩膜两大类掩膜。其中,软掩膜是指采用耐刻蚀性能较差的材料制作的掩膜,光刻胶(PR)属于软掩膜,其相对于衬底10的刻蚀选择比较低。硬掩膜是指采用耐刻蚀性能较好的材料制作的掩膜,其相对于衬底10的刻蚀选择比较高。在这种情况下,若仅采用光刻胶掩膜刻蚀衬底,则会因光刻胶掩膜的横向收缩过快而导致衬底侧壁上的拐角过大,从而造成过刻蚀步骤无法将侧壁修饰平直,最终获得的图形形貌表现为侧壁形成被修饰不足的圆弧形。
为此,本发明实施例通过在第一掩膜层11(光刻胶掩膜)上设置一层采用可提高相对于衬底的刻蚀选择比的材料(硬掩膜材料)制作的第二掩膜层12,可以提高刻蚀选择比,从而可以获得具有更高刻蚀高度的衬底图形,同时还具有更大的工艺窗口,从而能够允许选择提高刻蚀速率的工艺参数,进而可以提高工艺效率,提高PSS产能。
此外,该第二掩膜层12的厚度与刻蚀后获得的衬底10的刻蚀倾角为正相关的对应关系,即,第二掩膜层12的厚度越大,则刻蚀后获得的衬底10的刻蚀倾角越大;反之,第二掩膜层12的厚度越小,则刻蚀后获得的衬底10的刻蚀倾角越小。因此,通过设计合适的第二掩膜层12的厚度,最终可以获得具有理想的刻蚀倾角的衬底图形,从而实现了对PSS角度的控制。
容易理解,上述刻蚀用掩膜组是通过两次掩膜制作工艺(光刻工艺)而获得的,且形成所需的图形。然后,开始对衬底进行刻蚀工艺,以将掩膜的图形复制到衬底上。具体来说,图3B为采用图3A中的刻蚀用掩膜组刻蚀衬底获得的图形形貌的演变过程图。请参阅图3B,在开始刻蚀之前,在衬底10的表面上由下而上依次设置有具有所需图形的第二掩膜层12和第一掩膜层11,且第二掩膜层12的截面为矩形,第一掩膜层11的截面为正梯形,如图3B中的A图所示。在刻蚀初期,第一掩膜层11首先被消耗,同时衬底10被刻蚀。随着刻蚀深度的增加,第二掩膜层12开始被刻蚀,如图3B中的B图所示,由于第二掩膜层采用可提高相对于衬底的刻蚀选择比的材料制作,其相对于光刻胶掩膜在同样厚度的条件下,可以提高刻蚀选择比,从而可以获得具有更高刻蚀高度的衬底图形,如图3B中的C图所示,图形的截面形状为圆锥形,且侧壁较为平直。
作为本实施例的一个变型实施例,刻蚀用掩膜组还可以采用以下结构,图4A为本发明实施例的一个变型实施例提供的刻蚀用掩膜组的截面示意图。请参阅图4A,在本变型实施例中,第一掩膜层11和第二掩膜层12各为一层,第一掩膜层11设置在衬底10的表面上;第二掩膜层12设置在第一掩膜层11上。由于第二掩膜层12覆盖在第一掩膜层11上,因而第二掩膜层12能够对第一掩膜层11起到保护作用,同时可以提高第一掩膜层11在开始横向收缩之后的刻蚀选择比,使第一掩膜层11在收缩时没有厚度损失,这可以减慢第一掩膜层11的横向收缩速度,从而可以在衬底10侧壁出现拐角之后,增大侧壁顶部(侧壁位于拐点之上的部分)的倾斜角度,即,减小衬底10侧壁的拐角,进而可以达到改善衬底的图形形貌的目的。
作为本实施例的另一个变型实施例,刻蚀用掩膜组还可以采用以下结构,图4B为本发明实施例的另一个变型实施例提供的刻蚀用掩膜组的截面示意图。请参阅图4B,在本变型实施例中,刻蚀用掩膜组由三层掩膜层组成,其中,第二掩膜层为两层,第一掩膜层为一层。在两层第二掩膜层(121,122)中,其中一层第二掩膜层121设置在衬底10的表面上,且第一掩膜层11设置在第二掩膜层121上;其中另一层第二掩膜层122设置在第一掩膜层11上。容易理解,位于底层的第二掩膜层121可以提高衬底图形的刻蚀高度,同时还可以扩大工艺窗口,从而能够允许选择提高刻蚀速率的工艺参数,进而可以提高工艺效率,提高PSS产能。位于底层的第二掩膜层122同样可以提高刻蚀选择比,且能够对第一掩膜层11起到保护作用,从而可以减小衬底10侧壁的拐角,进而可以达到改善衬底的图形形貌的目的。
作为本实施例的又一个变型实施例,刻蚀用掩膜组还可以采用以下结构,图4C为本发明实施例的又一个变型实施例提供的刻蚀用掩膜组的截面示意图。请参阅图4C,在本变型实施例中,刻蚀用掩膜组同样由三层掩膜层组成,其中,第一掩膜层为两层,第二掩膜层为一层。在两层第一掩膜层(111,112)中,其中一层第一掩膜层111设置在衬底10的表面上,且第二掩膜层12设置在该层第一掩膜层111上;其中另一层第一掩膜层112设置在第二掩膜层12上。在这种情况下,在刻蚀初期,第一掩膜层111首先被消耗,同时衬底10被刻蚀。随着刻蚀深度的增加,第二掩膜层12开始被刻蚀,其可以提高刻蚀选择比,从而可以起到提高衬底图形的刻蚀高度的作用。待第二掩膜层12完全被消耗,此时衬底10的表面上仅剩余第一掩膜层112,该第一掩膜层112的厚度在第二掩膜层12的保护下没有损失,从而可以减小衬底10侧壁的拐角,进而可以达到改善衬底的图形形貌的目的。
在上述各个实施例中,任意一个第二掩膜层的厚度与刻蚀后获得的衬底的刻蚀倾角为正相关的对应关系。因此,可以根据具体情况设计合适的第二掩膜层的厚度,以最终获得具有理想的刻蚀倾角的衬底图形。
需要说明的是,上述各个实施例所采用的各个掩膜层的位置不同,刻蚀衬底的刻蚀选择比以及刻蚀后获得的刻蚀倾角也会不同。例如,第二掩膜层位于第一掩膜层之上与第一掩膜层位于第二掩膜层之上相比,前者在刻蚀衬底时的刻蚀选择比较高,且在刻蚀后可以获得更大的刻蚀倾角。若掩膜层的总数量共为三层,三层掩膜层的位置不同,刻蚀后获得的刻蚀倾角也会不同,且三层掩膜层与两层掩膜层相比,刻蚀后获得的刻蚀倾角也会不同。因此,可以根据实际应用和需要设计适合的掩膜层位置。
另外,第二掩膜层的截面形状也影响衬底的刻蚀倾角,在实际应用中,可以根据所需的刻蚀倾角,将上述各个实施例中所采用的任意一个第二掩膜层的截面形状设计为矩形、正梯形或者倒梯形等等。
作为另一个技术方案,本发明还提供一种衬底刻蚀方法,图5为本发明实施例提供的衬底刻蚀方法的流程框图。请参阅图5,该衬底刻蚀方法包括以下步骤:
掩膜制作步骤,采用至少两次光刻工艺在衬底的表面上制作刻蚀用掩膜组;
主刻蚀步骤,用于刻蚀衬底的表面直至达到目标刻蚀深度;
过刻蚀步骤,用于修饰衬底的图形形貌。
在掩膜制作步骤中,刻蚀用掩膜组采用了本发明上述各个实施例提供的刻蚀掩膜组,借助该刻蚀掩膜组,不仅可以提高刻蚀选择比,从而可以获得具有更高刻蚀高度的衬底图形,而且还可以提高刻蚀速率,从而可以提高PSS产能。
优选的,可以将上述主刻蚀步骤进一步分为两个步骤进行,具体为:
第一分步骤,通过采用较低的下功率来提高刻蚀选择比,同时起到修饰衬底的图形形貌的作用,优选的,下功率的取值范围在150~500W。另外,腔室压力的取值范围在2~15mT;上功率的取值范围在1400~2400W;刻蚀气体采用BCl3,且其流量的取值范围在50~150sccm;刻蚀时间在10~20min。
第二分步骤,通过采用较高的下功率来提高刻蚀速率。优选的,下功率的取值范围在500~700W。另外,腔室压力的取值范围在1.5~15mT;上功率的取值范围在1400~2400W;刻蚀气体采用BCl3,且其流量的取值范围在50~150sccm;刻蚀时间在5~10min。
在采用本发明提供的刻蚀用掩膜的基础上,通过同时将主刻蚀步骤进一步分成两个分步骤,且使这两个分步骤采用不同的下功率值,不仅可以获得截面为侧壁平直的三角形形貌,而且还可以提高刻蚀速率,从而可以缩短工艺时间,进而可以提高PSS产能。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。
Claims (6)
1.一种刻蚀用掩膜组,其通过采用至少两次光刻工艺在衬底的表面上形成所需的图形,以控制衬底刻蚀后获得的图形的刻蚀倾角,其特征在于,包括相互叠置的第一掩膜层和第二掩膜层,其中,
所述第一掩膜层采用光刻胶材料制作;
所述第二掩膜层采用可提高相对于衬底的刻蚀选择比的材料制作;
所述第二掩膜层为两层,所述第一掩膜层为一层,在所述第二掩膜层中,其中一层第二掩膜层设置在所述衬底的表面上,且所述第一掩膜层设置在该层第二掩膜层上;其中另一层第二掩膜层设置在所述第一掩膜层上。
2.如权利要求1任意一项所述的刻蚀用掩膜组,其特征在于,所述第二掩膜层的厚度与刻蚀后获得的所述衬底的刻蚀倾角为正相关的对应关系。
3.如权利要求1任意一项所述的刻蚀用掩膜组,其特征在于,所述可提高相对于衬底的刻蚀选择比的材料包括铝、镍或者二氧化硅。
4.一种衬底刻蚀方法,其特征在于,包括以下步骤:
掩膜制作步骤,采用至少两次光刻工艺在衬底的表面上制作采用权利要求1-3任意一项所述的刻蚀用掩膜组;
主刻蚀步骤,用于刻蚀所述衬底直至达到目标刻蚀深度;
过刻蚀步骤,用于修饰所述衬底的图形形貌。
5.如权利要求4所述的衬底刻蚀方法,其特征在于,所述主刻蚀步骤进一步包括以下两个分步骤:
第一分步骤,通过采用低下功率来提高刻蚀选择比,同时起到修饰所述衬底的图形形貌的作用;
第二分步骤,通过采用高下功率来提高刻蚀速率。
6.如权利要求5所述的衬底刻蚀方法,其特征在于,在所述第一分步骤中,所述下功率的取值范围在150~500W;
在所述第二分步骤中,所述下功率的取值范围在500~700W。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410639934.XA CN105655451B (zh) | 2014-11-13 | 2014-11-13 | 一种刻蚀用掩膜组及应用其的衬底刻蚀方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410639934.XA CN105655451B (zh) | 2014-11-13 | 2014-11-13 | 一种刻蚀用掩膜组及应用其的衬底刻蚀方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105655451A CN105655451A (zh) | 2016-06-08 |
CN105655451B true CN105655451B (zh) | 2018-07-06 |
Family
ID=56478692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410639934.XA Active CN105655451B (zh) | 2014-11-13 | 2014-11-13 | 一种刻蚀用掩膜组及应用其的衬底刻蚀方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105655451B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113794105B (zh) * | 2021-07-15 | 2023-01-06 | 华芯半导体研究院(北京)有限公司 | 基于自对准技术的vcsel芯片柱面刻蚀方法及其应用 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102064242A (zh) * | 2010-11-03 | 2011-05-18 | 中国科学院半导体研究所 | 高提取效率氮化镓发光二极管的制作方法 |
CN102456545A (zh) * | 2010-10-21 | 2012-05-16 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 图形化衬底的刻蚀方法 |
CN103137795A (zh) * | 2011-12-02 | 2013-06-05 | 上海蓝光科技有限公司 | 一种GaN基发光二极管芯片晶胞的制备方法 |
WO2013132993A1 (ja) * | 2012-03-07 | 2013-09-12 | 株式会社 アルバック | 素子の製造方法 |
CN103337576A (zh) * | 2013-06-09 | 2013-10-02 | 武汉迪源光电科技有限公司 | 图形化衬底及其制造方法、led芯片及其制造方法 |
CN103840039A (zh) * | 2012-11-22 | 2014-06-04 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种pss图形化衬底刻蚀方法 |
JP2014156388A (ja) * | 2013-01-16 | 2014-08-28 | Panasonic Corp | 窒化物半導体積層構造およびそれを製造する方法 |
-
2014
- 2014-11-13 CN CN201410639934.XA patent/CN105655451B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102456545A (zh) * | 2010-10-21 | 2012-05-16 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 图形化衬底的刻蚀方法 |
CN102064242A (zh) * | 2010-11-03 | 2011-05-18 | 中国科学院半导体研究所 | 高提取效率氮化镓发光二极管的制作方法 |
CN103137795A (zh) * | 2011-12-02 | 2013-06-05 | 上海蓝光科技有限公司 | 一种GaN基发光二极管芯片晶胞的制备方法 |
WO2013132993A1 (ja) * | 2012-03-07 | 2013-09-12 | 株式会社 アルバック | 素子の製造方法 |
CN103840039A (zh) * | 2012-11-22 | 2014-06-04 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种pss图形化衬底刻蚀方法 |
JP2014156388A (ja) * | 2013-01-16 | 2014-08-28 | Panasonic Corp | 窒化物半導体積層構造およびそれを製造する方法 |
CN103337576A (zh) * | 2013-06-09 | 2013-10-02 | 武汉迪源光电科技有限公司 | 图形化衬底及其制造方法、led芯片及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105655451A (zh) | 2016-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105655231B (zh) | 一种刻蚀用掩膜组及应用其的衬底刻蚀方法 | |
TWI416609B (zh) | 電漿處理系統之用於將遮罩底切及凹口減至最少的方法 | |
CN105514243B (zh) | 一种图形化衬底的方法 | |
CN103400794B (zh) | 自对准沟槽的形成方法 | |
CN103943549B (zh) | 一种浅沟槽氧化物空洞和浮栅极多晶硅凹点的消除方法 | |
CN104124194B (zh) | 沟槽的形成方法 | |
CN104752198B (zh) | 基片刻蚀方法 | |
CN112968093A (zh) | 图形化复合衬底的形成方法 | |
CN105655451B (zh) | 一种刻蚀用掩膜组及应用其的衬底刻蚀方法 | |
TWI644358B (zh) | 蝕刻的方法 | |
CN106571295A (zh) | 制造图形化蓝宝石衬底的方法 | |
CN104752190B (zh) | 基片刻蚀方法 | |
CN104952788B (zh) | 一种斜孔刻蚀方法 | |
CN105679700B (zh) | 硅深孔刻蚀方法 | |
CN103400796A (zh) | 双深度浅沟道隔离槽的刻蚀工艺 | |
CN105355538A (zh) | 一种刻蚀方法 | |
CN107300834B (zh) | 一种光刻胶回刻平坦化方法 | |
CN105552033A (zh) | E-Flash栅极形成方法 | |
CN105097494B (zh) | 刻蚀方法 | |
CN103413779A (zh) | 硅通孔刻蚀方法 | |
CN103887160B (zh) | 控制栅极刻蚀方法 | |
CN104752159B (zh) | 基片刻蚀方法 | |
CN106876396B (zh) | 一种半导体器件及其制作方法 | |
CN103531473B (zh) | 氧化硅及氮化硅双层复合侧墙的刻蚀方法 | |
CN1260802C (zh) | 浅沟槽隔离的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 100176 No. 8 Wenchang Avenue, Beijing economic and Technological Development Zone Applicant after: Beijing North China microelectronics equipment Co Ltd Address before: 100176 Beijing economic and Technological Development Zone, Wenchang Road, No. 8, No. Applicant before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |