CN1260802C

CN1260802C - 浅沟槽隔离的形成方法

Info

Publication number: CN1260802C
Application number: CN 01125077
Authority: CN
Inventors: 余旭昇; 李俊鸿; 梁明中
Original assignee: Macronix International Co Ltd
Current assignee: Macronix International Co Ltd
Priority date: 2001-08-06
Filing date: 2001-08-06
Publication date: 2006-06-21
Anticipated expiration: 2021-08-06
Also published as: CN1400650A

Abstract

一种半导体组件的制造中形成一浅沟槽隔离的方法：首先提供一半导体底材，其上具有一垫氧层；然后，形成一氮化物层于垫氧层上；接着，形成且限定一光刻胶层于氮化物层上；之后，进行一残余蚀刻制程蚀刻氮化物层以形成一开口与一氮化物层的凸状残留物；然后，借助一顶部圆化制程蚀刻氮化物层的凸状残留物与半导体底材，以便于在半导体底材上形成圆角；随后，进行一沟槽形成制程以形成一具有圆角的沟槽；最后，进行后续制程以形成浅沟槽隔离。

Description

浅沟槽隔离的形成方法

技术领域

本发明有关一种浅沟槽隔离(Shallow Trench Isolation)(STI)的制造方法，特别是有关于一种利用氮化硅蚀刻制程的浅沟槽隔离的形成方法。

背景技术

随着集成电路的密度不断地扩大，为使芯片(chip)面积保持一样甚至缩小，以持续降低电路的单位成本，唯一的办法就是不断地缩小电路设计规格(designrule)，以符合高科技产业未来发展的趋势。随着半导体技术的发展，集成电路的组件的尺寸已经缩减到深次微米的范围。当半导体连续缩减到深次微米的范围时，产生了一些在制程微缩上的问题。

浅沟槽隔离为一种制造半导体组件的隔离技术。参考图1A至图1D所示，显示一现有的浅沟槽隔离的制程剖面图，首先提供一半导体底材100。然后形成一垫氧层110于半导体底材100上，接着形成一氮化物层120于垫氧层110上。进行一光显影制程与一蚀刻制程以便于从氮化物层120通过垫氧层110直到半导体底材100中形成一沟槽130。之后，沉积一衬垫氧层(liner oxide layer)140于上述的氮化物层120与沟槽130的表面上。随后，沉积一隔绝氧化层150于衬垫氧层140上，且借助一化学机械研磨法(Chemical Mechanical Polishing)(CMP)加以研磨。其中上述的化学机械研磨法(CMP)可移除隔绝氧化层150与衬垫氧层140，直到曝露氮化物层120为止。最后，去除氮化物层120与衬垫氧层140以及隔绝氧化层150直到曝露半导体底材100上的垫氧层110为止。

集成电路的进展已经牵涉到组件几何学的规格缩小化。在深次微米的半导体技术中，为了降低组件所占有的空间则必须减小组件的尺寸。因此，现今为了减小组件的尺寸，而利用一氮化物蚀刻制程来形成一尺寸较小的浅沟槽隔离组件。然而，传统的蚀刻氮化物层120的制程将导致沟槽130结构产生尖角(corner-tipped)160，以致于浅沟槽隔离在组件尺寸缩小时造成高电场与预崩溃或是尖端放电的现象，如图1E所示。

此外，若要形成不具尖角的浅沟槽隔离结构，在传统的氮化物层的蚀刻制程后，必须进行一长时间的高温热化制程以便于将尖角圆化。因此，旧有的制程难以在深次微米以下进行。尤其是浅沟槽隔离的形成方法变得更加复杂与耗时，且因此造成制程成本的增加。

鉴于上述的种种原因，我们更需要一种新的浅沟槽隔离的形成方法，以便于提升后续制程的生产率与优良率。

发明内容

本发明主要的目的在于提供一种沟槽的制造方法，以避免在沟槽结构的顶端形成尖角以及浅沟槽隔离在组件尺寸缩小时所造成的高电场与预崩溃或是尖端放电的现象，从而可适用于半导体组件的深次微米的技术中。

本发明的另一目的在于提供一种浅沟槽隔离的方法，以在后续制程中，以一执行时间较短的低温热化制程取代传统的执行时间较长的高温热化制程，从而降低传统制程的复杂度及其成本。

为实现上述目的，根据本发明一方面提供一种形成一沟槽的方法，其特点是，至少包含下列步骤：提供一半导体底材；形成一垫层于所述半导体底材上；形成一介电层于所述垫层上；形成且限定一光刻胶层与该介电层上；借助所述光刻胶层当成一蚀刻掩模进行一第一蚀刻制程以蚀刻所述介电层，且形成一开口于所述介电层中，并残余一所述介电层的凸状残留物于所述开口中的所述垫层上；借助所述光刻胶层当成所述蚀刻掩模与所述凸状残留物当成一蚀刻面进行一第二蚀刻制程以蚀刻所述凸状残留物与所述垫层以及所述半导体底材，且形成一凹槽于所述开口内的所述半导体底材上；与借助该光刻胶层当成所述蚀刻掩模进行一第三蚀刻制程以蚀刻该凹槽，且形成所述沟槽于所述半导体底材中。为实现上述目的，根据本发明另一方面提供一种形成一浅沟槽隔离的方法，其特点是，所述形成方法至少包含下列步骤：提供一半导体底材，其上具有一氧化物层；形成一氮化物层于所述氧化物层上；将一CF₄/HBr的聚合物气体当成一蚀刻剂进行一残余蚀刻制程以蚀刻所述氮化物层，且形成一开口于所述氮化物层中，并残余一所述氮化物层的残留物于所述开口中的所述氧化物层上；将所述残留物当成一蚀刻面进行一具有一蚀刻比约大于1的顶部圆化制程以蚀刻所述残留物与所述氧化物层以及所述半导体底材，且形成一具有两弧状侧壁与一弧状底部的凹槽于所述半导体底材上；蚀刻所述凹槽以形成一具有两圆角的浅沟槽于所述半导体底材中；与形成所述浅沟槽隔离。

本发明由于使用残余蚀刻与顶部圆化制程，使得浅沟槽具有圆角，而得以避免高电场、预崩溃乃至于尖端放电现象。同时免除圆化尖角的高温热化制程，得以简化制程且降低成本。

为更清楚理解本发明的目的、特点和优点，下面将结合附图对本发明的较佳实施例进行详细说明。

附图说明

图1A至图1D为传统浅沟槽隔离的制程的结构剖面图；

图1E为采用一传统蚀刻制程形成的浅沟槽隔离的的结构剖面图；

图2A与图2D为根据本发明的第一较佳实施例中，采用残余蚀刻制程以制造具有圆角的浅沟槽的形成方法的结构剖面图；与

图3A与图3G为根据本发明的第二较佳实施例中，形成具有圆角的浅沟槽隔离的形成方法的结构剖面图。

具体实施方式

为了能彻底地了解本发明，将在下列的描述中提出详尽的步骤。显然地，本发明的施行并未限定于半导体领域的技术人员所熟习的特殊细节。另一方面，众所周知的制程步骤并未描述于细节中，以避免造成本发明不必要的限制。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他

实施方式。

参考图2A所示，在本发明的第一实施例中，首先提供半导体底材200，其上具有一垫层210。然后，形成一氮化物层220于垫层210上。接着，形成且限定一光刻胶层230于氮化物层220上。之后，利用光刻胶层230当成一蚀刻掩模且借助一残余蚀刻制程以形成一开口240于氮化物层220中，并残余一氮化物层220的凸状残留物250于开口240中与垫层210上，如图2B所示。其中上述的残余蚀刻制程至少包含：一蚀刻剂，例如，CF₄/HBr，其蚀刻比约大于2；一总流量，其流量范围约为90至110立方厘米/秒(sccm)；一压力，其压力范围约为5至15毫乇(mT)；一上电源，其电源范围约为500至750瓦；与一下电源，其电源范围约为110至150瓦。

参考图2C所示，在本实施例中，借助一顶部圆化制程、将光刻胶层230当成一蚀刻掩模与凸状残留物250当成一蚀刻面蚀刻氮化物层220的凸状残留物250与垫层210以及半导体底材200，以形成一凹槽260于开口240内的半导体底材200上。凹槽260具有弧状侧壁270A与弧状底部280。其中上述的顶部圆化制程至少包含：一蚀刻剂，例如，HBr/CF₄，其蚀刻比约大于1；一总流量，其流量范围约为100至110立方厘米/秒(sccm)；一压力，其压力范围约为20至50毫乇；一上电源，其电源范围约为500至750瓦；与一下电源，其电源范围约为130至150瓦。之后，借助一形成沟槽的制程蚀刻凹槽260以形成一具有圆角270B的浅沟槽290，如图2D所示。

参考图3A至图3C所示，在本发明的第二实施例中，首先提供半导体底材300，其上具有一垫层310，例如，一氧化物层，与一介电层320，例如，一氮化物层。接着，进行一开口制程以形成一开口330于介电层320中，且残余一部份介电层320的残留物340于开口330的底部表面上，其中上述的开口制程至少包含一残留蚀刻制程，且残留蚀刻制程至少包含一低聚合物气体(low polymer gas)，例如，CF₄/HBr。之后，借助一顶部圆化制程移除介电层320的残留物340与一部份位于开口330中的垫层310与半导体底材300以形成一凸状凹槽350于开口330内的半导体底材300上。其中上述的顶部圆化制程至少包含一中聚合物气体(middle polymer gas)，例如，HBr/CF₄，或是一高聚合物气体(high polymer gas)，例如，CH₂F₂/CF₄或CHF₃/CF₄。随后，借助一形成沟槽的制程移除位于凸状凹槽350中的半导体底材300以形成一具有圆角370的浅沟槽360，如图3D所示。

参考图3E至图3F所示，在本实施例中，共形生成一衬垫层380于介电层320与浅沟槽360的表面上。然后，形成一绝缘层390于衬垫层380上。接着，借助一移除制程，例如，一化学机械研磨法(Chemical Mechanical Polishing process)(CMP)，移除衬垫层380与绝缘层390直到曝露介电层320为止。之后，移除介电层320、衬垫层380与绝缘层390直到半导体底材300上的垫层310的表面为止。最后，进行后续制程以形成浅沟槽隔离395，如图3G所示。

如上所述，在本发明的实施例中，本发明能同时使用一具有一低聚合物气体的残余蚀刻制程与一具有一中聚合物气体的顶部圆化制程，以便于在形成氮化物层的开口时形成一具有较佳圆角的浅沟槽隔离，借此避免在沟槽结构的顶端形成尖角以及浅沟槽隔离在组件尺寸缩小时所造成的高电场与预崩溃或是尖端放电的现象。因此，本方法能适用于半导体组件的深次微米的技术中。本方法能借助一具有一中聚合物气体的残余蚀刻制程在蚀刻氮化物层后形成一凸状残留物，然后进行一具有一高聚合物气体的顶部圆化制程以圆化沟槽的顶角。此外，本发明还可以在后续制程中，以一执行时间较短的低温热化制程取代传统的执行时间较长的高温热化制程。因此，本发明能降低传统制程的复杂度及其成本。所以，本发明的方法能够符合经济上的效益。

当然，本发明可能用在浅沟槽隔离的制程上，也可能用在任何半导体的沟槽的制造上。而且，本发明藉由残余蚀刻制程形成凸状残留物以进行顶部圆化制程，迄今仍未发展用在关于浅沟槽隔离的制程方面。对深次微米的制程而言，本方法为一较佳可行的浅沟槽隔离的制程。

上述仅为本发明的较佳实施例而已，并非用以限定本发明；凡其它未脱离本发明所揭示的精神下所完成的等效变化和等效替换均应包含在本发明申请的专利保护范围内。

Claims

1.一种形成一沟槽的方法，其特征在于，至少包含下列步骤：

提供一半导体底材；

形成一垫层于所述半导体底材上；

形成一介电层于所述垫层上；

形成且限定一光刻胶层与该介电层上；

借助所述光刻胶层当成一蚀刻掩模进行一第一蚀刻制程以蚀刻所述介电层，且形成一开口于所述介电层中，并残余一所述介电层的凸状残留物于所述开口中的所述垫层上；

借助所述光刻胶层当成所述蚀刻掩模与所述凸状残留物当成一蚀刻面进行一第二蚀刻制程以蚀刻所述凸状残留物与所述垫层以及所述半导体底材，且形成一凹槽于所述开口内的所述半导体底材上；与

借助该光刻胶层当成所述蚀刻掩模进行一第三蚀刻制程以蚀刻该凹槽，且形成所述沟槽于所述半导体底材中。

2.如权利要求1所述的形成一沟槽的方法，其特征在于所述的第一蚀刻制程至少包含一残余蚀刻制程。

3.如权利要求2所述的形成一沟槽的方法，其特征在于所述的残余蚀刻制程至少包含一低聚合物气体的蚀刻剂。

4.如权利要求3所述的形成一沟槽的方法，其特征在于，所述的低聚合物气体至少包含一CF₄/HBr。

5.如权利要求2所述的形成一沟槽的方法，其特征在于，所述的残余蚀刻制程至少包含一约为90至110立方厘米/秒(sccm)的总流量。

6.如权利要求2所述的形成一沟槽的方法，其特征在于，所述的残余蚀刻制程至少包含一约为5至15毫乇的压力。

7.如权利要求1所述的形成一沟槽的方法，其特征在于所述的第二蚀刻制程至少包含一顶部圆化制程。

8.如权利要求7所述的形成一沟槽的方法，其特征在于，所述的顶部圆化制程至少包含一约为20至50毫乇的压力。

9.一种形成一浅沟槽隔离的方法，其特征在于，所述形成方法至少包含下列步骤：

提供一半导体底材，其上具有一氧化物层；

形成一氮化物层于所述氧化物层上；

将一CF₄/HBr的聚合物气体当成一蚀刻剂进行一残余蚀刻制程以蚀刻所述氮化物层，且形成一开口于所述氮化物层中，并残余一所述氮化物层的残留物于所述开口中的所述氧化物层上；

将所述残留物当成一蚀刻面进行一具有一蚀刻比约大于1的顶部圆化制程以蚀刻所述残留物与所述氧化物层以及所述半导体底材，且形成一具有两弧状侧壁与一弧状底部的凹槽于所述半导体底材上；

蚀刻所述凹槽以形成一具有两圆角的浅沟槽于所述半导体底材中；与

形成所述浅沟槽隔离。

10.如权利要求9所述的浅沟槽隔离的形成方法，其特征在于，所述的残余蚀刻制程的蚀刻比约大于2。