CN101752286B

CN101752286B - 浅沟槽形成方法

Info

Publication number: CN101752286B
Application number: CN2008102045571A
Authority: CN
Inventors: 赵林林
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2008-12-09
Filing date: 2008-12-09
Publication date: 2011-07-20
Anticipated expiration: 2028-12-09
Also published as: CN101752286A

Abstract

一种浅沟槽形成方法，包括：在半导体基底上形成钝化层及图形化的抗蚀剂层；以所述图形化的抗蚀剂层为掩膜，采用第一刻蚀气体去除部分厚度的所述钝化层；以刻蚀后的所述钝化层为硬掩膜，采用异于所述第一刻蚀气体的第二刻蚀气体去除剩余的所述钝化层并刻蚀部分深度的所述半导体基底，形成所述浅沟槽。可减小甚至消除所述浅沟槽的侧壁顶端存在的尖角缺陷，继而，减小甚至消除浅沟槽隔离区顶角缺失。

Description

浅沟槽形成方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种浅沟槽形成方法。

背景技术

传统工艺中，形成浅沟槽的步骤包括，步骤11：如图1所示，在半导体基底10上形成钝化层20及图形化的抗蚀剂层30；步骤12：如图2所示，以所述图形化的抗蚀剂层30为掩膜，刻蚀所述钝化层20，形成刻蚀后的所述钝化层22；步骤13：如图3所示，以刻蚀后的所述钝化层22为硬掩膜，刻蚀部分所述半导体基底10，形成所述浅沟槽40。继而，以所述钝化层为停止层，填充并平整化所述浅沟槽；去除所述钝化层，形成浅沟槽隔离区。所述半导体基底为已定义器件有源区并需完成浅沟槽隔离的半导体衬底。

所述浅沟槽的形成工艺已成为一项较为成熟的技术，业内对此已进行了相当广泛的研究，如包含2004年9月22日公开的公开号为“CN1531056A”的中国专利申请或2003年3月19日公开的公告号为“CN1242466C”的中国专利的现有技术中公开的浅沟槽隔离技术。

通常，结合图2所示，采用包含氟碳气体(如CHF₃或CH₂F₂中的一种或其组合)的第一刻蚀气体去除所述钝化层以及过刻蚀部分厚度的所述半导体基底(下文中，将临近所述半导体基底的所述钝化层及临近所述钝化层、被过刻蚀的、部分厚度的半导体基底简称为临界区域)；结合图3所示，而采用包含溴基气体(如HBr)的第二刻蚀气体刻蚀部分深度的所述半导体基底，形成所述浅沟槽。

随着器件的临界尺寸降至65纳米，对形成的所述浅沟槽的形貌要求越来越高。

然而，实际生产发现，如图4所示，形成所述浅沟槽40后，在所述浅沟槽40的侧壁顶端存在尖角缺陷42，所述尖角缺陷42的存在，使得在后续为填充所述浅沟槽而形成垫氧化层后，覆盖所述尖角处的所述垫氧化层的厚度小于位于其他位置的所述垫氧化层的厚度，使得在执行上述平整化后进行的清洗操作时，覆盖所述尖角处的所述垫氧化层更易于被去除，并暴露所述尖角处，使得所述尖角处易于在所述清洗过程中被氧化去除，或者，在与后续操作的时间间隔内被氧化，继而在后续清洗过程中被去除，而造成浅沟槽隔离区顶角缺失。所述浅沟槽隔离区顶角缺失可能对包含所述浅沟槽的器件的电学性能或可靠性等造成潜在的影响。由此，如何减小甚至消除所述浅沟槽的侧壁顶端存在的尖角缺陷，继而，减小甚至消除所述浅沟槽隔离区顶角缺失，成为本领域技术人员着手解决的主要问题。

发明内容

本发明提供了一种浅沟槽形成方法，可减小甚至消除所述浅沟槽的侧壁顶端存在的尖角缺陷，继而，减小甚至消除所述浅沟槽隔离区顶角缺失。

本发明提供的一种浅沟槽形成方法，包括：

在半导体基底上形成钝化层及图形化的抗蚀剂层；

以所述图形化的抗蚀剂层为掩膜，采用第一刻蚀气体去除部分厚度的所述钝化层；

以刻蚀后的所述钝化层为硬掩膜，采用异于所述第一刻蚀气体的第二刻蚀气体去除剩余的所述钝化层并刻蚀部分深度的所述半导体基底，形成所述浅沟槽。

可选地，所述钝化层为氧化层和形成于其上的氮化层；可选地，所述第一刻蚀气体包含氟碳气体；可选地，所述氟碳气体包含CHF₃或CH₂F₂中的一种或其组合；可选地，所述第二刻蚀气体包含溴基气体；可选地，所述溴基气体包含HBr；可选地，所述第二刻蚀气体还包含氟基硫化气体；可选地，所述氟基硫化气体为SF₆。

与现有技术相比，上述技术方案具有以下优点：

上述技术方案提供的浅沟槽形成方法，通过采用第一刻蚀气体去除部分厚度的所述钝化层，而采用异于所述第一刻蚀气体的第二刻蚀气体去除剩余的所述钝化层并刻蚀部分深度的所述半导体基底，即通过改用第二刻蚀气体去除所述临界区域，可减少传统技术中采用第一刻蚀气体去除所述临界区域时，由于所述第一刻蚀气体对所述钝化层及所述半导体基底存在刻蚀差异，使得在刻蚀临近所述钝化层的半导体基底时，部分已去除其上钝化层的半导体基底未被去除而形成的尖角缺陷，即，通过采用利用第二刻蚀气体去除所述临界区域的浅沟槽形成方法，可减小临近所述钝化层的半导体基底和更深的半导体基底之间的刻蚀差异，继而可减小甚至消除由所述刻蚀差异导致的所述浅沟槽的侧壁顶端存在的尖角缺陷，进而，可减小甚至消除所述浅沟槽隔离区顶角缺失。

附图说明

图1-图3为说明现有技术中形成浅沟槽流程的结构示意图；

图4为说明现有技术中存在尖角缺陷的浅沟槽的结构示意图；

图5-图7为说明本发明第一实施例的形成浅沟槽流程的结构示意图；

图8为应用本发明第一实施例形成的浅沟槽结构的检测结果示意图。

具体实施方式

尽管下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应当理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列的描述应当被理解为对于本领域技术人员的广泛教导，而并不作为对本发明的限制。

为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。

在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明和权利要求书本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。

当前，实际生产中发现的浅沟槽的侧壁顶端存在的尖角缺陷及浅沟槽隔离区顶角缺失，由于其可能对包含所述浅沟槽的器件的电学性能及可靠性产生潜在的影响，已引起本领域技术人员的足够重视。

本发明的发明人分析后认为，在刻蚀所述钝化层和所述半导体基底的过程中，在临近所述钝化层的半导体基底和更深的半导体基底之间存在的刻蚀速率差异是导致上述尖角缺陷及浅沟槽隔离区顶角缺失的直接原因。

通常，传统技术中，采用第一刻蚀气体去除所述临界区域(包括临近所述半导体基底的所述钝化层及临近所述钝化层、被过刻蚀的、部分厚度的半导体基底)，而采用异于所述第一刻蚀气体的的第二刻蚀气体继续刻蚀部分深度的所述半导体基底，以形成所述浅沟槽。

本发明的发明人分析后认为，由于实践中不同的刻蚀气体对同一材料的刻蚀速率不同，因此，刻蚀不同材料时通常选用不同的刻蚀气体，选用的刻蚀气体通常对其刻蚀的材料具有较高的刻蚀速率及/或较好的刻蚀选择比。由此，传统技术中，由于所述第一刻蚀气体用以去除所述钝化层及临近所述钝化层的半导体基底，使得选用的第一刻蚀气体通常为对所述钝化层材料具有较高刻蚀速率的刻蚀气体，即，所述第一刻蚀气体对所述钝化层的刻蚀速率高于其对所述半导体基底的刻蚀速率，使得在刻蚀临近所述钝化层的半导体基底时，部分已去除其上钝化层的半导体基底未被去除，由此形成尖角缺陷。

由此，本发明的发明人提出，减小甚至消除临近所述钝化层的半导体基底和更深的半导体基底之间的刻蚀速率差异，成为去除所述尖角缺陷及浅沟槽隔离区顶角缺失的指导方向。

换言之，本发明提供的各技术方案的核心构思即为：采用第一刻蚀气体去除的仅是部分厚度的所述钝化层，而采用异于所述第一刻蚀气体的第二刻蚀气体去除剩余的所述钝化层并刻蚀部分深度的所述半导体基底，即通过改用第二刻蚀气体去除所述临界区域，以减小临近所述钝化层的半导体基底和更深的半导体基底之间的刻蚀速率差异，继而可减小甚至消除由所述刻蚀速率差异导致的所述浅沟槽的侧壁顶端存在的尖角缺陷，进而，可减小甚至消除所述浅沟槽隔离区顶角缺失。

本发明的发明人提供的浅沟槽形成方法，包括，

步骤51：如图5所示，在半导体基底100上形成钝化层120及图形化的抗蚀剂层140；

所述半导体基底100为已定义器件有源区并需完成浅沟槽隔离的半导体衬底。所述半导体基底100可利用传统的双阱工艺获得，即经由氧化生长、离子注入及退火等工序形成具有对应nmos和pmos晶体管有源区的半导体基底。显然，所述半导体基底100表面形成有氧化层(图未示)。

所述钝化层120可包含顺序形成于所述半导体基底上的氧化层和氮化层；所述氮化层可利用低压化学气相淀积(LPCVD)设备，在高温(约750摄氏度)条件下，经由氨气和二氯硅烷反应生成氮化硅(Si₃N₄)获得。所述氮化层材料包括但不限于氮化硅、氮氧化硅(SiON)或碳氮化硅(SiCN)中的一种或其组合。所述氧化层可包含二氧化硅(SiO₂、USG)、氟硅玻璃(FSG)、磷硅玻璃(PSG)、硼硅玻璃(BSG)或硼磷硅玻璃(BPSG)中的一种或其组合。所述氧化层可利用低压化学气相淀积(LPCVD)、高密度等离子体化学气相淀积(HDPCVD)或等离子体增强化学气相淀积(PECVD)等设备获得。形成所述钝化层的过程所包含的沉积、研磨及检测等步骤，具体可应用任何传统的工艺，在此不再赘述。

对所述抗蚀剂层执行涂覆、烘干、光刻、曝光及检测等操作后，形成所述图形化的抗蚀剂层140，相关工艺可应用各种传统的方法，应用的所述抗蚀剂层可选用任何可应用于半导体制程中的抗蚀剂材料，在此均不再赘述。

步骤52：如图6所示，以所述图形化的抗蚀剂层140为掩膜，采用第一刻蚀气体去除部分厚度的所述钝化层120；

可采用干法(如等离子体刻蚀工艺)或湿法工艺去除部分厚度的所述钝化层120；通常，以刻蚀后的所述钝化层120作为后续执行半导体基底刻蚀操作时的硬掩膜，可减少以所述图形化的抗蚀剂层为掩膜刻蚀所述半导体基底是产生的光学效应，优化刻蚀效果。

通常，所述第一刻蚀气体选用对所述钝化层具有较高的刻蚀速率及/或较好的刻蚀选择比的刻蚀气体。具体地，所述钝化层包含氧化层和形成于其上的氮化层时，所述第一刻蚀气体可包含氟碳气体；所述氟碳气体可包含CHF₃或CH₂F₂中的一种或其组合。

作为示例，若传统的刻蚀所述临界区域的工艺条件(供应商LAM KIYO提供的刻蚀机台)为：反应腔室压力为5mT、解离功率为500W、偏压为300V，刻蚀气体中包含流量为120sccm的CHF₃以及适量的He和O₂的辅助气体，反应时间为5秒时，那么，本实施例中，应用所述第一刻蚀气体刻蚀所述临界区域的工艺条件(供应商LAM KIYO提供的刻蚀机台)可为：反应腔室压力为10mT、解离功率为850W、偏压为70V，刻蚀气体中包含流量为90sccm的CHF₃、20sccm的CH₂F₂以及适量的He和O₂的辅助气体，反应时间为7秒。

换言之，传统工艺中，刻蚀所述临界区域时选用的刻蚀气体及工艺条件是综合考虑选用的刻蚀气体在刻蚀钝化层材料和半导体基底材料时的性能的结果；而在本实施例中，刻蚀所述临界区域时选用的刻蚀气体及工艺条件是考虑其在刻蚀钝化层材料时的性能的结果；因此，相比于传统工艺，本实施例中，所述第一刻蚀气体的成分及各成分的含量、以及其他工艺条件可略有不同。

步骤53：如图7所示，以刻蚀后的所述钝化层120为硬掩膜，采用异于所述第一刻蚀气体的第二刻蚀气体去除剩余的所述钝化层120并刻蚀部分深度的所述半导体基底100，形成所述浅沟槽160。

通常，所述第二刻蚀气体选用对所述半导体基底具有较高的刻蚀速率及/或较好的刻蚀选择比的刻蚀气体。具体地，所述半导体基底材料为单晶硅时，所述第二刻蚀气体包含溴基气体；所述溴基气体包含HBr；所述第二刻蚀气体还包含氟基硫化气体；所述氟基硫化气体为SF₆。

作为示例，若传统的刻蚀所述临界区域的工艺条件(供应商LAM KIYO提供的刻蚀机台)为：反应腔室压力为5mT、解离功率为500W、偏压为300V，刻蚀气体中包含流量为120sccm的CHF₃以及适量的He和O₂的辅助气体，反应时间为5秒时，那么，本实施例中，应用所述第二刻蚀气体刻蚀所述临界区域的工艺条件(供应商LAM KIYO提供的刻蚀机台)可为：反应腔室压力为15mT、解离功率为1200W、偏压为150V，刻蚀气体中包含流量为350sccm的HBr以及适量的He和O₂的辅助气体，反应时间为7秒。

上述实施例仅为将本发明要求保护的技术方案应用于实践的一种具体选择，而实践中，第二刻蚀气体可为异于所述第一刻蚀气体的任意刻蚀气体，如，氯基气体、氟基气体或惰性气体；强调的是，在去除所述临界区域和部分深度的所述半导体基底时选用的刻蚀气体相同(即，均为第二刻蚀气体)，所述刻蚀气体可为去除所述半导体基底时的主刻蚀气体或其他可对所述半导体基底进行刻蚀操作的气体。换言之，在要求保护的技术方案中，强调的是，利用所述第一刻蚀气体去除的材料仅为钝化层，利用所述第二刻蚀气体去除的材料为钝化层和半导体基底，区别于传统技术(利用所述第一刻蚀气体去除的材料包括钝化层和半导体基底，利用所述第二刻蚀气体去除的材料仅为半导体基底)，即，通过改变应用不同的刻蚀气体时的分界方式，使得在刻蚀所述半导体基底时仅采用一种刻蚀气体(即第二刻蚀气体)，消除传统技术中由于在刻蚀所述半导体基底的不同阶段选用的刻蚀气体不同而导致的刻蚀差异(不限于刻蚀速率及/或刻蚀选择比导致的差异)。需说明的是，图7中的虚线以下被去除的部分即为应用第二刻蚀气体执行刻蚀操作后去除的部分。术语“异于”意指所述第一刻蚀气体与第二刻蚀气体中至少有部分主刻蚀气体(如所述第一刻蚀气体中包含的氟碳气体以及所述第二刻蚀气体中包含的溴基气体)的成分不同。

为验证上述技术方案对折点缺陷的改进效果，本发明的发明人对应用上述优选方案获得的浅沟槽进行了测试(利用光学显像设备)，如图8所示，应用传统工艺形成的浅沟槽存在尖角缺陷42(如图4所示)时，换用上述实施例中提供的方法后，形成的浅沟槽中存在的尖角明显42变小，即所述尖角缺陷得以明显改善；

此外，由于在形成所述浅沟槽后，在为形成浅沟槽隔离区而填充所述浅沟槽时，需预先形成覆盖所述浅沟槽的垫氧化层，形成的所述垫氧化层最好分布均匀，以避免在执行后续平整化后进行的清洗操作时，覆盖所述尖角处的所述垫氧化层更早地被去除，而暴露所述尖角处，继而使得所述尖角处易于在所述清洗过程中被氧化去除，或者，在与后续操作的时间间隔内被氧化，继而在后续清洗过程中被去除，而造成浅沟槽隔离区顶角缺失。

对于65纳米工艺，所述垫氧化层的厚度可为110埃，而应用传统工艺时，覆盖所述尖角处的所述垫氧化层通常只有80埃，厚度不均匀所述垫氧化层易于导致上述尖角缺陷及浅沟槽隔离区顶角缺失；而换用上述实施例中提供的方法后，覆盖所述尖角处的所述垫氧化层的厚度可提升至100埃，所述垫氧化层的厚度均匀性被大大提高，利于减小甚至消除上述尖角缺陷及浅沟槽隔离区顶角缺失。

通过采用第一刻蚀气体去除部分厚度的所述钝化层，而采用异于所述第一刻蚀气体的第二刻蚀气体去除剩余的所述钝化层并刻蚀部分深度的所述半导体基底，即通过改用第二刻蚀气体去除所述临界区域，可减少传统技术中采用第一刻蚀气体去除所述临界区域时，由于所述第一刻蚀气体对所述钝化层的刻蚀速率高于其对所述半导体基底的刻蚀速率，使得在刻蚀临近所述钝化层的半导体基底时，部分已去除其上钝化层的半导体基底未被去除而形成的尖角缺陷，即，通过采用利用第二刻蚀气体去除所述临界区域的浅沟槽形成方法，可减小临近所述钝化层的半导体基底和更深的半导体基底之间的刻蚀速率差异，继而可减小甚至消除由所述刻蚀速率差异导致的所述浅沟槽的侧壁顶端存在的尖角缺陷，进而，可减小甚至消除所述浅沟槽隔离区顶角缺失。

需强调的是，未加说明的步骤均可采用传统的方法获得，且具体的工艺参数根据产品要求及工艺条件确定。

尽管通过在此的实施例描述说明了本发明，和尽管已经足够详细地描述了实施例，申请人不希望以任何方式将权利要求书的范围限制在这种细节上。对于本领域技术人员来说另外的优势和改进是显而易见的。因此，在较宽范围的本发明不限于表示和描述的特定细节、表达的设备和方法和说明性例子。因此，可以偏离这些细节而不脱离申请人总的发明概念的精神和范围。

Claims

1.一种浅沟槽形成方法，其特征在于，包括：

在半导体基底上形成钝化层及图形化的抗蚀剂层；

以刻蚀后的所述钝化层为硬掩膜，采用异于所述第一刻蚀气体的第二刻蚀气体去除剩余的所述钝化层并刻蚀部分深度的所述半导体基底，形成所述浅沟槽；

其中，所述第一刻蚀气体是对所述钝化层具有较高的刻蚀速率及较好的刻蚀选择比的刻蚀气体，第二刻蚀气体是对所述半导体基底具有较高的刻蚀速率及较好的刻蚀选择比的刻蚀气体。

2.根据权利要求1所述的浅沟槽形成方法，其特征在于：所述钝化层为氧化层和形成于其上的氮化层。

3.根据权利要求1所述的浅沟槽形成方法，其特征在于：所述第一刻蚀气体包含氟碳气体。

4.根据权利要求3所述的浅沟槽形成方法，其特征在于：所述氟碳气体包含CHF₃或CH₂F₂中的一种或其组合。

5.根据权利要求3所述的浅沟槽形成方法，其特征在于：所述第二刻蚀气体包含溴基气体。

6.根据权利要求5所述的浅沟槽形成方法，其特征在于：所述溴基气体包含HBr。

7.根据权利要求5或6中任一项所述的浅沟槽形成方法，其特征在于：所述第二刻蚀气体还包含氟基硫化气体。

8.根据权利要求7所述的浅沟槽形成方法，其特征在于：所述氟基硫化气体为SF₆。