KR100224782B1 - 반도체의 소자의 소자분리 방법 - Google Patents

반도체의 소자의 소자분리 방법 Download PDF

Info

Publication number
KR100224782B1
KR100224782B1 KR1019960080222A KR19960080222A KR100224782B1 KR 100224782 B1 KR100224782 B1 KR 100224782B1 KR 1019960080222 A KR1019960080222 A KR 1019960080222A KR 19960080222 A KR19960080222 A KR 19960080222A KR 100224782 B1 KR100224782 B1 KR 100224782B1
Authority
KR
South Korea
Prior art keywords
etching
forming
trench
polymer
device isolation
Prior art date
Application number
KR1019960080222A
Other languages
English (en)
Other versions
KR19980060855A (ko
Inventor
이동덕
김충배
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960080222A priority Critical patent/KR100224782B1/ko
Publication of KR19980060855A publication Critical patent/KR19980060855A/ko
Application granted granted Critical
Publication of KR100224782B1 publication Critical patent/KR100224782B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 소자분리 방법에 관한 것으로, 트랜치 형성을 위한 하부 질화막 식각시 그 측벽에 다량의 폴리머를 형성시키고, 상기 폴리머를 식각 장벽으로 사용하여 트랜치 입구부에 단차가 형성되도록 함으로써, 트랜치 내부의 산화막 충진을 용이하게 함과 아울러, 이후 공정에서의 활성영역과 필드영역의 토포그라피를 완화시킴으로써 소자 특성을 향상시켜 반도체 소자의 제조공정수율 및 신뢰성을 향상시킬 수 있다.

Description

반도체의 소자의 소자분리 방법
본 발명은 반도체 소자의 소자 분리 방법에 관한 것으로, 특히 트랜치를 이용한 소자분리 공정에서 트랜치의 프로파일(Pro(ire)을 개선시킴에 의해 반도체 소자의 제조공정 수율 및 신뢰성을 향상시킬 수 있는 반도체 소자의 소자분리 방법에 관한 것이다.
일반적으로 고집적 반도체의 소자의 제조공정으로 트랜치를 이용한 소자분리 공정이 사용되고 있다.
상기 종래 기술에 따라 트랜치를 이용한 소자분리를 위한 공정 단계를 제1a도 내지 제1d도에 도시하였다.
제1a도를 참조하면, 반도체 기판(11) 상부에 패드 산화막(12)과, 질화막(13)을 차례로 소정두께 만큼 형성하고, 상기 질화막(13) 상부에 소자분리 마스크(14)를 형성한다.
제1b도를 참조하면, 상기 소자분리 마스크(14)를 사용하여 하부의 질화막(13), 패드 산화막(12)을 차례로 식각한 후, 하부의 노출된 반도체 기판(11)을 소정깊이만큼 식각하여 트랜치(15)를 형성한다.
제1c도를 참조하면, 상부의 소자분리 마스크(14)를 제거한다.
상기와 같이 트랜치를 이용한 종래의 소자분리 공정에 있어서,주요 핵심기술은 트랜치 형성을 위한 반도체 기판(11)을 식각하는 공정과, 상기 형성된 트랜치(15) 내부에 소자분리용 산화막을 충진(refill) 시키는 공정 그리고 증착된 산화막을 평탄 화시키는 연마공정(CMP ; Chemical-Mechanical Polishing)등이다.
특히 상기의 주요 공정중 식각공정에 의해 형성된 트랜치의 프fh파일은 이후 공정인 산화막 충진 공정에 영향을 줄 뿐 아니라, 소자의 특성에 관계되는 중요한 인자이다.
그러나 종래의 기술에 따른 트랜치 형성공정은 질화막과 반도체 기판을 바로 식각하며, 트랜치 하부면을 라운드(Round) 처리해 주는 것이 통례였고, 이 경우 산화막의 충진이 어려워질 뿐만 아니라 이후의 공정에서 소자의 활성영역과 필드영역 사이에 형성되는 날카로운 에지(Edge)와 높은 단차(Topography)의 형성에 의해 소자의 특성이 저하되어 반도체 소자의 제조공정 수율 및 신뢰성을 저하시키게 되는 문제점이 있다.
따라서 본 발명은 상기의 문제점을 해결하기 위하여 질화막 식각시 폴리머 (polymer)를 형성시키고, 상기 폴리머를 식각 장벽으로 사용하여 트랜치 입구부에단이 진 형상으로 형성함에 의해 소자분리 산화막의 충진을 용이하게 함과 아울러, 이후 공정에서의 활성영역과 필드영역의 토포그라피(Toㅁography)를 완화시켜 소자 특성을 향상시키는 반도체 소자의 소자분리 방법을 제공함에 그 목적이 있다.
제1a도 내지 제1d도는 종래 기술에 따른 반도체 소자의 소자분리 공정도.
제28도 내지 제26도는 본 발명의 기술에 따른 반도체 소자의 소자분리 공정도.
* 도면의 주요부분에 대한 부호의 설명
11, 21 : 반도체 기판 12, 22 : 패드 산화막
13, 23 : 질화막 14, 34 : 소자분리 마스크
15, 26 : 트랜치 25 : 폴리머
27 : 단차부
상기 목적을 달성하기 위하여 본 발명에서는, 반도체 기판 상부에 패드 산화막과 질화막을 소정두께만큼 차례로 형성하는 단계와, 소자분리 마스크를 사용하여 상기 질화막파 패드 산화막을 식각하여 소자분리를 위한 피식각층 형성시 식각된 질화막의 양 측벽에 다량의 폴리머를 형성하는 단계와, 상기 폴리머플 식각장벽으로 하여 노출된 반도체 기판을 식각하여 소정깊이의 트랜치를 형성하는 단계와, 상부의 소자분리 마스크와 폴리머를 제거하는 단계와, 세정공정을 실시하여 트랜치 프로파일을 완성하는 단계로 구성되는 반도체 소자의 소자분리 방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 적합한 실시예에 대한 상세한 설명을 하기로 한다.
제2a도 내지 제2d도는 본 발명의 방법에 따른 반도체 소자의 소자분리 공정단 계를 도시한 단면도이다.
제2a도를 참조하면, 반도체 기판(21)에 패드 산화막(22)과 질화막(23)을 각각 30∼3000 Å과 1000∼3000Å의 두께로 연이어 증착하고, 상기 질화막 상부에 포토레 지스트를 증착한 후 마스크 작업을 거쳐 소자분리 마스크(24)를 형성한다.
제2b도를 참조하면, 상기 소자분리 마스크(24)를 사용하여 하부의 질화막(23) 을 식각할시 식각된 질화막(23)의 양 측벽에 다량의 폴리머(25)를 형성시킨다.
상기 식각된 형성된 폴리머(25)는 그 두께가 얇지만, 식각장비의 파워 (power), 식각챔버내의 압력, 그리고 식각시의 가스 농도등을 조절함에 의해 폴리머의 두께를 200Å이상으로 형성할 수 있다.
이때 상기 사용되는 식각가스로는 CHF3/CF4를 사용한다.
예컨데 상기 폴리머의 형성을 위한 식각챔버내의 식각조건을 압력 10∼30mT, 파워 400∼600W, 식각가스비(CHF3/CF4)를 1이상으로 하여 식각함으로써 원하는 폴리머의 두께를 얻을 수 있다.
제2c도를 참조하면, 상기 제2b도의 상태, 즉 식각된 질화막(23)의 양측벽에 폴리머(25)가 형성된 상태에서 트랜치 식각을 한다.
이때 반도체 기판(21)의 상부 즉 트랜치(26)의 입구부에는 단차부(27)가 형성 되어지며, 상기 단차의 두께(a)는 50∼500Å로 하고, 트랜치(26)의 깊이는 2000∼5000효Å정도로 한다.
제2d도를 참조하면, 상부의 소자분리 마스크(24)를 제거하고 습식세정 공정을 거쳐 치종 트랜치 형성을 완료한다.
이상 상술한 바와같이 본 발명에 따른 반도체 소자의 소자분리 공정은 트랜치 형성을 위한 하부 질화막 식각시 그 측벽에 다량의 폴리머를 형성시키고, 상기 폴리머를 식각 장벽으로 사용하여 트랜티 입구부에 단이 진 형상으로 형성함으로써, 트랜치 내부의 산화막 충진을 용이하게 함과 아울러, 이후 공정에서의 활성영역과 필드영역의 토포그라피를 완화시켜 소자 특성을 향상시켜 반도체 소자의 제조공정 수율 및 신뢰성을 향상시킬 수 있다.

Claims (5)

  1. 반도체 기판 상부에 패드 산화막과 질화막을 소정두께만큼 차례로 형성하는 단계와, 소자분리 마스크를 사용하여 상기 질화막과 패드 산화막을 식각하여 소자분리를 위한 피식각층 형성시 식각된 질화막의 양 측벽에 다량의 폴리머를 형성하는 단계와, 상기 폴리머를 식각장벽으로 하여 노출된 반도체 기판을 식각하여 소정깊이의 트랜치를 형성하는 단계와, 상부의 소자분리 마스크와 폴리머를 제거하는 단계와, 세정공정을 실시하여 트랜치 프로파일을 완성하는 단계로 구성되는 것을 특징으로 하는 반도체 소자의 소자분리 방법.
  2. 제1항에 있어서, 상기 트랜치 입구에 형성되는 단차의 두께는 50∼500Å인 것을 특징으로 하는 반도체 소자의 소자분리 방법.
  3. 제1항에 있어서, 상기 폴리머 형성을 위한 식각조건으로 사용되는 식각가스의 식각비나 압력을 조절하여 형성하는 것을 특징으로 하는 반도체 소자의 소자분리 방법.
  4. 제3항에 있어서, 상기 식각시 사용되는 가스는 CHF3, CF4인 것을 특징 으로 하는 반도체 소자의 소자분리 방법.
  5. 제1항에 있어서, 상기 폴리머의 형성을 위한 식각챔버내의 식각조건을 압력 10∼30mT, 파워 400∼600W, 식각가스비(CHF3/CF4)를 1이상으로 하는 것을 특징으로 하는 반도체 소자의 소자분리 방법.
KR1019960080222A 1996-12-31 1996-12-31 반도체의 소자의 소자분리 방법 KR100224782B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960080222A KR100224782B1 (ko) 1996-12-31 1996-12-31 반도체의 소자의 소자분리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960080222A KR100224782B1 (ko) 1996-12-31 1996-12-31 반도체의 소자의 소자분리 방법

Publications (2)

Publication Number Publication Date
KR19980060855A KR19980060855A (ko) 1998-10-07
KR100224782B1 true KR100224782B1 (ko) 1999-10-15

Family

ID=19493477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960080222A KR100224782B1 (ko) 1996-12-31 1996-12-31 반도체의 소자의 소자분리 방법

Country Status (1)

Country Link
KR (1) KR100224782B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419026B1 (ko) * 1996-12-31 2004-05-22 주식회사 하이닉스반도체 반도체소자의소자분리방법
KR100694984B1 (ko) * 2000-12-22 2007-03-14 주식회사 하이닉스반도체 반도체 소자의 제조방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100429421B1 (ko) * 2000-08-12 2004-04-29 김승준 반도체 소자 분리 공정을 위한 얕은 트렌치 형성
WO2002015262A1 (en) * 2000-08-12 2002-02-21 Seung Joon Kim Method of isolating semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419026B1 (ko) * 1996-12-31 2004-05-22 주식회사 하이닉스반도체 반도체소자의소자분리방법
KR100694984B1 (ko) * 2000-12-22 2007-03-14 주식회사 하이닉스반도체 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR19980060855A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
KR100480897B1 (ko) 반도체소자의 소자분리막 형성방법
KR100386946B1 (ko) 트렌치 소자 분리형 반도체 장치의 형성방법
US6395620B1 (en) Method for forming a planar surface over low density field areas on a semiconductor wafer
EP1107308A1 (en) Methods for fabricating a multilevel interconnection for an integrated circuit device utilizing a selective overlayer
KR100224782B1 (ko) 반도체의 소자의 소자분리 방법
US7754579B2 (en) Method of forming a semiconductor device
JPH10116904A (ja) 半導体装置の製造方法
KR100390838B1 (ko) 반도체 소자의 랜딩 플러그 콘택 형성방법
KR100278883B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR19990004561A (ko) 반도체 소자의 소자분리막 제조방법
KR100881837B1 (ko) 반도체 소자의 스토리지 노드 컨택 형성 방법
KR20000003920A (ko) 반도체 장치 제조 방법
KR100567028B1 (ko) 산화를 이용하여 얕은 트렌치 아이솔레이션의 프로파일을개선하는 방법
KR100586072B1 (ko) 얕은 트렌치 아이솔레이션 코너의 모우트 개선방법
KR100745058B1 (ko) 반도체 소자의 셀프 얼라인 콘택홀 형성방법
KR100318262B1 (ko) 반도체 소자의 얼라인먼트 키 형성방법
KR100800106B1 (ko) 반도체 소자의 트렌치 절연막 형성 방법
KR20040056204A (ko) 폴리 실리콘 산화막을 이용한 에지 모트 방지방법
KR100763702B1 (ko) 폴리 스트링거를 방지하는 반도체 소자의 ｓｔｉ형성 방법
KR100743619B1 (ko) 반도체장치의 트렌치 형성방법
KR100674901B1 (ko) 반도체 소자의 게이트 형성방법
KR100480896B1 (ko) 반도체소자의 소자분리막 형성방법
KR100190065B1 (ko) 트렌치 소자분리방법
KR20030092525A (ko) 반도체 소자의 콘택홀 형성 방법
KR19980045858A (ko) 트렌치 소자격리구조(sti) 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee