CN104752159B - 基片刻蚀方法 - Google Patents

基片刻蚀方法 Download PDF

Info

Publication number
CN104752159B
CN104752159B CN201310750556.8A CN201310750556A CN104752159B CN 104752159 B CN104752159 B CN 104752159B CN 201310750556 A CN201310750556 A CN 201310750556A CN 104752159 B CN104752159 B CN 104752159B
Authority
CN
China
Prior art keywords
substrate
lithographic method
etch step
main etch
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310750556.8A
Other languages
English (en)
Other versions
CN104752159A (zh
Inventor
张君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing North Microelectronics Co Ltd
Original Assignee
Beijing North Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing North Microelectronics Co Ltd filed Critical Beijing North Microelectronics Co Ltd
Priority to CN201310750556.8A priority Critical patent/CN104752159B/zh
Publication of CN104752159A publication Critical patent/CN104752159A/zh
Application granted granted Critical
Publication of CN104752159B publication Critical patent/CN104752159B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种基片刻蚀方法,其包括以下步骤:第一主刻蚀步骤,通过提高偏压功率来使基片形成沟槽形貌;第二主刻蚀步骤,通过降低偏压功率来减小在沟槽底部形成的凹槽;过刻蚀步骤,用于修饰基片的沟槽形貌;其中,在掩膜开始横向收缩时停止第一主刻蚀步骤,同时开始进行第二主刻蚀步骤。本发明提供的基片刻蚀方法,其可以在保证获得理想的基片形貌的基础上,提高基片沟槽底部的平整性。

Description

基片刻蚀方法
技术领域
本发明涉及微电子技术领域,特别涉及一种基片刻蚀方法。
背景技术
PSS(Patterned Sapp Substrates,图形化蓝宝石基片)技术是目前普遍采用的一种提高GaN(氮化镓)基LED器件的出光效率的方法。在进行PSS工艺的过程中,其通常在基片上生长干法刻蚀用掩膜,并采用光刻工艺将掩膜刻出图形;然后采用ICP技术刻蚀基片表面,以形成需要的图形,再去除掩膜,并采用外延工艺在刻蚀后的基片表面上生长GaN薄膜。刻蚀工艺所获得的基片沟槽底部的平整性越好,越有利于后续的外延工艺,外延GaN薄膜的晶体质量越高。
目前,在采用电感耦合等离子体(Inductively Coupled Plasma,以下简称ICP)设备对基片表面进行刻蚀时,通常采用BCl3(氯化硼)作为刻蚀气体,且PSS刻蚀工艺包括两个步骤,即:主刻蚀步骤和过刻蚀步骤。其中,主刻蚀步骤采用较大流量的BCl3、较高的腔室压力以及较低的偏压功率,用以控制工艺的刻蚀速率和刻蚀选择比,其典型的工艺参数为:反应腔室的腔室压力为3~5mT;激励功率为2000~2400W;偏压功率为100~300W;BCl3的流量为50~150sccm;工艺时间为25~35min。过刻蚀步骤采用较小流量的BCl3、较低的腔室压力以及较高的偏压功率,用以起到修饰基片形貌的作用,其典型的工艺参数为:反应腔室的腔室压力的范围在1.5~2mT;激励功率的范围在1400~2400W;偏压功率的范围在400~700W;BCl3的流量范围在30~100sccm;工艺时间为5~15min。
上述PSS刻蚀工艺在实际应用中不可避免地存在以下问题,即:在进行主刻蚀步骤时,由BCl3在辉光放电的条件下离化生成的离化粒子,其所含的BClx粒子的数量较多,而Cl自由基的数量较少,导致起物理刻蚀作用的高能离子所占比例高于起化学刻蚀作用的自由基所占比例,这使得溅射至沟槽底部的离子流的密度较大,并且由于沟槽侧壁会将溅射至其上的离子流朝向侧壁与底部的拐角处反射,导致该拐角处因离子流的密度增大而受到更多的刻蚀,从而随着刻蚀时间的积累,最终在该拐角处形成凹槽(Trench),如图1所示,这会导致基片沟槽的底部不平整,从而给后续的外延工艺产生不良影响,降低了外延薄膜的质量。
为此,人们对上述基片刻蚀方法进行了改进,即:在主刻蚀步骤中采用较低的激励功率,这可以减少离化粒子中高能离子所占比例,以使高能离子和自由基的比例趋于平衡,从而可以提高沟槽底部的平整性。然而,在主刻蚀步骤中采用较低的激励功率又会产生如下问题:
其一,如图2A和2B所示,分别为不同的激励功率所对应的刻蚀速率和刻蚀选择比的曲线图。由图可以看出,刻蚀速率和刻蚀选择比会随着激励功率的增大(减小)而增大(减小),因此,若在主刻蚀步骤中采用较低的激励功率,则会导致刻蚀速率和刻蚀选择比降低,从而造成工艺调节窗口减小,进而降低了工艺的灵活性。
其二,随着工艺时间的增加,基片表面上的掩膜相对的两个侧壁会朝向彼此横向收缩,导致掩膜的宽度逐渐变窄,这使得基片侧壁因掩膜的横向收缩而出现拐点,如图3所示。在这种情况下,由于上述基片刻蚀方法在主刻蚀步骤中始终采用较低的激励功率,这会导致掩膜提前收缩,使得拐点的高度降低,从而造成获得的基片形貌不理想。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一,提出了一种基片刻蚀方法,其可以在保证获得理想的基片形貌的基础上,提高基片沟槽底部的平整性。
为实现本发明的目的而提供一种基片刻蚀方法,包括以下步骤:
第一主刻蚀步骤,通过提高偏压功率来使基片形成沟槽形貌;
第二主刻蚀步骤,通过降低偏压功率来减小在沟槽底部形成的凹槽;
过刻蚀步骤,用于修饰基片的沟槽形貌;
其中,在掩膜开始横向收缩时停止所述第一主刻蚀步骤,同时开始进行所述第二主刻蚀步骤。
优选的,在所述第一主刻蚀步骤中,所述偏压功率的取值范围在300~700W。
优选的,在所述第二主刻蚀步骤中,所述偏压功率的取值范围在100~200W。
优选的,在所述第一、第二主刻蚀步骤中,向反应腔室通入的刻蚀气体包括BCl3和氟化物气体的混合气体。
优选的,所述BCl3的流量的取值范围在80~100sccm;所述氟化物气体的流量的取值范围在5~20sccm。
优选的,所述氟化物气体包括三氟氢化碳、氟氢化碳、三氟化氮和氟硫化合物中的一种或多种。
优选的,在所述过刻蚀步骤中,向反应腔室通入的刻蚀气体包括BCl3
优选的,所述BCl3的流量的取值范围在80~100sccm。
优选的,在所述第一主刻蚀步骤中,刻蚀时间的取值范围在5~15min。
优选的,在所述第二主刻蚀步骤中,刻蚀时间的取值范围在20~30min。
本发明具有以下有益效果:
本发明提供的基片刻蚀方法,其将主刻蚀步骤进一步分为两个步骤,即:通过借助第一主刻蚀步骤来使基片形成沟槽形貌,由于第一主刻蚀步骤采用较高的偏压功率,这可以使掩膜提前开始横向收缩,从而可以降低拐点的高度,进而有利于形成理想的基片形貌。在掩膜开始横向收缩时停止上述第一主刻蚀步骤,同时开始进行第二主刻蚀步骤,由于沟槽底部形成的凹槽的现象主要出现在掩膜开始横向收缩之后的刻蚀阶段,因而通过在该刻蚀阶段进行采用较低的偏压功率的第二主刻蚀步骤,较低的偏压功率可以减小起物理刻蚀作用的高能离子对沟槽底部的轰击,从而可以减小在沟槽底部形成的凹槽,进而可以提高基片沟槽底部的平整性。
附图说明
图1为采用现有的刻蚀方法刻蚀基片获得的沟槽底部的扫描电镜图;
图2A为不同的激励功率所对应的刻蚀速率的曲线图;
图2B为不同的激励功率所对应刻蚀选择比的曲线图;
图3为在刻蚀过程中基片形貌出现拐点的过程示意图;
图4为本发明实施例提供的基片刻蚀方法的流程框图;
图5为在沟槽底部出现凹槽现象的原理图;
图6为采用不同偏压功率刻蚀基片获得的沟槽底部的扫描电镜图;
图7为不同刻蚀时间的沟槽底部的扫描电镜图;以及
图8为不同刻蚀时间的基片形貌的扫描电镜图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案,下面结合附图来对本发明提供的基片刻蚀方法进行详细描述。
在下述第一、第二主刻蚀步骤中,均采用下述过程刻蚀基片,且仅是采用的工艺参数不同。刻蚀基片的具体过程为,即:向反应腔室通入刻蚀气体,并开启激励电源(例如射频电源),激励电源向反应腔室施加激励功率,以使反应腔室内的刻蚀气体激发形成等离子体;开启偏压电源,偏压电源向基片施加偏压功率,以使等离子体刻蚀基片,直至对基片刻蚀预定刻蚀深度。工艺参数主要包括刻蚀气体的种类和流量、激励功率、偏压功率、工艺气压(即,反应腔室的腔室压力)以及刻蚀时间等。此外,过刻蚀步骤的具体过程与上述主刻蚀步骤相类似,也仅是所采用的工艺参数不同,以起到修饰基片的沟槽形貌的作用。
图4为本发明实施例提供的基片刻蚀方法的流程框图。请参阅图4,该基片刻蚀方法包括以下步骤:
第一主刻蚀步骤,通过提高偏压功率来使基片形成沟槽形貌;在掩膜开始横向收缩时停止第一主刻蚀步骤,同时开始进行第二主刻蚀步骤。
第二主刻蚀步骤,通过降低偏压功率来减小在沟槽底部形成的凹槽;
过刻蚀步骤,用于修饰基片的沟槽形貌。
下面结合图5-图7详细描述偏压功率和刻蚀时间对基片沟槽底部平整性的影响。在刻蚀初始阶段,等离子体中的离子大多分布在掩膜(例如光刻胶)的上部,这些离子中的大部分离子沿竖直方向向下刻蚀,其余的一小部分离子倾斜于竖直方向向下刻蚀,如图5中的左图所示。因此,在该刻蚀初始阶段,沟槽底部不会出现凹槽。随着刻蚀时间的积累、刻蚀深度逐渐增加,基片形貌会出现拐点,这是因为:侧壁的斜率在掩膜开始横向收缩的前后不同,即,在掩膜开始横向收缩之前形成的侧壁斜率高于掩膜开始横向收缩之后形成的侧壁斜率,因此,若能够使掩膜提前开始横向收缩,则可以降低拐点的高度,较低的拐点高度有助于获得理想的基片形貌。如图7所示,在刻蚀时间进行到15min时,基片形貌会出现拐点;如图6所示,在刻蚀时间进行到15min之前,沟槽底部均未出现凹槽。
基于上述原理,本发明提供的基片刻蚀方法在刻蚀初始阶段,即,在掩膜开始横向收缩之前进行上述第一主刻蚀步骤,该步骤通过采用较高的偏压功率,可以使掩膜提前开始横向收缩,从而可以降低拐点的高度,进而有利于形成理想的基片形貌。优选的,偏压功率的取值范围在300~700W;刻蚀时间的取值范围在5~15min。
随着刻蚀时间的积累、刻蚀深度逐渐增加,掩膜开始横向收缩,且掩膜厚度会越来越小,从而基片沟槽的侧壁角度会越来越小,而且,由于沟槽侧壁的下部以及底部存在电子,其会向等离子体中的离子施加朝向沟槽侧壁的力,以使该离子受到倾斜于竖直方向向下的偏转合力,如图5中的右图所示,导致沟槽底部因离子流的密度增大而受到更多的刻蚀,从而最终在沟槽底部(底部与侧壁之间的拐角处)形成凹槽(Trench),如图6所示,在刻蚀时间进行到20min时,沟槽底部出现凹槽。因此,沟槽底部形成的凹槽的现象主要出现在掩膜开始横向收缩之后的刻蚀阶段。
如图8所示,在掩膜开始横向收缩之后的刻蚀阶段,当偏压功率为200W时,沟槽底部没有形成凹槽;当偏压功率分别为300W和400W时,沟槽底部已形成凹槽,且偏压功率为400W时出现的凹槽深度比偏压功率为300W时出现的凹槽深度大,由此可知,在掩膜开始横向收缩之后的刻蚀阶段,偏压功率越小,沟槽底部形成的凹槽越小;反之,则越大。
基于上述原理,本发明提供的基片刻蚀方法在掩膜开始横向收缩时停止上述第一主刻蚀步骤,同时开始进行第二主刻蚀步骤。该步骤通过采用较低的偏压功率,可以减小起物理刻蚀作用的高能离子对沟槽底部的轰击,从而可以减小在沟槽底部形成的凹槽,进而可以提高基片沟槽底部的平整性。优选的,偏压功率的取值范围在100~200W;刻蚀时间的取值范围在20~30min。
另外,在第一、第二主刻蚀步骤中,向反应腔室通入的刻蚀气体包括BCl3和氟化物气体的混合气体。其中,BCl3作为主刻蚀气体的流量较大,而氟化物气体作为辅助气体流量较小,氟化物气体可以包括CHF3(三氟氢化碳)、CHF(氟氢化碳)、NF3(三氟化氮)和SxFy(氟硫化合物)中的一种或多种。优选地,BCl3的流量的取值范围在80~100sccm;氟化物气体的流量的取值范围在5~20sccm。此外,激励电源输出激励功率的取值范围在1400~2400W;反应腔室的腔室压力的取值范围在1.5~4mT。
在过刻蚀步骤中,刻蚀气体包括BCl3,优选的,过刻蚀步骤相对于第一、第二主刻蚀步骤可以采用较小的刻蚀气体流量、较低的腔室压力和偏压功率,用以起到修饰基片形貌的作用,即,调节沟槽侧壁形貌及倾斜角度,以获得理想的基片形貌。优选地,过刻蚀步骤的工艺参数为:BCl3的流量的取值范围在80~100sccm;反应腔室的腔室压力的范围在1.5~4mT;激励电源输出激励功率的取值范围在1400~2000W;偏压电源输出偏压功率的范围在300~500W;刻蚀时间的取值范围在5~10min。
综上所述,本发明实施例提供的基片刻蚀方法,其通过借助第一主刻蚀步骤来使基片形成沟槽形貌,由于第一主刻蚀步骤采用较高的偏压功率,这可以使掩膜提前开始横向收缩,从而可以降低拐点的高度,进而有利于形成理想的基片形貌。在掩膜开始横向收缩时停止上述第一主刻蚀步骤,同时开始进行第二主刻蚀步骤,由于沟槽底部形成的凹槽的现象主要出现在掩膜开始横向收缩之后的刻蚀阶段,因而通过在该刻蚀阶段进行采用较低的偏压功率的第二主刻蚀步骤,较低的偏压功率可以减小起物理刻蚀作用的高能离子对沟槽底部的轰击,从而可以减小在沟槽底部形成的凹槽,进而可以提高基片沟槽底部的平整性。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。

Claims (8)

1.一种基片刻蚀方法,其特征在于,包括以下步骤:
第一主刻蚀步骤,通过高偏压功率来使基片形成沟槽形貌,所述偏压功率的取值范围在300~700W;
第二主刻蚀步骤,通过低偏压功率来减小在沟槽底部形成的凹槽,所述偏压功率的取值范围在100~200W;
过刻蚀步骤,用于修饰基片的沟槽形貌;
其中,在掩膜开始横向收缩时停止所述第一主刻蚀步骤,同时开始进行所述第二主刻蚀步骤。
2.如权利要求1所述的基片刻蚀方法,其特征在于,在所述第一、第二主刻蚀步骤中,向反应腔室通入的刻蚀气体包括BCl3和氟化物气体的混合气体。
3.如权利要求2所述的基片刻蚀方法,其特征在于,所述BCl3的流量的取值范围在80~100sccm;所述氟化物气体的流量的取值范围在5~20sccm。
4.如权利要求2所述的基片刻蚀方法,其特征在于,所述氟化物气体包括三氟氢化碳、氟氢化碳、三氟化氮和氟硫化合物中的一种或多种。
5.如权利要求1所述的基片刻蚀方法,其特征在于,在所述过刻蚀步骤中,向反应腔室通入的刻蚀气体包括BCl3
6.如权利要求5所述的基片刻蚀方法,其特征在于,所述BCl3的流量的取值范围在80~100sccm。
7.如权利要求1所述的基片刻蚀方法,其特征在于,在所述第一主刻蚀步骤中,刻蚀时间的取值范围在5~15min。
8.如权利要1所述的基片刻蚀方法,其特征在于,在所述第二主刻蚀步骤中,刻蚀时间的取值范围在20~30min。
CN201310750556.8A 2013-12-31 2013-12-31 基片刻蚀方法 Active CN104752159B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310750556.8A CN104752159B (zh) 2013-12-31 2013-12-31 基片刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310750556.8A CN104752159B (zh) 2013-12-31 2013-12-31 基片刻蚀方法

Publications (2)

Publication Number Publication Date
CN104752159A CN104752159A (zh) 2015-07-01
CN104752159B true CN104752159B (zh) 2019-03-12

Family

ID=53591680

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310750556.8A Active CN104752159B (zh) 2013-12-31 2013-12-31 基片刻蚀方法

Country Status (1)

Country Link
CN (1) CN104752159B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129955B (zh) * 2019-12-04 2021-05-18 中国电子科技集团公司第十三研究所 一种低温等离子体干法刻蚀方法及其应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1441959A (zh) * 2000-07-12 2003-09-10 应用材料有限公司 刻蚀半导体结构中的钨或氮化钨栅极的方法
CN1851872A (zh) * 2005-12-02 2006-10-25 北京北方微电子基地设备工艺研究中心有限责任公司 一种提高各向异性的多晶硅脉冲刻蚀工艺
CN102024696A (zh) * 2009-09-11 2011-04-20 中芯国际集成电路制造(上海)有限公司 开口及其形成方法
CN102931071A (zh) * 2011-08-08 2013-02-13 北京北方微电子基地设备工艺研究中心有限责任公司 一种图形化蓝宝石衬底的方法及装置
CN103390581A (zh) * 2013-07-26 2013-11-13 中微半导体设备(上海)有限公司 硅通孔刻蚀方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937865B (zh) * 2009-07-03 2012-01-25 中芯国际集成电路制造(上海)有限公司 沟槽的形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1441959A (zh) * 2000-07-12 2003-09-10 应用材料有限公司 刻蚀半导体结构中的钨或氮化钨栅极的方法
CN1851872A (zh) * 2005-12-02 2006-10-25 北京北方微电子基地设备工艺研究中心有限责任公司 一种提高各向异性的多晶硅脉冲刻蚀工艺
CN102024696A (zh) * 2009-09-11 2011-04-20 中芯国际集成电路制造(上海)有限公司 开口及其形成方法
CN102931071A (zh) * 2011-08-08 2013-02-13 北京北方微电子基地设备工艺研究中心有限责任公司 一种图形化蓝宝石衬底的方法及装置
CN103390581A (zh) * 2013-07-26 2013-11-13 中微半导体设备(上海)有限公司 硅通孔刻蚀方法

Also Published As

Publication number Publication date
CN104752159A (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
US7351664B2 (en) Methods for minimizing mask undercuts and notches for plasma processing system
CN107644812B (zh) 基片刻蚀方法
CN104752198B (zh) 基片刻蚀方法
CN103915330A (zh) 基片刻蚀方法
CN103578973B (zh) 氮化硅高深宽比孔的循环刻蚀方法
CN112968093B (zh) 图形化复合衬底的形成方法
CN111243951B (zh) 一种深硅刻蚀方法
CN106571295A (zh) 制造图形化蓝宝石衬底的方法
CN104752190B (zh) 基片刻蚀方法
CN104952788B (zh) 一种斜孔刻蚀方法
CN104253035A (zh) 基片刻蚀方法
WO2007081624A2 (en) Notch stop pulsing process for plasma processing system
CN104752159B (zh) 基片刻蚀方法
CN110890277B (zh) 沟槽式金属氧化物半导体肖特基势垒晶体管制备方法
JP2010021196A (ja) テクスチャーの形成方法
CN104253017B (zh) 基片刻蚀方法
KR20200113000A (ko) 측벽 에칭을 달성하기 위한 방법
CN105097494B (zh) 刻蚀方法
CN101577253A (zh) Eeprom器件制备中写入栅极顶角圆化的方法
CN105720002B (zh) 斜孔刻蚀方法
CN103531473B (zh) 氧化硅及氮化硅双层复合侧墙的刻蚀方法
CN108133888B (zh) 一种深硅刻蚀方法
CN105720003B (zh) 深硅孔刻蚀方法
JP5154013B2 (ja) ドライエッチング方法
CN105655451B (zh) 一种刻蚀用掩膜组及应用其的衬底刻蚀方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 100176 Beijing economic and Technological Development Zone, Wenchang Road, No. 8, No.

Applicant after: Beijing North China microelectronics equipment Co Ltd

Address before: 100176 Beijing economic and Technological Development Zone, Wenchang Road, No. 8, No.

Applicant before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant