JP5794963B2 - 発光ダイオード - Google Patents

発光ダイオード Download PDF

Info

Publication number
JP5794963B2
JP5794963B2 JP2012219192A JP2012219192A JP5794963B2 JP 5794963 B2 JP5794963 B2 JP 5794963B2 JP 2012219192 A JP2012219192 A JP 2012219192A JP 2012219192 A JP2012219192 A JP 2012219192A JP 5794963 B2 JP5794963 B2 JP 5794963B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
protrusion
layer
light emitting
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012219192A
Other languages
English (en)
Other versions
JP2013084953A (ja
Inventor
振東 朱
振東 朱
李 群慶
群慶 李
▲ハン▼ 守善
守善 ▲ハン▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hon Hai Precision Industry Co Ltd
Original Assignee
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Precision Industry Co Ltd filed Critical Hon Hai Precision Industry Co Ltd
Publication of JP2013084953A publication Critical patent/JP2013084953A/ja
Application granted granted Critical
Publication of JP5794963B2 publication Critical patent/JP5794963B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は、発光ダイオードに関するものである。
窒化ガリウム(GaN)を利用した半導体からなるLEDは、優れた光出射率を有し、寿命が長く、また省エネルギーなどの利点を有するので、近年、ディスプレイ装置、電光掲示板、街灯、自動車などの照明素子として広く使用されている。
従来のLEDは、一般にn型半導体層と、p型半導体層と、活性層と、n型電極と、p型電極とを含む。前記活性層はn型半導体層とp型半導体層との間に位置する。前記p型電極はp型半導体層に設置され、前記n型電極はn型半導体層に設置される。また、前記p型電極は透明電極である。前記LEDを使用する際、前記p型半導体層及び前記n型半導体層に対して、正電圧及び負電圧をそれぞれ印加することにより、前記p型半導体層及び前記n型半導体層からの電子及び正孔は、前記活性層に移動し且つ互いに結合して可視光を放射する(特許文献1を参照)。
しかし、従来のLEDは、光出射率が低いという欠点を有する。この原因は、前記LEDの半導体(窒化ガリウム)の屈折率が、大気の屈折率より大きいので、前記活性層から出射した広角度を有する光が前記LEDの半導体と大気の界面で全反射されることにより、大部分の光が前記LEDの内部に抑制され、熱に変換されて消散するからである。
特開2005−197505号公報
従って、前記課題を解決するために、本発明は光出射率が高い発光ダイオードを提供する。
本発明の発光ダイオードは、基板と、第一半導体層と、第二半導体層と、活性層と、複数の三次元ナノ構造体と、第一電極及び第二電極と、を含む。前記第一半導体層、前記活性層、及び前記第二半導体層が、前記基板から離れる方向に沿って、前記基板に順に積層され、前記第一電極が、前記第一半導体層に電気的に接続され、前記第二電極が、前記第二半導体層に電気的に接続され、前記第二半導体層の前記活性層に隣接する表面と反対側野表面は、該発光ダイオードの光出射面であり、前記複数の三次元ナノ構造体は、前記発光ダイオードの光出射面に、一次元アレイの形式によって設置され、各々の三次元ナノ構造体は、一つの第一突部と一つの第二突部とを含み、前記第一突部と前記第二突部とは互いに並列して、同じ延伸規則によって延伸し、各々の三次元ナノ構造体の前記第一突部と前記第二突部との間には、一つの第一溝が形成され、各々の隣接する二つの三次元ナノ構造体の間には、一つの第二溝が形成され、前記第二溝の深度は前記第一溝より深い。
本発明の発光ダイオードは、第一半導体層と、第二半導体層と、活性層と、複数の三次元ナノ構造体と、第一電極及び第二電極と、を含む。前記第一半導体層、前記活性層及び前記第二半導体層が、順に積層され、前記第一電極が、前記第一半導体層の前記活性層に隣接する表面と反対側の表面の少なくとも一部に設置され、前記第二電極が、前記第二半導体層に電気的に接続され、前記第二半導体層の前記活性層に隣接する表面と反対側の表面は、該発光ダイオードの光出射面であり、前記複数の三次元ナノ構造体は、前記発光ダイオードの光出射面に、一次元アレイの形式によって設置され、各々の三次元ナノ構造体は、一つの第一突部と一つの第二突部とを含み、前記第一突部と前記第二突部とは互いに並列して、同じ延伸規則によって延伸し、各々の三次元ナノ構造体の前記第一突部と前記第二突部との間には、一つの第一溝が形成され、各々の隣接する二つの三次元ナノ構造体の間には、一つの第二溝が形成され、前記第二溝の深度は前記第一溝より深い。
各々の三次元ナノ構造体の、その延伸方向での断面は、M型になる。
従来の技術と比べて、本発明の発光ダイオードには、三次元構造体アレイが複数のM型三次元ナノ構造体が配列されて形成され、M型の中に形成された溝と、隣接する二つのM型の間に形成された溝との深さは異なるので、前記三次元ナノ構造体アレイは、少なくとも二層光子クリスタルに相当する。従って、前記発光ダイオードの活性層から放射された光線の出射率を高めることができる。また、前記三次元ナノ構造体アレイは、前記活性層から放射された大きな角度を有する光線を、小さい角度の光線に変更させ、前記三次元ナノ構造体アレイは、前記活性層から放射された大きい角度を有する光線を小さい角度の光線に変更することにより、前記活性層から放射された光が前記発光ダイオードの内部で伝播する現象を減少させ、前記活性層から放射された光の消耗を減少させる。
本発明の実施例1に係る発光ダイオードの構造を示す図である。 図1中の第二半導体層の構造を示す図である。 図1中の第二半導体層の走査型電子顕微鏡写真である。 図2中のIV−IVに沿った断面図である。 図1に示す発光ダイオードの光出射効率を示す図である。 図1に示す発光ダイオードの製造工程を示す図である。 図2中の第二半導体層の製造工程を示す図である。 本発明の実施例2に係る発光ダイオードの構造を示す図である。 図8に示す発光ダイオードの製造工程を示す図である。
以下、本発明の発光ダイオード及びその製造方法の実施例について説明する。以下の各々の実施例において、同じ部材は同じ符号で標示する。
(実施例1)
図1を参照すると、実施例1に係る発光ダイオード10は、基板100と、第一半導体層110と、活性層120と、第二半導体層130と、第一電極150と、第二電極160及び三次元ナノ構造体アレイ140と、を含む。前記第一半導体層110、活性層120及び第二半導体層130は、前記基板100の一つの表面に、該表面から離れる方向に順に積層される。前記第一電極150は、前記第一半導体層110に電気的に接続され、前記第二電極160は、前記第二半導体層130に電気的に接続されている。前記三次元ナノ構造体アレイ140は、前記第二半導体層130の、前記基板100側と反対側の表面に形成される。
前記基板100は、前記第一半導体層110に対して、結晶を成長させるための成長表面101(図6を参照)を提供し、該成長表面101は、前記第一半導体層110の結晶成長を支持する。また、前記基板100の厚さは、300μm〜500μmであり、SOI(silicon on insulator)、LiGaO、LiAlO、Al、Al、Si、GaAs、GaN、GaSb、InN、InP、InAs、InSb、AlP、AlAs、AlSb、AlN、GaP、SiC、SiGe、GaMnAs、GaAlAs、GaInAs、GaAlN、GaInN、AlInN、GaAsP、InGaN、AlGaInN、AlGaInP、GaP:Zn及びGaP:Nの一種又は数種からなることができる。前記基板100の材料は、前記製造しようとする第一半導体層110の材料に応じて選択可能であるが、前記第一半導体層110の材料と類似する格子定数及び熱膨張係数を有することが好ましい。本実施例において、前記基板100はサファイア基板である。
更に、発光ダイオード10は、バッファ層(図示せず)を含むことができる。前記バッファ層は、前記基板100及び前記第一半導体層110の間に設置される。該バッファ層は、前記基板100と前記第一半導体層110の間の格子不整合現象を減少させ、前記第一半導体層110の成長質量を高める。前記バッファ層は、GaN又はAlNからなり、且つその厚さは、10nm〜300nmである。
前記第一半導体層110は、前記基板100の前記成長表面101に設置される。また、前記発光ダイオード10が、更にバッファ層を含む場合、前記第一半導体層110は、前記バッファ層の前記基板100側と反対側の表面に設置される。前記第一半導体層110及び前記第二半導体層130は、それぞれn型半導体層及びp型半導体層の二種類の内の一種からなる。前記第一半導体層110がn型半導体層である場合、第二半導体層130はp型半導体層であるが、前記第一半導体層110がp型半導体層である場合、第二半導体層130はn型半導体層である。前記n型半導体層は電子を提供し、前記p型半導体層は正孔を提供する。前記n型半導体層は、n型ガリウム窒化物、n型ガリウムヒ素及びn型リン酸銅の一種又は数種からなる。前記p型半導体層は、p型ガリウム窒化物、p型ガリウムヒ素及びp型リン酸銅の一種又は数種からなる。前記第一半導体層110の厚さは1μm〜5μmである。本実施例において、前記第一半導体層110は、n型ガリウム窒化物である。
一つの例として、前記第一半導体層110は、平板状の構造を有している。この場合、前記第一半導体層110は、第一表面111、第二表面112及び第三表面113を含み、前記第二表面112及び第三表面113は、同じ水平面に位置し、且つそれぞれ前記第一表面111に対向する。即ち、前記第二表面112及び前記第三表面113は、前記第一表面111からの距離が同じである。この場合、前記第一半導体層110の前記第一表面111は、前記基板100に隣接し、前記第一半導体層110の前記第三表面113は、前記活性層120に隣接する。前記活性層120及び前記第一半導体層110の前記第三表面113に対する接触面積は同じである。また、前記第一半導体層110の前記第二表面112上に、前記第一電極150が設置される。
前記活性層120は、前記第一半導体層110の前記第三表面113上に設置され、且つ単一量子井戸層又は多重量子井戸層である。前記活性層120は、光子を提供し、且つ窒化ガリウム・インジウム(GaInN)、窒化アルミニウム・ガリウム・インジウム(AlGaInN)、ヒ化ガリウム(GaAs)、ヒ化アルミニウムガリウム(AlGaAs)、燐化ガリウム・インジウム(GaInP)及びヒ化アルミニウムガリウム(GaInAs)の一種又は数種からなる。前記活性層120の厚さは、0.01μm〜0.6μmである。本実施例において、前記活性層120の厚さは、0.3μmである。前記活性層120は、積層された窒化ガリウム・インジウム層及びGaN層からなる。
前記第一電極150は、p型電極又はn型電極であるが、前記第一半導体110の型と同じである必要がある。前記第一電極150の厚さは0.01μm〜2μmである。前記第一電極150は、前記第一半導体110の前記第二表面112上に、且つ前記活性層120と間隔をおいて設置される。前記第一電極150は、少なくとも一層の層状構造体であり、銀、チタン、アルミニウム、ニッケル及び金の一種又は数種からなる。本実施例において、前記第一電極150は、二層構造を有するn型電極であり、積層された厚さが15nmのチタン層及び厚さが200nmの金層からなる。
前記第二半導体層130は、前記活性層120の前記基板100側と反対側の表面に設置され、且つ該表面を全て被覆する。前記第二半導体層130の厚さは、0.1μm〜3μmである。本実施例において、前記第二半導体層130は、マグネシウムがドープされたP型GaNであり、その厚さは、0.3μmである。
図2を合わせて参照すると、前記三次元ナノ構造体アレイ140は、複数の三次元ナノ構造体142を含む。該複数の三次元ナノ構造体142の材料は、前記第二半導体層130の材料と同じでも、同じでなくても良い。
各々の前記三次元ナノ構造体142は、突起構造体である。該三次元ナノ構造体142は、前記第二半導体層130の表面から離れる方向に向かって突出する。前記三次元ナノ構造体142は、前記第二半導体層130の表面に単独で設置されるか、又は、前記第二半導体層130と一体構造に形成されても良い。ここで、一体構造とは、前記三次元ナノ構造体142が、前記第二半導体層130との間に間隙を有することなく、前記第二半導体層130と一体になることを指す。前記第二半導体層130の表面において、前記複数の三次元ナノ構造体142の延伸する規則は同じである。各々の三次元ナノ構造体142の、その延伸する方向の断面は、M型であるが、前記複数の三次元ナノ構造体142の各々の延伸する方向の断面は、それぞれM型であり、且つ形状や面積は各々同じであることが好ましい。
各々の前記三次元ナノ構造体142は、直線、折れ線或いは曲線によって、前記第二半導体層130の表面に延伸し、且つ互いに並列する。前記複数の三次元ナノ構造体142において、隣接する二つの前記三次元ナノ構造体142の間の距離は0nm〜200nmである。前記延伸する方向は変化しても、或いは変化しなくても良い。前記延伸する方向が変化しない場合、前記延伸方向は直線である。つまり、前記複数の三次元ナノ構造体142は、直線に、且つ互いに並列にそれぞれ延伸している。前記延伸する方向が変化する場合、前記延伸方向は、折れ線或いは曲線である。この場合、前記複数の三次元ナノ構造体142は、折れ線或いは曲線で、且つ互いに並列にそれぞれ延伸する。前記延伸する方向は変化しても、或いは変化しなくても、該延伸する方向において、任意の点を選び、前記複数の三次元ナノ構造体142の該任意の点におけるその断面は、それぞれM型であることが好ましい。
前記複数の三次元ナノ構造体142は、一次元アレイによって、前記第二半導体層130の表面に分布して、前記三次元ナノ構造体アレイ140を形成する。ここで、一次元アレイとは、前記複数の三次元ナノ構造体142が、前記第二半導体層130の表面に、一つの方向に沿って、一次元アレイの形式によって配列することである。また、ここで一次元アレイの形式によって配列するとは、例えば、図2に示すように、ストリップ状の突部構造体が、一つの方向Y方向に沿って、等間隔に配列すること、又は、同心円状の突部構造及び同心四角状の突部構造が、円心から該円心を離れる一つの方向に沿って同心状に配列することを指す。本実施例において、前記三次元ナノ構造体142は、ストリップ状の突起構造体であり、該ストリップ状の突起構造体が、直線で同じ方向に沿って延伸している。ここで、前記ストリップ状の突起構造体の延伸する方向をX方向とし、該ストリップ状の突起構造体の延伸する方向と垂直な方向をY方向とする。前記X方向には、該X方向に沿って、前記ストリップ状の突起構造の一端が、対向する他端までそれぞれ延在し、前記Y方向には、該Y方向に沿って、二つの突起構造からなるストリップ状の前記複数の三次元ナノ構造体142が、互いに並列している。また、この際、各々の前記三次元ナノ構造体142のX方向における断面はM型である。従って、前記三次元ナノ構造体142は、M型の三次元ナノ構造体である。
図4を参照すると、各々の前記M型の三次元ナノ構造体142は、第一突部1422と第二突部1424をそれぞれ有する。前記第一突部1422と前記第二突部1424との、延伸する方向は同じであり、且つ互いに並列して、全てX方向に沿って延伸している。前記第一突部1422は、交差する二つの面を有し、該二つの面は、それぞれ第一面1422aと第二面1422bである。前記第一面1422aと前記第二面1422bは、それぞれ平面、曲面或いは折り面でも良い。本実施例において、前記第一面1422a及び前記第二面1422bは、それぞれ平面である。また、前記第一面1422aは、前記第二半導体層130と離れる方向に延伸して、前記第二面1422bと角度θで交差し、前記第一突部1422の先端を形成する。また、前記第一面1422aは、前記第二半導体層130へ延伸して、前記第二半導体層130と角度αで交差する。前記角度θの角度は、0°(0°は含まず)〜180°(180°は含まず)であるが、好ましくは、30°〜60°である。前記角度αの角度は0°(0°は含まず)〜90°であるが、好ましくは、80°〜90°である。
前記第二突部1424の構造は、前記第一突部1422の構造と基本的に同じである。前記第二突部1424は、交差する二つの面を有し、該二つの面は、それぞれ前記第一面1424aと前記第二面1424bである。また、前記第一面1424aは、前記第二半導体層130と離れる方向に延伸して、前記第二面1424bと角度θで交差して、前記第二突部1424の先端を形成する。また、前記第一面1424aは、前記第二半導体層130へ延伸して、前記第二半導体層130と角度αで交差する。更に、前記第二突部1424の前記第二面1424bは、前記第一突部1422の前記第二面1422bと、前記第二半導体層130に近接する部分で交差して、前記三次元ナノ構造体142の第一溝1426を形成する。前記第一突部1422の前記第二面1422bの、前記第二半導体層130への延伸面は、前記第二半導体層130に対して角度βで交差する。前記β角の角度は0°(0°は含まず)〜90°であるが、前記α角の角度と同じでも、或いは同じでなくても良い。
また、隣接する二つの三次元ナノ構造体142の間には、第二溝1428が形成される。具体的には、一つの前記三次元ナノ構造体142の前記第二突部1424の前記第一面1424aと、隣接するもう一つの前記三次元ナノ構造体142の前記第一突部1422の前記第一面1422aとは、前記第二半導体層130で交差して、前記第二溝1428を形成する。即ち、一つの前記三次元ナノ構造体142の前記第二突部1424の前記第一面1424aと、隣接するもう一つの前記三次元ナノ構造体142の前記第一突部1422の前記第一面1422aと、の交差線は、前記第二半導体層130上に存在する。
前記第一突部1422および前記第二突部1424に関して、前記第二半導体層130から、前記第二半導体層130と離れる方向に突出するその高さに対する制限はない。ここで、該前記第一突部1422と前記第二突部1424との高さとは、図4のh2で示すように、前記第二半導体層130の表面から前記第一突部1422或いは前記第二突部1424の最高点までの距離である。前記第一突部1422の高さと前記第二突部1424の高さは同じでも、或いは同じでなくても良い。前記第一突部1422の高さと前記第二突部1424の高さは、それぞれ150nm〜200nmである。また、前記第一突部1422或いは前記第二突部1424の最高点の集合体は直線、折れ線或いは曲線でも良い。即ち、前記第一突部1422の前記第一面1422aと前記第二面1422bと交差して形成される交差線は、直線、折れ線或いは曲線である。これと同様に、前記第二突部1424の前記第一面1424aと前記第二面1424bと交差して形成される交差線は、直線、折れ線或いは曲線である。各々の前記三次元ナノ構造体142において、前記第一突部1422の最高点と前記第二突部1424の最高点との距離は、20nm〜100nmである。本実施例において、前記第一突部1422の高さと前記第二突部1424の高さは同じであり、その高さは、180nmである。また、前記第一突部1422の最高点と前記第二突部1424の最高点の集合体は、それぞれ直線である。
前記X方向において、前記第一突部1422と前記第二突部1424の断面は、台形或いは三角形である。本実施例において、前記第一突部1422と前記第二突部1424のX方向での断面は、それぞれ三角形である。前記第一突部1422及び前記第二突部1424は、一対の峰を形成し、前記第一突部1422と前記第二突部1424とは接触して、接触線を形成する。また、前記第一突部1422と前記第二突部1424との断面は、同じか、或いは同じでなくても良い。前記第一突部1422と前記第二突部1424との断面が同じである場合、前記第一突部1422と前記第二突部1424とは、対称構造を呈する。ここで、「対称構造」とは、前記第一突部1422と前記第二突部1424との断面が接触線に対して対称であることを指す。また、前記第一突部1422と前記第二突部1424とは非対称構造であっても良い。本実施例において、前記第一突部1422と前記第二突部1424とは対称構造を呈する。
前記第一突部1422と前記第二突部1424との間には間隙があるか、或いは間隔がなくてもよい。また、前記第一突部1422と前記第二突部1424とは、前記第二半導体層130との間に間隙がなくても接続することができる。製造における制限と他の条件の影響により、前記第一突部1422の前記第一面1422aと前記第二面1422bは平面ではなく、例えば、その一部分の表面が弧面、折れ面であっても良い。この場合、前記第一面1422aと前記第二面1422bと交差して形成された角度θは、尖った角ではなく、弧角などの他の形状であり、該角の具体的な形状は、前記第一突部1422の全体の構造に影響しなければ良い。また、前記第二突部1424のその一部分の表面が弧面、折れ面である場合、前記第二面1424bと前記第二面1424aと交差して形成される角度θも、尖った角ではない。つまり、弧角などの他の形状であり、該角の具体的な形状は、前記第一突部1424の全体の構造に影響しなければ良い。
各々のM型を呈する前記三次元ナノ構造体142において、前記第一突部1422と前記第二突部1424との間には、前記第一溝1426がそれぞれ形成されている。前記第一溝1426の延伸する方向は、前記第一突部1422と前記第二突部1424の延伸する方向と同じである。前記第一溝1426の断面の形状はV型である。該V型を呈する溝は、前記三次元ナノ構造体142の表面に位置し、前記三次元ナノ構造体142の延伸方向に沿って延伸する。前記第一溝1426の深度h1は、前記第一突部1422或いは第二突部1424の最高点が位置する面と、前記第一溝1426の最低点が位置する面との間の最短距離を指す。即ち、前記第一溝1426の深度h1は、前記第一溝1426が前記第二半導体層130の方向に凹む最小距離である。前記各々のM型三次元ナノ構造体142の前記第一溝1426の深度h1はそれぞれ同じである。前記第一溝1426の深度h1は、前記第一突部1422或いは第二突部1424の高さh2より小さい。
前記第二溝1428は、隣接するM型の前記三次元ナノ構造体142の間に形成される。前記第二溝1428の延伸方向は、前記三次元ナノ構造体142の延伸方向と同じである。前記第二溝1428の延伸方向での断面はV型或いは倒立の台形である。
前記X方向において、各々の点での前記第二溝1428の断面の形状及び面積は基本的に同じであるが、製造における制限と他の条件の影響により、誤差が生じる。しかし、該誤差は、横断面の全体の形状に影響しない程度であることが好ましい。前記第一溝1426と前記第二溝1428との、断面の形状、面積及び深度は全て異なる。前記第二溝1428の深度h2は、前記第一突部1422或いは前記第二突部1424の最高点が位置する面から前記第二半導体層130の表面までの最小距離である。また、前記第二溝1428の深度h2は、前記第一溝1426の深度h1より深く、好ましくは、前記第一溝1426の深度h1と前記第二溝1428の深度h2との比率は、1:1.2≦h1:h2≦1:3である。前記第一溝1426の深度h1は30nm〜120nmであり、前記第二溝1428の深度h2は100nm〜200nmである。本実施例において、前記第一溝1426の深度h1は80nmであり、前記第二溝1428の深度h2は180nmである。前記第一突部1422と前記第二突部1424との間の距離及び前記第一溝1426の深度h1と前記第二溝1428の深度h2の比率は、製品の具体的な条件に応じて選択することができる。
各々の前記三次元ナノ構造体142の幅は、M型の前記三次元ナノ構造102がY方向に延在する最大の長さである。本実施例における前記三次元ナノ構造体142の幅λは、前記第二半導体層130上で、前記Y方向に沿って延伸する長さを指す。前記M型の三次元ナノ構造体142の最大幅λは、100nm〜300nmである。前記第二半導体層130と離れる方向に沿って、三次元ナノ構造体142の幅は短くなる。即ち、各々の前記三次元ナノ構造体142において、前記第一突部1422の最高点と前記第二突部1424の最高点との間の距離は、前記三次元ナノ構造体142の最大幅より短い。
近接する二つの前記第二溝1428の間の距離は、一つの前記第二溝1428の、前記第二半導体層130の方向に凹んだ最底点から、該一つの第二溝1428に近接するもう一つの前記第二溝1428の、前記第二半導体層130の方向に凹んだ最底点までの距離である。即ち、近接する二つの前記第二溝1428の間の距離は、前記三次元ナノ構造体142の最大幅である。また、近接する二つの前記三次元ナノ構造体142の間の距離λは同じか、或いは同じでなくても良い。前記距離λは、前記第一突部1422或いは前記第二突部1424の高さの増加によって増加し、その高さが減少する場合は、該距離λも減少する。
前記Y方向において、隣接する二つの前記三次元ナノ構造体142の間の距離λは0nm〜200nmである。前記λが0である場合、前記第二溝1428の横断面はV型である。しかし、前記λ>0である場合、前記第二溝1428の横断面は倒立の台形である。前記Y方向において、複数の前記三次元ナノ構造体142は、前記第二半導体層130上に周期性を持って平行に設置される。前記三次元ナノ構造体142の周期Pは100nm〜500nmである。更に、該周期Pと、前記三次元ナノ構造体142の最大幅λと、隣接する二つの前記三次元ナノ構造体142の距離λと、は、下記の式(1)を満たす。
〔式1〕
P=λ+λ (1)
前記Pと、前記λ及びλの単位は、ナノメートルである。前記周期Pが固定値である場合、λが増加するとλは減少する。これとは逆に、λが減少するとλは増加する。また、前記複数の三次元ナノ構造体142は、複数の周期性によって、前記第二半導体層130に形成されることもできる。即ち、一部の三次元ナノ構造体142は、周期Pで配列され、もう一部の三次元ナノ構造体142は周期P1(P≠P1)で配列されることができる。前記三次元ナノ構造体142が複数の周期性で配列する場合、その応用できる領域を拡大することができる。本実施例において、前記周期Pは約200nmであり、前記三次元ナノ構造体142の幅λは約190nmである。隣接する二つの前記三次元ナノ構造体142の距離λは約10nmである。また、前記三次元ナノ構造体142と、前記第二半導体層130とが一体構造を有する場合、前記三次元ナノ構造体アレイ140の性能は更に優れたものとなる。
前記三次元ナノ構造体アレイ140は、前記第二半導体層130と一体構造を有する場合と、前記第二半導体層130に積層されて二重構造を有する場合がある。前記三次元ナノ構造体アレイ140が、前記第二半導体層130に積層されて二重構造を有する場合、前記三次元ナノ構造体アレイ140は、前記第二半導体層130と同じp型半導体層又はn型半導体層である。本実施例において、前記三次元ナノ構造体アレイ140は、前記第二半導体層130と一体構造を有する。また、前記三次元ナノ構造体アレイ140のパターン化された表面は、前記発光ダイオード10の光出射面とする。
前記第二電極160はp型電極又はn型電極であるが、前記第二半導体130のタイプと同じ必要がある。前記第二電極160は、前記三次元ナノ構造体アレイ140の一部の表面に設置され、前記三次元ナノ構造体アレイ140に電気的に接続される。本実施例において、前記第二電極160は、前記三次元ナノ構造体アレイ140と直接的に接触して、電気的に接続される。この際、前記第二電極160の一部は、前記三次元ナノ構造体アレイ140の溝に充填される。また、前記第二電極160の形状及び設置位置は、前記発光ダイオード10の光の出射に影響しないならば、如何なる形状及び設置位置でも良い。前記第二電極160が透明材料からなる場合、前記第二電極160は、前記三次元ナノ構造体アレイ140の全体の表面に被覆することができる。前記第二電極160は、少なくとも一層の層状構造を有する。前記第二電極160は、チタン、銀、アルミニウム、ニッケル及び金の何れか一種又は数種からなるか、また、カーボンナノチューブ或いはITOからなることもできる。本実施例において、前記第二電極160はp型電極であり、前記三次元ナノ構造体アレイ140の一部の表面に設置される。前記第二電極160は、厚さが15nmの一層のチタン及び厚さが100nmの一層の金からなる二重構造を有し、チタン/金電極を形成する。
更に、前記発光ダイオード10は、反射層(図示せず)を含むことができる。前記反射層は、前記基板100の、前記第一半導体110が設置された表面と反対する表面に設置される。前記反射層は、チタン、銀、アルミニウム、ニッケル及び金の何れか一種又は数種からなる。前記活性層120に形成された光子は、前記反射層に達すると、前記反射層が該光子を反射して、前記発光ダイオード10の光出射面で出射させるので、前記発光ダイオード10の光出射率を高めることができる。
前記発光ダイオード10を利用する場合、前記活性層120から放射された光線は、異なる角度で前記三次元ナノ構造体アレイ140に達する。前記活性層120から放射された小さな角度を有する光線は、容易に前記発光ダイオード10から放射される、前記活性層120から放射された大きな角度を有する光線は、前記三次元ナノ構造体アレイ140によって屈折されて、小さな角度の光線になる。従って、前記発光ダイオード10の光出射効率を高めることができる。前記M型の三次元ナノ構造体からなる前記三次元ナノ構造体アレイ140は、前記発光ダイオード10に対して、二層光子クリスタルの役割を果たすので、前記発光ダイオード10の光射出効率を改善することができる。図5を参照すると、前記三次元ナノ構造体アレイ140を利用した前記発光ダイオード10の光出射効率は、前記三次元ナノ構造体アレイ140を利用しない従来の発光ダイオードの光出射効率の約5倍である。
図6を参照すると、実施例1に係る発光ダイオード10の製造方法は、結晶を成長させるための成長表面101を有する基板100を提供するステップ(S10)と、前記基板100の前記成長表面101に、第一半導体層110と、活性層120と、第二半導体層130と、を順に成長させ、発光ダイオードチップ予備成形物を形成するステップ(S20)と、前記第二半導体層130の前記基板100側と反対側の表面に三次元ナノ構造体アレイ140を形成するステップ(S30)と、前記第二半導体層130及び前記活性層120の一部をエッチングして、前記第一半導体層110の表面の一部を露出させ、該露出した一部の表面に、第一電極150を形成するステップ(S40)と、前記第二半導体層130の一部の表面に第二電極160を形成するステップ(S50)と、を含む。
前記ステップ(S10)において、前記基板100は、前記第一半導体層110に対して、結晶を成長させるための前記成長表面101を提供し、前記成長表面101は、前記第一半導体層110の結晶成長を支持する。前記基板100の前記成長表面101は、平滑な表面であり、且つ酸素又は炭素などの不純物は含まれていない。前記基板100は、単層構造又は多層構造を有する。前記基板100が単層構造を有する場合、前記基板100は単結晶構造体である。この時、前記基板100は少なくとも一つの結晶面を含み、該結晶面は前記第一半導体層110の前記成長表面101として用いられる。前記基板100が多層構造を有する場合、前記基板100は、少なくとも一層の前記単結晶構造体を含み、また、前記単結晶構造体は少なくとも一つの結晶面を含み、該結晶面は前記第一半導体層120の前記成長表面101として用いられる。前記基板100の材料は、前記製造しようとする前記第一半導体層110の材料に応じて選択可能であるが、前記第一半導体層110の材料と類似する格子定数及び熱膨張係数を有することが好ましい。本実施例において、前記基板100はサファイア基板である。
前記ステップ(S20)において、前記第一半導体層110、前記活性層120及び前記第二半導体層130は、それぞれ分子線エピタキシー法(MBE)、化学ビームエピタキシー法(CBE)、減圧エピタキシャル成長法、低温エピタキシー法、液相エピタキシー法(LPE)、選択エピタキシー法、有機金属気相エピタキシー法(MOVPE)、超高真空化学蒸着法(UHVCVD)、ハイドライド気相成長法(HVPE)及び有機金属気相成長法(MOCVD)などの一種又は数種の方法によって、結晶を成長させることができる。
成長過程において、格子欠陥が発生することを防止するために、前記第一半導体層110、前記活性層120及び前記第二半導体層130は同じ半導体材料からなることが好ましい。本実施例において、真性半導体エピタキシャル層を成長させるための原料ガスに、ドーピング要素を含むガスを導入することにより、直接的にドープされた半導体エピタキシャル層を成長させることができる。また、該ドーピング要素を変更し、成長時間を制御することにより、前記第一半導体層110、前記活性層120及び前記第二半導体層130を順に成長させることができる。
本実施例において、前記第一半導体層110は、ケイ素(Si)がドープされたN型GaNである。前記活性層120は、InGaN/GaNの複合構造体である。前記第二半導体層130はマグネシウムがドープされたP型GaNである。前記第一半導体層110、前記活性層120及び前記第二半導体層130を、前記有機金属気相成長法によって、前記基板100の前記成長表面101に成長させる。ここで、高純度アンモニア(NH)を窒素源ガスとして、トリメチルガリウム(TMGa)又はトリエチルガリウム(TEGa)をガリウムの原料ガスとして、窒素又は水素又はそれらの混合気体をキャリヤーガスとして、トリメチルインジウム(TMIn)をインジウム(In)の原料ガスとして、シラン(SiH)をケイ素の原料ガスとして、シクロペンタジエネルマグネシウム(CpMg)をマグネシウムの原料ガスとして用いる。
本実施例において、前記第一半導体層110の成長方法は、サファイア基板を真空反応室に設置し、前記反応室を1100℃〜1200℃まで加熱し、キャリヤーガス及び窒素源ガスを反応室に導入し、前記サファイア基板を200秒〜1000秒にわたって焼成するステップ(S201)と、キャリヤーガスの雰囲気で、前記反応室の温度を500℃〜650℃まで下げ、前記反応室のガス圧を500トル〜600トルに維持し、同時にガリウムの原料ガス及び窒素源ガスを反応室に導入して、10nm〜50nmの低温GaNバッファ層(図示せず)を成長させるステップ(S202)と、ガリウムの原料ガスの導入を停止し、キャリヤーガス及び窒素源ガスの導入を維持し、前記反応室の温度を1110℃〜1200℃まで昇温し、前記反応室のガス圧を1100トル〜1200トルに維持して、30秒〜300秒にわたってアニーリング処理するステップ(S203)と、前記反応室の温度を1000℃〜1100℃に維持し、前記反応室のガス圧を100トル〜300トルに維持し、ガリウムの原料ガスを再び導入すると同時に、ケイ素の原料ガスを導入して、3μmのケイ素がドープされたN型のGaNからなる前記第一半導体層110を成長させるステップ(S204)と、を含む。
また、前記ステップ(S201)の後、前記ステップ(S202)の前に、前記反応室の温度を1110℃〜1200℃に保持し、ガリウムの原料ガスを反応室に導入することにより、前記低温GaNバッファ層に真性半導体層を成長させる。該真性半導体層は、前記第一半導体層110の格子不整合を更に低減させることができる。
前記活性層120及び前記第二半導体層130の成長方法は、前記第一半導体層110の成長方法と本質的に同じである。本実施例において、前記活性層120及び前記第二半導体層130の成長方法は、前記第一半導体層110が成長するまで、ケイ素の原料ガスの導入を停止し、前記反応室の温度を700℃〜900℃に維持し、前記反応室のガス圧を50トル〜500トルに維持するステップ(S211)と、前記反応室にインジウムの原料ガスを更に導入して、InGaN/GaN系で、且つ多層の量子井戸構造体を成長させて、前記活性層120を形成するステップ(S212)と、インジウムの原料ガスの導入を停止し、前記反応室の温度を1000℃〜1100℃に維持し、前記反応室のガス圧を76トル〜200トルに維持するステップ(S213)と、前記反応室にマグネシウムの原料ガスを更に導入して、100nm〜200nmのマグネシウムがドープされたP型のGaNエピタキシャル層を成長させて、前記第二半導体層130を形成するステップ(S214)と、を含む。
図7を併せて参照すると、前記ステップ(S30)において、前記第二半導体層130の表面に前記三次元ナノ構造体アレイ140を形成する方法は、前記第二半導体層130の表面にマスク層103を形成するステップ(S301)と、前記マスク層103をナノプリント及びエッチング法によって、パターン化させるステップ(S302)と、前記第二半導体層130をエッチングして、前記第二半導体層130の表面をパターン化して、三次元ナノ構造体予備成形物1421を形成するステップ(S303)と、残留しているマスク層103を取り除き、前記第二半導体層130に前記三次元ナノ構造体アレイ140を形成するステップ(S304)と、を含む。
前記ステップ(S301)において、前記マスク層103は単層構造或いは複合構造である。前記マスク層103に形成するパターンの精確度を保証するために、前記マスク層103の厚さは実際の要件(エッチングする深度、エッチング用気体など)に応じて選択することができる。前記マスク層103が単層構造である場合、該マスク層103の材料は、ZEP520A、HSQ(Hydrogen Silsesquioxane)、PMMA、PS(ポリスチレン)、SOG(Silicon on Glass)或いは他の有機ケイ素オリゴマーなどからなる。前記マスク層103は、前記第二半導体層130の被覆される部分を保護するために用いられる。本実施例において、前記マスク層103は複合マスク層である。前記マスク層103は、第一マスク層1032と、第二マスク層1034と、を含む。前記第一マスク層1032及び前記第二マスク層1034は、前記第二半導体層130に積層され、前記第二マスク層1034は前記第一マスク層1032を被覆する。前記第二半導体層130は、前記第一マスク層1032の一つの表面に隣接し、前記第二マスク層1034は、前記第一マスク層1032の前記第二半導体層130と隣接する表面の反対側の表面に隣接し、且つ前記第一マスク層1032を覆う。前記第一マスク層1032と前記第二マスク層1034の材料は限定されず、必要とするエッチングする深度及びエッチングする気体などによって選択できる。前記第一マスク層1032は、ZEP520A、PMMA、PS、SAL601又はARZ720などからなる。前記第二マスク層1034は、HSQ、SOG或いは他の有機ケイ素オリゴマーなどからなる。本実施例において、前記第一マスク層1032の材料はZEP520Aであり、前記の材料はHSQである。前記第一マスク層1032及び前記第二マスク層1034は、スクリーン印刷法或いはスピンコーティング法によって、前記第二半導体層130の表面に堆積させる。
前記第二半導体層130の表面に、前記第一マスク層1032を形成する工程は、以下のステップを含む。
第一ステップにおいて、前記第二半導体層130の表面を洗浄し、前記第二半導体層130の表面に、ZEP520Aをスピンコーティングして、スピンコーティング層を形成する。該スピンコーティング回転速度は500回転/分〜6000回転/分であり、時間は0.5分〜1.5分である。第二ステップにおいて、スピンコーティング層を140℃〜180℃の温度で乾燥させて、前記第二半導体層130の表面に前記第一マスク層1032を形成する。前記スピンコーティングの乾燥時間は3分〜5分である。この際、前記第一マスク層1032の厚さは、100nm〜500nmに達する。
前記第一マスク層1032上に、前記第二マスク層1034を形成する工程は、以下のステップを含む。
第一ステップにおいて、高圧の条件下で、前記第一マスク層1032の表面に、前記HSQをスピンコーティングする。該スピンコーティング回転速度は2500回転/分〜7000回転/分であり、時間は0.5分〜2分である。第二ステップにおいて、前記スピンコーティングされたHSQを固化して、前記第二マスク層1034を形成する。この際、前記第二マスク層1034の厚さは100nm〜500nmであるが、好ましくは、300nm〜500nmである。前記第二マスク層1034は構造の安定性に優れ、室温でプレスでき、且つプレスの解像度は10nm以下に達する。
また、前記第一マスク層1032上に、前記第二マスク層1034を形成する工程の前に、前記第一マスク層1032の表面に一つの過渡層(図示せず)を形成することができる。本実施例において、該過渡層はシリカからなり、前記過渡層は、前記第二マスク層1034をエッチングする際、前記第一マスク層1032を保護することに用いられる。
前記ステップ(S302)において、前記マスク層103をナノプリント及びエッチング法によって、パターン化させる方法は、ナノパターン化表面を有する金型200を提供するステップ(S312)と、前記金型200のナノパターン化表面を、前記第二マスク層1034に貼合して常温でプレスした後、分離することにより、前記第二マスク層1034に複数の凹溝を形成するステップ(S322)と、前記複数の凹溝の底部に残留した前記第二マスク層1034を除去し、前記第一マスク層1032を露出させるステップ(S332)と、前記第一マスク層1032の、前記複数の凹溝に対応する一部を除去し、前記第二半導体層130を露出させ、パターン化された前記マスク層103を形成するステップ(S342)と、を含む。
前記ステップ(S312)において、前記金型200は、硬質材料、或いは軟質材料からなる。前記金型200が硬質材料からなる場合、前記金型200の材料は、例えば、ニッケル、シリコン或いはシリカであり、前記金型200が軟質材料からなる場合、前記金型200の材料は、PET、PMMA、PS(ポリスチレン)、PDMS(ポリジメチルシロキサン)である。前記金型200の表面には、ナノパターンが形成されている。該金型200の表面のナノパターンとは、間隔をおいて配列された複数のストリップ状の突部、或いは間隔をおいて配列された複数の同心円状の突部構造体、或いは間隔をおいて配列された複数の同心四角状の突部構造体からなるアレイである。本実施例において、前記金型200の表面に形成されたナノパターンとは、間隔をおいて配列された複数のストリップ状の突部からなるアレイである。前記複数のストリップ状の突部は、同じ方向に沿って延伸する。隣接する二つのストリップ状の突部の間には、凹溝が形成されている。前記ストリップ状の突部と凹溝と、それらの延伸する方向での断面は、それぞれ矩形である。前記複数の突部の延伸する方向と垂直する方向に沿った、前記ストリップ状の突部の幅は限定されず、必要に応じて選択できる。本実施例において、前記ストリップ状の突部の幅は50nm〜200nmであり、前記凹溝の幅は50nm〜200nmである。また、前記ストリップ状の突部の幅と溝の幅とは同じでも、或いは同じでなくても良い。
前記ステップ(S322)において、常温下で、前記金型200を通じて、前記第二半導体層130まで圧力を加えることにより、前記金型200の表面のナノパターンを、前記第二マスク層1034に転写させる。具体的には、先ず、前記金型200のナノパターンを有する表面を、前記第二マスク層1034と貼合させ、次に、1×10-1mbar〜1×10-5mbarの真空度で、2ポンド/平方フット〜100ポンド/平方フットの圧力をかけて、この状態を2分間〜30分間保持し、最後に、前記金型200と前記第二マスク層1034とを分離させる。これにより、前記金型200の表面のナノパターンは、記第二マスク層1034に転写される。
前記第二マスク層1034の表面に転写されたナノパターンは、並列し、同じ方向に沿って延伸する複数のストリップ状の突部を含み、隣接するストリップ状の突部の間には、凹溝が形成され、且つ、前記第二マスク層1034の凹溝の大きさ及び形状は、前記金型200の突部の大きさ及び形状と対応し、前記第二マスク層1034のストリップ状の突部の大きさ及び形状は、前記金型200の凹溝の大きさ及び形状と対応する。圧力を加える過程において、前記第二マスク層1034は、前記金型200の突部に圧縮されて、薄くなり、前記第二マスク層1034中に凹溝を形成する。これにより、凹溝の底部における前記第二マスク層1034が薄層となり、前記第一マスク層1032の表面に付着する。
前記ステップ(S332)において、前記第二マスク層1034の凹溝の底部に残留し第二マスク層材料を、プラズマエッチング法によって除去する。本実施例において、前記第二マスク層1034の凹溝の底部に残留した第二マスク層材料は、反応性プラズマエッチング法によって除去して、前記第一マスク層1032を露出させる。具体的には、パターン化された前記第二マスク層1034が形成された前記発光ダイオードチップ予備成形物を、反応性プラズマエッチングのシステムに設置し、該反応性プラズマエッチングのシステムによって、四フッ化炭素(CF)のプラズマを形成する。その後、該形成された前記四フッ化炭素のプラズマは拡散して、前記第二マスク層1034に移動する。この際、前記第二マスク層1034の凹溝の底部の第二マスク層材料は、前記四フット炭素プラズマによって、エッチングされる。該四フッ化炭素プラズマエッチングのシステムの仕事率は10W〜150Wであり、該四フッ化炭素プラズマの導入速度は、2sccm〜100sccmであり、気圧は、0.5Pa〜15Paであり、前記四フッ化炭素プラズマによってエッチングする時間は、2秒〜4分である。本実施例において、前記四フッ化炭素プラズマエッチングシステムの仕事率は40Wであり、該四フッ化炭素プラズマの導入流量は26sccmであり、気圧は2Paであり、エッチング時間は10秒である。以上の方法により、前記第二マスク層1034の凹溝の底部に残留した第二マスク層材料は、前記四フッ化炭素プラズマにエッチングされて、前記第一マスク層1032を露出させる。同時に、前記第二マスク層1034の複数の突部はエッチングされて薄くなる。しかし、この際、前記第二マスク層1034のナノパターンは、完全な形態を保持することができる。
前記ステップ(S342)において、前記第二マスク層1034の凹溝によって露出された前記第一マスク層1032を、酸素プラズマエッチングのシステム中で、酸素プラズマによってエッチングして、前記第二半導体層130の一部の表面を露出させる。該酸素プラズマエッチングのシステムの仕事率は10W〜150Wであり、前記酸素プラズマの導入速度は2sccm〜100sccmであり、形成された気圧は0.5Pa〜15Paであり、酸素プラズマにエッチングされる時間は5秒〜5分である。本実施例において、前記酸素プラズマエッチングシステムの仕事率は40Wであり、該酸素プラズマの導入流量は40sccmであり、気圧は2Paであり、エッチング時間は120秒である。以上の方法により、前記第一マスク層1032の、前記第二マスク層1034の凹溝と対応する一部は、酸化によってエッチングされ、前記第二マスク層1034は、エッチング過程において、前記第一マスク層1032の解像度を有効に保持する。従って、前記第二マスク層1034のナノパターンを、前記第一マスク層1032に複製でき、これにより、前記マスク層103は全体的にパターン化される。
パターン化された前記マスク層103は、前記第二半導体層130の表面に間隔をおいて形成された複数の突部構造1031を含み、且つ各々の隣接する二つの突部構造1031の間には、一つの溝1033がそれぞれ形成される。また、前記第二半導体層130の、前記マスク層103の前記溝1033と対応する一部の表面は露出される。前記マスク層103の前記突部構造1031は、前記第二半導体層130の、前記溝1033と対応する領域以外の領域を被覆する。また、前記ステップ(S342)において、前記マスク層103に対する、エッチング気体の全体の流動速度及びエッチング方向を抑制させることにより、前記マスク層103がエッチングが終わった後に形成された前記突部構造1031の側壁は、前記第二半導体層130の表面とほぼ垂直となる。これにより、後続の前記第二半導体層130をエッチングする工程において、形成される前記三次元ナノ構造体予備成形物1421の形状の一致性及び均一性を、保証できる。前記第一マスク層1032をエッチングする過程において、前記第二マスク層1034の突部は多少エッチングされる。しかし、前記第二マスク層1034がエッチングされる速度は、前記第一マスク層1032がエッチングされる速度より遅い。従って、前記第二マスク層1034のナノパターンは、基本的に保持される。
前記ステップ(S303)において、前記パターン化された前記マスク層103が形成された前記発光ダイオードチップ予備成形物を、誘導結合プラズマエッチングのシステムに配置した後、エッチング用気体を利用して、前記第二半導体層130をエッチングする。該気体は、前記第二半導体層130及び前記マスク層103の材料によって選択され、エッチングする対象に対して、高いエッチング速度を有することを保証する。前記第二半導体層130をエッチングする過程において、前記第二半導体層130の、前記マスク層103の前記溝1033に対応する一部は、該気体によって除去され、前記第二半導体層130の表面に凹溝を形成する。
本実施例の前記ステップ(S303)において、前記第二半導体層130をエッチングする工程は、エッチング気体によって、前記第二半導体層130の、前記マスク層103に被覆されない一部の表面をエッチングし、前記第二半導体層130に複数の凹溝を形成し、該複数の凹溝の深度が、互いに基本的に同じであるステップ(S313)と、プラズマの衝突作用によって、前記マスク層103の各々の隣接する二つの前記突部構造1031が、次第に相対して傾倒し、前記突部構造1031の頂部(前記第二半導体層130と離れる一端)が二つずつ互いに接近して、最後は接触するステップ(S323)と、を含む。
前記ステップ(S313)において、前記第二半導体層130をエッチングする過程に、エッチング工程に採用した気体は、前記マスク層103に被覆されない前記第二半導体層130と反応して、保護層を形成する。該保護層は、前記第二半導体層130がさらにエッチングされるのを阻止するので、前記第二半導体層130の、前記マスク層103における二つの前記突部構造1031間の部分は、エッチング深度に伴って、エッチングされる面積は徐々に小さくなる。即ち、前記第二半導体層130に形成された凹溝の広さは、前記第二半導体層130のエッチング方向に沿って小さくなり、該凹溝の内壁は、前記基板100の表面と垂直せず、一定の角度を有する。同時に、前記エッチング用気体は、前記マスク層103の、前記突部構造1031の頂部をエッチングすることによって、前記突部構造1031の頂部の幅を次第に狭くさせる。前記エッチングする過程において、前記エッチング用気体は、前記マスク層103もエッチングする。しかし、前記マスク層103がエッチングされる速度は、前記第二半導体層130がエッチングされる速度より遅い。従って、前記第二半導体層130をエッチングして、複数の凹溝を形成する過程において、前記マスク層103の形態及び分布も保持することができる。
前記ステップ(S323)は、以下の三つのサブステップを含む。
第一サブステップにおいて、前記第二半導体層130の気体によって、エッチングする過程中に、プラズマの衝突作用によって、前記マスク層103の隣接する二つの前記突部構造1031は、次第に相対して傾倒し、前記突部構造1031の頂部は二つずつ互いに接近して、最後は接触する。
第二サブステップにおいて、前記マスク層103の隣接する二つの前記突部構造1031の頂部は、次第に互いに接近して接触するので、前記第二半導体層130の、前記突部構造1031の頂部の接触する部分に対応する部分のエッチング速度は遅くなる。即ち、前記第二半導体層130の、前記突部構造1031の頂部の接触する部分に対応する位置に形成された凹溝の幅は、エッチングされる深度に伴い狭くなり、更に、V型の溝を形成し、この際、該溝の深さは比較的浅い。同時に、前記第二半導体層130の、接触されない前記突部構造1031の間に対応する部分も、エッチング気体と同じ速度でエッチングされるので、前記第二半導体層130の、接触されない前記突部構造1031の間に対応する位置に形成された溝の深度は、前記第二半導体層130の、前記突部構造1031の頂部が接触する部分に対応する位置に形成された溝より深い。
第三のサブステップにおいて、前記マスク層103の前記突部構造1031の頂部が二つずつ接触した後、気体は、前記突部構造1031の頂部が接触する部分に被覆された前記第二半導体層130をエッチングし続けることができない。従って、前記第二半導体層130の表面に、前記第一溝1426が形成される。同時に、気体は、接触していない二つの前記突部構造1031間における前記第二半導体層130をエッチングし続け、前記第二溝1428を形成する。従って、前記第二溝1428の深度は前記第一溝1426の深度より深く、前記三次元ナノ構造体予備成形物1421を形成する。
前記ステップ(S303)おいて、本実施例に利用するエッチング気体は混合気体であり、該混合気体はCl、BCl、O、Arを含む。プラズマエッチングのシステムの仕事率は10W〜150Wであり、混合気体の導入速度は8sccm〜150sccmであり、形成される気圧は0.5Pa〜15Paであり、エッチングする時間は5秒〜5分間である。その中で、前記Clの導入速度は2sccm〜60sccmであり、前記BClの導入流動は2sccm〜30sccmであり、前記Oの導入速度は3sccm〜40sccmであり、前記Arの導入速度は1sccm〜20sccmである。エッチングする速度と精確性を保証するために、混合気体の導入速度は、好ましくは、40sccm〜100sccmである。本実施例において、前記プラズマエッチングのシステムの仕事率は70Wであり、プラズマの導入流動は40sccmであり、形成される気圧は2Paであり、エッチングする時間は120秒である。その中で、前記Clの導入速度は26sccmであり、前記BClの導入速度は16sccmであり、前記Oの導入速度は20sccmであり、前記Arの導入速度は10sccmである。
前記マスク層103及びエッチング気体は制限されず、必要に応じて選択でき、エッチング過程において、前記マスク層103における前記突部構造1031が二つずつ接触することができるならば、純粋な気体、或いは混合気体でも良い。また、必要とする三次元ナノ構造体のサイズによって、気体の導入速度、気圧、エッチング時間、気体の比率などを選択できる。
本実施例において、前記マスク層103をナノプリント及びエッチングの方法によって、前記マスク層103に複数のストリップ状の突部構造及び凹溝を形成する。しかし、前記マスク層103を処理する方法はこれらに限定されず、パターニングされた前記マスク層103が、複数のストリップ状の突部構造を含み、隣接するストリップ状突部構造の間に凹溝を形成し、前記マスク層103が、前記第二半導体層130に設置された後、前記第二半導体層130の表面が前記凹溝によって露出されれば良い。又は、他の媒介或いは基板に、前記パターニングされた前記マスク層103を形成した後、前記マスク層103が前記第二半導体層130の表面に設置されれば良い。
前記ステップ(S304)において、有機溶剤によって、前記残留したマスク層103を溶解して除去した後、前記三次元ナノ構造体予備成形物1421を形成する。該有機溶剤は、例えば、テトラヒドロフラン(THF)、アセトン、ブタノン、シクロヘキサン、ヘキサン、メタノール或いはエタノールなどである。本実施例において、前記有機溶剤はブタノンである。前記残留したマスク層103はブタノンに溶解されて、前記第二半導体層130から脱離する。前記残留したマスク層103を除去した後、パターン化された前記第二半導体層130を形成する。即ち、前記第二半導体層130に、複数の前記三次元ナノ構造体142が形成される。該方法によって、前記三次元ナノ構造体142と前記第二半導体層130とは一体構造を有する。
前記ステップ(S40)において、前記第二半導体層130及び前記活性層120をエッチングする工程は、前記第二半導体層130の表面にフォトレジストを均一にコーティングするステップ(S401)と、前記フォトレジスト層の一部を除去して、前記第二半導体層130の表面の一部を露出させるステップ(S402)と、前記フォトレジスト層が形成された前記発光ダイオード基体を真空反応室に放置して、前記反応室に四塩化ケイ素及び塩素の反応気体を導入し、グロー放電による反応気体のプラズマを生成して、前記第二半導体層130と前記活性層120と、を反応させるステップ(S403)と、を含む。前記反応気体プラズマを生成するためのグロー放電の電力は50Wである。前記反応気体塩素の流量は26sccmであり、前記反応気体四塩化ケイ素の流量は4sccmである。また、反応室の気圧は2Paである。前記第一電極150は、前記第一半導体層110の露出した表面に設置される。前記第一電極150はP型電極又はN型電極であるが、前記第一半導体層110のタイプと同じでなければならない。前記第一電極150は、例えば電子ビーム蒸着法、真空蒸着法、イオンスパッタリング法等の物理気相成長法によって形成される。
前記ステップ(S50)において、前記第二電極160の製造方法は、前記第一電極150の製造方法と同じである。前記第二電極160は、前記第二半導体層130の表面の一部に設置され且つ接触する。前記第二電極160はP型電極又はN型電極であるが、前記第二半導体層130のタイプと同じでなければならない。前記発光ダイオード10の光出射率に影響を与えない限り、前記第二電極160は、前記発光ダイオード10の光出射面に設置される。前記第二電極160が、透明材料からなる場合、前記第二電極160は、前記第二半導体層130の表面を全て覆うことができる。
(実施例2)
図8を参照すると、実施例2に係る発光ダイオード20は、第一半導体層110と、活性層120と、第二半導体層130と、第一電極150と、第二電極160及び三次元ナノ構造体アレイ140と、を含む。前記第一半導体層110、前記活性層120及び前記第二半導体層130は、前記第一電極150の一つの表面に、該表面から離れる方向に順に積層される。前記第一電極150は、前記第一半導体層110に電気的に接続され、前記第二電極160は、前記第二半導体層130に電気的に接続されている。前記三次元ナノ構造体アレイ140は、前記第二半導体層130の、前記活性層120から離れる表面に形成される。本実施例2の前記発光ダイオード20は、実施例1の前記発光ダイオード10と比べて、次の点が異なる。前記発光ダイオード20は、基板を含まず、前記第一電極150は、前記第一半導体層110の、前記活性層120側と反対側の表面に、前記第一半導体層110の全体表面を被覆して設置される。
更に、前記発光ダイオード20は、反射層を含み、前記第一半導体層110及び前記第一電極150の間に設置される。
図9を参照すると、実施例2に係る発光ダイオード20の製造方法は、結晶を成長させるための成長表面101を有する基板100を提供するステップ(S10)と、前記基板100の前記成長表面101に、第一半導体層110と、活性層120と、第二半導体層130と、を順に成長させ、発光ダイオードチップ予備成形物を形成するステップ(S20)と、前記第二半導体層130の前記基板100から離れる表面に三次元ナノ構造体アレイ140を形成するステップ(S30)と、前記基板100を除去するステップ(S60)と、前記第一半導体層110の露出した表面に、第一電極150を形成するステップ(S40a)と、前記第二半導体層130の一部の表面に第二電極160を形成するステップ(S50)と、を含む。
前記実施例2の前記発光ダイオード20の製造方法は、実施例1の前記発光ダイオード10の製造方法と比べて、次の点が異なる。前記実施例2の前記発光ダイオード20の製造方法は、更に前記基板100を除去するステップ(S60)を含む。また、前記実施例2のステップ(S40a)は、前記実施例1のステップ(S40)のような、前記第二半導体層130及び前記活性層120の一部をエッチングして、前記第一半導体層110の表面の一部を露出させて、前記第一半導体層110の露出した一部の表面に、前記第一電極150を形成せず、前記基板100が除去された後、前記第一半導体層110の露出した表面(前記第一半導体層110の前記活性層120から離れる表面)に前記第一電極150を形成する。
前記ステップ(S60)において、前記基板100を除去するために、レーザー照射法、エッチング法又は熱膨張収縮法を利用する。前記基板100を除去する方法は、前記基板100及び前記第一半導体層110の材料によって選択する。本実施例において、前記基板100は、レーザー照射により除去する。前記基板100を除去する工程は、前記基板100の前記第一半導体層110が形成されない表面を研磨して、洗浄するステップ(S601)と、レーザービームを提供して、前記基板100を研磨して、洗浄した表面を照射するステップ(S602)と、レーザービームによって照射された前記基板100を溶液に浸漬して、前記基板100を除去するステップ(S603)と、を含む。
前記ステップ(S601)において、レーザーによって前記基板100を照射する場合、散乱現象が発生するのを減少させるために、前記基板100の表面を機械研磨法又は化学研磨法によって研磨して、滑らかな表面に加工する。さらに、前記基板100の表面にある金属不純物、油汚れ等を除去するために、前記基板100の表面を塩酸又は硫酸を用いて洗浄する。
前記ステップ(S602)において、前記基板100の研磨された表面に対して垂直に前記レーザービームを照射する。これにより、前記レーザービームを、前記基板100と前記第一半導体層110の間まで照射させることができる。レーザービームの波長は、第一半導体層110及び前記基板100の材料によって選択される。前記レーザービームのエネルギーは、前記基板100のバンドギャップより小さいか、又は、前記第一半導体層110のバンドギャップより大きいことが好ましい。これにより、レーザービームは前記基板100を通じて前記第一半導体層110に到達する。この時、前記基板100と前記第一半導体層110の接合部分の、前記第一半導体層110のバッファ層は、レーザービームを吸収して、急速に加熱されて分解される。本実施例において、前記第一半導体層110はGaNからなり、そのバンドギャップは3.3eVであり、前記基板100は、バンドギャップが9.9eVのサファイアであるので、前記レーザービームの波長は、248nmであり、エネルギーは5eVであり、パルス幅は20ns〜40nsであり、エネルギー密度は400mJ/cm〜600mJ/cmであり、光スポットは0.5mmの辺長を有する正方形である。前記レーザービームの前記基板100での光スポットを、0.5mm/sの速度で前記基板100に対して相対移動させる。この場合、前記低温GaNバッファ層は、レーザービームを吸収して、ガリウムと窒素に分解される。しかし、前記波長のレーザービームが前記第一半導体層110に吸収される量は少ないか、又は吸収されないので、レーザービームによって前記基板100を照射する過程において、前記高温GaNによって前記第一半導体層110は、破壊されない。
前記ステップ(603)において、前記ステップ(602)で分解されたガリウムを酸溶液に浸漬させて除去する。これにより、前記基板100を前記第一半導体層110から分離させることができる。前記酸溶液は、塩酸、硫酸又は硝酸のようなガリウムを溶解できる溶液である。
10、20 発光ダイオード
100 基板
101 成長表面
110 第一半導体層
111 第一表面
112 第二表面
150 第一電極
113 第三表面
120 活性層
130 第二半導体層
1421 三次元ナノ構造体予備成形物
1426 第一溝
1428 第二溝
103 マスク層
1031 突部構造
1032 第一マスク層
1033 溝
1034 第二マスク層
160 第二電極
140 三次元ナノ構造体アレイ
142 三次元ナノ構造体
1422 第一突部
1424 第二突部
1422a、1424a 第一面
1422b、1424b 第二面
200 金型

Claims (2)

  1. 第一半導体層と、第二半導体層と、活性層と、複数の三次元ナノ構造体と、第一電極及び第二電極と、を含む発光ダイオードであって、
    前記第一半導体層、前記活性層及び前記第二半導体層が、順に積層され、
    前記第一電極が、前記第一半導体層の前記活性層に隣接する表面と反対側の表面の少なくとも一部に設置され、
    前記第二電極が、前記第二半導体層に電気的に接続され、
    前記第二半導体層の前記活性層に隣接する表面と反対側の表面は、該発光ダイオードの光出射面であり、
    前記複数の三次元ナノ構造体は、前記発光ダイオードの光出射面に、一次元アレイの形式によって設置され、
    前記三次元ナノ構造体は、‘M’型のストリップ状の突起構造体であり、前記複数の‘M’型のストリップ状の突起構造が、前記発光ダイオードの光出射面の一端から対向する他端までそれぞれ延在し、
    各々の前記三次元ナノ構造体は、一つの第一突部と一つの第二突部とを含み、
    前記第一突部と前記第二突部とは互いに並列して、同じ延伸規則によって延伸し、
    各々の前記三次元ナノ構造体の前記第一突部と前記第二突部との間には、一つの第一溝が形成され、
    各々の隣接する二つの前記三次元ナノ構造体の間には、一つの第二溝が形成され、
    前記第二溝の深度は前記第一溝より深いことを特徴とする発光ダイオード。
  2. 各々の三次元ナノ構造体の、その延伸する方向における断面は、M型であることを特徴とする請求項1に記載の発光ダイオード。
JP2012219192A 2011-10-07 2012-10-01 発光ダイオード Active JP5794963B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201110293096.1 2011-10-07
CN201110293096.1A CN103035800B (zh) 2011-10-07 2011-10-07 发光二极管

Publications (2)

Publication Number Publication Date
JP2013084953A JP2013084953A (ja) 2013-05-09
JP5794963B2 true JP5794963B2 (ja) 2015-10-14

Family

ID=48022490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012219192A Active JP5794963B2 (ja) 2011-10-07 2012-10-01 発光ダイオード

Country Status (4)

Country Link
US (1) US9041030B2 (ja)
JP (1) JP5794963B2 (ja)
CN (1) CN103035800B (ja)
TW (1) TWI474511B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035799B (zh) * 2011-10-07 2015-08-26 清华大学 发光二极管
CN103035798B (zh) * 2011-10-07 2015-08-26 清华大学 发光二极管
CN103035800B (zh) * 2011-10-07 2016-06-08 清华大学 发光二极管
JP5806608B2 (ja) * 2011-12-12 2015-11-10 株式会社東芝 半導体発光装置
CN105158831B (zh) * 2015-10-23 2018-11-30 深圳市华星光电技术有限公司 一种柔性板

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005235798A (ja) * 2004-02-17 2005-09-02 Hitachi Cable Ltd 発光ダイオード用エピタキシャルウェハ及び発光ダイオード
KR100598155B1 (ko) 2004-03-17 2006-07-07 (주)옵토웨이 무반사 처리된 고효율 발광 다이오드 소자
KR100649494B1 (ko) * 2004-08-17 2006-11-24 삼성전기주식회사 레이저를 이용하여 발광 다이오드 기판을 표면 처리하는발광 다이오드 제조 방법 및 이 방법에 의해 제조된 발광다이오드
KR100659373B1 (ko) 2006-02-09 2006-12-19 서울옵토디바이스주식회사 패터닝된 발광다이오드용 기판 및 그것을 채택하는 발광다이오드
KR100780233B1 (ko) 2006-05-15 2007-11-27 삼성전기주식회사 다중 패턴 구조를 지닌 반도체 발광 소자
TWI338387B (en) 2007-05-28 2011-03-01 Delta Electronics Inc Current spreading layer with micro/nano structure, light-emitting diode apparatus and its manufacturing method
TWI420694B (zh) * 2008-07-29 2013-12-21 Epistar Corp 光電元件
KR100882240B1 (ko) * 2008-09-11 2009-02-25 (주)플러스텍 질화물 반도체 발광소자 및 제조방법
JP2010087057A (ja) 2008-09-30 2010-04-15 Toyoda Gosei Co Ltd 半導体発光素子の製造方法
US8008683B2 (en) * 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
CN102066990B (zh) * 2009-05-12 2013-10-16 松下电器产业株式会社 薄片和发光装置
CN102064258A (zh) * 2009-11-17 2011-05-18 中国科学院半导体研究所 GaN基光电子器件表面粗化的制作方法
JP5275276B2 (ja) 2010-03-08 2013-08-28 株式会社東芝 半導体発光素子
JP2011192880A (ja) * 2010-03-16 2011-09-29 Toshiba Corp 半導体発光素子及び液晶表示装置
CN101859856B (zh) * 2010-06-04 2016-06-15 清华大学 发光二极管
JP5516191B2 (ja) 2010-07-28 2014-06-11 日立金属株式会社 基板、及び発光素子
CN103030106B (zh) * 2011-10-06 2015-04-01 清华大学 三维纳米结构阵列
CN103035798B (zh) * 2011-10-07 2015-08-26 清华大学 发光二极管
CN103035799B (zh) * 2011-10-07 2015-08-26 清华大学 发光二极管
CN103035800B (zh) * 2011-10-07 2016-06-08 清华大学 发光二极管
CN103137804B (zh) * 2011-12-03 2015-09-30 清华大学 发光二极管
CN103137816B (zh) * 2011-12-03 2015-09-30 清华大学 发光二极管
CN103137812B (zh) * 2011-12-03 2015-11-25 清华大学 发光二极管
CN103137803B (zh) * 2011-12-03 2015-08-26 清华大学 发光二极管
CN103137811B (zh) * 2011-12-03 2015-11-25 清华大学 发光二极管
CN103137817B (zh) * 2011-12-03 2015-11-25 清华大学 发光二极管

Also Published As

Publication number Publication date
TW201316552A (zh) 2013-04-16
TWI474511B (zh) 2015-02-21
US9041030B2 (en) 2015-05-26
CN103035800B (zh) 2016-06-08
US20130087819A1 (en) 2013-04-11
CN103035800A (zh) 2013-04-10
JP2013084953A (ja) 2013-05-09

Similar Documents

Publication Publication Date Title
US20100019263A1 (en) Rough structure of optoelectronic device and fabrication thereof
JP5818766B2 (ja) 発光ダイオード
US8785955B2 (en) Light emitting diode
JP5794963B2 (ja) 発光ダイオード
TWI774759B (zh) 發光元件及其製造方法
US8404504B1 (en) Method for making light emitting diode
JP5794964B2 (ja) 発光ダイオード
US8404503B1 (en) Method for making light emitting diode
US8796716B2 (en) Light emitting diode
US8790940B2 (en) Method for making light emitting diode
US8759858B2 (en) Light emitting diode
US9263628B2 (en) Method for making light emitting diodes
JP5980669B2 (ja) 発光ダイオード
US8377728B1 (en) Method for making light emitting diode
TWI441352B (zh) 發光二極體的製備方法
JP5980668B2 (ja) 発光ダイオード
JP5980667B2 (ja) 発光ダイオード
TW201340377A (zh) 發光二極體及光學元件的製備方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150811

R150 Certificate of patent or registration of utility model

Ref document number: 5794963

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250