JP5456946B1 - 素子の製造方法 - Google Patents

素子の製造方法 Download PDF

Info

Publication number
JP5456946B1
JP5456946B1 JP2013549085A JP2013549085A JP5456946B1 JP 5456946 B1 JP5456946 B1 JP 5456946B1 JP 2013549085 A JP2013549085 A JP 2013549085A JP 2013549085 A JP2013549085 A JP 2013549085A JP 5456946 B1 JP5456946 B1 JP 5456946B1
Authority
JP
Japan
Prior art keywords
resist film
layer
concavo
convex structure
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013549085A
Other languages
English (en)
Other versions
JPWO2013132993A1 (ja
Inventor
隆一郎 上村
大和 長田
行雄 鹿嶋
浩巳 西原
貴晴 田代
貴史 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MARUBUN CORP
Ulvac Inc
Shibaura Machine Co Ltd
Original Assignee
MARUBUN CORP
Toshiba Machine Co Ltd
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MARUBUN CORP, Toshiba Machine Co Ltd, Ulvac Inc filed Critical MARUBUN CORP
Priority to JP2013549085A priority Critical patent/JP5456946B1/ja
Application granted granted Critical
Publication of JP5456946B1 publication Critical patent/JP5456946B1/ja
Publication of JPWO2013132993A1 publication Critical patent/JPWO2013132993A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

凹凸構造を備えた素子の製造方法において、微細凹凸構造(AS)を形成する対象となるn型半導体層(13)に有機レジスト膜(20)を形成する工程と、有機レジスト膜の上にシリコン含有レジスト膜を形成する工程と、シリコン含有レジスト膜をナノインプリントによりパターニングする工程と、シリコン含有レジスト膜を酸素含有プラズマで酸化して酸化シリコン膜(30c)を形成する工程と、エッチングマスクとしての酸化シリコン膜(30c)を介して、有機レジスト膜(20)をドライエッチングする工程と、エッチングマスクとしての酸化シリコン膜(30c)及び有機レジスト膜(20a)を介して、n型半導体層(13)をドライエッチングする工程と、酸化シリコン膜(30c)及び有機レジスト膜(20a)を除去する工程とを有する。

Description

本発明は、微細な凹凸構造を備えた素子の製造方法に関する。
発光ダイオードやレーザーダイオード等の発光素子の光取り出し効率を高めるために、該素子内に、ナノオーダーの微細凹凸構造である、いわゆるフォトニック結晶を形成する方法がある(例えば、特許文献1参照)。この方法では、微細凹凸構造を構成する細孔を、第1窒化物半導体層に形成するために、該窒化物半導体層に、酸化シリコンからなるエッチングマスクを積層する工程と、該エッチングマスクを介して第1窒化物半導体層にフォトリソグラフィにより孔を形成する工程を有している。
特開2011−35078号公報
一方、フォトニック結晶構造では、例えば凹部の内径が小さくなると光取り出し効率が高められる波長域を小さくすることができる。しかし、リソグラフィによりフォトニック結晶構造を形成する際、光取り出し効率を向上するために、凹部の内径や凸部の径を最適化し且つアスペクト比を大きくする場合には、露光波長による解像度限界のため、該凹凸構造の形成は困難であった。
従って、微細凹凸構造が形成された原版をレジストに転写するナノインプリントを用いて、微細凹凸構造を形成する方法も提案されている。ナノインプリントを用いた方法では、凹凸構造が転写されたレジスト膜を介してドライエッチングを行うため、例えば数十nm以下の微細凹凸構造を形成することも可能である。また、原版を押し付けるという簡単なプロセスで形成できるため、フォトリソグラフィにより微細凹凸構造を形成する場合に比べ、製造コストを低減できるといった効果もある。
しかし、ナノインプリントプロセスでは、凹凸構造を転写した層に対する原版の離型性を確保しなければならない。即ち、高アスペクト比の微細凹凸構造を形成するために、原版の凹部の深さを大きくすると、レジスト膜が原版に付着したり、原版を離した後の凹部や凸部の形状不良が生じるため、原版の凹部の深さや凸部の高さには制約がある。このため、ナノインプリントプロセスのみを用いて、高アスペクト比の微細凹凸構造を形成することが困難であった。
本発明は、上記問題点に鑑みてなされたものであり、その目的は、高アスペクト比を有する微細凹凸構造を形成することができる素子の製造方法を提供することにある。
第1の態様は、凹凸構造を備えた素子の製造方法において、凹凸構造を形成する対象となる凹凸構造形成層に有機レジスト膜を形成する工程と、前記有機レジスト膜の上にシリコン含有レジスト膜を形成する工程と、前記シリコン含有レジスト膜をナノインプリントプロセスによりパターニングする工程と、前記シリコン含有レジスト膜を酸素含有プラズマで酸化して酸化シリコン膜を形成する工程と、エッチングマスクとしての前記酸化シリコン膜を介して、前記有機レジスト膜をドライエッチングする工程と、エッチングマスクとしての前記酸化シリコン膜及び前記有機レジスト膜を介して、前記凹凸構造形成層をドライエッチングする工程と、前記酸化シリコン膜及び前記有機レジスト膜を除去する工程とを有することを要旨とする。
第1の態様によれば、上記凹凸構造を形成する際に、有機レジスト膜にシリコン含有レジスト膜を積層するとともに、シリコン含有レジスト膜をナノインプリントプロセスによりパターニングし、有機レジスト膜をドライエッチングして2層レジストを形成するようにした。ナノインプリントプロセスを用いて単層のレジストを形成する場合、離型性を確保するためにその膜厚に制約があるが、ドライエッチングを用いて2層レジストを形成することにより、レジストの膜厚を大きくすることができる。従って、この2層レジストを介して凹凸構造形成層に高アスペクト比の凹部を形成することができる。さらに、2層レジストの上層に、酸化シリコンからなるレジスト膜を形成するので、レジスト膜に対する凹凸構造形成層の選択比を向上することができる。
第2の態様は、第1の態様の素子の製造方法において、前記有機レジスト膜をドライエッチングする工程の前に、ナノインプリントにより形成された凹部の残存層を酸素及びフッ素を含有するプラズマで除去する工程を行うことを要旨とする。
第2の態様によれば、有機レジスト膜をドライエッチングする前に、シリコン含有レジスト膜の残存層を除去するので、凹凸構造形成層は、有機レジスト膜によってプラズマから保護される。即ち、ナノインプリントにより単層のレジストを形成する場合、残存層を除去する工程で、凹凸構造形成層はプラズマに曝されるが、レジストを2層にすることで、凹凸構造形成層がプラズマに曝される機会を少なくすることができる。このため、凹凸構造形成層がプラズマに曝されることによる特性の変化を抑制することができる。
第3の態様は、第1又は第2の態様の素子の製造方法において、前記凹凸構造形成層は、III族窒化物半導体からなり、前記凹凸構造形成層を、塩素含有プラズマによりエッチングすることを要旨とする。
第3の態様によれば、III族窒化物半導体層からなる凹凸構造形成層を塩素含有プラズマによりエッチングするので、酸化シリコン膜に対する選択比を向上することができる。
第4の態様は、第1又は第2の態様の素子の製造方法において、前記凹凸構造形成層は、サファイアからなり、前記凹凸構造形成層を、塩素含有プラズマによりエッチングすることを要旨とする。
第4の態様によれば、サファイアからなる凹凸構造形成層を塩素含有プラズマによりエッチングするので、酸化シリコン膜に対する選択比を向上することができる。
第5の態様は、第1又は第2の態様の素子の製造方法において、前記凹凸構造形成層は、複数の層からなり、前記凹凸構造形成層を、塩素含有プラズマによりエッチングすることを要旨とする。
第5の態様によれば、複数の層にわたって高アスペクト比を有する微細凹凸構造を形成することができる。
本発明にかかる素子の一実施形態である発光素子について、同発光素子を構成する積層体の断面図。 本発明の素子の製造方法を発光素子の製造方法として具体化した第1実施形態を示す模式図であって、(a)は有機レジスト膜の形成工程、(b)はシリコン含有レジスト膜の形成工程、(c)はナノインプリント工程を示す。 (a)は残存層の除去工程、(b)はシリコン含有レジスト膜の酸化工程、(c)は有機レジスト膜のパターニング工程、(d)は凹凸構造形成層であるGaN層のドライエッチング工程、(e)はレジスト除去工程を示す。 同積層体を有する発光素子の一例を示す模式図。 本発明の素子の製造方法を発光素子の製造方法として具体化した第2実施形態を示す模式図であって、(a)は有機レジスト膜の形成工程、(b)はシリコン含有レジスト膜の形成工程、(c)はナノインプリント工程を示す。 第2実施形態により形成された発光素子の一例を示す模式図。 本発明の製造方法により形成された素子の別例を示す模式図。
(第1実施形態)
以下、本発明の素子の製造方法を発光素子の製造方法として具体化した一実施形態を図1〜図4にしたがって説明する。本実施形態では、発光素子をLEDに具体化している。
図1に示すように、LEDを構成する積層体10は、基板11と、バッファ層12と、n型半導体層13と、多重量子井戸構造(MQW)を有するMQW層14と、p型半導体層15とを備える。
基板11は、バッファ層12やn型半導体層13等がエピタキシャル成長できる基板であればよく、サファイア基板の他、炭化ケイ素、シリコン等を用いることができる。
n型半導体層13、MQW層14及びp型半導体層15は、例えばAlN、GaN、InN、AlGaN、AlInN、GaInN、AlGaInN等、少なくとも1種類のIII族元素を含むIII族窒化物半導体からなる。本実施形態では、n型半導体層13は、SiやGeをドープしたn型GaNからなる。
このn型半導体層13の表面には、微細凹凸構造ASが形成されている。すなわち、本実施形態では、n型半導体層13が凹凸構造形成層に相当する。この微細凹凸構造ASは、発光素子の取り出し効率を高める波長を、n型半導体層13を構成する材料の屈折率で除算した長さ程度の周期構造を有する。具体的には、特にフォトニック結晶周期構造として最適化された凹部または凸部の半径Rとその構造周期aは、0.3<R/a<0.4の関係にあり、その際のアスペクト比は1を超える。そしてこの微細凹凸構造ASにより、n型半導体層13の主面方向における光の伝播が抑制され、光の射出方向がn型半導体層13の主面に対し垂直な方向とされることで光の取り出し効率が向上する。
次に、半導体発光素子の製造方法について図2に従って説明する。図2(a)に示すように、まずn型半導体層13の上に、ノボラック樹脂等の有機レジスト材料をスピンコーター等により塗布し、有機レジスト膜20を形成する。
有機レジスト膜20を形成すると、図2(b)に示すように、有機レジスト膜20の上にシリコン含有レジスト材料をスピンコーター等により塗布し、シリコン含有レジスト膜30を形成する。シリコン含有レジスト膜30は、材料の粘度等を考慮して、原版の離型性を良好に確保できる厚さに調整され、有機レジスト膜20よりも、その膜厚が小さくなっている。
さらに、図2(c)に示すように、ナノインプリントにより、シリコン含有レジスト膜30に微細凹凸構造ASのパターンを転写する。原版Nは、石英等の基板からなり、その表面には電子ビーム等により微細構造が形成されている。この原版Nを、シリコン含有レジスト膜30に垂直に押し付けることにより、原版Nのパターンが転写されたパターン転写膜30aが形成される。この際、原版Nの凹部の深さ及び凸部の高さは、パターン転写膜30aの凹部30H及び凸部の形状不良が抑制できるような長さになっているため、パターン転写膜30aの凹部30Hの垂直性を向上できる。尚、このときの状態では、パターン転写膜30aを構成する凹部30Hの底部に、残存層30dが存在する。
次に、パターン転写膜30aが形成された前駆体を、ドライエッチング装置へ搬入する。ドライエッチング装置は、誘導結合型プラズマ源を有する装置、容量結合型プラズマ源を有する装置等、公知の装置を適宜用いることができる。またこのとき用いられるドライエッチング装置は、酸素含有ガス及びフッ素含有ガスを供給するガス供給系を備えている。ドライエッチング装置に前駆体を搬入し、所定の条件に基づいてプラズマ源を駆動すると、酸素含有ガス及びフッ素含有ガスのプラズマが生成されて、残存層30dが除去される。すなわち、図3(a)に示すように、パターン転写膜30aの凸部の表面がエッチングされるとともに、残存層30dがエッチングされ、その凸部と凸部との間から、有機レジスト膜20が露出される。
このとき、単層構造を有するレジストであれば、残存層30dを除去した際に、その下層のn型半導体層13が酸素及びフッ素を含有するプラズマに曝されてしまう。一方、本実施形態のように有機レジスト膜20にシリコン含有レジスト膜30を積層することにより、残存層30dの除去工程の際にn型半導体層13がプラズマに曝されず、n型半導体層13の特性の変化を抑制することができる。
次に、残存層30dを除去した前駆体を、酸素含有ガスを供給するガス供給系を備えたドライエッチング装置に搬入し、図3(b)に示すように、残存層30dを除去したパターン転写膜30aを、酸素含有プラズマに曝して、酸化シリコン膜30cを形成する。
このように酸化シリコン膜30cが前駆体に形成されると、その前駆体を、酸素ガス及びアルゴン等の希釈ガスを供給するガス供給系を備えたドライエッチング装置に搬入する。そして、プラズマ源により酸素含有プラズマを生成して、パターン転写膜30aを介して有機レジスト膜20をドライエッチングする。その結果、図3(c)に示すように、酸化シリコン膜30cに沿ってパターニングされたパターン形成膜20aが形成され、これらの酸化シリコン膜30c及びパターン形成膜20aにより2層レジスト40が形成される。酸化シリコン膜30cの凹部は高い垂直性を有しているため、有機レジスト膜20に形成される凹部も高い垂直性を有している。
2層レジスト40が前駆体に形成されると、その前駆体を、塩素含有ガスを供給するガス供給系を備えたドライエッチング装置に搬入する。そして、プラズマ源を駆動して、塩素含有プラズマを生成し、図3(d)に示すように、n型半導体層13をドライエッチングして、凹部H1を形成する。塩素含有ガスとしては、Cl、BCl等が用いられる。
また、2層レジスト40は、酸化シリコンのみからレジスト膜を形成する場合に比べ、厚くなる。ドライエッチングにより形成可能な凹部の深さは、レジスト膜に対する選択比の他、レジスト膜の厚みにもよるため、n型半導体層13が、レジスト膜に対する選択比が低い材料からなる場合であっても、アスペクト比の高い凹部を形成することができる。さらに、2層レジスト40の凹部は高い垂直性を有しているため、n型半導体層13に形成される凹部の垂直性も向上できる。
さらに塩素含有ガスをエッチングガスとして用いた場合、マスクに対するGaNの選択比を高くすることができる。このため、膜厚の大きい2層レジスト40を用いつつ、高い選択比が得られるガスによりエッチングすることにより、凹部H1のアスペクト比を高めることができる。
そして、図3(e)に示すように、n型半導体層13がパターニングされた前駆体を、酸素含有ガス及びフッ素含有ガスを供給するガス供給系を備えたドライエッチング装置に搬入して、パターン形成膜20a及び酸化シリコン膜30cを除去する。その結果、n型半導体層13に、ほぼ同一のピッチで形成された凹部H1と凸部とからなる微細凹凸構造ASが形成される。
このようにn型半導体層13に微細凹凸構造ASを形成すると、そのn型半導体層13にMQW層14、p型半導体層15をMOCVD法等によりエピタキシャル成長させて、積層体10を形成する。
この積層体を備えた発光素子の一例について説明する。図4に示すように、発光素子50は、上述した積層体10と、p型パッド電極17と、n型パッド電極18と、光射出側に積層された絶縁層19とを備える。これらの層は、MOCVD法等により形成される。
n型パッド電極18は、MQW層14、p型半導体層15及び透明電極層16を除去することにより露出されたn型半導体層13の上面に形成されている。また、透明電極層16の上面には、p型パッド電極17が形成されている。絶縁層19は、酸化シリコン等からなり、透明電極層16の一部と露出されたn型半導体層13の一部とに形成されている。
第1実施形態によれば、以下のような効果を得ることができる。
(1)第1実施形態では、n型半導体層13に微細凹凸構造ASを形成する際に、有機レジスト膜20にシリコン含有レジスト膜30を積層するとともに、シリコン含有レジスト膜30をナノインプリントプロセスによりパターニングし、有機レジスト膜20をドライエッチングして2層レジスト40を形成するようにした。ナノインプロセスを用いて単層のレジストを形成する場合、原版の離型性を確保するためにレジストの膜厚に制約があるが、ドライエッチングを用いて2層レジスト40を形成することにより、レジストの膜厚を大きくすることができる。従って、この2層レジスト40を介してn型半導体層13に高アスペクト比の凹部H1を形成することができる。さらに、2層レジスト40の上層に、酸化シリコンからなるレジスト膜(30c)を形成するので、レジスト膜に対するn型半導体層13の選択比を向上することができる。
(2)第1実施形態では、有機レジスト膜20をドライエッチングする工程の前に、ナノインプリントプロセスにより形成された残存層30dを、酸素とフッ素とを含有するプラズマにより除去した。n型半導体層13に単層のレジストを積層する場合、残存層30dの除去工程ではn型半導体層13は上記プラズマに曝されるが、上述した方法の場合、n型半導体層13は、有機レジスト膜20に保護されることによって該プラズマに曝されない。このため、n型半導体層13がプラズマに曝されることによる特性の変化を抑制することができる。
(3)第1実施形態では、III族窒化物半導体層からなるn型半導体層13を、塩素含有プラズマによりエッチングするので、2層レジスト40に対する選択比をさらに向上することができる。
(第2実施形態)
次に、本発明の素子の製造方法を発光素子の製造方法として具体化した第2実施形態を図5及び図6にしたがって説明する。なお、第2実施形態は、第1実施形態の微細凹凸構造ASの形成対象とその製造方法を変更したのみの構成であるため、同様の部分についてはその詳細な説明を省略する。
本実施形態では、微細凹凸構造ASをサファイアからなる基板11に形成する。すなわち、本実施形態では、基板11が凹凸構造形成層に相当する。まず図5(a)に示すように、基板11の表面に2層レジスト40を形成する。2層レジスト40を製造する工程は、第1実施形態と同様であって、基板11に有機レジスト膜20を形成する工程、シリコン含有レジスト膜30を形成する工程、ナノインプリントプロセスを行う工程、残存層を除去する工程、シリコン含有レジスト膜30を酸化する工程、有機レジスト膜をドライエッチングする工程を有する。
2層レジスト40を基板11に形成すると、該基板11を、塩素含有ガスを供給するガス供給系を備えたドライエッチング装置に搬入し、図5(b)に示すように、基板11をドライエッチングして凹部H2を形成する。このため、III-V族半導体化合物よりも、レジスト膜に対する選択比が小さい傾向にあるサファイアであっても、膜厚の大きい2層レジスト40を用いることで、凹部H2のアスペクト比を高めることができる。
そして、図5(c)に示すように、基板11がパターニングされた前駆体を、酸素含有ガス及びフッ素含有ガスを供給するガス供給系を備えたエッチング装置に搬入して、パターン形成膜20a及び酸化シリコン膜30cを除去する。その結果、基板11に、ほぼ同一のピッチで形成された凹部H2と凸部とからなる微細凹凸構造ASが形成される。
このように基板11に微細凹凸構造ASを形成すると、その基板11に、バッファ層12、n型半導体層13、MQW層14、p型半導体層15をMOCVD法等により形成して、積層体10を形成する。
この積層体を備えた発光素子の一例について説明する。発光素子50の構成は、第1実施形態と同様であるが、図6に示すように、サファイアからなる基板11に微細凹凸構造ASが形成されている。このため、基板11の主面方向における光の伝播が抑制され、光の射出方向が基板11の主面に対し垂直な方向とされることで光の取り出し効率が向上される。
従って、第2実施形態によれば、第1実施形態に記載の効果に加えて以下の効果を得ることができる。
(4)第2実施形態では、サファイアからなる基板11を、2層レジスト40を介して塩素含有プラズマによりエッチングするようにした。このため、III-V族窒化物半導体よりも選択比が小さいサファイアであっても、高アスペクト比の凹部H2を形成することができる。また、塩素含有ガスを用いることにより、レジスト膜に対する選択比を向上することができる。
尚、上記各実施形態は以下のように変更してもよい。
・上記各実施形態では、n型半導体層13又は基板11に微細凹凸構造ASを形成したが、図7に示すように透明電極層16に微細凹凸構造ASを形成してもよい。この場合には、第1実施形態と同様に、透明電極層16に2層レジスト40を形成し、該2層レジスト40を介して透明電極層16をドライエッチングする。図7の実施形態では、透明電極層16が凹凸構造形成層に相当する。
・上記各実施形態では、n型半導体層13及び基板11に微細凹凸構造ASを形成したが、他の層に形成してもよい。例えば、微細凹凸構造ASをMQW層14に形成する場合は、MQW層14を成膜装置を用いて形成した後、該装置から一旦取出し、上述した方法で微細凹凸構造ASを形成する。また、微細凹凸構造ASをp型半導体層15に形成する場合には、p型半導体層15を成膜装置を用いて形成した後、該装置から一旦取出し、上述した方法で微細凹凸構造ASを形成する。また、微細凹凸構造ASは、一層だけでなく、複数の層に形成してもよい。例えば、p型半導体層15からMQW層14を経てn型半導体層13に到達する微細凹凸構造ASを形成する場合、n型半導体層13、MQW層14及びp型半導体層15を成膜装置を用いて形成した後、微細凹凸構造ASを構成する凹部を、上述した方法により、n型半導体層13、MQW層14及びp型半導体層15まで深堀する。すなわち、この構造では、凹凸構造形成層が複数の層(13,14,15)からなる。
・上記各実施形態では、本発明の製造方法を用いて、高アスペクト比の凹部H1,H2を形成したが、アスペクト比が比較的小さい凹部H1,H2を形成するために本発明の製造方法を用いてもよい。即ち、シリコン含有レジスト膜30の厚さを、転写したパターンの凹凸形状が良好となる程度に薄くし、その分有機レジスト膜20を厚くすることで、2層レジスト40の厚さを確保する。このようにしても、微細凹凸構造ASを構成する凹部の垂直性を向上し、高アスペクト比の凹凸構造を形成することができる。
・上記各実施形態では、本発明の素子の一形態である発光素子を、透過型の発光素子としたが、反射型の発光素子に具体化してもよい。例えば、基板11のうちバッファ層12が形成された面に対して反対側となる裏面に、銀等からなる反射層と、絶縁層とを設け、MQW層から射出された光を、反射層によって、光取り出し面である絶縁層側へ反射するようにしてもよい。
・上記各実施形態では、本発明の素子の製造方法を発光素子の製造方法として具体化した。これに限らず、本発明の素子の製造方法は、シリコン貫通電極(TSV)を備えるシリコンデバイス等の半導体素子の製造方法に適用することができ、特に、シリコン貫通電極を形成する工程に適用することができる。

Claims (5)

  1. 凹凸構造を備えた素子の製造方法において、
    凹凸構造を形成する対象となる凹凸構造形成層に有機レジスト膜を形成する工程と、
    前記有機レジスト膜の上にシリコン含有レジスト膜を形成する工程と、
    前記シリコン含有レジスト膜をナノインプリントによりパターニングする工程と、
    前記シリコン含有レジスト膜を酸素含有プラズマで酸化して酸化シリコン膜を形成する工程と、
    エッチングマスクとしての前記酸化シリコン膜を介して、前記有機レジスト膜をドライエッチングする工程と、
    エッチングマスクとしての前記酸化シリコン膜及び前記有機レジスト膜を介して、前記凹凸構造形成層をドライエッチングする工程と、
    前記酸化シリコン膜及び前記有機レジスト膜を除去する工程とを有することを特徴とする素子の製造方法。
  2. 前記有機レジスト膜をドライエッチングする工程の前に、ナノインプリントにより形成された凹部の残存層を酸素及びフッ素を含有するプラズマで除去する工程を行う請求項1に記載の素子の製造方法。
  3. 前記凹凸構造形成層は、III族窒化物半導体からなり、
    前記凹凸構造形成層を、塩素含有プラズマによりエッチングする請求項1又は2に記載の素子の製造方法。
  4. 前記凹凸構造形成層は、サファイアからなり、
    前記凹凸構造形成層を、塩素含有プラズマによりエッチングする請求項1又は2に記載の素子の製造方法。
  5. 前記凹凸構造形成層は、複数の層からなり、
    前記凹凸構造形成層を、塩素含有プラズマによりエッチングする請求項1又は2に記載の素子の製造方法。
JP2013549085A 2012-03-07 2013-02-18 素子の製造方法 Active JP5456946B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013549085A JP5456946B1 (ja) 2012-03-07 2013-02-18 素子の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012050199 2012-03-07
JP2012050199 2012-03-07
JP2013549085A JP5456946B1 (ja) 2012-03-07 2013-02-18 素子の製造方法
PCT/JP2013/053813 WO2013132993A1 (ja) 2012-03-07 2013-02-18 素子の製造方法

Publications (2)

Publication Number Publication Date
JP5456946B1 true JP5456946B1 (ja) 2014-04-02
JPWO2013132993A1 JPWO2013132993A1 (ja) 2015-07-30

Family

ID=49116477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013549085A Active JP5456946B1 (ja) 2012-03-07 2013-02-18 素子の製造方法

Country Status (7)

Country Link
US (1) US8921135B2 (ja)
JP (1) JP5456946B1 (ja)
KR (1) KR101354516B1 (ja)
CN (1) CN103597619B (ja)
DE (1) DE112013000281B4 (ja)
TW (1) TWI515920B (ja)
WO (1) WO2013132993A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013008556A1 (ja) 2011-07-12 2013-01-17 丸文株式会社 発光素子及びその製造方法
CN104969367B (zh) 2013-02-11 2019-04-16 亮锐控股有限公司 发光器件和用于制造发光器件的方法
US9929311B2 (en) 2013-07-17 2018-03-27 Marubun Corporation Semiconductor light emitting element and method for producing the same
CN105934833B (zh) 2014-03-06 2017-09-15 丸文株式会社 深紫外led及其制造方法
JPWO2015147134A1 (ja) * 2014-03-26 2017-04-13 Jxエネルギー株式会社 エピタキシャル成長用基板の製造方法、それより得られるエピタキシャル成長用基板及びその基板を用いた発光素子
CN105655451B (zh) * 2014-11-13 2018-07-06 北京北方华创微电子装备有限公司 一种刻蚀用掩膜组及应用其的衬底刻蚀方法
WO2016093257A1 (ja) * 2014-12-09 2016-06-16 丸文株式会社 発光素子及びその製造方法
US9929317B2 (en) 2015-01-16 2018-03-27 Marubun Corporation Deep ultraviolet LED and method for manufacturing the same
JP2016178234A (ja) * 2015-03-20 2016-10-06 株式会社東芝 半導体受光デバイス
EP3346509B1 (en) 2015-09-03 2021-06-30 Marubun Corporation Deep-ultraviolet led and method for manufacturing same
WO2017168811A1 (ja) 2016-03-30 2017-10-05 丸文株式会社 深紫外led及びその製造方法
KR20180058125A (ko) 2016-11-23 2018-05-31 에스케이하이닉스 주식회사 임프린트 공정을 이용한 패턴 형성 방법
US11309454B2 (en) 2018-01-26 2022-04-19 Marubun Corporation Deep ultraviolet LED and method for producing the same
CN108493305B (zh) * 2018-03-22 2019-08-02 潍坊星泰克微电子材料有限公司 一种图形化蓝宝石衬底的制备方法
CN111599674B (zh) * 2020-05-28 2023-11-14 北京北方华创微电子装备有限公司 复合衬底的刻蚀方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010284970A (ja) * 2009-06-09 2010-12-24 Qinghua Univ ナノインプリント用レジスト及びナノインプリントの方法
JP2011138586A (ja) * 2009-12-28 2011-07-14 Wd Media Singapore Pte Ltd 磁気記録媒体及びその製造方法
WO2011122605A1 (ja) * 2010-03-30 2011-10-06 Hoya株式会社 インプリント用離型層付きモールド及びインプリント用離型層付きモールドの製造方法、コピーモールドの製造方法
JP2011211083A (ja) * 2010-03-30 2011-10-20 Hoya Corp マスクブランクス、パターン形成方法及びモールドの製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002226290A (ja) * 2000-11-29 2002-08-14 Japan Fine Ceramics Center ダイヤモンド加工体の製造方法、及び、ダイヤモンド加工体
US7122482B2 (en) * 2003-10-27 2006-10-17 Molecular Imprints, Inc. Methods for fabricating patterned features utilizing imprint lithography
JP4250570B2 (ja) * 2004-06-30 2009-04-08 キヤノン株式会社 近接場露光方法及びこれを用いた素子の製造方法
US7736954B2 (en) * 2005-08-26 2010-06-15 Sematech, Inc. Methods for nanoscale feature imprint molding
JP4774937B2 (ja) 2005-11-10 2011-09-21 大日本印刷株式会社 テンプレートの製造方法
CN1800984A (zh) 2005-12-27 2006-07-12 国家纳米技术产业化基地 一种负型纳米压印方法
US7998651B2 (en) * 2006-05-15 2011-08-16 Asml Netherlands B.V. Imprint lithography
JP4997550B2 (ja) * 2007-02-27 2012-08-08 独立行政法人理化学研究所 微細パターン形成方法
JP5144127B2 (ja) * 2007-05-23 2013-02-13 キヤノン株式会社 ナノインプリント用のモールドの製造方法
JP5205866B2 (ja) * 2007-08-23 2013-06-05 住友電気工業株式会社 モールドの形成方法、回折格子の形成方法、および分布帰還型半導体レーザの製造方法
US7891636B2 (en) * 2007-08-27 2011-02-22 3M Innovative Properties Company Silicone mold and use thereof
US20110020753A1 (en) * 2009-07-27 2011-01-27 International Business Machines Corporation Method for reversing tone of patterns on integrated circuit and patterning sub-lithography trenches
JP4647020B2 (ja) 2009-07-30 2011-03-09 キヤノン株式会社 窒化物半導体の微細構造の製造方法
KR20130071426A (ko) 2010-03-30 2013-06-28 호야 가부시키가이샤 임프린트용 이형층 부착 몰드 및 임프린트용 이형층 부착 몰드의 제조 방법, 카피 몰드의 제조 방법
JP5644192B2 (ja) * 2010-06-09 2014-12-24 住友電気工業株式会社 積層樹脂膜の形成方法及び半導体デバイスの製造方法
CN102157642A (zh) * 2011-03-23 2011-08-17 华中科技大学 一种基于纳米压印的高出光效率led的制备方法
CN102760798B (zh) * 2011-04-29 2015-03-11 清华大学 一种发光二极管的制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010284970A (ja) * 2009-06-09 2010-12-24 Qinghua Univ ナノインプリント用レジスト及びナノインプリントの方法
JP2011138586A (ja) * 2009-12-28 2011-07-14 Wd Media Singapore Pte Ltd 磁気記録媒体及びその製造方法
WO2011122605A1 (ja) * 2010-03-30 2011-10-06 Hoya株式会社 インプリント用離型層付きモールド及びインプリント用離型層付きモールドの製造方法、コピーモールドの製造方法
JP2011211083A (ja) * 2010-03-30 2011-10-20 Hoya Corp マスクブランクス、パターン形成方法及びモールドの製造方法

Also Published As

Publication number Publication date
CN103597619B (zh) 2015-10-14
TWI515920B (zh) 2016-01-01
CN103597619A (zh) 2014-02-19
TW201342661A (zh) 2013-10-16
KR20130130090A (ko) 2013-11-29
DE112013000281T5 (de) 2014-08-21
DE112013000281B4 (de) 2016-06-09
JPWO2013132993A1 (ja) 2015-07-30
KR101354516B1 (ko) 2014-01-23
US20140057377A1 (en) 2014-02-27
US8921135B2 (en) 2014-12-30
WO2013132993A1 (ja) 2013-09-12

Similar Documents

Publication Publication Date Title
JP5456946B1 (ja) 素子の製造方法
KR102208684B1 (ko) 반도체 발광 소자 및 그 제조 방법
JP5206923B2 (ja) 半導体発光素子
TWI518776B (zh) Etching method
JP5643920B1 (ja) Led素子及びその製造方法
TWI427198B (zh) 含氮化物半導體層之結構、含氮化物半導體層之複合基底及其製造方法
TWI611595B (zh) Led元件
US20170358712A1 (en) Deep ultraviolet led and method for manufacturing the same
TWI441353B (zh) 發光二極體的製備方法
JP5818766B2 (ja) 発光ダイオード
JP5794963B2 (ja) 発光ダイオード
JP5794964B2 (ja) 発光ダイオード
KR20130046402A (ko) 반도체 발광소자 및 그 제조방법
JP2016012610A (ja) 半導体発光素子
WO2018025805A1 (ja) 半導体発光素子及びその製造方法
JP5722082B2 (ja) 窒化物半導体レーザ装置の製造方法
US20150171279A1 (en) Epitaxial substrate, method thereof, and light emitting diode
JP2016103624A (ja) 発光素子の製造方法及び発光素子
JP2013055104A (ja) 発光ダイオード用基板の製造方法、発光ダイオードの製造方法及びモールドの製造方法
WO2015194382A1 (ja) 発光素子の製造方法及び発光素子
KR20120068306A (ko) 반도체 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140108

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5456946

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250