TWI427198B - 含氮化物半導體層之結構、含氮化物半導體層之複合基底及其製造方法 - Google Patents

含氮化物半導體層之結構、含氮化物半導體層之複合基底及其製造方法 Download PDF

Info

Publication number
TWI427198B
TWI427198B TW098117306A TW98117306A TWI427198B TW I427198 B TWI427198 B TW I427198B TW 098117306 A TW098117306 A TW 098117306A TW 98117306 A TW98117306 A TW 98117306A TW I427198 B TWI427198 B TW I427198B
Authority
TW
Taiwan
Prior art keywords
nitride semiconductor
semiconductor layer
substrate
base substrate
nitride
Prior art date
Application number
TW098117306A
Other languages
English (en)
Other versions
TW201006973A (en
Inventor
Shinan Wang
Kenji Tamamori
Original Assignee
Canon Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Kk filed Critical Canon Kk
Publication of TW201006973A publication Critical patent/TW201006973A/zh
Application granted granted Critical
Publication of TWI427198B publication Critical patent/TWI427198B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Description

含氮化物半導體層之結構、含氮化物半導體層之複合基底及其製造方法
本發明有關於含氮化物半導體層之結構、含氮化物半導體層之複合基底及其製造方法。詳言之，本發明有關於基於磊晶橫向過度生長之氮化物半導體層的製造方法。
氮化物半導體，例如由通式Alx Gay In1-x-y N(0≦x≦1、0≦y≦1、0≦x+y≦1)表示之氮化鎵化合物半導體，具有相對大能帶隙並且為直接過渡型半導體材料。
因此，氮化物半導體被用為形成半導體發光裝置之材料，如能夠發射對應至從紫外線光至綠光的短波長光線之半導體雷射，及能夠涵蓋從紫外線光至紅光及額外地白光的廣發射波長範圍及發光二極體(LED)。
為了獲得高品質的半導體發光裝置，需要高品質的氮化物半導體膜或基底。
尤其，為了獲得高品質的氮化物半導體膜，較佳進行使用同質高品質的氮化物半導體基底或晶格常數差且熱膨脹係數差相對小之異質基底的磊晶生長。
此外，在氮化物半導體之應用中，必須在根據情況形成了氮化物半導體膜或氮化物半導體結構之後移除基礎基底。
然而，會有難以製造高品質氮化物半導體膜或高品質氮化物半導體基底的問題。於下討論此問題的主因。
(1)氮化物半導體基底之製造程序涉及高成本步驟。例如，在製造GaN基底時，需高溫及高壓，且難以製造低缺陷密度且大直徑之基底。因此，GaN基底價格不菲，且無法取得滿足量產之GaN基底的平穩供應。
(2)適合用於高品質氮化物半導體之磊晶生長的異質基底很稀少。需在約1000℃之高溫及含有族V材料之強腐蝕性的氨環境下進行氮化物半導體膜之磊晶生長。能夠承受此種嚴苛條件的異質之單晶體基底有限。
(3)取決於裝置，因為氮化物半導體本身的晶體性質，需要複雜的結構。例如，為了實現一光學元件，成分互相不同的氮化物半導體必須層壓成複數層。
由於上述原因，總的來說藍寶石基底經常作為氮化物半導體之基礎基底。
另一方面，如GaN、AlGaN及GaInN之氮化物半導體為晶格常數互不相同的完全應變材料，且因此在這些氮化物半導體之間及這些氮化物半導體與基底之間容易產生裂縫及應力應變。
因此，當使用如藍寶石基底的異質基底時，會發生由增殖於氮化物半導體中因氮化物半導體與異質基底間的晶格常數差所引起的錯位而導致之問題。
此一錯位穿線般通過氮化物半導體膜而到達氮化物半導體的最上層，而變成穿線型(threading)錯位，並可能降低氮化物半導體膜之性質。
此外，亦有在氮化物半導體膜及異質基底間發生因氮化物半導體膜及異質基底間的熱膨脹係數差所引起的應力應變。應力應變不僅使氮化物半導體及異質基底變形，並且成為氮化物半導體膜性質下降的因素之一。
為了減少穿線型錯位密度，在應用物理書信(Appl. Phys. Lett.)(第72冊、第16號、1998年4月20日、第2014至2016頁)中揭露一種方法，其中藉由積極地利用橫向生長來進行GaN的磊晶生長。
在此情況中，於橫向生長法中，其亦稱為磊晶橫向過度生長(ELOG)法，首先在異質基底上交替形成促進氮化物半導體生長之區域及干擾氮化物半導體生長之區域。
並且，在促進生長區域上選擇性生長氮化物半導體，並且氮化物半導體朝生長干擾區域橫向地生長。
在干擾生長區域上，不從基底生長氮化物半導體，且干擾生長區域覆蓋有從促進生長區域上之氮化物半導體橫向延伸的氮化物半導體。
因此，基底與氮化物半導體間之介面中產生的錯位幾乎不會出現在表面上。
因而，在由橫向生長法形成的氮化物半導體中形成穿線型錯位密度之分布。
詳言之，穿線型錯位密度在異質基底上的促進生長區域上保持為高，但在異質基底上之干擾生長區域上穿線型錯位密度降低。
根據此技術，可獲得完全平坦且在某些區域中表面附近的穿線型錯位密度為低之氮化物半導體膜。
此技術提供一特徵，其藉由利用在基礎基底上形成之遮罩圖案來實現氮化物半導體之選擇性ELOG生長。
可使用例如SiO2 作為遮罩圖案的材料。在日本應用物理期刊(Jpn. J. Appl. Phys.)(第42冊、第2部、第7B號、2003年7月15日、第L818至L820頁)中，進一步揭露一種藉由使用SiO2 遮罩圖案的ELOG生長來形成厚膜氮化物半導體之兩層結構的技術。
日本專利申請案公開號2007-314360亦揭露一種氮化物半導體膜之選擇性生長技術，使用Mg化合物作為遮罩圖案的材料。
根據此技術，Mg促成氮化物半導體膜之橫向生長，並因此可有效率地製造令人滿意的氮化物半導體膜。
美國專利案號6,335,546亦揭露一種氮化物半導體之選擇性ELOG生長技術，不使用任何遮罩圖案。
根據此技術，即便使用如藍寶石之材料所製造的異質基底，仍可獲得平坦且低穿線型錯位密度之氮化物半導體膜。
此效果亦已驗證於光及視覺環境期刊(J. Light & Vis. Env.)(第27冊、第3號(2003年)、第140至145頁)中。此技術實現氮化物半導體膜之選擇性ELOG生長，藉由利用形成在基底之生長表面上的粗糙圖案，並具有在氮化物半導體與圖案凹陷部中的基底之間有空隙的特徵。空隙的存在某程度緩和氮化物半導體與基底間之應力應變。
為了減少穿線型錯位，美國專利案號6,979,584揭露一種技術，其中：設置具有突出及凹陷表面(粗糙圖案)的第一氮化物半導體，並接著藉由利用突出部的上面及側面作為晶核，進行第二氮化物半導體之磊晶縱向及橫向過度生長；且當凹陷部被氮化物半導體填充的同時，氮化物半導體亦往上生長。
根據此技術，在其中第二氮化物半導體經歷磊晶橫向過度生長的部份之上部分中第一氮化物半導體所具有之穿線型錯位的增殖會受到抑制，且可在被填充之凹陷部中形成穿線型錯位緩和的區域。
尤其，藉由重複突出及凹陷表面成形及磊晶縱向與橫向過度生長，可預期到穿線型錯位之進一步的減少。此技術具有空隙形成於第二氮化物半導體中的特徵。
另一方面，同樣在氮化物半導體之基礎基底的移除中，經常會有長操作時間以及氮化物半導體的破壞之問題。這些問題在使用藍寶石(其為硬)作為基礎基底時特別顯著。
日本專利申請案公開號2001-176813揭露一種氮化物半導體基底的製造方法，其中可藉由滿意地移除如藍寶石基底的異質基底來獲得氮化物半導體基底。
根據此技術，可獲得無瑕疵且錯位減少以及在結晶度及表面條件上令人滿意之氮化物半導體基底。
在此技術中，藉由以來自從異質基底側之電磁波輻射分解氮化物半導體來移除異質基底；此技術具有在氮化物半導體與異質基底間有空隙形成能減少所產生的N2 之氣體壓力對氮化物半導體之破壞的特徵。
然而，上述應用物理書信(第72冊、第16號、1998年4月20日、第2014至2016頁)、日本應用物理期刊(第42冊、第2部、第7B號、2003年7月15日、第L818至L820頁)或日本專利申請案公開號2007-314360中所揭露的技術需要使用與氮化物半導體異質的材料來做為遮罩，以實現氮化物半導體膜之選擇性ELOG生長。
因此，此技術會有一個問題，即在需要約1000℃生長溫度的氮化物半導體膜之晶體生長程序中，遮罩材料降級而不利地影響氮化物半導體膜。
例如，在其中遮罩材料為SiO2 的情況中，其成分Si或O2 ，以及在遮罩材料為Mg化合物的情況中，其成分Mg及其它，擴散到氮化物半導體膜中而可能依情況不利地影響氮化物半導體之品質或載體控制。
另一方面，光及視覺環境期刊(第27冊、第3號(2003年)、第140至145頁)中所揭露之技術使用粗糙圖案，並藉此克服使用異質材料遮罩的問題，並且同時實現氮化物半導體膜與基底間之應力應變的緩和。
然而，藉由使用粗糙圖案而在氮化物半導體膜與基底間形成僅單一層的空隙結構不足以減少穿線型錯位及緩和應力應變。
正如此一技術，不容易形成具有想要形狀之兩或更多層的空隙。
另一方面，美國專利案號6,979,864所揭露之技術能夠形成兩或更多層的空隙，但難以確保空隙大小，因為縱向生長及橫向生長為同時發生。因此，空隙對應力應變之緩和的影響為低。
日本專利申請案公開號2001-176813所揭露之技術藉由分解下層來移除基礎基底，且移除造成的衝擊會傳送至直接覆在下層上的氮化物半導體。
例如，在下層中產生之微裂縫會傳送至直接覆在下層上的氮化物半導體。因此，單單日本專利申請案公開號2001-176813所揭露之技術幾乎無法避免在移除基礎基底時對氮化物半導體造成的破壞。
有鑑於上述問題，本發明之一目的在於提供一種結構，其含有穿線型錯位減少的氮化物半導體層、含此氮化物半導體的複合基底及其製造方法。此外，本發明之另一目的在於提供含此氮化物半導體層之結構的製造方法，其減少基礎基底之移除對於氮化物半導體層的破壞。
本發明提供一種如下述般形成含氮化物半導體層之結構、一種含氮化物半導體層之複合基底及其製造方法。
本發明之含氮化物半導體層之結構的特徵在於：該結構包含基於至少兩氮化物層之疊層結構；該結構包含，於該疊層結構中之該兩氮化物半導體層之間，複數空隙，其係由包含形成於為該兩氮化物半導體層之較低層的該氮化物半導體層上之粗糙圖案的凹陷部之內壁的壁面所圍繞；以及抑制該氮化物半導體層之橫向生長的含結晶度缺陷部係形成於該些凹陷部之該些內壁的至少部分上以形成該些空隙。
此外，本發明之含氮化物半導體層之複合基底的特徵在於：含氮化物半導體層之結構係形成在基礎基底上。
此外，本發明之含氮化物半導體層之複合基底的製造方法的其特徵在於包括：於基礎基底上形成第一氮化物半導體層之第一步驟、於該第一氮化物半導體層上形成粗糙圖案之第二步驟、於該第一氮化物半導體層之該粗糙圖案中之凹陷部的內壁之至少部分上形成因自單晶體狀態變更的狀態而造成的含結晶度缺陷部之第三步驟、以及於形成在該第一氮化物半導體層上且包括該含結晶度缺陷部的該粗糙圖案上形成第二氮化物半導體層之第四步驟。
此外，本發明之含氮化物半導體層之結構的製造方法的特徵在於包括：藉由使用上述說明的任一者之複合基底的製造方法來製造複合基底之步驟、以及從該製造方法所製造的該複合基底移除基礎基底之步驟。
根據本發明，可實現含有穿線型錯位減少之氮化物半導體層的結構、含此氮化物半導體層的複合基底及其製造方法。
此外，可實現含此氮化物半導體層之結構的製造方法，其減少基礎基底之移除對於氮化物半導體層的破壞。
根據本發明，作為上述含氮化物半導體層之結構，可實現上述結構。
在本發明之一實施例中，上述結構可如下般組態。
在本實施例中，含氮化物半導體層之結構設置有基於至少兩氮化物半導體層的疊層結構。
此結構包括於該疊層結構中之該兩氮化物半導體層之間，複數空隙，其係由包含形成於為該兩氮化物半導體層之較低層的該氮化物半導體層上之粗糙圖案的凹陷部之內壁的壁面所圍繞。
抑制該氮化物半導體層之橫向生長的含結晶度缺陷部係形成於該些凹陷部之該些內壁的至少部分上以形成該些空隙。
因此，由於空隙的緣故，可緩和氮化物半導體層之薄膜應變及兩氮化物半導體層間之壓力，且獲得穿線型錯位密度的減少。
由於含結晶度缺陷部的緣故，可抑制凹陷部中氮化物半導體的磊晶橫向過度生長並確保空隙之大小。含結晶度缺陷狀態在此意指從單晶體狀態變更的一狀態，如非晶質狀態、多孔狀態或多晶體狀態。
在此所指之氮化物半導體意指由通式Alx Gay In1-x-y N(0≦x≦1、0≦y≦1、0≦x+y≦1)表示之氮化鎵化合物半導體。
根據本實施例的含氮化物半導體層之結構能夠實現含有穿線型錯位減少的氮化物半導體層之結構。因此，可實現較高品質之氮化物半導體光學元件。
在本發明之一實施例中，含氮化物半導體層複合基底可如下般組態。
在本實施例中，藉由在基礎基底上形成含氮化物半導體層之結構，可組態含氮化物半導體層複合基底。
在此情況中，含氮化物半導體層複合基底可組態成具有，在該基礎基底與為該兩氮化物半導體層之較低層的該氮化物半導體層之間，複數空隙，其係由包含形成於為該較低層的該氮化物半導體層上之該粗糙圖案的該些凹陷部之該些內壁的該些壁面所圍繞。
亦可藉由採用單晶體基底作為基礎基底來組態含氮化物半導體層複合基底。
亦可藉由採用一基礎基底為該基礎基底，其中，在一單晶體基底上，進一步形成有與該單晶體基底同質或異質之中間膜，來組態含氮化物半導體層複合基底。
亦可藉由採用氮化物半導體、藍寶石、矽(Si)及碳化矽(SiC)之任一者作為單晶體基底之材料來組態含氮化物半導體層複合基底。
根據本實施例的上述含氮化物半導體層複合基底能夠組態含有穿線型錯位減少的氮化物半導體層之複合基底，並藉此實現用於高品質的氮化物半導體之磊晶生長中的基底。
在本發明之一實施例中，含氮化物半導體層之複合基底的製造方法可如下般組態。
根據本實施例的含氮化物半導體層之複合基底的製造方法包括：於基礎基底上形成第一氮化物半導體層之第一步驟、於該第一氮化物半導體層上形成粗糙圖案之第二步驟、於該第一氮化物半導體層之該粗糙圖案中之凹陷部的內壁之至少部分上形成因自單晶體狀態變更的狀態而造成的含結晶度缺陷部之第三步驟、以及於形成在該第一氮化物半導體層上且包括該含結晶度缺陷部的該粗糙圖案上形成第二氮化物半導體層之第四步驟。
在此情況中，於形成含結晶度缺陷狀態之第三步驟中，可使用基於如反應性離子蝕刻(RIE)、電漿蝕刻、離子輻射或反應性離子輻射之技術的表面處理。
藉由施加這些技術，所關心之部分可從單晶體狀態變更成例如非晶質狀態、多孔狀態或多晶體狀態。
在本發明之一實施例中，該第一步驟可為藉由於基礎基底上形成粗糙圖案及藉由在該粗糙圖案上進行氮化物半導體層的磊晶橫向過度生長來形成該第一氮化物半導體層的連續層之步驟。
此外，第四步驟可為藉由進行氮化物半導體層的磊晶橫向過度生長來形成該第二氮化物半導體層的連續層之步驟。
含氮化物半導體層複合基底的製造方法亦可組態成使得在進行過第四步驟一次之後，分別進一步重複該第二及該第四步驟N次(N≧0)，並且重複該第三步驟M次(M≧N)。
上述根據本實施例之含氮化物半導體層複合基底的製造方法能夠以比傳統氮化物半導體更低價地製造複合基底並促成基底直徑的放大。
如上述此一基底的使用能進行高品質氮化物半導體層的磊晶生長，並能實現高品質的光學元件。
含氮化物半導體層之結構亦能作為用於氮化物半導體之磊晶生長中的基底。
在本發明之一實施例中，可從藉由上述製造方法製造的複合基底移除基礎基底，且含氮化物半導體層之結構的製造方法可如下般組態。
根據本實施例的含氮化物半導體層之結構的製造方法包括：藉由使用根據本發明之實施例的上述複合基底之製造方法的任一者來製造複合基底之步驟、以及從該製造方法所製造的該複合基底移除基礎基底之步驟。
在本發明之一實施例中，製造結構之方法亦可組態成使得於該移除該基礎基底的步驟中，使用一基礎基底作為該基礎基底，其中於單晶體基底上，進一步形成與單晶體基底同質或異質之中間膜，且由選擇性蝕刻移除此中間膜。
製造結構之方法亦可組態成使得在該移除該基礎基底的步驟中使用藍寶石作為該基礎基底並從該基礎基底側進行雷射照射，且在該藍寶石基底及該含氮化物半導體層的結構之間的介面中分解該第一氮化物半導體層。
製造結構之方法亦可組態成使得在該移除該基礎基底的步驟中，使用一基礎基底作為該基礎基底，其中於單晶體基底上，進一步形成與單晶體基底同質或異質之中間膜，並藉由光電化學蝕刻來選擇性移除該中間膜。
在此所稱之光電化學蝕刻意指一蝕刻，其中將基底浸入電解溶液中，並在待蝕刻物體被外來紫外線光照射的同時進行蝕刻。根據此方法，藉由紫外線照射在電流收縮層表面中產生的正電洞導致電流收縮層之溶解作用，藉此允許進行蝕刻。
此蝕刻亦稱為PEC蝕刻(光電化學蝕刻)。
在本發明之一實施例中，製造結構之方法亦可組態成使得在該移除該基礎基底的步驟中，該含氮化物半導體層之結構係接合至第二基底並接著移除該基礎基底。
上述根據本實施例的含氮化物半導體層複合基底之製造方法進一步促進氮化物半導體之基礎基底的移除，並能夠減少在基礎基底移除時對氮化物半導體所產生之破壞。
依照此方式，可減少製造成本並可獲得產率之改善。
此後，參照附圖進一步描述這些實施例。注意到在個別圖中，相同符號用於相同元件，且因此省略冗餘部分之說明。
(第一實施例)
作為本發明之第一實施例，說明含氮化物半導體層之結構的一範例。第1圖顯示描繪本實施例中之含氮化物半導體層之結構的一範例之示意剖面圖。
第1圖描繪含氮化物半導體之結構20、第一氮化物半導體層40、第一氮化物半導體層之凸出部42及在第一氮化物半導體層中之含結晶度缺陷部45。
第1圖亦描繪第二氮化物半導體層50、形成在第一氮化物半導體層之凹陷部中的氮化物半導體51及在氮化物半導體結構中的空隙62。
本實施例的含氮化物半導體之結構20係由第一氮化物半導體層40、第二氮化物半導體層50、及形成在這些氮化物半導體層40及50間的氮化物半導體結構中之空隙62。
一特徵為結晶度缺陷可在圍繞氮化物半導體結構中之空隙62的壁之至少一部分上。
含結晶度缺陷部為例如第一氮化物半導體層40之內壁的表面，由第一氮化物半導體層中的含結晶度缺陷部45所指示。
接下來，更詳細說明含結晶度缺陷部45。
為了方便說明，第2圖僅顯示從第1圖中之含氮化物半導體之結構20拆解下來之第一氮化物半導體層40。在第2圖中，亦省略含結晶度缺陷部45。第2圖描繪第一氮化物半導體層之凸出部42、第一氮化物半導體層之凹陷部43及第一氮化物半導體層之凹陷部的底面44。
在此所稱之含結晶度缺陷狀態意指一狀態，其中在含結晶度缺陷部45中，其之結晶狀態為從第一氮化物半導體層40之內部的單晶體狀態變更之狀態。
例如，含結晶度缺陷部45處於非晶質狀態、多孔狀態或多晶體狀態。
在第1圖中，含結晶度缺陷部45為第一氮化物半導體層40之凹陷部的內壁之整個表面，但第2圖中僅顯示整個表面的部份，如底面44或側壁46。
當含結晶度缺陷部45之厚度從單一原子層厚度至數百奈米，可帶出部45的效果；較佳所關心之厚度從單一原子層厚度至數十奈米。
含結晶度缺陷部45之薄膜厚度可為均勻或不均勻。尤其，側壁44及底面44不需為含結晶度缺陷部45之相同厚度。
含結晶度缺陷部45之角色為減少在其表面上氮化物半導體之形成速率。
此一角色之結果為可確保空隙62的大小。
接下來，說明形成在第一氮化物半導體層之凹陷部上的半導體51。形成在第一氮化物半導體層之凹陷部上的氮化物半導體51之薄膜厚度取決於含結晶度缺陷部45之形成條件或薄膜形成條件可為不均勻。
詳言之，在側壁44及底面44上，形成在第一氮化物半導體層之凹陷部上的氮化物半導體51之薄膜厚度可為不同。
形成在第一氮化物半導體層之凹陷部上的氮化物半導體51之薄膜厚度可為，在其整個表面或部分上，薄如單一原子層厚度或更少或薄到可忽略。在有含結晶度缺陷部45的位置，形成在第一氮化物半導體層之凹陷部上的氮化物半導體51之薄膜厚度特別薄。
在本實施例中，為了確保空隙62的大小，形成在第一氮化物半導體層之凹陷部上的氮化物半導體51之薄膜厚度越薄越好。
接下來，說明空隙62。
空隙62係形成在第一氮化物半導體層40之凹陷部43及第二氮化物半導體層50間的空隙。
空隙62數量超過一，且等於或小於凹陷部43的數量。
從第1及2圖中可見，當含結晶度缺陷部45之厚度及形成在第一氮化物半導體層之凹陷部上之氮化物半導體51的厚度皆夠薄時，空隙62的大小大略由凹陷部43的大小而定。
為了確保第二氮化物半導體層50之薄膜品質，第一氮化物半導體層之凹陷部43較佳以週期性方式分布。
此外，針對第一氮化物半導體層之凹陷部43，個別凹陷部之大小較佳大略互相相等。
第一氮化物半導體層之凹陷部43之圖案從薄膜形成表面上看去為例如一組週期性配置之平行溝渠或一組週期性配置的獨立孔。第一氮化物半導體層之凹陷部43的內壁(包括側壁46及底面44)不需為平坦且滑順。
此外，第一氮化物半導體層之凹陷部43的側壁46不需為垂直。第一氮化物半導體層之凹陷部43的大小可根據第一氮化物半導體層之凹陷部43的圖案形狀、第一氮化物半導體層40的薄膜厚度t1 及第二氮化物半導體層的薄膜厚度t2 而最佳化。
藉由舉例來說明第一氮化物半導體層之凹陷部43的大小，其中圖案為一組週期性配置的平行直線溝渠。
設定溝渠之每一個的長度使溝渠跨過意圖發生生長的區域。例如，當意圖發生生長的區域的直徑為2英吋ψ，溝渠之每一個的長度設定為最大2英吋。
如第2圖中所示，溝渠之週期、寬度及深度分別由p1 、w1 及d1 表示。當t1 >50奈米(nm)時，需滿足下列關係：20nm<p1 <10t1 ，10nm<w1 <p1 ，0.2w1 <d1 <t1 ，t2 >w1 。例如，當t1 =8微米(μm)時，需滿足下列關係：1μm<p1 <20μm，100nm<w1 <p1 ，20nm<d1 <8μm，t2 >200nm。舉另一特定範例，需要滿足下列關係：t1 =8μm、p1 =10μm、w1 =7μm、d1 =6μm、t2 =10μm。
在此情況中，所得之空隙62具有約7μm之寬度及3μm或更多之深度。
空隙62可緩和第一氮化物半導體層40及第二氮化物半導體層50之間的應變應力。
尤其，當這些氮化物半導體層40及50的材料互相不同時，空隙62的效果更顯著。因此，在含氮化物半導體之結構20中，可減少第二氮化物半導體層50中應變應力造成的變形或缺陷，尤其，在第二氮化物半導體層50的表面上。
在第1圖中所示之含氮化物半導體之結構20中，第一氮化物半導體層40及第二氮化物半導體層50可互相為同質，或互相為絕對異質。此外，可分別由氮化物半導體膜所形成之多層膜形成這些氮化物半導體層40及50。
在此所稱之氮化物半導體意指例如由通式Alx Gay In1-x-y N(0≦x≦1、0≦y≦1、0≦x+y≦1)表示之氮化鎵化合物半導體。
其典型範例包括GaN、AlGaN、InGaN、AlN及InN。
此外，在第1圖中所示之含氮化物半導體之結構20僅由第一氮化物半導體層40及第二氮化物半導體層50形成，但可藉由層壓此一結構複數次而形成。在此一情況中，在上層部，圍繞空隙之壁會無含結晶度缺陷部。
含氮化物半導體之結構20可單一用為光學元件之材料。
含氮化物半導體之結構20亦可用為氮化物半導體膜之磊晶生長的基底。
此外，含氮化物半導體之結構20亦可以附接至另一基底的方式加以使用。
可藉由將在第四實施例中所述的製造方法製造本實施例之含氮化物半導體之結構20。
(第二實施例)
作為本發明之第二實施例，說明含氮化物半導體層複合基底之一範例。
第3圖顯示描繪本實施例中之含氮化物半導體層複合基底的一範例之示意剖面圖。
第3圖描繪基礎基底10、基礎基底之凸出部12、含氮化物半導體層複合基底30、形成在基礎基底之凹陷部中的氮化物半導體41及在基礎基底與氮化物半導體之間的空隙61。
本實施例中之含氮化物半導體層複合基底30係由基礎基底10及含氮化物半導體之結構20所形成。
基礎基底10及結構20可互相連結而在其間無任何間隔。當藉由晶體生長在基礎基底10上形成結構20時，為了確保結構20的品質，較佳在基礎基底10及結構20之間形成空隙。舉例而言，在第3圖中所示之含氮化物半導體層複合基底30中，在基礎基底10及結構20之間形成空隙61。
接下來，由於含氮化物半導體之結構20與第一實施例中的相同，此後參照第3及4圖，僅說明基礎基底10及空隙61。
第4圖為僅顯示從第3圖中所示之含氮化物半導體層複合基底30拆下來之基礎基底10的圖。
第4圖描繪基礎基底之凸出部12、基礎基底之凹陷部、基礎基底之凹陷部的底面14及基礎基底之凹陷部的側壁16。
首先說明基礎基底10。
基礎基底10可為簡單的單晶體基底。
基礎基底10之材料例如為典型有GaN、藍寶石、矽(Si)及碳化矽(SiC)之氮化物半導體之的任一者。
在基礎基底10中，根據意圖目的，在簡單的單晶體基底上，可進一步形成與單晶體基底同質或異質的中間膜。
此中間膜可為多層膜。舉例而言，中間膜為包括GaN、AlGaN、InGaN、AlN及InN的至少任一者之單層膜或多層膜。
此外，如第4圖中所示，可在基礎基底10之薄膜形成表面上形成粗糙圖案。
當形成中間膜時，可形成粗糙圖案以到達中間膜之一半位置或形成為穿透中間膜以到達單晶體基底之內部。此外，可在已形成粗糙圖案後形成中間膜。
基礎基底之凹陷部13的內壁(包括側壁16及底面14)不需為平坦且滑順。
此外，側壁16不需為垂直，可為錐形。形成凹陷部之每一個的兩側壁16之傾斜角度不需互相相等。
接下來說明空隙61。
空隙61係形成在基礎基底10之凹陷部13與第一氮化物半導體層40之間。
空隙61的數量超過一，且等於或小於凹陷部13的數量。當基礎基底10及第一氮化物半導體層40互相在接介處接合，空隙61的大小大略由凹陷部13的大小而定。
在藉由使用基礎基底10的粗糙圖案之橫向生長形成氮化物半導體層40的情況中，如第3及4圖中可見，空隙61的大小由凹陷部13的大小、氮化物半導體41的厚度及基礎基底的凹陷部之側壁16上所形成之氮化物半導體(未圖示)之厚度而定。
當基礎基底10為由非氮化物半導體之材料形成之基底時，基礎基底的凹陷部之側壁16上所形成之薄膜厚度幾乎可忽略。
形成在基礎基底的凹陷部之側壁16上之氮化物半導體41的厚度係由基礎基底10及第一氮化物半導體層40之生長條件而定，且經常為第一氮化物半導體層40之厚度t1 的一半或更少。
為了確保第一氮化物半導體層40之薄膜品質，凹陷部13較佳以幾乎週期性的方式分布。
此外，針對凹陷部13，個別凹陷部之大小較佳大略互相相等。凹陷部13之圖案從薄膜形成表面上看去為例如一組週期性配置之平行溝渠或一組週期性配置的獨立孔。
可根據凹陷部13的圖案形狀、基礎基底10的厚度t0 及第一氮化物半導體層40之薄膜厚度t1 來最佳化凹陷部13的大小。
藉由舉例來說明凹陷部13的大小，其中圖案為一組週期性配置的平行直線溝渠。
設定溝渠之每一個的長度使溝渠跨過意圖發生生長的區域。例如，當意圖發生生長的區域的直徑為2英吋ψ，溝渠之每一個的長度設定為最大2英吋。
如第4圖中所示，溝渠之週期、寬度及深度分別由p0 、w0 及d0 表示。當t0 >100μm時，需滿足下列關係：20nm<p0< 20μm，10nm<w0 <p0 ，0.2w0 <d0 <t0 ，t1 >w0 。舉另一特定範例，需要滿足下列關係：t0 =420μm、p0 =10μm、w0 =7μm、d0 =6μm、t1 =10μm。
在此情況中，所得之空隙61具有約7μm之寬度及3μm或更多之深度。
空隙61之存在能夠緩和氮化物半導體20及基礎基底10之間的應變應力。此外，當藉由使用基礎基底上之粗糙圖案的橫向生長形成第一氮化物半導體層40而非當第一氮化物半導體層40藉由直接生長而形成於平坦基礎基底上時，可更減少第一氮化物半導體層40中之穿線型錯位密度。
可藉由在第三實施例中所示之製造方法製造本實施例之含氮化物半導體層複合基底30。
(第三實施例)
作為本發明之第三實施例，說明含氮化物半導體層複合基底之製造方法的一範例。
第5A至5F圖顯示描繪在本實施例中之含氮化物半導體層複合基底之製造方法的一範例之示意剖面圖。
在複合基底之製造中，首先準備基礎基底10(第5A圖)。
基礎基底可為簡單的單晶體基底。基礎基底10之材料例如為典型有GaN、藍寶石、矽(Si)及碳化矽(SiC)之氮化物半導體之的任一者。
在基礎基底10中，根據意圖目的，在簡單的單晶體基底上，可進一步形成與單晶體基底同質或異質的中間膜(未圖示)。
此中間膜可為多層膜。舉例而言，中間膜為包括GaN、AlGaN、InGaN、AlN及InN的至少任一者之單層膜或多層膜。
接下來，如第5B圖中所示，可在基礎基底10之薄膜形成表面上形成粗糙圖案。當形成中間膜時，可形成粗糙圖案以到達中間膜之一半位置或形成為穿透中間膜以到達單晶體基底之內部。此外，可在已形成粗糙圖案後形成中間膜。
粗糙圖案之凹陷部13的內壁(包括側壁16及底面14)不需為平坦且滑順。
此外，側壁16不需為垂直，可為錐形。形成凹陷部之每一個的兩側壁16之傾斜角度不需互相相等。
粗糙圖案係由眾所知週的微影技術及蝕刻技術所形成。微影技術之範例包括基於光微影技術之阻劑圖案形成技術或電子束曝露技術。
根據需要，將阻劑圖案轉移至所謂的硬遮罩，如金屬薄膜或SiO2 薄膜。
蝕刻技術為藉由藉由使用阻劑圖案或硬遮罩圖案作為遮罩之乾或濕蝕刻來處理基礎基底10之技術。
因而形成之基礎基底10的凹陷部13較佳以幾乎週期性的方式分布。
此外，針對凹陷部13，個別凹陷部之大小較佳大略互相相等。凹陷部13之圖案從薄膜形成表面上看去為例如一組週期性配置之平行溝渠或一組週期性配置的獨立孔。
可根據凹陷部13的圖案形狀、基礎基底10的厚度t0 及第一氮化物半導體層40之薄膜厚度t1 來最佳化凹陷部13的大小。
藉由舉例來說明凹陷部13的大小，其中圖案為一組週期性配置的平行直線溝渠。
設定溝渠之每一個的長度使溝渠跨過意圖發生生長的區域。例如，當意圖發生生長的區域的直徑為2英吋ψ，溝渠之每一個的長度設定為最大2英吋。
如第5B圖中所示，溝渠之週期、寬度及深度分別由p0 、w0 及d0 表示。當t0 >100μm時，需滿足下列關係：20nm<p0 <20μm，10nm<w0 <p0 ，0.2w0 <d0 <t0 ，t1 >w0 。舉另一特定範例，需要滿足下列關係：t0 =420μm、p0 =10μm、w0 =7μm、d0 =6μm、t1 =10μm。
根據需要，粗糙圖案之配置方向匹配基礎基底10之結晶取向。
接下來，進行顯示於第5C圖中之形成第一氮化物半導體層40之連續層的第一步驟。
在此情況中，在基礎基底10及第一氮化物半導體層40之間形成空隙61。第一氮化物半導體層40之材料例如為由通式Alx Gay In1-x-y N(0≦x≦1、0≦y≦1、0≦x+y≦1)表示之氮化鎵化合物半導體。
其典型範例包括GaN、AlGaN、InGaN、AlN及InN。第一氮化物半導體層40可藉由基底接介來接合至基礎基底10。
在此所稱之基底接介意指例如包括表面活化步驟及加熱密合步驟的接介。加熱溫度可從室溫至1000℃。
可藉由晶體生長在基礎基底10上形成第一氮化物半導體40。晶體生長方法之範例包括金屬有機化學蒸汽沈積方法(MOCVD方法)、氫化物蒸汽相壘晶方法(HVPE方法)及分子束磊晶生長方法(MBE方法)。為了減少第一氮化物半導體層40中之穿線型錯位密度並形成空隙61，較佳有優先進行第一氮化物半導體層40之橫向生長的晶體生長條件。
為了進行優先橫向生長，基礎基底10之粗糙圖案的配置方法預先與意圖結晶取向匹配。
在晶體生長的情況中，第一氮化物半導體之薄膜，由形成在基礎基底之凹陷部上的氮化物半導體41代表，亦形成於基礎基底10之凹陷部13的底面14上。
晶體生長條件例如為下列目前為止已知的MOCVD生長條件。換言之，在MOCVD設備中，首先在300至700℃的基底溫度生長數十奈米的氮化物半導體緩衝層。
在GaN的情況中，例如，三甲基鎵(trimethylgallium;TMG)用作族III材料且氨(NH3 )用作族V材料。
接下來，增加基底溫度至約1000℃，進行氮化物半導體之橫向生長。
例如，形成10μm厚的GaN薄膜。在此情況中，TMG及NH3 用作材料。當意圖引進雜質時，將適當氣體引進薄膜形成設備中。例如，作為GaN之施體氣體，矽烷為適當。
藉由橫向生長，獲得第一氮化物半導體層40之連續層，其為完全平坦，且其中在其表面附近之穿線型錯位密度在基礎基底之凹陷部13的上區域中為減少。
在其中穿線型錯位密度為減少之第一氮化物半導體層40的區域中，穿線型錯位密度變成1x108 cm-2 或更少。
此值比基礎基底之凸出部12上形成之氮化物半導體的穿線型錯位密度低一量級或更多。
在上述晶體生長條件下，當p0 =10μm、w0 =7μm、d0 =6μm、t1 =10μm，所得之空隙61具有約7μm的寬度及約3μm或更多之深度。
接下來，如第5D圖中所示，進行在第一氮化物半導體層40之連續層上形成粗糙圖案的第二步驟。
藉由目前已知的微影技術及蝕刻技術來形成連續層上之粗糙圖案。微影技術之範例包括基於光微影技術或電子束曝露技術之阻劑圖案形成技術。
根據需要，將阻劑圖案轉移至所謂的硬遮罩，如金屬薄膜或SiO2 薄膜。
在形成深粗糙圖案的情況中特別需要使用硬遮罩。
蝕刻技術為藉由藉由使用阻劑圖案或硬遮罩圖案作為蝕刻遮罩(未圖示)之乾或濕蝕刻來處理第一氮化物半導體層40之技術。乾蝕刻例如為使用反應性氣體之電漿的乾蝕刻。
反應性氣體為單一氣體或包括兩或更多氣體之混合氣體，且可根據第一氮化物半導體層40之成分最佳化。
例如，在其中第一氮化物半導體層40為GaN層的情況中，作為主要反應性氣體，可使用含氯氣體(如C12、BCl3 、SiCl4 )或含CH4 之氣體。
當形成粗糙圖案之凹陷部43時，較佳盡可能移除在第一氮化物半導體層40中穿線型錯位密度相對高的部份。
這能夠在後續氮化物半導體之薄膜形成中獲得缺陷密度更為減少之薄膜。
穿線型錯位密度為高之部分係例如位在基礎基底10之凸出部12上。當形成第一氮化物半導體層40的蝕刻遮罩時，適當進行遮罩形狀之設計及在光微影時的定位能夠形成上述粗糙圖案之凹陷部43。
取決於凹陷部43之圖案形狀、第一氮化物半導體層40之薄膜厚度t1 及稍後形成之第二氮化物半導體層50的薄膜厚度t2 可最佳化粗糙圖案之凹陷部43的大小。
藉由舉例來說明粗糙圖案之凹陷部43的大小，其中圖案為一組週期性配置的平行直線溝渠。
設定溝渠之每一個的長度使溝渠跨過意圖發生生長的區域。例如，當意圖發生生長的區域的直徑為2英吋ψ，溝渠之每一個的長度設定為最大2英吋。
如第5D圖中所示，溝渠之週期、寬度及深度分別由p1 、w1 及d1 表示。當t1 >50奈米(nm)時，需滿足下列關係：20nm<p1 <10t1 ，10nm<w1 <p1 ，0.2w1 <d1 <t1 ，t2 >w1 。
例如，當t1 =10μm時，需滿足下列關係：1μm<p1 <20μm，100nm<w1 <p1 ，100nm<d1 <8μm，t2 >200nm。舉另一特定範例，需要滿足下列關係：t1 =8μm、p1 =10μm、w1 =7μm、d1 =6μm、t2 =10μm。
接下來，如第5E圖中所示，進行在第一氮化物半導體層40之連續層中形成含結晶度缺陷狀態的第三步驟。
具有含結晶度缺陷狀態之部分45係至少部分形成在粗糙圖案之凹陷部43的內壁。
在第5E圖中，具有含結晶度缺陷狀態之部分45係形成在粗糙圖案之凹陷部43的內壁的整個表面上，但可僅形成在粗糙圖案之凹陷部43的一部份上，如僅在第5D圖中所示之底面44上或僅在側壁46上。
具有含結晶度缺陷狀態之部分45可為可為均勻或不均勻。
尤其，側壁44及底面44相較於具有含結晶度缺陷之部分45的厚度不需為相同。
具有含結晶度缺陷之部分45之角色為減少在其表面上氮化物半導體之形成速率。
作為具有含結晶度缺陷之部分45的形成方法，施加基於如反應性如離子蝕刻(RIE)、電漿蝕刻、離子輻射或中子束輻射之技術的表面處理以從單晶體狀態變更所關心之部分。
在變更後所關心之部分的狀態可從單晶體狀態變更成例如非晶質狀態、多孔狀態或多晶體狀態。
在表面處理時，以遮罩(未圖示)保護不想變更之部分。
上述保護遮罩可為藉由第二步驟中所述的蝕刻遮罩之形成方法新形成的，或蝕刻遮罩本身即可作為保護遮罩。可由上述表面處理條件及表面處理時間來控制部分45之厚度，且從單一原子層厚度變化至數百奈米。
接下來，進行第5F圖中所示之形成第二氮化物半導體層50之第四步驟。
在此情況中，空隙62係形成在第二氮化物半導體層50及第一氮化物半導體層40間。
第二氮化物半導體層之材料例如為由通式Alx Gay In1-x-y N(0≦x≦1、0≦y≦1、0≦x+y≦1)表示之氮化鎵化合物半導體。
其典型範例包括GaN、AlGaN、InGaN、AlN及InN。第二氮化物半導體層50及第一氮化物半導體層40可互相為同質或互相絕對異質。此外，第二氮化物半導體層50可由多層膜形成。
第二氮化物半導體層50之形成方法與第一步驟中所述之第一氮化物半導體層40的晶體生長方法類似，且為主要用眾所皆知的MOCVD之橫向生長。
與第二氮化物半導體層50之橫向生長同時地，亦可在第一氮化物半導體層之凹陷部43內部中形成氮化物半導體51。
取決於含結晶度缺陷部45的形成條件或薄膜形成條件，氮化物半導體51的薄膜厚度可為不均勻。
尤其，在如第5D圖中所示之側壁46及底面44上，氮化物半導體51的薄膜厚度可為不均勻。
含結晶度缺陷部45之存在減少，在內壁43上，尤其，在側壁46上，氮化物半導體之形成速率，使氮化物半導體51之薄膜厚度可適需要忽略地薄。因而確保空隙62之大小。所得之空隙62，舉例而言，具有約7μm之寬度及3μm或更多之深度，當第二氮化物半導體層50之薄膜厚度t2 設定成t2 =10μm。由此一橫向生長所形成之第二氮化物半導體層50的薄膜之穿線型錯位密度為3x107 cm-2 或更少。此值比基於在無形成粗糙圖案的第一氮化物半導體層40上直接生長的氮化物半導體之穿線型錯位密度更低。
在第二氮化物半導體層50之晶體生長過程中，含結晶度缺陷部45之一部分因重新結晶而變成多晶體，但不會變成與凸出部42一體之單晶體。
空隙62可緩和第一氮化物半導體層40及第二氮化物半導體層50間的應變應力。尤其，當第一氮化物半導體層40之材料及第二氮化物半導體層50之材料互相不同時，此緩和較果很顯著。
因此，空隙62之存在，與基礎基底10對於第一氮化物半導體層40的影響相比，大幅減少基礎基底10對於第二氮化物半導體層50的影響。
因而在第二氮化物半導體層50中，可減少因應變應力造成之變形及缺陷。
根據本實施例，得以製造本發明中之含氮化物半導體的複合基底。
作為本發明之第四實施例，說明含氮化物半導體的結構之製造方法的一範例。
本實施例中之含氮化物半導體的結構20之製造方法的特徵在於包括：製造含氮化物半導體的複合基底30之步驟、以及移除複合基底30之基礎基底之步驟。
已在第三實施例中說明複合基底30之製造方法，因此在此省略。此後說明移除基礎基底及其他之步驟。
可利用材料間之抗蝕刻程度差以選擇性蝕刻來移除基礎基底10。
例如，當基礎基底10之材料為Si時，可藉由以KOH僅溶解Si來移除基礎基底10。
當以相對溶液拋光之材料形成基礎基底10時，可藉由拋光來移除基礎基底10。
當基礎基底10包括可用選擇性蝕刻移除的中間膜時，可藉由選擇性蝕刻移除中間膜來移除基礎基底10。
當基礎基底10為以諸如GaN或藍寶石的透明基底製成時，亦可藉由目前已知的雷射剝離(亦稱為LLO)來移除基礎基底10。
此外，當基礎基底10為透明基底時，可藉由目前已知的光電化學蝕刻選擇性移除中間膜來移除基礎基底10。例如，當基礎基底10以GaN或藍寶石製成時，InGaN可作為中間膜。
可用發出基礎基底10不實質上吸收的燈或雷射來做為光源，如Xe-Hg燈。可使用例如KOH的水溶液來做為蝕刻溶液。
此外，可在複合基底30已經附接至適當的第二基底時移除基礎基底10。附接方法的範例包括使用蠟或樹脂之接介方法及包括表面活化步驟與加熱密合步驟的直接接介方法。
此後，參照第6A至6D圖，詳細說明藉由LLO方法基礎基底10之移除。
利用第二實施例中說明之含氮化物半導體的複合基底30來舉例說明。
第6A圖顯示在進行處理前含氮化物半導體的複合基底30。
第6B圖顯示電磁波輻射步驟。電磁波實質上不被基礎基底10所吸收，但會被第一氮化物半導體層40之第一氮化物半導體層所吸收，且例如為雷射光。
例如，當基礎基底10係由藍寶石製成且第一氮化物半導體層40係由GaN製成時，具有370nm或更短之振盪波長之雷射光為較佳。可使用之雷射的範例包括下列準分子雷射：ArF(193nm)、KrF(248.5nm)及XeCl(308nm)。
電磁波輻射時間僅需為允許分解第一氮化物半導體層40並藉此移除基礎基底10，且藉由根據電磁波的種類適當調節輻射時間來進行輻射。
作為輻射方法，如第6B圖中所示，可以雷射光沿方向70從基礎基底10之後面輻射整個區域。
替代地，移動其上放置基底之xy台，並最終可將雷射從基礎基底10之後面輻射至整個區域。
藉由電磁波輻射，如第6B圖中所示，其中氮化物半導體已被分解的部分71及72分別形成在與基礎基底10的凹陷部之底面的介面及與基礎基底10的凸出部之頂面的介面上。
例如，當第一氮化物半導體層40係由GaN製成，GaN分解成Ga及N2 ，因此其中氮化物半導體已被分解的部分71及72主要由Ga形成。
N2 氣體爆炸性地擴散於空隙61中。若無空隙61，N2 氣體之爆炸性擴散會在第一氮化物半導體層40中產生大量的微裂縫。
空隙61之存在提供N2 氣體散逸路徑，並因此能大幅減少微裂縫的產生。
因此，可減少基底之移除對含氮化物半導體之結構20造成的破壞。
電磁波輻射之結果為在含氮化物半導體之結構20與基礎基底10之間的接觸介面中的連結以Ga為主。
即使僅施加一點力量就可移除基礎基底10，產生如第6C圖中所示之結構。可使用如此製造出的含氮化物半導體之結構20。根據需要，進行下列額外的程序1至3。
在額外程序1中，移除附接至含氮化物半導體之結構20之表面的Ga及類似者。為此，以稀釋的鹽酸進行清洗。
在額外的程序2中，如第6C圖中所示，在與第一氮化物半導體層40及基礎基底10接觸之介面中之第一氮化物半導體層40側上形成凹部47。此時，電磁波輻射造成之破壞仍保留在第一氮化物半導體層40中之凹部47中。
根據基於剖面傳輸電子顯微鏡(TEM)方法或魯塞佛(Rutherford)回散射(RBS)方法之分析，取決於電磁波輻射情況，可見到破壞被侷限於自介面500nm之深度。
此破壞層之移除幾乎排除因基底移除對含氮化物半導體之結構20造成的破壞。
移除第一氮化物半導體層中之凹部47的方法之範例包括機械拋光、化學機械拋光(CMP)、離子碾磨及氣體叢集離子束(GCIB)蝕刻。
在額外的程序3中，如第6D圖中所示，當意圖平面化第一氮化物半導體層40之表面或意圖調節第一氮化物半導體層40之薄膜厚度時，藉由用來移除第一氮化物半導體層之凹部47的相同方法來使第一氮化物半導體層40之表面變平。
因此，可獲得具有平坦之底面的含氮化物半導體之結構20。
根據本實施例，可實現本發明中之含氮化物半導體之結構的製造。
此後說明本發明之範例。
<範例1>
在範例1中，參照第1及2圖說明已在第一實施例中說明之含氮化物半導體之結構的一特定範例。
省略與在第一實施例中說明過之部分重疊的部分之說明。
在本範例中，第一氮化物半導體層40及第二氮化物半導體層50皆為GaN之單一晶體。
第一氮化物半導體層40之厚度t1 設定成t1 =8μm且第二氮化物半導體層50之厚度t2 設定成t2 =10μm。含GaN之結構20係由這些氮化物半導體層40及50以及在這些氮化物半導體層40及50之間形成之空隙62所形成，且其特徵在於圍繞空隙62之壁的至少部分含有結晶度缺陷。
在含結晶度缺陷部45中，其之結晶狀態自第一氮化物半導體層40之內部(例如，部分42)之單晶體狀態變更。
含結晶度缺陷部45之結晶狀態包括至少一多晶體狀態。
含結晶度缺陷部45之區域覆蓋幾乎第一氮化物半導體層40之凹陷部45的內壁之整個表面。
含結晶度缺陷部45之厚度可從單一原子層至數百奈米，且以原子層等級而言為不均勻。
含結晶度缺陷部45之角色為減少在其表面上氮化物半導體之形成速率。此一角色之結果為可確保空隙62的大小。
形成在第一氮化物半導體層之凹陷部43上的氮化物半導體51之薄膜厚度取決於含結晶度缺陷部45之薄膜形成條件或形成條件可為不均勻。
例如，氮化物半導體51之薄膜厚度在側壁46上可忽略地薄如數原子層厚，且在底面44上為2μm或更少。
空隙62係形成在第一氮化物半導體層之凹陷部43及第二氮化物半導體層50間。
空隙62數量超過一，且等於或小於第一氮化物半導體層之凹陷部43的數量。
如第1及2圖中可見，空隙62的大小大略由凹陷部43的大小及氮化物半導體51之厚度而定。
為了確保第二氮化物半導體層50之薄膜品質，第一氮化物半導體層之凹陷部43較佳以週期性方式分布。此外，第一氮化物半導體層之個別凹陷部43之大小較佳大略互相相等。
第一氮化物半導體層之凹陷部43之圖案從薄膜形成表面上看去為一組週期性配置之平行溝渠。
第一氮化物半導體層之凹陷部43的內壁(包括側壁46及底面44)以原子等級而言不平坦且滑順。
第一氮化物半導體層之凹陷部43的側壁46之傾斜角度約為85°。
第一氮化物半導體層之凹陷部43的大小如下。
溝渠之每一個的長度為溝渠跨過2英吋ψ之基底，且溝渠之每一個的長度最大為2英吋。
如第2圖中所示，當溝渠週期為p1 =10μm、溝渠寬度為w1 =7μm及溝渠深度為d1 =6μm時，所得之空隙62具有約7μm之寬度及4μm或更多之深度。
空隙62能緩和第一氮化物半導體層40及第二氮化物半導體層50間的應變應力。因此，在含氮化物半導體之結構20中，可減少因應變應力造成之變形與缺陷。
可由如範例4中所述之製造方法製造本範例之含GaN結構20。
<範例2>
在範例2中，參照第3及4圖說明已在第二實施例中說明之含氮化物半導體之複合基底的一特定範例。
省略與在第二實施例中說明過之部分重疊的部分之說明。
在本範例中，含氮化物半導體的複合基底30係由以藍寶石製成之基礎基底10及範例1中所述之含氮化物半導體之結構20形成。
空隙61係形成在基礎基底10與結構20之間，且空隙62係形成在第一氮化物半導體層40與第二氮化物半導體層50之間。
由於含氮化物半導體之結構20與範例1中的相同，此後參照第3及4圖，僅說明基礎基底10及空隙61。
首先說明基礎基底10。
基礎基底10為2英吋ψ藍寶石單晶體基底且其之厚度t0 設定成t0 =420μm。
如第4圖中所示，基礎基底10之薄膜形成表面為C平面，且週期性直線溝渠係以與基礎基底10之「11-20」方向幾乎平行的方式形成。
設定溝渠之每一個的長度使溝渠跨過基礎基底10之整個區域，且溝渠之每一個的長度最大為2英吋。
設定溝渠週期為p1 =10μm、溝渠寬度為w1 =7μm及溝渠深度為d1 =6μm。
接下來說明空隙61。
空隙61係形成在基礎基底10之凹陷部13與第一氮化物半導體層40之間。
空隙61的數量等於凹陷部13的數量。空隙61的大小大略由凹陷部13及形成在凹陷部13之底面14上之氮化物半導體41而定。
在凹陷部13之側壁16部分上所形成之氮化物半導體的薄膜厚度幾乎可忽略。
氮化物半導體41之厚度為3μm或更少。詳言之，空隙61橫跨基礎基底10並聚有最大2英吋之長度、約7μm之寬度及約3μm或更少之深度。
空隙61之存在能夠緩和互為異質之氮化物半導體20及藍寶石基礎基底10之間的應變應力。
此外，當藉由使用基礎基底上之粗糙圖案的橫向生長來形成第一氮化物半導體層40而非當藉由直接生長而形成第一氮化物半導體層40於平坦基礎基底上時，可更減少第一氮化物半導體層40中之穿線型錯位密度。
可藉由範例3中所述之製造方法來製造本範例之含氮化物半導體的複合基底30。
<範例3>
在範例3中，參照第5A至5F圖說明已在第三實施例中說明過之含氮化物半導體的複合基底的製造之一特定範例。
省略與在第三實施例中說明過之部分重疊的部分之說明。
首先準備基礎基底10。
第5A圖顯示藍寶石基礎基底10。基礎基底10之大小為2英吋ψ且其之厚度t0 設定成t0 =420μm。基礎基底10之薄膜形成表面為C平面。
此外，如第5B圖中所示，在基礎基底10之薄膜形成表面上，週期性直線溝渠係以與基礎基底10之「11-20」方向幾乎平行的方式形成。
可使用眾所週知的微影技術及蝕刻技術作為形成方法(未圖示)。
首先，在基礎基底10之薄膜形成表面上，藉由噴濺沈積約300nm之Cr薄膜。
接著，藉由光微影技術，在Cr薄膜上形成想要的阻劑圖案。
在此情況中，進行遮罩與基底之定位使得直線溝渠配置成與基礎基底之「11-20」方向幾乎平行。
接著，使用阻劑作為蝕刻遮罩，且藉由具有包括氯(Cl2 )、O2 及Ar的混合氣體施加RIE將圖案轉移至Cr薄膜，並因此形成以Cr製成之硬遮罩。
接著，藉由施加氧電漿，拆離阻劑。藉由使用Cr硬遮罩，並藉由施加具有含氯氣體之RIE，將藍寶實基底蝕刻至想要的深度。
最後，用商業提供的Cr蝕刻劑來完全移除Cr硬遮罩。在所得之直線溝渠圖案中，設定溝渠之每一個的長度使溝渠跨過基礎基底10之整個區域，並設定成最大為2英吋，且設定溝渠週期為p1 =10μm、溝渠寬度為w1 =7μm及溝渠深度為d1 =6μm。
側壁46之傾斜角度約為85°。
接著，進行顯示於第5C圖中之形成第一氮化物半導體層40之連續層的第一步驟。
在此情況中，空隙61係形成在基礎基底10及第一氮化物半導體層40之間。第一氮化物半導體層40之材料為GaN。
藉由基於MOCVD之晶體生長在基礎基底10上形成第一氮化物半導體層40。
為了減少第一氮化物半導體層40中之穿線型錯位密度並形成空隙61，在優先進行橫向生長之晶體生長條件下形成第一氮化物半導體層40。
藉由晶體生長，在與第一氮化物半導體層40之形成同時，由氮化物半導體41代表之GaN薄膜亦形成在基礎基底10之凹陷部13的底面14上。
晶體生長條件為例如目前已知的MOCVD生長條件。詳言之，在MOCVD設備中，首先在500℃的基底溫度生長數十奈米的GaN緩衝層。接著，增加基底溫度至約1000℃，進行GaN之橫向生長以形成約10μm厚的第一氮化物半導體層40之GaN連續層。
當形成GaN連續層時，使用三甲基鎵(TMG)作為族III材料且使用氨(NH3 )作為族V材料。
在此晶體生長條件下，氮化物半導體41之厚度為3μm或更少，且GaN幾乎不形成在基礎基底10之凹陷部的側壁16上。
詳言之，空隙61跨過基礎基底10並具有最大2英吋之長度、約7μm之寬度及約3μm或更多之深度。
在第一氮化物半導體層40中由此種橫向生長所形成之穿線型錯位密度低於藉由晶體生長形成在無粗糙圖案形成之基底上所形成之GaN薄膜的穿線型錯位密度。
詳言之，在主要以晶體生長的第一氮化物半導體層40之一部分中(例如，直接位在基礎基底之凹陷部13上方的部份)，穿線型錯位密度為1x108 cm-2 或更少。
以原子力顯微鏡(AFM)或類似者來進行穿線型錯位密度的評估。
接著，如第5D圖中所示，進行在第一氮化物半導體層40之GaN連續層上形成粗糙圖案的第二步驟。
粗糙圖案係以與第5B圖中所示之藍寶石基底10上之圖案幾乎平行的週期性直線溝渠所形成，且粗糙圖案之週期與藍寶石基底10上圖案的相同。
詳言之，p1 =p0 =10μm。然而，當形成粗糙圖案之凹陷部43時，盡可能移除第一氮化物半導體層40之相對高穿線型錯位密度部分。這在後續氮化物半導體之薄膜形成中能獲得缺陷密度更減少之薄膜。換言之，凹陷部43之底面44直接形成在基礎基底10的凸出部12上。
當形成第一氮化物半導體層40的蝕刻遮罩時，若適當進行遮罩形狀之設計及在光微影時的定位，能夠輕易實現上述。
使用皆知的微影技術及蝕刻技術(未圖示)來形成第一氮化物半導體層40上之粗糙圖案。
例如，首先藉由使用剝離方法，在第一氮化物半導體層40之上表面上形成約500nm厚的Ni圖案。
接著，藉由使用Ni圖案作為硬遮罩，並藉由施加具有包括Cl2 及BCl3 或類似者之混合氣體的RIE，將第一氮化物半導體層40蝕刻至想要的深度。最後，以FeCl2 的3.5%水溶液作為蝕刻劑藉由加熱至約50℃來完全移除Ni硬遮罩。
設定所得直線溝渠圖案的溝渠之每一個的長度，使溝渠跨過基礎基底10之整個區域，且溝渠之每一個的長度設定為最大2英吋。設定溝渠週期為p1 =10μm、溝渠寬度為w1 =7μm及溝渠深度為d1 =6μm。側壁16之傾斜角度約為85°。
接下來，如第5E圖中所示，進行在第一氮化物半導體層40中形成含結晶度缺陷狀態的第三步驟。
作為形成具有含結晶度缺陷狀態的部分45之方法，藉由例如Ar離子輻射，將第一氮化物半導體層之凹陷部43的內壁之整個表面轉變成非晶體狀態。
可藉由Ar離子加速度能量及Ar離子輻射時間來控制含結晶度缺陷部45之厚度，從單一原子層厚度至數百奈米，且無需為均勻。
接下來，進行如第5F圖中所示之形成第二氮化物半導體層50之連續層的第四步驟。在此情況中，空隙62係形成在第二氮化物半導體層50及第一氮化物半導體層40間。
第二氮化物半導體層之材料例如為單晶體GaN。
第二氮化物半導體層50之形成方法與第一步驟中所述之第一氮化物半導體層40的晶體生長方法類似，且為主要用眾所皆知的MOCVD之橫向生長。
然而，在此情況中，低溫緩衝層之形成變得不必要。
與第二氮化物半導體層50之橫向生長同時地，亦可在第一氮化物半導體層40之凹陷部43內部中形成氮化物半導體51。
取決於含結晶度缺陷部45的形成條件或薄膜形成條件，氮化物半導體51的薄膜厚度可為不均勻。
含結晶度缺陷部45之存在減少，在內壁上，尤其係在第一氮化物半導體層之凹陷部43的側壁46上，GaN之形成速率。
因此，可確保空隙62之大小。
當第二氮化物半導體層50之薄膜厚度t2 設定成t2 =10μm時，所得之空隙62具有約6μm之寬度及3μm或更多之深度。
由此一橫向生長所形成之第二氮化物半導體層50的薄膜之穿線型錯位密度為1x107 cm-2 或更少。
此值比基於在無形成粗糙圖案的第一氮化物半導體層40上直接生長的氮化物半導體之穿線型錯位密度更低。
空隙62能緩和第一氮化物半導體層40及第二氮化物半導體層50間的應變應力。
因此，與基礎基底10對於第一氮化物半導體層40的影響相比，大幅減少基礎基底10對於第二氮化物半導體層50的影響。
因而在第二氮化物半導體層50中，可減少因應變應力造成之變形及缺陷。
根據本範例，可實現在本發明中之含氮化物半導體的複合基底的製造。
<範例4>
在範例4中，參照第6A及6D圖說明已在第四實施例中說明之含氮化物半導體之結構20的製造之一特定範例。
省略與在第四實施例中說明過之部分重疊的部分之說明。
含氮化物半導體之結構20的製造方法之特徵在於包括製造含氮化物半導體的複合基底30之步驟及移除複合基底30的基礎基底10之步驟。
已在範例3中描述複合基底30之製造方法，因此在此省略其之說明。此後，說明移除藍寶石基礎基底10之步驟及其他步驟。
藉由目前已知的LLO方法來進行基礎基底10之移除。
第6A圖顯示在進行LLO處理前含GaN的複合基底30。
第6B圖顯示電磁波輻射步驟。
電磁波為例如KrF準分子雷射光，且其波長為248.5nm、其能量密度約為600mJ/cm2 且其雷射脈衝寬度約為20ns。從藍寶石基底側70進行雷射輻射。
將複合基底30放置在xy台上，並移動台來進行輻射，以從基礎基底10之內部分的周邊部分均勻地進行輻射。根據基礎基底10之剝蝕情況來最佳化移動速度。
如第6B圖中所示，電磁波輻射分別在與基礎基底10的凹陷部之底面的介面及與基礎基底10的凸出部之頂面的介面上形成其中氮化物半導體GaN被分解之部分71及72。
在此情況中，GaN分解成Ga及N2 ，因此其中氮化物半導體已被分解的部分71及72主要由Ga形成。
N2 氣體爆炸性地擴散於空隙61中。若無空隙61，N2 氣體之爆炸性擴散會在第一氮化物半導體層40中產生大量的微裂縫。
空隙61之存在提供N2 氣體散逸路徑，並因此能大幅減少微裂縫的產生。因此，空隙61之存在可減少基底之移除對含氮化物半導體之結構20造成的破壞。
在LLO之後，在結構20與基礎基底10之間的接觸介面中的連結以Ga為主。即使僅施加一點力量就可移除基礎基底10，產生如第6C圖中所示之結構。
接著，移除附接至結構20之表面的Ga及類似者。為此，以稀釋的鹽酸進行清洗。
接著，如第6C圖中所示，移除第一氮化物半導體層40側之凹部47。在凹部47中，仍保留LLO造成之破壞。
破壞層之深度約為500nm之深度。可使用Ar離子碾磨作為移除凹部47之方法。
接著，如第6D圖中所示，平面化第一氮化物半導體層40之表面並同時調整第一氮化物半導體層40之薄膜厚度。
在此情控中，結合使用Ar離子碾磨及GCIB蝕刻。
尤其，GCIB對平面化特別有效。最後，以稀釋的鹽酸清洗第一氮化物半導體層40之表面。
接著，獲得具有平坦底面之含氮化物半導體之結構20。
根據本範例之方法，可實現本發明之氮化物半導體之結構。
<範例5>
在範例5中，說明已在本發明之實施例及範例中說明之含氮化物半導體的複合基底的應用範例。
第7A至7G圖顯示描繪在本發明之實施例及範例中說明之含氮化物半導體的複合基底的應用範例之示意剖面圖。
首先，製造在第二實施例及範例2中所述之含氮化物半導體的複合基底30。含氮化物半導體的複合基底30之製造方法已描述於第三實施例及範例3中，故在此省略其說明。
接著，如第7A圖中所示，藉由使用複合基底30作為基底來形成含氮化物半導體裝置結構層80。
裝置結構層80形成方法為目前已知的MOCVD方法。至於形成條件，可參考目前已知的條件。不在此做形成條件的冗餘敘述。
裝置結構層80係例如由作為第一層之氮化物半導體層81、作為第二層之氮化物半導體層82及作為第三層之氮化物半導體層83所形成。
每一層之結構與成分如下：
81：160nm的n型Al0.1 Ga0.9 N
82：InGaN之多量子井而無引進雜質，以3nm的In0.08 Ga0.92 N/15nm的In0.01 Ga0.99 N/3nm的In0.08 Ga0.92 N所形成。
83：160nm的p型Al0.1 Ga0.9 N
接著，如第7B圖中所示，在由作為第三層之氮化物半導體層83代表的p型AlGaN上形成第一粗糙結構84。
第一粗糙結構為例如以直徑為100nm、深度為70nm及週期為160nm的圓形孔所形成之三角形晶格結構。以目前已知的技術來進行第一粗糙圖案之製造。
例如，藉由電子束曝露方法來形成阻劑圖案，且藉由使用利用包括Cl2 、BCl3 及類似者之混合氣體的RIE方法用阻劑圖案蝕刻作為第三層之氮化物半導體層83之暴露的部份，以形成第一粗糙結構84。第一粗糙結構84為所謂的二維光子晶體。
接著，如第7C圖中所示，將其上形成第一粗糙結構84之作為第三層之氮化物半導體層83接合至疊層基底90。在此情況中，藉由包括基底之表面活化步驟及加熱密合步驟的基底接介方法來進行接合。
一組基底接介條件為約400℃之溫度及0.5MPa之負載。
接著，如第7D圖中所示，藉由第四實施例及範例4中所述之LLO方法來移除基礎基底10。
第7E圖顯示已經移除基礎基底10後之情況。
接著，如第7E圖中所示，移除含氮化物半導體之結構20之區域同時使用Ar離子碾磨結合GCIB蝕刻來進行平面化。如第7F圖中所示，含氮化物半導體之結構20之移除暴露出作為第一層之氮化物半導體層81而產生如第7F圖中所示之結構。為了能見度之方便，第7F圖上下顛倒地顯示在結構20區域移除後之結構。
接著，如第7G圖中所示，在由作為第一層之氮化物半導體層81所代表之n型AlGaN上形成第二粗糙結構85，產生含氮化物半導體裝置結構86。
當第二粗糙結構85為週期性粗糙圖案時，第二粗糙結構85為所謂的二維光子晶體。
可根據想要的目的相關於其結構適當設計第二粗糙結構85之圖案形狀。
第二粗糙結構85可與第一粗糙結構84的結構完全相同。如第7G圖中所示，沿著與作為第一層之氮化物半導體層81的頂面正交之方向觀看，第二粗糙結構85之孔位置上可大略與第一粗糙結構84的孔重疊。
上述方法製造之含氮化物半導體裝置結構86可例如應用至雷射。
在此一情況中，作為第二層之含氮化物半導體層82作為主動層。藉由分別形成在作為第一層之氮化物半導體層81及作為第三層之氮化物半導體層83上之作為二維光子晶體的第二粗糙結構85及作為另一二維光子晶體的第一粗糙結構84可有雷射振盪。
當電極不如第7G圖般形成時，可藉由光激發將含氮化物半導體裝置結構86變成雷射振盪。
當藉由電流注入使含氮化物半導體裝置結構86變成雷射振盪時，可進一步形成電極。例如，可使用p型低電阻Si基底作為疊層基底90。
在此一情況中，p電極可形成在Si側上。另一方面，n電極可形成在第一氮化物半導體層81的上部分中，例如無作為二維光子晶體的第二粗糙結構85之部分。
在此範例中，已呈現一有限結構之製造方法。
然而，藉由使用上述方法或從上述方法輕易推知之方法，可製造出在如含氮化物半導體裝置結構層80之薄膜成分(材料種類、個別層及類似者之厚度)及第一粗糙結構84與第二粗糙結構85之每一者的結構(粗糙圖案之種類及粗糙圖案之孔的週期、形狀、大小及深度)上有所變更的結構。
雖已參照範例實施例說明本發明，可了解到本發明不限於所揭露之實施例。下列申請專利範圍之範疇應給予最廣之解釋，以涵蓋所有此種變更及等效結構及功能。
10．．．基礎基底
12．．．凸出部
14．．．底面
16．．．側壁
20．．．含氮化物半導體之結構
30．．．含氮化物半導體層複合基底
40．．．第一氮化物半導體層
41．．．氮化物半導體
42．．．凸出部
43．．．凹陷部
44．．．底面
45．．．含結晶度缺陷部
46．．．側壁
47．．．凹部
50．．．第二氮化物半導體層
51．．．氮化物半導體
62．．．空隙
61．．．空隙
70．．．方向
71、72．．．部分
70．．．藍寶石基底側
80．．．含氮化物半導體裝置結構層
81、82、83．．．氮化物半導體層
84．．．第一粗糙結構
85．．．第二粗糙結構
86．．．含氮化物半導體裝置結構
90．．．疊層基底
第1圖為描繪本發明之第一實施例中之含氮化物半導體層之結構的一範例之示意剖面圖；
第2圖為僅描繪在本發明之第一實施例中之含氮化物半導體層之結構中之已拆下的第一氮化物半導體層；
第3圖為描繪根據本發明之第二實施例中之含氮化物半導體層複合基底的一範例之示意剖面圖。
第4圖為僅描繪在本發明之第二實施例中之含氮化物半導體層之結構中之已拆下的基礎基底的圖；
第5A、5B、5C、5D、5E及5F圖為描繪在本發明之第三實施例中之含氮化物半導體層複合基底之製造方法的一範例之示意剖面圖；
第6A、6B、6C及6D圖為描繪在本發明之第四實施例中之含氮化物半導體的結構之製造方法的一範例之示意剖面圖；以及
第7A、7B、7C、7D、7E、7F及7G圖為描繪在本發明之實施例及範例中之含氮化物半導體層複合基底之應用範例的示意剖面圖。
20．．．含氮化物半導體之結構
40．．．第一氮化物半導體層
42．．．凸出部
45．．．含結晶度缺陷部
50．．．第二氮化物半導體層
51．．．氮化物半導體
62．．．空隙

Claims (12)

  1. 一種含氮化物半導體層之複合基底的製造方法，其特徵在於包含：於基礎基底上形成單晶體狀態之第一氮化物半導體層之第一步驟；藉由使用反應性氣體之電漿的濕蝕刻或乾蝕刻以於該第一氮化物半導體層上形成粗糙圖案之第二步驟；藉由離子輻射或中子束輻射以於該第一氮化物半導體層之該粗糙圖案中之凹陷部的內壁的表面之至少部分上形成因自單晶體狀態變更的狀態而造成的非晶質部之第三步驟；以及藉由進行磊晶橫向過度生長以從單晶體狀態之該第一氮化物半導體層的該粗糙圖案中之凸出部的至少部分形成第二氮化物半導體層之第四步驟。
  2. 如申請專利範圍第1項所述之複合基底的製造方法，其中該第一步驟為藉由於該基礎基底上形成粗糙圖案及藉由在該基礎基底上所形成之該粗糙圖案中之凸出部的至少部分上進行氮化物半導體層的磊晶橫向過度生長來形成該第一氮化物半導體層的連續層之步驟。
  3. 如申請專利範圍第1項所述之複合基底的製造方法，其中在進行過第四步驟一次之後，分別進一步重複該第二及該第四步驟N次(N≧0)，並且進一步重複該第三步驟M次(M≦N)。
  4. 如申請專利範圍第1項所述之複合基底的製造方 法，其中該基底係包括於一單晶體基底及一與該單晶體基底同質之中間膜中。
  5. 如申請專利範圍第1項所述之複合基底的製造方法，其中該基底係包括於一單晶體基底及一與該單晶體基底異質之中間膜中。
  6. 如申請專利範圍第1項所述之複合基底的製造方法，其中該基礎基底為藍寶石基底。
  7. 一種含氮化物半導體層之結構的製造方法，其特徵在於包含：藉由使用如申請專利範圍第1項所述之複合基底的製造方法來製造複合基底之步驟；以及從該製造方法所製造的該複合基底移除基礎基底之步驟。
  8. 如申請專利範圍第7項所述之結構的製造方法，其中該移除該基礎基底的步驟包含藉由選擇性蝕刻或拋光來移除該基礎基底之步驟。
  9. 一種含氮化物半導體層之結構的製造方法，其特徵在於包含：藉由使用如申請專利範圍第4或5項所述之複合基底的製造方法來製造複合基底之步驟；以及藉由選擇性蝕刻來移除該中間膜之步驟。
  10. 一種含氮化物半導體層之結構的製造方法，其特徵在於包含：藉由使用如申請專利範圍第6項所述之複合基底的製 造方法來製造複合基底之步驟；以及在該藍寶石基底及該含氮化物半導體層的結構之間的介面中分解該第一氮化物半導體層之步驟。
  11. 如申請專利範圍第9項所述之製造方法，其中該移除該中間膜的步驟為一步驟，其中藉由光電化學蝕刻來選擇性移除該基礎基底的該中間膜。
  12. 如申請專利範圍第7項所述之製造方法，其中該移除該基礎基底的步驟包含一步驟，其中該含氮化物半導體層之結構係接合至第二基底並接著移除該基礎基底。
TW098117306A 2008-05-26 2009-05-25 含氮化物半導體層之結構、含氮化物半導體層之複合基底及其製造方法 TWI427198B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008136290A JP2009283807A (ja) 2008-05-26 2008-05-26 窒化物半導体層を含む構造体、窒化物半導体層を含む複合基板、及びこれらの製造方法

Publications (2)

Publication Number Publication Date
TW201006973A TW201006973A (en) 2010-02-16
TWI427198B true TWI427198B (zh) 2014-02-21

Family

ID=40838543

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098117306A TWI427198B (zh) 2008-05-26 2009-05-25 含氮化物半導體層之結構、含氮化物半導體層之複合基底及其製造方法

Country Status (6)

Country Link
US (1) US20110042718A1 (zh)
JP (1) JP2009283807A (zh)
KR (1) KR101300069B1 (zh)
CN (1) CN102037545A (zh)
TW (1) TWI427198B (zh)
WO (1) WO2009145327A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2011293560B2 (en) 2010-08-23 2015-05-28 Exogenesis Corporation Method and apparatus for neutral beam processing based on gas cluster ion beam technology
TWI419367B (zh) * 2010-12-02 2013-12-11 Epistar Corp 光電元件及其製造方法
WO2012163299A1 (zh) * 2011-06-03 2012-12-06 王楚雯 外延片及其形成方法以及半导体结构的形成方法
CN102263178A (zh) * 2011-06-03 2011-11-30 王楚雯 外延片及其形成方法
CN102231414A (zh) * 2011-06-03 2011-11-02 王楚雯 Led的形成方法
JP2013004768A (ja) * 2011-06-17 2013-01-07 Toshiba Corp 半導体発光素子の製造方法及び半導体発光素子用ウェーハ
CN102280533A (zh) * 2011-06-23 2011-12-14 西安神光安瑞光电科技有限公司 氮化镓衬底材料制造方法
CN103650171B (zh) * 2011-07-15 2018-09-18 亮锐控股有限公司 将半导体装置结合到支持衬底的方法
JP2014532612A (ja) * 2011-10-24 2014-12-08 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 非ｃ面（Ｉｎ，Ａｌ，Ｂ，Ｇａ）Ｎ上の制限領域エピタキシによる緩和の抑制
KR101963227B1 (ko) 2012-09-28 2019-03-28 삼성전자주식회사 파워 스위칭 소자 및 그 제조방법
US8956960B2 (en) * 2012-11-16 2015-02-17 Infineon Technologies Ag Method for stress reduced manufacturing semiconductor devices
US9391140B2 (en) * 2014-06-20 2016-07-12 Globalfoundries Inc. Raised fin structures and methods of fabrication
US11004692B2 (en) * 2015-10-14 2021-05-11 Exogenesis Corporation Method for ultra-shallow etching using neutral beam processing based on gas cluster ion beam technology
JP2017092082A (ja) * 2015-11-02 2017-05-25 住友電気工業株式会社 半導体積層体、発光素子および発光素子の製造方法
CN114072895A (zh) * 2019-06-25 2022-02-18 苏州晶湛半导体有限公司 发光器件、发光器件的模板及其制备方法
CN114203535B (zh) * 2021-12-09 2023-01-31 北京镓纳光电科技有限公司 高质量氮化铝模板及其制备方法和应用
CN114242854B (zh) * 2022-02-23 2022-05-17 江苏第三代半导体研究院有限公司 一种同质外延结构，其制备方法及剥离方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1104031A2 (en) * 1999-11-15 2001-05-30 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor, nitride semiconductor device, semiconductor light emiting device and method of fabricating the same
US6620238B2 (en) * 1998-07-31 2003-09-16 Sharp Kabushiki Kaisha Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06124913A (ja) * 1992-06-26 1994-05-06 Semiconductor Energy Lab Co Ltd レーザー処理方法
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
JP3571641B2 (ja) * 1999-11-15 2004-09-29 松下電器産業株式会社 窒化物半導体素子
JP4432180B2 (ja) * 1999-12-24 2010-03-17 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
DE60233386D1 (de) * 2001-02-14 2009-10-01 Toyoda Gosei Kk Verfahren zur herstellung von halbleiterkristallen und halbleiter-leuchtelementen
JP3698061B2 (ja) * 2001-02-21 2005-09-21 日亜化学工業株式会社 窒化物半導体基板及びその成長方法
JP4201541B2 (ja) * 2002-07-19 2008-12-24 豊田合成株式会社 半導体結晶の製造方法及びｉｉｉ族窒化物系化合物半導体発光素子の製造方法
US7524691B2 (en) * 2003-01-20 2009-04-28 Panasonic Corporation Method of manufacturing group III nitride substrate
CN100349341C (zh) * 2003-03-25 2007-11-14 松下电器产业株式会社 氮化物半导体元件及其制造方法
WO2005106977A1 (ja) * 2004-04-27 2005-11-10 Matsushita Electric Industrial Co., Ltd. 窒化物半導体素子およびその製造方法
US7550395B2 (en) * 2004-11-02 2009-06-23 The Regents Of The University Of California Control of photoelectrochemical (PEC) etching by modification of the local electrochemical potential of the semiconductor structure relative to the electrolyte
KR100773555B1 (ko) * 2006-07-21 2007-11-06 삼성전자주식회사 저결함 반도체 기판 및 그 제조방법
WO2008047572A1 (fr) * 2006-09-28 2008-04-24 Pioneer Corporation Matériau à base d'oxyde, substrat à motifs, procédé de formation de motifs, procédé de fabrication d'une matrice de transfert pour impression, procédé de fabrication d'un support d'enregistrement, matrice de transfert pour impression et support d'enregistrement

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6620238B2 (en) * 1998-07-31 2003-09-16 Sharp Kabushiki Kaisha Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device
EP1104031A2 (en) * 1999-11-15 2001-05-30 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor, nitride semiconductor device, semiconductor light emiting device and method of fabricating the same

Also Published As

Publication number Publication date
KR20110009709A (ko) 2011-01-28
KR101300069B1 (ko) 2013-08-30
CN102037545A (zh) 2011-04-27
WO2009145327A1 (en) 2009-12-03
US20110042718A1 (en) 2011-02-24
JP2009283807A (ja) 2009-12-03
TW201006973A (en) 2010-02-16

Similar Documents

Publication Publication Date Title
TWI427198B (zh) 含氮化物半導體層之結構、含氮化物半導體層之複合基底及其製造方法
CN101764185B (zh) 半导体器件以及半导体器件制造方法
TWI426620B (zh) 第iii-ｖ族氮化物半導體之製造方法及發光元件之製造方法
US8129210B2 (en) Manufacturing method of microstructure
US20120187444A1 (en) Template, method for manufacturing the template and method for manufacturing vertical type nitride-based semiconductor light emitting device using the template
US8921135B2 (en) Method for manufacturing device
JP2010232464A (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにレーザダイオード
JP2006232640A (ja) Ｒ面サファイア基板とそれを用いたエピタキシャル基板及び半導体装置、並びにその製造方法
TW201025681A (en) Method for manufacturing semiconductor light emitting element
JP2007266472A (ja) 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法
US9355840B2 (en) High quality devices growth on pixelated patterned templates
JP2011049533A (ja) 発光素子及びその製造方法
WO2004064212A1 (ja) 窒化物半導体素子及びその製造方法、並びに窒化物半導体基板の製造方法
JP5979547B2 (ja) エピタキシャルウェハ及びその製造方法
US10153396B2 (en) Patterned layer design for group III nitride layer growth
CN114830296A (zh) 在外延横向过度生长区域的翼上制造用于垂直腔表面发射激光器的谐振腔和分布式布拉格反射器反射镜的方法
TW201411699A (zh) 磊晶晶圓及其製造方法、紫外發光元件
TW201133597A (en) Semiconductor device and manufacturing method thereof
JP4581478B2 (ja) 窒化物半導体の製造方法
KR101762177B1 (ko) 반도체 소자 및 반도체 소자 제조 방법
WO2017101520A1 (zh) 氮化物底层及其制作方法
JP2010272593A (ja) 窒化物半導体発光素子及びその製造方法
JP5957142B2 (ja) 半導体発光素子の製造方法、および半導体発光素子
JP2022104770A (ja) 半導体基板、半導体基板の製造方法、半導体基板の製造装置、電子部品および電子機器
TW201216328A (en) Method for fabricating group III-nitride semiconductor

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees