JP5957142B2 - 半導体発光素子の製造方法、および半導体発光素子 - Google Patents

半導体発光素子の製造方法、および半導体発光素子 Download PDF

Info

Publication number
JP5957142B2
JP5957142B2 JP2015508093A JP2015508093A JP5957142B2 JP 5957142 B2 JP5957142 B2 JP 5957142B2 JP 2015508093 A JP2015508093 A JP 2015508093A JP 2015508093 A JP2015508093 A JP 2015508093A JP 5957142 B2 JP5957142 B2 JP 5957142B2
Authority
JP
Japan
Prior art keywords
oxide film
light emitting
semiconductor light
aluminum nitride
nitride substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015508093A
Other languages
English (en)
Other versions
JPWO2014156191A1 (ja
Inventor
孔明 武田
孔明 武田
哲史 山田
哲史 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Corp
Original Assignee
Asahi Kasei Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Corp filed Critical Asahi Kasei Corp
Application granted granted Critical
Publication of JP5957142B2 publication Critical patent/JP5957142B2/ja
Publication of JPWO2014156191A1 publication Critical patent/JPWO2014156191A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005—Oxydation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体発光素子の製造方法、および半導体発光素子に関し、詳細には窒化アルミニウム基板上に半導体層が形成された半導体発光素子の製造方法、および半導体発光素子に関する。
半導体発光素子、例えば窒化物半導体の発光ダイオード（ＬＥＤ）は、基板上にｎ型半導体層、発光層、電子ブロック層、ｐ型半導体層が順に積層された半導体積層部と、発光層に電圧を印加するための電極を備えていることが一般的である。
そして、発光層で発生した光は、半導体積層部の外部露出面（上面、側面）や、基板の露出面（裏面、側面）などから半導体発光素子の外部に出射される。その際、半導体界面や半導体発光素子と空気との界面などにおいて、界面の屈折率から定まる全反射の制限から、臨界角以上の角度で入射した光は全反射を繰り返しながら半導体層内を伝搬し、その間に光の一部は半導体層内で自己吸収されたり、あるいは電極に吸収され熱に変換されたりしてしまい、外部への光取り出し効率が低下し、発光強度が減少してしまう。そのため、光取り出し効率を高めるために様々な工夫がなされている。
中でも、臨界角以下で光が界面に入射するように半導体素子表面を加工することで、光取り出し効率を向上させる技術がよく用いられている。特許文献１では相分離する有機物をマスクとして用いて、外部と界面をなす半導体層の表面および／またはサファイア基板の表面をドライエッチングすることにより、半導体層の表面および／またはサファイア基板の表面に高さが１００ｎｍ以上であり、底辺が１〜５００ｎｍの大きさの異なる錐体形状の凸部を有する凹凸構造を形成する手法が記載されている。また、特許文献２にはマスクとエッチングを用いてサファイア基板の半導体層を形成する側の表面に略多角形状の凹凸を形成し発光素子の光取り出し効率を向上させる方法が記載されている。
特開２００３−２１８３８３号公報 特開２０１２−２３８８９５号公報
しかしながら、上記特許文献１、２に記載された技術に代表される従来技術では、以下の点でなお改善の余地を有していた。
従来技術のように、フォトリソグラフィ工程や有機物の相分離を利用して被加工面にマスクを形成し、マスクを利用してエッチング工程を実施する方法によれば、所望の凹凸パターンを基板表面に形成することができる。しかしながら、マスクを用いて凹凸パターンを形成する方法は、マスクの形成工程に多段階の工程が必要となるため量産性が悪く、また製造コストが増大する。
また、特許文献１のようにドライエッチングで凹凸構造を形成する技術では、被加工面の表面のみならず、内部の半導体層にエッチングダメージを与えてしまうため、半導体発光素子の光出力を劣化させる恐れがある。さらに、特許文献２に開示された基板の半導体層を成長させる側の表面（基板と半導体層との界面）に光取り出し効果のある光学的な凹凸構造のパターンを設ける技術では、凹凸構造の基板表面上に半導体層を形成しなければならないため、半導体層結晶性が劣化し、光出力が低下する恐れがある。
そこで、本発明は、このような事情に鑑みてなされたものであって、量産性が良く、半導体発光素子における半導体層へのエッチングダメージや半導体層の結晶性の劣化を抑制しつつ、半導体発光素子の光取り出し効率を向上することが可能な半導体発光素子の製造方法、および半導体発光素子を提供することを目的とする。
本発明者らは上記課題を解決するために鋭意検討した結果、下記の半導体発光素子の製造方法または下記の半導体発光素子により、上記課題を解決できることを見出した。
即ち、本発明の一態様に係る半導体発光素子の製造方法は、第一の主面に半導体層が形成された窒化アルミニウム基板をチャンバー内に設置する設置工程と、前記チャンバー内に水分子を導入した状態で該チャンバー内を加熱し、前記窒化アルミニウム基板の前記第一の主面の反対側に位置する第二の主面上に、アモルファス酸化膜および／または結晶性酸化膜を含む酸化膜を形成する酸化膜形成工程と、を備えることを特徴とする。
また、上記の半導体発光素子の製造方法では、前記酸化膜形成工程において、表面が凹凸構造の前記酸化膜を形成することを特徴としてもよい。
また、上記の半導体発光素子の製造方法では、前記酸化膜形成工程において、前記チャンバー内の相対湿度が５０％以上１００％以下であることを特徴としてもよい。
また、上記の半導体発光素子の製造方法では、前記酸化膜形成工程において、前記チャンバー内の温度が１００℃以上１４０℃以下であることを特徴としてもよい。
また、上記の半導体発光素子の製造方法では、前記酸化膜形成工程において、前記チャンバー内の相対圧力が０．０１ＭＰａ以上０．３ＭＰａ以下であることを特徴としてもよい。
本発明の一態様に係る半導体発光素子は、窒化アルミニウム基板の第一の主面上に形成された半導体層と、前記窒化アルミニウム基板の前記第一の主面の反対側に位置する第二の主面上に形成された、前記窒化アルミニウム基板よりも屈折率の小さい酸化膜と、を備え、前記酸化膜が、アモルファス酸化膜および／または結晶性酸化膜を含むことを特徴とする。
また、上記の半導体発光素子において、前記酸化膜と前記窒化アルミニウム基板との界面に凹凸構造を有することを特徴としてもよい。
また、上記の半導体発光素子において、前記酸化膜の表面に凹凸構造を有することを特徴としてもよい。
また、上記の半導体発光素子において、前記酸化膜が前記アモルファス酸化膜および前記結晶性酸化膜を含む複数の酸化膜からなる積層構造であり、かつ、前記酸化膜は前記アモルファス酸化膜と前記結晶性酸化膜との界面に凹凸構造を有することを特徴としてもよい。
また、上記の半導体発光素子において、前記酸化膜が前記アモルファス酸化膜および前記結晶性酸化膜を含む複数の酸化膜からなる積層構造であり、かつ、前記酸化膜は前記アモルファス酸化膜の上に前記結晶性酸化膜を有する構造であることを特徴としてもよい。
また、上記の半導体発光素子において、前記酸化膜が、Ａｌを含む酸化膜であることを特徴としてもよい。
また、上記の半導体発光素子において、前記酸化膜の厚さが、１０ｎｍ以上５μｍ以下あることを特徴としてもよい。
また、上記の半導体発光素子において、前記酸化膜が少なくともアモルファス酸化膜を含み、前記アモルファス酸化膜の厚さが、１０ｎｍ以上３μｍ以下であることを特徴としてもよい。
また、上記の半導体発光素子において、前記酸化膜が少なくとも結晶性酸化膜を含み、前記結晶性酸化膜の厚さが、１０ｎｍ以上２μｍ以下であることを特徴としてもよい。
また、上記の半導体発光素子において、前記半導体層は、少なくとも、アルミニウム、ガリウム、窒素、およびインジウムからなる群より選択される元素を含むＩＩＩ−Ｖ族化合物半導体層であることを特徴としてもよい。
また、上記の半導体発光素子において、前記窒化アルミニウム基板の第二の主面が六方晶におけるＣ面で、かつＮ面であることを特徴としてもよい。
本発明の別の態様に係る半導体発光素子は、第一の主面に半導体層が形成された窒化アルミニウム基板をチャンバー内に設置する設置工程と、前記チャンバー内に水分子を導入した状態で前記窒化アルミニウム基板の第二の主面を熱処理して、該第二の主面上に、アモルファス酸化膜を含む酸化膜を形成する酸化膜形成工程と、を実行することにより得られることを特徴とする。
本発明の一態様によれば、窒化アルミニウム基板が配置されたチャンバー内に水分子を導入した状態で該チャンバー内を加熱する。これにより、窒化アルミニウム基板の第二の主面上に、窒化アルミニウム基板よりも屈折率の小さい、アモルファス酸化膜および／または結晶性酸化膜を含む酸化膜を形成することができる。その結果、窒化アルミニウム基板の第二の主面からの光取り出し効率を格段に向上させることが可能となる。
また、上記の酸化膜を形成する工程（即ち、酸化膜形成工程）では、フォトリソ技術を用いてマスクを形成する必要はなく、さらに、酸化膜の表面や窒化アルミニウム基板の第二の主面にドライエッチング処理を実施する必要がない。このため、量産性が良く、窒化アルミニウム基板や半導体層へのエッチングダメージを抑制することができる。
さらに、上記の酸化膜形成工程は半導体層を形成した後に第二の主面上に酸化膜を形成をする。基板の半導体層を成長させる側の表面（基板と半導体層との界面）に光取り出し効果のある光学的なパターンを設けるのではなく、第二の主面上に凹凸構造を形成するため、酸化膜形成工程が半導体層成長時の結晶欠陥発生に影響を与えることはなく、半導体層の結晶性の劣化を抑制することができる。
本実施形態に用いて好適な酸化膜形成装置５０の構成例を示す模式図。 本実施形態に係る半導体発光素子１００の製造方法を工程順に示す断面図。 実施例１で処理した第二の主面を表面を観察したＳＥＭ画像。 実施例１で処理した第二の主面を観察したＳＥＭ画像。 実施例１で処理した第二の主面を観察したＳＴＥＭ画像。 実施例１で酸化・結晶成長した半導体発光素子の出力経時変化のグラフ。 実施例２で処理した第二の主面を観察したＳＥＭ画像。 実施例２で処理した第二の主面を観察したＳＴＥＭ画像。 実施例３で処理した第二の主面を観察したＳＥＭ画像。 実施例４で処理した第二の主面を観察したＳＥＭ画像。 実施例４で処理した第二の主面を観察したＳＴＥＭ画像。 酸化膜の厚さの測定方法を示すための断面模式図。
以下、本発明を実施するための形態（以下、本実施形態と称する）について、詳細に説明する。
＜半導体発光素子の製造方法＞
本実施形態の半導体発光素子の製造方法は、第一の主面に半導体層が形成された窒化アルミニウム（ＡｌＮ）基板をチャンバー内に設置する設置工程と、前記チャンバー内に水（Ｈ２Ｏ）分子を導入した状態で該チャンバー内を加熱し、前記窒化アルミニウム基板の第二の主面上にアモルファス酸化膜および／または結晶性酸化膜を含む酸化膜を形成する酸化膜形成工程と、を備える。
［設置工程］
本実施形態の半導体発光素子の製造方法における設置工程は、第一の主面に半導体層が形成された窒化アルミニウム基板をチャンバー内に設置する工程である。
前記チャンバーは、内部に窒化アルミニウム基板を設置することが可能であり、内部空間に水分子を導入することが可能なものであれば特に制限されない。酸化膜形成工程において、相対湿度・温度・相対圧力を所望の範囲に制御する場合は、チャンバーがこれら相対湿度・温度・相対圧力をモニタしながら制御する機構を備えていることが好ましい。
［酸化膜形成工程］
本実施形態の半導体発光素子の製造方法における酸化膜形成工程は、前記チャンバー内に水分子を導入した状態で前記チャンバー内を加熱し、前記窒化アルミニウム基板の第二の主面上にアモルファス酸化膜および／または結晶性酸化膜を含む酸化膜を形成する。
また、処理条件（相対湿度、温度、相対圧力、処理時間）を制御することにより、前記酸化膜を形成するのが好ましい。前記酸化膜は、アモルファス酸化膜または結晶性酸化膜の単層でも、アモルファス酸化膜と結晶性酸化膜との積層でも良い。
なお、大気中に窒化アルミニウム基板を曝すことにより窒化アルミニウム基板の表面に自然酸化膜が形成されることは知られている。しかしながら、この自然酸化膜では光取り出し効率の向上は生じず、チャンバー内に水分子を導入した状態で意図的に前記チャンバー内を加熱することで得られる窒化アルミニウム基板の第二の主面上のアモルファス酸化膜および／または結晶性酸化膜を含む酸化膜によって、第二の主面からの光取り出し効率の向上の効果を奏することが後述の実施例において確認されている。
光取り出し効率をより高める酸化膜を形成する観点から、酸化膜形成工程におけるチャンバー内の相対湿度は、５０％以上１００％以下が好ましく、６５％以上１００％以下がより好ましい。
また、光取り出し効率をより高める酸化膜を形成する観点から、酸化膜形成工程におけるチャンバー内の温度は、１００℃以上１４０℃以下が好ましく、１０５℃以上１２１℃以下がより好ましい。
また、光取り出し効率をより高める酸化膜を形成する観点から、酸化膜形成工程におけるチャンバー内の相対圧力（ゲージ圧）は、０．０１ＭＰａ以上０．３ＭＰａ以下が好ましく、０．０１ＭＰａ以上０．１ＭＰａ以下がより好ましい。
以下、酸化膜形成工程における酸化膜形成のメカニズムについて説明する。本実施形態における酸化膜形成工程は、チャンバー内に水分子が存在する状態で前記チャンバー内を加熱することで窒化アルミニウム基板の第二の主面上にアモルファス酸化膜および／または結晶性酸化膜を含む酸化膜を形成する。このため、自然酸化膜が形成されるときの条件と比較して、水蒸気が窒化アルミニウム基板の第二の主面と反応しやすく、光取り出し向上効果のあるアモルファス酸化膜および／または結晶性酸化膜を含む酸化膜を形成するものと推察される。本実施形態における、光取り出し向上効果のあるアモルファス酸化膜は、温度が１００℃以上、相対湿度が５０％以上、大気圧よりも高い圧力で窒化アルミニウム基板の第二の主面を処理したときに顕著に形成される。
また、チャンバー内の温度が高い場合（例えば１０５℃より高い場合）、表面が凹凸構造の結晶性酸化膜が形成される傾向にあることが後述の実施例によって確認されている。この結晶性酸化膜は水熱合成によって形成されるものと推察される。
アルミニウム（Ａｌ）を含む酸化膜とは酸化アルミニウム、水酸化酸化アルミニウム、水酸化アルミニウムあるいはこれらと窒化アルミニウムが混在した膜などが挙げられるが、これに限定されない。酸化膜形成工程において、温度、相対湿度、相対圧力の少なくとも一つまたはそれらの組み合わせを制御することによって窒化アルミニウム基板の第二の主面と水蒸気の反応を制御し酸化膜や表面の凹凸の形態を制御することができる。
本実施形態の酸化膜形成工程では、ドライエッチングで用いられるプラズマ等を使用しない。これにより、半導体層へのエッチングダメージを招来することがないため、エッチングダメージによる発光効率低減が抑制される。
また、本実施形態の酸化膜形成工程は、半導体層を形成した後に、窒化アルミニウム基板の第二の主面上に凹凸構造を有する酸化膜を形成する。基板の半導体層を成長させる側の表面（基板と半導体層との界面）に光取り出し効果のある光学的なパターンを設けるのではなく、第二の主面上に凹凸構造を形成する。したがって、半導体層成長時の結晶欠陥発生に影響を与えないため、結晶欠陥由来の発光効率低減が生じない。
［窒化アルミニウム基板］
本実施形態の半導体発光素子の製造方法で用いられる窒化アルミニウム基板は、アルミニウム（Ａｌ）と窒素（Ｎ）を主たる構成元素である物質からなるものであればよい。
また、該窒化アルミニウム基板は、半導体層を形成するための第一の主面と、酸化膜形成工程において酸化膜を形成するための第二の主面を有するものであれば、形状も特に制限されず、ウェハ状であってもよいし、個片化されたチップ状であってもよい。第一の主面と第二の主面は略平行な関係で対向していることが好ましい。
また、該窒化アルミニウム基板は、必要に応じ種々のドーパントや不純物を含んでいてもよい。該窒化アルミニウム基板は多結晶でも単結晶でもよい。結晶性の良い半導体層を形成する観点から単結晶であることが好ましい。
また、該窒化アルミニウム基板を製造する方法は特に制限されず、例えば昇華法やＨＶＰＥ（Ｈｙｄｒｉｄｅ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ；ハイドライド気相成長）法、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；有機金属気相成長） 法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ；分子線エピタキシー）法などにより得られる窒化アルミニウムを用いることができる。
半導体層の平坦性と結晶性向上の観点から窒化アルミニウム基板の第一の主面はＡｌ面であることが好ましく、六方晶におけるＣ面であり、かつＡｌ面であることがより好ましい。また、効率的に本実施形態における酸化膜を形成する観点から、窒化アルミニウム基板の第二の主面は六方晶におけるＣ面で、かつ、Ｎ面であることが好ましい。
また、本実施形態の半導体発光素子の製造方法においては、光取り出し効率向上効果をより高める観点から、該窒化アルミニウム基板の第二の主面はＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理されていないものであることが好ましい。
［半導体層］
本実施形態の半導体発光装置の製造方法で用いられる窒化アルミニウム基板の第一の主面上に形成される半導体層は、該半導体層に電力を供給すると光を発光するものであれば特に制限されない。
該半導体層は、単層であってもよいし、構成元素や構成元素の比率が異なる複数の半導体層が積層された積層構造であってもよい。発光効率向上の観点から、該半導体層は積層構造であることが好ましく、ｎ型半導体層、発光層、電子ブロック層、ｐ型半導体層を有する積層構造であることがより好ましく、電力を供給するための電極と接する領域に電極との接触抵抗を小さくするコンタクト層をさらに有する積層構造であることがよりさらに好ましい。
発光効率向上の観点から、前記発光層は多重量子井戸構造（ＭＱＷ；Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）であることが好ましい。
発光波長を制御する観点から、半導体層は化合物半導体であることが好ましく、ＩＩＩ−Ｖ族化合物半導体であることがより好ましく、アルミニウム、ガリウム、窒素、およびインジウムからなる群より選択される元素を含むＩＩＩ−Ｖ族化合物半導体層であることがさらに好ましく、窒化物化合物半導体であることがよりさらに好ましい。半導体層の構成元素や組成比は、どの波長の光を発光させるかにより種々選択することが可能であり、窒化物化合物半導体を用いる場合、例えば、窒化ガリウム、窒化アルミニウム、窒化インジウム、窒化ホウ素、あるいはこれらの混晶を用いることが出来るがこれに限定されない。
また、窒化アルミニウム基板の第二の主面から効率的に光を取り出す観点から、前記窒化アルミニウム基板の第二の主面に電極を形成するのではなく、前記窒化アルミニウム基板の第一の主面の半導体層にメサ構造とｎ電極、およびｐ電極を形成することが好ましい。
［酸化膜］
本実施形態の半導体発光素子の製造方法により形成される酸化膜は、アモルファス酸化膜および／または結晶性酸化膜を含む酸化膜であれば特に制限されない（即ち、アモルファス酸化膜のみでもよいし、結晶性酸化膜のみでもよいし、アモルファス酸化膜と結晶性酸化膜の両方を含んでいてもよい。）。
発光効率向上の観点から、該アモルファス酸化膜はＡｌを含んだ酸化膜であることが好ましい。また、発光効率向上の観点から、凹凸構造を有する酸化膜であることが好ましい。即ち、酸化膜と窒化アルミニウム基板との界面が凹凸構造でもよいし、酸化膜の表面（即ち、酸化膜の窒化アルミニウム基板と接する面の反対側の面）が凹凸構造でもよい。また、酸化膜がアモルファス酸化膜および結晶性酸化膜を含む複数の酸化膜からなる積層構造であり、かつ、該酸化膜はアモルファス酸化膜と結晶性酸化膜との界面に凹凸構造を有していてもよい。該結晶性酸化膜は、Ａｌを含んだ多結晶体であることが好ましい。また、酸化膜がアモルファス酸化膜および結晶性酸化膜を含む複数の酸化膜からなる積層構造であり、かつ、該酸化膜はアモルファス酸化膜の上に結晶性酸化膜を有する構造であってもよい。
酸化膜と窒化アルミニウム基板との界面の凹凸構造は、後述の凹凸構造の高さが１０ｎｍ未満であれば平坦（凹凸構造はない）と評価し、１０ｎｍ以上であれば凹凸構造を有すると評価する。取り出し効率向上の観点から、凹凸構造の高さが１０ｎｍ以上２μｍ以下であることが好ましく、５０ｎｍ以上１μｍ以下であることがより好ましく、１００ｎｍ以上５００ｎｍ以下であることがさらに好ましい。
前記凹凸構造の高さは酸化膜断面をＳＴＥＭ（走査透過型電子顕微鏡；ｓｃａｎｎｉｎｇ ｔｒａｎｓｍｉｓｓｉｏｎ ｅｌｅｃｔｒｏｎ ｍｉｃｒｏｓｃｏｐｅ）（撮影倍率：４００００倍）で撮影した画像から計測される。まず、窒化アルミニウム基板と半導体層との界面に対して平行な基準線を、凹凸構造部と重複しないように凹凸構造の下に設ける。次に、基準線から凹凸構造（酸化膜の表面および／または酸化膜と窒化アルミニウム基板との界面）までの距離を基準線の幅３μｍ分読み取り、距離が最も長い頂部から５番目に長い頂部までの距離（Ｙｐ）の平均と、距離が最も短い底部から５番目に短い底部までの距離（Ｙｖ）の平均と、の差である十点平均粗さＲを算出する。頂部および底部は傾きが基準線と平行になる領域を意味する。なお、基準線の幅３μｍの範囲に頂部および底部が一つも存在しない場合は、凹凸構造の高さはゼロとする。また、基準線の幅３μｍの範囲内の、頂部と底部の合計が１個以上２０個以下の場合は、撮影した箇所から隣接する視野に移動して、２０個以上になるまで断面像を撮影する。
上述した十点平均粗さＲの算出を、異なる５カ所の断面で行い、５カ所の断面の十点平均粗さＲの平均値を凹凸構造の高さとする。
前記酸化膜はアルミニウムを構成元素として含んでもよい。アルミニウムを含む酸化膜としては、前述のとおり、酸化アルミニウム、水酸化酸化アルミニウム、水酸化アルミニウムあるいはこれらと窒化アルミニウムが混在した膜が挙げられるが、これに限定されない。
この酸化膜の屈折率は、基板の材料である窒化アルミニウムの屈折率よりも低くなる。特に、上述の酸化アルミニウム、水酸化酸化アルミニウム、水酸化アルミニウムの屈折率は、窒化アルミニウムの屈折率よりも低い。
前記酸化膜の厚みは特に限定されないが、自然酸化膜程度の厚さでは光の取り出し効率向上効果は期待されないため、前記酸化膜の厚みは１０ｎｍ以上５μｍ以下あることが好ましく、１００ｎｍ以上５μｍ以下であることがより好ましい。前記酸化膜がアモルファス酸化膜と結晶性酸化膜の積層構造である場合、光取り出し効率向上の観点からアモルファス酸化膜の厚みは１０ｎｍ以上３μｍ以下が好ましく、５０ｎｍ以上２．５μｍ以下がより好ましく、１００ｎｍ以上２μｍ以下がさらに好ましい。結晶性酸化膜の厚みは１０ｎｍ以上２μｍ以下が好ましく、５０ｎｍ以上１．５μｍ以下がより好ましく、１００ｎｍ以上１μｍ以下であることがさらに好ましい。
酸化膜の厚さは、酸化膜断面をＳＴＥＭで撮影して計測される。厚さの計測方向（軸）は前記窒化アルミニウム基板と半導体層との界面に対して面直方向とする。例えば図１２（ａ）に示すように、酸化膜と窒化アルミニウム基板との界面が平坦な場合は、一か所で計測した値を酸化膜の厚さとする。また、酸化膜や窒化アルミニウム基板が凹凸構造を有する場合、凹部と凸部が繰り返し出現するため、計測箇所によって厚さが異なってしまう。例えば図１２（ｂ）に示すように、酸化膜と窒化アルミニウム基板（下地）との界面が凹凸構造を有する場合は、下地の凹凸構造を基準とし、下地の全ての凹凸構造の凹部と凸部で計測した値の平均値を酸化膜の厚さとする。撮像する倍率は酸化膜の厚みが、１０ｎｍ〜１００ｎｍの場合は３０００００倍、１００ｎｍ〜３μｍの場合は２００００倍、３μｍ〜５μｍの場合は５０００倍とした。
本実施形態の半導体発光素子の製造方法により形成される酸化膜によって、半導体発光素子の光取り出し効率が向上するメカニズムの全容は明らかではないが、窒化アルミニウム基板の第二の主面上に窒化アルミニウム基板より屈折率の小さい酸化膜が配置された構造となるため、窒化アルミニウム基板と酸化膜との界面において、スネルの法則で定義される臨界角を大きく設計でき、その分入射光の反射を抑制し、取り出し効率が増えるものと推察される。さらに本実施形態によって形成される酸化膜は、該酸化膜の密度や組成が連続的または非連続的に変化していることで、基板と酸化膜との界面での光の反射を抑制し、光取り出し効率を改善しているものと推察される。
特に、前記酸化膜が、アモルファス酸化膜と結晶性酸化膜の積層構造となる場合、上述のメカニズムによる光取り出し効率がより顕著に向上するものと推察される。さらに酸化膜の表面、酸化膜の界面（例えば、アモルファス酸化膜と結晶性酸化膜との界面）、酸化膜と窒化アルミニウム基板との界面の少なくともいずれかに凹凸構造を有する場合、光の散乱効果による光取り出し効率向上も生じ得る。また、酸化膜の上に光の散乱効果を考慮した凹凸構造を形成することで、さらに光取り出し効率を向上させた半導体発光素子となる。
［プロセス・フローの一例］
次に、図面を参照しながら、本実施形態に係るプロセス・フローについて、一例を挙げて説明する。ここでは、窒化アルミニウム基板から、本実施形態に係る半導体発光素子を完成させるまでを工程順に説明する。また、本実施形態に用いて好適な、酸化膜形成装置について説明する。
図１は、本実施形態に用いて好適な酸化膜形成装置５０の構成例を示す模式図である。また、図２（ａ）〜（ｄ）は、本実施形態に係る半導体発光素子１００の製造方法を工程順に示す断面図である。
本プロセス・フローでは、まず、窒化アルミニウム基板１の第二の主面１ｂ上に酸化膜２０を形成する（即ち、設置工程、酸化膜形成工程を実施する）ための、酸化膜形成装置５０を予め用意しておく。
図１に示すように、この酸化膜形成装置５０は、内部を大気圧以上に維持できるように密閉可能なチャンバー５１と、チャンバー５１内に配置され、窒化アルミニウム基板（例えば、ウェハ）１を支持可能なステージ５３と、チャンバー５１内の上部中央に配置されたノズル５５と、ノズル５５を通してチャンバー５１内に水（Ｈ２Ｏ）分子を供給するＨ２Ｏ供給源６１と、チャンバー５１の外周に設けられてチャンバー５１内を加熱するヒーター８１と、Ｈ２Ｏ供給源６１およびヒーター８１をそれぞれ制御して、チャンバー５１内の相対湿度、温度がそれぞれ予め設定した（即ち、所定の）範囲となるように制御する制御部９０と、を備える。また、図示しないが、ステージ５３にヒーターが内蔵されていてもよく、このステージ５３に内蔵されたヒーターがチャンバー内を加熱してもよい。
ここで、チャンバー５１内部の相対圧力（ゲージ圧）は、チャンバー５１内部の相対湿度、温度によって、その値が決まる。即ち、チャンバー５１内部の相対圧力は、独立パラメータではない。チャンバー５１内部の相対圧力は、制御部９０によって制御される（または、酸化膜形成装置５０を管理する装置管理者によって予め設定される）チャンバー５１内部の温度および相対湿度を待機状態よりも高く設定することにより、大気圧よりも相対的に高くすることができる。また、図示はしないが、酸化膜形成装置５０は、チャンバー５１内部の相対圧力を意図的に制御することができる加圧ポンプを設けていてもよい。
また、Ｈ２Ｏ供給源６１は、酸化膜形成装置５０内に図示しない水槽と、水槽用ヒーター（チャンバー加熱用とは別のヒーター）とを有し、この水槽用ヒーターで水槽内の水を加熱し、気体となった水をノズル５５を通してチャンバー５１内に供給する構成でもよい。この場合、チャンバー５１内の相対湿度は、水槽用ヒーターの出力とチャンバー内の雰囲気温度に依存する。水槽用ヒーターの出力は、制御部９０が制御してもよいし、装置管理者によって予め設定される設定値としてもよい。
次に、窒化アルミニウム基板１を用意する。図２（ａ）に示すように、窒化アルミニウム基板１は、第一の主面１ａと、第一の主面１ａの反対側に位置する第二の主面１ｂとを有する。図２（ｂ）に示すように、窒化アルミニウム基板１の第一の主面１ａ上にｎ型半導体層１１、発光層１３、電子ブロック層１５、ｐ型半導体層１７を順に積層して、これらを含む半導体層１０を形成する。半導体層１０の形成は、例えばＭＢＥ法やＭＯＣＶＤ法で行う。
次に、図２（ｃ）に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、半導体層１０をメサ形状にパターニングする。次に、窒化アルミニウム基板１の第一の主面１ａ上に絶縁膜３１を堆積して、メサ形状にパターニングされた（即ち、メサ構造の）半導体層１０を覆う。絶縁膜３１は例えばシリコン酸化膜（ＳｉＯ２）であり、その形成は例えばＣＶＤ法で行う。
そして、公知のフォトリソグラフィ技術およびエッチング技術を用いて、絶縁膜３１を部分的に除去し、ｎ型半導体層１１とｐ型半導体層１７をそれぞれ底面とするコンタクトホールを形成する。
次に、フォトリソグラフィ技術およびリフトオフ技術を用いて、前記コンタクトホールを埋め込むように選択的に金属膜を堆積する。金属膜の堆積は、例えば蒸着法で行う。これにより、ｎ型半導体層１１と電気的に接続する電極部３３と、ｐ型半導体層１７と電気的に接続する電極部３５とを形成する。
次に、電極部３５を形成した窒化アルミニウム基板１を、図１に示した酸化膜形成装置５０のステージ５３上に設置する。ここでは、図１に示すように、窒化アルミニウム基板１の第二の主面１ｂを上方（即ち、ノズル５５側）に向けた状態で、窒化アルミニウム基板１をステージ５３上に設置する（設置工程）。
そして、チャンバー５１内に水分子を導入した状態で、チャンバー５１内を加熱する。これにより、図２（ｄ）に示すように、窒化アルミニウム基板１の第二の主面１ｂを熱処理して、第二の主面１ｂ上にアモルファス酸化膜２１を含む酸化膜２０を形成する（酸化膜形成工程）。
ここでは、図１に示した制御部９０が、例えばＨ２Ｏ供給源６１およびヒーター８１を制御して、窒化アルミニウム基板１の熱処理条件（相対湿度、温度、相対圧力、処理時間）が所定の範囲となるように制御する。また、制御部９０が、熱処理条件を制御することにより、第二の主面１ｂのアモルファス酸化膜２１上に、表面が凹凸構造の結晶性酸化膜２３をさらに形成するようにしてもよい。結晶性酸化膜２３は、酸化膜形成工程においてアモルファス酸化膜２１が形成されるのと同時に形成される。
そして、窒化アルミニウム基板１の第二の主面１ｂ上に酸化膜２０を形成した後、窒化アルミニウム基板１を酸化膜形成装置５０のチャンバー５１内から搬出する。以上の工程を経て、本実施形態に係る半導体発光素子１００が完成する。
＜実施形態の効果＞
本発明の実施形態によれば、窒化アルミニウム基板１が配置されたチャンバー５１内に水分子を導入した状態で、チャンバー５１内を加熱する。これにより、窒化アルミニウム基板１の第二の主面１ｂ上に、窒化アルミニウム基板１よりも屈折率の小さい、アモルファス酸化膜２１をおよび／または結晶性酸化膜２３を含む酸化膜２０を形成することができる。その結果、窒化アルミニウム基板１の第二の主面１ｂからの光取り出し効率を格段に向上させることが可能となる。
また、上記の酸化膜２０を形成する工程（即ち、酸化膜形成工程）では、酸化膜２０の表面や窒化アルミニウム基板１の第二の主面１ｂにエッチング処理を実施する必要がない。このため、量産性が良く、窒化アルミニウム基板１や、半導体層１０へのエッチングダメージを抑制することができる。
さらに、上記の酸化膜形成工程は半導体層１０を形成した後に行う。これにより、基板の半導体層を成長させる側の表面（基板と半導体層との界面）に光取り出し効果のある光学的な凹凸構造のパターンを設けるのではなく、第二の主面上に酸化膜を形成する。したがって、酸化膜形成工程が半導体層１０成長時の結晶欠陥発生に影響を与えることはないため、半導体層１０の結晶性の劣化を抑制することができる。
実施例に基づいて本発明をさらに詳細に説明する。なお、本発明は以下の実施例に限定されるものではなく、適宜変更して実施可能なものである。
［実施例１］
窒化アルミニウム基板上にＭＯＣＶＤ（有機金属気相成長）装置を用いてアルミニウム、ガリウム、窒素を含むｎ型半導体層、ＭＱＷ（多重量子井戸）発光層、電子ブロック層、ｐ型半導体層を順に成膜したウェハに、公知のリソグラフィー技術とドライエッチング技術を用いてｎ型半導体層が露出するようなメサ構造を形成し、Ｐ，Ｎ型半導体層の両方に電極を蒸着し、窒化アルミニウム基板の第二の主面を研削して、紫外域の半導体発光素子を６個作製した。
次に、各半導体発光素子に１００ｍＡの電流を印加し、各半導体発光素子の発光強度を測定し、初期値として記録した。
次に、各半導体発光素子をチャンバー内にセットし、温度１２１℃、相対湿度１００％、相対圧力０．１ＭＰａの条件で１０００時間保持した（設置工程、酸化膜形成工程）。
この間、処理開始から、５０時間、１００時間、２５０時間、３５０時間、４５０時間、５５０時間、７５０時間、１０００時間経過した際に、一度各半導体発光素子を取り出し、１００ｍＡの電流を印加し、各半導体発光素子の発光強度を測定し、記録した。
５００時間処理後にチャンバーから取り出した後の半導体発光素子の窒化アルミニウム基板の第二の主面上のＳＥＭ（走査型電子顕微鏡；Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）画像を図３、４に示す。図３、４から第二の主面上に表面が凹凸構造の膜が形成されていることがわかる。
図５に、窒化アルミニウム基板の断面のＳＴＥＭ画像（２００００倍）を示す。図５から、窒化アルミニウム基板の第二の主面上に厚さが５５０ｎｍの第１層と、厚さが３００ｎｍで、表面が凹凸の第２層が形成されていることがわかった。５カ所の断面ＳＴＥＭ画像（４００００倍）から凹凸構造の高さを測定したところ、第２層の表面の凹凸構造の高さは１６０ｎｍであり、第１層と窒化アルミニウム基板の第二の主面との界面の凹凸構造の高さは１４０ｎｍであった。また、第１層と第２層の界面の凹凸構造の高さは１０ｎｍ未満であり、平坦であった。ＥＤＸ（エネルギー分散型Ｘ線分析；Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｍｅｔｒｙ）と電子線回折により各層の組成・性状を分析したところ、第１層はＡｌ：Ｏ＝１：３のアモルファス酸化膜であり、第２層はＡｌ：Ｏ＝１：３の結晶性酸化膜であることがわかった。
また、図６に、前記初期値を０時間として、処理時間に対する出力経時変化のグラフを示す。図６の横軸は処理時間（ｈｒ）を示し、縦軸は光出力変化率（％）を示す。図中の（１）〜（６）は、上記した紫外域の半導体発光素子６個の各データである。処理前の初期値（０ｈｒ）に比べ処理後（５０ｈｒ〜１０００ｈｒ）は出力が３０〜８０％以上向上していることが理解される。即ち、窒化アルミニウム基板の第二の主面を水分子が存在する状態においてチャンバー内で処理することにより、光取り出し効率が劇的に向上したことが理解される。
［実施例２］
半導体発光素子の第二の主面を研削した後に、さらにＣＭＰ研磨を行った以外は、実施例１と同様の方法で得られた半導体発光素子を温度１２１℃、相対湿度１００％、相対圧力０．１ＭＰａの条件で５０時間保持した。
処理後の半導体発光素子の窒化アルミニウム基板の第二の主面のＳＥＭ画像を図７に示す。図７から、実施例１と同様に表面が凹凸構造の酸化膜が形成されていることがわかる。
図８に、窒化アルミニウム基板の断面のＳＴＥＭ画像（２００００倍）を示す。図８から、窒化アルミニウム基板の第二の主面上に厚さが１４００ｎｍのアモルファス酸化膜（第１層）と、厚さが２５０ｎｍで、表面が凹凸の結晶性酸化膜（第２層）が形成されていることがわかった。５カ所の断面ＳＴＥＭ画像（４００００倍）で凹凸構造の高さを計測すると、第２層の表面の凹凸構造の高さは１００ｎｍであった。また、第１層と窒化アルミニウム基板との界面、および第２層と第１層の界面の凹凸構造の高さは１０ｎｍ未満であり、平坦であった。
また、処理前後で発光強度を比較したところ、上記処理により発光強度が１０％向上していた。実施例１と実施例２を比較すると、実施例１のように窒化アルミニウム基板と第１層との界面が凹凸構造となっていることが、発光効率向上の観点からより好ましいことが理解される。また、実施例１のような窒化アルミニウム基板と第１層との界面に凹凸構造を形成するためには、水分子を導入した状態でチャンバー内を加熱処理する前の窒化アルミニウム基板の第二の主面の状態が起因することもわかった。具体的には、研削を行った後の窒化アルミニウム基板と第１層との界面に凹凸構造が形成されやすい傾向があることが理解される。
［実施例３］
半導体発光素子の第二の主面を研削した後に、さらにＣＭＰ研磨を行った以外は、実施例１と同様の方法で得られた半導体発光素子を温度１２１℃、相対湿度６５％、相対圧力０．０３ＭＰａの条件で５０時間保持した。
処理後の半導体発光素子の窒化アルミニウム基板の第二の主面のＳＥＭ画像を図９に示す。図９から、実施例３では実施例１と同様に表面が凹凸構造の酸化膜が形成されていることがわかる。
処理前後で発光強度を比較したところ、上記処理により発光強度が１５％向上していた。このことから、光取り出し効率を向上させることが可能な酸化膜を形成するには、少なくとも６５％以上の相対湿度が必要であることがわかる。
［実施例４］
半導体発光素子の第二の主面を研削した後に、さらにＣＭＰ研磨を行った以外は、実施例１と同様の方法で得られた半導体発光素子を温度１０５℃、相対湿度１００％、相対圧力０．０２ＭＰａの条件で５０時間保持した。
処理後の半導体発光素子の窒化アルミニウム基板の第二の主面のＳＥＭ画像を図１０に示す。実施例４は、処理前の第二の主面の表面状態は実施例２、３と同じであるのに対して、処理後の表面状態は実施例２、３と大きく異なり、処理前の第二の主面に近い平坦な表面であった。このことから、表面の形状は温度に大きく依存するものと推察される。
図１１に、窒化アルミニウム基板の断面のＳＴＥＭ画像（５０００００倍）を示す。図１１から、窒化アルミニウム基板の第二の主面上に厚さが３２．７ｎｍの第１層が形成されていることがわかる。また、第１層と窒化アルミニウム基板との界面は平坦構造であることがわかる。
また、実施例４のサンプルは、上記処理により発光強度が１５％向上していた。このことから、少なくとも３２．７ｎｍ以上の酸化膜が形成されれば、光取り出し効率が向上するものと推察される。
［比較例１］
半導体発光素子の第二の主面を研削した後に、さらにＣＭＰ研磨を行った以外は、実施例１と同様の方法で得られた半導体発光素子を温度２５℃、相対湿度１００％、相対圧力０ＭＰａの条件で５０時間保持した。
上記処理によって１０ｎｍ以上の酸化膜は形成されず、発光強度は向上しなかった。即ち、チャンバー内を加熱しないと、窒化アルミニウム基板の第二の主面上に光取り出し効率を向上させることが可能な厚い酸化膜は形成されないことが理解される。
［比較例２］
半導体発光素子の第二の主面を研削した後に、さらにＣＭＰ研磨を行った以外は、実施例１と同様の方法で得られた半導体発光素子を温度１２１℃、相対湿度０％、相対圧力０ＭＰａの条件で５０時間保持した。
上記処理によって１０ｎｍ以上の酸化膜は形成されず、上記処理によって発光強度は向上しなかった。即ち、相対湿度が低すぎる（実質的に水分子が導入されていない）状態では、窒化アルミニウム基板の第二の主面上に光取り出し効率を向上させることが可能な厚い酸化膜は形成されないことが理解される。
表１に、実施例と比較例の処理条件と発光強度向上率をまとめて示す。
Figure 0005957142
＜その他＞
なお、本発明は、上記の実施形態に限定されるものではない。当業者の知識に基づいて実施形態に設計の変更等を加えてもよく、そのような変更が加えられた態様も本発明の範囲に含まれる。
本発明は、半導体発光素子の製造方法および半導体発光素子に関し、特に窒化アルミニウム基板上に形成された窒化物半導体発光素子において、発光効率の高い素子に関するものである。
１ 窒化アルミニウム基板
１ａ 第一の主面
１ｂ 第二の主面
１０ 半導体層
１１ ｎ型半導体層
１３ 発光層
１５ 電子ブロック層
１７ ｐ型半導体層
２０ 酸化膜
２１ アモルファス酸化膜
２３ 結晶性酸化膜
３１ 絶縁膜
３３、３５ 電極部
５０ 酸化膜形成装置
５１ チャンバー
５３ ステージ
５５ ノズル
６１ Ｈ２Ｏ供給源
８１ ヒーター
９０ 制御部
１００ 半導体発光素子

Claims (16)

  1. 第一の主面に半導体層が形成された窒化アルミニウム基板をチャンバー内に設置する設置工程と、
    前記チャンバー内に水分子を導入した状態で該チャンバー内を加熱し、前記窒化アルミニウム基板の前記第一の主面の反対側に位置する第二の主面上に、アモルファス酸化膜および／または結晶性酸化膜を含む酸化膜を形成する酸化膜形成工程と、を備える半導体発光素子の製造方法。
  2. 前記酸化膜形成工程において、表面が凹凸構造の前記酸化膜を形成する請求項１に記載の半導体発光素子の製造方法。
  3. 前記酸化膜形成工程において、前記チャンバー内の相対湿度が５０％以上１００％以下である請求項１または請求項２に記載の半導体発光素子の製造方法。
  4. 前記酸化膜形成工程において、前記チャンバー内の温度が１００℃以上１４０℃以下である請求項１から請求項３のいずれか一項に記載の半導体発光素子の製造方法。
  5. 前記酸化膜形成工程において、前記チャンバー内の相対圧力が０．０１ＭＰａ以上０．３ＭＰａ以下である請求項１から請求項４のいずれか一項に記載の半導体発光素子の製造方法。
  6. 窒化アルミニウム基板の第一の主面上に形成された半導体層と、
    前記窒化アルミニウム基板の前記第一の主面の反対側に位置する第二の主面上に形成された、前記窒化アルミニウム基板よりも屈折率の小さい酸化膜と、を備え、
    前記酸化膜が、アモルファス酸化膜および／または結晶性酸化膜を含む半導体発光素子。
  7. 前記酸化膜と前記窒化アルミニウム基板との界面に凹凸構造を有する請求項６に記載の半導体発光素子。
  8. 前記酸化膜の表面に凹凸構造を有する請求項６または請求項７に記載の半導体発光素子。
  9. 前記酸化膜が前記アモルファス酸化膜および前記結晶性酸化膜を含む複数の酸化膜からなる積層構造であり、かつ、
    前記酸化膜は前記アモルファス酸化膜と前記結晶性酸化膜との界面に凹凸構造を有する請求項６から請求項８のいずれか一項に記載の半導体発光素子。
  10. 前記酸化膜が前記アモルファス酸化膜および前記結晶性酸化膜を含む複数の酸化膜からなる積層構造であり、かつ、
    前記酸化膜は前記アモルファス酸化膜の上に前記結晶性酸化膜を有する構造である請求項６から請求項９のいずれか一項に記載の半導体発光素子。
  11. 前記酸化膜が、Ａｌを含む酸化膜である請求項６から請求項１０のいずれか一項に記載の半導体発光素子。
  12. 前記酸化膜の厚さが、１０ｎｍ以上５μｍ以下ある請求項６から請求項１１のいずれか一項に記載の半導体発光素子。
  13. 前記酸化膜が少なくともアモルファス酸化膜を含み、
    前記アモルファス酸化膜の厚さが、１０ｎｍ以上３μｍ以下である請求項６から請求項１２のいずれか一項に記載の半導体発光素子。
  14. 前記酸化膜が少なくとも結晶性酸化膜を含み、
    前記結晶性酸化膜の厚さが、１０ｎｍ以上２μｍ以下である請求項６から請求項１３のいずれか一項に記載の半導体発光素子。
  15. 前記半導体層は、少なくとも、アルミニウム、ガリウム、窒素、およびインジウムからなる群より選択される元素を含むＩＩＩ−Ｖ族化合物半導体層である請求項６から請求項１４のいずれか一項に記載の半導体発光素子。
  16. 前記窒化アルミニウム基板の第二の主面が六方晶におけるＣ面で、かつＮ面である請求項６から請求項１５のいずれか一項に記載の半導体発光素子。
JP2015508093A 2013-03-29 2014-03-28 半導体発光素子の製造方法、および半導体発光素子 Active JP5957142B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013074028 2013-03-29
JP2013074028 2013-03-29
JP2013227375 2013-10-31
JP2013227375 2013-10-31
PCT/JP2014/001841 WO2014156191A1 (ja) 2013-03-29 2014-03-28 半導体発光素子の製造方法、および半導体発光素子

Publications (2)

Publication Number Publication Date
JP5957142B2 true JP5957142B2 (ja) 2016-07-27
JPWO2014156191A1 JPWO2014156191A1 (ja) 2017-02-16

Family

ID=51623202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015508093A Active JP5957142B2 (ja) 2013-03-29 2014-03-28 半導体発光素子の製造方法、および半導体発光素子

Country Status (6)

Country Link
US (2) US20160049552A1 (ja)
EP (1) EP2980862B1 (ja)
JP (1) JP5957142B2 (ja)
KR (1) KR101709431B1 (ja)
CN (1) CN105103312B (ja)
WO (1) WO2014156191A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1074980A (ja) * 1996-06-25 1998-03-17 Sumitomo Electric Ind Ltd 半導体素子
JP2010132525A (ja) * 2008-03-25 2010-06-17 Panasonic Electric Works Co Ltd 酸化層を有する窒化アルミニウム基板、窒化アルミニウム焼結体、それらの製造方法、回路基板、及びｌｅｄモジュール
JP2011187658A (ja) * 2010-03-08 2011-09-22 Toshiba Corp 半導体発光素子

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0393612A (ja) 1989-09-04 1991-04-18 Yoichi Takamiya 耐水性窒化アルミニウム及びその製造法
JP3782357B2 (ja) 2002-01-18 2006-06-07 株式会社東芝 半導体発光素子の製造方法
JP4670612B2 (ja) * 2005-11-30 2011-04-13 Ｔｄｋ株式会社 誘電体素子とその製造方法
JP5082752B2 (ja) 2006-12-21 2012-11-28 日亜化学工業株式会社 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
JP5237854B2 (ja) * 2009-02-24 2013-07-17 パナソニック株式会社 発光装置
US20100308323A1 (en) * 2009-06-08 2010-12-09 Walsin Lihwa Corporation Method for improving light extraction efficiency of group-III nitride-based light emitting device
JP5187854B2 (ja) * 2009-08-28 2013-04-24 シャープ株式会社 窒化物半導体発光素子
US8723201B2 (en) 2010-08-20 2014-05-13 Invenlux Corporation Light-emitting devices with substrate coated with optically denser material
US8940388B2 (en) * 2011-03-02 2015-01-27 Micron Technology, Inc. Insulative elements
US8796800B2 (en) 2011-11-21 2014-08-05 Optiz, Inc. Interposer package for CMOS image sensor and method of making same
US20130234166A1 (en) 2012-03-08 2013-09-12 Ting-Chia Ko Method of making a light-emitting device and the light-emitting device
KR20140057852A (ko) * 2012-11-05 2014-05-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1074980A (ja) * 1996-06-25 1998-03-17 Sumitomo Electric Ind Ltd 半導体素子
JP2010132525A (ja) * 2008-03-25 2010-06-17 Panasonic Electric Works Co Ltd 酸化層を有する窒化アルミニウム基板、窒化アルミニウム焼結体、それらの製造方法、回路基板、及びｌｅｄモジュール
JP2011187658A (ja) * 2010-03-08 2011-09-22 Toshiba Corp 半導体発光素子

Also Published As

Publication number Publication date
US20160049552A1 (en) 2016-02-18
KR101709431B1 (ko) 2017-02-22
KR20150122738A (ko) 2015-11-02
CN105103312B (zh) 2017-09-22
CN105103312A (zh) 2015-11-25
EP2980862A4 (en) 2016-11-09
EP2980862B1 (en) 2019-05-15
JPWO2014156191A1 (ja) 2017-02-16
EP2980862A1 (en) 2016-02-03
WO2014156191A1 (ja) 2014-10-02
US20170317234A1 (en) 2017-11-02
US10497832B2 (en) 2019-12-03

Similar Documents

Publication Publication Date Title
US9871164B2 (en) Nanostructure light emitting device and method of manufacturing the same
JP5246213B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5280004B2 (ja) 発光素子及びその製造方法
US9379283B2 (en) Method of manufacturing nanostructure semiconductor light emitting device by forming nanocores into openings
US8765509B2 (en) Method for producing group III nitride semiconductor light-emitting device
TWI495142B (zh) 半導體裝置、發光裝置及其製造方法
TWI689611B (zh) Ｉｉｉ族氮化物積層體及具有該積層體之發光元件
TWI419354B (zh) Ｉｉｉ族氮化物半導體發光元件及其製造方法
JP2007019318A (ja) 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
TWI416612B (zh) 半導體元件及其製造方法
JP6910341B2 (ja) 縦型紫外発光ダイオード
JP2010177707A (ja) 発光素子の製造方法
TW201013987A (en) Group III nitride semiconductor light emitting device, process for producing the same, and lamp
JP6018219B2 (ja) 発光ダイオードの製造方法
JP2005268581A (ja) 窒化ガリウム系化合物半導体発光素子
JP2009283620A (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2006313771A (ja) Ｉｉｉ族窒化物半導体素子用エピタキシャル基盤
WO2014123193A1 (ja) 凹凸基板及び発光ダイオードの製造方法、並びに凹凸基板、発光ダイオード及び有機薄膜太陽電池
KR101731862B1 (ko) 반도체 광전자 소자 및 그 제조방법
JP2018511945A (ja) 紫外線発光素子
JP5957142B2 (ja) 半導体発光素子の製造方法、および半導体発光素子
JP2009231745A (ja) Ｉｉｉ族窒化物半導体発光素子、ｉｉｉ族窒化物半導体発光素子の製造方法、及びランプ
JP2011091442A (ja) 窒化ガリウム系化合物半導体発光ダイオード

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160617

R150 Certificate of patent or registration of utility model

Ref document number: 5957142

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350