CN105103312B - 半导体发光元件的制造方法、及半导体发光元件 - Google Patents

半导体发光元件的制造方法、及半导体发光元件 Download PDF

Info

Publication number
CN105103312B
CN105103312B CN201480018911.5A CN201480018911A CN105103312B CN 105103312 B CN105103312 B CN 105103312B CN 201480018911 A CN201480018911 A CN 201480018911A CN 105103312 B CN105103312 B CN 105103312B
Authority
CN
China
Prior art keywords
film
oxide
emitting elements
semiconductor light
aluminium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480018911.5A
Other languages
English (en)
Other versions
CN105103312A (zh
Inventor
武田孔明
山田哲史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Corp
Original Assignee
Asahi Kasei Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Kogyo KK filed Critical Asahi Kasei Kogyo KK
Publication of CN105103312A publication Critical patent/CN105103312A/zh
Application granted granted Critical
Publication of CN105103312B publication Critical patent/CN105103312B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005—Oxydation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Abstract

一种半导体发光元件的制造方法，其具备：设置工序：将在第一主表面上形成有半导体层的氮化铝基板(1)设置在腔室(51)内；氧化膜形成工序：在向腔室(51)内导入了水(H2O)分子的状态下对该腔室(51)内进行加热，在位于氮化铝基板(1)的第一主表面的相反侧的第二主表面(1b)上形成包含非晶氧化膜的氧化膜。

Description

半导体发光元件的制造方法、及半导体发光元件
技术领域
本发明涉及半导体发光元件的制造方法、及半导体发光元件，详细而言，涉及在氮化铝基板上形成半导体层的半导体发光元件的制造方法、及半导体发光元件。
背景技术
半导体发光元件、例如氮化物半导体的发光二极管(LED)通常具备：在基板上依次层叠有n型半导体层、发光层、电子阻挡层、p型半导体层的半导体层叠部；用于对发光层施加电压的电极。
而且，由发光层产生的光从半导体层叠部的外部露出面(上面、侧面)、基板的露出面(背面、侧面)等被射出到半导体发光元件的外部。此时，在半导体界面、半导体发光元件与空气的界面等，由于受到由界面的折射率而规定的全反射的限制，以临界角以上的角度入射的光一边重复全反射一边向半导体层内传播，在这期间导致光的一部分在半导体层内被自己吸收、或者被电极吸收而转化为热，向外部的光取出效率降低，发光强度减少。因此，为了提高光取出效率，进行了各种研究。
其中，通常使用使光以临界角以下入射到界面的方式对半导体元件表面进行加工从而提高光取出效率的技术。专利文献1中记载了下述方法：使用相分离的有机物作为掩模，对成为外部和界面的半导体层的表面和/或蓝宝石基板的表面进行干蚀刻，由此在半导体层的表面和/或蓝宝石基板的表面形成具有高度为100nm以上、底边为1～500nm的大小不同的锥体形状的凸部的凹凸结构。另外，专利文献2中记载了下述方法：使用掩模和蚀刻在形成蓝宝石基板的半导体层一侧的表面形成大致多边形状的凹凸从而提高发光元件的光取出效率。
现有技术文献
专利文献
专利文献1：日本特开2003-218383号公报
专利文献2：日本特开2012-238895号公报
发明内容
发明要解决的问题
但是，以上述专利文献1、2中记载的技术为代表的现有技术中，在以下方面尚有改善的余地。
如现有技术那样，可以根据利用光刻法工序、有机物的相分离在被加工面上形成掩模并利用掩模实施蚀刻工序的方法，在基板表面形成期望的凹凸图案。然而，关于使用掩模形成凹凸图案的方法，由于在掩模的形成工序需要多阶段的工序，所以量产性差，并且制造成本增大。
另外，如专利文献1那样采用干蚀刻形成凹凸结构的技术中，不仅对被加工面的表面、而且对内部的半导体层也造成了蚀刻损坏，因此有可能使半导体发光元件的光输出劣化。进而，专利文献2中公开的在使基板的半导体层生长的一侧表面(基板与半导体层的界面)设置具有光取出效果的光学性凹凸结构的图案的技术中，由于必须在凹凸结构的基板表面上形成半导体层，因此存在半导体层结晶性劣化、光输出下降的可能。
于是，本发明是鉴于这样的情况而完成的，目的在于提供一种半导体发光元件的制造方法、及半导体发光元件，所述半导体发光元件的制造方法的量产性优异，能够抑制对半导体发光元件中的半导体层的蚀刻损坏、半导体层的结晶性的劣化，并且能够提高半导体发光元件的光取出效率。
用于解决问题的方案
本发明人等为了解决上述课题进行了深入研究，结果发现，利用下述半导体发光元件的制造方法或下述半导体发光元件，能够解决上述课题。
即，本发明的一个方式的半导体发光元件的制造方法的特征在于，其具备：设置工序：将在第一主表面上形成有半导体层的氮化铝基板设置在腔室内；和氧化膜形成工序：在向前述腔室内导入了水分子的状态下对该腔室内进行加热，在位于前述氮化铝基板的前述第一主表面的相反侧的第二主表面上形成包含非晶氧化膜和/或结晶性氧化膜的氧化膜。
另外，上述半导体发光元件的制造方法的特征也可以在于，在前述氧化膜形成工序中，形成表面为凹凸结构的前述氧化膜。
另外，上述半导体发光元件的制造方法的特征也可以在于，在前述氧化膜形成工序中，前述腔室内的相对湿度为50％以上且100％以下。
另外，上述半导体发光元件的制造方法的特征也可以在于，在前述氧化膜形成工序中，前述腔室内的温度为100℃以上且140℃以下。
另外，上述半导体发光元件的制造方法的特征也可以在于，在前述氧化膜形成工序中，前述腔室内的相对压力为0.01MPa以上且0.3MPa以下。
本发明的一个方式的半导体发光元件的特征在于，其具备：形成在氮化铝基板的第一主表面上的半导体层；和形成在位于前述氮化铝基板的前述第一主表面的相反侧的第二主表面上、且与前述氮化铝基板相比折射率小的氧化膜，前述氧化膜包含非晶氧化膜和/或结晶性氧化膜。
另外，上述的半导体发光元件的特征也可以在于，在前述氧化膜和前述氮化铝基板的界面具有凹凸结构。
另外，上述的半导体发光元件的特征也可以在于，在前述氧化膜的表面具有凹凸结构。
另外，上述的半导体发光元件的特征也可以在于，前述氧化膜为由包含前述非晶氧化膜及前述结晶性氧化膜的多个氧化膜形成的层叠结构，并且，前述氧化膜在前述非晶氧化膜和前述结晶性氧化膜的界面具有凹凸结构。
另外，上述半导体发光元件的特征也可以在于，前述氧化膜为由包含前述非晶氧化膜及前述结晶性氧化膜的多个氧化膜形成的层叠结构，并且，前述氧化膜为在前述非晶氧化膜上具有前述结晶性氧化膜的结构。
另外，上述半导体发光元件的特征也可以在于，前述氧化膜为包含Al的氧化膜。
另外，上述半导体发光元件的特征也可以在于，前述氧化膜的厚度为10nm以上且5μm以下。
另外，上述半导体发光元件的特征也可以在于，前述氧化膜至少包含非晶氧化膜，前述非晶氧化膜的厚度为10nm以上且3μm以下。
另外，上述半导体发光元件的特征也可以在于，前述氧化膜至少包含结晶性氧化膜，前述结晶性氧化膜的厚度为10nm以上且2μm以下。
另外，上述半导体发光元件的特征也可以在于，前述半导体层是至少包含选自由铝、镓、氮及铟组成的组中的元素的III-V族化合物半导体层。
另外，上述半导体发光元件的特征也可以在于，前述氮化铝基板的第二主表面为六方晶中的C面、且为N面。
本发明的另一个方式的半导体发光元件的特征在于，通过执行下述工序而得到：设置工序，将在第一主表面上形成有半导体层的氮化铝基板设置在腔室内；和氧化膜形成工序，在向前述腔室内导入了水分子的状态下，对前述氮化铝基板的第二主表面进行热处理，在该第二主表面上形成包含非晶氧化膜的氧化膜。
发明的效果
根据本发明的一个方式，在配置有氮化铝基板的腔室内导入了水分子的状态下对该腔室内进行加热。由此，能够在氮化铝基板的第二主表面上形成与氮化铝基板相比折射率小、且包含非晶氧化膜和/或结晶性氧化膜的氧化膜。其结果，能够显著提高自氮化铝基板的第二主表面的光取出效率。
另外，上述形成氧化膜的工序(即氧化膜形成工序)中，不需要使用光刻技术形成掩模，也不需要对氧化膜的表面、氮化铝基板的第二主表面实施干蚀刻处理。因此，量产性优异，能够抑制对氮化铝基板、半导体层的蚀刻损坏。
进而，上述氧化膜形成工序是在形成半导体层之后在第二主表面上形成氧化膜。由于在第二主表面上形成凹凸结构，而不是在使基板的半导体层生长一侧的表面(基板与半导体层的界面)设置具有光取出效果的光学图案，因此，氧化膜形成工序不会对半导体层生长时的晶体缺陷的产生造成影响，能够抑制半导体层的结晶性的劣化。
附图说明
图1为示出用于本实施方式而适宜的氧化膜形成装置50的结构例的示意图。
图2为按照工序顺序示出本实施方式的半导体发光元件100的制造方法的截面图。
图3为观察实施例1中进行了处理的第二主表面所得到的SEM图像。
图4为观察实施例1中进行了处理的第二主表面所得到的SEM图像。
图5为观察实施例1中进行了处理的第二主表面所得到的STEM图像。
图6为实施例1中进行了氧化/晶体生长的半导体发光元件的输出经时变化的曲线图。
图7为观察实施例2中进行了处理的第二主表面所得到的SEM图像。
图8为观察实施例2中进行了处理的第二主表面所得到的STEM图像。
图9为观察实施例3中进行了处理的第二主表面所得到的SEM图像。
图10为观察实施例4中进行了处理的第二主表面所得到的SEM图像。
图11为观察实施例4中进行了处理的第二主表面所得到的STEM图像。
图12为用于示出氧化膜的厚度的测定方法的截面示意图。
具体实施方式
以下，针对用于实施本发明的方式(以下称作本实施方式)详细进行说明。
＜半导体发光元件的制造方法＞
本实施方式的半导体发光元件的制造方法具备：设置工序：将在第一主表面上形成有半导体层的氮化铝(AlN)基板设置在腔室内；和氧化膜形成工序：在向前述腔室内导入了水(H2O)分子的状态下对该腔室内进行加热，在位于前述氮化铝基板的第二主表面上形成包含非晶氧化膜和/或结晶性氧化膜的氧化膜。
[设置工序]
本实施方式的半导体发光元件的制造方法中的设置工序是将在第一主表面上形成有半导体层的氮化铝基板设置在腔室内的工序。
前述腔室只要能够在内部设置氮化铝基板、且能够在内部空间导入水分子，就没有特别限制。氧化膜形成工序中，在将相对湿度/温度/相对压力控制在期望的范围内时，优选腔室具有一边监视这些相对湿度/温度/相对压力一边进行控制的机构。
[氧化膜形成工序]
对于本实施方式的半导体发光元件的制造方法中的氧化膜形成工序，在前述腔室内导入了水分子的状态下对前述腔室内进行加热，在前述氮化铝基板的第二主表面上形成包含非晶氧化膜和/或结晶性氧化膜的氧化膜。
另外，优选通过控制处理条件(相对湿度、温度、相对压力、处理时间)，形成前述氧化膜。前述氧化膜可以为非晶氧化膜或结晶性氧化膜的单层，也可以为非晶氧化膜和结晶性氧化膜的层叠。
需要说明的是，已知通过将氮化铝基板暴露于大气中而在氮化铝基板的表面形成自然氧化膜。但是，该自然氧化膜不会产生光取出效率的提高，在后述的实施例中确认了：利用通过在腔室内导入了水分子的状态下企图对前述腔室内进行加热而得到的氮化铝基板的第二主表面上的包含非晶氧化膜和/或结晶性氧化膜的氧化膜，从而起到自第二主表面的光取出效率的提高效果。
从形成进一步提高光取出效率的氧化膜的观点出发，氧化膜形成工序中的腔室内的相对湿度优选为50％以上且100％以下，更优选为65％以上且100％以下。
另外，从形成进一步提高光取出效率的氧化膜的观点出发，氧化膜形成工序中的腔室内的温度优选为100℃以上且140℃以下，更优选为105℃以上且121℃以下。
另外，从形成进一步提高光取出效率的氧化膜的观点出发，氧化膜形成工序中的腔室内的相对压力(表压)优选为0.01MPa以上且0.3MPa以下，更优选为0.01MPa以上且0.1MPa以下。
以下，对氧化膜形成工序中的氧化膜形成的机理进行说明。本实施方式中的氧化膜形成工序中，通过在腔室内存在水分子的状态下对前述腔室内进行加热，从而在氮化铝基板的第二主表面上形成包含非晶氧化膜和/或结晶性氧化膜的氧化膜。因此推测，与形成自然氧化膜时的条件相比，水蒸气容易与氮化铝基板的第二主表面反应，形成包含对光取出具有提高效果的非晶氧化膜和/或结晶性氧化膜的氧化膜。对于本实施方式中的具有光取出提高效果的非晶氧化膜，在温度为100℃以上、相对湿度为50％以上、比大气压更高的压力下处理氮化铝基板的第二主表面时，得以显著地形成。
另外，通过后述的实施例确认了，在腔室内的温度高的情况(例如高于105℃的情况)下，存在表面形成凹凸结构的结晶性氧化膜的倾向。推测该结晶性氧化膜通过水热合成而形成。
所谓包含铝(Al)的氧化膜，可以举出氧化铝、水合氧化铝(Al(O)OH、aluminiumhydroxide oxide)、氢氧化铝或它们与氮化铝混合存在的膜等，但并不限定于这些。氧化膜形成工序中，通过控制温度、相对湿度、相对压力的至少一者或它们的组合，能够控制氮化铝基板的第二主表面与水蒸气的反应，能够控制氧化膜、表面的凹凸的形态。
本实施方式的氧化膜形成工序中不使用在干蚀刻中采用的等离子体等。由此，不会导致对半导体层的蚀刻损坏，因此由蚀刻损坏导致的发光效率减少得以抑制。
另外，对于本实施方式的氧化膜形成工序，在形成半导体层之后，在氮化铝基板的第二主表面上形成具有凹凸结构的氧化膜。在第二主表面上形成凹凸结构，而不在使基板的半导体层生长的一侧表面(基板与半导体层的界面)设置具有光取出效果的光学图案。因此，由于不会对半导体层生长时的晶体缺陷的产生造成影响，因此不会产生来源于晶体缺陷的发光效率减少。
[氮化铝基板]
本实施方式的半导体发光元件的制造方法中使用的氮化铝基板只要由以铝(Al)和氮(N)为主要构成元素的物质形成即可。
另外，该氮化铝基板只要具有用于形成半导体层的第一主表面、和在氧化膜形成工序中用于形成氧化膜的第二主表面，则形状也没有特别限制，可以为晶片状，也可以为经单片化的芯片状。优选第一主表面和第二主表面以大致平行的关系相对。
另外，该氮化铝基板可以含有根据需要的各种掺杂剂、杂质。该氮化铝基板可以为多晶也可以为单晶。从形成结晶性好的半导体层的观点出发，优选为单晶。
另外，制造该氮化铝基板的方法没有特别限制，例如可以使用通过升华法、HVPE(Hydride vapor phase epitaxy；氢化物气相沉积)法、MOCVD(Metal Organic ChemicalVapor Deposition；有机金属气相沉积)法、MBE(Molecular beam epitaxy；分子束外延)法等得到的氮化铝。
从半导体层的平坦性和结晶性提高的观点出发，氮化铝基板的第一主表面优选为Al面，更优选为六方晶中的C面、且为Al面。另外，从有效地形成本实施方式中的氧化膜的观点出发，氮化铝基板的第二主表面优选为六方晶中的C面、且为N面。
另外，本实施方式的半导体发光元件的制造方法中，从进一步提高光取出效率提高效果的观点出发，该氮化铝基板的第二主表面优选没有进行CMP(Chemical MechanicalPolishing；化学机械抛光)处理。
[半导体层]
对于本实施方式的半导体发光装置的制造方法中使用的氮化铝基板的第一主表面上形成的半导体层，只要为对该半导体层供给电力时会发光的半导体层，则没有特别限制。
该半导体层可以为单层，也可以为层叠构成元素、构成元素的比率不同的多个半导体层而成的层叠结构。从发光效率提高的观点出发，该半导体层优选为层叠结构，更优选为具有n型半导体层、发光层、电子阻挡层、p型半导体层的层叠结构，更进一步优选为在与用于供给电力的电极接触的区域还具有减小与电极的接触电阻的接触层的层叠结构。
从发光效率提高的观点出发，前述发光层优选为多量子阱结构(MQW；MultiQuantum Well)。
从控制发光波长的观点出发，半导体层优选为化合物半导体，更优选为III-V族化合物半导体，进一步优选为包含选自由铝、镓、氮及铟组成的组中的元素的III-V族化合物半导体层，更进一步优选为氮化物化合物半导体。半导体层的构成元素、组成比可以根据要发射何种波长的光来进行各种选择，使用氮化物化合物半导体时，可以使用氮化镓、氮化铝、氮化铟、氮化硼、或它们的混晶，但并不限定于此。
另外，从自氮化铝基板的第二主表面有效地取出光的观点出发，优选在前述氮化铝基板的第一主表面的半导体层上形成台面结构和n电极及p电极，而不在前述氮化铝基板的第二主表面上形成电极。
[氧化膜]
利用本实施方式的半导体发光元件的制造方法形成的氧化膜只要是包含非晶氧化膜和/或结晶性氧化膜的氧化膜，就没有特别限制(即，可以仅为非晶氧化膜，也可以仅为结晶性氧化膜，也可以包含非晶氧化膜和结晶性氧化膜这两者。)。
从提高发光效率的观点出发，该非晶氧化膜优选为包含Al的氧化膜。另外，从提高发光效率的观点出发，优选为具有凹凸结构的氧化膜。即，氧化膜与氮化铝基板的界面可以为凹凸结构，氧化膜的表面(即，氧化膜与氮化铝基板接触的面的相反侧的面)也可以为凹凸结构。另外，可以是氧化膜为由包含非晶氧化膜及结晶性氧化膜的多个氧化膜形成的层叠结构、且该氧化膜在非晶氧化膜和结晶性氧化膜的界面具有凹凸结构。该结晶性氧化膜优选为包含Al的多晶体。另外，可以是氧化膜为由包含非晶氧化膜及结晶性氧化膜的多个氧化膜形成的层叠结构、且该氧化膜为在非晶氧化膜上具有结晶性氧化膜的结构。
关于氧化膜与氮化铝基板的界面的凹凸结构，如果后述的凹凸结构的高度小于10nm，则评价为平坦(没有凹凸结构)，如果为10nm以上，则评价为具有凹凸结构。从提高取出效率的观点出发，凹凸结构的高度优选为10nm以上且2μm以下，更优选为50nm以上且1μm以下，进一步优选为100nm以上且500nm以下。
对于前述凹凸结构的高度，由用STEM(扫描透射型电子显微镜；scanningtransmission electron microscope)(拍摄倍率：40000倍)对氧化膜截面进行拍摄所得的图像来测量。首先，相对于氮化铝基板和半导体层的界面，以不与凹凸结构部重复的方式在凹凸结构的下方设置平行的基准线。接着，对从基准线至凹凸结构(氧化膜的表面和/或氧化膜与氮化铝基板的界面)的距离读取基准线的宽3μm量，算出从距离最长的顶部至第5长的顶部的距离(Yp)的平均与从距离最短的底部至第5短的底部的距离(Yv)的平均的差，即十点平均粗糙度R。顶部及底部是指斜率与基准线平行的区域。需要说明的是，在基准线的宽3μm的范围内顶部及底部一个也不存在时，凹凸结构的高度视为零。另外，基准线的宽3μm的范围内的、顶部和底部的合计为1个以上且20个以下时，从拍摄的位置移动到相邻的视野，拍摄截面图像直至为20个以上。
上述十点平均粗糙度R的算出在不同的5处截面进行，将5处截面的十点平均粗糙度R的平均值作为凹凸结构的高度。
前述氧化膜可以包含铝作为构成元素。作为包含铝的氧化膜，如前述那样，可以举出氧化铝、水合氧化铝、氢氧化铝或它们和氮化铝混合存在的膜，但并不限定于这些。
该氧化膜的折射率变得比作为基板的材料的氮化铝的折射率更低。特别地，上述氧化铝、水合氧化铝、氢氧化铝的折射率也低于氮化铝的折射率。
前述氧化膜的厚度没有特别限定，但采用自然氧化膜程度的厚度无法期待光的取出效率提高效果，因此，前述氧化膜的厚度优选为10nm以上且5μm以下，更优选为100nm以上且5μm以下。前述氧化膜为非晶氧化膜和结晶性氧化膜的层叠结构时，从光取出效率提高的观点出发，非晶氧化膜的厚度优选为10nm以上且3μm以下，更优选为50nm以上且2.5μm以下，进一步优选为100nm以上且2μm以下。结晶性氧化膜的厚度优选为10nm以上且2μm以下，更优选为50nm以上且1.5μm以下，进一步优选为100nm以上且1μm以下。
对于氧化膜的厚度，用STEM拍摄氧化膜截面来测量。厚度的测量方向(轴)相对于前述氮化铝基板与半导体层的界面为垂直方向。例如，如图12的(a)所示，氧化膜与氮化铝基板的界面为平坦时，将在一处测量的值作为氧化膜的厚度。另外，氧化膜、氮化铝基板具有凹凸结构时，由于凹部和凸部重复出现，因此厚度根据测量位置而不同。例如如图12的(b)所示，氧化膜和氮化铝基板(基底)的界面具有凹凸结构时，以基底的凹凸结构作为基准，将在基底的全部凹凸结构的凹部和凸部所测量的值的平均值作为氧化膜的厚度。关于拍摄的倍率，在氧化膜的厚度为10nm～100nm时设为300000倍，100nm～3μm时设为20000倍，3μm～5μm时设为5000倍。
尚不明确根据利用本实施方式的半导体发光元件的制造方法形成的氧化膜来提高半导体发光元件的光取出效率的机制的全部内容，但推测：由于形成在氮化铝基板的第二主表面上配置有与氮化铝基板相比折射率小的氧化膜的结构，因此在氮化铝基板与氧化膜的界面，能够将斯内尔定律中定义的临界角设计得较大，以该程度抑制入射光的反射，取出效率增加。还推测：对于根据本实施方式形成的氧化膜，通过该氧化膜的密度、组成连续地或非连续地变化，从而抑制在基板与氧化膜的界面的光的反射，改善光取出效率。
特别地，前述氧化膜形成非晶氧化膜和结晶性氧化膜的层叠结构时，推测基于上述机制的光取出效率进一步显著提高。进而，在氧化膜的表面、氧化膜的界面(例如非晶氧化膜与结晶性氧化膜的界面)、氧化膜与氮化铝基板的界面的至少一处具有凹凸结构时，也能够产生由光的散射效果带来的光取出效率提高。另外，通过在氧化膜上形成考虑了光散射効果的凹凸结构，从而形成进一步提高光取出效率的半导体发光元件。
[工艺流程的一例]
接着，边参照附图边列举一例对本实施方式的工艺流程进行说明。此处，按照工艺顺序对从氮化铝基板至完成本实施方式的半导体发光元件为止进行说明。另外，针对本实施方式中使用的适宜的氧化膜形成装置进行说明。
图1为示出本实施方式中使用的适宜的氧化膜形成装置50的结构例的示意图。另外，图2的(a)～(d)为按照工艺顺序示出本实施方式的半导体发光元件100的制造方法的截面图。
本工艺流程中，首先，事先准备用于在氮化铝基板1的第二主表面1b上形成氧化膜20(即，实施设置工序、氧化膜形成工序)的氧化膜形成装置50。
如图1所示，该氧化膜形成装置50具备：能够密闭使得可以将内部维持为大气压以上的腔室51；配置在腔室51内、能够支撑氮化铝基板(例如晶圆)1的载置台53；配置在腔室51内的上部中央的喷嘴55；通过喷嘴55向腔室51内供给水(H2O)分子的H2O供给源61；设置在腔室51的外周且对腔室51内进行加热的加热器81；和分别控制H2O供给源61及加热器81、以腔室51内的相对湿度、温度分别成为预先设定的(即规定的)范围的方式进行控制的控制部90。另外，虽未图示，但可以在载置台53中内置加热器，该载置台53中内置的加热器可以对腔室内进行加热。
此处，对于腔室51内部的相对压力(表压)，根据腔室51内部的相对湿度、温度来确定该值。即，腔室51内部的相对压力不是独立参数。通过将利用控制部90控制的(或者，利用管理氧化膜形成装置50的装置管理者预先设定的)腔室51内部的温度及相对湿度设定得比待机状态高，可以使腔室51内部的相对压力相对地高于大气压。另外，虽然未图示，但氧化膜形成装置50可以设置能够意图控制腔室51内部的相对压力的加压泵。
另外，H2O供给源61可以如下构成：在氧化膜形成装置50内具有未图示的水槽和水槽用加热器(与腔室加热用不同的加热器)，用该水槽用加热器对水槽内的水进行加热，通过喷嘴55将成为气体的水供给至腔室51内。该情况下，腔室51内的相对湿度取决于水槽用加热器的输出和腔室内的气氛温度。对于水槽用加热器的输出，可以用控制部90进行控制，也可以设定为由装置管理者预先设定的设定值。
接着，准备氮化铝基板1。如图2的(a)所示，氮化铝基板1具有第一主表面1a和位于第一主表面1a的相反侧的第二主表面1b。如图2的(b)所示，在氮化铝基板1的第一主表面1a上依次层叠n型半导体层11、发光层13、电子阻挡层15、p型半导体层17，形成包含它们的半导体层10。半导体层10的形成例如采用MBE法、MOCVD法进行。
接着，如图2的(c)所示，使用光刻法技术及蚀刻技术，将半导体层10图案化为台面形状。接着，在氮化铝基板1的第一主表面1a上堆积绝缘膜31，覆盖被图案化为台面形状的(即台面结构的)半导体层10。绝缘膜31例如为氧化硅膜(SiO2)，其形成例如采用CVD法进行。
然后，使用公知的光刻法技术及蚀刻技术，部分去除绝缘膜31，形成将n型半导体层11和p型半导体层17分别作为底面的接触孔。
接着，使用光刻法技术及剥离技术，以埋入前述接触孔的方式选择性地堆积金属膜。金属膜的堆积例如采用蒸镀法进行。由此，形成与n型半导体层11电连接的电极部33和与p型半导体层17电连接的电极部35。
接着，将形成有电极部35的氮化铝基板1设置在图1所示的氧化膜形成装置50的载置台53上。此处，如图1所示，在使氮化铝基板1的第二主表面1b朝向上方(即喷嘴55侧)的状态下，将氮化铝基板1设置在载置台53上(设置工序)。
然后，在向腔室51内导入了水分子的状态下，对腔室51内进行加热。由此，如图2的(d)所示，对氮化铝基板1的第二主表面1b进行热处理，在第二主表面1b上形成包含非晶氧化膜21的氧化膜20(氧化膜形成工序)。
此处，图1所示的控制部90例如控制H2O供给源61及加热器81，以氮化铝基板1的热处理条件(相对湿度、温度、相对压力、处理时间)成为规定的范围的方式进行控制。另外，通过控制部90控制热处理条件，可以在第二主表面1b的非晶氧化膜21上进一步形成表面为凹凸结构的结晶性氧化膜23。结晶性氧化膜23在氧化膜形成工序中与形成非晶氧化膜21同时形成。
然后，在氮化铝基板1的第二主表面1b上形成氧化膜20后，将氮化铝基板1从氧化膜形成装置50的腔室51内搬出。经过以上工序，本实施方式的半导体发光元件100完成。
＜实施方式的效果＞
根据本发明的实施方式，在配置了氮化铝基板1的腔室51内导入水分子的状态下，对腔室51内进行加热。由此，可以在氮化铝基板1的第二主表面1b上形成与氮化铝基板1相比折射率小的、包含非晶氧化膜21和/或结晶性氧化膜23的氧化膜20。其结果，能够显著提高自氮化铝基板1的第二主表面1b的光取出效率。
另外，上述形成氧化膜20的工序(即氧化膜形成工序)中，不需要对氧化膜20的表面、氮化铝基板1的第二主表面1b实施蚀刻处理。因此，量产性优异，能够抑制对氮化铝基板1、半导体层10的蚀刻损坏。
进而，上述氧化膜形成工序在形成半导体层10之后进行。由此，在第二主表面上形成氧化膜，而不在使基板的半导体层生长的一侧表面(基板与半导体层的界面)设置具有光取出效果的光学的凹凸结构的图案。因此，氧化膜形成工序不会对半导体层10生长时的晶体缺陷的产生造成影响，因此，能够抑制半导体层10的结晶性的劣化。
实施例
基于实施例进一步详细说明本发明。需要说明的是，本发明并不限定于以下的实施例，可以适当变更而实施。
[实施例1]
在氮化铝基板上，在使用MOCVD(有机金属气相沉积)装置将包含铝、镓、氮的n型半导体层、MQW(多量子阱)发光层、电子阻挡层、p型半导体层依次成膜而得到的晶圆上，使用公知的光刻技术和干蚀刻技术形成n型半导体层露出那样的台面结构，在P、N型半导体层的两者蒸镀电极，研削氮化铝基板的第二主表面，制作紫外线区域的半导体发光元件6个。
接着，对各半导体发光元件施加100mA的电流，测定各半导体发光元件的发光强度，作为初始值记录。
接着，将各半导体发光元件设置在腔室内，在温度121℃、相对湿度100％、相对压力0.1MPa的条件下保持1000小时(设置工序、氧化膜形成工序)。
在此期间，从处理开始，经过50小时、100小时、250小时、350小时、450小时、550小时、750小时、1000小时的时候，临时取出各半导体发光元件，施加100mA的电流，测定并记录各半导体发光元件的发光强度。
将在500小时处理后从腔室取出后的半导体发光元件的氮化铝基板的第二主表面上的SEM(扫描电子显微镜；Scanning Electron Microscope)图像示于图3、4。由图3、4可知在第二主表面上形成有表面为凹凸结构的膜。
图5中示出氮化铝基板的截面的STEM图像(20000倍)。由图5可知，在氮化铝基板的第二主表面上形成有厚度为550nm的第1层和厚度为300nm、表面为凹凸的第2层。由5处的截面STEM图像(40000倍)测定凹凸结构的高度，结果第2层的表面的凹凸结构的高度为160nm，第1层与氮化铝基板的第二主表面的界面的凹凸结构的高度为140nm。另外，第1层与第2层的界面的凹凸结构的高度小于10nm，是平坦的。利用EDX(能量色散X射线分析；EnergyDispersive X-ray spectrometry)和电子射线衍射来分析各层的组成/性状，结果可知第1层为Al：O＝1：3的非晶氧化膜，第2层为Al：O＝1：3的结晶性氧化膜。
另外，图6示出以前述初始值作为0小时、输出经时变化相对于处理时间的曲线图。图6的横轴表示处理时间(hr)，纵轴表示光输出变化率(％)。图中的(1)～(6)为上述紫外线区域的半导体发光元件6个的各数据。可理解为与处理前的初始值(0hr)相比，处理后(50hr～1000hr)的输出提高30～80％以上。即，可理解为通过在水分子存在的状态下、在腔室内对氮化铝基板的第二主表面进行处理，从而光取出效率急剧地提高。
[实施例2]
在对半导体发光元件的第二主表面进行研削后，进一步进行CMP研磨，除此之外，将利用与实施例1同样的方法得到的半导体发光元件在温度121℃、相对湿度100％、相对压力0.1MPa的条件下保持50小时。
将处理后的半导体发光元件的氮化铝基板的第二主表面的SEM图像示于图7。由图7可知，与实施例1同样地形成了表面为凹凸结构的氧化膜。
图8示出氮化铝基板的截面的STEM图像(20000倍)。由图8可知，在氮化铝基板的第二主表面上形成了厚度为1400nm的非晶氧化膜(第1层)、和厚度为250nm且表面为凹凸的结晶性氧化膜(第2层)。使用5处的截面STEM图像(40000倍)测量凹凸结构的高度时，第2层的表面的凹凸结构的高度为100nm。另外，第1层与氮化铝基板的界面、及第2层与第1层的界面的凹凸结构的高度小于10nm，是平坦的。
另外，在处理前后比较发光强度，结果通过上述处理，发光强度提高10％。对实施例1和实施例2进行比较时，可理解为从提高发光效率的观点出发，更优选如实施例1那样地氮化铝基板与第1层的界面形成凹凸结构。另外也可知，为了在如实施例1那样地氮化铝基板与第1层的界面形成凹凸结构，在导入了水分子的状态下对腔室内进行加热处理之前的氮化铝基板的第二主表面的状态为起因。具体而言，可理解为在进行了研削后的氮化铝基板与第1层的界面存在容易形成凹凸结构的倾向。
[实施例3]
在对半导体发光元件的第二主表面进行研削后，进一步进行CMP研磨，除此之外，将利用与实施例1同样的方法得到的半导体发光元件在温度121℃、相对湿度65％、相对压力0.03MPa的条件下保持50小时。
将处理后的半导体发光元件的氮化铝基板的第二主表面的SEM图像示于图9。由图9可知，实施例3中，与实施例1同样地形成了表面为凹凸结构的氧化膜。
在处理前后比较发光强度，结果通过上述处理，发光强度提高15％。由此可知，为了形成能够提高光取出效率的氧化膜，需要至少65％以上的相对湿度。
[实施例4]
在对半导体发光元件的第二主表面进行研削后，进一步进行CMP研磨，除此之外，对利用与实施例1同样的方法得到的半导体发光元件在温度105℃、相对湿度100％、相对压力0.02MPa的条件下保持50小时。
将处理后的半导体发光元件的氮化铝基板的第二主表面的SEM图像示于图10。关于实施例4，处理前的第二主表面的表面状态与实施例2、3相同，与此相对，处理后的表面状态与实施例2、3显著不同，为接近处理前的第二主表面的平坦的表面。由此推测，表面的形状很大程度上取决于温度。
图11示出氮化铝基板的截面的STEM图像(500000倍)。由图11可知，在氮化铝基板的第二主表面上形成有厚度为32.7nm的第1层。另外，可知第1层与氮化铝基板的界面为平坦结构。
另外，实施例4的样品通过上述处理，发光强度提高15％。由此推测，形成至少32.7nm以上的氧化膜时，光取出效率提高。
[比较例1]
在延削半导体发光元件的第二主表面后，进一步进行CMP研磨，除此之外，将利用与实施例1同样的方法得到的半导体发光元件在温度25℃、相对湿度100％、相对压力0MPa的条件下保持50小时。
通过上述处理未形成10nm以上的氧化膜，发光强度未提高。即，可理解为若不对腔室内进行加热，则在氮化铝基板的第二主表面上不会形成能够提高光取出效率的厚的氧化膜。
[比较例2]
在对半导体发光元件的第二主表面进行研削后，进一步进行CMP研磨，除此之外，将利用与实施例1同样的方法得到的半导体发光元件在温度121℃、相对湿度0％、相对压力0MPa的条件下保持50小时。
通过上述处理未形成10nm以上的氧化膜，通过上述处理，发光强度未提高。即，理解了在相对湿度过低的(实质上未导入水分子的)状态下，在氮化铝基板的第二主表面上未形成能够提高光取出效率的厚的氧化膜。
表1归纳示出了实施例和比较例的处理条件以及发光强度提高率。
[表1]
＜其他＞
需要说明的是，本发明并不限定于上述实施方式。可以基于本领域技术人员的知识，对实施方式加入设计的变更等，这样的加入了变更的方式也包含在本发明的范围内。
产业上的可利用性
本发明涉及半导体发光元件的制造方法及半导体发光元件，特别涉及在氮化铝基板上形成的氮化物半导体发光元件中发光效率高的元件。
附图标记说明
1 氮化铝基板
1a 第一主表面
1b 第二主表面
10 半导体层
11 n型半导体层
13 发光层
15 电子阻挡层
17 p型半导体层
20 氧化膜
21 非晶氧化膜
23 结晶性氧化膜
31 绝缘膜
33、35 电极部
50 氧化膜形成装置
51 腔室
53 载置台
55 喷嘴
61 H2O供给源
81 加热器
90 控制部
100 半导体发光元件

Claims (17)

1.一种半导体发光元件的制造方法，其具备：
设置工序：将在第一主表面上形成有半导体层的氮化铝基板设置在腔室内；和
氧化膜形成工序：在向所述腔室内导入了水分子的状态下对该腔室内进行加热，在位于所述氮化铝基板的所述第一主表面的相反侧的第二主表面上形成包含非晶氧化膜和/或结晶性氧化膜的氧化膜。
2.根据权利要求1所述的半导体发光元件的制造方法，其中，在所述氧化膜形成工序中，形成表面为凹凸结构的所述氧化膜。
3.根据权利要求1或2所述的半导体发光元件的制造方法，其中，在所述氧化膜形成工序中，所述腔室内的相对湿度为50％以上且100％以下。
4.根据权利要求1或2所述的半导体发光元件的制造方法，其中，在所述氧化膜形成工序中，所述腔室内的温度为100℃以上且140℃以下。
5.根据权利要求1或2所述的半导体发光元件的制造方法，其中，在所述氧化膜形成工序中，所述腔室内的相对压力为0.01MPa以上且0.3MPa以下。
6.一种紫外线半导体发光元件，其具备：
氮化铝基板；
形成在氮化铝基板的第一主表面上的、含铝、镓和氮元素且包含发光层的半导体层；和
形成在位于所述氮化铝基板的所述第一主表面的相反侧的第二主表面上、且与所述氮化铝基板相比折射率小的氧化膜，
所述氧化膜包含含铝的非晶氧化膜和/或结晶性氧化膜，
由所述发光层产生的光借助所述氧化膜从所述第二主表面被射出到外部。
7.根据权利要求6所述的半导体发光元件，其中，在所述氧化膜和所述氮化铝基板的界面具有凹凸结构。
8.根据权利要求6或7所述的半导体发光元件，其中，在所述氧化膜的表面具有凹凸结构。
9.根据权利要求6或7所述的半导体发光元件，其中，所述氧化膜为由包含所述非晶氧化膜及所述结晶性氧化膜的多个氧化膜形成的层叠结构，并且，
所述氧化膜在所述非晶氧化膜和所述结晶性氧化膜的界面具有凹凸结构。
10.根据权利要求6或7所述的半导体发光元件，其中，所述氧化膜为由包含所述非晶氧化膜及所述结晶性氧化膜的多个氧化膜形成的层叠结构，并且，
所述氧化膜为在所述非晶氧化膜上具有所述结晶性氧化膜的结构。
11.根据权利要求6或7所述的半导体发光元件，其中，所述氧化膜为包含Al的氧化膜。
12.根据权利要求6或7所述的半导体发光元件，其中，所述氧化膜的厚度为10nm以上且5μm以下。
13.根据权利要求6或7所述的半导体发光元件，其中，所述氧化膜至少包含非晶氧化膜，
所述非晶氧化膜的厚度为10nm以上且3μm以下。
14.根据权利要求6或7所述的半导体发光元件，其中，所述氧化膜至少包含结晶性氧化膜，
所述结晶性氧化膜的厚度为10nm以上且2μm以下。
15.根据权利要求6或7所述的半导体发光元件，其中，所述半导体层是至少包含选自由铝、镓、氮及铟组成的组中的元素的III-V族化合物半导体层。
16.根据权利要求6或7所述的半导体发光元件，其中，所述氮化铝基板的第二主表面为六方晶中的C面、且为N面。
17.一种半导体发光元件，通过执行下述工序而得到：
设置工序，将在第一主表面上形成有半导体层的氮化铝基板设置在腔室内；和
氧化膜形成工序，在向所述腔室内导入了水分子的状态下，对所述氮化铝基板的第二主表面进行热处理，在该第二主表面上形成包含非晶氧化膜的氧化膜。
CN201480018911.5A 2013-03-29 2014-03-28 半导体发光元件的制造方法、及半导体发光元件 Active CN105103312B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013074028 2013-03-29
JP2013-074028 2013-03-29
JP2013227375 2013-10-31
JP2013-227375 2013-10-31
PCT/JP2014/001841 WO2014156191A1 (ja) 2013-03-29 2014-03-28 半導体発光素子の製造方法、および半導体発光素子

Publications (2)

Publication Number Publication Date
CN105103312A CN105103312A (zh) 2015-11-25
CN105103312B true CN105103312B (zh) 2017-09-22

Family

ID=51623202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480018911.5A Active CN105103312B (zh) 2013-03-29 2014-03-28 半导体发光元件的制造方法、及半导体发光元件

Country Status (6)

Country Link
US (2) US20160049552A1 (zh)
EP (1) EP2980862B1 (zh)
JP (1) JP5957142B2 (zh)
KR (1) KR101709431B1 (zh)
CN (1) CN105103312B (zh)
WO (1) WO2014156191A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909036A (en) * 1996-06-25 1999-06-01 Sumitomo Electric Industries, Ltd. Group III-V nitride semiconductor device
JP2010132525A (ja) * 2008-03-25 2010-06-17 Panasonic Electric Works Co Ltd 酸化層を有する窒化アルミニウム基板、窒化アルミニウム焼結体、それらの製造方法、回路基板、及びｌｅｄモジュール
CN102376839A (zh) * 2010-08-20 2012-03-14 亚威朗(美国) 具有光学高密度材料涂层衬底的发光器件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0393612A (ja) 1989-09-04 1991-04-18 Yoichi Takamiya 耐水性窒化アルミニウム及びその製造法
JP3782357B2 (ja) 2002-01-18 2006-06-07 株式会社東芝 半導体発光素子の製造方法
JP4670612B2 (ja) * 2005-11-30 2011-04-13 Ｔｄｋ株式会社 誘電体素子とその製造方法
JP5082752B2 (ja) 2006-12-21 2012-11-28 日亜化学工業株式会社 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
JP5237854B2 (ja) * 2009-02-24 2013-07-17 パナソニック株式会社 発光装置
US20100308323A1 (en) * 2009-06-08 2010-12-09 Walsin Lihwa Corporation Method for improving light extraction efficiency of group-III nitride-based light emitting device
JP5187854B2 (ja) * 2009-08-28 2013-04-24 シャープ株式会社 窒化物半導体発光素子
JP5275276B2 (ja) 2010-03-08 2013-08-28 株式会社東芝 半導体発光素子
US8940388B2 (en) * 2011-03-02 2015-01-27 Micron Technology, Inc. Insulative elements
US8796800B2 (en) 2011-11-21 2014-08-05 Optiz, Inc. Interposer package for CMOS image sensor and method of making same
US20130234166A1 (en) 2012-03-08 2013-09-12 Ting-Chia Ko Method of making a light-emitting device and the light-emitting device
KR20140057852A (ko) * 2012-11-05 2014-05-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909036A (en) * 1996-06-25 1999-06-01 Sumitomo Electric Industries, Ltd. Group III-V nitride semiconductor device
JP2010132525A (ja) * 2008-03-25 2010-06-17 Panasonic Electric Works Co Ltd 酸化層を有する窒化アルミニウム基板、窒化アルミニウム焼結体、それらの製造方法、回路基板、及びｌｅｄモジュール
CN102376839A (zh) * 2010-08-20 2012-03-14 亚威朗(美国) 具有光学高密度材料涂层衬底的发光器件

Also Published As

Publication number Publication date
US20160049552A1 (en) 2016-02-18
KR101709431B1 (ko) 2017-02-22
KR20150122738A (ko) 2015-11-02
CN105103312A (zh) 2015-11-25
JP5957142B2 (ja) 2016-07-27
EP2980862A4 (en) 2016-11-09
EP2980862B1 (en) 2019-05-15
JPWO2014156191A1 (ja) 2017-02-16
EP2980862A1 (en) 2016-02-03
WO2014156191A1 (ja) 2014-10-02
US20170317234A1 (en) 2017-11-02
US10497832B2 (en) 2019-12-03

Similar Documents

Publication Publication Date Title
EP2316139B1 (en) Light emitting device and method of manufacturing the same
JP4580193B2 (ja) 発光素子
CN103403842A (zh) 氮化物半导体层生长用结构、层叠结构、氮化物系半导体元件及光源以及它们的制造方法
CN105977354A (zh) 第iii族氮化物半导体发光元件及其制造方法
CN109360871B (zh) 一种图形化衬底、发光二极管外延片及其制备方法
CN102484180B (zh) 氮化镓系化合物半导体发光元件
CN101764185A (zh) 半导体器件以及半导体器件制造方法
CN112470281A (zh) 单片led阵列及其前体
CN103325900B (zh) 表面等离激元增强GaN基纳米柱LED及制备方法
JP6910341B2 (ja) 縦型紫外発光ダイオード
CN103155182A (zh) 氮化镓类半导体发光元件、光源和凹凸构造形成方法
CN101902014A (zh) 氮化物半导体晶片、氮化物半导体芯片及其制造方法
CN102064471B (zh) 一种氮化镓基半导体激光器及其制作方法
TW201133597A (en) Semiconductor device and manufacturing method thereof
CN115210885A (zh) 红色led和制造方法
CN108028299A (zh) 光学基材、半导体发光元件用基板及半导体发光元件
CN116250091A (zh) Led装置及制造led装置的方法
CN104885195B (zh) 晶体层叠结构体和发光元件
Kim Vertical electrode GaN-based light-emitting diode fabricated by selective wet etching technique
CN104541381A (zh) 氮化物半导体发光元件
CN109346577B (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN105103312B (zh) 半导体发光元件的制造方法、及半导体发光元件
CN110838538B (zh) 一种发光二极管元件及其制备方法
US20050269583A1 (en) Gallium nitride-based semiconductor light-emitting device and method of fabricatiing the same
CN100573940C (zh) 氮化镓基化合物半导体发光器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant