KR101709431B1 - 반도체 발광 소자의 제조 방법, 및 반도체 발광 소자 - Google Patents

반도체 발광 소자의 제조 방법, 및 반도체 발광 소자 Download PDF

Info

Publication number
KR101709431B1
KR101709431B1 KR1020157026539A KR20157026539A KR101709431B1 KR 101709431 B1 KR101709431 B1 KR 101709431B1 KR 1020157026539 A KR1020157026539 A KR 1020157026539A KR 20157026539 A KR20157026539 A KR 20157026539A KR 101709431 B1 KR101709431 B1 KR 101709431B1
Authority
KR
South Korea
Prior art keywords
oxide film
light emitting
aluminum nitride
main surface
emitting device
Prior art date
Application number
KR1020157026539A
Other languages
English (en)
Other versions
KR20150122738A (ko
Inventor
고우메이 다께다
사또시 야마다
Original Assignee
아사히 가세이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아사히 가세이 가부시키가이샤 filed Critical 아사히 가세이 가부시키가이샤
Publication of KR20150122738A publication Critical patent/KR20150122738A/ko
Application granted granted Critical
Publication of KR101709431B1 publication Critical patent/KR101709431B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005—Oxydation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Abstract

제1 주면에 반도체층이 형성된 질화 알루미늄 기판(1)을 챔버(51) 내에 설치하는 설치 공정과, 챔버(51) 내에 물(H2O) 분자를 도입한 상태에서 그 챔버(51) 내를 가열하고, 질화 알루미늄 기판(1)의 제1 주면의 반대측에 위치하는 제2 주면(1b) 상에, 아몰퍼스 산화막을 포함하는 산화막을 형성하는 산화막 형성 공정을 구비한다.

Description

반도체 발광 소자의 제조 방법, 및 반도체 발광 소자{MANUFACTURING METHOD FOR SEMICONDUCTOR LIGHT-EMITTING ELEMENT, AND SEMICONDUCTOR LIGHT-EMITTING ELEMENT}
본 발명은 반도체 발광 소자의 제조 방법, 및 반도체 발광 소자에 관한 것으로, 상세하게는 질화 알루미늄 기판 상에 반도체층이 형성된 반도체 발광 소자의 제조 방법, 및 반도체 발광 소자에 관한 것이다.
반도체 발광 소자, 예를 들어 질화물 반도체의 발광 다이오드(LED)는 기판 상에 n형 반도체층, 발광층, 전자 블록층, p형 반도체층이 순서대로 적층된 반도체 적층부와 발광층에 전압을 인가하기 위한 전극을 구비하고 있는 것이 일반적이다.
그리고, 발광층에서 발생된 광은, 반도체 적층부의 외부 노출면(상면, 측면)이나, 기판의 노출면(이면, 측면) 등으로부터 반도체 발광 소자의 외부로 출사된다. 그 때, 반도체 계면이나 반도체 발광 소자와 공기의 계면 등에 있어서, 계면의 굴절률로부터 정해지는 전반사의 제한으로부터, 임계각 이상의 각도로 입사된 광은 전반사를 반복하면서 반도체층 내를 전반하고, 그 사이에 광의 일부는 반도체층 내에서 자기 흡수되거나 혹은 전극에 흡수되어 열로 변환되어 버려, 외부로의 광 취출 효율이 저하되고, 발광 강도가 감소되어 버린다. 그로 인해, 광 취출 효율을 높이기 위해 다양한 고안이 이루어지고 있다.
그 중에서도, 임계각 이하로 광이 계면에 입사하도록 반도체 소자 표면을 가공함으로써, 광 취출 효율을 향상시키는 기술이 자주 이용되고 있다. 특허문헌 1에서는 상분리되는 유기물을 마스크로서 이용하고, 외부와 계면을 이루는 반도체층 의 표면 및/또는 사파이어 기판의 표면을 드라이 에칭함으로써, 반도체층의 표면 및/또는 사파이어 기판의 표면에 높이가 100㎚ 이상이고, 저변이 1 내지 500㎚의 크기가 다른 뿔체 형상의 볼록부를 갖는 요철 구조를 형성하는 방법이 기재되어 있다. 또한, 특허문헌 2에는 마스크와 에칭을 이용해 사파이어 기판의 반도체층을 형성하는 측의 표면에 대략 다각형 형상의 요철을 형성해 발광 소자의 광 취출 효율을 향상시키는 방법이 기재되어 있다.
일본 특허 출원 공개 제2003-218383호 공보 일본 특허 출원 공개 제2012-238895호 공보
그러나, 상기 특허문헌 1, 2에 기재된 기술로 대표되는 종래 기술에서는, 이하의 점에서 더욱 개선의 여지를 갖고 있었다.
종래 기술과 같이, 포토리소그래피 공정이나 유기물의 상분리를 이용해 피가공면에 마스크를 형성하고, 마스크를 이용해 에칭 공정을 실시하는 방법에 따르면, 원하는 요철 패턴을 기판 표면에 형성할 수 있다. 그러나, 마스크를 이용해 요철 패턴을 형성하는 방법은, 마스크의 형성 공정에 다단계의 공정이 필요해지므로 양산성이 나쁘고, 또한 제조 비용이 증대된다.
또한, 특허문헌 1과 같이 드라이 에칭으로 요철 구조를 형성하는 기술에서는, 피가공면의 표면 뿐만 아니라, 내부의 반도체층에 에칭 데미지를 주어 버리므로, 반도체 발광 소자 광 출력을 열화시킬 우려가 있다. 또한, 특허문헌 2에 개시된 기판의 반도체층을 성장시키는 측의 표면(기판과 반도체층의 계면)에 광 취출 효과가 있는 광학적인 요철 구조의 패턴을 설치하는 기술에서는, 요철 구조의 기판 표면 상에 반도체층을 형성해야 하므로, 반도체층 결정성이 열화되고, 광 출력이 저하될 우려가 있다.
따라서, 본 발명은, 이러한 사정을 감안하여 이루어진 것이며, 양산성이 좋고, 반도체 발광 소자에 있어서의 반도체층에의 에칭 데미지나 반도체층의 결정성의 열화를 억제하면서, 반도체 발광 소자의 광 취출 효율을 향상시키는 것이 가능한 반도체 발광 소자의 제조 방법, 및 반도체 발광 소자를 제공하는 것을 목적으로 한다.
본 발명자들은 상기 과제를 해결하기 위해 예의 검토한 결과, 하기의 반도체 발광 소자의 제조 방법 또는 하기의 반도체 발광 소자에 의해, 상기 과제를 해결할 수 있는 것을 발견했다.
즉, 본 발명의 일 형태에 따른 반도체 발광 소자의 제조 방법은, 제1 주면에 반도체층이 형성된 질화 알루미늄 기판을 챔버 내에 설치하는 설치 공정과, 상기 챔버 내에 물분자를 도입한 상태에서 그 챔버 내를 가열하고, 상기 질화 알루미늄 기판의 상기 제1 주면의 반대측에 위치하는 제2 주면 상에, 아몰퍼스 산화막 및/또는 결정성 산화막을 포함하는 산화막을 형성하는 산화막 형성 공정을 구비하는 것을 특징으로 한다.
또한, 상기의 반도체 발광 소자의 제조 방법에서는, 상기 산화막 형성 공정에 있어서, 표면이 요철 구조인 상기 산화막을 형성하는 것을 특징으로 해도 된다.
또한, 상기의 반도체 발광 소자의 제조 방법에서는, 상기 산화막 형성 공정에 있어서, 상기 챔버 내의 상대 습도가 50％ 이상 100％ 이하인 것을 특징으로 해도 된다.
또한, 상기의 반도체 발광 소자의 제조 방법에서는, 상기 산화막 형성 공정에 있어서, 상기 챔버 내의 온도가 100℃ 이상 140℃ 이하인 것을 특징으로 해도 된다.
또한, 상기의 반도체 발광 소자의 제조 방법에서는, 상기 산화막 형성 공정에 있어서, 상기 챔버 내의 상대 압력이 0.01㎫ 이상 0.3㎫ 이하인 것을 특징으로 해도 된다.
본 발명의 일 형태에 따른 반도체 발광 소자는, 질화 알루미늄 기판의 제1 주면 상에 형성된 반도체층과, 상기 질화 알루미늄 기판의 상기 제1 주면의 반대측에 위치하는 제2 주면 상에 형성된, 상기 질화 알루미늄 기판보다 굴절률이 작은 산화막을 구비하고, 상기 산화막이 아몰퍼스 산화막 및/또는 결정성 산화막을 포함하는 것을 특징으로 한다.
또한, 상기의 반도체 발광 소자에 있어서, 상기 산화막과 상기 질화 알루미늄 기판의 계면에 요철 구조를 갖는 것을 특징으로 해도 된다.
또한, 상기의 반도체 발광 소자에 있어서, 상기 산화막의 표면에 요철 구조를 갖는 것을 특징으로 해도 된다.
또한, 상기의 반도체 발광 소자에 있어서, 상기 산화막이 상기 아몰퍼스 산화막 및 상기 결정성 산화막을 포함하는 복수의 산화막을 포함하는 적층 구조이고, 또한, 상기 산화막은 상기 아몰퍼스 산화막과 상기 결정성 산화막의 계면에 요철 구조를 갖는 것을 특징으로 해도 된다.
또한, 상기의 반도체 발광 소자에 있어서, 상기 산화막이 상기 아몰퍼스 산화막 및 상기 결정성 산화막을 포함하는 복수의 산화막을 포함하는 적층 구조이고, 또한, 상기 산화막은 상기 아몰퍼스 산화막 상에 상기 결정성 산화막을 갖는 구조인 것을 특징으로 해도 된다.
또한, 상기의 반도체 발광 소자에 있어서, 상기 산화막이 Al을 포함하는 산화막인 것을 특징으로 해도 된다.
또한, 상기의 반도체 발광 소자에 있어서, 상기 산화막의 두께가 10㎚ 이상 5㎛ 이하인 것을 특징으로 해도 된다.
또한, 상기의 반도체 발광 소자에 있어서, 상기 산화막이 적어도 아몰퍼스 산화막을 포함하고, 상기 아몰퍼스 산화막의 두께가 10㎚ 이상 3㎛ 이하인 것을 특징으로 해도 된다.
또한, 상기의 반도체 발광 소자에 있어서, 상기 산화막이 적어도 결정성 산화막을 포함하고, 상기 결정성 산화막의 두께가 10㎚ 이상 2㎛ 이하인 것을 특징으로 해도 된다.
또한, 상기의 반도체 발광 소자에 있어서, 상기 반도체층은, 적어도, 알루미늄, 갈륨, 질소, 및 인듐을 포함하는 군으로부터 선택되는 원소를 포함하는 Ⅲ-V족 화합물 반도체층인 것을 특징으로 해도 된다.
또한, 상기의 반도체 발광 소자에 있어서, 상기 질화 알루미늄 기판의 제2 주면이 육방정에 있어서의 C면이고, 또한 N면인 것을 특징으로 해도 된다.
본 발명의 다른 형태에 따른 반도체 발광 소자는, 제1 주면에 반도체층이 형성된 질화 알루미늄 기판을 챔버 내에 설치하는 설치 공정과, 상기 챔버 내에 물분자를 도입한 상태에서 상기 질화 알루미늄 기판의 제2 주면을 열처리하고, 그 제2 주면 상에, 아몰퍼스 산화막을 포함하는 산화막을 형성하는 산화막 형성 공정을 실행함으로써 얻어지는 것을 특징으로 한다.
본 발명의 일 형태에 따르면, 질화 알루미늄 기판이 배치된 챔버 내에 물분자를 도입한 상태에서 그 챔버 내를 가열한다. 이에 의해, 질화 알루미늄 기판의 제2 주면 상에, 질화 알루미늄 기판보다 굴절률이 작은, 아몰퍼스 산화막 및/또는 결정성 산화막을 포함하는 산화막을 형성할 수 있다. 그 결과, 질화 알루미늄 기판의 제2 주면으로부터의 광 취출 효율을 현격히 향상시키는 것이 가능해진다.
또한, 상기의 산화막을 형성하는 공정(즉, 산화막 형성 공정)에서는, 포토리소그래피 기술을 이용해 마스크를 형성할 필요는 없고, 또한 산화막의 표면이나 질화 알루미늄 기판의 제2 주면에 드라이 에칭 처리를 실시할 필요가 없다. 이로 인해, 양산성이 좋고, 질화 알루미늄 기판이나 반도체층에의 에칭 데미지를 억제할 수 있다.
또한, 상기의 산화막 형성 공정은 반도체층을 형성한 후에 제2 주면 상에 산화막을 형성을 한다. 기판의 반도체층을 성장시키는 측의 표면(기판과 반도체층과의 계면)에 광 취출 효과가 있는 광학적인 패턴을 설치하는 것이 아니라, 제2 주면 상에 요철 구조를 형성하므로, 산화막 형성 공정이 반도체층 성장시의 결정 결함 발생에 영향을 주지 않으며, 반도체층의 결정성의 열화를 억제할 수 있다.
도 1은 본 실시 형태에 이용하기에 적합한 산화막 형성 장치(50)의 구성예를 도시하는 모식도이다.
도 2는 본 실시 형태에 따른 반도체 발광 소자(100)의 제조 방법을 공정순으로 도시하는 단면도이다.
도 3은 실시예 1로 처리한 제2 주면의 표면을 관찰한 SEM 화상이다.
도 4는 실시예 1로 처리한 제2 주면을 관찰한 SEM 화상이다.
도 5는 실시예 1로 처리한 제2 주면을 관찰한 STEM 화상이다.
도 6은 실시예 1로 산화·결정 성장한 반도체 발광 소자의 출력 경시 변화의 그래프이다.
도 7은 실시예 2로 처리한 제2 주면을 관찰한 SEM 화상이다.
도 8은 실시예 2로 처리한 제2 주면을 관찰한 STEM 화상이다.
도 9는 실시예 3로 처리한 제2 주면을 관찰한 SEM 화상이다.
도 10은 실시예 4로 처리한 제2 주면을 관찰한 SEM 화상이다.
도 11은 실시예 4로 처리한 제2 주면을 관찰한 STEM 화상이다.
도 12는 산화막의 두께의 측정 방법을 나타내기 위한 단면 모식도이다.
이하, 본 발명을 실시하기 위한 형태(이하, 본 실시 형태라 칭함)에 대해, 상세하게 설명한다.
<반도체 발광 소자의 제조 방법>
본 실시 형태의 반도체 발광 소자의 제조 방법은, 제1 주면에 반도체층이 형성된 질화 알루미늄(AlN) 기판을 챔버 내에 설치하는 설치 공정과, 상기 챔버 내에 물(H2O) 분자를 도입한 상태에서 그 챔버 내를 가열하고, 상기 질화 알루미늄 기판의 제2 주면 상에 아몰퍼스 산화막 및/또는 결정성 산화막을 포함하는 산화막을 형성하는 산화막 형성 공정을 구비한다.
[설치 공정]
본 실시 형태의 반도체 발광 소자의 제조 방법에 있어서의 설치 공정은, 제1 주면에 반도체층이 형성된 질화 알루미늄 기판을 챔버 내에 설치하는 공정이다.
상기 챔버는, 내부에 질화 알루미늄 기판을 설치하는 것이 가능하고, 내부 공간에 물분자를 도입하는 것이 가능한 것이면 특별히 제한되지 않는다. 산화막 형성 공정에 있어서, 상대 습도·온도·상대 압력을 원하는 범위로 제어하는 경우는, 챔버가 이들 상대 습도·온도·상대 압력을 모니터하면서 제어하는 기구를 구비하고 있는 것이 바람직하다.
[산화막 형성 공정]
본 실시 형태의 반도체 발광 소자의 제조 방법에 있어서의 산화막 형성 공정은, 상기 챔버 내에 물분자를 도입한 상태에서 상기 챔버 내를 가열하고, 상기 질화 알루미늄 기판의 제2 주면 상에 아몰퍼스 산화막 및/또는 결정성 산화막을 포함하는 산화막을 형성한다.
또한, 처리 조건(상대 습도, 온도, 상대 압력, 처리 시간)을 제어함으로써, 상기 산화막을 형성하는 것이 바람직하다. 상기 산화막은, 아몰퍼스 산화막 또는 결정성 산화막의 단층이어도, 아몰퍼스 산화막과 결정성 산화막과의 적층이어도 된다.
또한, 대기 중에 질화 알루미늄 기판을 노출시킴으로써 질화 알루미늄 기판의 표면에 자연 산화막이 형성되는 것이 알려져 있다. 그러나, 이 자연 산화막에서는 광 취출 효율의 향상은 발생하지 않고, 챔버 내에 물분자를 도입한 상태에서 의도적으로 상기 챔버 내를 가열함으로써 얻어지는 질화 알루미늄 기판의 제2 주면 상의 아몰퍼스 산화막 및/또는 결정성 산화막을 포함하는 산화막에 의해, 제2 주면으로부터의 광 취출 효율의 향상의 효과를 발휘하는 것이 후술하는 실시예에 있어서 확인되고 있다.
광 취출 효율을 보다 높이는 산화막을 형성하는 관점에서, 산화막 형성 공정에 있어서의 챔버 내의 상대 습도는 50％ 이상 100％ 이하가 바람직하고, 65％ 이상 100％ 이하가 보다 바람직하다.
또한, 광 취출 효율을 보다 높이는 산화막을 형성하는 관점에서, 산화막 형성 공정에 있어서의 챔버 내의 온도는 100℃ 이상 140℃ 이하가 바람직하고, 105℃ 이상 121℃ 이하가 보다 바람직하다.
또한, 광 취출 효율을 보다 높이는 산화막을 형성하는 관점에서, 산화막 형성 공정에 있어서의 챔버 내의 상대 압력(게이지압)은 0.01㎫ 이상 0.3㎫ 이하가 바람직하고, 0.01㎫ 이상 0.1㎫ 이하가 보다 바람직하다.
이하, 산화막 형성 공정에 있어서의 산화막 형성의 메커니즘에 대해 설명한다. 본 실시 형태에 있어서의 산화막 형성 공정은, 챔버 내에 물분자가 존재하는 상태에서 상기 챔버 내를 가열함으로써 질화 알루미늄 기판의 제2 주면 상에 아몰퍼스 산화막 및/또는 결정성 산화막을 포함하는 산화막을 형성한다. 이로 인해, 자연 산화막이 형성될 때의 조건과 비교하여, 수증기가 질화 알루미늄 기판의 제2 주면과 반응하기 쉽고, 광 취출 향상 효과가 있는 아몰퍼스 산화막 및/또는 결정성 산화막을 포함하는 산화막을 형성하는 것으로 추정된다. 본 실시 형태에 있어서의, 광 취출 향상 효과가 있는 아몰퍼스 산화막은 온도가 100℃ 이상, 상대 습도가 50％ 이상, 대기압보다 높은 압력으로 질화 알루미늄 기판의 제2 주면을 처리했을 때에 현저하게 형성된다.
또한, 챔버 내의 온도가 높은 경우(예를 들어 105℃보다 높은 경우), 표면이 요철 구조의 결정성 산화막이 형성되는 경향이 있는 것이 후술하는 실시예에 의해 확인되고 있다. 이 결정성 산화막은 수열 합성에 의해 형성되는 것으로 추정된다.
알루미늄(Al)을 포함하는 산화막으로는 산화 알루미늄, 수산화 산화 알루미늄, 수산화 알루미늄 또는 이들과 질화 알루미늄이 혼재된 막 등을 들 수 있지만, 이것에 한정되지 않는다. 산화막 형성 공정에 있어서, 온도, 상대 습도, 상대 압력중 적어도 하나 또는 그들의 조합을 제어함으로써 질화 알루미늄 기판의 제2 주면과 수증기의 반응을 제어해 산화막이나 표면의 요철의 형태를 제어할 수 있다.
본 실시 형태의 산화막 형성 공정에서는, 드라이 에칭에서 이용되는 플라즈마 등을 사용하지 않는다. 이에 의해, 반도체층에의 에칭 데미지를 초래할 일이 없으므로, 에칭 데미지에 의한 발광 효율의 저감이 억제된다.
또한, 본 실시 형태의 산화막 형성 공정은, 반도체층을 형성한 후에, 질화 알루미늄 기판의 제2 주면 상에 요철 구조를 갖는 산화막을 형성한다. 기판의 반도체층을 성장시키는 측의 표면(기판과 반도체층의 계면)에 광 취출 효과가 있는 광학적인 패턴을 설치하는 것이 아니라, 제2 주면 상에 요철 구조를 형성한다. 따라서, 반도체층 성장시의 결정 결함 발생에 영향을 주지 않으므로, 결정 결함 유래의 발광 효율 저감이 발생하지 않는다.
[질화 알루미늄 기판]
본 실시 형태의 반도체 발광 소자의 제조 방법에서 이용되는 질화 알루미늄 기판은 알루미늄(Al)과 질소(N)를 주된 구성 원소인 물질을 포함하는 것이면 된다.
또한, 상기 질화 알루미늄 기판은, 반도체층을 형성하기 위한 제1 주면과, 산화막 형성 공정에 있어서 산화막을 형성하기 위한 제2 주면을 갖는 것이라면, 형상도 특별히 제한되지 않고, 웨이퍼 형상이어도 되고, 개편화된 칩 형상이어도 된다. 제1 주면과 제2 주면은 대략 평행 관계로 대향하고 있는 것이 바람직하다.
또한, 상기 질화 알루미늄 기판은, 필요에 따라 다양한 도펀트나 불순물을 포함하고 있어도 된다. 상기 질화 알루미늄 기판은 다결정이어도 단결정이어도 된다. 결정성이 좋은 반도체층을 형성하는 관점에서 단결정인 것이 바람직하다.
또한, 상기 질화 알루미늄 기판을 제조하는 방법은 특별히 제한되지 않고, 예를 들어 승화법이나 HVPE(Hydride　vapor　phase　epitaxy ; 하이드라이드 기상 성장)법, MOCVD(Metal　Organic　Chemical　Vapor　Deposition ; 유기 금속 기상 성장)법, MBE(Molecular　beam　epitaxy ; 분자선 에피택시)법 등에 의해 얻어지는 질화 알루미늄을 이용할 수 있다.
반도체층의 평탄성과 결정성 향상의 관점에서 질화 알루미늄 기판의 제1 주면은 Al면인 것이 바람직하고, 육방정에 있어서의 C면이고, 또한 Al면인 것이 보다 바람직하다. 또한, 효율적으로 본 실시 형태에 있어서의 산화막을 형성하는 관점에서, 질화 알루미늄 기판의 제2 주면은 육방정에 있어서의 C면이고, 또한, N면인 것이 바람직하다.
또한, 본 실시 형태의 반도체 발광 소자의 제조 방법에 있어서는, 광 취출 효율 향상 효과를 보다 높이는 관점에서, 그 질화 알루미늄 기판의 제2 주면은 CMP(Chemical　Mechanical　Polishing) 처리되어 있지 않은 것이 바람직하다.
[반도체층]
본 실시 형태의 반도체 발광 장치의 제조 방법에서 이용되는 질화 알루미늄 기판의 제1 주면 상에 형성되는 반도체층은, 그 반도체층에 전력을 공급하면 광을 발광하는 것이라면 특별히 제한되지 않는다.
상기 반도체층은 단층이어도 되고, 구성 원소나 구성 원소의 비율이 상이한 복수의 반도체층이 적층된 적층 구조여도 된다. 발광 효율 향상의 관점에서, 상기 반도체층은 적층 구조인 것이 바람직하고, n형 반도체층, 발광층, 전자 블록층, p형 반도체층을 갖는 적층 구조인 것이 보다 바람직하고, 전력을 공급하기 위한 전극과 접하는 영역에 전극과의 접촉 저항을 작게 하는 컨택트층을 더 갖는 적층 구조인 것이 보다 더 바람직하다.
발광 효율 향상의 관점에서, 상기 발광층은 다중 양자 웰 구조(MQW ; Multi　Quantum　Well)인 것이 바람직하다.
발광 파장을 제어하는 관점에서, 반도체층은 화합물 반도체인 것이 바람직하고, Ⅲ-V족 화합물 반도체인 것이 보다 바람직하고, 알루미늄, 갈륨, 질소, 및 인듐을 포함하는 군으로부터 선택되는 원소를 포함하는 Ⅲ-V족 화합물 반도체층인 것이 더욱 바람직하고, 질화물 화합물 반도체인 것이 보다 더 바람직하다. 반도체층의 구성 원소나 조성비는, 어느 파장의 광을 발광시킬지에 의해 다양하게 선택하는 것이 가능하고, 질화물 화합물 반도체를 이용하는 경우, 예를 들어, 질화 갈륨, 질화 알루미늄, 질화 인듐, 질화 붕소, 또는 이들 혼정을 이용할 수 있지만 이것에 한정되지 않는다.
또한, 질화 알루미늄 기판의 제2 주면으로부터 효율적으로 광을 취출하는 관점에서, 상기 질화 알루미늄 기판의 제2 주면에 전극을 형성하는 것이 아니라, 상기 질화 알루미늄 기판의 제1 주면의 반도체층에 메사 구조와 n 전극, 및 p 전극을 형성하는 것이 바람직하다.
[산화막]
본 실시 형태의 반도체 발광 소자의 제조 방법에 의해 형성되는 산화막은, 아몰퍼스 산화막 및/또는 결정성 산화막을 포함하는 산화막이면 특별히 제한되지 않는다(즉, 아몰퍼스 산화막만으로도 되고, 결정성 산화막만으로도 되고, 아몰퍼스 산화막과 결정성 산화막의 양쪽을 포함하고 있어도 된다.).
발광 효율 향상의 관점에서, 상기 아몰퍼스 산화막은 Al을 포함하는 산화막인 것이 바람직하다. 또한, 발광 효율 향상의 관점에서, 요철 구조를 갖는 산화막인 것이 바람직하다. 즉, 산화막과 질화 알루미늄 기판의 계면이 요철 구조여도 되고, 산화막의 표면(즉, 산화막의 질화 알루미늄 기판과 접하는 면의 반대측의 면)이 요철 구조여도 된다. 또한, 산화막이 아몰퍼스 산화막 및 결정성 산화막을 포함하는 복수의 산화막을 포함하는 적층 구조이고, 또한, 상기 산화막은 아몰퍼스 산화막과 결정성 산화막의 계면에 요철 구조를 갖고 있어도 된다. 그 결정성 산화막은 Al을 포함하는 다결정체인 것이 바람직하다. 또한, 산화막이 아몰퍼스 산화막 및 결정성 산화막을 포함하는 복수의 산화막을 포함하는 적층 구조이고, 또한, 상기 산화막은 아몰퍼스 산화막 상에 결정성 산화막을 갖는 구조여도 된다.
산화막과 질화 알루미늄 기판의 계면의 요철 구조는, 후술하는 요철 구조의 높이가 10㎚ 미만이면 평탄(요철 구조는 없음)하다고 평가하고, 10㎚ 이상이면 요철 구조를 갖는 것으로 평가한다. 취출 효율 향상의 관점에서, 요철 구조의 높이가 10㎚ 이상 2㎛ 이하인 것이 바람직하고, 50㎚ 이상 1㎛ 이하인 것이 보다 바람직하고, 100㎚ 이상 500㎚ 이하인 것이 더욱 바람직하다.
상기 요철 구조의 높이는 산화막 단면을 STEM(주사 투과형 전자 현미경 ; scanning　transmission　electron　microscope)(촬영 배율:40000배)으로 촬영한 화상으로부터 계측된다. 우선, 질화 알루미늄 기판과 반도체층의 계면에 대해 평행한 기준선을, 요철 구조부와 중복되지 않도록 요철 구조의 아래에 설치한다. 다음에, 기준선으로부터 요철 구조(산화막의 표면 및/또는 산화막과 질화 알루미늄 기판의 계면)까지의 거리를 기준선의 폭 3㎛분 판독하여, 거리가 가장 긴 정상부로부터 5번째로 긴 정상부까지의 거리(Yp)의 평균과, 거리가 가장 짧은 저부로부터 5번째로 짧은 저부까지의 거리(Yv)의 평균의 차이인 10점 평균 거칠기 R을 산출한다. 정상부 및 저부는 기울기가 기준선과 평행이 되는 영역을 의미한다. 또한, 기준선의 폭 3㎛의 범위에 정상부 및 저부가 하나도 존재하지 않는 경우는, 요철 구조의 높이는 제로로 한다. 또한, 기준선의 폭 3㎛의 범위 내의, 정상부와 저부의 합계가 1개 이상 20개 이하의 경우는, 촬영한 개소로부터 인접하는 시야로 이동하여, 20개 이상이 될 때까지 단면 상을 촬영한다.
상술한 10점 평균 거칠기 R의 산출을, 상이한 5개소의 단면에서 행하여, 5개소의 단면의 10점 평균 거칠기 R의 평균값을 요철 구조의 높이로 한다.
상기 산화막은 알루미늄을 구성 원소로서 포함해도 된다. 알루미늄을 포함하는 산화막으로서는, 전술한 바와 같이, 산화 알루미늄, 수산화 산화 알루미늄, 수산화 알루미늄 혹은 이들과 질화 알루미늄이 혼재된 막을 들 수 있지만, 이것에 한정되지 않는다.
이 산화막의 굴절률은, 기판의 재료인 질화 알루미늄의 굴절률보다 낮아진다. 특히, 상술한 산화 알루미늄, 수산화 산화 알루미늄, 수산화 알루미늄의 굴절률은 질화 알루미늄의 굴절률보다 낮다.
상기 산화막의 두께는 특별히 한정되지 않지만, 자연 산화막 정도의 두께에서는 광의 취출 효율 향상 효과는 기대되지 않으므로, 상기 산화막의 두께는 10㎚ 이상 5㎛ 이하인 것이 바람직하고, 100㎚ 이상 5㎛ 이하인 것이 보다 바람직하다. 상기 산화막이 아몰퍼스 산화막과 결정성 산화막의 적층 구조인 경우, 광 취출 효율 향상의 관점에서 아몰퍼스 산화막의 두께는 10㎚ 이상 3㎛ 이하가 바람직하고, 50㎚ 이상 2.5㎛ 이하가 보다 바람직하고, 100㎚ 이상 2㎛ 이하가 더욱 바람직하다. 결정성 산화막의 두께는 10㎚ 이상 2㎛ 이하가 바람직하고, 50㎚ 이상 1.5㎛ 이하가 보다 바람직하고, 100㎚ 이상 1㎛ 이하인 것이 더욱 바람직하다.
산화막의 두께는 산화막 단면을 STEM로 촬영해 계측된다. 두께의 계측 방향(축)은 상기 질화 알루미늄 기판과 반도체층의 계면에 대해 면직(面直) 방향으로 한다. 예를 들어 도 12의 (a)에 도시한 바와 같이, 산화막과 질화 알루미늄 기판의 계면이 평탄한 경우는, 한 곳에서 계측한 값을 산화막의 두께로 한다. 또한, 산화막이나 질화 알루미늄 기판이 요철 구조를 갖는 경우, 오목부와 볼록부가 반복되어 출현하므로, 계측 개소에 의해 두께가 달라져 버린다. 예를 들어 도 12의 (b)에 도시한 바와 같이, 산화막과 질화 알루미늄 기판(하지:下地)의 계면이 요철 구조를 갖는 경우는, 하지의 요철 구조를 기준으로 하고, 하지의 모든 요철 구조의 오목부와 볼록부에서 계측한 값의 평균값을 산화막의 두께로 한다. 촬상하는 배율은 산화막의 두께가 10㎚ 내지 100㎚의 경우는 300000배, 100㎚ 내지 3㎛의 경우는 20000배, 3㎛ 내지 5㎛의 경우는 5000배로 했다.
본 실시 형태의 반도체 발광 소자의 제조 방법에 의해 형성되는 산화막에 의해서, 반도체 발광 소자의 광 취출 효율이 향상되는 메커니즘의 전체 내용은 분명하지 않지만, 질화 알루미늄 기판의 제2 주면 상에 질화 알루미늄 기판보다 굴절률이 작은 산화막이 배치된 구조로 되므로, 질화 알루미늄 기판과 산화막의 계면에 있어서, 스넬의 법칙으로 정의되는 임계각을 크게 설계 할 수 있어, 그만큼 입사 광의 반사를 억제하고, 취출 효율이 증가하는 것이라고 추정된다. 또한 본 실시 형태에 의해 형성되는 산화막은, 그 산화막의 밀도나 조성이 연속적 또는 비연속적으로 변화되고 있으므로, 기판과 산화막의 계면에서의 광의 반사를 억제하고, 광 취출 효율을 개선하고 있는 것으로 추정된다.
특히, 상기 산화막이, 아몰퍼스 산화막과 결정성 산화막의 적층 구조로 되는 경우, 상술한 메커니즘에 의한 광 취출 효율이 보다 현저하게 향상되는 것으로 추정된다. 또한 산화막의 표면, 산화막의 계면(예를 들어, 아몰퍼스 산화막과 결정성 산화막의 계면), 산화막과 질화 알루미늄 기판의 계면중 적어도 어느 한쪽에 요철 구조를 갖는 경우, 광의 산란 효과에 의한 광 취출 효율 향상도 생길 수 있다. 또한, 산화막 상에 광의 산란 효과를 고려한 요철 구조를 형성함으로써, 또한 광 취출 효율을 향상시킨 반도체 발광 소자가 된다.
[프로세스·플로우의 일례]
다음에, 도면을 참조하면서, 본 실시 형태에 따른 프로세스·플로우에 대해, 일례를 들어 설명한다. 여기에서는, 질화 알루미늄 기판으로부터, 본 실시 형태에 따른 반도체 발광 소자를 완성시킬 때까지를 공정순으로 설명한다. 또한, 본 실시 형태에 이용하기에 적합한, 산화막 형성 장치에 대해 설명한다.
도 1은 본 실시 형태에 이용하기에 적합한 산화막 형성 장치(50)의 구성예를 도시하는 모식도이다. 또한, 도 2의 (a) 내지 (d)는 본 실시 형태에 따른 반도체 발광 소자(100)의 제조 방법을 공정순으로 도시하는 단면도이다.
본 프로세스·플로우에서는, 우선, 질화 알루미늄 기판(1)의 제2 주면(1b) 상에 산화막(20)을 형성하기(즉, 설치 공정, 산화막 형성 공정을 실시함) 위한, 산화막 형성 장치(50)를 미리 준비해 둔다.
도 1에 도시한 바와 같이, 이 산화막 형성 장치(50)는, 내부를 대기압 이상으로 유지할 수 있도록 밀폐 가능한 챔버(51)와, 챔버(51) 내에 배치되고, 질화 알루미늄 기판(예를 들어, 웨이퍼)(1)을 지지 가능한 스테이지(53)와, 챔버(51) 내의 상부 중앙에 배치된 노즐(55)과, 노즐(55)을 통해 챔버(51) 내에 물(H2O) 분자를 공급하는 H2O 공급원(61)과, 챔버(51)의 외주에 설치되어 챔버(51) 내를 가열하는 히터(81)와, H2O 공급원(61) 및 히터(81)를 각각 제어하고, 챔버(51) 내의 상대 습도, 온도가 각각 미리 설정한(즉, 소정의) 범위로 되도록 제어하는 제어부(90)를 구비한다. 또한, 도시하지 않지만, 스테이지(53)에 히터가 내장되어 있어도 되고, 이 스테이지(53)에 내장된 히터가 챔버 내를 가열해도 된다.
여기서, 챔버(51) 내부의 상대 압력(게이지압)은 챔버(51) 내부의 상대 습도, 온도에 의해, 그 값이 결정된다. 즉, 챔버(51) 내부의 상대 압력은 독립 파라미터가 아니다. 챔버(51) 내부의 상대 압력은, 제어부(90)에 의해 제어되는(또는, 산화막 형성 장치(50)를 관리하는 장치 관리자에 의해 미리 설정된다) 챔버(51) 내부의 온도 및 상대 습도를 대기 상태보다 높게 설정함으로써, 대기압보다 상대적으로 높게 할 수 있다. 또한, 도시는 하지 않지만, 산화막 형성 장치(50)는, 챔버(51) 내부의 상대 압력을 의도적으로 제어할 수 있는 가압 펌프를 설치하고 있어도 된다.
또한, H2O 공급원(61)은, 산화막 형성 장치(50) 내에 도시하지 않는 수조와, 수조용 히터(챔버 가열용과는 별개의 히터)를 갖고, 이 수조용 히터로 수조 내의 물을 가열하여, 기체로 된 물을 노즐(55)을 통해 챔버(51) 내에 공급하는 구성이어도 된다. 이 경우, 챔버(51) 내의 상대 습도는 수조용 히터의 출력과 챔버 내의 분위기 온도에 의존한다. 수조용 히터의 출력은 제어부(90)가 제어해도 되고, 장치 관리자에 의해 미리 설정되는 설정값으로 해도 된다.
다음에, 질화 알루미늄 기판(1)을 준비한다. 도 2의 (a)에 도시한 바와 같이, 질화 알루미늄 기판(1)은 제1 주면(1a)과, 제1 주면(1a)의 반대측에 위치하는 제2 주면(1b)을 갖는다. 도 2의 (b)에 도시한 바와 같이, 질화 알루미늄 기판(1)의 제1 주면(1a) 상에 n형 반도체층(11), 발광층(13), 전자 블록층(15), p형 반도체층(17)을 순서대로 적층하고, 이들을 포함하는 반도체층(10)을 형성한다. 반도체층(10)의 형성은, 예를 들어 MBE법이나 MOCVD법으로 행한다.
다음에, 도 2의 (c)에 도시한 바와 같이, 포토리소그래피 기술 및 에칭 기술을 이용하여, 반도체층(10)을 메사 형상으로 패터닝한다. 다음에, 질화 알루미늄 기판(1)의 제1 주면(1a) 상에 절연막(31)을 퇴적하여, 메사 형상으로 패터닝된(즉, 메사 구조의) 반도체층(10)을 덮는다. 절연막(31)은 예를 들어 실리콘 산화막(SiO2)이고, 그 형성은 예를 들어 CVD법으로 행한다.
그리고, 공지의 포토리소그래피 기술 및 에칭 기술을 이용하여, 절연막(31)을 부분적으로 제거하고, n형 반도체층(11)과 p형 반도체층(17)을 각각 저면으로 하는 컨택트홀을 형성한다.
다음에, 포토리소그래피 기술 및 리프트 오프 기술을 이용하여, 상기 컨택트홀을 매립하도록 선택적으로 금속 막을 퇴적한다. 금속 막의 퇴적은, 예를 들어 증착법으로 행한다. 이에 의해, n형 반도체층(11)과 전기적으로 접속하는 전극부(33)와, p형 반도체층(17)과 전기적으로 접속하는 전극부(35)를 형성한다.
다음에, 전극부(35)를 형성한 질화 알루미늄 기판(1)을, 도 1에 도시한 산화막 형성 장치(50)의 스테이지(53) 상에 설치한다. 여기에서는, 도 1에 도시한 바와 같이, 질화 알루미늄 기판(1)의 제2 주면(1b)을 상방(즉, 노즐(55)측)으로 향한 상태에서, 질화 알루미늄 기판(1)을 스테이지(53) 상에 설치한다(설치 공정).
그리고, 챔버(51) 내에 물분자를 도입한 상태에서, 챔버(51) 내를 가열한다. 이에 의해, 도 2의 (d)에 도시한 바와 같이, 질화 알루미늄 기판(1)의 제2 주면(1b)을 열처리하고, 제2 주면(1b) 상에 아몰퍼스 산화막(21)을 포함하는 산화막(20)을 형성한다(산화막 형성 공정).
여기에서는, 도 1에 도시한 제어부(90)가, 예를 들어 H2O 공급원(61) 및 히터(81)를 제어하고, 질화 알루미늄 기판(1)의 열처리 조건(상대 습도, 온도, 상대 압력, 처리 시간)이 소정의 범위로 되도록 제어한다. 또한, 제어부(90)가 열처리 조건을 제어함으로써, 제2 주면(1b)의 아몰퍼스 산화막(21) 상에, 표면이 요철 구조의 결정성 산화막(23)을 더 형성하도록 해도 된다. 결정성 산화막(23)은, 산화막 형성 공정에 있어서 아몰퍼스 산화막(21)이 형성됨과 동시에 형성된다.
그리고, 질화 알루미늄 기판(1)의 제2 주면(1b) 상에 산화막(20)을 형성한 후, 질화 알루미늄 기판(1)을 산화막 형성 장치(50)의 챔버(51) 내로부터 반출한다. 이상의 공정을 거쳐, 본 실시 형태에 따른 반도체 발광 소자(100)가 완성된다.
<실시 형태의 효과>
본 발명의 실시 형태에 따르면, 질화 알루미늄 기판(1)이 배치된 챔버(51) 내에 물분자를 도입한 상태에서, 챔버(51) 내를 가열한다. 이에 의해, 질화 알루미늄 기판(1)의 제2 주면(1b) 상에, 질화 알루미늄 기판(1)보다 굴절률이 작은, 아몰퍼스 산화막(21) 및/또는 결정성 산화막(23)을 포함하는 산화막(20)을 형성할 수 있다. 그 결과, 질화 알루미늄 기판(1)의 제2 주면(1b)으로부터의 광 취출 효율을 현격히 향상시키는 것이 가능해진다.
또한, 상기의 산화막(20)을 형성하는 공정(즉, 산화막 형성 공정)에서는, 산화막(20)의 표면이나 질화 알루미늄 기판(1)의 제2 주면(1b)에 에칭 처리를 실시할 필요가 없다. 이로 인해, 양산성이 좋고, 질화 알루미늄 기판(1)이나, 반도체층(10)에의 에칭 데미지를 억제할 수 있다.
또한, 상기의 산화막 형성 공정은 반도체층(10)을 형성한 후에 행한다. 이에 의해, 기판의 반도체층을 성장시키는 측의 표면(기판과 반도체층의 계면)에 광 취출 효과가 있는 광학적인 요철 구조의 패턴을 설치하는 것이 아니라, 제2 주면 상에 산화막을 형성한다. 따라서, 산화막 형성 공정이 반도체층(10) 성장 시의 결정 결함 발생에 영향을 주는 일은 없으므로, 반도체층(10)의 결정성의 열화를 억제할 수 있다.
실시예
실시예에 기초하여 본 발명을 더욱 상세하게 설명한다. 또한, 본 발명은 이하의 실시예로 한정되는 것이 아니고, 적절히 변경해서 실시 가능한 것이다.
[실시예 1]
질화 알루미늄 기판 상에 MOCVD(유기 금속 기상 성장) 장치를 이용해 알루미늄, 갈륨, 질소를 포함하는 n형 반도체층, MQW(다중 양자 웰) 발광층, 전자 블록층, p형 반도체층을 순서대로 성막한 웨이퍼에, 공지의 리소그래피 기술과 드라이 에칭 기술을 이용해 n형 반도체층이 노출되도록 한 메사 구조를 형성하고, P, N형 반도체층의 양쪽에 전극을 증착하여, 질화 알루미늄 기판의 제2 주면을 연삭하고, 자외 영역의 반도체 발광 소자를 6개 제작했다.
다음에, 각 반도체 발광 소자에 100㎃의 전류를 인가하고, 각 반도체 발광 소자의 발광 강도를 측정하여, 초기값으로서 기록했다.
다음에, 각 반도체 발광 소자를 챔버 내에 세트하고, 온도 121℃, 상대 습도 100％, 상대 압력 0.1㎫의 조건에서 1000시간 유지했다(설치 공정, 산화막 형성 공정).
이 사이, 처리 개시부터, 50시간, 100시간, 250시간, 350시간, 450시간, 550시간, 750시간, 1000시간 경과했을 때에, 한번 각 반도체 발광 소자를 취출하고, 100㎃의 전류를 인가하고, 각 반도체 발광 소자의 발광 강도를 측정하여, 기록했다.
500시간 처리 후에 챔버로부터 취출한 후의 반도체 발광 소자의 질화 알루미늄 기판의 제2 주면 상의 SEM(주사형 전자현미경 ; Scanning　Electron　Microscope) 화상을 도 3, 도 4에 도시한다. 도 3, 도 4로부터 제2 주면 상에 표면이 요철 구조의 막이 형성되어 있는 것을 알 수 있다.
도 5에, 질화 알루미늄 기판의 단면의 STEM 화상(20000배)을 도시한다. 도 5로부터, 질화 알루미늄 기판의 제2 주면 상에 두께가 550㎚의 제 1층과, 두께가 300㎚이고, 표면이 요철인 제 2층이 형성되어 있는 것을 알 수 있었다. 5개소의 단면 STEM 화상(40000배)으로부터 요철 구조의 높이를 측정한 바, 제 2층의 표면의 요철 구조의 높이는 160㎚이고, 제 1층과 질화 알루미늄 기판의 제2 주면의 계면의 요철 구조의 높이는 140㎚였다. 또한, 제 1층과 제 2층의 계면의 요철 구조의 높이는 10㎚미만이고, 평탄했다. EDX(에너지 분산형 X선 분석 ; Energy　Dispersive　X-ray　spectrometry)와 전자선 회절에 의해 각층의 조성·성상을 분석한 바, 제 1층은 Al:O=1:3의 아몰퍼스 산화막이고, 제 2층은 Al:O=1:3의 결정성 산화막인 것을 알 수 있었다.
또한, 도 6에, 상기 초기값을 0시간으로 해서, 처리 시간에 대한 출력 경시 변화의 그래프를 나타낸다. 도 6의 횡축은 처리 시간(hr)을 나타내고, 종축은 광 출력 변화 비율(％)을 나타낸다. 도면 중의 (1) 내지 (6)은, 상기한 자외 영역의 반도체 발광 소자 6개의 각 데이터이다. 처리 전의 초기값(0hr)에 비해 처리 후(50hr 내지 1000hr)는 출력이 30 내지 80％ 이상 향상되어 있는 것으로 이해된다. 즉, 질화 알루미늄 기판의 제2 주면을 물분자가 존재하는 상태에 있어서 챔버 내에서 처리함으로써, 광 취출 효율이 극적으로 향상된 것으로 이해된다.
[실시예 2]
반도체 발광 소자의 제2 주면을 연삭한 후에, 또한 CMP 연마를 행한 것 이외는, 실시예 1과 마찬가지의 방법으로 얻어진 반도체 발광 소자를 온도 121℃, 상대 습도 100％, 상대 압력 0.1㎫의 조건으로 50시간 유지했다.
처리 후의 반도체 발광 소자의 질화 알루미늄 기판의 제2 주면의 SEM 화상을 도 7에 도시한다. 도 7로부터, 실시예 1과 마찬가지로 표면이 요철 구조인 산화막이 형성되어 있는 것을 알 수 있다.
도 8에, 질화 알루미늄 기판의 단면의 STEM 화상(20000배)을 도시한다. 도 8로부터, 질화 알루미늄 기판의 제2 주면 상에 두께가 1400㎚의 아몰퍼스 산화막(제 1층)과, 두께가 250㎚이고, 표면이 요철인 결정성 산화막(제 2층)이 형성되어 있는 것을 알 수 있었다. 5개소의 단면 STEM 화상(40000배)으로 요철 구조의 높이를 계측하면, 제 2층의 표면의 요철 구조의 높이는 100㎚였다. 또한, 제 1층과 질화 알루미늄 기판의 계면, 및 제 2층과 제 1층의 계면의 요철 구조의 높이는 10㎚ 미만이고, 평탄했다.
또한, 처리 전후로 발광 강도를 비교한 바, 상기 처리에 의해 발광 강도가 10％ 향상되어 있었다. 실시예 1과 실시예 2를 비교하면, 실시예 1과 같이 질화 알루미늄 기판과 제 1층의 계면이 요철 구조로 되어 있는 것이, 발광 효율 향상의 관점에서 보다 바람직한 것으로 이해된다. 또한, 실시예 1과 같은 질화 알루미늄 기판과 제 1층과의 계면에 요철 구조를 형성하기 위해서는, 물분자를 도입한 상태에서 챔버 내를 가열 처리하기 전의 질화 알루미늄 기판의 제2 주면 상태가 기인하는 것도 알았다. 구체적으로는, 연삭을 실시한 후의 질화 알루미늄 기판과 제 1층과의 계면에 요철 구조가 형성되기 쉬운 경향이 있는 것으로 이해된다.
[실시예 3]
반도체 발광 소자의 제2 주면을 연삭한 후에, 또한 CMP 연마를 행한 이외는, 실시예 1과 마찬가지의 방법으로 얻어진 반도체 발광 소자를 온도 121℃, 상대 습도 65％, 상대 압력 0.03㎫의 조건으로 50시간 유지했다.
처리 후의 반도체 발광 소자의 질화 알루미늄 기판의 제2 주면의 SEM 화상을 도 9에 도시한다. 도 9로부터, 실시예 3에서는 실시예 1과 마찬가지로 표면이 요철 구조인 산화막이 형성되어 있는 것을 알 수 있다.
처리 전후로 발광 강도를 비교한 바, 상기 처리에 의해 발광 강도가 15％ 향상되어 있었다. 이로부터, 광 취출 효율을 향상시키는 것이 가능한 산화막을 형성하려면, 적어도 65％ 이상의 상대 습도가 필요한 것을 알 수 있다.
[실시예 4]
반도체 발광 소자의 제2 주면을 연삭한 후에, 또한 CMP 연마를 행한 이외는, 실시예 1과 마찬가지의 방법으로 얻어진 반도체 발광 소자를 온도 105℃, 상대 습도 100％, 상대 압력 0.02㎫의 조건으로 50시간 유지했다.
처리 후의 반도체 발광 소자의 질화 알루미늄 기판의 제2 주면의 SEM 화상을 도 10에 도시한다. 실시예 4는, 처리 전의 제2 주면의 표면 상태는 실시예 2, 3과 동일한 반면, 처리 후의 표면 상태는 실시예 2, 3과 크게 다르고, 처리 전의 제2 주면에 가까운 평탄한 표면이었다. 이로부터, 표면의 형상은 온도에 크게 의존하는 것으로 추정된다.
도 11에, 질화 알루미늄 기판의 단면의 STEM 화상(500000배)을 도시한다. 도 11로부터, 질화 알루미늄 기판의 제2 주면 상에 두께가 32.7㎚의 제1 층이 형성되어 있는 것을 알 수 있다. 또한, 제1 층과 질화 알루미늄 기판의 계면은 평탄 구조인 것을 알 수 있다.
또한, 실시예 4의 샘플은 상기 처리에 의해 발광 강도가 15％ 향상되어 있었다. 이로부터, 적어도 32.7㎚ 이상의 산화막이 형성되면, 광 취출 효율이 향상되는 것으로 추정된다.
[비교예 1]
반도체 발광 소자의 제2 주면을 연삭한 후에, 또한 CMP 연마를 행한 것 이외는, 실시예 1과 마찬가지의 방법으로 얻어진 반도체 발광 소자를 온도 25℃, 상대 습도 100％, 상대 압력 0㎫의 조건으로 50시간 유지했다.
상기 처리에 의해 10㎚ 이상의 산화막은 형성되지 않아, 발광 강도는 향상되지 않았다. 즉, 챔버 내를 가열하지 않으면 질화 알루미늄 기판의 제2 주면 상에 광 취출 효율을 향상시키는 것이 가능한 두꺼운 산화막은 형성되지 않는 것으로 이해된다.
[비교예 2]
반도체 발광 소자의 제2 주면을 연삭한 후에, 또한 CMP 연마를 행한 것 이외는, 실시예 1과 마찬가지의 방법으로 얻어진 반도체 발광 소자를 온도 121℃, 상대 습도 0％, 상대 압력 0㎫의 조건으로 50시간 유지했다.
상기 처리에 의해 10㎚ 이상의 산화막은 형성되지 않아, 상기 처리에 의해 발광 강도는 향상되지 않았다. 즉, 상대 습도가 너무 낮은(실질적으로 물분자가 도입되어 있지 않음) 상태에서는, 질화 알루미늄 기판의 제2 주면 상에 광 취출 효율을 향상시키는 것이 가능한 두꺼운 산화막은 형성되지 않는 것으로 이해된다.
표 1에, 실시예와 비교예의 처리 조건과 발광 강도 향상율을 정리해 나타낸다.
Figure 112015093336633-pct00001
<기타>
또한, 본 발명은 상기의 실시 형태로 한정되는 것은 아니다. 당업자의 지식에 기초하여 실시 형태에 설계의 변경 등을 추가해도 되고, 그러한 변경이 추가된 형태도 본 발명의 범위에 포함된다.
본 발명은, 반도체 발광 소자의 제조 방법 및 반도체 발광 소자에 관한 것으로, 특히 질화 알루미늄 기판 상에 형성된 질화물 반도체 발광 소자에 있어서, 발광 효율이 높은 소자에 관한 것이다.
1 : 질화 알루미늄 기판
1a : 제1 주면
1b : 제2 주면
10 : 반도체층
11 : n형 반도체층
13 : 발광층
15 : 전자 블록층
17 : p형 반도체층
20 : 산화막
21 : 아몰퍼스 산화막
23 : 결정성 산화막
31　절연막
33, 35 : 전극부
50 : 산화막 형성 장치
51 : 챔버
53 : 스테이지
55 : 노즐
61 : H2O 공급원
81 : 히터
90 : 제어부
100 : 반도체 발광 소자

Claims (17)

  1. 알루미늄, 갈륨 및 질소를 포함하는 발광층을 갖는 반도체층이 제1 주면 상에 형성된 질화 알루미늄 단결정 기판을 챔버 내에 설치하는 설치 공정과,
    상기 챔버 내에 물분자를 도입한 상태에서 그 챔버 내를 가열하고, 상기 질화 알루미늄 단결정 기판의 상기 제1 주면의 반대측에 위치하는 제2 주면 상에, 아몰퍼스 산화막 및/또는 결정성 산화막을 포함하는 산화막을 형성하는 산화막 형성 공정을 구비하고,
    상기 발광층에서 발광된 광은 상기 제2 주면으로부터 상기 산화막을 통하여 외부로 출사되는, 자외선 반도체 발광 소자의 제조 방법.
  2. 제1항에 있어서, 상기 산화막 형성 공정에 있어서, 표면이 요철 구조인 상기 산화막을 형성하는 자외선 반도체 발광 소자의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 산화막 형성 공정에 있어서, 상기 챔버 내의 상대 습도가 50％ 이상 100％ 이하인 자외선 반도체 발광 소자의 제조 방법.
  4. 제1항 또는 제2항에 있어서, 상기 산화막 형성 공정에 있어서, 상기 챔버 내의 온도가 100℃ 이상 140℃ 이하인 자외선 반도체 발광 소자의 제조 방법.
  5. 제1항 또는 제2항에 있어서, 상기 산화막 형성 공정에 있어서, 상기 챔버 내의 상대 압력이 0.01㎫ 이상 0.3㎫ 이하인 자외선 반도체 발광 소자의 제조 방법.
  6. 질화 알루미늄 단결정 기판과,
    상기 질화 알루미늄 단결정 기판의 제1 주면 상에 형성되며, 알루미늄, 갈륨, 질소를 포함하는 발광층을 갖는 반도체층과,
    상기 질화 알루미늄 단결정 기판의 상기 제1 주면의 반대측에 위치하는 제2 주면 상에 형성된 상기 질화 알루미늄 단결정 기판보다 굴절률이 작은 산화막을 구비하고,
    상기 산화막이 아몰퍼스 산화막 및/또는 결정성 산화막을 포함하며,
    상기 발광층에서 발광된 광은, 상기 제2 주면으로부터 상기 산화막을 통하여 외부로 출사되는, 자외선 반도체 발광 소자.
  7. 제6항에 있어서, 상기 산화막과 상기 질화 알루미늄 단결정 기판의 계면에 요철 구조를 갖는 자외선 반도체 발광 소자.
  8. 제6항 또는 제7항에 있어서, 상기 산화막의 표면에 요철 구조를 갖는 자외선 반도체 발광 소자.
  9. 제6항 또는 제7항에 있어서, 상기 산화막이 상기 아몰퍼스 산화막 및 상기 결정성 산화막을 포함하는 복수의 산화막을 포함하는 적층 구조이며, 또한,
    상기 산화막은 상기 아몰퍼스 산화막과 상기 결정성 산화막의 계면에 요철 구조를 갖는 자외선 반도체 발광 소자.
  10. 제6항 또는 제7항에 있어서, 상기 산화막이 상기 아몰퍼스 산화막 및 상기 결정성 산화막을 포함하는 복수의 산화막을 포함하는 적층 구조이며, 또한,
    상기 산화막은 상기 아몰퍼스 산화막 상에 상기 결정성 산화막을 갖는 구조인 자외선 반도체 발광 소자.
  11. 제6항 또는 제7항에 있어서, 상기 산화막이 Al을 포함하는 산화막인 자외선 반도체 발광 소자.
  12. 제6항 또는 제7항에 있어서, 상기 산화막의 두께가 10㎚ 이상 5㎛ 이하인 자외선 반도체 발광 소자.
  13. 제6항 또는 제7항에 있어서, 상기 산화막이 적어도 아몰퍼스 산화막을 포함하고, 상기 아몰퍼스 산화막의 두께가 10㎚ 이상 3㎛ 이하인 자외선 반도체 발광 소자.
  14. 제6항 또는 제7항에 있어서, 상기 산화막이 적어도 결정성 산화막을 포함하고, 상기 결정성 산화막의 두께가 10㎚ 이상 2㎛ 이하인 자외선 반도체 발광 소자.
  15. 제6항 또는 제7항에 있어서, 상기 반도체층은, 적어도, 알루미늄, 갈륨, 질소, 및 인듐을 포함하는 군으로부터 선택되는 원소를 포함하는 Ⅲ-V족 화합물 반도체층인 자외선 반도체 발광 소자.
  16. 제6항 또는 제7항에 있어서, 상기 질화 알루미늄 단결정 기판의 제2 주면이 육방정에 있어서의 C면이고, 또한 N면인 자외선 반도체 발광 소자.
  17. 자외선 반도체 발광 소자로서,
    상기 자외선 반도체 발광 소자는,
    알루미늄, 갈륨 및 질소를 포함하는 발광층을 갖는 반도체층이 제1 주면 상에 형성된 질화 알루미늄 단결정 기판을 챔버 내에 설치하는 설치 공정과,
    상기 챔버 내에 물분자를 도입한 상태에서 상기 질화 알루미늄 단결정 기판의 제2 주면을 열처리하고, 그 제2 주면 상에, 아몰퍼스 산화막을 포함하는 산화막을 형성하는 산화막 형성 공정을 실행함으로써 얻어지며,
    상기 발광층에서 발광된 광은 상기 제2 주면으로부터 상기 산화막을 통하여 외부로 출사되는, 자외선 반도체 발광 소자.
KR1020157026539A 2013-03-29 2014-03-28 반도체 발광 소자의 제조 방법, 및 반도체 발광 소자 KR101709431B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013074028 2013-03-29
JPJP-P-2013-074028 2013-03-29
JP2013227375 2013-10-31
JPJP-P-2013-227375 2013-10-31
PCT/JP2014/001841 WO2014156191A1 (ja) 2013-03-29 2014-03-28 半導体発光素子の製造方法、および半導体発光素子

Publications (2)

Publication Number Publication Date
KR20150122738A KR20150122738A (ko) 2015-11-02
KR101709431B1 true KR101709431B1 (ko) 2017-02-22

Family

ID=51623202

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157026539A KR101709431B1 (ko) 2013-03-29 2014-03-28 반도체 발광 소자의 제조 방법, 및 반도체 발광 소자

Country Status (6)

Country Link
US (2) US20160049552A1 (ko)
EP (1) EP2980862B1 (ko)
JP (1) JP5957142B2 (ko)
KR (1) KR101709431B1 (ko)
CN (1) CN105103312B (ko)
WO (1) WO2014156191A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010132525A (ja) * 2008-03-25 2010-06-17 Panasonic Electric Works Co Ltd 酸化層を有する窒化アルミニウム基板、窒化アルミニウム焼結体、それらの製造方法、回路基板、及びｌｅｄモジュール
JP2011187658A (ja) * 2010-03-08 2011-09-22 Toshiba Corp 半導体発光素子

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0393612A (ja) 1989-09-04 1991-04-18 Yoichi Takamiya 耐水性窒化アルミニウム及びその製造法
JP3644191B2 (ja) * 1996-06-25 2005-04-27 住友電気工業株式会社 半導体素子
JP3782357B2 (ja) 2002-01-18 2006-06-07 株式会社東芝 半導体発光素子の製造方法
JP4670612B2 (ja) * 2005-11-30 2011-04-13 Ｔｄｋ株式会社 誘電体素子とその製造方法
JP5082752B2 (ja) 2006-12-21 2012-11-28 日亜化学工業株式会社 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
JP5237854B2 (ja) * 2009-02-24 2013-07-17 パナソニック株式会社 発光装置
US20100308323A1 (en) * 2009-06-08 2010-12-09 Walsin Lihwa Corporation Method for improving light extraction efficiency of group-III nitride-based light emitting device
JP5187854B2 (ja) * 2009-08-28 2013-04-24 シャープ株式会社 窒化物半導体発光素子
US8723201B2 (en) * 2010-08-20 2014-05-13 Invenlux Corporation Light-emitting devices with substrate coated with optically denser material
US8940388B2 (en) * 2011-03-02 2015-01-27 Micron Technology, Inc. Insulative elements
US8796800B2 (en) 2011-11-21 2014-08-05 Optiz, Inc. Interposer package for CMOS image sensor and method of making same
US20130234166A1 (en) 2012-03-08 2013-09-12 Ting-Chia Ko Method of making a light-emitting device and the light-emitting device
KR20140057852A (ko) * 2012-11-05 2014-05-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010132525A (ja) * 2008-03-25 2010-06-17 Panasonic Electric Works Co Ltd 酸化層を有する窒化アルミニウム基板、窒化アルミニウム焼結体、それらの製造方法、回路基板、及びｌｅｄモジュール
JP2011187658A (ja) * 2010-03-08 2011-09-22 Toshiba Corp 半導体発光素子

Also Published As

Publication number Publication date
EP2980862A4 (en) 2016-11-09
US20160049552A1 (en) 2016-02-18
KR20150122738A (ko) 2015-11-02
EP2980862A1 (en) 2016-02-03
WO2014156191A1 (ja) 2014-10-02
JPWO2014156191A1 (ja) 2017-02-16
CN105103312A (zh) 2015-11-25
US10497832B2 (en) 2019-12-03
CN105103312B (zh) 2017-09-22
JP5957142B2 (ja) 2016-07-27
EP2980862B1 (en) 2019-05-15
US20170317234A1 (en) 2017-11-02

Similar Documents

Publication Publication Date Title
US9871164B2 (en) Nanostructure light emitting device and method of manufacturing the same
Lee et al. Comparison of InGaN-based LEDs grown on conventional sapphire and cone-shape-patterned sapphire substrate
JP4908381B2 (ja) Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5521981B2 (ja) 半導体発光素子の製造方法
US8765509B2 (en) Method for producing group III nitride semiconductor light-emitting device
RU2470412C2 (ru) Способ изготовления светоизлучающих устройств на основе нитридов iii группы, выращенных на шаблонах для уменьшения напряжения
TW201013987A (en) Group III nitride semiconductor light emitting device, process for producing the same, and lamp
TWI416612B (zh) 半導體元件及其製造方法
JP2007019318A (ja) 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
US9190270B2 (en) Low-defect semiconductor device and method of manufacturing the same
JP6910341B2 (ja) 縦型紫外発光ダイオード
KR102094471B1 (ko) 질화물 반도체층의 성장방법 및 이에 의하여 형성된 질화물 반도체
Kissinger et al. Enhancement in emission angle of the blue LED chip fabricated on lens patterned sapphire (0 0 0 1)
JP2009283620A (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
TWI595683B (zh) 發光裝置及其製造方法
KR100616543B1 (ko) 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법
TW201133935A (en) Semiconductor light-emitting device
KR20120065610A (ko) 질화물 반도체 발광소자 및 그 제조방법
JP5094493B2 (ja) Ｉｉｉ族窒化物半導体発光素子、ｉｉｉ族窒化物半導体発光素子の製造方法、及びランプ
KR101709431B1 (ko) 반도체 발광 소자의 제조 방법, 및 반도체 발광 소자
TW202123488A (zh) 併入應變鬆弛結構的ｌｅｄ前驅物
JP5094488B2 (ja) Ｉｉｉ族窒化物半導体発光素子、ｉｉｉ族窒化物半導体発光素子の製造方法、及びランプ
JP7160815B2 (ja) 窒化ガリウム基板、自立基板および機能素子
KR101154321B1 (ko) 발광다이오드 및 그 제조방법
JP2008294370A (ja) 窒化ガリウム系化合物半導体の成長方法及び基板の表面処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200205

Year of fee payment: 4