JP2018511945A - 紫外線発光素子 - Google Patents

紫外線発光素子 Download PDF

Info

Publication number
JP2018511945A
JP2018511945A JP2017551155A JP2017551155A JP2018511945A JP 2018511945 A JP2018511945 A JP 2018511945A JP 2017551155 A JP2017551155 A JP 2017551155A JP 2017551155 A JP2017551155 A JP 2017551155A JP 2018511945 A JP2018511945 A JP 2018511945A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
crack prevention
light emitting
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017551155A
Other languages
English (en)
Other versions
JP6505248B2 (ja
Inventor
チャン ソク ハン
チャン ソク ハン
ウ チョル ワク
ウ チョル ワク
ヒョ シク チョイ
ヒョ シク チョイ
ユン ハン ハン
ユン ハン ハン
チャン グン ヤン
チャン グン ヤン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of JP2018511945A publication Critical patent/JP2018511945A/ja
Application granted granted Critical
Publication of JP6505248B2 publication Critical patent/JP6505248B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

第１導電型半導体層、第１導電型半導体層上に位置するクラック防止層、クラック防止層上に位置する活性層、及び活性層上に位置する第２導電型半導体層を含み、クラック防止層は、第１導電型半導体層とクラック防止層との界面で、第１導電型半導体層の格子に連結される第１格子点、及び第１導電型半導体層の格子に連結されない第２格子点を含む紫外線発光素子を開示する。【選択図】図１１ａ

Description

本発明は、紫外線発光素子に関し、特に、クラックを防止できる層を含み、結晶化度の向上した半導体層を有する紫外線発光素子に関する。
紫外線光を放出する発光ダイオードなどの紫外線発光素子は、相対的に短いピーク波長の光（一般に、４００ｎｍ以下のピーク波長）を放出するので、窒化物半導体を用いて紫外線発光素子を製造する場合、発光領域に１０％以上のＡｌ含量を有するＡｌＧａＮを用いる。このような紫外線発光素子において、ｎ型及びｐ型窒化物半導体層のバンドギャップエネルギーが活性層から放出される紫外線光のエネルギーより小さい場合、活性層から放出された紫外線光が発光素子内のｎ型及びｐ型窒化物半導体層に吸収されることがある。この場合、発光素子の発光効率は非常に低下する。したがって、紫外線発光素子の活性層のみならず、発光素子の光放出方向に位置する他の半導体層、特にｎ型半導体層も１０％以上のＡｌ含量を有する。
紫外線発光素子の製造時は、一般に、サファイア基板を成長基板として用いる。ところが、サファイア基板上に１０％以上のＡｌ含量を有するＡｌxＧａ(1-x)Ｎ（０．１≦ｘ≦１）層を成長させると、高いＡｌ含量により、熱的及び構造的変形によってクラック又は破壊（Ｂｒｅａｋｉｎｇ）が発生する。これは、サファイア基板とＡｌxＧａ(1-x)Ｎ（０．１≦ｘ≦１）層との間の格子不整合及び／又は熱膨張係数の差に起因する。具体的には、相対的に大きな熱膨張係数を有するサファイア基板と相対的に小さな熱膨張係数を有する窒化物半導体との間の熱膨張係数の差により、高温で窒化物半導体を成長させると（約１０００℃以上）、ウェハーが凹状に反ることになる。再び成長温度を下降させると、ウェハーは再び平らになるか又は凸状に反ることになる。このようなウェハーの反り（ｂｏｗｉｎｇ：ボーイング）によって窒化物半導体にクラックが発生し、クラックによって発光素子の生産収率が低下し、発光素子の生産品質が悪化する。
本発明が解決しようとする課題は、半導体層の結晶性に優れ、クラックの発生が防止された構造を有する紫外線発光素子を提供することにある。
本発明が解決しようとする他の課題は、半導体層の結晶性に優れた垂直型紫外線発光素子を提供することにある。
本発明の一側面に係る紫外線発光素子は、第１導電型半導体層、前記第１導電型半導体層上に位置するクラック防止層、前記クラック防止層上に位置する活性層、及び前記活性層上に位置する第２導電型半導体層を含み、前記クラック防止層は、前記第１導電型半導体層と前記クラック防止層との界面で、前記第１導電型半導体層の格子に連結される第１格子点、及び前記第１導電型半導体層の格子に連結されない第２格子点を含む。
本発明の多様な側面に係る紫外線発光素子は、第１導電型半導体層、前記第１導電型半導体層上に位置するクラック防止層、前記クラック防止層上に位置する活性層、及び前記活性層上に位置する第２導電型半導体層を含み、前記第１導電型半導体層と前記クラック防止層との界面上部の格子密度は、前記界面下部の格子密度より大きい。
本発明の多様な側面に係る紫外線発光素子の製造方法は、成長基板上に第１導電型半導体層を形成し、前記第１導電型半導体層上にクラック防止層を形成し、前記クラック防止層上に活性層を形成し、さらに前記活性層上に第２導電型半導体層を形成することを含み、前記クラック防止層は、前記第１導電型半導体層より低い成長温度で形成され、前記クラック防止層を形成することは、前記第１導電型半導体層の格子に連結されていない第１格子点を形成することを含む。
本発明によると、紫外線発光素子が第１導電型半導体層上に位置するクラック防止層を含み、半導体層の結晶性が向上し、信頼性及び効率が向上した紫外線発光素子を提供することができる。また、第１導電型半導体層上にクラック防止層を形成する紫外線発光素子の製造方法を提供し、成長基板を第１導電型半導体層から容易に分離可能な紫外線発光素子の製造方法及びこれにより製造された紫外線発光素子を提供することができる。
本発明の一実施例に係る紫外線発光素子及びその製造方法を説明するための断面図である。 本発明の一実施例に係る紫外線発光素子及びその製造方法を説明するための断面図である。 本発明の一実施例に係る紫外線発光素子及びその製造方法を説明するための断面図である。 本発明の一実施例に係る紫外線発光素子及びその製造方法を説明するための断面図である。 本発明の一実施例に係る紫外線発光素子及びその製造方法を説明するための断面図である。 本発明の一実施例に係る紫外線発光素子及びその製造方法を説明するための断面図である。 本発明の一実施例に係る紫外線発光素子及びその製造方法を説明するための断面図である。 本発明の各実施例に係るクラック防止層の形成方法を説明するためのグラフである。 本発明の一実施例に係るクラック防止層の形成方法を詳細に説明するための模式断面図である。 本発明の一実施例に係るクラック防止層の形成方法を詳細に説明するための模式断面図である。 本発明の一実施例に係るクラック防止層の形成方法を詳細に説明するための模式断面図である。 本発明の一実施例に係るクラック防止層の形成方法を詳細に説明するための模式断面図である。 本発明の一実施例に係るクラック防止層と第１導電型半導体層との関係を説明するための拡大断面図である。 本発明の一実施例に係るクラック防止層と第１導電型半導体層との関係を説明するための拡大断面図である。 本発明の他の実施例に係る紫外線発光素子及びその製造方法を説明するための断面図である。 本発明の更に他の実施例に係る紫外線発光素子及びその製造方法を説明するための断面図である。 本発明の更に他の実施例に係る紫外線発光素子及びその製造方法を説明するための断面図である。 本発明の更に他の実施例に係る紫外線発光素子及びその製造方法を説明するための断面図である。 本発明の更に他の実施例に係る紫外線発光素子及びその製造方法を説明するための断面図である。
本発明の多様な実施例に係る紫外線発光素子及びその製造方法は多様な様態で具現可能である。
多様な実施例に係る紫外線発光素子は、第１導電型半導体層、前記第１導電型半導体層上に位置するクラック防止層、前記クラック防止層上に位置する活性層、及び前記活性層上に位置する第２導電型半導体層を含み、前記クラック防止層は、前記第１導電型半導体層と前記クラック防止層との界面で、前記第１導電型半導体層の格子に連結される第１格子点、及び前記第１導電型半導体層の格子に連結されない第２格子点を含む。
前記第１導電型半導体層と前記クラック防止層との界面で、前記クラック防止層の単位面積当たりの格子点密度（ｄｅｎｓｉｔｙ ｏｆ ｌａｔｔｉｃｅ ｐｏｉｎｔ）は、前記第１導電型半導体層の単位面積当たりの格子点密度より高くてもよい。
前記第１導電型半導体層は、上部方向に行くほど格子距離が増加するクラック誘発部分を含んでもよい。
また、前記クラック誘発部分の最上部の水平格子距離は、前記第１導電型半導体層内の平均水平格子距離より大きくてもよい。
前記第２格子点のうち少なくとも一部は前記クラック誘発部分上に位置してもよい。
前記クラック防止層は複数の層からなるものでもよく、前記複数の層のうち少なくとも一つの層は、前記少なくとも一つの層の下側の層の格子に連結されない格子点を含んでもよい。
また、クラック防止層の複数の層は超格子構造で形成されてもよい。
前記第１導電型半導体層及び前記クラック防止層のそれぞれは、Ａｌ及びＧａを含む窒化物系半導体を含んでもよい。
前記クラック防止層はＩｎをさらに含んでもよく、前記活性層は、障壁層及び井戸層を含む多重量子井戸構造からなり、前記障壁層は、Ａｌ、Ｇａ及びＩｎを含む窒化物系半導体を含んでもよい。
前記発光素子は、前記第１導電型半導体層の下側に位置する成長基板をさらに含んでもよく、前記成長基板の熱膨張係数は、前記第１導電型半導体層の熱膨張係数より大きくてもよい。
前記紫外線発光素子は、前記クラック防止層と前記活性層との間に位置する超格子層をさらに含んでもよい。
いくつかの実施例において、紫外線発光素子は、前記第１導電型半導体層の下側に位置し、前記第１導電型半導体層と電気的に連結された第１電極、及び前記第２導電型半導体層上に位置し、前記第２導電型半導体層と電気的に連結された第２電極をさらに含んでもよい。
前記クラック防止層は５ｎｍ〜１５ｎｍの厚さを有してもよい。
他の多様な実施例に係る紫外線発光素子は、第１導電型半導体層、前記第１導電型半導体層上に位置するクラック防止層、前記クラック防止層上に位置する活性層、及び前記活性層上に位置する第２導電型半導体層を含み、前記第１導電型半導体層と前記クラック防止層との界面上部の格子密度は前記界面下部の格子密度より大きい。
前記クラック防止層は、前記第１導電型半導体層より低い温度で成長してもよく、前記クラック防止層の成長過程において、前記第１導電型半導体層の格子に連結されない格子が形成されてもよい。
更に他の多様な実施例に係る紫外線発光素子の製造方法は、成長基板上に第１導電型半導体層を形成し、前記第１導電型半導体層上にクラック防止層を形成し、前記クラック防止層上に活性層を形成し、さらに前記活性層上に第２導電型半導体層を形成することを含み、前記クラック防止層は、前記第１導電型半導体層より低い成長温度で形成され、前記クラック防止層を形成することは、前記第１導電型半導体層の格子に連結されていない第１格子点を形成することを含む。
前記クラック防止層を形成する時間の間、前記時間のうち少なくとも一部の時間の間に成長チャンバー内の温度が時間の経過と共に低下してもよい。
前記第１導電型半導体層は第１温度で成長し、前記活性層は前記第１温度より低い第２温度で成長してもよく、前記クラック防止層は前記第１温度から第２温度に減温する間に成長してもよい。
前記第１温度から第２温度に減温する間、前記第１導電型半導体層にクラック誘発部分が形成されてもよく、前記クラック防止層の第１導電型半導体層の格子に連結されていない第１格子点は前記クラック誘発部分上に形成されてもよい。
前記クラック防止層を形成することは、前記第１導電型半導体層の格子に連結される第２格子点を形成することをさらに含んでもよい。
前記クラック防止層を形成することは、前記クラック防止層の形成過程の間、成長チャンバー内にソースを導入することなく、前記第１導電型半導体層を形成するために成長チャンバー内に導入された各ソースのうち残留するソースによって前記クラック防止層が成長することを含んでもよい。
以下、添付の各図面を参照して本発明の各実施例を詳細に説明する。次に紹介する各実施例は、本発明の属する技術分野における通常の技術者に本発明の思想を十分に伝達するための例として提供するものである。よって、本発明は、以下に説明する各実施例に限定されるものではなく、他の形態で具体化されてもよい。そして、各図面において、構成要素の幅、長さ、厚さなどは、分かりやすく説明する便宜のために誇張して表現される場合がある。また、一つの構成要素が他の構成要素の「上部」又は「上」にあると記載された場合、各部分が他の部分の「直上部」又は「直上」にある場合のみならず、各構成要素と他の構成要素との間に更に他の構成要素が介在する場合も含む。明細書全体にわたって同一の参照番号は同一の構成要素を示す。
以下で説明する各半導体層に関する各組成比、成長方法、成長条件、厚さなどは例示に該当し、以下の記載によって本発明が制限されるわけではない。例えば、ＡｌＧａＮと表記される場合、ＡｌとＧａの組成比は、通常の技術者が必要に応じて多様に適用可能である。また、以下で説明する各半導体層は、当該技術分野において通常の知識を有する者（以下、「当業者」）に一般に知られている多様な方法、例えば、有機金属気相成長法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）、分子線エピタキシー法（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ：ＭＢＥ）又はハイドライド気相成長法（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ：ＨＶＰＥ）などの技術を用いて成長したものでもよい。但し、以下で説明する各実施例においては、各半導体層がＭＯＣＶＤを用いて同一のチャンバー内で成長した場合を説明している。各半導体層の成長過程で、チャンバー内に流入する各ソースとしては、当業者に知られているソースを用いてもよい。例えば、ＧａソースとしてＴＭＧａ、ＴＥＧａなどを用いてもよく、ＡｌソースとしてＴＭＡｌ、ＴＥＡｌなどを用いてもよく、ＩｎソースとしてＴＭＩｎ、ＴＥＩｎなどを用いてもよく、ＮソースとしてＮＨ3を用いてもよいが、これに限定されるわけではなく、他の具現も可能である。
また、後述する各実施例において、単一の紫外線発光素子を製造する方法を説明しているが、本発明はこれに限定されない。後述する各実施例は、数インチ以上の大きさを有する基板上に複数の発光素子を製造するためのウェハーを製造する場合にも同一に適用可能である。
図１から図７は、本発明の一実施例に係る紫外線発光素子及びその製造方法を説明するための断面図である。図１から図７は、本実施例に係る発光素子の製造方法を順に示す。但し、本実施例の発光素子の製造方法が後述する順序に制限されるわけではない。また、図８は、本発明の一実施例に係るクラック防止層の形成方法を説明するためのグラフであり、図９ａから図１０ｂは、本発明の各実施例に係るクラック防止層の形成方法を詳細に説明するための模式断面図であり、図１１ａ及び図１１ｂは、本発明の各実施例に係るクラック防止層と第１導電型半導体層との関係を説明するための拡大断面図である。
まず、図１を参照すると、成長基板１１０を準備する。さらに、本実施例の発光ダイオード製造方法は、成長基板１１０上にバッファー層１２１を形成することをさらに含んでもよい。
成長基板１１０は、窒化物半導体層を成長させ得る基板であればどのような基板であってもよく、例えば、サファイア基板、シリコンカーバイド基板、スピネル基板、又はＧａＮ基板やＡｌＮ基板などの窒化物基板などであってもよい。特に、本実施例において、成長基板１１０はサファイア基板であってもよい。特に、本実施例の成長基板１１０は、後述する工程で形成される窒化物半導体層より小さな熱膨張係数を有してもよい。
バッファー層１２１はＧａを含んでもよく、例えば、ＧａＮを含んでもよい。バッファー層１２１は、成長基板１１０上に約２５ｎｍ以下の厚さで成長してもよく、約６００℃の温度及び６００Ｔｏｒｒの圧力下で成長してもよい。特に、成長基板１１０がサファイア基板である場合、バッファー層１２１は、他の半導体層が成長するための核層としての機能を果たすことができ、また、サファイア基板と後述するように成長する他の半導体層との間の格子定数の差による応力（ｓｔｒｅｓｓ）を緩和させる機能を果たすことができる。例えば、バッファー層１２１は、２Ｄ成長層及び３Ｄ成長層を含んでもよい。本実施例において、バッファー層１２１がＧａＮを含む窒化物半導体で形成されることによって、レーザーリフトオフを用いた成長基板１１０の分離工程がさらに容易になり得る。但し、バッファー層１２１は必要に応じて省略されてもよい。
続いて、図２を参照すると、成長基板１１０上にベース窒化物層１２３を形成する。
ベース窒化物層１２３はＧａを含んでもよく、例えば、非ドープＧａＮ層を含んでもよい。ベース窒化物層１２３は、成長チャンバー内にＧａソース及びＮソースを導入し、約９００℃〜１１００℃の温度及び約２００Ｔｏｒｒの圧力下で成長してもよい。このとき、ベース窒化物層１２３は約１μｍ〜１．２μｍの厚さで成長してもよい。これと異なり、ベース窒化物層１２３は、Ａｌを含む窒化物半導体を含んでもよい。このとき、レーザーリフトオフ工程でベース窒化物層１２３がレーザーを吸収できるように、Ａｌの含量が調節されてもよい。例えば、ベース窒化物層１２３は約４０％以下のＡｌを含んでもよく、好ましくは２０％以下のＡｌを含んでもよい。
本実施例に係る発光ダイオードの製造方法において、成長基板１１０上にベース窒化物層１２３を成長させることによって、後述する成長基板１１０の分離工程で照射されたレーザーがベース窒化物層１２３に吸収され得る。したがって、本実施例の発光ダイオードの製造方法によると、レーザーリフトオフを用いた成長基板１１０の分離が容易になり得る。また、成長基板１１０上に成長したＧａＮは、ＡｌＮに比べて結晶欠陥密度が小さい。よって、相対的に結晶性に優れたＧａＮを含むベース窒化物層１２３をｎ型半導体層の成長前に形成することによって、ｎ型半導体層を成長させる前にＡｌＮ層を成長させる従来の場合に比べて全体的な発光ダイオードの結晶性を向上させることができる。
一方、バッファー層１２１及び／又はベース窒化物層１２３は、必要に応じて省略されてもよい。例えば、水平型発光素子を形成する場合、ベース窒化物層１２３は省略されてもよい。
続いて、図３を参照すると、成長基板１１０上に、すなわち、ベース窒化物層１２３上に第１導電型半導体層１３０を形成する。
第１導電型半導体層１３０は、Ａｌソースを含むＩＩＩ族原子ソース、Ｎソース、及びドーパントソースを成長チャンバー内に供給することによって成長させるものでもよい。例えば、ＩＩＩ族原子ソースとしてＴＭＡｌ及びＴＭＧａ、ＮソースとしてＮＨ3、及びドーパントソースとしてシラン（ｓｉｌａｎｅ）を成長チャンバー内に導入することによって第１導電型半導体層１３０を成長させてもよい。このとき、成長チャンバーの成長温度は約１０５０℃〜１１５０℃の範囲内であってもよい。成長チャンバー内の成長圧力は制限されないが、例えば、約２００Ｔｏｒｒであってもよい。成長した第１導電型半導体層１３０は、Ｓｉを、例えば、１×１０18ｃｍ-1以上の濃度で含み、ｎ型の導電型を有してもよい。但し、第１導電型半導体層１３０のドーパントがＳｉに限定されるわけではなく、Ｇｅ、Ｃ、Ｓｎなどの多様なドーパントを含み得る。
一方、第１導電型半導体層１３０は単一層又は多重層からなってもよい。第１導電型半導体層１３０が多重層からなる場合、第１導電型半導体層１３０はコンタクト層、クラッド層などを含んでもよく、さらに、超格子層を含んでもよい。
次に、図４を参照すると、第１導電型半導体層１３０上にクラック防止層１４０を形成する。以下、図８から図１１ｂを参照して、本発明の各実施例に係るクラック防止層１４０に関して詳細に説明する。図８は、本発明の一実施例に係るクラック防止層１４０の形成方法を説明するためのグラフであり、図９ａから図１０ｂは、本発明の各実施例に係るクラック防止層１４０の形成方法を詳細に説明するための模式断面図である。また、図１１ａ及び図１１ｂは、本発明の各実施例に係るクラック防止層１４０と第１導電型半導体層１３０との関係を説明するための拡大断面図であり、図１１ａ及び図１１ｂは、第１導電型半導体層１３０及びクラック防止層１４０内の格子を模式的に示している。
まず、図８、図９ａ及び図９ｂを参照すると、成長チャンバー内の温度を第１温度Ｔ１とし、第１時間Ｐ１の間、第１導電型半導体層１３０を成長させる。上述したように、第１温度Ｔ１は、約１０５０℃〜１１５０℃の範囲内の温度であってもよく、例えば、約１１００℃であってもよい。また、第１導電型半導体層１３０は、ＩＩＩ族原子ソース（例えば、ＴＭＡｌ及びＴＭＧａ）、Ｎソース（例えば、ＮＨ3）及びドーパントソース（例えば、シラン）を成長チャンバー内に導入することによって成長してもよい。
第１導電型半導体層１３０の成長過程で、図９ａに示したように、成長基板１１０上に第１導電型半導体層１３０が成長した状態のウェハーは、凹状に変形する。これは、第１導電型半導体層１３０を始めとした各窒化物半導体層の熱膨張係数と成長基板１１０の熱膨張係数との差に起因するものであって、上述したように、成長基板１１０の熱膨張係数は窒化物半導体層の熱膨張係数より大きい。具体的には、成長基板１１０上に最初に形成されるバッファー層１２１の成長温度（例えば、約６００℃）は第１導電型半導体層１３０の成長温度より低い。これによって、バッファー層１２１の成長後、第１導電型半導体層１３０の成長のために成長チャンバー内の温度を約１０００℃以上の高温に昇温させると、基板の膨張率は窒化物半導体の膨張率より相対的に大きいので、ウェハーが凹状に変形する現象、すなわち、ボーイング現象が現われる場合がある。
このとき、第１導電型半導体層１３０内の格子１３１のうちの一部は、図９ｂに示すように配列されてもよい。図９ｂでは、説明の便宜上、成長方向に対して略平行方向（すなわち、成長基板１１０の成長面に対して垂直方向）に配列された各格子１３１を模式的に示す。したがって、本実施例に係る第１導電型半導体層１３０内の各格子は、図示したものに制限されるわけではない。
続いて、図８、図１０ａ及び図１０ｂを参照すると、第１導電型半導体層１３０上にクラック防止層１４０を形成する。クラック防止層１４０は、第１導電型半導体層１３０より低い温度で形成されてもよい。また、クラック防止層１４０は、第１導電型半導体層１３０上に超格子層１５０又は活性層１６０を成長させるために成長チャンバー内の温度を減温する過程で成長してもよい。図８に示したように、第１導電型半導体層１３０の成長完了後、成長チャンバー内の温度を第１温度Ｔ１から超格子層１５０又は活性層１６０を成長させるための第２温度Ｔ２に減温する過程で、第２時間Ｐ２の間、クラック防止層１４０が成長してもよい。この過程で、第１導電型半導体層１３０の成長のために導入される各ソースの供給を維持することによって、クラック防止層１４０が第１導電型半導体層１３０上に成長してもよい。よって、クラック防止層１４０は、第１導電型半導体層１３０と同一のソースを用いて成長してもよい。但し、本発明はこれに限定されるものではなく、クラック防止層１４０を成長させる第２時間Ｐ２の間、ＩＩＩ族原子ソースとしてＴＥＧａがさらに成長チャンバー内に導入されてもよい。また、ＩＩＩ族原子ソースとして、ＴＭＧａの代わりにＴＥＧａが成長チャンバー内に導入されてもよい。このとき、ドーパントソース導入の中断の有無により、クラック防止層１４０は、ｎ型にドーピングされてもよく、非ドーピング状態であってもよい。さらに、クラック防止層１４０は、成長チャンバー内の温度を第１温度Ｔ１から第２温度Ｔ２に減温する過程で成長してもよく、各ソースを成長チャンバー内に導入することなく成長してもよい。前記減温過程の間、成長チャンバー内に別途のソースを導入させなくても、第１導電型半導体層１３０の成長過程で導入されて残留する各ソースによってクラック防止層１４０が成長してもよい。
また、クラック防止層１４０が成長する際、Ｉｎ原子ソースを成長チャンバー内にさらに導入してもよく、この場合、クラック防止層１４０はＡｌＩｎＧａＮを含んでもよい。活性層１６０の障壁層がＩｎを含む場合、クラック防止層１４０がＡｌＩｎＧａＮを含むように形成されることによって、格子不整合を緩和させ、活性層１６０の結晶性をさらに向上させることができる。
第２温度Ｔ２は、約９００℃〜８００℃の範囲内の温度であってもよく、例えば、約８４０℃であってもよい。また、第２時間Ｐ２は、約８分〜１５分であってもよく、さらに、約１０分〜１２分であってもよい。これによって、クラック防止層１４０は、約５ｎｍ〜１５ｎｍの厚さで形成されてもよい。第２時間Ｐ２が過度に長いと、クラック防止層１４０が過度に厚く形成されることがあるが、この場合、クラック防止層１４０によるクラック防止作用が低下し得る。よって、第２時間Ｐ２は、クラック防止層１４０が上述した厚さを有するように調節されることが好ましい。但し、本発明がこれに限定されるわけではない。
一方、成長チャンバー内の温度を第１温度Ｔ１から第２温度Ｔ２に減温することによって、成長基板１１０及び各窒化物半導体層１２１、１２３、１３０、１４０を含むウェハーの凹形状が緩やかになる。すなわち、第２時間Ｐ２の間、成長チャンバー内の温度が低くなることによって、前記ウェハーの曲率が小さくなり得る。図１０ａに示したように、第１温度Ｔ１状態でのウェハーのボーイングの程度（点線で表示される）に比べて、成長チャンバー内の温度が第２温度Ｔ２に低下することによるウェハーのボーイングの程度が緩和され得る。
このとき、ウェハーのボーイングの程度、すなわち、ウェハーが凹状に反る曲率が小さくなることによって、第１導電型半導体層１３０の上部にクラックが発生する確率が増加し得る。具体的には、図１０ｂに示したように、第１導電型半導体層１３０の各格子１３１のうちの一部は、第１導電型半導体層１３０の成長方向に行くほど格子距離が増加し得る。各格子１３１の距離が第１導電型半導体層１３０の成長方向に行くほど増加する部分で格子の断絶部分が発生し得るが、この部分でクラックが発生する確率が高い。よって、第２温度Ｔ２に成長チャンバー内の温度を減温した後、第１導電型半導体層１３０はクラック誘発部分１３２を含んでもよい。このようなクラック誘発部分１３２の最上部の水平格子距離は、第１導電型半導体層１３０内の平均水平格子距離より大きくてもよい。このとき、クラック防止層１４０の格子１４１のうちの一部はクラック誘発部分１３２上に位置してもよい。
以下、図１１ａを参照して、クラック防止層１４０についてより詳細に説明する。
図１１ａに示したように、クラック防止層１４０は、クラック防止層１４０と第１導電型半導体層１３０との界面に位置する各格子点１４２、１３６を含む。クラック防止層１４０の各格子１４１のうちの多数は第１導電型半導体層１３０の格子１３１に連結されてもよいが、クラック防止層１４０の各格子１４１のうちの一部は第１導電型半導体層１３０の格子１３１に連結されない。よって、クラック防止層１４０を形成することは、第１導電型半導体層１３０の格子１３１に連結されない格子点を形成することを含んでもよい。すなわち、クラック防止層１４０は、前記界面１３５で第１導電型半導体層１３０の格子１３１に連結される第１格子点１３６、及び前記界面１３５で第１導電型半導体層１３０の格子１３１に連結されない第２格子点１４２を含む。したがって、第１導電型半導体層１３０とクラック防止層１４０との界面１３５で、クラック防止層１４０の単位面積当たりの格子点密度は、第１導電型半導体層１３０の単位面積当たりの格子点密度より高くなってもよい。また、第１導電型半導体層１３０とクラック防止層１４０との界面１３５の上部の格子密度は、前記界面１３５の下部の格子密度より大きくなってもよい。
特に、クラック防止層１４０の第２格子点１４２のうちの少なくとも一部は、第１導電型半導体層１３０のクラック誘発部分１３２上に位置してもよい。上述したように、成長チャンバー内の温度が第２温度Ｔ２に減温されると、第１導電型半導体層１３０には、各格子１４１の一部が広がることによって、上部に行くほど格子の距離が増加するクラック誘発部分１３２が発生し得る。成長チャンバー内の温度が第１温度Ｔ１から第２温度Ｔ２に減温される過程で、クラック誘発部分１３２上に第２格子点１４２が形成されてもよく、クラック防止層１４０内には前記第２格子点１４２に連結される格子１４１が形成される。すなわち、クラック防止層１４０は、界面１３５で第１導電型半導体層１３０の格子に連結されない第２格子点１４２を含み、第１導電型半導体層１３０にクラックが発生することを防止することができる。
具体的に説明すると、第１導電型半導体層１３０のクラック誘発部分１３２で格子が分離されることによって欠陥が発生すると、前記欠陥により、第１導電型半導体層１３０にクラックが発生する確率が増加する。特に、発光素子を製造する後続工程で、発光素子の製造工程の温度を第２温度Ｔ２より低い温度に下降する場合、ウェハーは、凹状に反った形状から凸状に反った形状に変形することがある。この場合、第１導電型半導体層１３０にクラックが発生する確率がさらに急激に増加する。本実施例によると、第１導電型半導体層１３０上に第２格子点１４２を含むクラック防止層１４０を形成し、第１導電型半導体層１３０のクラック誘発部分上に追加的に格子を位置させてもよい。このような第２格子点１４２に連結された各格子１４１は、第１導電型半導体層１３０のクラック誘発部分１３２に印加される応力を緩和させることができる。また、クラック誘発部分１３２に格子の分離が発生したとしても、第２格子点１４２に連結された各格子１４１を通じて、第１導電型半導体層１３０内の格子の分離による欠陥が拡張されてクラックに発展又は伝播されることを遮断することができる。これによって、第１導電型半導体層１３０の欠陥及びクラック密度を減少させ、第１導電型半導体層１３０の結晶性を向上させることができる。
さらに、紫外線発光素子の場合、Ａｌを含む窒化物半導体層を含んでもよいが、Ａｌを含む窒化物半導体、例えば、ＡｌＧａＮなどの窒化物半導体はＧａＮより熱膨張係数が小さい。よって、Ａｌを含む窒化物半導体で第１導電型半導体層１３０を形成する紫外線発光素子の製造時には、第１導電型半導体層１３０をＧａＮで形成する青色発光素子を製造するときよりウェハーのボーイング現象が深刻化し得る。すなわち、第１導電型半導体層１３０がＡｌＧａＮで形成される場合、第１導電型半導体層１３０がＧａＮで形成される場合に比べて変形するウェハーの曲率がより大きくなる。したがって、従来の青色発光素子の製造に適用される工程と同一の工程を紫外線発光素子の製造に適用する場合、窒化物半導体層にクラックなどの欠陥が発生する確率がさらに高くなる。他方で、本実施例によると、第１導電型半導体層１３０上にクラック防止層１４０を形成することによって、第１導電型半導体層１３０にクラックが発生する確率を減少させることができ、第１導電型半導体層１３０のみならず、後続工程で形成される活性層１６０及び第２導電型半導体層１７０の結晶性に優れた紫外線発光素子を提供することができる。
さらに、クラック防止層１４０は、第１導電型半導体層１３０の形成後、超格子層１５０又は活性層１６０を形成するために成長チャンバー内の温度を減温する過程で成長チャンバー内にソースを導入することを維持したり、特定ソースを追加したりすることによって自然に形成されてもよい。よって、本実施例によると、従来の紫外線発光素子の製造工程を概して同一に維持しながら、半導体層の結晶性が向上した紫外線発光素子を提供することができる。
また、他の実施例によると、クラック防止層は複数の層からなってもよい。複数のクラック防止層２４０ａ、２４０ｂ、２４０ｃ、２４０ｄのうちの少なくとも一つの層は、その層の下側に位置する他の層の格子に連結されない格子点を含んでもよい。よって、各クラック防止層２４０ａ、２４０ｂ、２４０ｃ、２４０ｄのなかで連続的に積層された二つの層のうち少なくとも一部の二つの層の界面で、上部に位置するクラック防止層の単位面積当たりの格子点密度は、下部に位置するクラック防止層の単位面積当たりの格子点密度より高くなってもよい。
図１１ｂを参照して具体的に説明すると、クラック防止層２４０は、第１クラック防止層から第４クラック防止層２４０ａ、２４０ｂ、２４０ｃ、２４０ｄを含んでもよい。第１クラック防止層２４０ａは、第１導電型半導体層１３０上に位置し、第１導電型半導体層１３０の格子１３１に連結される第１格子点１３６と、第１導電型半導体層１３０の格子１３１に連結されない第２格子点２４２ａとを含んでもよい。したがって、第１導電型半導体層１３０と第１クラック防止層２４０ａとの界面１３５で、第１クラック防止層２４０ａの単位面積当たりの格子点密度は、第１導電型半導体層１３０の単位面積当たりの格子点密度より高くなってもよい。特に、第１クラック防止層２４０ａの第２格子点２４２ａのうちの少なくとも一部は、第１導電型半導体層１３０のクラック誘発部分１３２上に位置してもよい。
これと同様に、第２クラック防止層２４０ｂは、第１クラック防止層２４０ａ上に位置し、第１クラック防止層２４０ａの格子２４１ａに連結される第１格子点２４６ａと、第１クラック防止層２４０ａの格子２４１ａに連結されない第２格子点２４２ｂとを含んでもよい。したがって、第１クラック防止層２４０ａと第２クラック防止層２４０ｂとの界面で、第２クラック防止層２４０ｂの単位面積当たりの格子点密度は、第１クラック防止層２４０ａの単位面積当たりの格子点密度より高くなってもよい。このような関係は、第２クラック防止層２４０ｂと第３クラック防止層２４０ｃとの間にも適用可能であり、第３クラック防止層２４０ｃと第４クラック防止層２４０ｄとの間にも適用可能である。
また、いくつかの実施例において、複数のクラック防止層のうち隣接する二つのクラック防止層の界面で、上部に位置するクラック防止層の単位面積当たりの格子点密度は、下部に位置するクラック防止層の単位面積当たりの格子点密度と同一であってもよい。例えば、図１１ｂに示したように、第１クラック防止層２４０ａと第２クラック防止層２４０ｂとの界面で、第１クラック防止層２４０ａの単位面積当たりの格子点密度は、第２クラック防止層２４０ｂの単位面積当たりの格子点密度と同一であってもよい。
本実施例によると、クラック防止層２４０が複数のクラック防止層２４０ａ、２４０ｂ、２４０ｃ、２４０ｄを含むことによって、相対的に下部に位置するクラック防止層の格子に連結されない格子点を含むクラック防止層が形成され得る。これによって、格子の分離によって発生する欠陥又はクラックをより効果的に防止することができる。
一方、複数のクラック防止層２４０ａ、２４０ｂ、２４０ｃ、２４０ｄは、互いに異なる組成比を有する窒化物半導体を含んでもよく、また、複数の層が周期的に繰り返し積層された構造で形成されてもよい。さらに、複数のクラック防止層２４０ａ、２４０ｂ、２４０ｃ、２４０ｄは超格子構造で形成されてもよい。
上述した実施例においては、クラック防止層２４０が４個の層を含む場合を説明しているが、本発明はこれに限定されるものではなく、クラック防止層２４０が少なくとも２個以上の層を含んでもよい。
再び図５を参照すると、クラック防止層１４０上に超格子層１５０を形成してもよい。超格子層１５０は、少なくとも二つの層が繰り返し積層される構造を含んでもよい。前記少なくとも二つの層は窒化物半導体を含んでもよく、例えば、ＡｌＧａＮ／ＧａＮ積層構造、ＡｌＧａＮ／ＡｌＧａＮ積層構造などを含んでもよい。超格子層１５０は第２温度Ｔ２で形成されてもよい。超格子層１５０は、転位又はクラックなどの欠陥がクラック防止層１４０から活性層１６０に伝播されることを防止し、活性層１６０の結晶性が悪化することを防止することができる。これによって、本実施例の紫外線発光素子の内部量子効率を向上させることができる。一方、超格子層１５０は省略されてもよい。
続いて、図６を参照すると、超格子層１５０上に活性層１６０を形成する。
活性層１６０は、（Ａｌ，Ｇａ，Ｉｎ）Ｎを含んでもよく、窒化物半導体の組成比を調節することによって、所望の紫外線領域のピーク波長を有する光を放出することができる。活性層１６０は、交互に積層された障壁層（図示せず）及び井戸層（図示せず）を含む多重量子井戸構造（ｍｕｌｔｉ−ｑｕａｎｔｕｍ ｗｅｌｌ：ＭＱＷ）で形成されてもよい。例えば、約７００℃〜９００℃の温度条件及び約１００Ｔｏｒｒ〜４００Ｔｏｒｒの圧力条件下でＡｌを含む窒化物半導体で形成された各障壁層及び各井戸層を形成することによって活性層１６０が提供されてもよい。さらに、活性層１６０の障壁層及び／又は井戸層はＩｎを含んでもよく、例えば、ＡｌＩｎＧａＮなどの４成分系窒化物半導体で形成されてもよい。活性層１６０がＩｎを含む場合、クラック防止層１４０がＩｎを含むようにクラック防止層１４０を成長させるとき、Ｉｎソースを成長チャンバー内に導入することができる。これによって、クラック防止層１４０と活性層１６０、特に、活性層１６０の障壁層間の格子不整合を緩和させ、活性層１６０の結晶性を向上させることができる。
また、活性層１６０の各障壁層のうち第１導電型半導体層１３０の最も近くに位置する障壁層は、他の障壁層に比べてＡｌ含量が高くてもよい。第１導電型半導体層１３０に最も近い障壁層を、他の障壁層より大きなバンドギャップを有するように形成することによって電子の移動速度を減少させ、電子のオーバーフローを効果的に防止することができる。
次に、図７を参照すると、活性層１６０上に第２導電型半導体層１７０を形成する。これによって、図７に示したような発光素子が提供されてもよい。
第２導電型半導体層１７０は活性層１６０上に成長してもよく、約９００℃〜１０００℃の温度及び約１００Ｔｏｒｒ〜４００Ｔｏｒｒの圧力下でＡｌを含むＩＩＩ原子ソース、Ｎソース及びドーパントソースをチャンバー内に導入し、約０．２μｍ以下の厚さに形成されてもよい。第２導電型半導体層１７０は、ＡｌＧａＮ又はＧａＮなどの窒化物半導体を含んでもよく、Ｍｇなどの不純物をさらに含んでｐ型でドーピングされてもよい。
さらに、第２導電型半導体層１７０は、オーミックコンタクト抵抗を低下させるためのデルタドーピング層（図示せず）をさらに含んでもよく、電子遮断層（図示せず）をさらに含んでもよい。電子遮断層はＡｌＧａＮ層を含んでもよい。また、電子遮断層は、第１電子遮断層（図示せず）、及び第１電子遮断層上に位置する第２電子遮断層（図示せず）を含んでもよく、第１電子遮断層は、第２電子遮断層より高いＡｌ組成比を有してもよい。
一方、上述した第１導電型半導体層１３０、活性層１６０及び第２導電型半導体層１７０は追加的な層をさらに含んでもよい。例えば、半導体層１３０、１６０、１７０は、超格子層、高濃度ドーピング層などをさらに含むことで、発光素子の結晶性及び発光効率を向上させることができる。
図７に示す発光素子は、追加的な工程を通じて多様な構造の発光素子に製造されてもよい。以下、図１２から図１６を参照して説明する各実施例を通じて紫外線発光素子の構造について説明する。但し、本発明が後述する各実施例に限定されるわけではない。
まず、図１２は、本発明の他の実施例に係る紫外線発光素子及びその製造方法を説明するための断面図である。
図１２の紫外線発光素子は、成長基板１１０、第１導電型半導体層１３０、クラック防止層１４０、活性層１６０、第２導電型半導体層１７０、第１電極１８１及び第２電極１８３を含む。さらに、紫外線発光素子は、バッファー層１２１、ベース窒化物層１２３及び超格子層１５０をさらに含んでもよい。
図１２の紫外線発光素子は、図７の紫外線発光素子から製造されてもよい。図７の紫外線発光素子において、第２導電型半導体層１７０、活性層１６０及び超格子層１５０を部分的に除去し、第１導電型半導体層１３０を部分的に露出させ、第１導電型半導体層１３０及び第２導電型半導体層１７０のそれぞれの上に第１及び第２電極１８１、１８３を形成する。これによって、図１２に示したような水平型紫外線発光素子が提供されてもよい。
図１３から図１６は、本発明の更に他の実施例に係る紫外線発光素子及びその製造方法を説明するための断面図である。図１３から図１６を参照して説明する紫外線発光素子は、図７の紫外線発光素子から製造されてもよい。以下、本実施例の紫外線発光素子の製造方法について説明する。
図１３を参照すると、第２導電型半導体層１７０上に支持基板１９３を形成する。
支持基板１９３は、絶縁性基板、導電性基板又は回路基板であってもよい。例えば、支持基板１９３は、サファイア基板、窒化ガリウム基板、ガラス基板、シリコンカーバイド基板、シリコン基板、金属基板、セラミック基板などであってもよい。また、支持基板１９３は、第２導電型半導体層１７０に接着（ｂｏｎｄｉｎｇ：ボンディング）されて形成されてもよく、これによって、支持基板１９３と第２導電型半導体層１７０との間に、これらをボンディングするボンディング層（図示せず）がさらに形成されてもよい。
ボンディング層は金属物質を含んでもよく、例えば、ＡｕＳｎを含んでもよい。ＡｕＳｎを含むボンディング層は、支持基板１９３と第２導電型半導体層１７０に対する共晶ボンディング（Ｅｕｔｅｃｔｉｃ Ｂｏｎｄｉｎｇ）を行うことができる。支持基板１９３が導電性基板である場合、ボンディング層は第２導電型半導体層１７０と支持基板１９３とを電気的に連結する。
さらに、支持基板１９３と第２導電型半導体層１７０との間に反射層（図示せず）がさらに形成されてもよい。反射層は、反射金属層（図示せず）及びバリア金属層（図示せず）を含んでもよく、バリア金属層は反射金属層を覆うように形成されてもよい。
反射金属層は蒸着方法によって形成されてもよい。反射金属層は、光を反射させる機能を有してもよく、また、第２導電型半導体層１７０と電気的に連結された電極としての機能を有してもよい。よって、反射金属層は、紫外線に対して高い反射率を有しながらオーミック接触を形成することのできる物質を含むことが好ましい。反射金属層は、例えば、Ｎｉ、Ｍｇ、Ｐｔ、Ｐｄ、Ｒｈ、Ｗ、Ｔｉ、Ａｌ、Ａｇ及びＡｕのうちの少なくとも一つを含む金属を含んでもよい。一方、バリア金属層は、反射金属層と他の物質との相互拡散を防止する。これによって、反射金属層の損傷による接触抵抗の増加及び反射率の減少を防止することができる。バリア金属層はＮｉ、Ｃｒ、Ｔｉ、Ｗ、Ｐｔなどを含んでもよく、多重層に形成されてもよい。
これと異なり、支持基板１９３と第２導電型半導体層１７０との間に位置する透明電極をさらに形成してもよく、透明電極は、ＩＴＯ、ＩＺＯ、ＡＺＯなどの導電性酸化物、及びＮｉ／Ａｕなどの金属性透明電極のうち少なくとも一つを含んでもよい。
図１４を参照すると、成長基板１１０を第１導電型半導体層１３０から分離する。特に、成長基板１１０は、ベース窒化物層１２３又はバッファー層１２１から分離されてもよい。
成長基板１１０を第１導電型半導体層１３０から分離することは、レーザーリフトオフ方法を用いて成長基板１１０を分離することを含んでもよい。図１４に示したように、成長基板１１０で第１導電型半導体層１３０に向かう方向にレーザーＬを照射することによってベース窒化物層１２３を分解することができ、続いて、成長基板１１０を第１導電型半導体層１３０から分離することができる。このとき、成長基板１１０はサファイア基板であってもよく、ベース窒化物層１２３はＧａＮ又はＡｌＧａＮを含んでもよい。
本実施例によると、ＧａＮ又はＡｌＧａＮを含むベース窒化物層１２３が第１導電型半導体層１３０と成長基板１１０との間に介在し、ＫｒＦエキシマレーザーを用いても成長基板１１０を容易に分離することができる。よって、従来の紫外線発光素子において、レーザーリフトオフを用いた成長基板の分離が困難であったという問題を解決することができる。
また、ＧａＮを含むバッファー層１２１を形成し、ＧａＮ又はＧａの組成比が相対的に高いＡｌＧａＮを含むベース窒化物層１２３を形成することによって紫外線発光素子を製造する場合は、ＡｌＮバッファー層を形成することによって紫外線発光素子を製造する場合に比べて第１導電型半導体層１３０にクラックが発生する確率が高くなる。すなわち、サファイア基板と第１導電型半導体層１３０との間にＧａの組成比が相対的に高い窒化物半導体層が形成される場合、第１導電型半導体層１３０に印加される応力によってクラックが発生する確率がさらに高くなる。よって、従来は、第１導電型半導体層１３０に発生するクラックを防止するために、ＧａＮを含むバッファー層１２１、又はＧａＮ又はＧａの組成比が相対的に高いＡｌＧａＮを含むベース窒化物層１２３を成長基板１１０と第１導電型半導体層１３０との間に形成することが難しかった。
しかし、本発明の各実施例によると、クラック防止層１４０を形成することによって、第１導電型半導体層１３０の形成前に、ＧａＮを含むバッファー層１２１、又はＧａＮ又はＧａの組成比が相対的に高いＡｌＧａＮを含むベース窒化物層１２３を形成したとしても、第１導電型半導体層１３０に発生するクラックを効果的に防止することができる。これによって、成長基板１１０が分離された垂直型発光素子又はフリップチップ型発光素子を製造するための成長基板１１０の分離工程にレーザーリフトオフ工程を適用可能である。よって、成長基板１１０の分離が容易な紫外線発光素子の製造方法及びこれを用いて製造された紫外線発光素子が提供される。
但し、本発明がこれに限定されるわけではなく、成長基板１１０と各半導体層との間に追加的な層（例えば、犠牲層（ｓａｃｒｉｆｉｃｉａｌ ｌａｙｅｒ））をさらに形成し、化学的リフトオフ、ストレスリフトオフ、又は熱的リフトオフなどを用いて成長基板１１０を分離してもよい。また、成長基板１１０を研削（ｇｒｉｎｄｉｎｇ：グラインディング）、研磨（ｌａｐｐｉｎｇ：ラッピング）などの物理／化学的方法を用いて除去してもよい。
図１５を参照すると、成長基板１１０が分離された後、第１導電型半導体層１３０上に残留する他の半導体層（例えば、ベース窒化物層１２３及び／又はバッファー層１２１の残留物）を除去し、第１導電型半導体層１３０の一面を露出させてもよい。第１導電型半導体層１３０の上部に位置する各残留層は、化学的及び／又は物理的な方法、又はエッチングなどによって除去されてもよく、例えば、ＣＭＰ、ラッピング、湿式エッチング、及び乾式エッチングのうち少なくとも一つの方法を用いてもよい。
図１６を参照すると、第１導電型半導体層１３０上に第１電極１９１を形成することによって、図１６に示したような垂直型紫外線発光ダイオードが提供される。さらに、第１電極１９１を形成する前に、又は第１電極１９１を形成した後で、第１導電型半導体層１３０の表面粗さを増加させることによって粗面（ｒｏｕｇｈｎｅｓｓ：ラフネス）１３０Ｒをさらに形成してもよい。
第１導電型半導体層１３０の表面粗さを増加させることは、乾式エッチング、湿式エッチング、及び電気化学エッチングなどを用いることを含んでもよく、例えば、光強化化学（Ｐｈｏｔｏ−Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ：ＰＥＣ）エッチング、硫リン酸溶液（ｓｕｌｆｕｒｉｃ−ｐｈｏｓｐｈｏｒｉｃ ａｃｉｄ ｓｏｌｕｔｉｏｎ）を用いたエッチング、又は水酸化溶液（例えば、ＫＯＨ、ＮａＯＨ）を用いたエッチングなどを用いてもよい。ラフネスの大きさはエッチング条件に応じて多様に決定され、例えば、平均高さが１．５μｍ以下であってもよい。ラフネスを形成することによって、本発明の紫外線発光素子の光抽出効率を向上させることができる。
一方、第１導電型半導体層１３０の表面粗さを増加させることは、第１電極１９１を形成する前に行われてもよく、第１電極１９１を形成した後で行われてもよい。また、第１導電型半導体層１３０の表面で、第１電極１９１が形成される領域にはラフネス１３０Ｒが形成されなくてもよい。但し、本発明がこれに限定されるわけではなく、第１電極１９１と第１導電型半導体層１３０との間の接触抵抗を考慮し、選択的に第１電極１９１が形成される領域にラフネス１３０Ｒを形成してもよい。
第１電極１９１は、第１導電型半導体層１３０上に蒸着及びリフトオフ工程などを用いて形成されてもよく、単一層又は多重層からなってもよい。第１電極１９１はＴｉ、Ｐｔ、Ａｕ、Ｃｒ、Ｎｉ、Ａｌなどの金属を含んでもよく、第１導電型半導体層１３０とオーミックコンタクトしてもよい。
一方、各図面を参照して説明した実施例においては、成長基板１１０が除去された垂直型発光素子を説明しているが、本発明はこれに限定されない。上述した製造方法は、成長基板１１０が除去されるフリップチップ型発光ダイオードにも適用可能である。
以上では、本発明の多様な実施例について説明したが、上述した多様な実施例及び特徴に本発明が限定されるわけではなく、本発明の特許請求の範囲に記載された技術的思想を逸脱しない範囲内で多様な変形及び変更が可能である。

Claims (21)

  1. 第１導電型半導体層、
    前記第１導電型半導体層上に位置するクラック防止層、
    前記クラック防止層上に位置する活性層、及び
    前記活性層上に位置する第２導電型半導体層を含み、
    前記クラック防止層は、前記第１導電型半導体層と前記クラック防止層との界面で、前記第１導電型半導体層の格子に連結される第１格子点、及び前記第１導電型半導体層の格子に連結されない第２格子点を含む紫外線発光素子。
  2. 前記第１導電型半導体層と前記クラック防止層との界面で、前記クラック防止層の単位面積当たりの格子点密度は、前記第１導電型半導体層の単位面積当たりの格子点密度より高い、請求項１に記載の紫外線発光素子。
  3. 前記第１導電型半導体層は、上部方向に行くほど格子距離が増加するクラック誘発部分を含む、請求項１に記載の紫外線発光素子。
  4. 前記クラック誘発部分の最上部の水平格子距離は、前記第１導電型半導体層内の平均水平格子距離より大きい、請求項３に記載の紫外線発光素子。
  5. 前記第２格子点のうち少なくとも一部は前記クラック誘発部分上に位置する、請求項３に記載の紫外線発光素子。
  6. 前記クラック防止層は複数の層からなり、
    前記複数の層のうち少なくとも一つの層は、前記少なくとも一つの層の下側の層の格子に連結されない格子点を含む、請求項１に記載の紫外線発光素子。
  7. 前記クラック防止層の複数の層は超格子構造で形成される、請求項６に記載の紫外線発光素子。
  8. 前記第１導電型半導体層及び前記クラック防止層のそれぞれはＡｌ及びＧａを含む、請求項１に記載の窒化物系半導体を含む紫外線発光素子。
  9. 前記クラック防止層はＩｎをさらに含み、
    前記活性層は、障壁層及び井戸層を含む多重量子井戸構造からなり、前記障壁層は、Ａｌ、Ｇａ及びＩｎを含む窒化物系半導体を含む、請求項８に記載の紫外線発光素子。
  10. 前記第１導電型半導体層の下側に位置する成長基板をさらに含み、前記成長基板の熱膨張係数は前記第１導電型半導体層の熱膨張係数より大きい、請求項１に記載の紫外線発光素子。
  11. 前記クラック防止層と前記活性層との間に位置する超格子層をさらに含む、請求項１に記載の紫外線発光素子。
  12. 前記第１導電型半導体層の下側に位置し、前記第１導電型半導体層と電気的に連結された第１電極、及び
    前記第２導電型半導体層上に位置し、前記第２導電型半導体層と電気的に連結された第２電極をさらに含む、請求項１に記載の紫外線発光素子。
  13. 前記クラック防止層は５ｎｍ〜１５ｎｍの厚さを有する、請求項１に記載の紫外線発光素子。
  14. 第１導電型半導体層、
    前記第１導電型半導体層上に位置するクラック防止層、
    前記クラック防止層上に位置する活性層、及び
    前記活性層上に位置する第２導電型半導体層を含み、
    前記第１導電型半導体層と前記クラック防止層との界面上部の格子密度は前記界面下部の格子密度より大きい紫外線発光素子。
  15. 前記クラック防止層は前記第１導電型半導体層より低い温度で成長し、
    前記クラック防止層の成長過程で、前記第１導電型半導体層の格子に連結されない格子が形成される、請求項１４に記載の紫外線発光素子。
  16. 成長基板上に第１導電型半導体層を形成し、
    前記第１導電型半導体層上にクラック防止層を形成し、
    前記クラック防止層上に活性層を形成し、さらに
    前記活性層上に第２導電型半導体層を形成することを含み、
    前記クラック防止層は、前記第１導電型半導体層より低い成長温度で形成され、
    前記クラック防止層を形成することは、前記第１導電型半導体層の格子に連結されない第１格子点を形成することを含む紫外線発光素子の製造方法。
  17. 前記クラック防止層を形成する時間の間、前記時間のうち少なくとも一部の時間の間に成長チャンバー内の温度が時間の経過と共に下降する、請求項１６に記載の紫外線発光素子の製造方法。
  18. 前記第１導電型半導体層は第１温度で成長し、前記活性層は前記第１温度より低い第２温度で成長し、
    前記クラック防止層は、前記第１温度から第２温度に減温する間に成長する、請求項１７に記載の紫外線発光素子の製造方法。
  19. 前記第１温度から第２温度に減温する間、前記第１導電型半導体層にクラック誘発部分が形成され、
    前記クラック防止層の第１導電型半導体層の格子に連結されない第１格子点は前記クラック誘発部分上に形成される、請求項１８に記載の紫外線発光素子の製造方法。
  20. 前記クラック防止層を形成することは、前記第１導電型半導体層の格子に連結される第２格子点を形成することをさらに含む、請求項１６に記載の紫外線発光素子の製造方法。
  21. 前記クラック防止層を形成することは、前記クラック防止層の形成過程の間に成長チャンバー内にソースを導入することなく、前記第１導電型半導体層を形成するために成長チャンバー内に導入された各ソースのうち残留するソースによって前記クラック防止層が成長することを含む、請求項１６に記載の紫外線発光素子の製造方法。
JP2017551155A 2015-03-31 2016-03-28 紫外線発光素子 Active JP6505248B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020150045557A KR102347387B1 (ko) 2015-03-31 2015-03-31 자외선 발광 소자
KR10-2015-0045557 2015-03-31
PCT/KR2016/003149 WO2016159614A1 (en) 2015-03-31 2016-03-28 Uv light emitting device

Publications (2)

Publication Number Publication Date
JP2018511945A true JP2018511945A (ja) 2018-04-26
JP6505248B2 JP6505248B2 (ja) 2019-04-24

Family

ID=57006211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017551155A Active JP6505248B2 (ja) 2015-03-31 2016-03-28 紫外線発光素子

Country Status (6)

Country Link
US (1) US10374123B2 (ja)
EP (2) EP3926696A1 (ja)
JP (1) JP6505248B2 (ja)
KR (1) KR102347387B1 (ja)
CN (2) CN107534073B (ja)
WO (1) WO2016159614A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107195742B (zh) * 2017-07-17 2019-04-30 圆融光电科技股份有限公司 紫外led的制备方法及紫外led
JP2019036629A (ja) * 2017-08-15 2019-03-07 国立研究開発法人理化学研究所 深紫外発光ダイオードおよびそれを備える電気機器
US11342479B2 (en) * 2018-09-11 2022-05-24 Facebook Technologies, Llc Reducing bowing of materials before wafer-to-wafer bonding for LED manufacturing

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02295133A (ja) * 1989-05-10 1990-12-06 Hitachi Ltd 結晶構造及びその製造方法
JPH04324645A (ja) * 1991-04-24 1992-11-13 Hitachi Cable Ltd 半導体トランジスタ及び半導体トランジスタ用エピタキシャルウエハ
JPH07307521A (ja) * 1994-05-10 1995-11-21 Daido Hoxan Inc 発光素子およびその製法
JPH09148678A (ja) * 1995-11-24 1997-06-06 Nichia Chem Ind Ltd 窒化物半導体発光素子
JPH11121798A (ja) * 1997-10-10 1999-04-30 Toyoda Gosei Co Ltd ＧａＮ系半導体素子及びその製造方法
JPH11121799A (ja) * 1997-10-10 1999-04-30 Toyoda Gosei Co Ltd ＧａＮ系半導体素子及びその製造方法
JP2003017744A (ja) * 2001-06-29 2003-01-17 Shiro Sakai 窒化ガリウム系化合物半導体の製造方法
JP2004179452A (ja) * 2002-11-28 2004-06-24 Shin Etsu Handotai Co Ltd ヘテロエピタキシャルウエーハ
JP2004281553A (ja) * 2003-03-13 2004-10-07 Nippon Telegr & Teleph Corp <Ntt> 発光ダイオード
JP2010263163A (ja) * 2009-05-11 2010-11-18 Sumitomo Electric Ind Ltd 窒化物半導体発光素子
JP2011155241A (ja) * 2010-01-25 2011-08-11 Invenlux Corp 歪平衡発光デバイス及びその製造方法
JP2012160608A (ja) * 2011-02-01 2012-08-23 Ngk Insulators Ltd 半導体素子用のエピタキシャル基板、および半導体素子用エピタキシャル基板の製造方法
US20130146917A1 (en) * 2011-12-09 2013-06-13 Stanley Electric Co., Ltd. Semiconductor light emitting device
US20150083994A1 (en) * 2013-09-23 2015-03-26 Sensor Electronic Technology, Inc. Group III Nitride Heterostructure for Optoelectronic Device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100267839B1 (ko) * 1995-11-06 2000-10-16 오가와 에이지 질화물 반도체 장치
US6695913B1 (en) * 1997-07-10 2004-02-24 Sharp Kabushiki Kaisha III-Nitride optoelectronic semiconductor device containing lattice mismatched III-Nitride semiconductor materials
KR100763829B1 (ko) 2000-06-08 2007-10-05 니치아 카가쿠 고교 가부시키가이샤 반도체 레이저 소자 및 그 제조방법
CN1147010C (zh) * 2000-11-16 2004-04-21 中国科学院半导体研究所 自钝化非平面结三族氮化物半导体器件及其制造方法
US8772060B2 (en) * 2008-09-16 2014-07-08 Toyoda Gosei Co., Ltd. Method for manufacturing group III nitride semiconductor light emitting element, group III nitride semiconductor light emitting element and lamp
US8227791B2 (en) * 2009-01-23 2012-07-24 Invenlux Limited Strain balanced light emitting devices
CN102484047A (zh) * 2009-08-21 2012-05-30 加利福尼亚大学董事会 在异质界面处具有错配位错的部分或完全驰豫合金上的基于半极性氮化物的装置
KR20120079393A (ko) 2011-01-04 2012-07-12 (주)세미머티리얼즈 반도체 발광소자의 제조방법
CN102637793B (zh) * 2011-02-15 2015-08-12 展晶科技(深圳)有限公司 三族氮化合物半导体紫外光发光二极管
JP5874593B2 (ja) 2011-12-23 2016-03-02 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子とその製造方法
JP5319810B2 (ja) 2012-03-08 2013-10-16 株式会社東芝 窒化物半導体層の製造方法
KR20140090801A (ko) * 2013-01-10 2014-07-18 엘지이노텍 주식회사 발광소자
JP6265328B2 (ja) 2013-07-29 2018-01-24 国立大学法人 名古屋工業大学 半導体積層構造およびこれを用いた半導体素子
KR20150015760A (ko) * 2013-08-01 2015-02-11 서울바이오시스 주식회사 발광 소자 제조용 템플릿 및 자외선 발광소자 제조 방법

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02295133A (ja) * 1989-05-10 1990-12-06 Hitachi Ltd 結晶構造及びその製造方法
JPH04324645A (ja) * 1991-04-24 1992-11-13 Hitachi Cable Ltd 半導体トランジスタ及び半導体トランジスタ用エピタキシャルウエハ
JPH07307521A (ja) * 1994-05-10 1995-11-21 Daido Hoxan Inc 発光素子およびその製法
JPH09148678A (ja) * 1995-11-24 1997-06-06 Nichia Chem Ind Ltd 窒化物半導体発光素子
JPH11121798A (ja) * 1997-10-10 1999-04-30 Toyoda Gosei Co Ltd ＧａＮ系半導体素子及びその製造方法
JPH11121799A (ja) * 1997-10-10 1999-04-30 Toyoda Gosei Co Ltd ＧａＮ系半導体素子及びその製造方法
JP2003017744A (ja) * 2001-06-29 2003-01-17 Shiro Sakai 窒化ガリウム系化合物半導体の製造方法
JP2004179452A (ja) * 2002-11-28 2004-06-24 Shin Etsu Handotai Co Ltd ヘテロエピタキシャルウエーハ
JP2004281553A (ja) * 2003-03-13 2004-10-07 Nippon Telegr & Teleph Corp <Ntt> 発光ダイオード
JP2010263163A (ja) * 2009-05-11 2010-11-18 Sumitomo Electric Ind Ltd 窒化物半導体発光素子
JP2011155241A (ja) * 2010-01-25 2011-08-11 Invenlux Corp 歪平衡発光デバイス及びその製造方法
JP2012160608A (ja) * 2011-02-01 2012-08-23 Ngk Insulators Ltd 半導体素子用のエピタキシャル基板、および半導体素子用エピタキシャル基板の製造方法
US20130146917A1 (en) * 2011-12-09 2013-06-13 Stanley Electric Co., Ltd. Semiconductor light emitting device
JP2013122943A (ja) * 2011-12-09 2013-06-20 Stanley Electric Co Ltd 半導体素子とその製造方法
US20150083994A1 (en) * 2013-09-23 2015-03-26 Sensor Electronic Technology, Inc. Group III Nitride Heterostructure for Optoelectronic Device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HAEGER DANIEL A. ET AL.: "384 nm laser diode grown on a (2021) semipolar relaxed AlGaN buffer layer", APPLIED PHYSICS LETTERS, vol. 100, no. 16, JPN6019005645, 19 April 2012 (2012-04-19), US, pages 1 - 161107, ISSN: 0003980801 *

Also Published As

Publication number Publication date
WO2016159614A1 (en) 2016-10-06
EP3278372B1 (en) 2021-08-18
KR20160117012A (ko) 2016-10-10
JP6505248B2 (ja) 2019-04-24
US20180090640A1 (en) 2018-03-29
US10374123B2 (en) 2019-08-06
EP3278372A4 (en) 2018-10-31
CN111129239B (zh) 2024-04-02
EP3278372A1 (en) 2018-02-07
EP3926696A1 (en) 2021-12-22
CN107534073B (zh) 2020-02-07
CN107534073A (zh) 2018-01-02
KR102347387B1 (ko) 2022-01-06
CN111129239A (zh) 2020-05-08

Similar Documents

Publication Publication Date Title
US9871164B2 (en) Nanostructure light emitting device and method of manufacturing the same
US8614454B2 (en) Semiconductor light-emitting device, manufacturing method thereof, and lamp
CN101764185B (zh) 半导体器件以及半导体器件制造方法
KR102538001B1 (ko) 자외선 발광 소자
US20070264733A1 (en) Method of manufacturing vertical gallium nitride-based light emitting diode
JP5060055B2 (ja) 窒化化合物半導体基板及び半導体デバイス
JP6505248B2 (ja) 紫外線発光素子
KR101072200B1 (ko) 발광소자 및 그 제조방법
JP5246236B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2009123836A (ja) 窒化物半導体発光素子
KR100943092B1 (ko) 질화물 반도체 발광다이오드 및 이의 제조방법
JP2009528694A (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法
KR20150015760A (ko) 발광 소자 제조용 템플릿 및 자외선 발광소자 제조 방법
KR101850537B1 (ko) 반도체 소자
KR101072199B1 (ko) 발광소자 및 그 제조방법
KR20130065097A (ko) 발광 소자의 제조 방법
KR101436385B1 (ko) 3족 질화물 반도체 발광소자
KR20160147427A (ko) 자외선 발광소자 및 그 제조방법
JP2008288538A (ja) ＩＩＩ族窒化物発光デバイスのためのｐ型層

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190326

R150 Certificate of patent or registration of utility model

Ref document number: 6505248

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250