KR102538001B1 - 자외선 발광 소자 - Google Patents

자외선 발광 소자 Download PDF

Info

Publication number
KR102538001B1
KR102538001B1 KR1020220079210A KR20220079210A KR102538001B1 KR 102538001 B1 KR102538001 B1 KR 102538001B1 KR 1020220079210 A KR1020220079210 A KR 1020220079210A KR 20220079210 A KR20220079210 A KR 20220079210A KR 102538001 B1 KR102538001 B1 KR 102538001B1
Authority
KR
South Korea
Prior art keywords
layer
nitride
delta
light emitting
type semiconductor
Prior art date
Application number
KR1020220079210A
Other languages
English (en)
Other versions
KR20220100554A (ko
Inventor
박기연
허정훈
한유대
한건우
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020220079210A priority Critical patent/KR102538001B1/ko
Publication of KR20220100554A publication Critical patent/KR20220100554A/ko
Application granted granted Critical
Publication of KR102538001B1 publication Critical patent/KR102538001B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

일 실시예에 따른 자외선 발광 소자는, 성장기판, 성장기판상에 위치하는 제1 도전형 반도체층, 제1 도전형 반도체층 상에 위치하되, Al을 포함하는 제1 질화물층 및 제1 질화물층 상에 위치하며 제1 질화물층의 Al 조성비와 다른 Al 조성비를 갖는 제2 질화물층을 포함하는 제1 스트레스 조절층, 제1 스트레스 조절층 상에 위치하는 활성층, 및 활성층 상에 위치하는 제2 도전형 반도체층을 포함한다. 제1 스트레스 조절층은 제1 질화물층 내에 삽입된 Al 델타층을 포함하고, 성장기판은 제1 질화물 반도체보다 큰 열팽창계수를 갖고, Al 델타층의 Al 조성비는 Al델타층이 삽입되는 제1 질화물층의 Al 조성비보다 크며, Al 델타층은 AlxGa(1-x)N를 포함하고, X는 0.8이상 1이하이며, 활성층은 270nm~315nm에서 피크 파장을 갖는 광을 방출하고, 활성층에 가장 가까운 Al 델타층과 활성층 사이에 적어도 하나의 제2 질화물층이 배치된다.

Description

자외선 발광 소자{UV LIGHT EMITTING DEVICE}
본 발명은 자외선 발광 소자에 관한 것으로, 특히, 스트레스를 조절할 수 있는 층을 포함하여 향상된 결정질의 반도체층을 갖는 자외선 발광 소자에 관한 것이다.
자외선 광을 방출하는 발광 다이오드와 같은 자외선 발광 소자는 상대적으로 짧은 피크 파장의 광(일반적으로, 400nm이하의 피크 파장)을 방출하므로, 질화물 반도체를 이용하여 자외선 발광 소자를 제조하는 경우 발광 영역에 10% 이상의 Al 함량을 갖는 AlGaN을 이용한다. 이러한 자외선 발광 소자에 있어서, n형 및 p형 질화물 반도체층의 밴드갭 에너지가 활성층에서 방출되는 자외선광의 에너지보다 작은 경우, 활성층에서 방출된 자외선광이 발광 소자 내의 n형 및 p형 질화물 반도체층에 흡수될 수 있다. 이 경우에 발광 소자의 발광 효율은 매우 저하된다. 따라서 자외선 발광 소자의 활성층뿐만 아니라, 발광 소자의 광 방출 방향에 위치하는 다른 반도체층, 특히 n형 반도체층도 10% 이상의 Al 함량을 갖는다.
자외선 발광 소자 제조 시, 일반적으로 사파이어 기판을 성장기판으로 이용한다. 그런데 사파이어 기판 상에 10%이상의 Al 함량을 갖는 AlxGa(1-x)N (0.1 ≤ x ≤ 1)층을 성장시키면, 높은 Al 함량으로 인해 열적, 구조적 변형으로 인하여 크랙 또는 브레이킹이 발생한다. 이는 사파이어 기판과 AlxGa(1-x)N (0.1 ≤ x ≤ 1)층 간의 격자 부정합 및/또는 열팽창 계수 차이에서 기인한다. 구체적으로, 상대적으로 큰 열팽창 계수를 갖는 사파이어 기판과 상대적으로 작은 열팽창 계수를 갖는 질화물 반도체 간의 열팽창 계수의 차이로 인하여, 고온으로 질화물 반도체의 성장 시(약 1000℃ 이상)에는 웨이퍼가 오목한 형상으로 보우잉(bowing)된다. 다시 성장 온도를 강하하면, 웨이퍼는 다시 펴지거나, 또는 오히려 볼록한 형상으로 보우잉된다. 이러한 웨이퍼의 보우잉에 의하여, 웨이퍼의 상부로 갈수록 인장 스트레스(tensile stress)가 증가하여, 질화물 반도체에 크랙이 발생한다. 이러한 크랙에 의하여 발광 소자의 제조 수율이 저하되고 생산된 발광 소자의 품질이 악화된다.
본 발명이 해결하고자 하는 과제는, 반도체층에 크랙이 발생하는 확률을 감소시켜, 결정성이 향상된 반도체층을 갖는 자외선 발광 소자를 제공하는 것이다.
본 발명의 일 측면에 따른 자외선 발광 소자는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하되, Al을 포함하는 제1 질화물층 및 상기 제1 질화물층 상에 위치하며 상기 제1 질화물층의 Al 조성비보다 작은 Al 조성비를 갖는 제2 질화물층을 포함하는 제1 스트레스 조절층; 상기 제1 스트레스 조절층 상에 위치하는 활성층; 및 상기 활성층 상에 위치하는 제2 도전형 반도체층을 포함하고, 상기 제1 스트레스 조절층은 상기 제1 질화물층 내에 삽입된 Al 델타층을 포함하고, 상기 Al 델타층이 삽입된 제1 질화물층 하부면의 평균 인장 스트레스는 상기 제1 질화물층의 바로 위에 위치하는 제2 질화물층의 하부면의 평균 인장 스트레스보다 크다.
상기 제1 스트레스 조절층은 상기 제1 질화물층 및 제2 질화물층이 반복 적층된 다층 구조를 가질 수 있고, 상기 제1 스트레스 조절층은 상기 제1 질화물층들 중 적어도 하나의 제1 질화물층 내에 삽입된 상기 Al 델타층을 포함할 수 있으며, 상기 Al 델타층의 Al 조성비는 상기 Al 델타층이 삽입되는 제1 질화물층의 Al 조성비보다 클 수 있다.
또한, 상기 제1 및 제2 질화물층의 반복 적층 구조를 초격자 구조일 수 있다.
상기 Al 델타층은, 상기 제1 질화물층들 중 일 제1 질화물층 내에서, 상기 일 제1 질화물층의 하부에 위치하는 일 제2 질화물층 보다 상기 일 제1 질화물층의 상부에 위치하는 타 제2 질화물층에 더 가깝게 위치할 수 있다.
또한, 상기 Al 델타층은, 상기 일 제1 질화물층 상부에 위치하는 상기 타 제2 질화물층에 접하도록 위치할 수 있다.
상기 Al 델타층은, 상기 제1 질화물층들 내에 주기적으로 삽입되어 위치할 수 있다.
상기 Al 델타층은, 상기 제1 질화물층들 내에 비주기적으로 삽입되어 위치할 수 있다.
상기 Al 델타층은, 상기 제1 질화물층들 중 일부의 제1 질화물층들 내에 삽입될 수 있으며, 상기 Al 델타층들 간의 거리는 활성층에 가까워질수록 감소할 수 있다.
상기 Al 델타층에 있어서, 상기 제1 도전형 반도체층에서 상기 활성층 측으로 향하는 방향에 따라 Al의 조성비가 증가할 수 있다.
상기 제1 질화물층은 AlxGa(1-x)N (0 ＜ x ＜ 1)을 포함할 수 있고, 상기 제2 질화물층은 AlyGa(1-y)N (0 ＜ y ＜ 1)을 포함할 수 있으며, 상기 Al 델타층은 AlzGa(1-z)N (0 ＜ z ≤ 1, y ＜ x ＜ z)를 포함할 수 있다.
나아가, 상기 Al 델타층은 AlzGa(1-z)N (0.8 ≤ z ≤ 1)으로 형성될 수 있다.
상기 제1 도전형 반도체층 하면의 아래에 위치하는 제1 전극 및 상기 제2 도전형 반도체층 상에 위치하는 제2 전극을 포함할 수 있다.
상기 자외선 발광 소자는, 상기 제1 도전형 반도체층의 아래에 위치하는 성장 기판을 더 포함할 수 있고, 상기 성장 기판의 열 팽창 계수는 상기 제1 도전형 반도체층의 열 팽창 계수보다 클 수 있다.
상기 제1 및 제2 질화물층은 각각 5nm 내지 30nm 범위 내의 두께를 가질 수 있다.
상기 활성층은 270 내지 315nm 범위 내의 피크 파장을 갖는 광을 방출할 수 있다.
몇몇 실시예들에서, 상기 자외선 발광 소자는, 상기 제1 도전형 반도체층의 아래에 위치하며 복수의 질화물층을 포함하는 제2 스트레스 조절층을 더 포함할 수 있고, 상기 제2 스트레스 조절층은 상기 복수의 질화물층들 중 적어도 하나의 질화물층 내에 삽입된 Al 델타층을 포함하며, 상기 Al 델타층의 Al 조성비는 상기 Al 델타층이 삽입되는 질화물층의 Al 조성비보다 클 수 있다.
또한, 상기 제2 스트레스 조절층의 복수의 질화물층들 각각의 Al 조성비는, 상기 제1 도전형 반도체층에 가까워질수록 감소할 수 있다.
상기 제1 및 제2 질화물층 각각에 있어서, 각 층의 평균 인장 스트레스는 상기 제1 도전형 반도체층에서 상기 활성층으로 향하는 방향에 따라 증가하되, 상기 제1 도전형 반도체층에서 상기 활성층으로 향하는 방향에 따른 상기 제1 질화물층 내에서의 평균 인장 스트레스 증가율은 상기 제2 질화물층 내에서의 평균 인장 스트레스 증가율보다 클 수 있다.
본 발명의 다른 측면에 따른 자외선 발광 소자는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하되 다층 구조를 포함하며, 상기 다층 구조의 층들 중 적어도 하나의 층에 삽입된 Al 델타층을 포함하는 스트레스 조절층; 상기 스트레스 조절층 상에 위치하는 활성층; 및 상기 활성층 상에 위치하는 제2 도전형 반도체층을 포함하고, 상기 Al 델타층의 격자 상수는 상기 스트레스 조절층의 평균 격자 상수보다 작으며, 상기 스트레스 조절층은, 상기 스트레스 조절층의 평균 조성비와 동일한 조성비를 갖는 단일층에 인가되는 압축 스트레스보다 큰 압축 스트레스를 상기 스트레스 조절층의 상부에 위치하는 다른 층에 인가한다.
상기 Al 델타층은 AlzGa(1-z)N (0.8 ≤ z ≤ 1)으로 형성될 수 있다.
본 발명의 다른 측면에 따른 자외선 발광 소자 제조 방법은, 성장 기판 상에 제1 도전형 반도체층을 형성하고, 상기 제1 도전형 반도체층 상에, Al을 포함하는 제1 질화물층 및 상기 제1 질화물층 상에 위치하며 상기 제1 질화물층의 Al 조성비보다 작은 Al 조성비를 갖는 제2 질화물층을 포함하는 제1 스트레스 조절층을 형성하고; 상기 제1 스트레스 조절층 상에 활성층을 형성하고; 및 상기 활성층 상에 제2 도전형 반도체층을 형성하는 것을 포함하고, 상기 제1 스트레스 조절층을 형성하는 것은, 상기 제1 질화물층 내에 삽입된 Al 델타층을 형성하는 것을 포함하고, 상기 Al 델타층이 삽입된 제1 질화물층 하부면의 평균 인장 스트레스는 상기 제1 질화물층의 바로 위에 위치하는 제2 질화물층의 하부면의 평균 인장 스트레스보다 크다.
상기 제1 스트레스 조절층을 형성하는 것은, 제1 성장 조건에서 상기 제1 질화물층을 성장시키고, 상기 제1 질화물층 상에 제2 성장 조건에서 상기 제2 질화물층을 성장시키는 것을 포함할 수 있고, 상기 Al 델타층은 성장 조건을 상기 제1 성장 조건에서 상기 제2 성장 조건으로 변경하는 시간동안 상기 제1 질화물층 상에 성장될 수 있다.
상기 제1 스트레스 조절층을 형성하는 것은, 제1 성장 조건에서 상기 제1 질화물층을 성장시키고, 제3 성장 조건에서 상기 Al 델타층을 성장시키고, 상기 제1 질화물층 상에 제2 성장 조건에서 상기 제2 질화물층을 성장시키는 것을 포함할 수 있다.
상기 Al 델타층을 성장시키는 것은, 상기 제1 질화물층을 성장시키는 과정 중에 삽입될 수 있다.
상기 스트레스 조절층을 형성하는 것은, 상기 제1 및 제2 질화물층을 반복 적층하는 것을 포함할 수 있고, 상기 Al 델타층은 상기 제1 질화물층들 중 적어도 하나 내에 삽입될 수 있다.
또한, 상기 Al 델타층은 상기 제2 질화물층에 접할 수 있다.
상기 제1 및 제2 질화물층은 초격자 구조를 갖도록 반복 적층될 수 있다.
상기 제조 방법은, 상기 제1 도전형 반도체층을 형성하기 전에, 상기 성장 기판 상에 위치하며, 복수의 질화물층들을 포함하는 제2 스트레스 조절층을 형성하는 것을 더 포함할 수 있고, 상기 제2 스트레스 조절층을 형성하는 것은, 상기 복수의 질화물층들 중 적어도 하나의 질화물층 내에 삽입되는 Al 델타층을 형성하는 것을 포함할 수 있다.
본 발명에 따르면, 제1 도전형 반도체층 상에 위치하는 스트레스 조절층을 포함하는 자외선 발광 소자가 제공된다. 스트레스 조절층은 반도체층들 내에 압축 스트레스가 완화되는 것, 즉 인장 스트레스가 증가하는 것을 방지하여, 제1 도전형 반도체층의 상부, 활성층 및 제2 도전형 반도체층에 크랙이 발생하는 것을 방지할 수 있다. 이에 따라, 자외선 발광 소자 제조 수율을 증가시킬 수 있으며, 제조된 자외선 발광 소자의 결정 품질을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 자외선 발광 소자를 설명하기 위한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 스트레스 조절층의 구조를 설명하기 위한 확대 단면도이다.
도 3a는 발광 소자 제조 과정에서의 웨이퍼의 보우잉(bowing)을 설명하기 위한 모식도들이고, 도 3b 및 도 3c는 본 발명의 실시예들에 따른 스트레스 조절층에서의 평균 스트레스 변화를 설명하기 위한 단면도들 및 그래프들이다.
도 4 내지 도 6은 본 발명의 실시예들에 따른 스트레스 조절층의 구조들을 설명하기 위한 확대 단면도들이다.
도 7a 및 도 7b는 본 발명의 다른 실시예에 따른 자외선 발광 소자를 설명하기 위한 단면도들이다.
도 8은 본 발명의 다른 실시예에 따른 발광 소자를 설명하기 위한 단면도이다.
도 9는 본 발명의 다른 실시예에 따른 발광 소자를 설명하기 위한 단면도이다.
도 10은 본 발명의 다른 실시예에 따른 발광 소자를 설명하기 위한 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 있는 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
이하 설명되는 반도체층들에 대한 각 조성비, 성장 방법, 성장 조건, 두께 등은 예시에 해당하며, 하기 기재된 바에 따라 본 발명이 제한되는 것은 아니다. 예를 들어, AlGaN로 표기되는 경우, Al과 Ga의 조성비는 통상의 기술자의 필요에 따라 다양하게 적용될 수 있다. 또한, 이하 설명되는 반도체층들은 이 기술 분야의 통상의 지식을 가진 자(이하, "통상의 기술자")에게 일반적으로 알려진 다양한 방법을 이용하여 성장될 수 있으며, 예를 들어, MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy) 또는 HVPE(Hydride Vapor Phase Epitaxy) 등의 기술을 이용하여 성장될 수 있다. 다만, 이하 설명되는 실시예들에서는, 반도체층들이 MOCVD를 이용하여 동일한 챔버 내에서 성장된 것으로 설명된다. 반도체층들의 성장 과정에서, 챔버 내에 유입되는 소스들은 통상의 기술자에게 알려진 소스를 이용할 수 있으며, 예를 들어, Ga 소스로서 TMGa, TEGa 등을 이용할 수 있고, Al 소스로서 TMAl, TEAl 등을 이용할 수 있으며, In 소스로서 TMIn, TEIn 등을 이용할 수 있으며, N 소스로서 NH3를 이용할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
또한, 후술하는 몇몇 실시예들에서, 단일의 자외선 발광 소자를 제조하는 방법으로 설명하는 경우에도, 이러한 실시예들은 수 인치 이상의 크기를 갖는 기판 상에 복수의 발광 소자 제조를 위한 웨이퍼를 제조하는 경우에도 동일하게 적용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 자외선 발광 소자를 설명하기 위한 단면도이고, 도 2 내지 도 5는 본 발명의 실시예들에 따른 스트레스 조절층의 구조를 설명하기 위한 확대 단면도이다.
도 1을 참조하면, 본 실시예의 자외선 발광 소자는, 제1 도전형 반도체층(130), 스트레스 조절층(140), 활성층(150) 및 제2 도전형 반도체층(160)을 포함한다. 또한, 상기 자외선 발광 소자는, 성장 기판(110) 및 버퍼층(120)을 더 포함할 수 있다.
성장 기판(110)은 자외선 발광 소자의 기저부에 위치할 수 있다. 성장 기판(110)은 질화물 반도체층을 성장시킬 수 있는 기판이면 한정되지 않으며, 예를 들어, 사파이어 기판, 실리콘 카바이드 기판, 스피넬 기판, 또는 GaN 기판이나 AlN 기판과 같은 질화물 기판 등일 수 있다. 특히, 본 실시예에 있어서, 성장 기판(110)은 사파이어 기판일 수 있다. 특히, 본 실시예의 성장 기판(110)은, 성장 기판(110) 상에 성장되는 질화물 반도체층들보다 작은 열팽창 계수를 가질 수 있다.
성장 기판(110)은 필요에 따라 제거될 수도 있다. 예를 들어, 성장 기판(110) 상에 반도체층들의 성장이 완료된 후, 발광 소자의 구조에 따라 성장 기판(110)은 상기 반도체층들로부터 분리되어 제거될 수도 있다.
버퍼층(120)은 다른 반도체층들이 성장될 수 있도록 핵층 역할을 할 수 있고, 또한 사파이어 기판과 후술하여 성장되는 다른 반도체층들 간의 격자상수의 차이에 의한 스트레스를 완화시키는 역할을 할 수 있다. 특히, 성장 기판(110)이 사파이어 기판과 같이 질화물 반도체와 이종의 기판인 경우, 버퍼층(120)에 의해 단결정 질화물 반도체가 원활하게 성장될 수 있다.
버퍼층(120)은 Ga을 포함할 수 있고, 예를 들어, GaN을 포함할 수 있다. 상기 GaN층은 성장 기판(110) 상에 약 25nm 이하의 두께로 성장될 수 있으며, 약 600℃의 온도 및 600 Torr의 압력에서 성장될 수 있다. 또한, 상기 GaN층은 2D 성장층 및 3D 성장층을 포함할 수 있다. 본 실시예에 있어서, 버퍼층(120)이 GaN을 포함하는 질화물 반도체로 형성됨으로써, 레이저 리프트 오프를 통한 성장 기판(110)의 분리 공정이 더욱 용이해 질 수 있다.
또한, 버퍼층(120)은 상기 GaN층 상에 위치하는 언도프트층을 더 포함할 수 있다. 상기 언도프트층은 GaN을 포함할 수 있으며, 성장 챔버 내에 Ga 소스 및 N 소스를 도입하여, 약 900 내지 1100℃ 온도 및 약 200Torr의 압력에서 성장될 수 있다. 이때, 상기 언도프트층은 약 1 내지 1.2㎛의 두께로 성장될 수 있다. 이와 달리, 상기 언도프트층은 Al을 더 포함할 수도 있고, 이 경우, 레이저 리프트 오프 공정에서 상기 언도프트층이 레이저를 흡수할 수 있도록, Al의 함량이 조절될 수 있다. 예를 들어, 상기 언도프트층은 약 40% 이하의 Al을 포함할 수 있고, 바람직하게는 20% 이하의 Al을 포함할 수 있다.
본 실시예에 따른 발광 소자에 있어서, 성장 기판(110) 상에 Ga을 포함하는 버퍼층(120)을 성장시킴으로써, 후술하는 성장 기판(110) 분리 공정에서 조사된 레이저가 버퍼층(120), 특히 언도프트층에 흡수될 수 있다. 따라서, 본 실시예의 발광 소자 제조 시, 레이저 리프트 오프를 이용한 성장 기판(110)의 분리가 용이해질 수 있다. 또한, 성장 기판(110) 상에 성장된 GaN는 AlN에 비해 결정 결함 밀도가 작다. 따라서, 상대적으로 결정성이 우수한 GaN을 포함하는 버퍼층(120)을 n형 반도체층의 성장 전에 형성함으로써, n형 반도체층을 성장시키기 전에 AlN층을 성장시키는 종래의 경우에 비해 전체적인 발광 다이오드의 결정성을 향상시킬 수 있다.
한편, 버퍼층(120)은 필요에 따라 생략될 수도 있고, 발광 소자의 제조 과정에서 성장 기판(110)의 분리 후 추가적으로 제거될 수도 있다.
제1 도전형 반도체층(130)은 Al을 포함하는 질화물 반도체를 포함할 수 있다. 예컨대, 제1 도전형 반도체층(130)은 Al 소스를 포함하는 Ⅲ족 원자 소스, N 소스, 및 도펀트 소스를 성장챔버 내에 공급하여 성장시킬 수 있다. 예를 들어, Ⅲ족 원자 소스로서 TMAl 및 TMGa, N소스로서 NH3 및 도펀트 소스로서 실란(silane)을 성장 챔버 내에 도입함으로써, 제1 도전형 반도체층(130)을 성장시킬 수 있다. 이때, 성장 챔버의 성장 온도는 약 1050 내지 1150℃의 범위 내일 수 있다. 성장 챔버 내의 성장 압력은 제한되지 않으나, 예컨대, 약 200Torr일 수 있다. 또한, 제1 도전형 반도체층(130)의 Al 조성비는 제한되지 않으며, 활성층(150)에서 방출하는 광의 피크 파장에 따라 다양하게 조절될 수 있다. 예를 들어, 제1 도전형 반도체층(130)의 Al 조성비는 0.2 이상일 수 있으며, 나아가, 0.4 이상일 수 있다. 성장된 제1 도전형 반도체층(130)은 Si를, 예컨대, 1×1018 cm-1 이상의 농도로 포함하여, n형의 도전형을 가질 수 있다. 다만, 제1 도전형 반도체층(130)의 도펀트가 Si에 한정되는 것은 아니며, Ge, C, Sn 등 다양한 도펀트를 포함할 수 있다.
한편, 제1 도전형 반도체층(130)은 단일층 또는 다중층으로 이루어질 수 있다. 제1 도전형 반도체층(130)이 다중층으로 이루어지는 경우, 제1 도전형 반도체층(130)은 컨택층, 클래드층 등을 포함할 수 있고, 나아가, 초격자층을 포함할 수도 있다.
스트레스 조절층(140)은 제1 도전형 반도체층(130) 상에 위치한다. 스트레스 조절층(140)은 복수의 층으로 이루어질 수 있으며, 서로 다른 조성비, 특히, 서로 다른 Al 조성비를 갖는 적어도 두 종류의 층이 적층된 구조를 포함할 수 있다. 또한, 스트레스 조절층(140)은 서로 다른 Al 조성비를 갖는 적어도 두 종류의 층이 주기적으로 적층된 초격자 구조를 포함할 수도 있다. 나아가, 스트레스 조절층(140)은 Al의 조성비가 상대적으로 높은 Al 델타층(145)을 더 포함한다. 스트레스 조절층(140)은 압축 스트레스(compressive stress)가 발생하도록 하여, 제1 도전형 반도체층(130)의 인장 스트레스(tensile stress)가 증가하는 정도를 완화시키거나, 나아가, 제1 도전형 반도체층(130) 표면의 평균 스트레스를 압축 스트레스가 되도록 할 수 있다. 특히, 스트레스 조절층(140)은, 단순히 벌크 형태로 형성된 층에 비해, 그 상부에 위치하는 다른 층(예를 들어, 활성층(150))에 인가되는 압축 스트레스를 증가시킬 수 있다.
또한, Al 델타층(145)의 격자 상수는 상기 스트레스 조절층(140)의 평균 격자 상수보다 작다. 이러한 스트레스 조절층(140)의 다층 구조 및 Al 델타층(145)은 스트레스 조절층(140)의 평균 조성비와 동일한 조성비를 갖는 단일층에 인가되는 압축 스트레스보다 큰 압축 스트레스를 스트레스 조절층(140)의 상부에 위치하는 다른 층(예를 들어, 활성층(150) 및 제2 도전형 반도체층(160)에 인가할 수 있다.
이하, 도 2 내지 도 6c를 참조하여, 다양한 실시예들에 따른 스트레스 조절층(140)에 관하여 상세하게 설명한다.
먼저, 도 2는 본 발명의 일 실시예에 따른 스트레스 조절층의 구조를 설명하기 위한 확대 단면도이다.
도 2를 참조하면, 스트레스 조절층(140)은 서로 다른 Al 조성비를 갖는 적어도 두 층이 적층된 구조를 포함한다. 구체적으로, 스트레스 조절층(140)은 제1 질화물층(141) 및 제1 질화물층(141) 상에 위치하는 제2 질화물층(143)을 포함할 수 있다. 이때, 제1 질화물층(141)의 Al 조성비는 제2 질화물층(143)의 Al 조성비보다 크다. 나아가, 스트레스 조절층(140)은 제1 및 제2 질화물층(141, 143)이 주기적으로 적층된 구조를 포함할 수 있으며, 이때, 제1 및 제2 질화물층(141, 143)은 초격자 구조로 형성될 수 있다. 이에 따라, 제1 질화물층(141)과 제2 질화물층(143)이 반복 적층된 구조에 따른 밴드갭 에너지 다이어그램으로 볼 때, 에너지 우물층과 장벽층이 복수로 형성된 구조가 제공될 수 있다. 이 경우, 제1 질화물층(141)은 장벽층에 대응할 수 있으며, 제2 질화물층(143)은 우물층에 대응할 수 있다.
한편, 제1 질화물층(141)과 제2 질화물층(143)은 각각 서로 다른 조성비를 갖는 AlGaN을 포함할 수 있다. 일 실시예에서, 제1 질화물층(141)은 AlxGa(1-x)N층(0＜x＜1)을 포함할 수 있고, 제2 질화물층(143)은 AlyGa(1-y)N층(0＜y＜1, y＜x)을 포함할 수 있다. 제1 및 제2 질화물층(141, 143)은 성장 시 각각 다른 유량의 Ⅲ족 원자 소스를 성장 챔버 내에 도입함으로써 다른 조성비를 갖도록 성장될 수 있다. 또 다른 실시예에서, 제1 및 제2 질화물층(141, 143)은 성장 시 소스 유량은 동일하게 유지하되, 성장 압력을 서로 다르게 하여, 서로 다른 조성비를 갖도록 성장될 수도 있다. 이때, 성장 챔버 내의 압력 외에 다른 성장 조건이 모두 동일한 경우, 압력이 낮을수록 AlGaN층의 Al 조성비는 증가한다. 또한, 제1 및 제2 질화물층(141, 143)은 n형 도펀트를 더 포함하여 n형으로 도핑될 수도 있고, 또는 언도프트 상태일 수도 있다.
나아가, 스트레스 조절층(140)은 상대적으로 높은 Al 조성비를 갖는 Al 델타층(145)을 포함한다. Al 델타층(145)은 상기 서로 다른 Al 조성비를 갖는 적어도 두 층들 중, Al 조성비가 더 큰 층 내에 삽입되어 위치할 수 있다. 본 실시예에 있어서, Al 델타층(145)은 제1 질화물층(141) 내에 삽입된 형태로 위치할 수 있고, Al 델타층(145)의 Al 조성비는 제1 질화물층(141)의 Al 조성비보다 크다.
구체적으로, 도 2에 도시된 바와 같이, Al 델타층(145)은 제1 질화물층(141) 내에서, 상기 제1 질화물층(141)의 상부에 위치하는 제2 질화물층(143)에 거의 접할 수 있다. 따라서, 본 실시예에서, Al 델타층(145)은, Al 델타층(145)이 위치하는 각 제1 질화물층(141)의 최상부에 위치할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, Al 델타층(145)은 그 상부에 위치하는 제2 질화물층(143)으로부터 이격될 수 있다. 예를 들어, 도 4의 스트레스 조절층(140a)에 도시된 바와 같이, Al 델타층(145)은 제1 질화물층(141) 내에 위치하되, 상기 제1 질화물층(141)의 상부에 위치하는 제2 질화물층(143)과 이격되어 배치될 수 있다. 다만, 이 경우에도, Al 델타층(145)은, 상기 Al 델타층(145)이 삽입된 제1 질화물층(141)의 하부에 위치하는 일 제2 질화물층(143)보다 상기 Al 델타층(145)이 삽입된 제1 질화물층(141)의 상부에 위치하는 타 제2 질화물층(143)에 더 가깝게 위치할 수 있다. 상대적으로 높은 Al 조성비를 갖는 Al 델타층(145)이 제1 질화물층(141)보다 낮은 Al 조성비를 갖는 제2 질화물층(143)에 가깝게 위치함으로써, 스트레스 조절층(140)에 의한 스트레스 완화 방지 효과(즉, 압축 스트레스 인자를 증가시켜 인장 스트레스의 증가를 방지하는 효과)를 더욱 향상시킬 수 있다.
또한, Al 델타층(145)은 Al을 포함하는 질화물 반도체를 포함할 수 있고, 몇몇 실시예들에서 Al 델타층(145)은 AlzGa(1-z)N (0＜z≤1)를 포함할 수 있다. 이때, Al 조성비 z 는, 예컨대, 0.8 이상 1 이하일 수 있다. Al 델타층(145)이 0.8 이상의 Al 조성비를 갖도록 형성됨으로써, Al 델타층(145)에 의한 스트레스 조절 효과를 더욱 향상시킬 수 있다. 다만, 본 발명이 상술한 Al 조성비에 한정되는 것은 아니다. 또한, Al 델타층(145)은 수 nm 정도의 두께를 가질 수 있다.
본 실시예에 따르면, 스트레스 조절층(140)이 초격자 구조를 포함하고, Al 델타층(145)을 포함하여, 제1 도전형 반도체층(130) 상부 영역의 스트레스가 인장 스트레스로 완화되는 것을 방지하여 크랙이 발생하는 것을 방지할 수 있다. 이와 관련하여, 도 3a 내지 도 3c를 참조하여, 더욱 상세하게 설명한다. 도 3a는 발광 소자 제조 과정에서의 웨이퍼의 보우잉(bowing)을 설명하기 위한 모식도들이고, 도 3b 및 도 3c는 본 발명의 실시예들에 따른 스트레스 조절층에서의 평균 스트레스 변화를 설명하기 위한 단면도들 및 그래프들이다.
먼저, 도 3a의 (a)를 참조하면, 성장 기판(110) 상에 반도체층들이 성장되는 웨이퍼(100)는, 제1 도전형 반도체층(130)의 성장 과정에서 상부가 오목한 형태로 보우잉된다. 이는 성장 기판(110)은 질화물 반도체보다 큰 열팽창 계수를 갖기 때문이며, 제1 도전형 반도체층(130) 성장 전에 제1 도전형 반도체층(130)보다 낮은 온도에서 성장되는 층(예컨대, 버퍼층(120))이 존재하는 경우에 상기 보우잉 현상이 특히 심화될 수 있다. 이어서, 도 3a의 (b)를 참조하면, 제1 도전형 반도체층(130) 성장 후, 활성층(150)은 제1 도전형 반도체층(130)보다 낮은 온도에서 성장되므로, 활성층(150)의 성장 과정에서 웨이퍼(100)의 보우잉 정도는 감소한다. 이후, 도 3a의 (c)를 참조하면, 반도체층들의 성장이 완료된 후, 전극 형성 공정 과정에 대응하는 온도로 웨이퍼(100)의 온도가 감소되거나, 웨이퍼(100)가 상온으로 감온되는 경우, 웨이퍼(100)는 상부가 볼록한 형태로 보우잉된다. 이는 상술한 바와 같이, 질화물 반도체층과 성장 기판(110)의 열팽창 계수의 차이에 기인한다.
웨이퍼(100)가 볼록한 형태로 보우잉되면, 성장 기판(110) 상에 위치하는 질화물 반도체층들에는 인장 스트레스가 발생한다. 이러한 인장 스트레스는 웨이퍼(100)의 상부로 갈수록 커져, 반도체층에 크랙을 유발한다. 특히, 상대적으로 두꺼운 두께를 갖는 제1 도전형 반도체층(130)에서 크랙이 발생할 수 있고, 제1 도전형 반도체층(130)에 발생된 크랙은 활성층(150) 및 제2 도전형 반도체층(160)에 전파되어 반도체층의 결정성을 악화시킨다. 나아가, 발광 소자 제조 수율을 떨어뜨리며 제조된 발광 소자의 신뢰성을 감소시킬 수 있다. 따라서 제1 도전형 반도체층(130)의 상부 영역에 압축 스트레스 인자를 강화시켜, 인장 스트레스의 증가로 인한 크랙을 방지할 수 있다.
도 3b를 참조하여, 본 실시예의 스트레스 조절층(140)에 의한 압축 스트레스 인자 강화 및 인장 스트레스의 감소를 설명한다. 도 3b의 우측에 도시된 그래프는 스트레스 조절층(140)의 성장 방향에 따른 평균 스트레스(σm)를 도시한다. 도 3b에 도시된 압축(compressive) 스트레스 및 인장(tensile) 스트레스는 특정 수치를 의미하는 것은 아니며, 스트레스 인자를 상대적으로 비교하기 위한 것이다. 따라서, 압축 스트레스와 인장 스트레스의 중간 값 0은 그 층에 인가되는 스트레스가 0인 것을 의미하는 것은 아니며, 상대적인 스트레스 인자를 비교하기 위한 기준 값에 해당한다.
도 3b 그래프의 L1선은 스트레스 조절층(140)이 단일층으로 이루어진 경우에 평균 스트레스의 변화를 모식적으로 나타내며, L2선은 스트레스 조절층(140)이 다층 적층 구조, 특히, 초격자층으로 형성된 경우에 평균 스트레스 변화를 모식적으로 나타낸다. 제1 질화물층(141)은 제2 질화물층(143)에 비해 큰 Al 조성비를 가지므로, 제1 질화물층(141)의 격자상수는 제2 질화물층(143)의 격자상수보다 작다. 먼저, 하부에 제1 질화물층(141)이 위치하고, 상부에 제2 질화물층(143)이 위치하는 제1 계면(IF1)에서, 제2 질화물층(143)의 격자상수가 더 크므로 상기 제1 계면(IF1)의 상부에는 압축 스트레스가 발생한다. 제1 계면(IF1)에서 상부로 향하는 방향에 따라, 인장 스트레스가 증가한다. 이후, 하부에 제2 질화물층(143)이 위치하고, 상부에 제1 질화물층(141)이 위치하는 제2 계면(IF2)에서, 제1 질화물층(141)의 격자상수가 더 작으므로 상기 제2 계면(IF2)의 상부에는 인장 스트레스가 발생한다. 그런데 스트레스 조절층(140)에는 상부방향으로 갈수록 증가하는 인장 스트레스가 지속적으로 인가되는 상태이므로, 제1 계면(IF1)에서 증가하는 압축 스트레스의 크기(절댓값)는 제2 계면(IF2)에서 증가하는 인장 스트레스의 크기(절댓값)보다 크다. 따라서, 제1 및 제2 질화물층(141, 143)이 반복 적층된 스트레스 조절층(140)은 단일층으로 이루어진 스트레스 조절층에 비해 상부로 갈수록 인장 스트레스의 크기가 작아진다. 이와 같이, 초격자 구조를 갖는 스트레스 조절층(140)은 제1 도전형 반도체층(130) 상부 영역의 인장 스트레스 크기를 감소시킬 수 있다. 한편, 제2 계면(IF2) 상부에서 인장 스트레스가 증가하더라도, 제1 질화물층(141) 및 제2 질화물층(143)의 두께는 매우 얇기 때문에(수 내지 수십 nm 두께) 이 부분에서 크랙은 발생하지 않는다.
도 3c를 참조하여, 본 실시예의 Al 델타층(145)을 포함하는 스트레스 조절층(140)에 의한 압축 스트레스 인자 강화 및 인장 스트레스의 감소를 설명한다. 도 3c의 우측에 도시된 그래프는 스트레스 조절층(140)의 성장 방향에 따른 평균 스트레스(σm)를 도시한다. 도 3b에 도시된 압축(compressive) 스트레스 및 인장(tensile) 스트레스는 특정 수치를 의미하는 것은 아니며, 스트레스 인자를 상대적으로 비교하기 위한 것이다. 따라서, 압축 스트레스와 인장 스트레스의 중간 값 0은 그 층에 인가되는 스트레스가 0인 것을 의미하는 것은 아니며, 상대적인 스트레스 인자를 비교하기 위한 기준 값에 해당한다.
도 3b 그래프의 L2선은 Al 델타층(145)을 포함하지 않는 스트레스 조절층(140)의 경우에 평균 스트레스의 변화를 모식적으로 나타내며, L3선은 Al 델타층(145)을 포함하는 스트레스 조절층(140)의 경우에 평균 스트레스 변화를 모식적으로 나타낸다. 제1 질화물층(141)은 제2 질화물층(143)에 비해 큰 Al 조성비를 가지므로, 제1 질화물층(141)의 격자상수는 제2 질화물층(143)의 격자상수보다 작다. 또한, Al 델타층(145)은 제1 질화물층(141)보다 큰 Al 조성비를 가지므로, Al 델타층(145)의 격자상수는 제1 질화물층(141)의 격자상수보다 작다.
먼저, 제1 계면(IF1) 및 제2 계면(IF2)에서의 평균 스트레스(σm)의 변화는 도 3b와 대체로 유사하므로 상세한 설명은 생략한다. 하부에 제1 질화물층(141)이 위치하고, 상부에 Al 델타층(145)이 위치하는 제3 계면(IF3)에서, 제1 질화물층(141)의 격자상수가 더 크므로 상기 제3 계면(IF3)의 상부에는 인장 스트레스가 발생한다. 제3 계면(IF3)에서 상부로 향하는 방향에 따라, 인장 스트레스가 증가한다. 이후, 하부에 Al 델타층(145)이 위치하고, 상부에 제2 질화물층(143)이 위치하는 제4 계면(IF4)에서, Al 델타층(145)의 격자상수가 더 작으므로 상기 제4 계면(IF4)의 상부에는 압축 스트레스가 발생한다. 그런데 스트레스 조절층(140)에는 상부방향으로 갈수록 증가하는 인장 스트레스가 지속적으로 인가되는 상태이므로, 제4 계면(IF4)에서 증가하는 압축 스트레스의 크기(절댓값)는 제3 계면(IF3)에서 증가하는 인장 스트레스의 크기(절댓값)보다 크다. 따라서, Al 델타층(145)을 포함하는 스트레스 조절층(140)은, Al 델타층(145)을 포함하지 않는 스트레스 조절층에 비해 상부로 갈수록 인장 스트레스의 크기가 작아진다. 이와 같이, Al 델타층(145)을 포함하는 스트레스 조절층(140)은 제1 도전형 반도체층(130) 상부 영역의 인장 스트레스 크기를 더욱 감소시킬 수 있다. 한편, 제3 계면(IF3) 상부에서 인장 스트레스가 증가하더라도, Al 델타층(145)의 두께는 매우 얇기 때문에(수nm 두께) 이 부분에서 크랙은 발생하지 않는다.
다시 도 2를 참조하면, Al 델타층(145)은 스트레스 조절층(140) 내에 주기적 또는 비주기적으로 삽입될 수 있다. 일 실시예에 있어서, Al 델타층(145)은 제1 및 제2 질화물층(141, 143)이 반복 적층된 구조 내에 소정 주기로 삽입될 수 있다. 예를 들어, 도 2에 도시된 바와 같이, Al 델타층(145)은 제1 및 제2 질화물층(141, 143)이 반복 적층 주기의 3주기 마다 규칙적으로 삽입될 수 있다. 이때, Al 델타층(145)이 삽입되는 주기는 제한되지 않는다.
또한, 다른 실시예들에 있어서, Al 델타층(145)은 제1 및 제2 질화물층(141, 143)이 반복 적층된 구조 내에 비주기적으로 삽입될 수 있다. 예를 들어, 도 5에 도시된 바와 같이, Al 델타층(145)은 제1 및 제2 질화물층(141, 145)의 반복 적층 주기에 관계없이, 불규칙적으로 제1 질화물층(141) 내에 삽입될 수 있다.
또한, Al 델타층(145)은 스트레스 조절층(140) 내의 제1 질화물층(141)들 중 일부의 제1 질화물층(141) 내에 삽입되되, Al 델타층(145) 간의 거리는 상부로 갈수록(활성층(150)에 가까워질수록) 감소하도록 Al 델타층(145)들이 배치될 수 있다. 예를 들어, 도 6에 도시된 바와 같이, 제1 질화물층(141)들 내에 위치하는 제1 내지 제4 Al 델타층(145a 내지 145d)이 존재하는 경우, 제1 Al 델타층(145a)과 제2 Al 델타층(145b)의 거리는 D1, 제2 Al 델타층(145b)과 제3 Al 델타층(145c)의 거리는 D2, 및 제3 Al 델타층(145c)과 제4 Al 델타층(145d)의 거리는 D3로 정의한다. 이때, D1은 D2보다 크며, D2는 D3보다 클 수 있다. 이와 같이, Al 델타층(145)들 간의 거리가 상부로 갈수록 감소하는 경우, 스트레스 조절층(140) 상부 영역의 인장 스트레스 크기를 더욱 감소시킬 수 있다.
나아가, 몇몇 실시예들에서, Al 델타층(145)은 Al 농도가 변화하는 Al 농도 구배를 가질 수 있다. 일 Al 델타층(145) 내에서, Al 농도는 활성층(150)에 가까워지는 방향으로 갈수록 Al 의 농도가 증가할 수 있다. Al 델타층(145) 내에서 Al의 농도가 증가하므로, Al 델타층(145)의 하면(제3 계면(IF3))에서 제1 질화물층(141)과 Al 델타층(145) 간의 격자 부정합을 감소시킬 수 있다. 이에 따라, 제3 계면(IF3)에서 증가하는 인장 스트레스의 크기를 감소시킬 수 있다.
그뿐만 아니라, 복수의 Al 델타층(145)들 간의 Al 농도는 서로 다를 수 있다. 예컨대, 상대적으로 하부에 위치하는 Al 델타층(145)의 Al 농도가 상대적으로 상부에 위치하는 Al 델타층(145)의 Al 농도보다 낮을 수 있다. 상대적으로 활성층(150)에 가까운 위치에 높은 Al 농도를 갖는 Al 델타층(145)을 배치함으로써, 활성층(150)에 크랙이 발생하는 것을 더욱 효과적으로 방지할 수 있다.
다시 도 1을 참조하면, 활성층(150)은 스트레스 조절층(140) 상에 위치한다.
활성층(150)은 (Al, Ga, In)N을 포함할 수 있고, 질화물 반도체의 조성비를 조절하여 원하는 자외선 영역의 피크 파장을 갖는 광을 방출할 수 있다. 예컨대, 활성층(150)은 약 270 내지 315nm의 피크 파장을 갖는 광을 방출할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 활성층(150)은 서로 교대로 적층된 장벽층들(미도시)과 우물층들(미도시)을 포함하여 다중양자우물구조(MQW)로 형성될 수 있다. 예를 들어, 약 700 내지 900℃의 온도 조건 및 약 100 내지 400 Torr의 압력 조건에서 Al을 포함하는 질화물 반도체로 형성된 장벽층들과 우물층들을 형성함으로써, 활성층(150)이 제공될 수 있다. 나아가, 활성층(150)의 장벽층 및/또는 우물층은 In을 포함할 수 있고, 예컨대, AlInGaN과 같은 4성분계 질화물 반도체로 형성될 수 있다.
덧붙여, 활성층(150)의 장벽층들 중 제1 도전형 반도체층(130)에 가장 가까이 위치하는 장벽층은 다른 장벽층들에 비해 Al 함량이 더 높을 수 있다. 제1 도전형 반도체층(130)에 가장 가까운 장벽층을 다른 장벽층들보다 더 큰 밴드갭을 갖도록 형성함으로써 전자의 이동 속도를 감소시켜 전자의 오버플로우를 효과적으로 방지할 수 있다.
제2 도전형 반도체층(160)은 활성층(150) 상에 위치한다. 제2 도전형 반도체층(160)은 약 900 내지 1000℃의 온도 및 약 100 내지 400Torr의 압력에서 Ⅲ 원자 소스, N 소스 및 도펀트 소스를 챔버 내로 도입하여, 약 0.2㎛ 이하의 두께로 형성될 수 있다. 제2 도전형 반도체층(160)은 AlGaN 또는 GaN과 같은 질화물 반도체를 포함할 수 있고, Mg과 같은 불순물을 더 포함하여 p형으로 도핑될 수 있다.
나아가, 제2 도전형 반도체층(160)은 오믹 컨택 저항을 낮추기 위한 델타 도핑층(미도시)을 더 포함할 수 있고, 전자차단층(미도시)을 더 포함할 수도 있다. 상기 전자차단층은 AlGaN층을 포함할 수 있다. 또한, 전자차단층은 제1 전자차단층(미도시), 및 상기 제1 전자차단층 상에 위치하는 제2 전자차단층(미도시)을 포함할 수 있고, 상기 제1 전자차단층은 제2 전자차단층보다 높은 Al 조성비를 가질 수 있다.
한편, 상술한 제1 도전형 반도체층(130), 활성층(150) 및 제2 도전형 반도체층(160)은 추가적인 층들을 더 포함할 수 있다. 예를 들어, 상기 반도체층들(130, 150, 160)은 초격자층, 고농도 도핑층 등을 더 포함하여, 발광 소자의 결정성 및 발광 효율을 향상시킬 수 있다.
본 실시예의 자외선 발광 소자는, 성장 기판(110) 상에 제1 도전형 반도체층(130), 스트레스 조절층(140), 활성층(150) 및 제2 도전형 반도체층(160)을 형성하여 제조될 수 있다. 또한, 상기 자외선 발광 소자 제조 방법은, 제1 도전형 반도체층(130)의 형성 전에, 버퍼층(120)을 형성하는 것을 더 포함할 수 있다. 각 반도체층은 MOVCD 챔버 내에서 성장될 수 있으며, Ⅲ족 원자 소스, N 소스, 및 도펀트 소스를 성장챔버 내에 공급하여 성장시킬 수 있다.
특히, 스트레스 조절층(140)을 형성하는 것은, 질화물층 다층 구조를 성장하는 것을 포함할 수 있고, 이때, 다층 구조의 적어도 한 층에 삽입된 Al 델타층(145)을 형성하는 것을 포함할 수 있다. 이때, Al 델타층(145)은, 하나의 질화물층을 성장시키고 다른 질화물층을 성장시키기 위해 성장 챔버 내의 성장 조건을 변경시키는 시간동안 상기 성장 챔버 내에 잔류하는 소스들에 의해 형성될 수 있다. 또한 이와 달리, Al 델타층(145)을 형성하기 위한 소스들을 의도적으로 성장 챔버 내에 도입하여 성장시킬 수도 있다.
예를 들어, 스트레스 조절층(140)을 형성하는 것은, 제1 성장 조건에서 Al 및 Ga을 포함하는 Ⅲ족 원자 소스 및 N 소스를 성장챔버 내에 도입하여 제1 질화물층(141)을 성장시키고, 이후, 성장 조건을 제2 성장 조건으로 변경하여 Al 및 Ga을 포함하는 Ⅲ족 원자 소스 및 N 소스를 성장챔버 내에 도입하여 제2 질화물층(143)을 성장시키는 것을 포함할 수 있다. 나아가, 스트레스 조절층(140)을 형성하는 것은, 상기 제1 조건에서 제2 조건으로 성장 조건을 변경하는 시간 동안, 제1 질화물층(141)을 성장시키기 위해 도입되어 잔류하는 소스들에 의해 Al 델타층(145)이 형성되는 것을 포함할 수 있다. 이렇게 성장된 Al 델타층(145)은 제1 질화물층(141)에 비해 상대적으로 높은 Al 조성비를 가질 수 있다. 이때, Al 델타층(145)의 두께 및 조성비 등은 제1 성장 조건, 제2 성장 조건, 및 성장 조건을 제1 성장 조건에서 제2 성장 조건으로 변경하는데 필요한 시간 등을 조절함으로써 결정될 수 있다.
다만, 본 발명이 이에 한정되는 것은 아니며, Al 델타층(145) 성장 시, 별도의 제3 성장 조건으로 성장 조건을 변경함으로써, Al 델타층(145)을 성장시킬 수도 있다. 상기 제3 성장 조건에서의 Al 소스의 유량은 상기 제1 및 제2 성장 조건에서의 Al 소스 유량보다 크다. 한편, Al 델타층(145)이 제1 질화물층(141)의 내에 삽입된 경우, 상기 제1 성장 조건으로 제1 질화물층(141)을 성장시키다가, 성장 조건을 제3 성장 조건으로 변경하여 제3 질화물층(145)을 성장시키고, 다시 제1 성장 조건으로 제1 질화물층(141)을 성장시킴으로써, Al 델타층(145)이 제1 질화물층(141) 내에 삽입된 구조가 구현될 수 있다.
도 7a 및 도 7b는 본 발명의 다른 실시예에 따른 자외선 발광 소자를 설명하기 위한 단면도 및 확대 단면도이다.
*도 7을 참조하면, 본 실시예의 자외선 발광 소자는, 제1 도전형 반도체층(130), 제1 스트레스 조절층(140), 활성층(150), 제2 도전형 반도체층(160) 및 제2 스트레스 조절층(240)을 포함한다. 또한, 상기 자외선 발광 소자는, 성장 기판(110) 및 버퍼층(120)을 더 포함할 수 있다. 본 실시예의 자외선 발광 소자는, 도 1의 자외선 발광 소자와 비교하여 제2 스트레스 조절층(240)을 더 포함하는 점에서 차이가 있다. 이하, 차이점을 중심으로 본 실시예의 자외선 발광 소자에 관하여 설명하며, 중복되는 구성에 관한 상세한 설명은 생략한다.
제1 스트레스 조절층(140)은 도 1의 스트레스 조절층(140)과 실질적으로 동일한바, 상세한 설명을 생략한다.
제2 스트레스 조절층(240)은 버퍼층(120) 상에 위치하고, 제1 도전형 반도체층(130)의 아래에 위치한다. 제2 스트레스 조절층(240)은 단순히 벌크 형태로 형성된 층에 비해, 그 상부에 위치하는 다른 층(예를 들어, 활성층(150))에 인가되는 압축 스트레스를 증가시킬 수 있다.
제2 스트레스 조절층(240)은 복수의 층으로 이루어질 수 있으며, Al의 조성비가 상대적으로 높은 Al 델타층(247)을 포함한다. 제2 스트레스 조절층(140)은 압축 스트레스(compressive stress)가 발생하도록 하여, 제2 스트레스 조절층(140)의 상부에 위치하는 제1 도전형 반도체층(130)의 인장 스트레스(tensile stress)가 증가하는 정도를 완화시키거나, 나아가, 제1 도전형 반도체층(130)의 평균 스트레스를 압축 스트레스가 되도록 할 수 있다. 또한, 제2 스트레스 조절층(240)은 복수의 층을 포함할 수 있으며, 상기 복수의 층들은 각각 다른 조성비를 갖는 질화물 반도체를 포함할 수 있다.
이하, 도 7b를 참조하여, 본 실시예에 따른 제2 스트레스 조절층(240)에 관하여 상세하게 설명한다. 도 7b는 본 실시예에 따른 제2 스트레스 조절층(240)의 구조를 설명하기 위한 확대 단면도 및 각 층에서의 평균 스트레스를 도시하는 그래프이다.
제2 스트레스 조절층(240)은 서로 다른 Al 조성비를 갖는 적어도 두 층이 적층된 구조를 포함한다. 특히, 제2 스트레스 조절층(240)은 상부로 갈수록 Al의 조성비가 감소하는 복수의 층들을 포함할 수 있다. 예를 들어, 제2 스트레스 조절층(240)은 제1 질화물층(241), 제2 질화물층(243) 및 제3 질화물층(245)을 포함하되, 제1 질화물층(241)의 Al 조성비는 제2 질화물층(243)의 Al 조성비보다 높고, 제2 질화물층(243)의 Al 조성비는 제3 질화물층(245)의 Al 조성비보다 높을 수 있다. 본 실시예에서, 제2 스트레스 조절층(240)은 세 층의 질화물층들을 포함하는 것으로 설명하나, 복수의 질화물층들의 수는 제한되지 않는다.
또한, 제2 스트레스 조절층(240)의 복수의 층들 중 적어도 일부는 Al 델타층(247)을 포함한다. Al 델타층(247)은 각각의 질화물층(241, 243, 245) 내에 삽입될 수 있다. 이때, 제1 내지 제3 질화물층(241, 243, 245) 중 하나의 층 내에서, 그 층의 상부에 위치하는 다른 층에 인접하거나 거의 접하도록 Al 델타층(247)이 위치할 수 있다. 또한, Al 델타층(247)의 Al 조성비는 상기 Al 델타층(247)이 삽입되는 질화물층의 Al 조성비보다 크고, Al 델타층(247)의 바로 위에 위치하는 또 다른 질화물층의 Al 조성비보다 클 수 있다.
Al 델타층(247)은 Al을 포함하는 질화물 반도체를 포함할 수 있고, 몇몇 실시예들에서 Al 델타층(247)은 AlzGa(1-z)N (0＜z≤1)를 포함할 수 있다. 이때, Al 조성비 z 는, 예컨대, 0.8 이상 1 이하일 수 있다. Al 델타층(247)이 0.8 이상의 Al 조성비를 갖도록 형성됨으로써, Al 델타층(247)에 의한 스트레스 조절 효과를 더욱 향상시킬 수 있다. 다만, 본 발명이 상술한 Al 조성비에 한정되는 것은 아니다. 또한, Al 델타층(247)은 수 nm 정도의 두께를 가질 수 있다.
도 7b 우측의 그래프를 참조하여, 본 실시예의 제2 스트레스 조절층(240)에 의한 압축 스트레스 인자 강화 및 인장 스트레스의 감소를 설명한다. 도 7b의 우측에 도시된 그래프는 제2 스트레스 조절층(240)의 성장 방향에 따른 평균 스트레스(σm)를 도시한다. 도 7b에 도시된 압축(compressive) 스트레스 및 인장(tensile) 스트레스는 특정 수치를 의미하는 것은 아니며, 스트레스 인자를 상대적으로 비교하기 위한 것이다. 따라서, 압축 스트레스와 인장 스트레스의 중간 값 0은 그 층에 인가되는 스트레스가 0인 것을 의미하는 것은 아니며, 상대적인 스트레스 인자를 비교하기 위한 기준 값에 해당한다.
도 7b 그래프의 L1선은 제2 스트레스 조절층(240)이 단일층으로 이루어진 경우에 평균 스트레스의 변화를 모식적으로 나타내며, L2선은 제2 스트레스 조절층(240)이 다층 적층 구조로 형성된 경우에 평균 스트레스 변화를 모식적으로 나타낸다. 또한, L3선은 다층 적층 구조 및 Al 델타층(247)을 포함하는 제2 스트레스 조절층(240)의 평균 스트레스 변화를 모식적으로 나타낸다.
먼저, 하부에 제1 질화물층(241)이 위치하고, 상부에 Al 델타층(247)이 위치하는 계면에서, 제1 질화물층(241)의 격자상수가 더 크므로 상기 계면의 상부에는 인장 스트레스가 발생한다. 이어서, 하부에 Al 델타층(247)이 위치하고, 상부에 제2 질화물층(243)이 위치하는 계면에서, Al 델타층(247)의 격자상수가 더 작으므로 상기 계면의 상부에는 압축 스트레스가 발생한다. 그런데 제2 스트레스 조절층(240)에는 상부방향으로 갈수록 증가하는 인장 스트레스가 지속적으로 인가되는 상태이므로, 상기 계면에서 증가하는 압축 스트레스의 크기(절댓값)는 더 아래에 위치하는 계면에서 증가하는 인장 스트레스의 크기(절댓값)보다 크다. 따라서, Al 델타층(247)을 포함하는 제2 스트레스 조절층(240)은, Al 델타층(247)을 포함하지 않는 스트레스 조절층에 비해 상부로 갈수록 인장 스트레스의 크기가 작아진다. 이와 유사하게, 제2 및 제3 질화물층(243, 245)의 계면에서 압축 스트레스 인자가 증가한다. 한편, Al 델타층(247)의 두께는 매우 얇기 때문에(수nm 두께) 이 부분에서 크랙은 발생하지 않는다.
한편, 제2 스트레스 조절층(240)을 형성하는 방법은 제1 스트레스 조절층(240)을 형성하는 방법과 대체로 유사하며, 이하 상세한 설명은 생략한다.
이와 같이, 자외선 발광 소자가 제2 스트레스 조절층(240)을 더 포함함으로써, 반도체층들에 인가되는 인장 스트레스를 더욱 감소시킬 수 있다.
도 1의 자외선 발광 소자는, 추가적인 공정을 통해 다양한 구조의 발광 소자로 제조될 수 있다. 이하, 도 8 내지 도 10을 참조하여 설명되는 실시예들을 통해 자외선 발광 소자의 구조에 관하여 설명한다. 다만, 본 발명이 후술하는 실시예들에 한정되는 것은 아니며, 다양한 변형이 가능하다.
먼저, 도 8은 본 발명의 다른 실시예에 따른 자외선 발광 소자를 설명하기 위한 단면도이다.
상기 자외선 발광 소자는, 성장 기판(110), 제1 도전형 반도체층(130), 스트레스 조절층(140), 활성층(150), 제2 도전형 반도체층(160), 제1 전극(171) 및 제2 전극(173)을 포함한다. 나아가, 상기 자외선 발광 소자는 버퍼층(120)을 더 포함할 수 있다.
도 8의 자외선 발광 소자는 도 1의 자외선 발광 소자로부터 제조될 수 있다. 도 1의 자외선 발광 소자에서, 제2 도전형 반도체층(160), 활성층(150) 및 스트레스 조절층(140)을 부분적으로 제거하여, 제1 도전형 반도체층(130)을 부분적으로 노출시키고, 제1 도전형 반도체층(130) 및 제2 도전형 반도체층(160) 각각 상에 제1 및 제2 전극(171, 173)을 형성한다. 이에 따라, 도 8에 도시된 바와 같은 수평형 자외선 발광 소자가 제공될 수 있다.
다음, 도 9는 본 발명의 다른 실시예에 따른 발광 소자를 설명하기 위한 단면도이다.
본 실시예의 자외선 발광 소자는, 성장 기판(110), 제1 도전형 반도체층(130), 스트레스 조절층(140), 활성층(150), 제2 도전형 반도체층(160), 제1 전극(181), 제2 전극(183) 및 서브마운트(185)를 포함한다. 나아가, 상기 자외선 발광 소자는 버퍼층(120)을 더 포함할 수 있다.
도 9의 자외선 발광 소자는 도 1의 자외선 발광 소자로부터 제조될 수 있다. 도1의 자외선 발광 소자에서, 제1 및 제2 도전형 반도체층(130, 160) 각각에 전기적으로 연결된 제1 및 제2 전극(181, 183)을 형성하고, 상기 제1 및 제2 전극(181, 183)을 서브마운트(185)에 연결함으로써, 도 9의 자외선 발광 소자가 제공될 수 있다. 서브마운트(185)는 상기 자외선 발광 소자를 지지하는 역할을 할 수 있으며, 또한, 자외선 발광 소자에 전원을 공급하는 역할도 할 수 있다. 서브마운트(185)는 절연성 또는 도전성 기판을 포함할 수 있으며, 예컨대, PCB를 포함할 수 있다. 이에 따라, 도 9에 도시된 바와 같은 플립칩형 자외선 발광 소자가 제공될 수 있다.
도 10은 본 발명의 다른 실시예에 따른 발광 소자를 설명하기 위한 단면도이다.
본 실시예의 자외선 발광 소자는, 제1 도전형 반도체층(130), 스트레스 조절층(140), 활성층(150), 제2 도전형 반도체층(160), 제1 전극(191) 및 지지 기판(193)를 포함한다.
지지 기판(193)은 자외선 발광 소자의 저부에 위치하여, 반도체층들을 지지할 수 있다. 지지 기판(193)은 절연성 기판, 도전성 기판 또는 회로 기판일 수 있다. 예를 들어, 지지 기판(193)은 사파이어 기판, 질화갈륨 기판, 유리 기판, 실리콘카바이드 기판, 실리콘 기판, 금속 기판, 세라믹 기판 등일 수 있다. 또한, 지지 기판(193)은 제2 도전형 반도체층(160)에 본딩되어 형성될 수 있고, 이에 따라, 지지 기판(193)과 제2 도전형 반도체층(160) 사이에서 이들을 본딩하는 본딩층(미도시)이 더 형성될 수 있다.
상기 본딩층은 금속 물질을 포함할 수 있고, 예를 들어, AuSn을 포함할 수 있다. AuSn을 포함하는 본딩층은 지지 기판(193)과 제2 도전형 반도체층(160)을 공정 본딩(Eutectic Bonding)할 수 있다. 지지 기판(193)이 도전성 기판인 경우, 본딩층은 제2 도전형 반도체층(160)과 지지 기판(193)을 전기적으로 연결한다.
나아가, 지지 기판(193)과 제2 도전형 반도체층(160) 사이에 반사층(미도시)이 더 형성될 수 있다. 상기 반사층은 반사 금속층(미도시) 및 베리어 금속층(미도시)을 포함할 수 있고, 상기 베리어 금속층은 상기 반사 금속층을 덮도록 형성될 수 있다.
상기 반사 금속층은 증착 방법을 통해서 형성될 수 있다. 반사 금속층은 광을 반사시키는 역할을 할 수 있고, 또한, 제2 도전형 반도체층(160)과 전기적으로 연결된 전극 역할을 할 수도 있다. 따라서, 반사 금속층은 자외선에 대해 높은 반사도를 가지면서 오믹 접촉을 형성할 수 있는 물질을 포함하는 것이 바람직하다. 상기 반사 금속층은, 예를 들어, Ni, Mg, Pt, Pd, Rh, W, Ti, Al, Ag 및 Au 중 적어도 하나를 포함하는 금속을 포함할 수 있다. 한편, 상기 베리어 금속층은 반사 금속층과 다른 물질의 상호 확산을 방지한다. 이에 따라, 상기 반사 금속층의 손상에 의한 접촉 저항 증가 및 반사도 감소를 방지할 수 있다. 베리어 금속층은 Ni, Cr, Ti, W, Pt 등을 포함할 수 있으며, 다중층으로 형성될 수 있다.
이와 달리, 지지 기판(193)과 제2 도전형 반도체층(160) 사이에 위치하는 투명 전극을 더 형성할 수도 있으며, 상기 투명 전극은 ITO, IZO, AZO 등과 같은 도전성 산화물, 및 Ni/Au와 같은 금속성 투명 전극 중 적어도 하나를 포함할 수 있다.
성장 기판(110)은 제1 도전형 반도체층(130)으로부터 분리되어 제거될 수 있다. 특히, 성장 기판(110)은 버퍼층(120)에서 분리될 수 있다.
성장 기판(110)을 제1 도전형 반도체층(130)으로부터 분리하는 것은, 레이저 리프트 오프 방법을 이용하여 성장 기판(110)을 분리하는 것을 포함할 수 있다. 도 14에 도시된 바와 같이, 성장 기판(110)에서 제1 도전형 반도체층(130)을 향하는 방향으로 레이저(L)를 조사하여 버퍼층(120)을 분해할 수 있고, 이어서, 성장 기판(110)을 제1 도전형 반도체층(130)으로부터 분리할 수 있다. 이때, 성장 기판(110)은 사파이어 기판일 수 있고, 버퍼층(120)은 GaN, 또는 AlGaN을 포함할 수 있다. 성장 기판(110) 분리 후, 제1 도전형 반도체층(130) 상에 잔류하는 버퍼층(120)은 화학적 및/또는 물리적인 방법을 통해 제거될 수 있다.
본 실시예에 따르면, GaN 또는 AlGaN을 포함하는 버퍼층(120)이 제1 도전형 반도체층(130)과 성장 기판(110)의 사이에 개재되어, KrF 엑시머 레이저를 이용하더라도 용이하게 성장 기판(110)을 분리할 수 있다. 따라서, 종래에 자외선 발광 소자에서 레이저 리프트 오프를 이용하여 성장 기판을 분리하기 어려웠던 문제를 해결할 수 있다.
또한, GaN을 포함하는 버퍼층(120)을 형성하여 자외선 발광 소자를 제조하는 경우에, AlN 버퍼층을 형성하여 자외선 발광 소자를 제조하는 경우에 비해 제1 도전형 반도체층(130)에 크랙이 발생할 확률이 높다. 즉, 사파이어 기판과 제1 도전형 반도체층(130) 사이에 Ga의 조성비가 상대적으로 높은 질화물 반도체층이 형성되는 경우, 제1 도전형 반도체층(130)에 인가되는 스트레스에 의하여 크랙이 발생할 확률이 더 높다. 따라서, 종래에는 제1 도전형 반도체층(130)에 발생하는 크랙을 방지하기 위하여 GaN 또는 Ga의 조성비가 상대적으로 높은 AlGaN을 포함하는 버퍼층(120)을 성장 기판(110)과 제1 도전형 반도체층(130) 사이에 형성하는 것이 어려웠다.
그러나 본 발명의 실시예들에 따르면, 스트레스 조절층(140) 형성함으로써, 제1 도전형 반도체층(130)이 형성 전에 GaN 또는 Ga의 조성비가 상대적으로 높은 AlGaN을 포함하는 버퍼층(120)을 형성하더라도 제1 도전형 반도체층(130)에 발생하는 크랙을 효과적으로 방지할 수 있다. 이에 따라, 성장 기판(110)이 분리된 수직형 발광 소자 또는 플립칩형 발광 소자를 제조하기 위한 성장 기판(110) 분리 공정에 레이저 리프트 오프 공정을 적용할 수 있다. 따라서, 성장 기판(110) 분리가 용이한 자외선 발광 소자 제조 방법 및 이를 이용하여 제조된 자외선 발광 소자가 제공될 수 있다.
다만, 본 발명이 이에 한정되는 것은 아니며, 성장 기판(110)과 반도체층들 사이에 추가적인 층들(예를 들어, 희생층)을 더 형성하여, 화학적 리프트 오프 또는 스트레스 리프트 오프, 열적 리프트 오프 등을 이용하여 성장 기판(110)을 분리할 수 있다. 또한, 성장 기판(110)을 그라인딩, 래핑 등의 물리/화학적 방법을 이용하여 제거할 수도 있다.
제1 전극(191)은 제1 도전형 반도체층(130) 상에 위치하여 제1 도전형 반도체층(130)과 전기적으로 연결될 수 있다. 나아가, 제1 전극(191)을 형성하기 전 또는 후에, 제1 도전형 반도체층(130)의 표면 거칠기를 증가시켜 러프니스(130R)를 더 형성할 수 있다.
제1 도전형 반도체층(130)의 표면 거칠기를 증가시키는 것은, 건식 식각, 습식 식각, 및 전기화학 식각 등을 이용하는 것을 포함할 수 있으며, 예컨대, PEC(Photo-Enhanced Chemical) 식각, 황인산 용액(sulfuric-phosphoric acid solution)을 이용한 식각, 또는 수산화용액(KOH, NaOH)을 이용한 식각 등일 수 있다. 러프니스의 크기는 식각 조건에 따라 다양하게 결정되며, 예컨대, 평균 높이가 1.5㎛ 이하일 수 있다. 러프니스를 형성함으로써, 본 발명의 자외선 발광 소자의 광 추출 효율을 향상시킬 수 있다.
한편, 제1 도전형 반도체층(130)의 표면 거칠기를 증가시키는 것은, 제1 전극(191)을 형성하기 전에 수행될 수도 있고, 제1 전극(191)을 형성한 후에 수행될 수도 있다. 또한, 제1 도전형 반도체층(130)의 표면에서, 제1 전극(191)이 형성되는 영역에는 러프니스(130R)가 형성되지 않을 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 제1 전극(191)과 제1 도전형 반도체층(130) 간의 접촉 저항을 고려하여, 선택적으로 제1 전극(191)이 형성되는 영역에 러프니스(130R)를 형성할 수도 있다.
제1 전극(191)은 제1 도전형 반도체층(130) 상에 증착 및 리프트 오프 공정 등을 이용하여 형성될 수 있고, 단일층 또는 다중층으로 이루어질 수 있다. 제1 전극(191)은 Ti, Pt, Au, Cr, Ni, Al 등과 같은 금속을 포함할 수 있으며, 제1 도전형 반도체층(130)과 오믹 컨택할 수 있다.
한편, 도면들을 참조하여 설명한 실시예에서는, 성장 기판(110)이 제거된 수직형 발광 소자를 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 상술한 제조 방법은 성장 기판(110)이 제거되는 플립칩형 발광 다이오드에도 적용될 수 있다.
이상에서, 본 발명의 다양한 실시예들에 대하여 설명하였지만, 상술한 다양한 실시예들 및 특징들에 본 발명이 한정되는 것은 아니고, 본 발명의 특허청구범위에 의한 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변형과 변경이 가능하다.

Claims (11)

  1. 성장기판;
    상기 성장기판 상에 위치하는 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 위치하되, Al을 포함하는 제1 질화물층 및 상기 제1 질화물층 상에 위치하며 상기 제1 질화물층의 Al 조성비와 다른 Al 조성비를 갖는 제2 질화물층을 포함하는 제1 스트레스 조절층;
    상기 제1 스트레스 조절층 상에 위치하는 활성층; 및
    상기 활성층 상에 위치하는 제2 도전형 반도체층을 포함하고,
    상기 제1 스트레스 조절층은 상기 제1 질화물층 내에 삽입된 Al 델타층을 포함하고,
    상기 성장기판은 상기 제1 도전형 반도체층보다 큰 열팽창계수를 갖고,
    상기 Al 델타층의 Al 조성비는 상기 Al델타층이 삽입되는 제1 질화물층의 Al 조성비보다 크며,
    상기 Al 델타층은 AlxGa(1-x)N를 포함하고, X는 0.8이상 1이하이며,
    상기 활성층은 270nm~315nm에서 피크 파장을 갖는 광을 방출하고,
    상기 활성층에 가장 가까운 Al 델타층과 상기 활성층 사이에 상기 제2 질화물층이 배치된 자외선 발광소자.
  2. 청구항 1에 있어서, 상기 성장기판과 제1 도전형 반도체층 사이에 형성된 버퍼층을 포함하며, 버퍼층은 AlN 로 형성된 자외선 발광소자
  3. 청구항 1에 있어서, 상기 제1 도전형 반도체층은 AlyGa(1-y)N로 형성되며, y는 0.4 이상인 자외선 발광소자.
  4. 청구항 1에 있어서, 상기 Al 델타층의 격자상수는 상기 스트레스 조절층의 평균 격자상수보다 작은 자외선 발광소자.
  5. 청구항 1에 있어서, 상기 제1 질화물층 및 상기 제2 질화물층은 n형 도펀트를 더 포함하는 자외선 발광 소자.
  6. 청구항 1에 있어서, 상기 Al 델타층은 상기 제1 질화물층 내에서, 상기 제1 질화물층의 상부에 위치하는 상기 제2 질화물층에 접하는 자외선 발광소자.
  7. 청구항 1에 있어서, 상기 Al 델타층은 상기 제1 질화물층 내에서, 상기 제1 질화물층의 상부에 위치하는 상기 제2 질화물층으로부터 이격되어 배치되는 자외선 발광소자.
  8. 청구항 1에 있어서, 상기 활성층은 교대적층된 장벽층들과 우물층들을 포함하며, 상기 장벽층들 중 제1 도전형 반도체층에 가장 가까이 위치하는 장벽층은 다른 장벽층보다 높은 Al함량을 포함하는 자외선 발광소자.
  9. 청구항 8에 있어서, 상기 제1 도전형 반도체층에 가장 가까이 위치하는 장벽층은 다른 장벽층들보다 더 큰 밴드갭을 갖는 자외선 발광소자.
  10. 청구항 1에 있어서, 상기 활성층과 상기 제2 도전형 반도체층 사이에 배치되는 전자차단층을 더 포함하며,
    상기 전자 차단층은 제1 전자 차단층 및 상기 제1 전자 차단층 상에 위치하는 제2 전자 차단층을 포함하고, 상기 제1 전자 차단층은 사이 제2 전자 차단층보다 높은 Al 조성비를 갖는 자외선 발광소자.
  11. 청구항 1에 있어서, 상기 제2 도전형 반도체층과 전기적으로 연결된 반사금속층을 더 포함하며, 상기 반사금속층은 자외선에 대해 높은 반사도를 가지면서 오믹 접촉을 형성할 수 있는 물질을 포함하며, Ni, Mg, Pt, Pd, Rh, W, Ti, Al, Ag 및 Au 중 적어도 하나를 포함하는 금속을 포함하는 자외선 발광소자.
KR1020220079210A 2015-03-31 2022-06-28 자외선 발광 소자 KR102538001B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220079210A KR102538001B1 (ko) 2015-03-31 2022-06-28 자외선 발광 소자

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150045551A KR102416010B1 (ko) 2015-03-31 2015-03-31 자외선 발광 소자
KR1020220079210A KR102538001B1 (ko) 2015-03-31 2022-06-28 자외선 발광 소자

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020150045551A Division KR102416010B1 (ko) 2015-03-31 2015-03-31 자외선 발광 소자

Publications (2)

Publication Number Publication Date
KR20220100554A KR20220100554A (ko) 2022-07-15
KR102538001B1 true KR102538001B1 (ko) 2023-05-31

Family

ID=57006161

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020150045551A KR102416010B1 (ko) 2015-03-31 2015-03-31 자외선 발광 소자
KR1020220079210A KR102538001B1 (ko) 2015-03-31 2022-06-28 자외선 발광 소자

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020150045551A KR102416010B1 (ko) 2015-03-31 2015-03-31 자외선 발광 소자

Country Status (6)

Country Link
US (1) US10043943B2 (ko)
EP (1) EP3278373B1 (ko)
JP (1) JP6495476B2 (ko)
KR (2) KR102416010B1 (ko)
CN (2) CN107408602B (ko)
WO (1) WO2016159638A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10340415B2 (en) 2016-09-01 2019-07-02 Lg Innotek Co., Ltd. Semiconductor device and semiconductor device package including the same
EP3511990B1 (en) 2016-09-10 2023-12-13 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device
CN115763652A (zh) 2016-09-13 2023-03-07 苏州立琻半导体有限公司 半导体器件和包括该半导体器件的半导体器件封装
US10903395B2 (en) 2016-11-24 2021-01-26 Lg Innotek Co., Ltd. Semiconductor device having varying concentrations of aluminum
KR102390828B1 (ko) 2017-08-14 2022-04-26 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
KR101944636B1 (ko) * 2017-12-28 2019-01-31 대구가톨릭대학교산학협력단 양자우물구조를 갖는 발광다이오드
CN109545918B (zh) * 2018-09-27 2020-11-27 华灿光电（浙江）有限公司 一种氮化镓基发光二极管外延片及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197293A (ja) 2003-12-26 2005-07-21 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
JP2013165261A (ja) 2012-01-13 2013-08-22 Dowa Electronics Materials Co Ltd Ｉｉｉ族窒化物エピタキシャル基板および該基板を用いた深紫外発光素子

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3866540B2 (ja) * 2001-07-06 2007-01-10 株式会社東芝 窒化物半導体素子およびその製造方法
JP5255759B2 (ja) * 2005-11-14 2013-08-07 パロ・アルト・リサーチ・センター・インコーポレーテッド 半導体デバイス用超格子歪緩衝層
JP2008227103A (ja) * 2007-03-12 2008-09-25 Rohm Co Ltd ＧａＮ系半導体発光素子
KR100835116B1 (ko) * 2007-04-16 2008-06-05 삼성전기주식회사 질화물 반도체 발광 소자
KR101393354B1 (ko) 2007-12-27 2014-05-13 서울바이오시스 주식회사 질화갈륨계 버퍼층 및 그것을 형성하는 방법
US8927348B2 (en) 2008-05-14 2015-01-06 Toyoda Gosei Co., Ltd. Method of manufacturing group-III nitride semiconductor light-emitting device, and group-III nitride semiconductor light-emitting device, and lamp
JP5477685B2 (ja) * 2009-03-19 2014-04-23 サンケン電気株式会社 半導体ウェーハ及び半導体素子及びその製造方法
KR20110085680A (ko) * 2010-01-21 2011-07-27 엘지전자 주식회사 질화물 반도체 소자 및 그 제조방법
CN102136536A (zh) * 2010-01-25 2011-07-27 亚威朗(美国) 应变平衡发光器件
JP5306254B2 (ja) * 2010-02-12 2013-10-02 株式会社東芝 半導体発光素子
KR101766719B1 (ko) * 2010-03-25 2017-08-09 엘지이노텍 주식회사 발광 다이오드 및 이를 포함하는 발광 소자 패키지
KR101782079B1 (ko) 2010-07-28 2017-09-26 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
JP5425284B1 (ja) * 2012-09-21 2014-02-26 株式会社東芝 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
KR20140099687A (ko) * 2013-02-04 2014-08-13 엘지이노텍 주식회사 발광소자
JP2014068018A (ja) * 2013-10-07 2014-04-17 Toshiba Corp 半導体発光素子及び半導体発光素子の製造方法
CN103887378B (zh) * 2014-03-28 2017-05-24 西安神光皓瑞光电科技有限公司 一种高光效紫外led的外延生长方法
CN104362233A (zh) * 2014-10-29 2015-02-18 华灿光电(苏州）有限公司 一种GaN基发光二极管的外延片及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197293A (ja) 2003-12-26 2005-07-21 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
JP2013165261A (ja) 2012-01-13 2013-08-22 Dowa Electronics Materials Co Ltd Ｉｉｉ族窒化物エピタキシャル基板および該基板を用いた深紫外発光素子

Also Published As

Publication number Publication date
KR20160117010A (ko) 2016-10-10
EP3278373A4 (en) 2018-11-07
EP3278373A1 (en) 2018-02-07
US20180090641A1 (en) 2018-03-29
EP3278373B1 (en) 2019-12-25
JP2018513557A (ja) 2018-05-24
JP6495476B2 (ja) 2019-04-03
KR102416010B1 (ko) 2022-07-05
KR20220100554A (ko) 2022-07-15
US10043943B2 (en) 2018-08-07
CN107408602A (zh) 2017-11-28
WO2016159638A1 (en) 2016-10-06
CN113314649A (zh) 2021-08-27
CN107408602B (zh) 2021-05-25

Similar Documents

Publication Publication Date Title
KR102538001B1 (ko) 자외선 발광 소자
US10319882B2 (en) UV light emitting diode and method of fabricating the same
US7417258B2 (en) Semiconductor light-emitting device, and a method of manufacture of a semiconductor device
US20100289002A1 (en) Nitride Semiconductor Light Emitting Device and Fabrication Method Thereof
US20160072015A1 (en) Vertical ultraviolet light emitting device and method for manufacturing the same
JP6280112B2 (ja) Ｉｉｉ−窒化物構造におけるナノパイプ欠陥の低減または除去
CN111129239B (zh) 紫外线发光元件
KR20150015760A (ko) 발광 소자 제조용 템플릿 및 자외선 발광소자 제조 방법
JP2011082248A (ja) 半導体発光素子及びその製造方法、並びにランプ
JP6814902B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP6785221B2 (ja) 半導体発光素子
KR101436385B1 (ko) 3족 질화물 반도체 발광소자
KR101136230B1 (ko) 반도체 레이저 다이오드 및 그 제조방법
KR20130068701A (ko) 발광소자 및 이를 포함하는 발광 소자 패키지
KR20160147427A (ko) 자외선 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
GRNT Written decision to grant