TWI419354B - Ｉｉｉ族氮化物半導體發光元件及其製造方法 - Google Patents

Ｉｉｉ族氮化物半導體發光元件及其製造方法 Download PDF

Info

Publication number
TWI419354B
TWI419354B TW096105444A TW96105444A TWI419354B TW I419354 B TWI419354 B TW I419354B TW 096105444 A TW096105444 A TW 096105444A TW 96105444 A TW96105444 A TW 96105444A TW I419354 B TWI419354 B TW I419354B
Authority
TW
Taiwan
Prior art keywords
multilayer film
light
group iii
iii nitride
emitting device
Prior art date
Application number
TW096105444A
Other languages
English (en)
Other versions
TW200737554A (en
Inventor
Kenji Kasahara
Kazumasa Ueda
Yoshinobu Ono
Original Assignee
Sumitomo Chemical Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co filed Critical Sumitomo Chemical Co
Publication of TW200737554A publication Critical patent/TW200737554A/zh
Application granted granted Critical
Publication of TWI419354B publication Critical patent/TWI419354B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

III族氮化物半導體發光元件及其製造方法
本發明係關於III族氮化物半導體發光元件及其製造方法。詳細言之，本發明係關於一種以化學式Inx Gay Alz N(惟，x＋y＋z＝1，0≦x≦1，0≦y≦1，0≦z≦1)所示之氮化物半導體發光元件及其製造方法。
III至V族氮化物系半導體發光元件，係作為各種顯示裝置用、照明裝置用光源使用。又，亦正在探討作為屋內光學通訊用之光源。當將III至V族氮化物系半導體發光元件適用於此等用途時，提高發光效率即成為一大課題。
為了提高發光元件之發光效率，必須要：(1)提高電子與電洞之重組機率的元件構造、或是因減低半導體之差排(dislocation)或缺陷密度而抑制非發光中心(內部量子效率之提昇)、及(2)提昇於半導體結晶所生成之光從半導體取出至元件外面的取出效率(光取出效率之提昇)。關於後者，如司乃耳定律(Snell’s low)所說明，可於半導體與外界的邊界區域僅將具有臨界角以下之角度之光取出至外面，且臨界角以上之光係在邊界區域經反射而回到半導體內部，於內部衰減。
III至V族氮化物系半導體之折射率為2以上，該折射率係與光取出空間或構材(例如，折射率為1之大氣、折射率為1.5之環氧封裝材)之折射率不同。因此，在以往之III至V族氮化物系半導體發光元件中，發光層所產生之光很多成為全反射角度條件，而沒有被取出至外面，在元件內部之多重反射重覆進行中，光會經電極等所吸收而衰減。如發光二極體燈，將GaN發光層以環氧樹脂封裝而成元件之情形，以GaN之折射率為2.5、環氧樹脂之折射率為1.5作基準計算，從GaN將光取出至環氧樹脂時之臨界角會成為38°。由於光會在GaN與環氧樹脂的邊界區域有80%會全反射而被關閉在GaN層內，故可說僅能使用發光層所產生之光的20%。
所以，從以前到現在，有提案如使光取出效率提昇之方法(日本特開2003－258296號、日本特開2003－218383號、WO2005/004247號)。其中，日本特開2003－258296號、日本特開2003－218383號，係揭示：GaP系發光元件表面含有嵌段聚合物或接枝聚合物，使用以自我組織性地形成微相分離結構的樹脂，將發光元件表面所形成之薄膜之微相分離結構選擇性地去除，以殘餘之聚合物點(polymer dot)作為蝕刻遮罩，藉由蝕刻發光元件之表面而形成微細之凹凸的方法。另外，WO2005/004247號，係揭示：於乾式蝕刻時所自然產生之殘渣作為蝕刻遮罩，而蝕刻GaN系發光元件之n型層表面的方法。
然而，針對III族氮化物半導體發光元件之光取出效率，期望能更進一步改良，另外，期待光取出效率高之III族氮化物半導體發光元件的有效性製造方法。
本發明之目的係提供一種提昇光取出效率之高效率的III族氮化物半導體發光元件，以及其製造方法。
本發明人等為解決上述課題經精心研究的結果，而完成本發明。亦即，本發明係提供以含有(a1)、(b1)及(c1)之順序的III族氮化物半導體發光元件1：(a1)N電極、(b1)半導體多層膜、(c1)透明導電性氧化物P電極；此處，半導體多層膜係含有：N型半導體層、發光層、P型半導體層、n型雜質濃度為5×1018 cm－3 至5×1020 cm－3 之高濃度N型半導體層之順序層；其中，N型半導體層係鄰接於N電極，且半導體多層膜具有凸部。
本發明係提供含有(a2)、(b2)及(c2)的III族氮化物半導體發光元件2：(a2)透明導電性氧化物N電極、(b2)半導體多層膜、(c2)P電極；此處，半導體多層膜係含有如下順序：n型雜質濃度為5×1018 cm－3 至5×1020 cm－3 之高濃度N型半導體層、N型半導體層、發光層、P型半導體層；其中，P型半導體層係鄰接於P電極，且半導體多層膜具有凸部。
又，本發明係提供包括步驟(I－1)至(I－4)之面發光型半導體發光元件1之製造方法：步驟(I－1)：於基板上使N型半導體層、發光層、P型半導體層、n型雜質濃度為5×1018 cm－3 至5×1020 cm－3 之高濃度N型半導體層成長，而得到半導體多層膜；步驟(I－2)：在半導體多層膜之高濃度N型半導體層上，將平均粒徑0.01 μm至10 μm之粒子以面密度2×106 cm－2 至2×1010 cm－2 配置；步驟(I－3)：以粒子作為蝕刻遮罩，將半導體多層膜予以乾式蝕刻，而形成凸部；步驟(I－4)：在半導體多層膜上形成P電極。
再者，本發明係提供包括步驟(II－1)至(II－7)之III族氮化物半導體發光元件2之製造方法：步驟(II－1)：於基板上使n型雜質濃度為5×1018 cm－3 至5×1020 cm－3 之高濃度N型半導體層、N型半導體層、發光層、P型半導體層以此順序成長，而得到半導體多層膜；步驟(II－2)：在半導體多層膜上形成P電極；步驟(II－3)：將支持體接合於P電極；步驟(II－4)：將基板從半導體多層膜分離；步驟(II－5)：在半導體多層膜之高濃度N型半導體層上，將平均粒徑0.01 μm至10 μm之粒子以面密度2×106 cm－2 至2×1010 cm－2 而配置；步驟(II－6)：以粒子作為蝕刻遮罩，將半導體多層膜予以乾式蝕刻，而形成凸部；步驟(II－7)：在高濃度N型半導體層上形成N電極。
(用以實施發明之最佳型態) III族氮化物半導體發光元件1
本發明之III族氮化物半導體發光元件1(以下，稱為元件1)，具有N電極、半導體多層膜及P電極。
N電極，係由：Al、Ti、Al合金、Ti合金、Al化合物、Ti化合物、含Al與Ti之合金、含Al與Ti之化合物、或如ITO、ZnO、SnO2 等透明導電性氧化物所構成；又以由Al、Ti\Al、V\Al所成者為佳。
半導體多層膜，係由以化學式Inx Gay Alz N(惟，x＋y＋z＝1，0≦x≦1，0≦y≦1，0≦z≦1)所示之氮化物化合物所成，以含有如下順序：N型半導體層、發光層、P型半導體層、高濃度N型半導體層。
N型半導體層，例如由GaN所成，而n型雜質濃度為1×1018 cm－3 至5×1018 cm－3 。
發光層，可為單一量子井(quantum well)結構，亦可為多重量子井結構中之任一者。
P型半導體層，其p型雜質濃度通常為1×1018 cm－3 至5×1020 cm－3 。以典型而言，在P型半導體層與N型半導體層之邊界附近，P型半導體層之p型雜質濃度只要在上述範圍內即可。
高濃度N型半導體層，其n型雜質濃度為5×1018 cm－3 至5×1020 cm－3 。高濃度N型半導體層之厚度通常為1nm至5 μm，以1nm至10nm較佳。又，高濃度N型半導體層可為單層或多層中之任一者。當其為單層時，高濃度N型半導體層，例如，為厚度5nm之n型InGaN層。另一方面，當其為多層時，高濃度N型半導體層，例如，可為將厚度1nm之n型GaN層/厚度1nm之n型InGaN層予以積層1至5週期者。
在元件1中，P電極具有將電流擴大而使電流注入半導體層中的作用、及抑制吸收光而將光排出至外面的作用。因此，P電極係由透明導電性氧化物所成，又以由ITO、ZnO、SnO2 所成者為佳。P電極可為單層或積層中之任一者。又，從更抑制光之吸收的觀點而言，P電極以厚度(d)與吸收係數(α)的乘積α×d之值為小者為佳，例如，以0.1以下較佳。再者，從擴大電流之觀點而言，P電極以薄片電阻為50 Ω/□以下者為較佳。
將III族氮化物半導體發光元件1之典型結構，藉由第1圖而加以說明。
III族氮化物半導體發光元件1，係如第1圖(a)及(b)所示，具有含有如下順序之積層結構：N型半導體層3、發光層4、P型半導體層5及高濃度N型半導體層6。N電極7係與N型半導體層3相接。高濃度N型半導體極薄層6，係被夾於透明P電極8與P型半導體層5之間。
又，III族氮化物半導體發光元件1，係如第1圖(a)及(c)所示，具有由下列層所成之凸部：N型半導體層3、發光層4、P型半導體層5及高濃度N型半導體極薄層6。
III族氮化物半導體發光元件1，係藉由具有凸部，而具有將仍被關閉於III族氮化物半導體發光元件1內部且就如此重覆進行多重反射時而逐漸衰減的光予以有效率地從凸部取出至外面的作用，或具有將光改變反射角度並通過透明P電極而有效率地取出至外面的作用。
凸部，通常至少有2個，以形狀、尺寸相同者較佳。又，凸部以其配列為「非週期性配置」為較佳。如第2圖(a)所示，針對至少10個以上之凸部，「非週期性配置」係指沒有長週期之凸部配置的2次元週期性之意。於「非週期性配置」，不考慮最鄰接凸部之間的週期性或第2最鄰接凸部之間的週期性。於第2圖(b)，表示週期性配置之例。凸部之形狀係藉由第3圖(a)而詳細加以說明。如第3圖(c)所示，平行於半導體多層膜之截面A為圓形；如第3圖(b)所示，垂直於半導體多層膜之截面B係含有曲線，且從頂點部朝向周邊部，其曲率半徑為單調平緩地增加。
凸部之面密度通常為2×106 cm－2 至2×1010 cm－2 。面密度係指相對於凸部所占之表面積的凸部個數。
又，相對於III族氮化物半導體發光元件1之全表面積，凸部所占之表面積之比率(以下，稱為面積比)為2.3%以上者為佳。
全表面積係指III族氮化物半導體發光元件1與外界的邊界區域面積，例如，以長300 μm、寬300 μm、厚度100 μm之長方體的III族氮化物半導體發光元件1而言，全表面積為3×105 μm2 [＝(300 μm×300 μm)×2＋(300 μm×100 μm)×4]。
以此例而言，凸部所占之表面積係以6.9×103 μm2 [＝3×105 ×2.3/100]以上為佳。
凸部之配置係藉由第4圖而加以說明。第4圖係從III族氮化物半導體發光元件之光取出面所見的圖。關於凸部之配置，凸部形成區域41可如第4圖(a)所示，亦可存在於透明P電極42之周圍，亦可如第4圖(b)所示存在於與N電極形成區域43重疊之區域中，亦可如第4圖(c)所示之存在於透明電極之開口部44。又，凸部亦可將此等加以組合而配置。此等之中，從提昇N電極與半導體層之密著性的觀點而言，以凸部形成區域41之一部分或全部為存在於N電極形成區域中者較佳。
另外，如第5圖(a)所示，凸部係連結凸部之各頂點所得之平面、透明P電極51與半導體多層膜52之界面為在同一平面上為佳。使用如此所得之半導體多層膜而得到的發光元件，係適於高輸出化。
III族氮化物半導體發光元件，通常係經晶片化，且裝設於由金屬、陶瓷或樹脂所成之封裝(package)隆起部份上，即可使用。
III族氮化物半導體發光元件，如第6圖(a)所示，殘留使半導體層進行結晶成長用的基板(例如，單晶基板)1，於此亦可與封裝112接合；如第6圖(b)所示，亦可除去基板1，將封裝112接合於半導體層110。第6圖(a)、第6圖(b)中N電極為7，P電極為8，銲墊電極(pad electrode)或對於電極之配線、封裝樹脂係省略。
III族氮化物半導體發光元件在進行高電流密度驅動之用途等，從提昇放熱性之觀點而言，如第6圖(b)所示，以除去基板1後使用為佳。
與封裝之接合，例如，只要使用銀糊膏即可。
III族氮化物半導體發光元件1的製造方法
本發明之III族氮化物半導體發光元件1，只要藉由例如包括上述步驟(I－1)、(I－2)、(I－3)及(I－4)的方法而製造即可。
步驟(I－1)半導體多層膜之成長 於步驟(I－1)中，於基板上使N型半導體層、發光層、P型半導體層、n型雜質濃度為5×1018 cm－3 至5×1020 cm－3 之高濃度N型半導體層成長，而得到半導體多層膜。又，於步驟(I－1)中，因應必要亦可形成低溫緩衝層。低溫緩衝層係形成於基板之上，接著在其之上形成N型半導體層。
基板例如為SiC、Si、MgAl2 O4 、LiTaO3 、ZrB2 、CrB2 或GaN之單晶、藍寶石(sapphire)，以藍寶石為較佳。
低溫緩衝層例如由InGaN、GaN所構成，厚度通常為20至80nm。
N型半導體層、發光層、P型半導體層、高濃度N型半導體層，係與上述III族氮化物半導體發光元件1中之情形相同。
成長係藉由例如MOVPE(Metal Organic Vapor Phase Epitaxy，有機金屬氣相磊晶法)、HVPE(Hydride Vapir Phase Epitaxy，氫化物氣相磊晶法)、MBE(Molecular beam epitaxy，分子束磊晶法)而進行即可。
於MOVPE中，以III族原料、V族原料、n型摻質(dopant)原料、p型摻質原料、環境氣體、載體氣體而言，只要使用如下之化合物即可。III族原料，例如為三甲基鎵[(CH3 )3 Ga，以下稱為”TMG”]、三乙基鎵[(C2 H5 )3 Ga，以下稱為”TEG”]等以化學式R1 R2 R3 Ga(R1 、R1 、R3 表示低級烷基)所示之三烷基鎵；三甲基鋁[(CH3 )3 Al，”TMA”]、三乙基鋁[(C2 H5 )3 Al，”TEA”]、三異丁基鋁[(i－C4 H9 )3 Al]等方式以化學式R1 R2 R3 Al(R1 、R1 、R3 表示低級烷基)所示之三烷基鋁；三甲基胺明礬(Trimethyl amine alum)[CH3 ]3 N：AlH3 ]；三甲基銦[(CH3 )3 In，”TMI”]、三乙基銦[(C2 H5 )3 In]等以化學式R1 R2 R3 In(R1 、R1 、R3 表示低級烷基)所示之三烷基銦；氯化二乙基銦[(C2 H5 )2 InCl]等將三烷基銦之1至2個烷基以鹵素原子所取代的化合物；氯化銦[InCl]等以化學式InX(X表示鹵素原子)所示之鹵化銦。此等可單獨或混合使用。此等之中，以TMG作為鎵源、以TMA作為鋁源、以TMI作為銦源較佳。V族原料，例如為氨、肼(hydrazine)、甲基肼、1,1－二甲基肼、1,2－二甲基肼、第三丁基胺、伸乙二胺。此等可單獨或組合使用。從分子中不含碳原子，以可抑制對半導體之碳污染之觀點而言，V族原料以氨、肼為佳，又以氨為更佳。n型摻質原料例如有矽烷、二矽烷、鍺烷(Germane)、四甲基鍺。p型摻質原料例如有Mg、Zn、Cd、Ca、Be，以Mg、Ca為佳。作為p型摻質原料使用之Mg原料為雙(環戊二烯基)鎂[(C5 H5 )2 Mg]、雙(甲基環戊二烯基)鎂[(C5 H4 CH3 )2 Mg]、雙(乙基環戊二烯基)鎂[(C5 H4 C2 H5 )2 Mg]。Ca原料為雙(環戊二烯基)鈣[(C5 H5 )2 Ca]及其衍生物，例如雙(甲基環戊二烯基)鈣[(C5 H4 CH3 )2 Ca]、雙(乙基環戊二烯基)鈣[(C5 H4 C2 H5 )2 Ca]、雙(全氟環戊二烯基)鈣[(C5 F5 )2 Ca]；二－1－萘基鈣及其衍生物；乙炔鈣及其衍生物，例如雙(4,4－二氟－3－丁烯－1－基)鈣、雙(苯基乙基)鈣。此等可單獨或組合而使用。
又，環境氣體或載體氣體，例如為氮氣、氫氣、氬氣、氦氣，以氫氣、氦氣為較佳。此等可單獨或組合使用。成長係指將基板置入反應爐內，導入原料氣體，使半導體層成長於基板上即可。反應爐係具有例如：從原料供給裝置將原料氣體供應至反應爐內的供給線路、及於爐內用以將基板加熱的基座(susceptor)。為了使半導體層均勻地成長，基座通常成為藉由迴轉裝置而可回轉的構造。為了加熱基座，基座之內部備有紅外線燈等加熱裝置。藉由加熱，通過供給線路而供應至反應爐內之原料氣體會在基板上熱分解，使所期望之化合物成長。供應至反應爐內之原料氣體之中，未反應之原料氣體係藉由排氣線路而排出至反應爐外面，而被送往排氣處理裝置。
於HVPE中，以III族原料、V族原料、載體氣體而言，可使用如下之化合物。III族原料，例如為將鎵金屬與氯化氫氣體在高溫進行反應而生成之氯化鎵氣體、將銦金屬與氯化氫氣體在高溫進行反應而生成之氯化銦氣體。V族原料例如為氨。載體氣體例如為氮氣、氫氣、氬氣、氦氣，以氫氣、氦氣為佳。此等可單獨或混合使用。
另外，於MBE中，以III族原料、V族原料、載體氣體而言，可使用如下之化合物。III族原料例如為鎵、鋁、銦等金屬。V族原料例如為氮、氨。載體氣體例如為氮氣、氫氣、氬氣、氦氣，以氫氣、氦氣為佳。此等可單獨或混合使用。
若依據步驟(I－1)，如第7圖(a)所示，則在基板1上，可得到以低溫緩衝層2、N型半導體層3、發光層4、P型半導體5、高濃度N型半導體層6所形成的半導體多層膜。從後述步驟(I－2)中藉由粒子而均勻地配置之觀點而言，半導體多層膜以其表面為平坦為佳。例如，旋塗法，若半導體多層膜表面上存在有粒子半徑大小以上的段差時，則粒子在段差部分會有重疊之情形。
步驟(I－2)粒子之配置 於步驟(I－2)中，在半導體多層膜上，將平均粒徑0.01 μm至10 μm之粒子以面密度2×106 cm－2 至2×1010 cm－2 配置。
粒子，雖然由如聚苯乙烯等有機物所成者為佳，但以由無機物所成者為佳。無機物例如包括氧化物、氮化物、碳化物、硼化物、硫化物、硒化物、金屬。氧化物為二氧化矽、氧化鋁、氧化鋯、氧化鈦、氧化鈰、氧化鎂、氧化鋅、氧化錫、釔鋁石榴石(YAG，即yttrium aluminum garnet)。氮化物為氮化矽、氮化鋁、氮化硼。碳化物為SiC、碳化硼、鑽石、石墨、富勒烯(fullerene)。硼化物為ZrB2 、CrB2 。硫化物為硫化鋅、硫化鈣、硫化鍶。硒化物為硒化鋅、硒化鎘。此等，其構成元素可以其他元素部分取代，例如亦可為含有矽、鋁、氧及氮的賽隆(SiAlON)。金屬為Si、Ni、W、Ta、Cr、Ti、Mg、Ca、Al、Au、Ag、Zn。此等可單獨或混合使用。又，無機物係氮化物以氧化物所被覆者，亦可將鈰或銪等賦活劑導入至無機物中而成之螢光體。無機物以氧化物較佳，又以氧化矽更佳。由於可提升蝕刻時之加工形狀及加工尺寸之均勻性，且可具有良好重現性地製造光取出效率高之發光元件，故粒子之大小、形狀為均一者較佳，從球狀、單分散且粒徑為均一之觀點而言，以源自於膠體氧化矽(colloidal silica)之氧化矽粒子較佳。又，粒子之平均粒徑為0.01 μm以上，以0.05 μm以上較佳，以0.1 μm以上為更佳；以10 μm以下，以2 μm以下較佳。
配置，係藉由例如將粒子分散於溶媒(例如水、醇類)中，將半導體多層膜浸漬於所得之漿液中，再加以乾燥的方法(浸漬，即dipping)，或是將漿液塗佈或噴霧於半導體多層膜再加以乾燥的方法來進行就可以。從將粒子更均勻地配置之觀點而言，以藉由旋塗法塗佈較佳。較佳為以使粒子不會變重疊之方式而配置成一層。配置，以使粒子之面密度成為2×106 cm－2 以上，且2×1010 cm－2 以下之方式來進行。面密度以使用掃描電子顯微鏡來求得即可。面密度係藉由例如變更漿液濃度、變更塗佈量或噴霧量、或於配置前將半導體多層膜進行表面處理而變化半導體多層膜與漿液的可濕潤性(wettability)來進行即可。以旋塗法而言，藉由調整漿液濃度，而可精密地控制面密度。表面處理係例如藉由UV光照射、電漿處理、以酸或鹼藥劑洗淨來進行即可。
若依據步驟(I－2)，如第8圖(a)所示，粒子83係配置於成長在基板1上之半導體多層膜82上。又，於第8圖中，半導體多層膜82之積層構造之詳細內容係省略。
步驟(I－3)凸部之形成 於步驟(I－3)中，以粒子作為蝕刻遮罩而將半導體多層膜予以乾式蝕刻，則形成凸部。
乾式蝕刻，係使用例如ECR乾式蝕刻裝置或ICP乾式蝕刻裝置來進行即可。乾式蝕刻，係以將半導體多層膜乾式蝕刻，且同時以將在半導體多層膜上與水平面平行方向之粒子之最大粒徑(以下稱為”粒子之橫向尺寸(DMAX )”)減小的條件方式來進行較佳。乾式蝕刻後之粒子之橫向尺寸(DMAX )為乾式蝕刻前之粒子之粒徑(直徑)的80%以下為宜，再者，以成為50%以下之條件來進行乾式蝕刻較佳。藉由如此之乾式蝕刻，而使凸部形成，且使凸部之側壁面相對於半導體多層膜之面為傾斜而非垂直。乾式蝕刻係以下述條件來進行較佳：當藉由相對於光取出面為垂直截面而將凸部之頂點分割時，該截面之輪廓線至少含有2個曲線部分，且在凸部底部側之曲線部分之曲率半徑與較此頂點側之曲線部分的曲率半徑相比，會形成較大形狀(例如石筍狀)之凸部。
步驟(I－4)電極之形成 於步驟(I－4)中，於半導體多層膜上形成P電極。
P電極之形成，例如是使用與上述III族氮化物半導體發光元件之P電極相同之材料或產生該電極之材料，以真空蒸鍍法、濺鍍法進行即可。
P電極之形成，由於會使N電極形成面露出，故於乾式蝕刻(台面(mesa)形狀加工)步驟前或後皆可進行。惟，於本方法中，在粒子之配置及凸部之形成後，再進行台面形狀加工。藉此，通常如第5圖(a)所示，凸部之各頂點連結所得之平面、透明P電極51與半導體多層膜52之界面為在同一平面上。使用如此所得之半導體多層膜而得到的發光元件係適於高輸出化。又，與上述相異地，當在粒子之配置及凸部之形成前即進行台面形狀加工時，如第5圖(b)所示，連結凸部之各頂點所得之平面、透明P電極51與半導體多層膜52之界面則變得不會在同一平面上。即使使用如此所得之半導體多層膜亦可得到發光元件。然而，從台面段差部分周圍之粒子密度的控制性及重現性之觀點而言，台面形狀加工係以在粒子之配置及凸部之形成後再進行較佳。
在步驟(I－3)凸部之形成步驟中，可將光阻圖案(resist pattern)、蝕刻加以組合來進行。例如，乾式蝕刻p型GaN系半導體層時，則因蝕刻損傷而變成高電阻，即使在經蝕刻之表面上形成電極，亦有歐姆特性會變得不良之情形。在此等情形，如第8圖(b)所示，將粒子配置後，藉由光微影蝕刻步驟法(Photolithography)，而使P電極形成預定區域以光阻膜84保護。如第8圖(c)所示，進行凸部加工之乾式蝕刻。其次，如第8圖(d)所示，進行光阻膜剝離之步驟，若去除光阻膜下之殘餘粒子，則電極形成預定區域之半導體層就不會受到乾式蝕刻。殘餘粒子之去除，只要進行以濕式蝕刻或刷子洗淨去除即可，當粒子為氧化矽時，例如以氫氟酸溶液蝕刻去除即可。如第8圖(e)所示，為了使N電極形成預定面之N型半導體層露出，而進行台面形狀形成。將以光微影蝕刻所蝕刻區域以外之處以光阻膜保護，進行半導體層之蝕刻，使N型半導體層露出。蝕刻，係以ICP乾式蝕刻法、ECR乾式蝕刻法等進行即可。其次，如第8圖(f)所示，在光取出面之高濃度N型半導體層上，形成由透明導電性氧化物所成之P電極8。P電極8，係藉由蒸鍍透明導電性氧化物，再以光微影蝕刻法進行光阻圖案化，以乾式蝕刻或濕式蝕刻來形成即可。如第8圖(g)所示，在N型半導體層上形成N電極7。N電極7，例如係藉由以光微影蝕刻法進行光阻圖案化，以真空蒸鍍法、濺鍍法等蒸鍍電極金屬後，再由剝離(lift－off)而形成即可。
再者，由於N電極與N型半導體層之間會形成歐姆性接觸，故形成可與熱處理組合進行。熱處理係隨電極種類、N型半導體層之電子濃度之不同而異，例如當電極為Ti\Al電極時，於氮氣環境下以500℃至800℃進行1至30分鐘之退火(anneal)即可。又，當電極為Al、V\Al、ITO電極時，通常不需要熱處理。
繼而，如第8圖(h)所示係形成銲接墊(bonding pad)電極85。銲接墊電極85，例如係藉由光微影蝕刻法來進行光阻圖案化，以真空蒸鍍法、濺鍍法等蒸鍍電極金屬後，再進行剝離來形成即可。銲墊電極金屬，例如係Ti、Au、Al、V、Pt或是含有該等元素之合金或化合物。又，銲墊電極金屬與N電極7為相同金屬，可以同一時步驟處理一起形成。
III族氮化物半導體發光元件2
本發明之III族氮化物半導體發光元件2，含有N電極、半導體多層膜及P電極。
N電極，具有電極會擴大電流而使電流注入至半導體層的作用、及抑制吸收光而將光排出至外面的作用。N電極係由透明導電性氧化物所成，又以由ITO、ZnO或SnO2 所構成為佳。N電極可為單層膜，亦可為多層膜中之任一者。又，從更能抑制光之吸收的觀點而言，N電極以厚度(d)與吸收係數(α)的乘積α×d之值為小者較佳，例如在0.1以下為較佳。再者，從擴大電流之觀點而言，N電極以薄片電阻為50 Ω/□以下較佳。
半導體多層膜，係由以化學式Inx Gay Alz N(惟，x＋y＋z＝1，0≦x≦1，0≦y≦1，0≦z≦1)所示之氮化物化合物所構成，含有如下順序：高濃度N型半導體層、N型半導體層、發光層、P型半導體層。
高濃度N型半導體層，其n型雜質濃度為5×1018 cm－3 至5×1020 cm－3 。又，高濃度N型半導體層之厚度通常為1nm至5 μm，以1nm至10nm較佳。
N型半導體層，例如係由GaN所構成，且n型雜質濃度為1×1018 cm－3 至5×1018 cm－3 。
發光層，可為單一量子井結構或多重量子井結構中之任一者。
P型半導體層，其p型雜質濃度通常為1×1018 cm－3 至5×1020 cm－3 。
P電極，係由Ni、Au、Ti、Pt、Ag、Ru、Rh所構成。又，P電極係由含有此等金屬之至少1種的合金、化合物所成。再者，P電極亦可為單層或積層中之任一者，例如亦可為Ni\Au、Ni\Pt\Au之積層。
III族氮化物半導體發光元件2，通常係經晶片化，且裝設於由金屬、陶瓷或樹脂所成之封裝(package)頂部上，即可使用。
III族氮化物半導體發光元件2，如第9圖(a)所示，可殘留為了使半導體層進行結晶成長用的基板(例如，單晶基板)1，將封裝122接合於此；或如第9圖(b)所示，亦可除去基板1，再將封裝122接合於半導體層120。第9圖(a)、第9圖(b)中，銲墊電極(pad electrode)或對於電極之配線、封裝樹脂係省略。
III族氮化物半導體發光元件2在進行高電流密度驅動之用途等，從提昇放熱性之觀點而言，如第9圖(b)所示，以除去基板1而使用較佳。
與封裝之接合，例如使用Au、Cu之熱壓合用銀糊膏的方法，或使用如AuSn軟銲(soldering)金屬的方法來進行即可。
將III族氮化物半導體發光元件2之典型結構，藉由第10圖加以說明。
III族氮化物半導體發光元件2，係如第10圖(a)及(b)所示，具有含有如下順序：P型半導體層5、發光層4、N型半導體層3及高濃度N型半導體極薄層6的積層結構。N電極7係與高濃度N型半導體極薄層6相接，P電極8係與P型半導體層5相接。
又，III族氮化物半導體發光元件2，係如第10圖(a)所示，具有由下列物質所成之凸部：N型半導體層3及高濃度N型半導體極薄層6。
III族氮化物半導體發光元件2，係藉由具有凸部，而具有將仍被關閉於III族氮化物半導體發光元件2內部且於重覆進行多重反射時而逐漸衰減的光予以有效率地從凸部取出至外面的作用，或具有改變光反射角度並通過透明N電極7而有效率地取出至外面的作用。
凸部，與III族氮化物半導體發光元件1同樣地，通常至少有2個，以形狀、尺寸相同者為佳。又，凸部以其配列為非週期性配置為佳。
凸部之面密度通常為2×106 cm－2 至2×1010 cm－2 。
又，相對於III族氮化物半導體發光元件2之全表面積，凸部所占之表面積之比率(以下，稱為面積比)為2.3%以上為較佳。
凸部之配置係藉由第11圖而加以說明。第11圖係從III族氮化物半導體發光元件2之光取出面所見的圖。關於凸部之配置，凸部形成區域111即使如第11圖(a)所示亦可存在於III族氮化物半導體發光元件2之周圍，亦可為如第11圖(b)所示存在於III族氮化物半導體發光元件2之全面，亦可如第11圖(c)所示存在於透明電極112之開口部114。又，凸部亦可組合此等而加以配置。
III族氮化物半導體發光元件2之製造方法
本發明之III族氮化物半導體發光元件2，例如只要藉由包括上述步驟(II－1)至(II－5)的方法而製造即可。
步驟(II－1) 半導體多層膜之成長 於步驟(II－1)中，使n型雜質濃度為5×1018 cm－3 至5×1020 cm－3 之高濃度N型半導體層、N型半導體層、發光層、P型半導體層成長於基板上，例如第12圖(a)所示，而得到由n型雜質濃度為5×1018 cm－3 至5×1020 cm－3 之高濃度N型半導體層、N型半導體層、發光層、P型半導體層所成的半導體多層膜132。又，於步驟(II－1)中，從使半導體多層膜與基板於步驟(II－4)中能容易分離之觀點而言，亦可形成低溫緩衝層。低溫緩衝層係於基板上形成，接著在其之上形成N型半導體層。
基板例如為SiC、Si、MgAl2 O4 、LiTaO3 、ZrB2 、CrB2 或GaN之單晶、藍寶石(sapphire)，以藍寶石為佳。
低溫緩衝層例如由InGaN、GaN所構成，厚度通常為20至80nm。
N型半導體層、發光層、P型半導體層、高濃度N型半導體層，係與上述III族氮化物半導體發光元件2之情形相同。
成長，係以與III族氮化物半導體發光元件1之製造方法為相同之方法、條件來進行即可，例如藉由MPVPE、HVPE、MBE來進行即可。
於成長中，從減低半導體多層膜之轉移密度、防止產生裂縫、及減低翹曲之觀點而言，以在基板上形成合計厚度為20 μm以上，80 μm以下之半導體多層膜為佳。又，以在基板上形成厚度20 μm以上之無摻雜(non－dope)氮化物半導體層或摻雜濃度低之氮化物半導體層更佳。
成長後，如第12圖(a)所示，在半導體多層膜132上，亦可藉由光微影蝕刻法、乾式蝕刻而形成直至基板的分離溝133。分離溝之形成亦可藉由雷射劃線(laser scribing)來進行。又，亦可洗淨半導體多層膜132之表面。
步驟(II－2) 電極之形成 於步驟(II－2)中，通常如第12圖(b)所示，於半導體多層膜132上形成P電極134。
形成，例如係使用與上述III族氮化物半導體發光元件2之P電極相同之材料或產生該電極之材料，以真空蒸鍍法、濺鍍法進行即可。
步驟(II－3) 支持體之接合 於步驟(II－3)中，通常如第12圖(c)所示，係於P電極134上接合支持體135。
支持體為導電性，例如，如Si、GaAs、SiC等半導體；如Cu、Al、W、Mo、Hf、La、Ta、Ir、Ru、Os、Nb等金屬。其中，以熱膨脹率為1.5×10－6 /℃以下之金屬材料為佳，以Mo為更佳。支持體，通常以觸針式之表面粗糙度測定裝置所測定之平均表面粗糙度為5nm以下，從減低翹曲之觀點而言，其厚度為20至200 μm。
接合，例如係藉由Au、Cu之熱壓合、以如AuSn之軟銲金屬而進行接合即可。
步驟(II－4) 基板之分離 於步驟(II－4)中，基板係從半導體多層膜分離。
分離，例如係使用雷射進行即可，當基板1為藍寶石、半導體多層膜132為GaN時，如第12圖(d)所示，從基板1側照射雷射。雷射光為YVO4 雷射之3倍高諧波(波長355nm)時，基板1不會有效地實際吸收雷射光，而半導體多層膜132會吸收光。半導體多層膜132中，已吸收雷射光之區域會產生分解，而析出III族材料(Ga)與氮。如第12圖(e)所示，藉由將半導體多層膜132放置於Ga之熔點(30℃)以上之氣體環境，而可以分離基板1。為了使半導體多層膜132會分解，從有效地使其吸收能量之觀點而言，以雷射光較佳。又，以光波長為較短者更佳。例如，由於以能量比能帶隙(bandgap)更大之光時，吸收會為大，故當半導體多層膜132為GaN時，以波長比365nm短之光為佳，以雷射而言，即如有YAG、YVO4 之三倍高諧波(harmonics)(波長355nm)或四倍高諧波(波長266nm)；ArF(波長193nm)、KrF(波長248nm)、XeCl(波長308nm)等準分子(excimer)。雷射光之振盪型態，例如有連續振盪、標準脈衝振盪(Normal pulse oscillation)、Q開關脈衝振盪(Q switch pulse oscillation)。從減少熱影響之觀點而言，以Q開關脈衝振盪為佳，在Q開關脈衝振盪之中，又以奈秒(ns)級之短脈衝與具有高尖鋒功率(Peak power)之連續波(CW)激發Q開關脈衝振盪為佳。光可以點狀、線狀、面狀之型態而供給至基板1與半導體多層膜132之界面附近。從有效地分離之觀點而言，可使用點狀、線狀之雷射光，使雷射光從基板1入射，將雷射光之焦點從基板1與半導體多層膜132之界面移動至半導體多層膜132側(散焦，即defocus)。由於雷射光之能量有空間性之分布，為了將晶圓(例如，2吋徑)在面內均勻地分離出基板1，亦可使照射區域重疊(overlap)，而使能量均勻地傳達至界面。
另外，分離可藉由在基板上配置無機粒子之方法來進行。基板之分離所用之無機粒子，係在形成半導體多層膜前配置。
無機粒子例如係由氧化物、氮化物、碳化物、硼化物、硫化物、硒化物、金屬所成。氧化物為氧化矽、氧化鋁、氧化鋯、氧化鈦、氧化鈰、氧化鎂、氧化鋅、氧化錫、釔鋁石榴石(YAG)。氮化物為氮化矽、氮化鋁、氮化硼。碳化物為SiC、碳化硼、鑽石、石墨、富勒烯。硼化物為ZrB2 、CrB2 。硫化物為硫化鋅、硫化鈣、硫化鍶。硒化物為硒化鋅、硒化鎘。此等，其構成元素亦可用其他元素來部分取代，例如亦可為含有矽、鋁、氧及氮的賽隆(SiAlON)。金屬為Si、Ni、W、Ta、Cr、Ti、Mg、Ca、Al、Au、Ag、Zn。此等可單獨或混合使用。又，無機物係以氧化物被覆氮化物者，亦可為將鈰或銪等賦活劑導入至無機物中而成之螢光體。無機物以氧化物為佳，又以氧化矽更佳。
無機粒子可使用球狀、板狀、針狀、不定形狀等任意形狀者，其中，由於球狀不具有方向性故較佳。因此，無機粒子以球狀氧化矽為更佳。從單分散且容易取得粒徑較齊全者之觀點而言，球狀氧化矽以使用含有膠體氧化矽漿液之氧化矽粒子為更佳。
膠體氧化矽漿液，係氧化矽之微粒子以膠體狀分散於水等溶媒中者，藉由矽酸鈉之離子交換、或如正矽酸四乙酯(Tetraethyl Orthosilicate，即TEOS)等有機矽化合物之水解而容易得到球狀氧化矽粒子。
無機粒子之平均粒徑通常為5nm至50 μm，以10nm至10 μm較佳，以20nm至1 μm更佳。若平均粒徑為5nm以上，則將無機粒子配置於基板上之步驟中，無機粒子會難以重疊為2層以上，繼而在經埋入無機粒子之半導體多層膜之成長中，會易於埋入無機粒子且平坦地成長。又，若平均粒徑為50nm以下，則在經埋入無機粒子之半導體多層膜之成長中，會更容易埋入無機粒子且平坦地成長，在將半導體多層膜與基板分離之分離步驟中，會易於分離。關於2種以上粒徑不同之無機粒子，只要混合時之平均粒徑在上述範圍內，亦可混合2種以上粒徑不同之無機粒子而使用。
配置，係藉由使用於溶媒中分散無機粒子而成之漿液，使基板浸漬於該漿液中的方法；或是藉由將該漿液塗佈或噴霧於基板上後，再以乾燥的方法來進行。溶媒，例如為水、甲醇、乙醇、異丙醇、正丁醇、乙二醇、二甲基乙醯胺、甲基乙基酮、甲基異丁基酮，從處理性或可容易取得之觀點而言，以水為佳。又，乾燥可使用旋轉機(spinner)來進行。
相對於無機粒子之基板被覆率，係以掃描式電子顯微鏡(SEM)從已配置無機粒子之基板表面上觀察時，依據測定視野內(面積S)中之可數的粒子P與粒子平均粒徑d，以下述式來定義：被覆率(%)＝((d/2)2 ×π．P．100)/S
此被覆率並無特別限定，但以1%至95%為佳，以30%至95%為較佳，以50%至95%為更佳。若為1%以上，則從基板有更易剝離III至V族氮化物半導體層之傾向，若為95%以下，則基板之有效表面積會更為增加、半導體多層膜會有更易於晶膜成長(epitaxial growth)之傾向，因而較佳。已配置於基板上之無機粒子，較理想為1層構造(即單粒子構造)。雖然無機粒子亦可部分性地重疊為2層以上，但半導體多層膜會變得難以晶膜成長，而有難以平坦地埋入之情形。於第13圖(a)，係表示在如此操作之基板表面13上配置無機粒子12的構造截面圖。
使用無機粒子而將基板分離時，如第13圖(a)所示，將無機粒子12配置於基板1上，以埋入無機粒子之方式於基板上形成半導體多層膜15後，將半導體多層膜15與基板1分離。
半導體多層膜15與基板1之分離，例如可藉由施加應力而機械地將基板1剝離的方法就可以，亦可藉由於半導體多層膜與基板之界面上施加內部應力及/或外部應力的方法來進行。使用內部應力之分離，係可藉由在半導體多層膜成長後，利用基於半導體多層膜與基板之熱膨脹係數差的應力而將基板自然剝離的方法來進行，例如，可藉由將溫度從半導體多層膜之成長溫度冷卻至室溫，再使用媒體(液狀氮等)將溫度從室溫冷卻至低溫，一旦從室溫加熱後就用媒體冷卻至低溫的方法來進行。使用外部應力之分離，係可藉由將半導體多層膜或基板中之任一者加以固定，施加衝擊於另外一者的方法來進行。又，為了促進半導體多層膜與基板之剝離，可使用組合前述雷射光與分離步驟。使用無機粒子之分離，係可減低分離時對於半導體多層膜之損傷，不會降低半導體多層膜之發光特性，而可剝離基板。
藉由使用雷射光之方法、使用無機粒子之方法而分離基板，例如，如第6圖(b)所示，半導體多層膜110與封裝接觸，元件之放熱特性會提升。由於元件之放熱性優異，故即使以高電流密度驅動時，發光效率亦不會降低。
步驟(II－5) 粒子之配置 於步驟(II－5)中，在半導體多層膜之高濃度N型半導體上，將平均粒徑0.01 μm至10 μm之粒子以面密度2×106 cm－2 至2×1010 cm－2 配置。例如，如第12圖(f)所示，成為乾式蝕刻遮罩之粒子73係配置於半導體層132上。配置時，以在半導體多層膜之與基板1相接之面上，施行濕式蝕刻等化學處理、或是研削或研磨等物理性處理較佳，藉由如此等處理，半導體多層膜之與基板1相接之面的平坦性會提升。
步驟(II－6) 凸部之形成 於步驟(II－6)中，以粒子作為蝕刻遮罩而乾式蝕刻半導體多層膜，則形成凸部。步驟(II－6)係以與步驟(I－3)相同之方法、條件進行即可，於第12圖(g)係表示凸部形成後之元件截面圖。
步驟(II－7) 電極之形成 於步驟(II－7)中，係於高濃度N型半導體層上形成N電極，例如，如第12圖(h)所示，係於高濃度N型半導體層132上形成由透明導電性氧化物所成之N電極137。
形成，例如係藉由蒸鍍與上述III族氮化物半導體發光元件2之N電極相同之材料或產生該電極之材料，以光微影蝕刻法進行光阻圖案化，以乾式蝕刻或濕式蝕刻的方法進行即可。
[實施例]
說明本發明之實施例，但本發明不限定於此等範圍。
實施例1
製造具有如第7圖(a)所示構造的半導體多層膜。在藍寶石基板1上，以成長溫度530℃，成長厚度有50nm之GaN緩衝層2。在GaN緩衝層2上，以二矽烷作為摻質氣體，以成長溫度1110℃，成長膜厚有4 μm、n型載體濃度2×1018 cm－3 之n型GaN層3(N型半導體層)。在n型GaN層3上，以成長溫度1120℃，成長有膜厚100nm、n型載體濃度5×1017 cm－3 之n型GaN層(無圖示)。在n型GaN層上，成長有發光層4。發光層4，係以障壁層作為厚度15nm之GaN，以井層作為厚度3nm之In0.12 Ga0.88 N層，為由5層井層所成之多重量子井構造。在發光層4上，將雙(環戊二烯基)鎂[(C5 H5 )2 Mg]作為鎂原料，以成長溫度940℃，成長有厚度30nm之摻雜鎂之AlGaN層(無圖示)。在AlGaN層上，將雙(環戊二烯基)鎂作為p型摻質原料，以成長溫度1010℃，成長有厚度200nm之p型GaN層5(P型半導體層)。在p型GaN層5上，以成長溫度700℃，成長有厚度5nm之矽高濃度摻雜InGaN層6(高濃度N型半導體層)。為了使載體活性化，將p型GaN於氮氣環境下以700℃進行20分鐘熱處理。
其次，將InGaN層6之表面，以硫酸與過氧化氫水的混合溶液進行處理後，在InGaN層6上，以旋塗法塗佈膠體氧化矽漿液(扶桑化學工業股份公司，”PL－20”，平均粒徑370nm)，加以乾燥，而配置氧化矽粒子。平均粒徑係藉由掃描型電子顯微鏡(以下稱為SEM)所拍之照片來測定。又，將配置後之InGaN層6以SEM進行觀察。氧化矽粒子之粒子密度為8×108 cm－2 至10×108 cm－2 ，在20mm口大小之試料面內為非常均勻之密度分佈。
以光微影蝕刻法形成光阻被覆部分與非被覆部分，以光阻保護第14圖(e)所示之斜線部分以外之區域。藉此，N電極形成預定區域151與P電極形成預定區域152係經保護而免受乾式蝕刻損傷，凸部形成區域153係成為圖之斜線區域。
在ICP乾式蝕刻裝置中以氧化矽粒子作為遮罩，以基板偏壓電源100W、ICP電源200W、壓力0.8Pa、氯氣20sccm、二氯甲烷10sccm、氬40sccm、處理時間6.5分鐘之條件，蝕剋半導體多層膜，而形成凸部。相對於GaN，在基板面上垂直方向經0.6 μm之蝕刻，且氧化矽粒子之橫向大小係平均地減少0.18 μm。氧化矽粒子於乾式蝕刻處理後之橫向大小，係變成粒子於乾式蝕刻處理前之直徑的50%左右。又，於氧化矽粒子之正下方的GaN係經加工為微小石筍形狀。微小石筍形狀，係下底直徑為0.4 μm，與乾式蝕刻前之膠體氧化矽直徑幾乎為相同。在乾式蝕刻處理後，剝離光阻，將剩餘之氧化矽粒子使用經緩衝之氫氟酸藉由濕式蝕刻而去除。第15圖(a)係表示凸部形成區域與非形成區域之邊界的半導體表面之SEM像。又，第15圖(b)係表示凸部形成區域之SEM像。
將高濃度N型半導體層浸於硫酸與過氧化氫水的混合溶液中2分鐘並加以洗淨後，以真空蒸鍍法形成厚度140nm之ITO膜。以光微影蝕刻法進行光阻圖案化，以三氯化鐵水溶液與鹽酸溶液之1：1的混合溶液進行ITO膜之蝕刻並形成圖案後，剝離光阻，如第14圖(e)所示，在區域152上形成ITO電極。
以光微影蝕刻法將N型半導體層之露出區域予以圖案化。將半導體多層膜藉由ICP乾式蝕刻而蝕刻1 μm，使n型半導體層3露出，剝離光阻，形成台面形狀。
在n型半導體層3上，以光微影蝕刻法進行N電極區域之光阻圖案化，再以真空蒸鍍法蒸鍍V\Al(膜厚10nm\100nm)金屬後，藉由光阻剝離而形成N電極7。
在ITO電極上，以光微影蝕刻法進行銲墊電極區域之光阻圖案化，再以真空蒸鍍法蒸鍍Ti\Au(膜厚50nm\200nm)金屬後，藉由光阻剝離而形成銲墊電極，得到發光元件。發光元件，相對於全表面積，凸部所占之表面積之比率為17.7%。於第14圖(a)至(e)中，銲墊電極是省略。
將發光元件加工為420 μm×420 μm×90 μm之晶片形狀，加以評估。針對10個發光元件，於有藍寶石基板之狀態下，在兩電極之間使20mA之電流流動，測定光輸出功率(optical output power)。結果表示於表1及第16圖。光輸出功率係將光電二極體固定於晶片之正上方來測定。
實施例2
除了將凸部形成區域製作成第14圖(d)之斜線區域以外，其餘與實施例1進行相同操作而得到發光元件。發光元件，相對於其全表面積，凸部所占之表面積的比率為10.1%。光輸出功率以與實施例1相同之條件來測定。將結果表示於表1及第16圖。
實施例3
除了將凸部形成區域製作成第14圖(c)之斜線區域以外，其餘與實施例1進行相同操作而得到發光元件。發光元件，相對於其全表面積，凸部所占之表面積的比率為4.8%。光輸出功率以與實施例1相同之條件測定。將結果表示於表1及第16圖。
實施例4
除了將凸部形成區域製作成第14圖(b)之斜線區域以外，其餘與實施例1進行相同操作而得到發光元件。發光元件，相對於其全表面積，凸部所占之表面積的比率為2.3%。光輸出功率以與實施例1相同之條件測定。將結果表示於表1及第16圖。
比較例1
除了沒有實施氧化矽之配置與微小石筍形狀之加工以外，其餘與實施例1進行相同操作，而得到第14圖(a)所示之發光元件。光輸出功率以與實施例1相同之條件測定。將結果表示於表1及第16圖。
[產業上之可利用性]
本發明之III族氮化物半導體發光元件係光取出率高。又，若依據本發明之III族氮化物半導體發光元件，可提供光取出效率高之III族氮化物半導體發光元件的有效製造方法。
1．．．基板
2．．．低溫緩衝層
3．．．N型半導體層
4．．．發光層
5．．．P型半導體層
6．．．高濃度N型半導體層
7．．．N電極
8．．．P電極
第1圖(a)至(c)係III族氮化物半導體發光元件1的透視圖(perspective view)。
第2圖(a)及(b)係表示凸部之非週期性配置與週期性配置。
第3圖(a)至(c)係表示凸部相對於半導體多層膜在垂直方向及水平方向的截面。
第4圖(a)至(c)係表示凸部形成區域的各種例子。
第5圖(a)及(b)係表示凸部頂點部與半導體多層膜/電極之界面的關係。
第6圖(a)及(b)係表示III族氮化物半導體發光元件1與封裝的關係。
第7圖(a)及(b)係表示基板及半導體多層膜的層結構。
第8圖(a)至(h)係表示III族氮化物半導體發光元件1的製造例。
第9圖(a)及(b)係表示III族氮化物半導體發光元件2與封裝的關係。
第10圖(a)至(c)係III族氮化物半導體發光元件2的透視圖。
第11圖(a)至(c)係表示凸部形成區域的各種例子。
第12圖(a)至(h)係表示III族氮化物半導體發光元件2的製造例。
第13圖(a)至(d)係表示III族氮化物半導體發光元件2的其他製造例。
第14圖(a)至(e)係表示實施例1至4及比較例的III族氮化物半導體發光元件。
第15圖(a)及(b)係表示實施例1之III族氮化物半導體發光元件的凸部形成區域、及凸部形成區域與非形成區域的邊界。
第16圖，係針對實施例1至4及比較例的III族氮化物半導體發光元件，表示凸部區域面積比與光輸出功率的關係。
3．．．N型半導體層
4．．．發光層
5．．．P型半導體層
6．．．高濃度N型半導體層
7．．．N電極
8．．．P電極

Claims (26)

  1. 一種III族氮化物半導體發光元件，其係含有如下順序(a1)、(b1)及(c1)：(a1)N電極、(b1)半導體多層膜、(c1)透明導電性氧化物P電極；此處，該半導體多層膜係含有如下順序物質：N型半導體層、發光層、P型半導體層、n型雜質濃度為5×1018 cm-3 至5×1020 cm-3 ，厚度為1nm至10nm之高濃度N型半導體層；其中，N型半導體層係相接於N電極，且半導體多層膜具有凸部，前述凸部係相對於該元件之全表面積，該凸部所占之表面積的比率為2.3%以上。
  2. 如申請專利範圍第1項之III族氮化物半導體發光元件，其中，該凸部至少有2個，且該等之形狀、尺寸係相同。
  3. 如申請專利範圍第1項之III族氮化物半導體發光元件，其中，該凸部之配列係非週期性配置。
  4. 如申請專利範圍第1項之III族氮化物半導體發光元件，其中，該凸部，係平行於半導體多層膜之截面為圓形，垂直於半導體多層膜之截面為含有曲線，且從頂點部朝向周邊部之曲率半徑為單調平緩地增加者。
  5. 如申請專利範圍第1項之III族氮化物半導體發光元件，其中，該凸部之面密度係2×106 cm-2 至2×1010 cm-2 。
  6. 如申請專利範圍第2項之III族氮化物半導體發光元件， 其中，連結該凸部之各頂點所得之平面，與透明導電性氧化物P電極與半導體多層膜之界面，為在同一平面上。
  7. 如申請專利範圍第1項之III族氮化物半導體發光元件，其中，該凸部係位於N型半導體層上。
  8. 如申請專利範圍第1項之III族氮化物半導體發光元件，其中，該半導體多層膜之合計厚度係20μm至80μm。
  9. 一種面發光型半導體發光元件之製造方法，其具有步驟(I-1)至(I-4)：步驟(I-1)：於基板上，使N型半導體層、發光層、P型半導體層、n型雜質濃度為5×1018 cm-3 至5×1020 cm-3 ，厚度為1nm至10nm之高濃度N型半導體層成長，而得到半導體多層膜；步驟(I-2)：在半導體多層膜之高濃度N型半導體層上，將平均粒徑0.01μm至10μm之粒子以面密度2×106 cm-2 至2×1010 cm-2 配置；步驟(I-3)：以粒子作為蝕刻遮罩，將半導體多層膜予以乾式蝕刻，而形成凸部，前述凸部係相對於該元件之全表面積，該凸部所占之表面積的比率為2.3%以上；步驟(I-4)：在半導體多層膜上形成P電極。
  10. 如申請專利範圍第9項之製造方法，其中，該步驟(I-2)所用之粒子係無機物。
  11. 如申請專利範圍第10項之製造方法，其中，該無機物係選自由氧化物、氮化物、碳化物、硼化物、硫化物、硒化物及金屬所成組群者。
  12. 如申請專利範圍第11項之製造方法，其中，該無機物係氧化物。
  13. 如申請專利範圍第12項之製造方法，其中，該氧化物係氧化矽。
  14. 一種III族氮化物半導體發光元件，其含有(a2)、(b2)及(c2)：(a2)透明導電性氧化物N電極、(b2)半導體多層膜、(c2)P電極；此處，半導體多層膜係含有如下順序物質：n型雜質濃度為5×1018 cm-3 至5×1020 cm-3 ，厚度為1nm至10nm之高濃度N型半導體層、N型半導體層、發光層、P型半導體層；其中，P型半導體層係與P電極相接，且半導體多層膜具有凸部，前述凸部係相對於該元件之全表面積，該凸部所占之表面積的比率為2.3%以上。
  15. 如申請專利範圍第14項之III族氮化物半導體發光元件，其中，該凸部至少有2個，且該等之形狀、尺寸係相同。
  16. 如申請專利範圍第14項之III族氮化物半導體發光元件，其中，該凸部之配列係非週期性配置。
  17. 如申請專利範圍第14項之III族氮化物半導體發光元件，其中，該凸部，係平行於半導體多層膜之截面為圓形，垂直於半導體多層膜之截面為含有曲線，且從頂點部朝向周邊部之曲率半徑為單調平緩地增加者。
  18. 如申請專利範圍第14項之III族氮化物半導體發光元件，其中，該凸部之面密度為2×106 cm-2 至2×1010 cm-2 。
  19. 如申請專利範圍第14項之III族氮化物半導體發光元件，其中，連結該凸部之各頂點所得之平面，與透明導電性氧化物N電極與半導體多層膜之界面，為在同一平面上。
  20. 如申請專利範圍第14項之III族氮化物半導體發光元件，其中，該凸部係位於P型半導體層上。
  21. 如申請專利範圍第14項之III族氮化物半導體發光元件，其中，該半導體多層膜之合計厚度係20μm至80μm。
  22. 一種III族氮化物半導體發光元件之製造方法，其包括步驟(II-1)至(II-7)：步驟(II-1)：於基板上，使n型雜質濃度為5×1018 cm-3 至5×1020 cm-3 ，厚度為1nm至10nm之高濃度N型半導體層、N型半導體層、發光層、P型半導體層以此順序成長，而得到半導體多層膜；步驟(II-2)：在半導體多層膜上形成P電極；步驟(II-3)：將支持體接合於P電極； 步驟(II-4)：將基板自半導體多層膜分離；步驟(II-5)：在半導體多層膜之高濃度N型半導體層上，將平均粒徑0.01μm至10μm之粒子以面密度2×106 cm-2 至2×1010 cm-2 配置；步驟(II-6)：以粒子作為蝕刻遮罩，將半導體多層膜予以乾式蝕刻，而形成凸部，前述凸部係相對於該元件之全表面積，該凸部所占之表面積的比率為2.3%以上；步驟(II-7)：在高濃度N型半導體層上形成N電極。
  23. 如申請專利範圍第22項之製造方法，其中，該步驟(II-5)所用之粒子係無機物。
  24. 如申請專利範圍第23項之製造方法，其中，該無機物係選自由氧化物、氮化物、碳化物、硼化物、硫化物、硒化物及金屬所成組群者。
  25. 如申請專利範圍第24項之製造方法，其中，該無機物係氧化物。
  26. 如申請專利範圍第25項之製造方法，其中，該氧化物係氧化矽。
TW096105444A 2006-02-16 2007-02-14 Ｉｉｉ族氮化物半導體發光元件及其製造方法 TWI419354B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006039067A JP2007220865A (ja) 2006-02-16 2006-02-16 ３族窒化物半導体発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
TW200737554A TW200737554A (en) 2007-10-01
TWI419354B true TWI419354B (zh) 2013-12-11

Family

ID=38371662

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096105444A TWI419354B (zh) 2006-02-16 2007-02-14 Ｉｉｉ族氮化物半導體發光元件及其製造方法

Country Status (8)

Country Link
US (1) US8097891B2 (zh)
JP (1) JP2007220865A (zh)
KR (2) KR20130061188A (zh)
CN (1) CN101421858A (zh)
DE (1) DE112007000372T5 (zh)
GB (1) GB2449595B (zh)
TW (1) TWI419354B (zh)
WO (1) WO2007094490A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2154273B1 (en) * 2007-05-24 2011-08-31 National Institute for Materials Science Method for production of ultraviolet light-emitting hexagonal boron nitride crystal
US20100289047A1 (en) * 2007-11-29 2010-11-18 Kyocera Corporation Light Emitting Element and Illumination Device
JP5310564B2 (ja) * 2007-12-28 2013-10-09 日亜化学工業株式会社 半導体発光素子およびその製造方法
WO2009102032A1 (ja) * 2008-02-15 2009-08-20 Mitsubishi Chemical Corporation ＧａＮ系ＬＥＤ素子およびその製造方法
JP5324821B2 (ja) * 2008-05-26 2013-10-23 スタンレー電気株式会社 半導体装置の製造方法
DE102008038852B4 (de) * 2008-06-03 2024-02-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
JP5032511B2 (ja) 2009-01-06 2012-09-26 株式会社東芝 半導体発光装置の製造方法と、それを用いて製造した半導体発光装置
KR101686808B1 (ko) * 2010-10-30 2016-12-15 엘지디스플레이 주식회사 퀀텀 도트 발광소자
EP2711991A4 (en) * 2011-05-19 2015-05-20 Lattice Power Jiangxi Corp METHOD FOR PRODUCING A FILM CHIP ON GALLIUM NITRIDE BASE
US10074772B2 (en) 2012-01-10 2018-09-11 Lumileds Llc Controlled LED light output by selective area roughening
JP5114687B2 (ja) * 2012-05-31 2013-01-09 王子ホールディングス株式会社 半導体発光素子の製造方法
JP2014060335A (ja) * 2012-09-19 2014-04-03 Sharp Corp 半導体発光素子の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08195505A (ja) * 1995-01-17 1996-07-30 Toshiba Corp 半導体発光素子及びその製造方法
JP2002198560A (ja) * 2000-12-26 2002-07-12 Sharp Corp 半導体発光素子およびその製造方法
US6610551B1 (en) * 1998-09-16 2003-08-26 Cree, Inc. Vertical geometry InGaN LED
JP2004111493A (ja) * 2002-09-13 2004-04-08 Nichia Chem Ind Ltd 窒化物半導体発光素子とその製造方法
TW200541100A (en) * 2004-06-11 2005-12-16 Highlink Thecnhology Corp Method of forming gallium nitride-based light emitting diode with a conductive substrate

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4279244A (en) * 1977-12-15 1981-07-21 Mcalister Roy E Radiant energy heat exchanger system
JP2515051B2 (ja) * 1990-11-14 1996-07-10 三菱電機株式会社 半導体光素子及びその製造方法
US5255280A (en) * 1991-04-22 1993-10-19 Sony Corporation Semiconductor laser
JP3154198B2 (ja) * 1992-08-25 2001-04-09 ソニー株式会社 半導体レーザとその製法
JPH06132608A (ja) * 1992-10-20 1994-05-13 Sony Corp 半導体レーザ及びその製造方法
JP3522912B2 (ja) 1994-08-01 2004-04-26 東京エレクトロン株式会社 洗浄処理装置およびその制御方法
US5510156A (en) * 1994-08-23 1996-04-23 Analog Devices, Inc. Micromechanical structure with textured surface and method for making same
JP3333330B2 (ja) * 1994-09-30 2002-10-15 株式会社東芝 半導体発光素子及びその製造方法
KR970024275A (ko) * 1995-10-10 1997-05-30 김광호 안전 동작 영역을 증가시킨 트랜지스터 및 그 제조 방법
US5779924A (en) * 1996-03-22 1998-07-14 Hewlett-Packard Company Ordered interface texturing for a light emitting device
US6107644A (en) * 1997-01-24 2000-08-22 Rohm Co., Ltd. Semiconductor light emitting device
US5767534A (en) * 1997-02-24 1998-06-16 Minnesota Mining And Manufacturing Company Passivation capping layer for ohmic contact in II-VI semiconductor light transducing device
JPH10275936A (ja) * 1997-03-28 1998-10-13 Rohm Co Ltd 半導体発光素子の製法
US6420735B2 (en) * 1997-05-07 2002-07-16 Samsung Electronics Co., Ltd. Surface-emitting light-emitting diode
US6051149A (en) * 1998-03-12 2000-04-18 Micron Technology, Inc. Coated beads and process utilizing such beads for forming an etch mask having a discontinuous regular pattern
US6504180B1 (en) * 1998-07-28 2003-01-07 Imec Vzw And Vrije Universiteit Method of manufacturing surface textured high-efficiency radiating devices and devices obtained therefrom
US6291839B1 (en) * 1998-09-11 2001-09-18 Lulileds Lighting, U.S. Llc Light emitting device having a finely-patterned reflective contact
JP3469484B2 (ja) * 1998-12-24 2003-11-25 株式会社東芝 半導体発光素子およびその製造方法
KR20000057810A (ko) * 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
US6838705B1 (en) * 1999-03-29 2005-01-04 Nichia Corporation Nitride semiconductor device
US6512248B1 (en) * 1999-10-19 2003-01-28 Showa Denko K.K. Semiconductor light-emitting device, electrode for the device, method for fabricating the electrode, LED lamp using the device, and light source using the LED lamp
KR100700993B1 (ko) * 1999-12-03 2007-03-30 크리, 인코포레이티드 향상된 광 적출 구조체를 갖는 발광 다이오드 및 그 제조 방법
JP2001274458A (ja) 2000-03-27 2001-10-05 Toshiba Electronic Engineering Corp 半導体発光装置及びその製造方法
JP2002009335A (ja) 2000-06-19 2002-01-11 Hitachi Cable Ltd 発光ダイオード
US6420732B1 (en) * 2000-06-26 2002-07-16 Luxnet Corporation Light emitting diode of improved current blocking and light extraction structure
JP3466144B2 (ja) * 2000-09-22 2003-11-10 士郎 酒井 半導体の表面を荒くする方法
TW579608B (en) * 2000-11-24 2004-03-11 High Link Technology Corp Method and structure of forming electrode for light emitting device
US20030017568A1 (en) * 2001-02-27 2003-01-23 Haystead Timothy A. Smooth muscle myosin phosphatase associated kinase
US7180100B2 (en) * 2001-03-27 2007-02-20 Ricoh Company, Ltd. Semiconductor light-emitting device, surface-emission laser diode, and production apparatus thereof, production method, optical module and optical telecommunication system
JP3852000B2 (ja) * 2001-09-28 2006-11-29 豊田合成株式会社 発光素子
TW493287B (en) 2001-05-30 2002-07-01 Epistar Corp Light emitting diode structure with non-conductive substrate
TW564584B (en) * 2001-06-25 2003-12-01 Toshiba Corp Semiconductor light emitting device
WO2003019678A1 (fr) * 2001-08-22 2003-03-06 Sony Corporation Element semiconducteur au nitrure et procede de production de cet element
JP4077312B2 (ja) 2001-12-28 2008-04-16 株式会社東芝 発光素子の製造方法および発光素子
TW576864B (en) 2001-12-28 2004-02-21 Toshiba Corp Method for manufacturing a light-emitting device
JP3782357B2 (ja) 2002-01-18 2006-06-07 株式会社東芝 半導体発光素子の製造方法
KR100459547B1 (ko) * 2002-02-18 2004-12-04 삼성전자주식회사 포토다이오드 제조방법
JP4307113B2 (ja) 2002-03-19 2009-08-05 宣彦 澤木 半導体発光素子およびその製造方法
JP2004055646A (ja) * 2002-07-17 2004-02-19 Sumitomo Electric Ind Ltd 発光ダイオード素子のｐ側電極構造
AU2003252359A1 (en) 2002-08-01 2004-02-23 Nichia Corporation Semiconductor light-emitting device, method for manufacturing same and light-emitting apparatus using same
JP3912219B2 (ja) * 2002-08-01 2007-05-09 日亜化学工業株式会社 窒化物半導体発光素子
JP3864222B2 (ja) * 2002-09-26 2006-12-27 国立大学法人名古屋大学 半導体素子構造、電子エミッタ及び半導体素子構造の製造方法
US6958498B2 (en) * 2002-09-27 2005-10-25 Emcore Corporation Optimized contact design for flip-chip LED
JP3956918B2 (ja) * 2002-10-03 2007-08-08 日亜化学工業株式会社 発光ダイオード
JP3823961B2 (ja) * 2002-10-11 2006-09-20 セイコーエプソン株式会社 反射基板の製造方法及び電気光学装置の製造方法
KR100936954B1 (ko) * 2002-12-31 2010-01-14 엘지디스플레이 주식회사 반사투과형 액정표시장치와 그 제조방법
TW572503U (en) 2003-01-20 2004-01-11 Benq Corp Electronic device with display screen and image sensor
JP4325232B2 (ja) * 2003-03-18 2009-09-02 日亜化学工業株式会社 窒化物半導体素子
JP2004288799A (ja) * 2003-03-20 2004-10-14 Sony Corp 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
US7102175B2 (en) * 2003-04-15 2006-09-05 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device and method for fabricating the same
WO2005004247A1 (en) 2003-07-03 2005-01-13 Epivalley Co., Ltd. Iii-nitride compound semiconductor light emitting device
JP4277617B2 (ja) 2003-08-08 2009-06-10 日立電線株式会社 半導体発光素子の製造方法
US7683386B2 (en) * 2003-08-19 2010-03-23 Nichia Corporation Semiconductor light emitting device with protrusions to improve external efficiency and crystal growth
TWI234295B (en) 2003-10-08 2005-06-11 Epistar Corp High-efficiency nitride-based light-emitting device
US20050082562A1 (en) * 2003-10-15 2005-04-21 Epistar Corporation High efficiency nitride based light emitting device
TWM245595U (en) * 2003-10-16 2004-10-01 Arima Optoelectronics Corp Light emitting device with a transparent conductive layer
US7348600B2 (en) * 2003-10-20 2008-03-25 Nichia Corporation Nitride semiconductor device, and its fabrication process
US7012281B2 (en) * 2003-10-30 2006-03-14 Epistar Corporation Light emitting diode device and manufacturing method
JP4590905B2 (ja) * 2003-10-31 2010-12-01 豊田合成株式会社 発光素子および発光装置
TWI244222B (en) * 2004-03-11 2005-11-21 Epistar Corp A ternary nitride buffer layer containing nitride light-emitting device and manufacturing method of the same
KR20050093319A (ko) 2004-03-18 2005-09-23 삼성전기주식회사 발광효율이 개선된 질화물 반도체 발광소자 및 그 제조방법
JP2006049855A (ja) * 2004-06-28 2006-02-16 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
US7161188B2 (en) 2004-06-28 2007-01-09 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element, semiconductor light emitting device, and method for fabricating semiconductor light emitting element
TWM265766U (en) * 2004-09-16 2005-05-21 Super Nova Optoelectronics Cor Structure of GaN light emitting device
JP4254681B2 (ja) * 2004-09-30 2009-04-15 豊田合成株式会社 電極形成方法
TW200637037A (en) 2005-02-18 2006-10-16 Sumitomo Chemical Co Semiconductor light-emitting element and fabrication method thereof
CN101208810B (zh) * 2005-03-24 2010-05-12 科技研究局 Ⅲ族氮化物白光发光二极管
JP2006324324A (ja) * 2005-05-17 2006-11-30 Sumitomo Electric Ind Ltd 発光装置、発光装置の製造方法および窒化物半導体基板
TWI248691B (en) * 2005-06-03 2006-02-01 Formosa Epitaxy Inc Light emitting diode and method of fabricating thereof
US20070029541A1 (en) * 2005-08-04 2007-02-08 Huoping Xin High efficiency light emitting device
WO2010029775A1 (ja) * 2008-09-11 2010-03-18 住友電気工業株式会社 窒化物系半導体光素子、窒化物系半導体光素子のためのエピタキシャルウエハ、及び半導体発光素子を製造する方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08195505A (ja) * 1995-01-17 1996-07-30 Toshiba Corp 半導体発光素子及びその製造方法
US6610551B1 (en) * 1998-09-16 2003-08-26 Cree, Inc. Vertical geometry InGaN LED
JP2002198560A (ja) * 2000-12-26 2002-07-12 Sharp Corp 半導体発光素子およびその製造方法
JP2004111493A (ja) * 2002-09-13 2004-04-08 Nichia Chem Ind Ltd 窒化物半導体発光素子とその製造方法
TW200541100A (en) * 2004-06-11 2005-12-16 Highlink Thecnhology Corp Method of forming gallium nitride-based light emitting diode with a conductive substrate

Also Published As

Publication number Publication date
KR20130061188A (ko) 2013-06-10
GB0816481D0 (en) 2008-10-15
KR20080104302A (ko) 2008-12-02
DE112007000372T5 (de) 2009-01-02
WO2007094490A1 (ja) 2007-08-23
KR101286418B1 (ko) 2013-07-19
US20100155754A1 (en) 2010-06-24
GB2449595B (en) 2010-01-27
JP2007220865A (ja) 2007-08-30
TW200737554A (en) 2007-10-01
US8097891B2 (en) 2012-01-17
GB2449595A (en) 2008-11-26
CN101421858A (zh) 2009-04-29

Similar Documents

Publication Publication Date Title
TWI419354B (zh) Ｉｉｉ族氮化物半導體發光元件及其製造方法
TWI426620B (zh) 第iii-ｖ族氮化物半導體之製造方法及發光元件之製造方法
JP5556657B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US7947995B2 (en) Gallium nitride-based compound semiconductor light emitting device
WO2016192434A1 (zh) 一种利用化学腐蚀的方法剥离生长衬底的方法
JP5250856B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
JP5281545B2 (ja) 半導体発光素子の製造方法
US20090001407A1 (en) Semiconductor light-emitting device, manufacturing method thereof, and lamp
JP5612336B2 (ja) 半導体発光素子の製造方法
US7652299B2 (en) Nitride semiconductor light-emitting device and method for fabrication thereof
US20080061308A1 (en) Semiconductor light emitting device and method of fabricating the same
JP2004281863A (ja) 窒化物半導体素子及びその製造方法
JP2009123717A (ja) Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2007266472A (ja) 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法
JP2010093186A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JP2008053372A (ja) 半導体デバイスの製造方法
JP2007123858A (ja) ３−５族窒化物半導体の製造方法
JP2008282942A (ja) 半導体素子及びその製造方法
JP4282743B2 (ja) 窒化ガリウム系化合物半導体発光素子
KR101154321B1 (ko) 발광다이오드 및 그 제조방법
JP2010141084A (ja) 半導体発光素子の製造方法
JP2005303278A (ja) 窒化ガリウム系化合物半導体発光素子
JP2008306225A (ja) 窒化ガリウム系化合物半導体発光素子
JP2008306224A (ja) 窒化ガリウム系化合物半導体発光素子

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees