TWI495142B - 半導體裝置、發光裝置及其製造方法 - Google Patents

半導體裝置、發光裝置及其製造方法 Download PDF

Info

Publication number
TWI495142B
TWI495142B TW098125695A TW98125695A TWI495142B TW I495142 B TWI495142 B TW I495142B TW 098125695 A TW098125695 A TW 098125695A TW 98125695 A TW98125695 A TW 98125695A TW I495142 B TWI495142 B TW I495142B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
rods
semiconductor
semiconductor layer
Prior art date
Application number
TW098125695A
Other languages
English (en)
Other versions
TW201007998A (en
Inventor
Yong-Jin Kim
Dong-Kun Lee
Doo-Soo Kim
Original Assignee
Lg Siltron Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Siltron Inc filed Critical Lg Siltron Inc
Publication of TW201007998A publication Critical patent/TW201007998A/zh
Application granted granted Critical
Publication of TWI495142B publication Critical patent/TWI495142B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Description

半導體裝置、發光裝置及其製造方法
本發明是有關於半導體裝置、發光裝置及其製造方法。
氮化鎵(GaN)通常以適用於一藍色發光裝置或一高溫電子裝置之化合物半導體材料而著稱。近來，藍色發光裝置已廣泛地被使用，因此對於GaN基板之需求也日漸增加。然而，高品質的GaN基板不容易製造，因此會提高GaN基板之製造成本及製造時間。
與矽(Silicon)或藍寶石(Sapphire)不同，GaN不可以透過結晶塊形式生長，因此採用磊晶生長方法來在異質基板(諸如，SiC基板或藍寶石基板)上生長GaN。因為異質基板與GaN晶體之間的晶格常數及熱膨脹係數存在差異，所以位錯密度變高，以致使用GaN基板之裝置的特性可能會降級且在製造這些裝置時可能會出現各種問題。
為減少這些問題，一般解決方法都朝向使製造過程複雜化且增加製造時間。在磊晶側向過生長(ELO)，當廣泛地用以製造高品質GaN基板之情況下，藉由使用具有條紋圖案之二氧化矽(SiO2 )遮罩來阻止由基板與GaN晶體之間的晶格常數及熱膨脹係數之差異引起的應力。亦即，根據ELO方案，在基板上生長GaN層後，將具有該GaN層之基板自一反應器卸下且接著將該基板裝載至沈積設備中以在該GaN層上沈積SiO2 層。接著，將該具有該SiO2 層之基板自該沈積設備卸下，且經由一光微影製程來在該基板上形成SiO2 遮罩圖案。接著，將該基板再次裝載至該反應器中以完成該GaN層之形成(見韓國專利公開案第455277號)。然而，此ELO方案極複雜，以致處理時間變長，且再現性及產品產率降低。
同時，使用化合物半導體之發光裝置必須具有改良之發光效率及降低之電力消耗。亦即，自該發光裝置之活化層發出之光被導引向該發光裝置之一表面以及該基板，以致光被吸收至該基板中，從而致使發光效率降級。為解決此問題，使用具有精細表面之經圖案化藍寶石基板以一使吸收至該基板中之光的量可減少同時增加被導引向該發光裝置之該表面之光的量的方式使被導引向該基板之光散射。然而，需要複雜之製程及長處理時間以便處理該具有該精細表面之基板。
可使用具有大直徑之廉價矽晶圓代替SiC基板及藍寶石基板作為GaN生長之基底基板。然而，因為矽基板與GaN晶體之間的晶格常數及熱膨脹係數存在較大差異，所以可能不會獲得高品質GaN基板。另外，自該發光裝置之活化層(active layer)發出的光歸因於低帶隙能量及矽之不透明性質而被吸收至該矽基板中，以致發光效率可能會降低。
如上文所提及，需要昂貴且複雜之製程(諸如，光微影製程)來製造具有減少之晶體缺陷之高品質化合物半導體基板。另外，雖然執行昂貴且複雜之製程以減小電力消耗，但再現性及產品產率仍降低。
實施例提供一種半導體裝置及一種發光裝置，其可以高品質及高效率以低成本簡單製得。
本發明提供一種半導體裝置(semiconductor device)，其包括：一基板(substrate)；複數個棒桿(rods)，其排列在該基板上；一金屬層(mental layer)，其配置於在該些棒桿之間的該基板上；及一半導體層(semiconductor layer)，其配置於該些棒桿上且配置於該些棒桿之間。
本發明另提供一種發光裝置(light emitting deivce)，其包括：一基板(substrate)；複數個棒桿(rods)，其排列在該基板上同時彼此間隔開；一金屬層(mental layer)，其配置於在該些棒桿之間的該基板上；一第一傳導型半導體層(first conductive type semiconductor)，其配置於該些棒桿上且配置於該些棒桿之間；一活化層(active layer)，其配置於該第一傳導型半導體層上；及一第二傳導型半導體層(second conductive type semiconductor)，其配置於該活化層上。
本發明另提供一種製造一半導體裝置之方法，該方法包括：製備一基板；將複數個微粒(particles)配置於該基板上；藉由使用該些微粒作為一遮罩(mask)，蝕刻該基板之一部分來形成複數個棒桿；在該些棒桿之間形成金屬層；及在該些棒桿上且在該些棒桿之間形成一第一半導體層。
根據實施例之該製造半導體裝置之方法，藉由使用一包括微粒(諸如，氧化矽球)之遮罩來蝕刻支撐基板上所形成之基板(更詳細言之，半導體層)，藉此形成複數個棒桿。
另外，根據實施例之該製造半導體裝置之方法，在該些棒桿之間沈積該金屬層，且接著自該些半導體棒桿之在該金屬層上方曝露的側面生長該半導體層。
因此，與使用光微影製程之習知ELO方案不同，根據實施例的該製造半導體裝置之方法可容易在較高再現性及產品產率之情況下以低成本來製造高品質半導體裝置。
另外，根據實施例之該半導體裝置及該發光裝置，可減小該半導體層之電阻，且可歸因於該金屬層而改良該半導體層之電特性。
另外，因為該金屬層充當一反射層，所以可改良根據實施例的該發光裝置之發光效率。
另外，因為可減小該些棒桿與該基板之間的接觸區域，所以可減少該半導體裝置或該發光裝置之半導體層的缺陷。
亦即，該些棒桿充當緩衝層以補償該基板與該半導體層之間的結晶差異。因此，可減少根據實施例的該半導體裝置及該發光裝置之晶體缺陷。
根據實施例的該半導體裝置及該發光裝置具有改良之效能且可容易地加以製造。
在一實施例之描述中，將理解，在一基板、一棒桿、一層、一微粒或一電極被稱為在另一基板、另一棒桿、另一層、另一微粒或另一電極「上」或「下」時，其可「直接」或「間接」在另一基板、棒桿、層、微粒或電極上，或亦可存在一或多個介入基板、棒桿、層、微粒或電極。另外，必須基於附圖來確定「在……上」或「區」之意義。可誇示諸圖中所示之一些組件的厚度及尺寸。另外，每一組件之尺寸不完全反映實際尺寸。
圖1至圖5為展示根據一實施例的製造一半導體發光裝置之方法的剖視圖，其中圖1(b)為圖1(a)之平面圖。
參看圖1，在一基板(substrate)10上生長一第一化合物半導體層(first compound semiconductor layer)11，且在該第一化合物半導體層11上塗佈微粒(particles)12。該基板10為用以支撐該第一化合物半導體層11之支撐基板。
基板10可以是藍寶石(Al2 O3 )基板、砷化鎵(GaAs)基板、尖晶石(spinel)基板、磷化銦(InP)基板、碳化矽(SiC)基板或矽(Si)基板。上述材料具有如下文所描述之優點，因此有可能根據應用或用途適當地選擇上述材料。藍寶石基板在高溫下具有穩定性，但藍寶石基板具有小尺寸，因此藍寶石基板不適於製造大尺寸之半導體裝置。SiC之晶體結構與GaN(其為代表性之氮化物半導體)之晶體結構相同，且SiC基板在高溫下穩定。另外，SiC之晶格常數及熱膨脹係數與GaN之晶格常數及熱膨脹係數類似，但SiC為昂貴的。矽基板相對於GaN表現出晶格常數及熱膨脹係數之相對大的差異，但矽基板可用於製造具有12英吋或更大之大尺寸半導體裝置，以致可減小製造成本，且可製造適於各種應用之半導體裝置。
生長於該基板10上之第一化合物半導體層11將用以形成半導體棒桿(semiconductor rods)20，稍後將對此進行詳細描述。較佳地，該第一化合物半導體層11包括與一第二化合物半導體層(second compound semiconductor layer)40之材料類似或相同的材料，稍後將對此進行詳細描述。在此種情況下，圖1中所示的生長該第一化合物半導體層11之方法與圖4中所示的生長該第二化合物半導體層40之方法大體上相同，因此以下描述將著重於圖1中所示的生長該第一化合物半導體層11之方法，且將省去圖4中所示的生長該第二化合物半導體層40之方法以避免冗餘。
雖然諸圖中未展示，但可形成一緩衝層，以便減小該基板10與該第一化合物半導體層11之間的結晶差異，以致可最小化晶體缺陷之密度。較佳地，該緩衝層包括具有與該第一化合物半導體層11之晶體性質相同之晶體性質的材料，以致可達成化學穩定。詳言之，該緩衝層較佳包括具有與該第一化合物半導體層11之晶體結構、晶格常數及熱膨脹係數類似或相同的晶體結構、晶格常數及熱膨脹係數的材料，該第一化合物半導體層11將在該該緩衝層之後形成。更佳地，該緩衝層包括具有與該第一化合物半導體層11之晶體結構相同的晶體結構且相對於該第一化合物半導體層11表現出在小於20%之範圍內的晶格常數差異的材料。
更詳言之，在該第一化合物半導體層11包括一基於氮化物之化合物半導體時，可藉由使用氮化鎵(GaN)層、氮化鋁(AlN)層、氮化鋁鎵(AlGaN)層及其組合將該緩衝層製備成單層或多層。大體上，經由金屬有機化學氣相沈積法(mental organic chemical vapor deposition，簡稱MOCVD)來形成該緩衝層，其中經由個別管線以預定流率將反應性前驅物注入至一反應器中，且使該反應器維持在預定壓力及溫度，以致該些反應性前驅物經受化學反應，藉此形成具有所要厚度之緩衝層。在此種情況下，該些反應性前驅物可包括三甲基鋁(TMAl)、三甲基鎵(TMGa)、三乙基鎵(TEGa)或三氯化鎵(GaCl3 )。另外，可將氨氣(NH3 )、氮氣或第三丁基胺(N(C4 H9 )H2 )用作源氣體。在低溫GaN緩衝層之情況下，在約400℃至800℃之溫度範圍下生長該緩衝層，直至該緩衝層具有約10nm至40nm之厚度為止。在AlN緩衝層或AlGaN緩衝層之情況下，在約400℃至1200℃之溫度範圍下生長該緩衝層，直至該緩衝層具有約10nm至200nm之厚度為止。可根據基板、生長設備(MOCVD設備)及生長條件來選擇性地使用該些緩衝層。
接著，在形成有該緩衝層之基板上生長該第一化合物半導體層11。該第一化合物半導體層11可包括III-V族化合物半導體或II-VI族化合物半導體，其可發出紫外線譜帶、可見譜帶或紅外線譜帶之光。若該基於氮化物之化合物半導體用於該第一化合物半導體層11，則可使用GaN、InN、AlN、InGaN、AlGaN、AlInN或AlInGaN(表達成AlX InY GaZ N，其中0≦X≦1、0≦Y≦1且0≦Z≦1)。GaN為具有3.4eV之帶隙能量的直接躍遷型寬帶隙半導體且以適於藍色發光裝置或高溫電子裝置之材料而著稱。在沈積該第一化合物半導體層11時，個別地、同時地或依序地注入銦(In)及鋁(Al)以生長InN層、AlN層、InGaN層、AlGaN層、AlInN層或AlInGaN層，以致該裝置之帶隙可在1.9eV至6.2eV之範圍中加以調整。該GaN層具有3.4eV之帶隙，該AlN層具有6.2eV之帶隙，且該InN層具有0.7eV之帶隙。因為該AlN層具有6.2eV之帶隙，所以AlN可發出紫外線譜帶之光。雖然AlX Ga1-X N層(0<x<1)具有小於該AlN層之帶隙的帶隙，但該AlX Ga1-X N層可發出紫外線譜帶之光。該GaN層具有小於該AlX Ga1-X N層(0<x<1)之帶隙的帶隙3.4eV，且InY Ga1-X N層(0<x<1)具有小於該GaN層之帶隙的帶隙且發出可見譜帶之光。該InN層具有小於InY Ga1-X N層(0<x<1)之帶隙的帶隙0.7eV且發出紅外線譜帶之光。
較佳地，經由金屬有機化學氣相沈積法(MOCVD)、分子束磊晶(molecular beam epitaxy，簡稱MBE)或氫化物氣相磊晶(hydride vapor phase epitasy，簡稱HVPE)來生長該第一化合物半導體層11。
根據MOCVD方案，將該基板10裝載至該反應器中且藉由載氣將反應性前驅物注入至該反應器中。接著，該些反應性前驅物在該預定壓力及溫度下經受化學反應，藉此生長該第一化合物半導體層11。若該化合物半導體層為基於氮化物之半導體層，則該些反應性前驅物可包括TMAl、TMGa、TEGa或GaCl3 。另外，可將NH3 、氮氣或N(C4 H9 )H2 用作氮化物源氣體。較佳地，該反應器之溫度為900℃至1150℃，且該反應器之壓力為10-5 mmHg至2000mmHg。
可藉由以下反應式1來表達經由MOCVD方案形成GaN層之程序。
【反應式1】
Ga(CH3 )3 ＋NH3 →Ga(CH3 )3 ‧NH3
可藉由注入Ga(CH3 )3 及NH3 來產生Ga(CH3 )3 ‧NH3 。
Ga(CH3 )3 ‧NH3 在基板上熱分解，以致GaN層根據以下反應式2而形成。
【反應式2】
Ga(CH3 )3 ‧NH3 →GaN＋nCH4 ＋1/2(3-n)H2
該第一化合物半導體層11以叢集或島狀物形式在緩衝層上生長且被吸收至基板(緩衝層)中。最後，該第一化合物半導體層11以平坦層形式生長。
在已生長具有所要厚度之第一化合物半導體層11時，將基板10自該反應器卸下，且將先前製備之微粒12塗佈於該第一化合物半導體層11上。
該些微粒12可包括具有球形形狀之球。可藉由使用諸如以下各者之各種材料來製備該些微粒12：SiO2 、Al2 O3 、TiO2 、ZrO2 、Y2 O3 -ZrO2 、CuO、Cu2 O、Ta2 O5 、PZT(Pb(Zr,Ti)O3 )、Nb2 O5 、FeSO4 、Fe3 O4 、Fe2 O3 、Na2 SO4 、GeO2 及CdS。另外，可根據該化合物半導體裝置之類型及尺寸在幾奈米(nm)至幾十微米(μm)之範圍內不同地選擇該微粒之大小(直徑)。大體上，用於發光裝置的在GaN基板上形成之GaN層具有幾微米(μm)之厚度，因此該球較佳具有10nm至2μm之大小。另外，較佳將SiO2 球用作微粒12，因為可便利地將SiO2 球塗佈於該第一化合物半導體層11上及自該第一化合物半導體層11移除。
如下製備SiO2 球。首先，將正矽酸四乙酯(tetraethyl orthosilicate，簡稱TEOS)溶解於無水乙醇(ethanol absolute)中以製得第一溶液。另外，將氨乙醇(ammonia ethanol)溶液及去離子水與乙醇混合以製得第二溶液。氨充當用以形成該些微粒的催化劑。接著，將該第一溶液與該第二溶液混合，且在該預定溫度下攪拌該混合溶液歷時預定時間，藉此形成球形SiO2 球。接著，使含有該些微粒之溶液經受離心分離，以致該些微粒與該溶液分離。藉由乙醇清潔該些微粒並將清潔過之微粒散布至乙醇溶液中，藉此獲得類似於漿料的含有該些微粒之溶液。可根據製造條件(諸如，反應時間、溫度及反應性材料之量)來調整微粒之大小。同時，本申請案之申請人已提出「method for growing a compound semiconductor layer on a substrate coated with particles」(於2005年3月9日申請的韓國專利申請案第10-2005-0019605號及於2006年9月19日頒發的韓國未審查專利公開案第10-2006-0098977號)。在上述申請案中詳細地揭示用於製造SiO2 球之方法。
接著，經由滴塗(dropping)、浸漬(dipping)或旋塗(spin coating)將含有微粒12之溶液塗佈於形成有該第一化合物半導體層11之基板上。此時，可藉由控制塗佈時間及塗佈頻率來不同地調整該些微粒12在基板上之密度。較佳地，如圖1中所示，該些微粒12未密集地散布於該第一化合物半導體層11上，以致可適當地曝露該第一化合物半導體層11。藉由使用該些微粒12來形成半導體棒桿20，且在該些微粒12之間曝露之該基板10的表面上形成金屬層(mental layer)30，稍後將對此進行詳細描述。較佳地，該金屬層30彼此連接以減小電阻。另外，該金屬層30使自活化層52發出且被導引向該基板10的光反射。在此方面，該金屬層30必須具有足夠區域以增加自該金屬層30反射之光的量。若該些微粒12是粗糙地塗佈於該第一化合物半導體層11上，則使第二化合物半導體層40(其是自該些半導體棒桿20之側面生長)之生長時間變長。
因此，藉由將該半導體發光裝置之發光效率及該第二化合物半導體層40之生長速率納入考慮來適當地調整該些微粒12之密度。
參看圖2，藉由使用所塗佈之微粒12作為遮罩蝕刻該第一化合物半導體層11來形成該些半導體棒桿20。該些半導體棒桿20可具有島狀物形狀(island shape)。亦即，半導體棒桿20形成一半導體島狀物。另外，該些半導體棒桿20可具有柱狀物形狀(column shape)。亦即，該半導體棒桿20形成一半導體柱狀物。另外，該些半導體棒桿20可具有圓柱形狀(cylindrical shape)。亦即，實施例使用該些微粒12作為蝕刻遮罩，而未使用昂貴光遮罩執行光微影製程。因此，實施例可以低成本簡單地形成具有與微粒12之直徑相同的直徑的半導體棒桿20。此時，該些半導體棒桿20之密度與該些微粒之塗佈密度相同。
該些微粒12可隨機地配置於該第一化合物半導體層11上。換言之，該些微粒12不規則地配置於該第一化合物半導體層11上。在此種情況下，亦隨機地形成該些半導體棒桿20。該些半導體棒桿20隨機地形成於該基板10上。亦即，該些半導體棒桿20以不規則間隔彼此間隔開。另外，在根據實施例之半導體發光裝置中，該些半導體棒桿20之位置、數目及/或形狀可變化。
如圖2中所示，蝕刻該第一化合物半導體層11，直至曝露該基板10之頂表面為止。相比而言，可蝕刻該第一化合物半導體層11，以致不曝露該基板10之頂表面以便形成該些半導體棒桿20。
較佳使用乾式蝕刻(dry etching)作為蝕刻方案，因為乾式蝕刻表現出優良之蝕刻各向異性。詳言之，可使用反應性離子蝕刻(reactive ion etching，簡稱RIE)或電漿蝕刻(plasma etching)，諸如，ICP(感應耦合電漿)及TCP(變壓器耦合電漿)。可使用適於該第一化合物半導體層11之材料的典型蝕刻氣體。舉例而言，若該第一化合物半導體層11包括GaN，則可使用BCl3 或Cl2 作為蝕刻氣體。另外，藉由根據該些半導體棒桿20之高度考慮蝕刻方法、蝕刻深度及蝕刻速率來判定製程條件(諸如，蝕刻時間、製程壓力及溫度)。該些半導體棒桿20可具有約0.5μm至5.0μm之高度，但實施例不限於此。
雖然已描述該第一化合物半導體層11是形成於該基板10上且該些半導體棒桿20是藉由朝著該基板蝕刻該第一化合物半導體層11來形成，但實施例不限於此。亦即，如圖6中所示，可在不形成該第一化合物半導體層11之情況下將該些微粒12直接塗佈於基板10’上。在此種情況下，可藉由使用該些微粒12作為蝕刻遮罩以預定深度蝕刻該基板10’來形成具有與該基板10’之材料相同的材料的半導體棒桿20’。此時，可使用用於蝕刻該第一化合物半導體層11之乾式蝕刻來蝕刻該基板10’。因為蝕刻目標之材料改變，所以蝕刻氣體及製程條件可稍加改變。舉例而言，若該基板10’包括矽，則可使用SF6 或C4 F8 作為蝕刻氣體。
此後，將該金屬層30沈積於該基板10上在該些半導體棒桿20之間。無必要使用具有複雜製程條件之磊晶生長方案來形成該金屬層30。按照生產力可採用濺鍍方案或蒸鍍方案。濺鍍方案為較佳的，因為其表現出優良之沈積各向異性。該金屬層30可防止光(其是自活化層52發出)被吸收至基板10中。該金屬層30充當用於使光朝著發光裝置之表面反射的反射層。因為該金屬層30充當發光裝置之一電極，所以該金屬層30必須具有優良之反射性及減小之電阻。舉例而言，該金屬層30可包括Pt、Au、Ta、Ti、Cr、Al、Cu、或其合金。另外，可使用兩種不同金屬以至少兩個層之形式製備該金屬層30。在此種情況下，可經由相同或不同沈積方案來沈積每一金屬層。
該金屬層30具有足以反射光之厚度。另外，該金屬層30之厚度必須以使得該第二化合物半導體層40可自在該金屬層30上方曝露之該些半導體棒桿20的側面生長的方式小於該些半導體棒桿20之高度。
舉例而言，該金屬層30可具有在幾十奈米至幾百奈米之範圍中的厚度。如圖3中所示，與該些半導體棒桿20之側面及微粒12之表面相比，該金屬層30主要沈積於該基板10上在該些半導體棒桿20之間。該金屬層30之沈積厚度在該些半導體棒桿20之下方周邊處變高，以致該金屬層30具有稍凹入之形狀。
可對該金屬層30執行熱處理製程。亦即，在氨氣氛圍或氮氣氛圍下在300℃至600℃之溫度(小於該金屬層之金屬的熔點)下對金屬層30執行快速熱製程歷時幾秒至幾十秒。歸因於該熱處理製程，該金屬層可回焊，以致使該金屬層之表面平坦化。因此，可改良該金屬層之反射性。另外，可經由該熱處理製程使該金屬層30穩定，以致可防止該金屬層30在隨後製程過程中被氧化及分層。
接著，如圖4中所示，自該些半導體棒桿20之側面生長化合物半導體，以致形成該第二化合物半導體層40，同時覆蓋該些半導體棒桿20及該些微粒12。與該第一化合物半導體層11類似，可經由MOCVD方案形成該第二化合物半導體層40。然而，與自該基板10之整個表面區域生長的第一化合物半導體層11不同，該第二化合物半導體層40是自在該金屬層30上方曝露之該些半導體棒桿20之側面生長。舉例而言，經由懸空磊晶(pendeo-epitaxy，簡稱PE)生長機制來生長該第一化合物半導體層11。
該PE生長方案與該ELO方案基本上相同。根據該ELO方案，在一平坦半導體層上形成一遮罩，以致該半導體層經由該遮罩部分地曝露且接著生長化合物半導體。首先，自所曝露半導體層垂直地生長化合物半導體。接著，該化合物半導體在該遮罩上水平地展開同時彼此組合，以致形成該化合物半導體層。然而，根據該PE生長方案，因為如圖3中所示在該些半導體棒桿20之間形成空間，所以該化合物半導體自該些半導體棒桿20之側面水平地生長。接著，將該化合物半導體彼此組合且使其垂直於該基板生長。此後，該化合物半導體在該些微粒12上方水平地展開，以致該化合物半導體再次組合，藉此形成該第二化合物半導體層40。因為該化合物半導體很少在該些半導體棒桿20之間所形成之金屬層30上生長，所以可在該金屬層30與該第二化合物半導體層40之間的邊界區域處形成多孔層(porous layer)45。另外，配置於不具有多孔層45之區處的金屬層30可與該第二化合物半導體層40直接接觸。在已製造該發光裝置時，該多孔層45可改良自該活化層52發出且被導引向該基板10之光的反射性，因為該多孔層45造成介質之間折射率的差異，以致可改良該發光裝置之發光效率。
根據實施例，該第二化合物半導體層40可具有各種特徵。舉例而言，可藉由使用同一材料將該第二化合物半導體層40製備成單層結構，或藉由使用不同材料將該第二化合物半導體層40製備成多層結構。另外，在沈積該化合物半導體層時，注入選自由Si、Ge、Mg、Zn、O、Se、Mn、Ti、Ni及Fe組成之群的至少一材料，以致該化合物半導體層可具有異質材料。使用者可經由原位摻雜、異位摻雜或離子植入來選擇性地添加該異質材料以便改變該化合物半導體層之電特性、光學特性或磁特性。根據原位摻雜，在生長該半導體層時，添加該異質材料。根據異位摻雜，在已生長該化合物半導體層後，經由熱處理或電漿處理將該異質材料注入至該化合物半導體層中。根據離子植入，使該異質材料加速以與該化合物半導體層碰撞，以致將該異質材料注入至該半導體層中。
另外，在已根據實施例形成該化合物半導體層後，可藉由使用該化合物半導體層作為一基板經由氫化物氣相磊晶(hydride vapor phase epitaxy，簡稱HVPE)來沈積較厚之化合物半導體層。HVPE方案為一種氣相生長方案，在其中將氣體供應至一基板上以經由氣體反應在該基板上生長晶體。若該較厚之化合物半導體層是經由HVPE方案形成，則可藉由將該基板與該化合物半導體層分離或經由拋光或蝕刻移除該基板來選擇性地使用在該基板上均一地生長之高品質化合物半導體層。
為經由HVPE方案形成該較厚之化合物半導體層(亦即，較厚之GaN層)，將一其中具有Ga金屬之容器裝載至一反應器中且藉由一安裝於該反應器周圍之加熱器對該容器加熱，藉此製得Ga溶液。如下文反應式3中所表達，該Ga溶液與HCl反應，藉此產生GaCl氣體。
【反應式3】
Ga(l)+HCl(g)→GaCl(g)+1/2H2 (g)
若該GaCl氣體與NH3 反應，則根據以下反應式4形成GaN層。
【反應式4】
GaCl(g)+NH3 →GaN+HCl(g)+H2
此時，根據以下反應式5來耗盡未反應之氣體。
【反應式5】
HCl(g)+NH3 →NH4 Cl(g)
HVPE方案可以100μm/hr之生長速率來生長該較厚層，因此可改良生產力。
同時，雖然已描述該第二化合物半導體層40是在用以形成該些半導體棒桿20之微粒12已塗佈於該些半導體棒桿20上之狀態下生長，但實施例不限於此。亦即，如圖7中所示，在形成該些半導體棒桿20或沈積該金屬層30後，可在已移除該些微粒12之狀態下生長該第二化合物半導體層40。
該些微粒12相對於該些半導體棒桿20(亦即，該第一化合物半導體層11)不具有大黏著力。可經由超音波清潔來簡單地移除該些微粒12。亦可經由化學蝕刻來移除該些微粒12。舉例而言，若該些微粒12包括氧化矽，則可藉由將該基板浸入HF溶液中經由濕式蝕刻來移除該些微粒12。
接著，參看圖5，在該第二化合物半導體層40上形成該活化層及該第二傳導型化合物半導體層。根據實施例，該第二化合物半導體層40為第一傳導型半導體層。第一傳導型表示N型，且第二傳導型表示P型。根據實施例之半導體發光裝置為一具有一N型層、一活化層及一P型層的發光二極體。
相比而言，該第二化合物半導體層40可具有該N型半導體層、該活化層及該P型半導體層。另外，在該第一傳導型半導體層是形成於該第二化合物半導體層40上之狀態下，可在該第一傳導型半導體層上依序地形成該活化層及該第二傳導類型化合物半導體層。
舉例而言，該第二化合物半導體層40為n-GaN層，且該第二傳導型化合物半導體層53為p-GaN層。另外，該活化層52為一具有一量子井結構或一多量子井結構的InGaN層。
接著，依序地圖案化該第二傳導型化合物半導體層53、該活化層42及該第二化合物半導體層40的預定部分，且蝕刻所曝露微粒12及半導體棒桿20，藉此曝露該金屬層30之一部分。
此後，在所曝露金屬層30上沈積一傳導材料，且圖案化該傳導材料以形成一第一電極61。另外，在該第二傳導型化合物半導體層53上形成一第二電極62。舉例而言，該傳導材料包括金屬(諸如，Ni或Au，其廣泛地用作發光裝置之電極)、其合金或透明金屬氧化物(諸如，ITO)。
亦即，該些半導體棒桿20配置於該基板10上同時彼此間隔開。該金屬層30具有凹入表面。該金屬層30可直接連接至該第二化合物半導體層40。該金屬層30具有小於該些半導體棒桿20之厚度的厚度。亦即，將該金屬層30填充於該些半導體棒桿20之間，以致可部分地曝露該些半導體棒桿20之側面。
該第二化合物半導體層40排列在該些半導體棒桿20之間且在該些半導體棒桿20上。該第二化合物半導體層40摻雜有一第一傳導型摻雜劑。該第二化合物半導體層40可為一N型半導體層。該N型半導體層可包括III-V族化合物，諸如，具有組成式InX AlY Ga1-X-Y N(0≦x≦1、0≦y≦1、0≦x+y≦1)之半導體材料。舉例而言，該N型半導體層可包括GaN、InN、AlN、InGaN、AlGaN、InAlGaN及AlInN中之至少一者。該第一傳導型摻雜劑為一可包括Si、Ge或Sn之N型摻雜劑。
該活化層52形成於該第二化合物半導體層40上。該活化層52具有一單量子井結構或一多量子井結構。該活化層52可具有InGaN井層(InGaN wall layer)及AlGaN障壁層(AlGaN barrier layer)之週期或InGaN井層及GaN障壁層之週期。該活化層52之一發光材料可取決於光之波長(諸如，藍光波長、紅光波長及綠光波長)而變化。
一傳導包層可形成於該活化層52上方及/或下方。該傳導包層可包括AlGaN層。
該第二傳導型化合物半導體層53可形成於該活化層52上。該第二傳導型化合物半導體層53摻雜有一第二傳導型摻雜劑。另外，該第二電極62與該第二傳導型化合物半導體層53之頂表面接觸。該第二傳導型化合物半導體層53可為一P型半導體層。該P型半導體層可包括III-V族化合物，諸如，具有組成式InX AlY Ga1-X-Y N(0≦x≦1、0≦y≦1、0≦x+y≦1)之半導體材料。舉例而言，該P型半導體層可包括GaN、InN、AlN、InGaN、AlGaN、InAlGaN及AlInN中之至少一者。該第二傳導型摻雜劑為一可包括Mg、Zn、Ca、Sr、Ba或II族元素之P型摻雜劑。
該第二化合物半導體層40、該活化層52及該第二傳導型化合物半導體層53構成一發光結構(light emitting structure)50。該發光結構50可具有一N-P接面結構、一N-P-N接面結構、一P-N接面結構或一P-N-P接面結構。亦即，該第一傳導型可為P型，且該第二傳導型可為N型。另外，可在該第二化合物半導體層40上沈積N型或P型半導體層。
承上所述，因為在平面圖中觀看時該金屬層30是彼此連接的，所以該金屬層30電連接至第一電極(電極墊)61，以致該金屬層30可充當該第二化合物半導體層40之電極。因此，該電極之電阻顯著減小，所以可減小電力消耗。另外，該金屬層30連同該多孔層45可使自該活化層52發出且被導引向該基板10之光朝著該發光裝置之表面(亦即，朝著該第二傳導型化合物半導體層53)反射，以致可減小被吸收至該基板10中之光的量，藉此顯著改良該發光裝置之發光效率。
根據實施例的製造半導體裝置之方法，蝕刻該第一化合物半導體層11以形成複數個半導體棒桿20，該第一化合物半導體層11是藉由使用該些微粒12作為蝕刻遮罩而沈積於該基板10上。
接著，在該些半導體棒桿20之間沈積該金屬層30，且自在該金屬層30上方曝露的該些半導體棒桿20之側面生長該第二化合物半導體層40。
因此，與使用光微影製程之習知ELO方案相比，根據實施例的該製造半導體裝置之方法可在高再現性及高產品產率之情況下以低成本來簡單地製造高品質半導體發光裝置。
另外，根據實施例之半導體發光裝置，可減小該第二化合物半導體層40之電阻，且可歸因於該金屬層30而改良該第二化合物半導體層40之電特性。
另外，因為該金屬層30充當一反射層，所以可改良根據實施例的發光裝置之發光效率。
另外，因為可減小該些半導體棒桿20與該基板10之間的接觸區域，所以可減小根據實施例之半導體發光裝置之第二化合物半導體層40的缺陷。
亦即，該些半導體棒桿20充當緩衝器以補償該基板10與該第二化合物半導體層40之間的結晶差異。因此，可減小根據實施例的半導體裝置之晶體缺陷。
根據實施例的該半導體裝置及該發光裝置具有改良之效能且可容易地加以製造。
本說明書中對「一個實施例」、「一實施例」、「實例實施例」等之任何引用意謂結合實施例描述之一特定特徵、結構或特性包括於本發明之至少一個實施例中。此等片語在本說明書之各處中出現未必皆涉及相同實施例。另外，當結合任何實施例來描述一特定特徵、結構或特性時，認為結合該些實施例中之其他者來實現此特徵、結構或特性是在熟習此項技術者之能力範圍內。
雖然參考實施例之許多說明性實施例來描述實施例，但應理解，熟習此項技術者可想出將落入本發明之原理的精神及範疇內的眾多其他修改及實施例。更特定言之，在本發明、圖式及所附申請專利範圍之範疇內，所主張組合配置之零部件及/或配置的各種變化及修改為可能的。對於熟習此項技術者而言，除了零部件及/或配置之變化及修改外，替代用途亦將顯而易見。
 【工業實用性】
根據實施例的半導體裝置、發光裝置及其製造方法可用於半導體裝置及發光裝置之領域中。
10．．．基板
10’．．．基板
11．．．第一化合物半導體層
12．．．微粒
20．．．半導體棒桿
20’．．．半導體棒桿
30．．．金屬層
40．．．第二化合物半導體層
45．．．多孔層
50．．．發光結構
52．．．活化層
53．．．第二傳導型化合物半導體層
61．．．第一電極
62．．．第二電極
圖1至圖5為展示根據一實施例的製造一半導體發光裝置之方法的剖視圖；及
圖6及圖7為展示根據另一實施例的製造一半導體發光裝置之方法的剖視圖。
10．．．基板
12．．．微粒
20．．．半導體棒桿
30．．．金屬層
40．．．第二化合物半導體層
45．．．多孔層
50．．．發光結構
52．．．活化層
53．．．第二傳導型化合物半導體層
61．．．第一電極
62．．．第二電極

Claims (23)

  1. 一種半導體裝置，其包含：一基板；複數個棒桿，其排列在該基板上；一金屬層，其配置於該基板上的該些棒桿之間；及一半導體層，其配置於該金屬層上的該些棒桿之間及該些棒桿上，其中該金屬層具有一反射層。
  2. 如申請專利範圍第1項所述之半導體裝置，更包括複數個微粒，該些微粒分別形成於該些棒桿上。
  3. 如申請專利範圍第2項所述之半導體裝置，其中該些微粒包括氧化矽、藍寶石、氧化鈦、氧化鋯、Y2 O3 -ZrO2 、氧化銅、氧化鉭、Pb(Zr,Ti)O3 、氧化鈮、FeSO4 、氧化鐵、亞硫酸鈉、GeO2 或CdS。
  4. 如申請專利範圍第1項所述之半導體裝置，其中該些棒桿是隨機排列在該基板上。
  5. 如申請專利範圍第1項所述之半導體裝置，其中該半導體層直接連接該金屬層，且包括一連接至該金屬層之電極。
  6. 如申請專利範圍第1項所述之半導體裝置，其中該半導體層包括GaN、InN、AlN、InGaN、AlGaN、AlInN或 AlInGaN。
  7. 如申請專利範圍第1項所述之半導體裝置，其中該半導體層摻雜有Si、Ge、Mg、Zn、O、Se、Mn、Ti、Ni或Fe。
  8. 如申請專利範圍第1項所述之半導體裝置，其中該金屬層為Pt、Au、Ag、Ta、Ti、Cr、Al、Cu，或其一合金。
  9. 如申請專利範圍第1項所述之半導體裝置，其中複數個孔形成於該金屬層與該半導體層之間。
  10. 如申請專利範圍第1項所述之半導體裝置，其中每一棒桿具有一約10nm至2μm之直徑。
  11. 如申請專利範圍第1項所述之半導體裝置，其中該金屬層具有一凹入表面。
  12. 如申請專利範圍第1項所述之半導體裝置，其中該金屬層之一厚度小於該棒桿之一高度。
  13. 如申請專利範圍第1項所述之半導體裝置，其中該基板與該些棒桿為一體成形。
  14. 一種發光裝置，其包含：一基板；複數個棒桿，其排列在該基板上同時彼此間隔開；一金屬層，其配置於該基板上的該些棒桿之間；一第一傳導型半導體層，其配置於該金屬層上的該 些棒桿之間及該些棒桿上；一活化層，其配置於該第一傳導型半導體層上；及一第二傳導型半導體層，其配置於該活化層上，其中該金屬層具有一反射層。
  15. 如申請專利範圍第14項所述之發光裝置，更包括複數個微粒，該些微粒分別形成於該些棒桿上。
  16. 如申請專利範圍第14項所述之發光裝置，其中該些棒桿是隨機排列在該基板上。
  17. 如申請專利範圍第14項所述之發光裝置，更包括：一第一電極，經由該金屬層連接該第一傳導型半導體層；及一第二電極，連接該第二傳導型半導體層。
  18. 一種製造一半導體裝置之方法，該方法包含：製備一基板；將複數個微粒配置於該基板上；藉由使用該些微粒作為一遮罩，蝕刻該基板之一部分來形成複數個棒桿；及將一金屬層形成於該些棒桿之間，其中該金屬層具有一反射層。
  19. 如申請專利範圍第18項所述之方法，更包括：在該些棒桿上及該些棒桿之間形成一第一半導體 層。
  20. 如申請專利範圍第19項所述之方法，其中該基板是藉由在一支撐基板上形成一第二半導體層而形成，且該些棒桿是藉由蝕刻該第二半導體層而形成。
  21. 如申請專利範圍第19項所述之方法，其中該第二半導體層經蝕刻直至曝露該支撐基板之一頂表面為止。
  22. 如申請專利範圍第19項所述之方法，其中該些微粒是在形成該金屬層後移除。
  23. 如申請專利範圍第19項所述之方法，其中該第一半導體層是選擇性地自該些棒桿之側面及頂表面生長。
TW098125695A 2008-08-01 2009-07-30 半導體裝置、發光裝置及其製造方法 TWI495142B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080075493A KR100956499B1 (ko) 2008-08-01 2008-08-01 금속층을 가지는 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자

Publications (2)

Publication Number Publication Date
TW201007998A TW201007998A (en) 2010-02-16
TWI495142B true TWI495142B (zh) 2015-08-01

Family

ID=41610844

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098125695A TWI495142B (zh) 2008-08-01 2009-07-30 半導體裝置、發光裝置及其製造方法

Country Status (7)

Country Link
US (1) US9425352B2 (zh)
EP (1) EP2316139B1 (zh)
JP (1) JP5323934B2 (zh)
KR (1) KR100956499B1 (zh)
CN (1) CN102124576B (zh)
TW (1) TWI495142B (zh)
WO (1) WO2010013936A2 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100998013B1 (ko) 2008-08-29 2010-12-03 삼성엘이디 주식회사 반도체 발광소자
US8101522B2 (en) * 2010-02-25 2012-01-24 National Taiwan University Silicon substrate having nanostructures and method for producing the same and application thereof
KR101034053B1 (ko) 2010-05-25 2011-05-12 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
TWI414065B (zh) * 2010-07-29 2013-11-01 Advanced Optoelectronic Tech 複合式基板、氮化鎵基元件及氮化鎵基元件的製造方法
TWI495147B (zh) * 2010-08-27 2015-08-01 Advanced Optoelectronic Tech 發光二極體及其製造方法
TWI419367B (zh) * 2010-12-02 2013-12-11 Epistar Corp 光電元件及其製造方法
KR20120099318A (ko) * 2011-01-26 2012-09-10 엘지이노텍 주식회사 발광 소자 및 그 제조방법
TW201351696A (zh) * 2011-05-31 2013-12-16 Aceplux Optotech Inc 高光取出率發光二極體的製作方法
CN102299055A (zh) * 2011-06-13 2011-12-28 协鑫光电科技（张家港）有限公司 于蓝宝石衬底表面制作纳米球的方法
TWI656660B (zh) * 2011-10-27 2019-04-11 晶元光電股份有限公司 半導體發光二極體結構
TWI484663B (zh) * 2012-03-14 2015-05-11 Genesis Photonics Inc 半導體發光元件及其製作方法
JP6724687B2 (ja) * 2016-08-01 2020-07-15 日亜化学工業株式会社 ナノロッドの形成方法及び半導体素子の製造方法
CN107204288A (zh) * 2017-05-26 2017-09-26 武汉纺织大学 一种三维微结构的刻蚀方法及其应用
CN109301045B (zh) * 2018-10-19 2020-07-31 京东方科技集团股份有限公司 一种发光器件及其制备方法、显示装置
CN115602724B (zh) * 2022-11-30 2023-03-28 江苏能华微电子科技发展有限公司 一种异质结场效应晶体管的外延结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050062049A1 (en) * 2003-09-23 2005-03-24 United Epitaxy Co., Ltd. Series connection of two light emitting diodes through semiconductor manufacture process
US20070041214A1 (en) * 2005-05-24 2007-02-22 Ha Jun S Rod type light emitting device and method for fabricating the same
CN1983657A (zh) * 2005-12-15 2007-06-20 Lg电子株式会社 制造具有纳米结构的衬底的方法、发光器件及其制造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE550461T1 (de) 1997-04-11 2012-04-15 Nichia Corp Wachstumsmethode für einen nitrid-halbleiter
US6504180B1 (en) 1998-07-28 2003-01-07 Imec Vzw And Vrije Universiteit Method of manufacturing surface textured high-efficiency radiating devices and devices obtained therefrom
EP0977063A1 (en) 1998-07-28 2000-02-02 Interuniversitair Micro-Elektronica Centrum Vzw A socket and a system for optoelectronic interconnection and a method of fabricating such socket and system
JP2000091628A (ja) * 1998-09-09 2000-03-31 Murata Mfg Co Ltd 半導体発光素子
KR100455277B1 (ko) 1999-02-12 2004-11-06 삼성전자주식회사 변형된 선택 성장 공정을 이용한 ＧａＮ 단결정 성장 방법
JP2001044121A (ja) 1999-06-07 2001-02-16 Agilent Technol Inc エピタキシャル層構造及びその製造方法
JP2001144321A (ja) * 1999-11-04 2001-05-25 Shurai Kagi Kofun Yugenkoshi 発光素子及びその製造方法
JP4050444B2 (ja) 2000-05-30 2008-02-20 信越半導体株式会社 発光素子及びその製造方法
JP2003188324A (ja) * 2001-12-20 2003-07-04 Mitsubishi Electric Corp 放熱基材、放熱基材の製造方法、及び放熱基材を含む半導体装置
JP4179942B2 (ja) * 2003-07-31 2008-11-12 シャープ株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP4353167B2 (ja) 2004-10-21 2009-10-28 日亜化学工業株式会社 半導体発光素子とその製造方法
KR100664986B1 (ko) 2004-10-29 2007-01-09 삼성전기주식회사 나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법
US7202173B2 (en) 2004-12-20 2007-04-10 Palo Alto Research Corporation Incorporated Systems and methods for electrical contacts to arrays of vertically aligned nanorods
TW200637037A (en) * 2005-02-18 2006-10-16 Sumitomo Chemical Co Semiconductor light-emitting element and fabrication method thereof
KR100712753B1 (ko) 2005-03-09 2007-04-30 주식회사 실트론 화합물 반도체 장치 및 그 제조방법
KR100658938B1 (ko) * 2005-05-24 2006-12-15 엘지전자 주식회사 나노 로드를 갖는 발광 소자 및 그의 제조 방법
KR101129094B1 (ko) * 2005-05-26 2012-03-23 엘지이노텍 주식회사 로드형 발광 소자 및 그의 제조방법
KR20060131327A (ko) * 2005-06-16 2006-12-20 엘지전자 주식회사 발광 다이오드의 제조 방법
JP2007019318A (ja) 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
KR100668964B1 (ko) * 2005-09-27 2007-01-12 엘지전자 주식회사 나노 홈을 갖는 발광 소자 및 그의 제조 방법
JP4552828B2 (ja) * 2005-10-26 2010-09-29 パナソニック電工株式会社 半導体発光素子の製造方法
JP5031235B2 (ja) 2006-01-13 2012-09-19 株式会社 ソキア・トプコン リフレクタ装置
MY149865A (en) * 2006-03-10 2013-10-31 Stc Unm Pulsed growth of gan nanowires and applications in group iii nitride semiconductor substrate materials and devices
JP4879614B2 (ja) * 2006-03-13 2012-02-22 住友化学株式会社 ３−５族窒化物半導体基板の製造方法
KR100828873B1 (ko) 2006-04-25 2008-05-09 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
FR2902237B1 (fr) * 2006-06-09 2008-10-10 Commissariat Energie Atomique Procede de realisation d'un dispositif microelectronique emetteur de lumiere a nanofils semi-conducteurs formes sur un substrat metallique
JP2008108757A (ja) 2006-10-23 2008-05-08 Matsushita Electric Works Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
TWI322522B (en) 2006-12-18 2010-03-21 Delta Electronics Inc Electroluminescent device, and fabrication method thereof
JP4982176B2 (ja) * 2006-12-28 2012-07-25 パナソニック株式会社 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
GB0702560D0 (en) 2007-02-09 2007-03-21 Univ Bath Production of Semiconductor devices
JP5097460B2 (ja) * 2007-06-26 2012-12-12 パナソニック株式会社 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
KR100904588B1 (ko) * 2007-07-05 2009-06-25 삼성전자주식회사 코어/쉘 형태의 나노와이어를 제조하는 방법, 그에 의해제조된 나노와이어 및 이를 포함하는 나노와이어 소자
FR2949278B1 (fr) * 2009-08-18 2012-11-02 Commissariat Energie Atomique Procede de fabrication d'un dispositif d'emission de lumiere a base de diodes electroluminescentes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050062049A1 (en) * 2003-09-23 2005-03-24 United Epitaxy Co., Ltd. Series connection of two light emitting diodes through semiconductor manufacture process
US20070041214A1 (en) * 2005-05-24 2007-02-22 Ha Jun S Rod type light emitting device and method for fabricating the same
CN1983657A (zh) * 2005-12-15 2007-06-20 Lg电子株式会社 制造具有纳米结构的衬底的方法、发光器件及其制造方法
US20070166862A1 (en) * 2005-12-15 2007-07-19 Lg Electronics Inc. Method for fabricating substrate with nano structures, light emitting device and manufacturing method thereof

Also Published As

Publication number Publication date
EP2316139B1 (en) 2018-03-21
JP2011530164A (ja) 2011-12-15
EP2316139A4 (en) 2014-07-30
CN102124576B (zh) 2015-08-19
JP5323934B2 (ja) 2013-10-23
WO2010013936A3 (en) 2010-05-27
EP2316139A2 (en) 2011-05-04
KR100956499B1 (ko) 2010-05-07
US9425352B2 (en) 2016-08-23
TW201007998A (en) 2010-02-16
US20110315996A1 (en) 2011-12-29
WO2010013936A2 (en) 2010-02-04
KR20100013802A (ko) 2010-02-10
CN102124576A (zh) 2011-07-13

Similar Documents

Publication Publication Date Title
TWI495142B (zh) 半導體裝置、發光裝置及其製造方法
TWI395259B (zh) 成長於金屬層上之複合半導體基板、其製造方法及利用該複合半導體基板形成之複合半導體元件
TWI425560B (zh) 半導體裝置、發光裝置及其製造方法
TWI385822B (zh) Iii 族氮化物半導體層之製造方法，及iii 族氮化物半導體發光元件，以及燈
JP4307113B2 (ja) 半導体発光素子およびその製造方法
TWI413279B (zh) Iii族氮化物半導體發光元件及其製造方法、以及燈
JP5187610B2 (ja) 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法
WO2016192434A1 (zh) 一种利用化学腐蚀的方法剥离生长衬底的方法
JP2006253628A (ja) 化合物半導体装置及びその製造方法
JP2009016505A (ja) Ｉｉｉ族窒化物化合物半導体発光素子
JP5015480B2 (ja) 半導体単結晶基板の製造方法
KR100834696B1 (ko) 기공을 포함하는 화합물 반도체 기판의 제조 방법 및 이를 이용한 발광 소자