TWI385822B - Iii 族氮化物半導體層之製造方法，及iii 族氮化物半導體發光元件，以及燈 - Google Patents

Iii 族氮化物半導體層之製造方法，及iii 族氮化物半導體發光元件，以及燈 Download PDF

Info

Publication number
TWI385822B
TWI385822B TW096148970A TW96148970A TWI385822B TW I385822 B TWI385822 B TW I385822B TW 096148970 A TW096148970 A TW 096148970A TW 96148970 A TW96148970 A TW 96148970A TW I385822 B TWI385822 B TW I385822B
Authority
TW
Taiwan
Prior art keywords
layer
nitride semiconductor
iii nitride
group iii
substrate
Prior art date
Application number
TW096148970A
Other languages
English (en)
Other versions
TW200840096A (en
Inventor
Hironao Shinohara
Hiromitsu Sakai
Original Assignee
Showa Denko Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko Kk filed Critical Showa Denko Kk
Publication of TW200840096A publication Critical patent/TW200840096A/zh
Application granted granted Critical
Publication of TWI385822B publication Critical patent/TWI385822B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

Ⅲ族氮化物半導體層之製造方法，及Ⅲ族氮化物半導體發光元件，以及燈
本發明係有關適合使用於發光二極體(LED)之III族氮化物半導體層之製造方法，及III族氮化物半導體發光元件，以及燈。
本申請專利係依據對於日本國在2006年12月22日所提出申請之日本特願2006－3460號，在2007年8月30日所提出申請之日本特願2007－224496號，在2007年10月22日所提出申請之日本特願2007－274376號，以及在2007年11月2日所提出申請之日本特願2007－286690號，主張優先權，並引用其內容於此。
近年來，作為發射短波長的光之發光元件用之半導體材料，III族氮化物半導體則受到注目，而III族氮化物半導體係由一般式Alx Gay Inz N(0≦x≦1、0≦y≦1、0≦z≦1，x＋y＋z＝1)所表示，並於以藍寶石單結晶為始，由各種氧化物或III－V族化和物而成之基板上方，經由有機金屬化學氣相成長法(MOCVD法)或分子線磊晶法(MBE法)等所形成。
在使用III族氮化物半導體之一般的發光元件中，於藍寶石單結晶基板的上方，以由III族氮化物半導體而成之n型半導體層，發光層，p型半導體層的順序加以層積，而藍寶石基板係因為為絕緣體，故其元件構造係一般 而言，形成於p型半導體層上之正極與形成於n型半導體層上之負極則成為在於同一面上的構造，對於如此之III族氮化物半導體發光元件，係有著對於正即使用透明電極而從p型半導體側曲出光的面朝上方式，和對於正即使用Ag等之高反射膜而從藍寶石基板側取出光的覆晶封裝方式之2種類。
作為如此之發光元件的輸出之指標，使用外部量子效率，而如外部量子效率為高，可說是輸出高之發光元件，而外部量子效率係為相互對照內部量子效率與光曲出效率之構成，而內部量子效率係指注入於元件的電流能量，在發光層變換為光的比例，而光取出效率係指在發光層產生的光之中可取出於發光元件之外部的光的比例，隨之，對於使外部量子效率提升，係有必要改善光取出效率。
為了改善光取出效率，主要有2種方法，第1係為使經由形成於光取出面之電極等的光吸收降低之方法，另1種係為使對於經由發光元件與其外部的媒體之折射率不同所產生之發光元件的內部的光封入降低的方法。
為了使發光元件的光取出效率提升而於p型半導體上設置透明電極之情況，以往係使用由Ni/Au等而成之金屬透明電極，但在最近係使用由ITO等之透光性導電氧化膜而成之電極，而作為Ni/Au等之金屬透明電極置換為由ITO等之透光性導電氧化膜而成之電極的理由之一，可舉出可經由使用透光導電氧化膜而降低發光的吸收情況。
另外，作為使對於發光元件之內部的光封閉降低的方 法，係可舉出於發光元件之光取出面，形成凹凸之技術(例如，參照專利文獻1)。
但，在經由機械加工或化學加工而於光取出面形成凹凸的發光元件之中，經由於光取出面施以加公的情況而加上負荷於半導體層，對於發光層留下損傷，另外，在於光取出面形成凹凸之條件下，將半導體層成長之發光元件中，因半導體層的結晶性產生劣化，故發光層成為含有缺陷之構成，因此，於光取出面形成凹凸的情況，雖光取出效率提升，但內部量子效率則下降，而有著無法使發光強度增加情況之問題。
因此，提案有並非於光取出面形成凹凸，而於藍寶石基板的表面形成凹凸，並於其上方使III族氮化物半導體層成長之方法(例如，參照專利文獻2)，而在其方法之之中，藍寶石基板與III族氮化物半導體層之界面則呈為凹凸，經由在根據藍寶石基板與III族氮化物半導體層之折射率的不同之界面的光亂反射，可使對於發光元件之內部的光封閉降低，進而可使光取出效率提升。
[照專利文獻1]日本特許第2836687號公報 [照專利文獻2]日本特開2002－280611號公報
但，於藍寶石基板的表面形成凹凸，並於其上方，使單結晶之III族氮化物半導體層磊晶之情況，使有著表面 為平坦，結晶性優越之III族氮化物半導體層成長之情況困難的問題。
例如，於藍寶石基板之C面上形成凸部，並於其上方，使含有單結晶之GaN的III族氮化物半導體層磊晶之情況，有著於從位置在凸部的頂部之C面成長之半導體層，和從位置在凸部之基部周邊的C面成長之半導體層合體之部分，容易產生轉位等之結晶缺陷，而使結晶性優越之半導體層成長情況困難。
並且，成長於基板上之單結晶的III族氮化物半導體層之結晶性，係對於構成由層積於其III族氮化物半導體層之上方的n型層，發光層，p型層而成之LED構造的半導體層之結晶性帶來影響，因此，當成長於基板上之單結晶的III族氮化物半導體層之結晶性並非良好時，LED構造之結晶性亦成為不良之構成，其結果，於藍寶石基板的表面形成凹凸之情況，雖發光元件之光取出效率提升，但有著內部量子效率下降，或LED之泄漏電流增大之情況。
本發明係有鑒於上述課題所作為之構成，其目的為提供得到對於可適合使用於對內部量子效率及光取出效率優越之發光元件的形成之結晶性優越之III族氮化物半導體層的III族氮化物半導體層之製造方法。
另外，其目的為提供於經由上述之製造方法所製造之III族氮化物半導體層上，形成有LED構造，對於內部量子效率及光取出效率優越，並洩漏少之III族氮化物半導 體發光元件。
更加地，其自的為提供使用上述III族氮化物半導體發光元件而成的燈。
本發明者係為了解決上述問題而作銳意檢討之結果，完成本發明，即，本發明係有關於以下 (1)、一種III族氮化物半導體層之製造方法，屬於於基板上形成III族氮化物半導體層之III族氮化物半導體層之製造方法，其特徵乃具備經由於基板之(0001)C面上，形成由非平形之表面而成之複數凸部於前述C面之情況，形成由前述C面而成之平面與由前述凸部而成之上面於前述基板上之基板加工工程，和於前述上面上，使前述III族氮化物半導體層磊晶，由III族氮化物半導體層埋入前述凸部之磊晶工程者。
(2)、如申請專利範圍第1項記載之III族氮化物半導體層之製造方法，其中，前述凸部係基部寬度乃為o.05~5μm，高度乃為0.05~5μm，且高度乃為基部寬度的1/4以上者，作為鄰接之前述凸部間的間隔乃為前述基部寬度之0.5~5倍者。
(3)、如申請專利範圍第1項或第2項記載之III族氮化物半導體層之製造方法，其中，前述凸部係為朝上部逐漸外形變小之形狀者。
(4)、如申請專利範圍第1項至第3任一項記載之III 族氮化物半導體層之製造方法，其中，前述凸部乃為略圓錐狀乃至略多角錐狀者。
(5)、如申請專利範圍第1項至第4任一項記載之III族氮化物半導體層之製造方法，其中，前述基板乃為藍寶石基板者。
(6)、如申請專利範圍第1項至第5任一項記載之III族氮化物半導體層之製造方法，其中，具備在前述基板加工工程之後，前述磊晶工程之前，於前述上面上，經由濺鍍法，層積由Alx Ga1－x N(0≦x≦1)而成之厚度0.01~0.5μm之緩衝層的緩衝層形成工程。
(7)、如申請專利範圍第1項至第5任一項記載之III族氮化物半導體層之製造方法，其中，具備在前述基板加工工程之後，前述磊晶工程之前，於前述上面上，經由濺鍍法，層積由具有單結晶構造之Alx Ga1－x N(0≦x≦1)而成之厚度0.01~0.5μm之緩衝層的緩衝層形成工程。
(8)、一種III族氮化物半導體發光元件，屬於於形成在基板上之單結晶之III族氮化物半導體層上，形成LED構造之III族氮化物半導體發光元件，其特徵乃具有由前述C面而成之平面，和於前述C面由非平形之表面而成之複數凸部而成之上面的構成，III族氮化物半導體層係使於前述上面上，埋設前述凸部之前述III族氮化物半導體層磊晶所形成之構成者。
(9)、如申請專利範圍第8項記載之III族氮化物半導體發光元件，其中，前述凸部係基部寬度乃為 0.05~5μm，高度乃為0.05~5μm，且高度乃為基部寬度的1/4以上者，作為鄰接之前述凸部間的間隔乃為前述基部寬度之0.5~5倍者。
(10)、如申請專利範圍第8項或第9項記載之IIII族氮化物半導體發光元件，其中，前述凸部係為朝上部逐漸外形變小之形狀者。
(11)、如申請專利範圍第8項至第10任一項記載之III族氮化物半導體發光元件，其中，前述凸部乃為略圓錐狀乃至略多角錐狀者。
(12)、如申請專利範圍第8項至第11任一項記載之III族氮化物半導體發光元件，其中，前述基板乃為藍寶石基板者。
(13)、如申請專利範圍第8項至第12任一項記載之III族氮化物半導體發光元件，其中，於前述上面上，具有由Alx Ga1－x N(0≦x≦1)而成之厚度0.01~0.5μm之緩衝層者。
(14)、如申請專利範圍第8項至第12任一項記載之III族氮化物半導體發光元件，其中，於前述上面上，具有由具有單結晶構造之Alx Ga1－x N(0≦x≦1)而成之厚度0.01~0.5μm之緩衝層者。
(15)、如申請專利範圍第13項或第14項記載之III族氮化物半導體發光元件，其中，前述緩衝層乃經由濺鍍法所層積之構成。
(16)、如申請專利範圍第8項至第15項任一項記載 之III族氮化物半導體發光元件，其中，前述LED構造乃具有由III族氮化物半導體各自而成之n型層與發光層與p型層者。
(17)、如申請專利範圍第16項記載之III族氮化物半導體發光元件，其中，於前述n型層具備n包覆層之同時，前述n包覆層及/或前述p包覆層乃至少含有超晶格構造者。
(18)、一種燈，其特徵乃使用如申請專利範圍第8項至第17任一項記載之III族氮化物半導體發光元件而成者。
(19)、一種燈，其特徵乃對於如申請專利範圍第8項至第17任一項記載之III族氮化物半導體發光元件之燈的製造之使用。
本發明之III族氮化物半導體層之製造方法係因具備經由於基板之(0001)C面上，形成由非平形之表面而成之複數凸部於前述C面之情況，形成由前述C面而成之平面與由前述凸部而成之上面於前述基板上之基板加工工程，故於上面上，使前述III族氮化物半導體層磊晶，經由進行以前述III族氮化物半導體層埋入前述凸部之情況，得到對於可適合使用於對內部量子效率及光取出效率優越之發光元件的形成之結晶性優越之III族氮化物半導體層。
另外，在本發明之III族氮化物半導體發光元件之中，前述基板則為具有由前述C面而成之平面，與於前述C面非平形的表面而成之複數凸面而成之上面的構成，而III族氮化物半導體層則因為為使於前述上面上，埋設前述凸部之前述III族氮化物半導體層磊晶所形成之構成，故基板與III族氮化物半導體層之界面則作為凹凸，因經由在界面的光亂反射而降低對於發光元件之內部的光封閉，故成為對於光取出效率優越之構成。
並且，本發明之III族氮化物半導體發光元件係因為成為對於LED構造之結晶性優越的構成，故可防止內部量子效率之下降而減低洩漏電流之情況，進而成為輸出高且對於電性特性優越之發光元件。
更加地，針對在本發明係由n包覆層及/或前述p包覆層作為含有超晶格構造之層構成，可作為輸出則更提升，電性特性之優越的發光元件。
更加地，本發明的燈係因為為使用本發明之III族氮化物半導體發光元件而成之構成，故成為對於發光特性優越之構成。
 [為了實施發明之最佳型態]
以下，關於有關本發明之III族氮化物半導體層之製造方法，III族氮化物半導體發光元件，以及燈的一實施形態，適宜參照圖面進行說明。
圖1係為為了說明本發明之半導體層的III族氮化物半導體之製造方法的一例圖，表示使用本發明之製造方法，於基板的表面上，形成緩衝層與單結晶之III族氮化物半導體層之層積構造之剖面圖，而針對在圖1，符號101係表示基板，符號102係表示緩衝層，符號103係表示III族氮化物半導體層。
[III族氮化物半導體層之製造方法]
(基板加工工程) 圖2係為為了說明製造圖1所示之層積構造的工程之一例的圖，表示本實施形態之基板加工工程結束之基板的斜視圖。
在基板加工工程之中，經由於基板之(0001)C面上，形成由非平形之表面而成之複數凸部於前述C面之情況，如圖1及圖2所示，形成由前述C面而成之平面11與由前述凸12部而成之上面10於前述基板101上，針對在基板加工工程，進行形成規定針對在基板101上之凸部12之平面配置之光照的圖案化工程，和使用經由圖案化工程所形成之光罩而蝕刻基板101，形成凸部12之蝕刻工程。
針對在本實施形態，作為複數凸部12之所形成的基板101，係使用將(0001)C面作為表面之藍寶石單結晶的晶圓，而在此，對於將(0001)C面作為表面之基板係亦包含於基板的面方位，在從(0001)方向±3∘的範圍，付與斜 角之基板，另外，於C面非平形的表面係指沒有與從(0001)方向±3∘的範圍平形之表面的表面。
圖案化工程係可由一般的光微影法而進行，而針對在基板加工工程所形成之凸部12之基部12a的基部寬度d1 係因理想為5μm以下，故為了將基板101之表面均一地進行圖案化，係理想為使用光微影法之中的分節曝光法，但為形成1μm以下之基部寬度d1 的凸部12之圖案，將需要高價的分節裝置而高價，因此，在形成1μm以下之基部寬度d1 的圖案，係理想使用在光碟的領域所使用之雷射曝光法，或奈米磁性印刷法。
作為針對在蝕刻工程將基板101進行蝕刻的方法，可舉出乾蝕刻法或濕蝕刻法，而作為蝕刻方法使用濕蝕刻法之情況，因露出有基板101之結晶面，故於C面形成由非平行之表面12c而成之凸部12之情況則為困難，因此，理想為使用乾蝕刻法。
於C面由非平行之表面12c而成之凸部12係可由以上述之圖案化工程所形成之光罩至消失為止而將基板101進行乾蝕刻的方法形成，更具體而言，例如，於基板101上形成光阻劑，並圖案化為特定的形狀之後，例如使用烘培機進行以110℃30分鐘熱處理之熱風循環，將光阻劑的側面作為錐狀，接著，可以促進橫方向之蝕刻的特定條件，光阻劑至消失為止，經由進行乾蝕刻之方法而形成。
另外，於C面形成由非平行之表面12c而成之凸部12係在使用光罩而將機板進行乾蝕刻之後，亦可經由再 次剝離光罩而將基板101進行乾蝕刻之方法而形成，更具體而言，例如，於基板101上形成光阻劑，並圖案化為特定的形狀之後，例如使用烘培機進行以110℃30分鐘熱處理之熱風循環，將光阻劑的側面作為錐狀，接著，以促進橫方向之蝕刻的特定條件，進行乾蝕刻，於光阻劑消失之前中斷乾蝕刻，之後，玻璃光阻劑而再開始乾蝕刻，並可經由進行特定量蝕刻之方法而形成，而由此方法所形成的凸部12係成為對於高度的面均一性優越之構成。
另外，作為蝕刻方法而使用濕蝕刻之情況，經由與乾蝕刻組合之情況，可於C面形成由非平行之表面12c而成之凸部12。
例如，基板101為由藍寶石單結晶而成之構成情況，例如可經由使用作為250℃以上的高溫之磷酸與硫酸的混酸等酸情況而進行濕蝕刻。
作為組合濕蝕刻法與乾蝕刻法之方法，係例如至光罩消失為止將基板101進行乾蝕刻之後，可經由使用高溫的酸進行特定量濕蝕刻之方法而形成，經由使用如此的方法而形成凸部12之情況，於構成凸部12之側面的斜面，露出結晶，可再現性佳形成凸部12之斜面的角度，另外，可再現性佳使表面11漂亮之結晶面露出。
另外，作為組合濕蝕刻法與乾蝕刻法之方法，係除了上述之方法之外，經由作為光罩，形成對於SiO2 等之酸有耐性之材料而成之光罩而進行濕蝕刻之後，剝離光罩，以促進橫方向之蝕刻的特定條件，進行乾蝕刻而亦可形 成，而由此方法所形成的凸部12係成為對於高度的面均一性優越之構成，另外，使用此方法而形成凸部12之情況，亦再現性佳形成凸部12之斜面的角度。
然而，針對在本實施形態係舉例說明過為了形成凸部而進行蝕刻之方法情況，但本發明並不限定於上述方法，例如，亦可堆積成為凸部之材料於基板上之情況而形成凸部，而作為堆積成為凸部之材料於基板上之方法，係可使用濺鍍法，蒸鍍法，CVD法等，另外，作為成為凸部之材料，係理想為使用具有與基板略同等折射率之材料情況，對於藍寶石基板而言，係可使用Al2 O3 ，SiN，SiO2 等。
(基板形狀) 對於基板加工工程結束之基板101之上面10，係如圖2所示，形成有複數凸部12，並且，如圖2所示，針對在基板101之上面10未形成有凸部12之部分係做為從(0001)C面而成之平面11，隨之，如圖1及圖2所示，基板101之上面10係由(0001)C面而成之平面11，和複數凸部12所構成。
凸部12係如圖1及圖2所示，為於C面由非平行之表面12c而成之構成，並於表面12c未顯現(0001)C面之構成，而圖1及圖2所示之凸部12係基部12a之平面形狀為略圓形，做為朝上部逐漸外形變小之形狀，側面12b則作為朝外側彎曲之半球形狀，另外，凸部12之平面配置係如圖1及圖2所示，等間隔地配置成碁盤目狀。
另外，圖1及圖2所示之凸部12係為基部寬度d1為0.05~5μm，高度乃為0.05~5μm，且高度乃為基部寬度的1/4以上之構成，作為鄰接之前述凸部12間的間隔d2 乃為前述基部寬度d1 的0.5~5倍者，在此，凸部12之基部寬度d1 係指針對在凸部12之底邊(基部12a)之最大寬度的長度，另外，作為鄰接之前述凸部12間的間隔d2 係指做為最接近之凸部12之基部12a的緣之間的距離。
作為鄰接之前述凸部12間的間隔d2 係理想為做為基部寬度d1 的0.5~5倍之情況，當凸部12間的間隔d2 為未達基部寬度d1 的0.5倍時，在使III族氮化物半導體層103磊晶時，不易促進從C面而成之平面11上之結晶成長，並不易由III族氮化物半導體層103完全地埋入凸部12，而有無法充分得到III族氮化物半導體層103之表面103a的平坦性，隨之，於埋入凸部12之III族氮化物半導體層103上，形成成為LED構造之半導體層之結晶情況，構成LED構造之半導體層之結晶係當然成為多形成凹坑情況，並伴隨所形成之III族氮化物半導體發光元件之輸出或電性特性等之惡化，另外，當部12間的間隔d2 為超過基部寬度d1 的5倍時，對於使用基板101而形成III族氮化物半導體發光元件之情況，在基板101，和形成在基板101之LED構造之半導體層之界面的光之亂反射機會減少，而有無法充分使光取出效率提升之虞。
基部寬度d1 係理想做為0.05~5μm者，當基部寬度d1 未達0.05μm時，對於使用基板101而形成III族氮化物 半導體發光元件之情況，有無法充分得到使光亂反射之效果之虞，另外，當基部寬度d1 超過5μm時，埋入凸部12而使III族氮化物半導體層103磊晶之情況則變為困難。
凸部12之高度係理想為做為0.05~5μm者，而當凸部12的高度未達為0.05μm時，對於使用基板101而形成III族氮化物半導體發光元件之情況，有著無法充分得到使光亂反射之效果之虞，另外，當凸部12的高度超過5μm時，埋入凸部12而使III族氮化物半導體層103磊晶之情況則變為困難，有無法充分得到III族氮化物半導體層103之表面103a的平坦性。
另外，凸部12之高度係理想為做為基部寬度d1 的1/4以上者，而當凸部12之高度未達基部寬度d1 的1/4時，有著無法充分得到使針對在使用基板101而形成III族氮化物半導體發光元件之情況的使光亂反射之效果，或使光取出效率提升之效果。
然而，凸部12之形狀並不侷限於圖2所示的例之構成，而如為於C面由非平行之表面而成之構成，亦可為任何形狀，例如，亦可為基部的平面形狀為略多角形，做為朝上部逐漸外形變小之形狀，側面12則作為朝外側彎曲之形狀，另外，亦可做為側面朝上部逐漸外形變小之斜面而成之略圓錐狀或略多角錐狀，另外，側面之傾斜角度亦可做為2階段變化之形狀。
另外，凸部12之平面配置亦不侷限於圖2所示的例，而亦可作為等間隔，而亦可為非等間隔，另外，凸部 12之平面配置亦可做為四角形狀，而亦可為三角形狀，亦可為無規則狀。
(基板材料) 針對在本實施形態之發光元件，作為可使用於如上述之基板101之材料，係如為III族氮化物化合物半導體結晶磊晶於表面之基板材料，並無特別限定，而可選擇各種材料來使用，例如，可舉出藍寶石，SiC，矽，氧化鋅，氧化鎂，氧化錳，氧化鋯，氧化錳鋅鐵，氧化鎂鋁，硼化鋯，氧化鎵，氧化銦，氧化鋰鎵，氧化鋰鋁，氧化釹鎵，氧化鑭鍶鋁鉭，氧化鍶，氧化鈦，鉿，鎢，鉬等。
另外，在上述基板材料之中，特別理想為使用藍寶石，期望於藍寶石基板的c面上，形成中間層12者。
然而，對於上述基板材料之中，使用知道由以高溫接觸於氨之情況而引起化學性變性之氧化物基板或金屬基板，未使用氨而將中間層102進行成膜的同時，以使用氨的方法而將構成後述之n型半導體層104之基底層103進行成膜之情況，係因中間層12，亦作為被覆層而作用，故在防止基板101之化學性的變質則為有效。
另外，經由濺鍍法形成中間層102之情況，因可壓低基板101的溫度，故在使用由具有以高溫分解之性質的材料而成之基板101情況，亦未對於基板101帶來損傷而可對於基板上之各層的成膜。
(緩衝層形成工程) 在本實施形態之中，在基板加工工程之後，於磊晶工 程之前，於基板101之上面10上，層積圖1所示之緩衝層102。
緩衝層102係理想為由由多結晶之Alx Ga1－x N(0≦x≦1)而成之構成，而更理想為由單結晶之Alx Ga1－x N(0≦x≦1)而成之構成。
緩衝層102係如前述，例如可做為由多結晶之Alx Ga1－x N(0≦x≦1)而成之厚度為0.01~5μm構成，而當緩衝層102之厚度未達0.01μm時，有著無法經由緩衝層102充分得到基板101與III族氮化物半導體層103之晶格常數不同之緩和的效果情況，另外，當緩衝層102之厚度為超過5μm時，對於做為緩衝層102之機能，係有著無關於無變化，而緩衝層102之成膜處理時間變長，生產性降低之虞。
緩衝層102係緩和基板101與III族氮化物半導體層103之晶格常數不同，於基板101之(0001)C面上，有著基板101之上面10容易進行C軸配向之單結晶層的形成動作，隨之，於緩衝層102之上方，當層積III族氮化物半導體層103時，可層積更結晶性佳的III族氮化物半導體層103，然而，針對在本發明係理想為進行緩衝層形成工程，但亦不進行
緩衝層102係為具有從III族氮化物半導體而成之六方晶系之結晶構造，構成緩衝層102之III族氮化物化合物半導體的結晶係理想為具有單結晶構成之構成，III族氮化物半導體的結晶係經由控制成長條件之情況，不止只 有上方向，於面內方向亦成長而形成單結晶構造，因此，經由控制緩衝層102之成膜條件情況，可做為由單結晶構造之III族氮化物半導體的結晶而成之緩衝層102，將具有如此之單結晶構造的緩衝層102，成膜於基板101上之情況，因緩衝層102之緩衝機能有效地作用，故成膜於其上方之III族氮化物半導體係成為具有良好配向性及結晶性的結晶膜。
另外，構成緩衝層102之III族氮化物半導體的結晶係晶由控制成膜條件的情況，亦可作為將六角柱作為基本之集合組織而成之柱狀結晶(多結晶)者，然而，在此之集合組織而成之柱狀結晶係指：於與鄰接之結晶粒之間，形成結晶粒界所隔開，其本身係做為縱剖面形狀而成為柱狀之結晶之情況。
將緩衝層102形成於基板101之上面10之情況，期望於基板101，施以前處理之後，形成緩衝層102者。
做為前處理，例如可於濺鍍裝置之腔室內配置基板101，經由在形成緩衝層102之前進行濺鍍等之方法而進行，具體而言，針對在腔室內，可經由將基板101，曝露於Ar或N2 之電漿中之情況而進行洗淨上面10之前處理情況，由使Ar或N2 氣體等之電漿作用於基板101之上面10之情況，可去除附著於基板101之上面10之有機物或氧化物，此情況，如未施加能量於標靶而施加電壓於基板101與腔室之間，電將粒子則有效地作用於基板101。
另外，對於基板101之前處理係理想為以在混合 N＋ ，(N2 )＋ 等之離子成分，和未具有N基，N2 基等之電荷的原子化成分之環境所進行之電漿處理而進行者。
在此，在從基板的表面除去有機物或氧化物的污染時，例如對於將離子成分以單獨供給至基板表面之情況，有著能量則過強而對於基板表面帶來損傷，使成長於基板之結晶的品質下降之問題。
針對在本實施形態，將對於基板101的前處理，做為使用在混合如上述之離子成分與原子化成分之環境所進行之電漿處理的方法，並經由對於基板101，使具有適度能量之反應種作用之情況，對於基板101不會帶損傷而可進行污染等之除去，做為得到如此效果之機構，係可認為有由使用離子成分的比例少之電漿情況而控制對於基板101表面帶來的損傷之情況，和經由對於基板101表面，使電漿作用之情況而可有效去除污染之情況等。
在對於基板101進行前處理之後，於基板101上，經由濺鍍法，將緩衝層102近形成膜，經由濺鍍法，形成具有單結晶構造之緩衝層102的情況，將對於腔室內的氮素原料與不活性氣體氣體的流量之氮素流量比，做為氮素原料為50%~100%，而期望為75%者。
另外，經由濺鍍法，形成柱狀結晶(多結晶)之緩衝層102之情況，將對於腔室內的氮素原料與不活性氣體氣體的流量之氮素流量比，做為氮素原料為1%~50%，而期望為25%者。
緩衝層102係並不指由上述的濺鍍法，亦可由 MOCVD法而形成，但因於基板101之上面10，形成有凸部12，故以MOCVD法而形成緩衝層時，在上面10原料氣體的流動則混亂，因此MOCVD法，均一地層積緩衝層102於基板101之上面10之情況係為困難，對此，濺鍍法係因原料粒子的直進性高，故可對於上面10之形狀不受影響地層積均一之緩衝層102，隨之，緩衝層102係理想為以濺鍍法所形成。
(磊晶工程) 在本實施形態之中，在緩衝層形成工程之後，於緩衝層102之所形成之基板101之上面10上，使III族氮化物半導體層103磊晶，進行以III族氮化物半導體層103埋入凸部12之磊晶工程。
做為III族氮化物半導體層103係可舉出Alx Gay Inz N(0≦x≦1、0≦y≦1、0≦z≦1，x＋y＋z＝1)，但因使用Alx Ga1－x N(0≦x≦1)時，可形成結晶性佳的III族氮化物半導體層103。
III族氮化物半導體層103的最大厚度H係當作為凸部12之高度h的2倍以上時，因可得到表面103a之平坦的III族氮化物半導體層103，故為理想，而III族氮化物半導體層103的最大厚度H係當較凸部12之高度h的2倍為小時，埋入凸部12而成長之III族氮化物半導體層103的表面103a之平坦性則成為不充分，在於III族氮化物半導體層103上層積LED構造之情況，有構成LED構造之結晶的結晶性變差的情況。
對於為了良好做為III族氮化物半導體層103之結晶性，III族氮化物半導體層103係期望未摻雜不純物，但，需要p型或n型之導電性之情況係可添加受主不純物或施主不純物。
例如，於藍寶石基板的表面，磊晶單結晶之III族氮化物半導體層的情況，有著從C面係容易成長配向於C軸方向的單結晶，而從C面以外的表面上係不容易成長單結晶之III族氮化物半導體層的傾向，另外，當使用MOCVD法而於藍寶石基板的表面，使III族氮化物半導體層成長時，從C面係磊晶有單結晶層，但對於C面以外的表面上係未磊晶有單結晶層，隨之，III族氮化物半導體層103的成長係理想為經由MOCVD法而進行，針對在本實施形態，於緩衝層102之所形成之基板101之上面10上，當經由MOCVD法而使單結晶之III族氮化物半導體層103磊晶時，從於C面由由非平形之表面12c而成之凸部12的表面12c係未成長結晶，只從由(0001)C面而成之平面，磊晶配向於C軸方向的結晶。
以MOCVD法而層積III族氮化物半導體層103之情況，作為載體氣體使用氫(H2 )或氮(N2 )、作為III族元素源之Ga源，使用三甲基鎵(TMG)或三乙基鎵(TEG)、作為Al源，使用三甲基鋁(TMA)或三乙基鋁(TEA)、作為In源，使用三甲基銦(TMI)或三乙基銦(TEI)、作為V族元素源之N源，使用氨(NH3 )，聯氨(N2 H4 )等，另外做為摻雜劑，係對於n型係作為Si原料，可利用甲矽烷(SiH4 )或乙 矽烷(Si2 H6 )、作為Ge源料，使用鍺烷氣體(GeH4 )，或四甲基鍺酸((CH3 )4 Ge)或四乙基鍺酸((C2 H5 )4 Ge)等之有機鍺酸化合物，對於p型，係作為Mg原料，係例如可使用雙環戊二烯鎂(Cp2 Mg)。
另外，凸部12之所形成之基板101係與凸部12之所未形成之基板做比較，對於於上面10，以MOCVD法而磊晶III族氮化物半導體層103之情況，層積平坦性良好之III族氮化物半導體層103之情況為困難，另外，層積於凸部12之所形成之基板101之上面10的III族氮化物半導體層103係容易產生使結晶性惡化之C軸方向的傾斜或C軸的彎曲等。
因此，於凸部12之所形成之基板101之上面10，以MOCVD法而磊晶III族氮化物半導體層103之情況，為了得到充分之表面平坦性或良好的結晶性，期望做為以下所示之成長條件。
(成長條件) 於凸部12之所形成之基板101之上面10，以MOCVD法而磊晶III族氮化物半導體層103之情況，理想為將成長壓力及成長溫度做為以下所示之條件，當降低成長壓力而提升成長溫度時，促進橫方向之結晶成長，當提升成長壓力而降低成長溫度時，成為面成長模式(△形狀)。
另外，當提升成長初期之成長壓力時，有著X線搖盪曲線半寬度(XRC－FWHM)變小，結晶性提升的傾向。
隨之，於凸部12之所形成之基板101之上面10，以MOCVD法而磊晶III族氮化物半導體層103之情況，理想為在III族氮化物半導體層103的膜厚成為2μm程度以上為止(前半)，和將III族氮化物半導體層103做為2μm程度以上層積之後(後半)，將成長壓力變化為2階段者。
前半係理想為將成長壓力做為40kPa者，更理想為做為60kPa程度者，當將成長壓力做為40kPa以上時，成為面成長模式(△形狀)，轉為則灣區為橫方向，未貫通於磊晶表面，因此，當提升成長壓力時，推定被低轉為化，結晶性則成為良好，另外，當將成長壓力做為未達40kPa時，因結晶性惡化，X線搖盪曲線半寬度(XRC－FWHM)變大，故為不理想。
但，當將成長壓力做為40kPa以上時，於做為磊晶之III族氮化物半導體層103的表面，容易產生凹坑，而有無法得到充分之表面平坦性情況，因此，當將成長壓力做為40kPa以上之情況，理想為將成長溫度做為1140℃者，而更理想為做為1120℃者，由將成長溫度做為1140℃之情況，即使為將成長壓力做為40kPa以上，理想為60kPa程度之情況，可充分控制凹坑之產生。
另外，後半係理想為將成長壓力做為40kPa以下者，更理想為做為20kPa程度者，而對於後半，由將成長壓力做為40kPa以下之情況，可促進橫方向之結晶成長，進而得到表面平坦性優越之III族氮化物半導體層103。
經由以上的工程，得到圖1所示之層積構造。
在本實施形態之III族氮化物半導體層的製造方法中，因具備形成由C面而成平面，和於C面由非平形之表面12c而成之複數凸部12而成之上面10之基板加工工程，和使於上面10上，埋設凸部12之III族氮化物半導體層103成長之磊晶工程，故於III族氮化物半導體層103的結晶中，不易產生轉位等之結晶缺陷，可形成具有良好結晶性之III族氮化物半導體層103。
在此，例如，於凸部的表面存在有C面之情況，當於凸部之所形成之基板上，史丹結晶之III族氮化物半導體層磊晶時，從存在於凸部之表面的C面，和凸部之所未形成之範圍的C面，結晶則成長，此情況，於從凸部之表面成長之結晶，和從凸部之所未形成之範圍成長之結晶合體的部分，容易產生轉位等之結晶缺陷，而不易得到結晶性良好的III族氮化物半導體層，在此產生之結晶缺陷係於III族氮化物半導體層之上方，形成n形層，發光層，p型層而成之LED構造之情況，承接於構成LED構造之半導體層之結晶，成為針對在形成發光元件之情況的內部量子效率之下降或洩漏電流之增大的原因。
但，在本實施形之中，經由於基板101，因經由形成在C面由非平形之表面12c而成之凸部12情況，形成由C面而成之平面11與凸部12而成之上面10，故於基板101之上面10，進行III族氮化物半導體層103的磊晶情況，成為只從平面11結晶成長之情況，隨之，形成於基板101之上面10的III族氮化物半導體層103係埋入凸 部12於上面10上而進行磊晶，於結晶中未產生轉位等之結晶缺陷。
隨之，於經由本實施形態之製造方法所得到之III族氮化物半導體層103的上方，形成由III族氮化物半導體層103而成之n形層，發光層，p型層而成之LED構造之情況，構成LED構造之結晶的結晶性則成為良好，而對於形成發光元件之情況，成為對於內部量子效率佳，洩漏少之構成，並且，在本實施型態中，因於基板101上形成凸部12，故基板101與III族氮化物半導體層的界面則成為做為凹凸，而圖1所示之層積構造係成為可實現經由在界面的光亂反射而得到優越之光取出效率的發光元件之構成。
[III族氮化物半導體發光元件]
圖3係為表示本發明之III族氮化物半導體發光元件之一例的剖面圖，圖3所示之III族氮化物半導體發光元件(以下，有略稱為發光元件之情況)1係於圖1所示之層積構造之III族氮化物半導體層103上，形成LED構造20而成之構成，另外，針對在圖3，符號107係表示正極接合墊片，符號108係表示負極接合墊片，另外，圖4係表示圖3所示之發光元件1內，n型層104，發光層105及p型層106之部分擴大剖面圖。
本實施形態之III族氮化物半導體發光元件1係係如圖3所示，為一面電極型之構成，於如上述之基板101 上，形成有中間層102，和作為III族元素，由含有Ga之III族氮化物半導體而成之LED構造(III族氮化物半導體層)20，而LED構造20係如圖3所示，由依序層積n型半導體層104，發光層105及p型半導體層106之各層而成的構成。
(LED構造) LED構造20係具有由III族氮化物半導體各而成之n型層104與發光層105語p型層106，而LED構造20係當以MOCVD法而形成時，得到結晶性佳之構成。
n型層104係通常由n接觸層104a與n包覆層104b所構成，而n接觸層104a係亦可兼具n包覆層104b之情況。
n接觸層104a係為為了設置負極的層，做為n接觸層104a係由Alx Ga1－x N層(0≦x≦1，理想為0≦x≦0.5，更理想為0≦x≦0.1)所構成之情況則為理想，另外，對於n接觸層104a係理想摻雜n型不純物，而當以1×1017 ~1×1020 /cm3 ，理想係1×1018 ~1×1019 /cm3 之濃度含有n型不純物時，在與負極之良好之有電阻接觸的維持的情況則為理想，作為n型不純物，並無特別限定，但例如可舉出Si，Ge及Sn等，而理想為Si及Ge。
n接觸層104a之膜厚，係理想為做為0.5~5μm，而更理想為設定為1~3μm的範圍，而當n接觸層104a的膜厚位於上述範圍時，良好地維持半導體之結晶性。
對於n接觸層104a與發光層105之間，係理想為設 置n包覆層104b，而n包覆層104b係為進行對於發光層105之載氣的注入與載氣的封入的層，n包覆層104b係可經由Al GaN，GaN，GaInN等進行成膜，另外，亦可做為此等之構造的異質接合或進行複數次層積的超晶格構造，而對於將n包覆層104b作為GaInN之情況，係當然期望作為較發光層105之GaInN之帶隙為大情況。
n包覆層104b之膜厚並無特別限定，但理想為0.005~0.5μm，更理想為0.005~0.1μm，n包覆層104b之n型摻雜濃度係理想為1×1017 ~1×1020 /cm3 之範圍，更理想為1×1018 ~1×1019 /cm3 之範圍，當摻雜濃度為此範圍時，在良好結晶性的維持及元件之動作電壓降低的點，則為理想。
然而，對於將n包覆層104b作為含有超晶格構造的層之情況，係省略詳細之圖示，但亦可為含有層積由具有100埃以下膜厚之III族氮化物半導體而成之n側第1層，和與該n側第1層組成不同之同時，由具有100埃以下膜厚之III族氮化物半導體而成之n側第2層之構造的構成，另外，n包覆層104b係亦可為含有交互重覆層積n側第1層與n側第2層之構造的構成，另外，理想係前述n側第1層或n側第2層任一則如做為接合於活性層(發光層15)之構成即可。
如上述之n側第1層及n側第2層係例如，可做為含有Al之Al GaN系(有單以記載為Al GaN之情況)，含有In之GaInN系(有單以記載為GaInN之情況)，GaN之組 成之情況，另外，n側第1層及n側第2層係亦可為GaInN/GaN之交互構造，Al GaN/GaN之交互構造，GaInN/Al GaN之交互構造，組成不同之GaInN/GaInN之交互構造(針對在本發明之”組成不同”的說明係指各元素組成比不同之情況，以下相同)，組成不同之Al GaN/Al GaN之交互構造，針對在本發明，n側第1層及n側第2層係理想為GaInN/GaN之交互構造或組成不同之GaInN/GaInN之情況。
上述n側第1層及n側第2層之超晶格層係各自理想為60埃以下者，更理想為各自為40埃以下者，而最為理想為各自為10埃~40埃之範圍者，形成超晶格層之n側第1層與n側第2層的膜厚，當超過100埃時，容易造成結晶缺陷而不理想。
上述n側第1層及n側第2層係亦可各自做為摻雜之構造，另外，亦可為摻雜構造/未摻雜構造之組合，作為摻雜之不純物係對於上述材料組成而言，無任何限制地可適用以往公知的構成，例如，對於作為n型包覆層，使用GaInN/GaN之交互構造或組成不同之GaInN/GaInN之交互構造的構成之情況，作為不純物，Si則為最佳，另外，如上述之n側超晶格多層膜係由GaInN或Al GaN，GaN所代表之組成，即使為相同，亦可將摻雜適宜做為ON、OFF同時而製作。
做為層積於n型層104之發光層15係有單一量子井構造或多重量子井構造等之發光層105，如圖4所示，作 為量子井構造之井層105b，係通常使用Ga1－y Iny N(0<y<0.4)而成之III族氮化物半導體層，而做為井層105b之膜厚係量子效果之所得到的程度之膜厚，例如可做為1~10nm，理想係當作為2~6nm時，在發光輸出之情況而為理想。
另外，多重量子井構造之發光層105的情況係將上述Ga1－y Iny N做為井層105b，將較井層105b帶隙能量為大之Alx Ga1－x N(0≦z<3)，做為障壁層105a，而對於井層105b及障壁層105a，係經由設計，可摻雜或未摻雜不純物。
p型層106係通常由p型包覆層106a及p型接觸層106b所構成，另外，p型接觸層106b則亦可為兼具p型包覆層106a之構成。
作為p型包覆層106a係為進行對於發光層105之載氣的封入與載氣的注入的層，較發光層105之帶隙能量為大的組成，如為可封入載體於發光層105之構成，並無特別限制，但理想係可舉出Alx Ga1－x N(0<x≦0.4)之構成，而p型包覆層106a當由如此之Al GaN而成時，在封入載體於發光層105的情況，則為理想，p型包覆層106a之膜厚並無特別限定，但理想為1~400nm，更理想為5~100nm，p型包覆層106a之p型摻雜濃度係理想為1×1018 ~1×1021 /cm3 之範圍，更理想為1×1019 ~1×1020 /cm3 ，當p型摻雜濃度為上述範圍時，未使結晶性下降而得到良好之p型結晶，
另外，p型包覆層106a係亦可作為進行複數次層積 之超晶格構造。
然而，對於將p型包覆層106a作為含有超晶格構造的層之情況，係省略詳細的圖示，但亦可為含有層積由具有100埃以下膜厚之III族氮化物半導體而成之p側第1層，和與該p側第1層組成不同之同時，由具有100埃以下膜厚之III族氮化物半導體而成之p側第2層之構造的構成，另外，亦可為含有交互重覆層積p側第1層與p側第2層之構造的構成。
如上述之p側第1層及p側第2層係例如，可做為各自組成不同，例如，亦可為Al GaN，GaInN或GaN內之任一組成，另外，亦可為GaInN/GaN之交互構造，AlGaN/GaN之交互構造，或GaInN/Al GaN之交互構造，針對在本發明，p側第1層及p側第2層係理想為AlGaN/Al GaN或Al GaN/GaN之交互構造。
上述p側第1層及p側第2層之超晶格層係各自理想為60埃以下者，更理想為各自為40埃以下者，而最為理想為各自為10埃~40埃之範圍者，形成超晶格層之p側第1層與p側第2層的膜厚，當超過100埃時，成為多包含結晶缺陷等的層而不理想。
上述p側第1層及p側第2層之係亦可各自做為摻雜之構造，另外，亦可為摻雜構造/未摻雜構造之組合，作為摻雜之不純物係對於上述材料組成而言，無任何限制地可適用以往公知的構成，例如，對於作為p型包覆層，使用Al GaN/GaN之交互構造或組成不同之Al GaN/Al GaN 之交互構造的構成之情況，作為不純物，Mg則為最佳，另外，如上述之p側超晶格多層膜係由GaInN或Al GaN，GaN所代表之組成，即使為相同，亦可將摻雜適宜做為ON、OFF同時而製作。
p型接觸層106b係為為了設置正極的層，做為p型接觸層106b係理想為Alx Ga1－x N(0≦x≦0.4)，當Al組成為上述範圍時，在良好之結晶性的維持及p電阻電極之良好的電組接觸情況，則為理想，另外，將p型不純物(摻雜劑)當以1×1018 ~1×1021 /cm3 之濃度，理想為5×1019 ~5×1020 /cm3 之濃度含有時，在良好之有電阻接觸的維持，斷裂產生的防止，良好結晶性的維持的點，則為理想，作為p型不純物，並無特別限定，但例如理想係可舉出Mg，p型接觸層106b之膜厚係並無特別限定，但理想為0.01~0.5μm，更理想為0.05~2μm，當p型接觸層106b的膜厚為其範圍時，在發光輸出之情況而為理想。
(電極) 正極接合墊片107係設置於與p型層106接合之透光性導電氧化膜層而成之透光性正極109上的一部分。
作為透光性正極109之材料係可將含有從ITO(In2 O3 －SnO2 )，AZO(ZnO－Al2 O3 )，IZnO(In2 O3 －ZnO)，GZO(ZnO－Ga2 O3 )所選擇之至少一種類之材料以在其技術領域所知道之慣用手段而設置，另外，透光性正極109之構造係亦可包含以往公知之構造而無任何限制地使用任何構造之構成。
另外，透光性正極109係亦可呈被覆p型層106上之全面地形成，而亦可打開間隙而形成格子狀或樹形狀，而亦有在形成透光性正極109之後，施以將合金化或透明化做為目的之熱退火的情況，但亦可不施加。
正極接合墊片107係為了電性連接電路基板或導電框所設置，作為正極接合墊片係使用Au，Al，Ni及Cu等之構造則為周知，此等之周知的材料，可無任何限制地使用構造之構成。
正極接合墊片107之厚度係理想為100~1000nm之範圍內者，另外，接合墊片之特性上，厚度為厚的情況，因接合特性高，故正極接合墊片107之厚度係更理想為作為300nm以上者，另外，正極接合墊片107之厚度係從製造成本的觀點，更理想為作為500nm以下者。
負極接合墊片108係呈接合於LED構造20之n型層104地加以形成，因此，對於形成負極接合墊片108時，係去除發光層15，及p型層106之一部分，使n型層104之n接觸層露出，並於其上方，形成負極接合墊片108。
做為負極接合墊片108係各種組成及構造則為周知，可無任何限制地使用此等周知的組成或構造，並可由在其技術領域所知道之慣用手段而設置。
圖3所示之III族氮化物半導體發光元件1係因為為於經由本發明之製造方法所製造之III族氮化物半導體層103上，形成LED構造20之構成，故基板101與III族氮化物半導體層的界面則成為做為凹凸，經由在界面的光 亂反射而得到優越之光取出效率，且，圖3所示之III族氮化物半導體發光元件1係III族氮化物半導體發光元件1係如上述，因成為對於由構成LED構造20之III族氮化物半導體層而成之n型層104，發光層15，p型層106之結晶性優越的構成，故可防止內部量子效率之下降而減低洩漏電流之情況，進而成為輸出高而電性特性優越之構成。
[燈]
本發明的燈係為使用本發明之發光元件的構成。
作為本發明的燈係例如可舉出組合本發明之III族氮化物半導體發光元件與螢光體而成之構成，而組合III族氮化物半導體發光元件與螢光體的燈係可經由該業者周知的手段而作為該業者周知的構成，另外，由以往，知道有經由組合III族氮化物半導體發光元件與螢光體而改變發光色的技術，針對在本發明的燈亦可無任何限制地採用如此之技術者。
圖5係模式性地表示使用有關本發明之III族氮化物半導體發光元件而構成的燈之一例的概略圖，圖5所示的燈3係為砲彈型之構成，並使用圖3所示之III族氮化物半導體發光元件1，而如圖5所示，經由以導線33接著III族氮化物半導體發光元件1之正極接合墊片107於2條框體31，31之內的一方(在圖5係框體31)，而以導線34接合III族氮化物半導體發光元件1之負極108於另一方的框體32，安裝III族氮化物半導體發光元件1，另 外，III族氮化物半導體發光元件1之周邊係由透明之樹脂而成的塑膜35所密封。
本發明的燈係為使用本發明的III族氮化物半導體發光元件1而成之構成，故成為具備優越之發光特性的構成。
然而，本發明的燈係亦可使用於一般用途之砲彈型，攜帶之背照光用途的側視型，使用於顯示器之前視型等之任何用途者。
[實施例]
接著，將本發明，表示實施例及比較例而作更詳細說明，但本發明，並不侷限於此等實施例之構成。
[實施例1]
於藍寶石基板之(0001)C面上，將表1所示之[基部寬度][高度][基部寬度/4][鄰接之凸部間的間隔][凸部表面C面之有無]之複數凸部，做為呈以下所示地而形成(基板加工工程)，即於直徑2英吋的C面藍寶石基板，以公知之光微影法而形成光罩，並經由以乾蝕刻法而蝕刻藍寶石基板之情況，形成凸部，然而，做為曝光法，採用使用紫外光之分節曝光法，另外，對於乾蝕刻係使用BCl3 與Cl2 之混合氣體。
如此做為所得到之實施例1之凸部係基部的平面形狀為圓形，朝向上部，外型逐漸變小之形狀，側面則為朝外側彎曲之半球狀之形狀。
[比較例1，比較例2]
除了將曝光時之光罩各自做為不同之情況以外，係做為與實施例1同樣，形成比較例1及比較例2的凸部。
所得到之比較例1之凸部係基部的平面形狀為圓形，剖面形狀為台形，另外，比較例2係凸部的形狀係為與實施例1相同，但[鄰接之凸部間的間隔]則與實施例1不同。
[比較例3]
除了使用濕蝕刻法而進行蝕刻之情況以外係做為與實施例1同樣，形成比較例3之凸部，所得到之比較例3的凸部係基部的平面形狀為圓形，剖面形狀為台形。
之後，如以下所示，於實施例1，比較例1~比較例3之複數凸部之所形成的基板之上面，使用RF濺鍍法而形成由具有單結晶構造之AlN而成之厚度50nm緩衝層(緩衝層形成工程)。
做為濺鍍成膜裝置，係使用具有高頻率式之電原，具有可在標靶內以動磁鐵位置之機構的構成，首先，將複數凸部之所形成之基板，導入至濺鍍成膜裝置之腔室，加熱至500℃，以15sccm的流量只導入氮氣於腔室之後，由將腔室內的壓力保持為1Pa，施加500W之高頻率偏壓於基板側，曝露於氮素電漿之情況，洗淨基板表面(前處理)。
接著，導入氬與氮氣，將基板溫度保持為500℃，將2000W之高頻率偏壓施加於金屬Al標靶側，再由將腔室內的壓力保持為0.5Pa，使氬氣5sccm流通，使氮氣15sccm流通之條件(對於氣體全體之氮素比係75%)，於複數凸部之所形成之基板上，將AlN而成知緩衝層成膜，成長速度係為0.08nm/s，然而，標靶內之磁鐵係在基板洗淨時，緩衝層成膜時均使其搖動，並且，依照預先測定之成膜速度，進行規定之時間之間成膜，將由50nm之AlN層而成之緩衝層，堆積於複數凸部之所形成之基板上之後，停止起動電漿情況，使基板溫度降低。
於如此做為所得到之緩衝層上，使用以下所示之減壓MOCVD法而使III族氮化物半導體層磊晶(磊晶工程)。
首先，將從濺鍍成膜裝置取出之緩衝層為只緩衝層形成之基板，導入至為了成長經由MOCVD法之II族氮化物半導體層的反應爐內，載置於以高頻率(RF)誘導加熱式加熱器加熱至成膜溫度之半導體用高純度石墨製之感應器上，之後，流通氮氣於不鏽鋼製之氣相成長反應爐內，清除反應爐內。
並且，保持8分鐘使氮氣流通於氣相成長反應爐內之後，使誘導加熱式加熱器動作，將藍寶石基板的溫度，以10分鐘從事溫加熱至500℃，將基板溫度以500℃，使NH3 氣體及氮氣流通於反應爐內，將氣相成長反應爐內作為95kPa，接著，使基板溫度，加上約10分鐘升溫至1000℃，以其溫度及壓力下，將基板的表面，進行熱洗淨(thermal cleaning)，熱洗淨結束後，亦使對於氣相成長反應爐內之氮氣的供給繼續。
之後，持續氨氣之流通的同時，在氫環境中，使基板溫度升溫至1120℃，將反應爐內之壓力作為60kPa，在確認到基板溫度為1120℃安定之情況後，開始對於氣相成長反應爐內供給三甲基鎵(TMG)，並於AlN緩衝層上，使未摻雜之GaN層，磊晶至3μm之膜厚為止，此時，氨的量係V族(N)/III族(Ga)比呈600地進行調節，並且，在成長由3μm之GaN層而成之III族氮化物半導體層之後，停止對於反應爐之原料的供給，使基板溫度降低。
之後，從反應爐取出GaN層之所形成之基板，觀察GaN層之表面的平坦性，另外，測定GaN層之X線搖盪曲線半寬度(XRC－FWHM)，將GaN層的平坦性及XRC之半寬度(XRC－FWHM)的結果，表示於表1。
如表1所示，在比較例1中，於凸部的表面因有C面，故與實施例1做比較，結晶性不佳(XRC－FWHM則在(0002)面為150arcsec以上，在(10－10)面為200arcsec以上)，另外，在比較例1中，因[鄰接之凸部間的間隔]則為未達基部寬度之0.5倍，故與實施例1做比較，表面之平坦性亦為不佳(△)。
另外，在比較例2中，比實施例1還差，但與實施例1同樣地，於凸部的表面因未有C面，故結晶性佳(XRC－FWHM則在(0002)面為100arcsec以下，在(10－10)面為200arcsec以下)，但，在比較例2中，因[鄰接之凸部間的間隔]則為未達基部寬度之0.5倍，故與實施例1做比較，表面之平坦性亦為不佳(△)。
另外，在比較例3中，因[鄰接之凸部間的間隔]則為基部寬度之0.5倍以上，故表面之平坦性為佳(○)，但在比較例3中，於凸部的表面因有C面，故與實施例1做比較，結晶性不佳(XRC－FWHM則在(0002)面為150arcsec以上，在(10－10)面為200arcsec以上)。
對此，在實施例1之中，因[鄰接之凸部間的間隔]則為基部寬度之0.5倍以上，故表面之平坦性為佳(○)，另外，在實施例1之中，於凸部的表面因未有C面，故結晶 性佳(XRC－FWHM則在(0002)面為100arcsec以下，在(10－10)面為200arcsec以下)。
[實施例2，比較例4]
於以和實施例1，比較例3同樣的方法製作之III族氮化物半導體層上，以以下所示的方法，層積LED構造之n型層，發光層，p型層之各層。
(n型層) 做為n型層，形成n接觸層與n包覆層，首先，以和實施例1，比較例3同樣的方法，使II族氮化物半導體層成長之後，V族(N)/III族(Ga)比呈450地調整氨的量，於III族氮化物半導體層的上方，使未摻雜之GaN層做為1μm成長，接著以相同的條件，使用摻雜氣體之甲矽烷(SiH4 )氣體，形成2μm之n型GaN層而成之n接觸層。
Si的摻雜量係做為5×1018 ，而使n接觸層成長後，關閉TMG的閥，停止對於TMG之反應爐內的供給。
使n接觸層成長後，直接使氨流通的同時，將載氣從全氫氣體切換為全氮素，接著，將基板溫度從1100℃下降至760℃，並在等待反應爐溫度變更之間，設定SiH4 之供給量，而流通於反應爐內之SiH4 的量係在事前做檢討，Si摻雜GaInN包覆層之電子濃度則呈成為1×1018 cm－3 地進行調整，氨係以原來的量持續供給至反應爐內。
之後，等待反應爐內之狀態安定情況，將TMI與TEG與SiH4 的閥同時切換，開始此等原料對於反應爐內 之供給，只在特定的時間持續對於反應爐內之供給，形成由具有20nm膜厚之Si摻雜Ga0.99 In0.01 N而成之n包覆層，之後，將TMI與TEG與SiH4 的閥切換，停止此等原料的供給。
(發光層) 做為發光層，形成由障壁層與井層而成之多重量子井構造，首先，變更對於形成n包覆層後之反應爐內的SiH4 之供給量的設定，而流通於反應爐內之SiH4 的量係在事前做檢討，Si摻雜GaN層而成之障壁層之電子濃度則呈成為3×1017 cm－3 地進行調整，並且，將基板溫度做為750℃，開始對於反應爐內TEG與SiH4 的供給，並形成由特定時間Si摻雜GaN層而成之薄層的障壁層A，停止TEG與SiH4 的供給。
之後，以中斷成長的狀態，將感應器的溫度升溫至920℃，溫度安定後，基板溫度或反應爐內的壓力，氨氣及載氣的流量或種類係以原來的，將TEG與SiH4 的閥切換，再開始對於TEG與SiH4 的反應爐內之供給，以基板溫度930℃，進行由規定時間的Si摻雜GaN而成之障壁層B的成長，障壁層B之成長後，停止對於TEG與SiH4 之反應爐內的供給。
接著，將感應器溫度下降至750℃，開始對於TEG與SiH4 的反應爐內之供給，進行由Si摻雜GaN而成之障壁層C的成長，之後，再次換閥，停止對於TEG與SiH4 之反應爐內的供給，結束障壁層C之成長，由此，形成由障 壁層A，障壁層B及障壁層C而成之3層構造之總膜厚20nm之Si摻雜GaN而成之障壁層。
障壁層之成長結束後，經過30秒，停止TEG與SiH4 的供給，將TEG的供給量之設定，變更為事前檢討的流量之後，基板溫度或反應爐內的壓力，氨氣及載氣的流量或種類係以原來的，將TEG與TMI的閥切換，進行對於TEG與TMI的反應爐內之供給，而在預先決定的時間之間，進行TEG與TMI的供給之後，再次切換閥而停止TEG與TMI的供給，結束Ga0.93 In0.07 N而成之井層的成長，如此做為，做為井層，形成構成3nm膜厚之Ga0.93 In0.07 N層，在井層的成長結束後，變更TEG之供給量的設定，接著，再開始TEG與SiH4 的供給，進入第2層之障壁層的形成。
重複5次如此的順序，形成5層之Si摻雜GaN而成之障壁層與5層之Ga0.93 In0.07 N而成之井層，針對在此等之井層，障壁層之製作工程，以750℃，形成障壁層A之後，為了形成障壁層B而升溫至920℃之工程中，經由停止III族原料的供給而中斷半導體層之成長。
並且，在形成第5層之井層之後，接著進行第6層之障壁層的形成。
針對在第6層之障壁層的形成係在開始對於SiH4 之反應爐內的供給，並在形成Si摻雜GaN層而成之薄層的障壁層A之後，保持持續對於TEG與SiH4 之反應爐內的供給，將基板溫度升溫至930℃，直接以基板溫度 920℃，進行規定時間障壁層B的成長，將障壁層B成長後，停止TEG與SiH4 的爐內供給，接著，將基板溫度下降至750℃，開始TEG與SiH4 的供給，進行障壁層C之成長之後，再次切換閥而停止TEG與SiH4 的供給，結束GaN障壁層的成長，由此，形成由障壁層A，障壁層B及障壁層C而成之3層構造之總膜厚20nm之Si摻雜GaN而成之障壁層。
由以上順序，形成含有厚度不均一之井層(第1~4層)與厚度均一之井層(第5層)之多重量子井構造之發光層。
(p型層) 於在如此做為所得到之Si摻雜GaN而成之障壁層結束之發光層上，形成由p包覆層與p接觸層而成之p型層。
首先，於發光層上，形成由Mg摻雜之p型Al0.08 Ga0.92 N而成之p包覆層，構成發光層之Si摻雜GaN層而成之障壁層的成長結束後，將基板溫度升溫至1050℃，將載氣的種類切換為氫，將反應爐內的壓力變更為15kPa，等待反應爐內的壓力安定情況，切換TMG與TMA與Cp2 Mg的閥，開始供給此等原料於反應爐內，之後，經過約3分鐘，進行Mg摻雜之p型Al0.08 Ga0.92 N而成之p包覆層的成長，停止TMG與TMA與Cp2 Mg的供給，由此，形成具有12nm膜厚之Mg摻雜之p型Al0.08 Ga0.92 N而成之p包覆層。
接著，於其p包覆層上形成p接觸層，即，p包覆層 的成長結束之後，載氣與顱內的壓力係保持原狀，進行TMG、TMA、Cp2 Mg之供給量的變更，之後，以持續供給氨氣於反應爐內之狀態，更加地切換TMG與TMA與Cp2 Mg的閥，開始供給此等原料於反應爐內，使Cp2 Mg流通的量係事前做檢討，並Mg摻雜之p型Al0.08 Ga0.92 N而成之p包覆層的正孔濃度則呈成為8×1017 cm－3 地進行調整，之後，經過約12分鐘，進行Mg摻雜之p型Al0.02 Ga0.98 N而成之p包覆層的成長後，停止TMG與TMA與Cp2 Mg的供給，由此，形成構成約0.2μm膜厚之Mg摻雜之p型Al0.02 Ga0.98 N而成之p包覆層。
使p接觸層之氣相成長結束之後，與停止對於為了馬上加渃基板而使用之高頻率又導加熱式加熱器的通電同時，將載氣從氫切換為氮素，使氨的流量下降，具體而言，對於成長中，將全流通氣體量之中做為體積而縮減約14%之氨氣，下降至0.2%，更加地，在此狀態保持45秒之後，停止氨的流通，而在此狀態下，確認基板溫度降溫至室溫情況，將III族氮化物半導體層之所層積之基板，從大氣中取出，如此做為，於以和實施例1，比較例3同樣的方法製作之III族氮化物半導體層上，結束LED構造之n型層，發光層，p型層之各層的形成。
在此，Mg摻雜之p型Al0.08 Ga0.92 N而成之p包覆層係即使未進行為了活性化p形載體之退火處理，亦表示p型。
接著，使用成為如此做為所得到之LED構造之各層 之所形成的基板，做為如以下所示，製作半導體發光元件之一種的發光二極體。
首先，經由公知之光微影技術，於成為LED構造之各層之所形成的基板的p接觸層上，形成由ITO而成之透明p電極，和具有於透明p電極上依序層積鈦，鋁，金之構造的正極接合墊片。
接著，於正極接合墊片之所形成之基板，進行乾蝕刻，使形成負極接合墊片之部分的n型層露出，於露出之n型層上，製作由Ni，Al及Au之4層而成之負極接合墊片。
如此做為，將正極接合墊片及負極接合墊片之所形成之基板的內面，進行研削及研磨而做為反射狀的面，之後，將其基板切斷為350μm角之正方形的晶片，正極接合墊片及負極接合墊片則成為上方地載置於導線框，以金線結線於導線框而做為發光元件。
關於如此做為所得到之發光元件，測定施加20V之逆方向電壓時之逆方向電流(洩放電流(IR))，將其結果表示於表2，然而，針對在表2，實施例2係為使用至由與實施例1同樣的方法製作之III族氮化物半導體層之所形成之基板所得到的發光元件，比較例4係為使用至由與比較例3同樣的方法製作之III族氮化物半導體層之所形成之基板所得到的發光元件。
由表1及表2，在實施例2之中，因在實施例1製作之III族氮化物半導體層之結晶性良好，平坦性亦為良好，發光元件之逆方向電流係為良好之3μA以下。
另一方面，在比較例4之中，因在比較例3製作之III族氮化物半導體層之結晶性不佳，逆方向電流係為不良之5μA以上。
[實施例3，實施例4，比較例5，比較例6]
除了將[基部寬度][高度][基部寬度/4][鄰接之凸部間的間隔][凸部表面C面之有無]做為表3所示之構成之情況以外，經由與實施例1同樣的方法，形成至III族氮化物半導體層，經由與實施例2同樣的方法，製作發光元件。
然而，實施例3，實施例4，比較例6之凸部係凸部係基部的平面形狀為圓形，朝向上部，外型逐漸變小之形狀，側面則為朝外側彎曲之半球狀之形狀，另外，實施例3，實施例4，比較例6之凸部係經由變更蝕刻時間情況，改變凸部高度所得到之構成。
並且於所得到之發光元件，往順方向施加20mA之電 流，測定發光輸出(Po)，將其結果表示於表3。
由表3，在無凸部之比較例5，和凸部高度為未達基部寬度之1/4之比較例6中，發光輸出則為低之13 mW。
對此，凸部高度為基部寬度之1/4以上之實施例3及實施例4中，發光輸出則為高之13 mW以上。
[實施例5]
針對在實施例5，係除了洗淨基板表面時之條件與將 中間層成膜之條件以外，係做為與實施例1相同，於基板上形成中間層及基底層。
即，如以下所示，於與實施例1同樣之複數凸部之所形成的基板之上面，使用RF濺鍍法而形成由柱狀結晶之集合體(多結晶)而成之AlN而成之厚度50nm緩衝層(緩衝層形成工程)。
做為濺鍍成膜裝置，係使用具有高頻率式之電原，具有可在標靶內以動磁鐵位置之機構的構成，首先，將複數凸部之所形成之基板，導入至濺鍍成膜裝置之腔室，加熱至750℃，以15sccm的流量只導入氮氣於腔室之後，由將腔室內的壓力保持為0.08Pa，施加500W之高頻率偏壓於基板側，曝露於氮素電漿之情況，洗淨基板表面(前處理)。
接著，導入氬與氮氣，將基板溫度下降至500℃，將2000W之高頻率偏壓施加於金屬Al標靶側，再由將腔室內的壓力保持為0.5Pa，使氬氣15sccm流通，使氮氣5sccm流通之條件(對於氣體全體之氮素比係25%)，於複數凸部之所形成之基板上，將AlN而成之緩衝層成膜，成長速度係為0.08nm/s，然而，標靶內之磁鐵係在基板洗淨時，緩衝層成膜時均使其搖動。
並且，依照預先測定之成膜速度，進行規定之時間之間成膜，將由50nm之AlN層而成之緩衝層，堆積於複數凸部之所形成之基板上之後，停止起動電漿情況，使基板溫度降低。
於如此做為所得到之緩衝層上，做為與實施例1同樣，形成GaN層，觀察所得到之GaN層之表面的平坦性，另外，測定GaN層之X線搖盪曲線半寬度(XRC－FWHM)，將GaN層的平坦性及XRC之半寬度(XRC－FWHM)的結果，表示於表1，如表1所示，實施例5之結果係與實施例1同等。
[實施例6]
於以和實施例5同樣的方法製作之III族氮化物半導體層上，經由與實施例2同樣的方法，製作發光元件。
關於如此做為所得到之發光元件，測定施加20V之逆方向電壓時之逆方向電流(洩放電流(IR))，將其結果表示於表2。
由表1及表2，在實施例2之中，因在實施例6製作之III族氮化物半導體層之結晶性良好，平坦性亦為良好，故發光元件之逆方向電流係為良好之3μA以下。
[實施例7，實施例8，比較例7，比較例8]
除了將[基部寬度][高度][基部寬度/4][鄰接之凸部間的間隔][凸部表面C面之有無]做為表3所示之構成之情況以外，經由與實施例5同樣的方法，形成至III族氮化物半導體層，經由與實施例2同樣的方法，製作發光元件。
然而，實施例7，實施例8，比較例7之凸部係凸部 係基部的平面形狀為圓形，朝向上部，外型逐漸變小之形狀，側面則為朝外側彎曲之半球狀之形狀，另外，實施例7，實施例8，比較例7之凸部係經由變更蝕刻時間情況，改變凸部高度所得到之構成。
並且於所得到之發光元件，往順方向施加20mA之電流，測定發光輸出(Po)，將其結果表示於表3。
由表3，在無凸部之比較例7，和凸部高度為未達基部寬度之1/4之比較例8中，發光輸出則為低之13 mW。
對此，凸部高度為基部寬度之1/4以上之實施例7及實施例8中，發光輸出則為高之13 mW以上。
[實施例9]
接著，作為實施例9，作成如圖3(亦參照圖4)所示之發光元件1，並作成使用如圖5所示之發光元件1而成的燈3(發光二極體：LED)。
針對在本例，係首先於由藍寶石而成之基板101的c面上，作為中間層102，使用RF濺鍍法而形成由AlN而成之單結晶的層之構成上方，作為基底層103，使用MOCVD法，以以下的方法形成GaN(III族氮化物半導體)而成的層之後，層積各層。
<緩衝層之形成> 首先，將鏡面研磨表面之直徑2英寸之(0001)c面藍寶石而成之基板101，導入腔室中，此時，使用高頻率式 之濺鍍裝置，作為標靶係使用由金屬Al而成之構成。
並且，在腔室內，將基板101加熱至500℃，並導入氮氣之後，施加高頻率偏壓於基板101側，經由曝露於氮素電漿之情況而洗淨基板101表面。
接著，基板101之溫度係直接保持現狀，於濺鍍裝置內，導入氬及氮氣，並且，施加高頻率偏壓於金屬Al標靶側，將爐內的壓力保持為0.5Pa，由使氬氣5sccm流通，使氮氣15sccm流通之條件下，於藍寶石而成之基板101上，將AlN而成之單結晶之緩衝層102進形成膜。
並且，隨著預先測定知成膜速度，經由規定之時間的處理，將40nm之AlN(緩衝層102)進形成膜後，停止電漿動作，使基板101之溫度下降。
並且，將形成於基板101上之緩衝層102的X線搖盪曲線(XRC)，使用X線測定裝置(Spectris公司製，型號：X’pert Pro MRD)而進行測定，其測定係作為光源而使用CuKa線而使用進行之，其結果，緩衝層102之XRC半寬度係表示0.1∘優越之特性，並確認到緩衝層102良好地進行配向之情況。
<基底層之形成> 接著，將AlN(緩衝層102)進行成膜之基板101，從濺鍍裝置取出而運送於MOCVD裝置內，於緩衝層102上方，由以下的順序，將GaN而成之基底層103進形成膜。
首先，將該基板101導入於反應爐(MOCVD裝置)內，接著，於反應爐內，使氮氣流通之後，使加熱器動作，將基板溫度，從室溫升溫至500℃，並且，將基板溫度保持為500℃，使NH3 氣體及氮氣流通，將氣相成長反應爐內作為95kPa，接著，使基板溫度升溫至1000℃，將基板的表面，進行熱洗淨(thermal cleaning)，然而，熱洗淨結束後，亦使對於氣相成長反應爐內之氮氣的供給繼續。
之後，持續氨氣之流通的同時，在氫環境中，使基板溫度升溫至1100℃之同時，將反應爐內之壓力作為40kPa，在確認到基板溫度為1100℃安定之情況後，開始對於氣相成長反應爐內供給三甲基鎵(TMG)，並開始於緩衝層102上，將構成基底層103之III族氮化物半導體(GaN)進形成膜之工程，在如此做為而使GaN成長之後，切換TMG之配管的閥，結束原料對於反應爐之供給而停止GaN的成長。
經由以上的工成，於成膜於基板101上之單結晶組織之AlN而成之緩衝層102上方，以未摻雜，將8μm膜厚之GaN而成之基底層103進行成膜。
<n型接觸層之形成> 持續基底層103之形成，相同經由MOCVD裝置，形成GaN而成之n型接觸層104a的初期層，此時，對於n型接觸層104a係摻雜Si，結晶成長係除了作為Si之摻雜 劑原料而使SiH4 流通以外，係經由與基底層相同條件進行之。
經由如以上說明之工程，於表面施以逆濺鍍之藍寶石而成之基板101上，形成具有單結晶組織之AlN之緩衝層102，並於其上方，以未摻雜形成8μm膜厚之GaN層(n型基底層103)，和具有5×1018 cm－3 之載體濃度的2μm之Si摻雜GaN層(構成n型接觸層104a之初期層)，於成膜後，從裝置內取出之基板係為無色透明，GaN層(在此係n型接觸層104a之初期層)之表面係為鏡面。
將如此作為形成之Si摻雜GaN層的X線搖盪曲線(XRC)，使用X線測定裝置(Spectris公司製，型號：X’pert Pro MRD)而進行測定，其測定係作為光源而使用Cuβ線，在為對稱面之(0002)面與為非對稱面之(10－10)面進行，一般而言，III族氮化物化合物半導體之情況，(0002)面之XRC光譜半值寬度係成為結晶之平坦性的指標，並(10－10)面之XRC光譜半值寬度係成為轉位密度之指標，而其測定的結果，以本發明之方法所製作之Si摻雜GaN層(n型接觸層)係在(0002)面之測定中，係表示半值寬度46arcsec，在(10－10)面之中，係表示半值寬度220 arcsec。
<n型接觸層及發光層之形成> 於以上述順序製作之n型接觸層104a上方，經由MOCVD法，層積n型包覆層104b及發光層105。
「n型包覆層104b之形成」 以上述順序，將使n型接觸層104a成長之基板，導入於MOCVD裝置之後，使氨流通的同時，將載氣作為氮素，使基板溫度降地至760℃。
此時，於等待爐內之溫度的變更之間，設定SiH4 之供給量，對於使其流通之SiH4 的量，係在事前進行計算，Si摻雜層之電子濃度則呈4×1018 cm－3 地進行調整，氨係以原來的流量持續供給至爐內。
接著，使氨流通於腔室內之同時，使SiH4 氣體，和經由沸騰而產生之TMI及TEG的蒸氣，流通於爐內，並以1.7nm將Ga0.99 In0.01 N而成的層進行成膜，以1.7nm將GaN而成的層進行成膜，而在19循環重覆如此之處理之後，最後，以1.7nm，再次將Ga0.99 In0.01 N而成的層進行成長，另外，進行其工程處理之間係繼續SiH4 的流通，由此，形成Si摻雜之Ga0.99 In0.01 N與GaN之超晶格構造而成之n型型包覆層104b。
「發光層之形成」 發光層105係由GaN而成之障壁層105a，和Ga0.92 In0.08 N成的井層105b所構成，具有多重量子阱構造，而對於其發光層105之形成，係於Si摻雜之GaInN與GaN之超晶格構造而成之n型包覆層104c上，首先，形成障壁層105a，並於其障壁層105a上，形成In0.2 Ga0.8 N而成之井層105b，在本例中係在重複6次如此之層積順序之後，於層積於第6之井層105b上，形成 第7之障壁層105a，作為於具有多重量子阱構造之發光層105兩側，配置障壁層105a之構造。
首先，基板溫度係在保持760℃之狀態，開始供給TEGa與SiH4 於爐內，在所定的時間，形成0.8nm摻雜Si之GaN而成的初期障壁層，並停止TEGa與SiH4 之供給，之後，將感應器的溫度升溫至920℃，並且，再次開啟對於爐內供給TEGa與SiH4 ，至基板溫度920℃為止，更加地，進行1.7nm之中間障壁層的成長後，停止TEGa與SiH4 之爐內供給，接著，將感應器的溫度降溫至760℃，開啟對於爐內供給TEGa與SiH4 ，更加地，進行3.5nm之最終障壁層的成長後，再次停止TEGa與SiH4 之供給，結束GaN障壁層的成長，經由如上述之3階段的成膜處理，形成由初期障壁層，中間障壁層及最終障壁層3層而成，總膜厚為6nm之Si摻雜GaN障壁層(障壁層105a)，而SiH4 的量係Si濃度呈1×1017 cm－3 地進行調整。
上述GaN障壁層(障壁層105a)之成長結束後，將TEGa與TMIn供給至爐內而進行井層之成膜處理，形成構成3nm膜厚之Ga0.92 In0.08 N層(井層105b)。
並且，在Ga0.92 In0.08 N而成的井層105b之成長結束後，變更TEGa之供給量的設定，接著，再開啟TEGa與SiH4 之供給，進行第2層之障壁層105a的形成。
經由重覆6次如上述之順序情況，形成6層之Si摻雜GaN而成之障壁層105a，和6層之Ga0.92 In0.08 而成的 井層105b。
並且，在形成第6層之Ga0.92 In0.08 而成的井層105b之後，接著進行第7層之障壁層的形成，而針對在第7層之障壁層的形成處理，係首先停止SiH4 之供給，並在形成未摻雜GaN而成之初期障壁層之後，由保持持續對於TEGa之爐內的供給，將基板溫度升溫至920℃，以其基板溫度920℃，在規定的時間進行中間障壁層之成長之後，停止對於TEGa之爐內的供給，接著，將基板溫度下降至760℃，開始TEGa之供給，進行最終障壁層之成長之後，再次停止TEGa之供給，結束GaN障壁層之成長，由此，形成由初期障壁層，中間障壁層及最終障壁層3層而成，總膜厚為4nm之未摻雜GaN而成之障壁層(參照針對在圖4之發光層105內，最上層之障壁層105a)。
由以上之順序，形成包含厚度不均一之井層(從針對在圖4之n型層104側，第1~5之井層105b)，與厚度均一之井層(參照從針對在圖4之n型層104側，第6層之井層105b)之多重量子井構造的發光層105。
<p型半導體層之形成> 持續上述各工程，使用相同MOCVD裝置，將具有摻雜4層之未摻雜之Al0.06 Ga0.94 N與3層之Mg之GaN而成之超晶格構造的p型包覆層106a，進行成膜，更加地，於其上方，將膜厚為200nm之Mg摻雜GaN而成之p型接觸層106b，進行成膜，作為p型半導體層106。
首先，供給NH3 氣體的同時，將基板溫度升溫至975℃之後，以其溫度將載氣從氮素切換為氫素，接著，將基板溫度變更為1050℃，並且，經由供給TMGa與TMAl於爐內之情況，將未摻雜之Al0.06 Ga0.94 N而成的層2.5nm進行成膜，接著，未採取間隔而關閉TMAl的閥，開啟Cp2 Mg的閥，將摻雜Mg之GaN的層，進行2.5nm成膜。
重覆3次如以上的操作，最後，經由形成Al0.06 Ga0.94 N的層之情況，由超晶格構造而形成p型包覆層106a。
之後，只將Cp2 Mg與TMGa供給至爐內，形成200nm之p型GaN而成之p型接觸層106b。
如上設作為所製作之LED用之磊晶晶圓係具有於具有c面之藍寶石而成之基板101上，形成具有單結晶構造之AlN層(緩衝層102)之後，從基板101側依序層積8μm之未摻雜GaN(基底層103)，具有5×1018 m3 之電子濃度之Si摻雜GaN初期層與200nm之Si摻雜GaN再成長層而成之n型接觸層104a，具有4×1018 cm－3 之Si濃度，並具有20層之1.7nm之Ga0.99 In0.01 N與19層之1.7nm之GaN而成之超晶格構造的包覆層(n型包覆層104b)，由GaN障壁層開始結束於GaN障壁層，層厚作為6nm之6層的Si摻雜GaN障壁層(障壁層105a)，和層厚作為3nm之6層的未摻雜Ga0.92 In0.08 N層(井層105b)，和具備未摻雜之GaN而成之最終障壁層之最上位障壁層(參照針對在圖4 之發光層105內，最上層之障壁層105a)而成之多層量子井構造(發光層105)，膜厚為2.5nm之未摻雜Al0.06 Ga0.94 N而成之4個層，和膜厚為2.5nm之Mg摻雜Al0.06 Ga0.99 N而成，具有超晶格構造之3個的層所構成之p型包覆層106a，以及膜厚為200nm之Mg摻雜GaN層而成之p型接觸層106b所形成之p型半導體層106之構造。
[實施例10]
針對在形成如在上述實施例9說明之發光層105的工程，對於7層之障壁層105a之內，最後形成之障壁層，除了作為未摻雜的點，經由與實施例9同樣的操作順序，依序層積n型半導體層104，發光層105，p型半導體層106而成，製造LED用之磊晶晶圓。
[實施例11]
如在上述實施例9及實施例10說明之，除了將於發光層105上形成p型半導體層106之工程，作為如以下說明之順序的點，經由與實施例9同樣的操作順序，製造LED用之磊晶晶圓。
在本例之中，於發光層105的上方，使用與使用於該發光層105之形成的構成相同之MOCVD裝置，將具有4層之未摻雜之Al0.06 Ga0.94 N而與摻雜3層之Mg之Al0.01 Ga0.99 而成之超晶格構造之p型包覆層106a，適宜調整 TMGa，TMAl及Cp2 Mg的供給量而進行成膜，更加地，於其上方，將膜厚為200nm之Mg摻雜GaN層而成之p型接觸層106b進行成膜，作為p型半導體層106。
[實施例12]
接著，使用在上述各實施例之方法所得到之LED用之磊晶晶圓，製作LED。
即，例如於上述磊晶晶圓之Mg摻雜GaN層(p型接觸層106b)的表面，經由公知的光微影技術，形成IZO而成之透光性正極109，並於其上方，形成具有依鉻，鈦及金的順序層積構造之正極接合墊片107(P電極接合墊片)，作為P側電極，更加地，對於晶圓而言，施以乾蝕刻，使形成n型接觸層104b之n側電極(負極)的範圍露出，於其露出範為14d，形成依Cr，Ti及Au之3層順序層積而成之負極108(n側電極)，經由如此之順序，於晶圓上，形成具有如圖3所示之形狀的各電極。
並且，以上述順序，形成p側及n側的電極之晶圓，將藍寶石而成之基板101的內面進行研削極研磨，做為鏡面的面，並且，將該晶圓，切斷為350μm角之正方形的晶片，作為如圖3所示之發光元件1，並且，各電極呈成為上方地，載置於導線架上，並以金線結線於導線架而作為發光二極體(LED)(參照圖5的燈3)，而於如上述作為所製作之發光二極體的p側及n側的電極間，流動順方向電流之時，在電流20mA之順方向電壓係為3.1V，另外，在 通過p側的透光性正極109而觀察發光狀態時，發光波長係為460nm，發光輸出係表示20mW，而如此之發光二極體的特性係對於從所製作之晶圓的幾乎全面所製作之發光二極體，不會不均而得到。
[業上之利用可能性]
本發明之III族氮化物半導體元件係因可利用在發光二極體(LED)等之發光元件的製造領域，故具有產業上之利用可能性，另外，本發明之III族氮化物半導體元件，即本發明的燈係在可應用於電子機器等之各種汎用製品情況，具有高的產業上之利用可能性。
1‧‧‧III族氮化物半導體發光元件
3‧‧‧燈
10‧‧‧上面
11‧‧‧平面
12‧‧‧凸部
12c‧‧‧表面
20‧‧‧LED構造
101‧‧‧基板
102‧‧‧緩衝層
103‧‧‧III族氮化物半導體層
104‧‧‧n型層
104b‧‧‧n型包覆層
105‧‧‧發光層
106‧‧‧p型層
106a‧‧‧p型包覆層
107‧‧‧正極接合墊片
108‧‧‧負極接合墊片
[圖 1]係為為了說明本發明之半導體層的III族氮化物半導體之製造方法的一例圖，表示使用本發明之製造方法，於基板的表面上，形成緩衝層與單結晶之III族氮化物半導體層之層積構造之剖面圖。
[圖 2]係為為了說明製造圖1所示之層積構造的工程之一例的圖，表示本實施形態之基板加工工程結束之基板的斜視圖。
[圖 3]係為表示本發明之III族氮化物半導體發光元件之一例的剖面圖。
[圖 4]係為表示本發明之III族氮化物半導體發光元件之一例的剖面圖，並為圖3所示之III族氮化物半導體 發光元件之部分擴大剖面圖。
[圖 5]係為模式性地表示使用有關本發明之III族氮化物半導體發光元件而構成的燈之一例的概略圖。
10‧‧‧上面
11‧‧‧平面
12‧‧‧凸部
12a‧‧‧基部
12b‧‧‧側面
12c‧‧‧表面
101‧‧‧基板
102‧‧‧緩衝層
103‧‧‧III族氮化物半導體層
103a‧‧‧表面
h‧‧‧高度

Claims (18)

  1. 一種III族氮化物半導體層之製造方法，屬於於基板上形成單結晶之III族氮化物半導體層之III族氮化物半導體層之製造方法，其特徵乃具備經由於基板之(0001)C面上，形成由非平形之表面而成之複數凸部於前述C面之情況，形成由前述C面而成之平面與由前述凸部而成之上面於前述基板上之基板加工工程，和於前述上面上，使前述III族氮化物半導體層磊晶，由III族氮化物半導體層埋入前述凸部之磊晶工程者。
  2. 如申請專利範圍第1項記載之III族氮化物半導體層之製造方法，其中，前述凸部係基部寬度乃為0.05~5μm，高度乃為0.05~5μm，且高度乃為基部寬度的1/4以上者，作為鄰接之前述凸部間的間隔乃為前述基部寬度之0.5~5倍者。
  3. 如申請專利範圍第1項記載之III族氮化物半導體層之製造方法，其中，前述凸部係為朝上部逐漸外形變小之形狀者。
  4. 如申請專利範圍第1項記載之III族氮化物半導體層之製造方法，其中，前述凸部乃為略圓錐狀或略多角錐狀者。
  5. 如申請專利範圍第1項記載之III族氮化物半導體層之製造方法，其中，前述基板乃為藍寶石基板者。
  6. 如申請專利範圍第1項記載之III族氮化物半導體層之製造方法，其中，具備在前述基板加工工程之後，前述磊晶工程之前，於前述上面上，經由濺鍍法，層積由多結晶之Alx Ga1－x N(0≦x≦1)而成之厚度0.01~0.5μm之緩衝層的緩衝層形成工程。
  7. 如申請專利範圍第1項記載之III族氮化物半導體層之製造方法，其中，具備在前述基板加工工程之後，前述磊晶工程之前，於前述上面上，經由濺鍍法，層積由具有單結晶構造之Alx Ga1－x N(0≦x≦1)而成之厚度0.01~0.5μm之緩衝層的緩衝層形成工程。
  8. 一種III族氮化物半導體發光元件，屬於於形成在基板上之單結晶之III族氮化物半導體層上，形成LED構造之III族氮化物半導體發光元件，其特徵乃前述基板係具有上面，由前述C面而成之平面和於前述C面由非平行之表面而成之複數凸部所構成，III族氮化物半導體層係使於前述上面上，埋設前述凸部之前述III族氮化物半導體層磊晶所形成之構成者。
  9. 如申請專利範圍第8項記載之III族氮化物半導體發光元件，其中，前述凸部係基部寬度乃為0.05~5μm，高度乃為0.05~5μm，且高度乃為基部寬度的1/4以上者，作為鄰接之前述凸部間的間隔乃為前述基部寬度之0.5~5倍者。
  10. 如申請專利範圍第8項記載之III族氮化物半導體發光元件，其中，前述凸部係為朝上部逐漸外形變小之 形狀者。
  11. 如申請專利範圍第8項記載之III族氮化物半導體發光元件，其中，前述凸部乃為略圓錐狀或略多角錐狀者。
  12. 如申請專利範圍第8項記載之III族氮化物半導體發光元件，其中，前述基板乃為藍寶石基板者。
  13. 如申請專利範圍第8項記載之III族氮化物半導體發光元件，其中，於前述上面上，具有由多結晶之Alx Ga1－x N(0≦x≦1)而成之厚度0.01~0.5μm之緩衝層者。
  14. 如申請專利範圍第8項記載之III族氮化物半導體發光元件，其中，於前述上面上，具有由具有單結晶構造之Alx Ga1－x N(0≦x≦1)而成之厚度0.01~0.5μm之緩衝層者。
  15. 如申請專利範圍第8項記載之III族氮化物半導體發光元件，其中，前述LED構造乃具有由III族氮化物半導體各自而成之n型層與發光層與p型層者。
  16. 如申請專利範圍第15項記載之III族氮化物半導體發光元件，其中，於前述n型層具備n包覆層之同時，於前述p型層具備p包覆層，前述n包覆層及/或前述p包覆層乃至少含有超晶格構造者。
  17. 一種燈，其特徵乃使用如申請專利範圍第8項記載之III族氮化物半導體發光元件而成者。
  18. 一種燈，其特徵乃對於如申請專利範圍第8項記載之III族氮化物半導體發光元件對於燈的製造之使用。
TW096148970A 2006-12-22 2007-12-20 Iii 族氮化物半導體層之製造方法，及iii 族氮化物半導體發光元件，以及燈 TWI385822B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006346000 2006-12-22
JP2007224496 2007-08-30
JP2007274376 2007-10-22
JP2007286690A JP4908381B2 (ja) 2006-12-22 2007-11-02 Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ

Publications (2)

Publication Number Publication Date
TW200840096A TW200840096A (en) 2008-10-01
TWI385822B true TWI385822B (zh) 2013-02-11

Family

ID=40815599

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096148970A TWI385822B (zh) 2006-12-22 2007-12-20 Iii 族氮化物半導體層之製造方法，及iii 族氮化物半導體發光元件，以及燈

Country Status (3)

Country Link
US (1) US8492186B2 (zh)
JP (4) JP4908381B2 (zh)
TW (1) TWI385822B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10224463B2 (en) 2013-03-14 2019-03-05 Canon Anelva Corporation Film forming method, method of manufacturing semiconductor light-emitting device, semiconductor light-emitting device, and illuminating device

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0752060A (ja) * 1993-08-13 1995-02-28 Matsushita Electric Works Ltd インパクトレンチ
JP5167974B2 (ja) * 2008-06-16 2013-03-21 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
US8772060B2 (en) * 2008-09-16 2014-07-08 Toyoda Gosei Co., Ltd. Method for manufacturing group III nitride semiconductor light emitting element, group III nitride semiconductor light emitting element and lamp
JP2010103424A (ja) * 2008-10-27 2010-05-06 Showa Denko Kk 半導体発光素子の製造方法
US7952106B2 (en) * 2009-04-10 2011-05-31 Everlight Electronics Co., Ltd. Light emitting diode device having uniform current distribution and method for forming the same
ES2663320T3 (es) 2009-09-07 2018-04-12 El-Seed Corporation Elemento emisor de luz semiconductor
JP2011066073A (ja) * 2009-09-15 2011-03-31 Showa Denko Kk 半導体発光素子
JP5170051B2 (ja) * 2009-09-30 2013-03-27 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法
US8476658B2 (en) * 2009-11-25 2013-07-02 Jing Jie Dai Semiconductor light-emitting devices
WO2011065403A1 (ja) * 2009-11-26 2011-06-03 昭和電工株式会社 Ｌｅｄ用サファイア単結晶基板を製造するためのサファイア単結晶、ｌｅｄ用サファイア単結晶基板、発光素子及びそれらの製造方法
JP5509840B2 (ja) * 2009-12-22 2014-06-04 豊田合成株式会社 半導体発光素子の製造方法
JP4865047B2 (ja) 2010-02-24 2012-02-01 株式会社東芝 結晶成長方法
JP5533179B2 (ja) * 2010-04-16 2014-06-25 豊田合成株式会社 レチクル、パターン加工基板の製造方法、半導体積層基板の製造方法および半導体発光素子の製造方法
KR101047639B1 (ko) * 2010-04-19 2011-07-07 엘지이노텍 주식회사 반도체 발광소자, 발광 소자 패키지 및 반도체 발광 소자 제조방법
WO2011145283A1 (ja) * 2010-05-20 2011-11-24 パナソニック株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
KR20120029767A (ko) * 2010-09-17 2012-03-27 엘지디스플레이 주식회사 반도체 발광소자 제조 방법
US8765509B2 (en) * 2010-09-30 2014-07-01 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor light-emitting device
JP5521981B2 (ja) * 2010-11-08 2014-06-18 豊田合成株式会社 半導体発光素子の製造方法
KR101274651B1 (ko) * 2010-11-30 2013-06-12 엘지디스플레이 주식회사 발광 다이오드 및 이의 제조 방법
JP5492117B2 (ja) 2011-02-18 2014-05-14 株式会社東芝 窒化物半導体の積層構造およびその製造方法並びに窒化物半導体装置
JP5589942B2 (ja) 2011-04-15 2014-09-17 豊田合成株式会社 半導体発光チップの製造方法
JP5095842B2 (ja) 2011-05-24 2012-12-12 株式会社東芝 半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ
JP5879225B2 (ja) * 2011-08-22 2016-03-08 住友化学株式会社 窒化物半導体テンプレート及び発光ダイオード
US8686433B2 (en) 2011-09-01 2014-04-01 Rohm Co., Ltd. Light emitting device and light emitting device package
KR20130035658A (ko) * 2011-09-30 2013-04-09 서울옵토디바이스주식회사 발광 다이오드 소자용 기판 제조 방법
JP2013086976A (ja) * 2011-10-13 2013-05-13 Tamura Seisakusho Co Ltd 結晶積層構造体の製造方法
JP5238867B2 (ja) * 2011-11-08 2013-07-17 株式会社東芝 半導体発光素子の製造方法
JP5135465B2 (ja) * 2011-11-29 2013-02-06 株式会社東芝 半導体発光素子及びその製造方法
JP5810907B2 (ja) * 2011-12-28 2015-11-11 日亜化学工業株式会社 基板の再生方法及び該再生方法を用いた窒化物半導体素子の製造方法
JP5633056B2 (ja) 2011-12-28 2014-12-03 豊田合成株式会社 半導体発光素子、発光装置
KR101233062B1 (ko) * 2012-04-18 2013-02-19 (주)휴넷플러스 나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법
CN102694086A (zh) * 2012-05-28 2012-09-26 华南理工大学 一种led芯片的图形化衬底及led芯片
JP5888133B2 (ja) 2012-06-08 2016-03-16 豊田合成株式会社 半導体発光素子、発光装置
TWI543398B (zh) * 2012-08-03 2016-07-21 國家中山科學研究院 Ｌｅｄ磊晶結構
JP2014038941A (ja) 2012-08-16 2014-02-27 Toyoda Gosei Co Ltd 半導体発光素子、発光装置
KR20140027836A (ko) * 2012-08-27 2014-03-07 엘지이노텍 주식회사 발광 소자
JP5440674B1 (ja) * 2012-09-18 2014-03-12 ウシオ電機株式会社 Ｌｅｄ素子及びその製造方法
JP5978893B2 (ja) * 2012-09-27 2016-08-24 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法
US9214336B2 (en) 2012-09-27 2015-12-15 Toyoda Gosei Co., Ltd. Method for producing a group III nitride semiconductor
JP5838943B2 (ja) * 2012-09-27 2016-01-06 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法
JP5880383B2 (ja) 2012-10-11 2016-03-09 豊田合成株式会社 半導体発光素子、発光装置
KR101982626B1 (ko) 2012-10-17 2019-05-27 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 장치
JP5458162B2 (ja) * 2012-11-07 2014-04-02 株式会社東芝 半導体発光素子
JP6048233B2 (ja) * 2013-03-12 2016-12-21 豊田合成株式会社 Ｉｉｉ 族窒化物半導体発光素子
CN105940505A (zh) * 2014-02-06 2016-09-14 皇家飞利浦有限公司 具有结构化衬底的发光二极管
JP6248786B2 (ja) * 2014-04-25 2017-12-20 日亜化学工業株式会社 窒化物半導体素子およびその製造方法
JP2016072388A (ja) * 2014-09-29 2016-05-09 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
JP6375890B2 (ja) * 2014-11-18 2018-08-22 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
JP5864000B2 (ja) * 2015-01-29 2016-02-17 株式会社東芝 半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ
US9899569B2 (en) 2015-04-23 2018-02-20 Research Cooperation Foundation Of Yeungnam University Patterned substrate for gallium nitride-based light emitting diode and the light emitting diode using the same
KR101638738B1 (ko) * 2015-04-23 2016-07-11 영남대학교 산학협력단 질화갈륨계 발광다이오드용 패터닝 기판 및 이를 이용한 발광다이오드
JP2017050439A (ja) * 2015-09-03 2017-03-09 豊田合成株式会社 紫外発光素子およびその製造方法
US10600825B2 (en) * 2018-05-21 2020-03-24 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacturing method for TFT array substrate and TFT array substrate
JP6683237B2 (ja) * 2018-11-28 2020-04-15 日亜化学工業株式会社 窒化物半導体素子
JP6902569B2 (ja) 2019-04-17 2021-07-14 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP6811293B1 (ja) 2019-08-21 2021-01-13 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
CN113838955A (zh) * 2020-06-24 2021-12-24 保定中创燕园半导体科技有限公司 一种基于氮化铝陶瓷材料的复合衬底及其制备方法和应用
JP2022135210A (ja) * 2021-03-04 2022-09-15 豊田合成株式会社 半導体発光素子
JP2022163949A (ja) * 2021-04-15 2022-10-27 株式会社ジャパンディスプレイ 電子部品のウエハ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668587A (en) * 1994-03-04 1997-09-16 Xerox Corporation Automatic LED printbar uniformity and adjustment
US6476726B1 (en) * 1999-08-04 2002-11-05 911 Emergency Products, Inc. LED personal warning light

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60173829A (ja) * 1984-02-14 1985-09-07 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体薄膜の成長方法
JPH04350156A (ja) 1991-05-27 1992-12-04 Ishikawajima Harima Heavy Ind Co Ltd 薄膜形成装置
JPH05166794A (ja) 1991-12-11 1993-07-02 Brother Ind Ltd スパッタ成膜時基板前処理法
JPH06177039A (ja) 1992-12-07 1994-06-24 Canon Inc エピタキシャル膜の形成方法
JP2836687B2 (ja) 1993-04-03 1998-12-14 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US5627105A (en) 1993-04-08 1997-05-06 Varian Associates, Inc. Plasma etch process and TiSix layers made using the process
JP3691934B2 (ja) * 1996-06-17 2005-09-07 株式会社東芝 窒化ガリウム系化合物半導体発光デバイス及びその製造方法
JP4264992B2 (ja) * 1997-05-28 2009-05-20 ソニー株式会社 半導体装置の製造方法
JP3436128B2 (ja) 1998-04-28 2003-08-11 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JP3700492B2 (ja) 1999-09-21 2005-09-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
JP3994623B2 (ja) 2000-04-21 2007-10-24 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
US6841808B2 (en) * 2000-06-23 2005-01-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method for producing the same
JP3595277B2 (ja) 2001-03-21 2004-12-02 三菱電線工業株式会社 ＧａＮ系半導体発光ダイオード
KR100632760B1 (ko) * 2001-03-21 2006-10-11 미츠비시 덴센 고교 가부시키가이샤 반도체 발광 소자
JP2002302764A (ja) 2001-04-04 2002-10-18 Anelva Corp スパッタリング装置
JP2002368344A (ja) 2001-06-06 2002-12-20 Matsushita Electric Ind Co Ltd 窒化物半導体素子の製造方法
JP4023121B2 (ja) * 2001-09-06 2007-12-19 豊田合成株式会社 ｎ型電極、ＩＩＩ族窒化物系化合物半導体素子、ｎ型電極の製造方法、及びＩＩＩ族窒化物系化合物半導体素子の製造方法
JP2003197961A (ja) * 2001-12-27 2003-07-11 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP4137611B2 (ja) 2002-11-26 2008-08-20 新明和工業株式会社 積層膜の形成方法
JP2005064492A (ja) 2003-07-28 2005-03-10 Kyocera Corp 単結晶サファイア基板とその製造方法及び半導体発光素子
WO2005018008A1 (ja) * 2003-08-19 2005-02-24 Nichia Corporation 半導体素子
KR100714639B1 (ko) * 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
JP2005136106A (ja) 2003-10-29 2005-05-26 Kyocera Corp 単結晶サファイア基板とその製造方法及び半導体発光素子
JP2005150675A (ja) * 2003-11-18 2005-06-09 Itswell Co Ltd 半導体発光ダイオードとその製造方法
US20050179160A1 (en) * 2004-02-12 2005-08-18 Jeff Moreau Method for increasing the surface friction of sheet piling segments
KR100568297B1 (ko) * 2004-03-30 2006-04-05 삼성전기주식회사 질화물 반도체 발광 소자 및 그 제조 방법
US7560294B2 (en) * 2004-06-07 2009-07-14 Toyoda Gosei Co., Ltd. Light emitting element and method of making same
JP2006060164A (ja) 2004-08-24 2006-03-02 National Institute Of Advanced Industrial & Technology 窒化物半導体デバイスおよび窒化物半導体結晶成長方法
JP4450202B2 (ja) 2004-10-21 2010-04-14 豊田合成株式会社 半導体の製造方法
JP4626306B2 (ja) * 2005-01-11 2011-02-09 三菱化学株式会社 窒化物半導体発光素子およびその製造方法
JP4189386B2 (ja) 2005-01-27 2008-12-03 ローム株式会社 窒化物半導体結晶層の成長方法および窒化物半導体発光素子の製法
JP2006313944A (ja) * 2006-08-25 2006-11-16 Mitsubishi Cable Ind Ltd 紫外線発光素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668587A (en) * 1994-03-04 1997-09-16 Xerox Corporation Automatic LED printbar uniformity and adjustment
US6476726B1 (en) * 1999-08-04 2002-11-05 911 Emergency Products, Inc. LED personal warning light

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10224463B2 (en) 2013-03-14 2019-03-05 Canon Anelva Corporation Film forming method, method of manufacturing semiconductor light-emitting device, semiconductor light-emitting device, and illuminating device

Also Published As

Publication number Publication date
TW200840096A (en) 2008-10-01
JP5246213B2 (ja) 2013-07-24
US20100025684A1 (en) 2010-02-04
JP2009123717A (ja) 2009-06-04
JP4908381B2 (ja) 2012-04-04
JP2010263236A (ja) 2010-11-18
US8492186B2 (en) 2013-07-23
JP2010103578A (ja) 2010-05-06
JP2009124174A (ja) 2009-06-04

Similar Documents

Publication Publication Date Title
TWI385822B (zh) Iii 族氮化物半導體層之製造方法，及iii 族氮化物半導體發光元件，以及燈
TWI413279B (zh) Iii族氮化物半導體發光元件及其製造方法、以及燈
KR101067122B1 (ko) Ⅲ족 질화물 반도체의 제조 방법, ⅲ족 질화물 반도체 발광 소자의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
JP5521981B2 (ja) 半導体発光素子の製造方法
TWI381547B (zh) 三族氮化合物半導體發光二極體及其製造方法
WO2010032423A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子並びにランプ
WO2010100844A1 (ja) 窒化物半導体素子及びその製造方法
TWI447958B (zh) 半導體發光元件之製造方法及燈、電子機器、及機械裝置
WO2013005789A1 (ja) 窒化物半導体発光素子の製造方法、ウェハ、窒化物半導体発光素子
KR101071450B1 (ko) Ⅲ족 질화물 반도체층의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
JP2017504221A (ja) Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウエハ、当該エピタキシャルウエハを含むデバイス及びその製造方法
JP5504618B2 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法
JP2007103774A (ja) Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
WO2009142265A1 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2008034444A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子及びランプ
JP2008091470A (ja) Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
JP2009016505A (ja) Ｉｉｉ族窒化物化合物半導体発光素子
JP2008115463A (ja) Ｉｉｉ族窒化物半導体の積層構造及びその製造方法と半導体発光素子とランプ
JP2008066591A (ja) 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP2012084667A (ja) 化合物半導体発光素子及びその製造方法、ランプ、電子機器並びに機械装置
JP2010010444A (ja) 半導体発光素子、ランプ及び半導体発光素子の製造方法
JP2008135463A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2011082248A (ja) 半導体発光素子及びその製造方法、並びにランプ
JP2009155672A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体製造装置、ｉｉｉ族窒化物半導体及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5094488B2 (ja) Ｉｉｉ族窒化物半導体発光素子、ｉｉｉ族窒化物半導体発光素子の製造方法、及びランプ