JP2013086976A - 結晶積層構造体の製造方法 - Google Patents

Abstract

【課題】Ｇａ_２Ｏ_３基板と窒化物半導体層の間の電気抵抗が低い結晶積層構造体の製造方法を提供する。
【解決手段】一実施の形態において、酸素が六角格子配置された面を主面とするＧａ_２Ｏ_３基板２上に、Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶を温度Ｔ１で成長させてバッファ層３を形成する工程と、バッファ層３上にＡｌ_ｘＧａ_ｙＩｎ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶を成長させて窒化物半導体層４を形成する工程と、を含む結晶積層構造体１の製造方法を提供する。この製造方法は、バッファ層３を形成するより前に、温度Ｔ１よりも高い温度でＧａ_２Ｏ_３基板２の表面を窒化する工程を含まない。
【選択図】図２

Description

本発明は、結晶積層構造体の製造方法に関する。

従来、Ｇａ_２Ｏ_３基板、ＡｌＮバッファ層、及びＧａＮ層からなる結晶積層構造体を含む半導体素子が知られている（例えば、特許文献１参照）。特許文献１に記載された半導体素子の製造工程によれば、Ｇａ_２Ｏ_３基板上にＧａＮ結晶を成長させるために、ＡｌＮバッファ層を形成する前にＧａ_２Ｏ_３基板の表面に窒化処理を施す。

特開２００６−３１０７６５号公報

しかし、Ｇａ_２Ｏ_３基板の窒化された部分は電気抵抗が高くなるため、特許文献１に記載された半導体素子は、Ｇａ_２Ｏ_３基板と窒化物半導体層の間の電気抵抗が高く、低電圧では動作しない。

したがって、本発明の目的は、Ｇａ_２Ｏ_３基板と窒化物半導体層の間の電気抵抗が低い結晶積層構造体の製造方法を提供することにある。

本発明の一態様は、上記目的を達成するために、［１］〜［５］の結晶積層構造体の製造方法を提供する。

［１］酸素が六角格子配置された面を主面とするＧａ_２Ｏ_３基板上に、第１のＡｌ_ｘＧａ_ｙＩｎ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶を第１の温度で成長させてバッファ層を形成する工程と、前記バッファ層上に第２のＡｌ_ｘＧａ_ｙＩｎ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶を成長させて窒化物半導体層を形成する工程と、を含み、前記バッファ層を形成するより前に、前記第１の温度よりも高い温度で前記Ｇａ_２Ｏ_３基板の表面を窒化する工程を含まない、結晶積層構造体の製造方法。

［２］前記Ｇａ_２Ｏ_３基板を窒素原料ガスに曝した状態で前記第１の温度で１０分以下の時間保持した後、前記Ｇａ_２Ｏ_３基板を前記Ｎ原料ガス及びＡｌ原料ガスに曝した状態で前記第１の温度で保持して、前記第２のＡｌ_ｘＧａ_ｙＩｎ_ｚＮ結晶を成長させる、前記［１］に記載の結晶積層構造体の製造方法。

［３］前記Ｇａ_２Ｏ_３基板の前記主面は、（１０１）、（−２０１）、（３０１）、（３−１０）のいずれかの面である、前記［１］又は［２］に記載の結晶積層構造体の製造方法。

［４］前記第１のＡｌ_ｘＧａ_ｙＩｎ_ｚＮ結晶はＡｌＮ結晶である、前記［１］〜［３］のいずれか１つに記載の結晶積層構造体の製造方法。

［５］前記第２のＡｌ_ｘＧａ_ｙＩｎ_ｚＮ結晶はＧａＮ結晶である、前記［１］〜［４］のいずれか１つに記載の結晶積層構造体の製造方法。

本発明によれば、Ｇａ_２Ｏ_３基板と窒化物半導体層の間の電気抵抗が低い結晶積層構造体の製造方法を提供することができる。

図１は、実施の形態に係る結晶積層構造体の断面図である。 図２（ａ）、（ｂ）は、本実施の形態に係る結晶積層構造体の製造工程順序の一例を表すグラフである。 図３（ａ）、（ｂ）は、比較例に係る結晶積層構造体の製造工程順序の一例を表すグラフである。 図４は、結晶積層構造体に所定の大きさの電流を流したときのＧａ_２Ｏ_３基板と窒化物半導体層との間の電圧の測定値を示す。

〔実施の形態〕
（結晶積層構造体の構造）
図１は、実施の形態に係る結晶積層構造体の断面図である。結晶積層構造体１は、Ｇａ_２Ｏ_３基板２と、Ｇａ_２Ｏ_３基板２上のバッファ層３と、バッファ層３上の窒化物半導体層４を含む。

Ｇａ_２Ｏ_３基板２は、β−Ｇａ_２Ｏ_３単結晶からなる。また、Ｇａ_２Ｏ_３基板２の主面は、酸素が六角格子配置された面、例えば（１０１）面、（−２０１）面、（３０１）面、又は（３−１０）面であることが好ましい。この場合、バッファ層３が薄い（例えば１０ｎｍ以下）場合であっても、表面が平坦な窒化物半導体結晶をバッファ層３上に成長させ、窒化物半導体層４を形成することができる。特に、Ｇａ_２Ｏ_３基板２の主面は（１０１）であることがより好ましい。

バッファ層３は、Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶からなる。また、Ｇａ_２Ｏ_３基板２と窒化物半導体層４との間の電気抵抗を下げるために、Ｇａ_２Ｏ_３基板２の表面の窒化物半導体４層の直下の領域をバッファ層３が被覆する割合は、１０〜９０％であることが好ましく、例えば、バッファ層３は、図１に示されるように、アイランド状に形成される。

また、バッファ層３は、Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ結晶の中でも、特にＡｌＮ結晶（ｘ＝１、ｙ＝ｚ＝０）からなることが好ましい。バッファ層３がＡｌＮ結晶からなる場合、Ｇａ_２Ｏ_３基板２と窒化物半導体層４との密着性がより高まる。バッファ層３の厚さは、例えば、５ｎｍである。

窒化物半導体層４は、Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶からなり、特に、結晶品質のよいＧａＮ結晶（ｙ＝１、ｘ＝ｚ＝０）からなることが好ましい。窒化物半導体層４の厚さは、例えば、２μｍである。

なお、Ｇａ_２Ｏ_３基板２及び窒化物半導体層４は、Ｓｉ等の導電型不純物を含んでもよい。

（結晶積層構造体の製造方法）
図２（ａ）、（ｂ）は、本実施の形態に係る結晶積層構造体の製造工程順序の一例を表すグラフである。図３（ａ）、（ｂ）は、比較例に係る結晶積層構造体の製造工程順序の一例を表すグラフである。図２（ａ）、図３（ａ）の折れ線は時間の経過に伴う温度条件の変化を表し、図２（ｂ）、図３（ｂ）の矢印は原料ガスが供給される時間を表す。

まず、図２（ａ）、（ｂ）を用いて、実施の形態に係る結晶積層構造体の製造工程順序の一例について説明する。実施の形態に係る結晶積層構造体の製造工程では、バッファ層３を形成する前のＧａ_２Ｏ_３基板２の表面の窒化処理を実施しない。

まず、１５０℃に加熱した濃度９８ｗｔ％のリン酸を用いて、Ｇａ_２Ｏ_３基板２に１２０分間の前処理を施す。

次に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置のチャンバー内にＧａ_２Ｏ_３基板２を搬送した後、チャンバー内にＮ_２、ＮＨ_３等のＮ原料ガスを供給しながら、ガスチャンバー内の温度をＴ１まで上げる（ステップＳ１）。ここで、Ｔ１は３７０〜５００℃であり、例えば、４５０℃である。

次に、チャンバー内の温度をＴ１に保持した状態で、１０分以下の時間、例えば２分間、Ｇａ_２Ｏ_３基板２の表面をＮ原料ガスに曝す（ステップＳ２）。このステップＳ２を経ることにより、Ｇａ_２Ｏ_３基板２の温度が安定化する。Ｇａ_２Ｏ_３基板２の表面がＮ原料ガスに曝される時間、すなわちステップＳ２の時間が１０分を超える場合、窒化が進みすぎてＧａ_２Ｏ_３基板２の表面の電気抵抗が増加するおそれがある。

さらに、チャンバー内の温度をＴ１に保持した状態で、ＩＩＩ族元素原料ガス、すなわち、トリメチルガリウム（ＴＭＧ）ガス等のＧａ原料ガス、トリメチルアルミニウム（ＴＭＡ）ガス等のＡｌ原料ガス、及びトリメチルインジウム（ＴＭＩ）ガス等のＩｎ原料ガス、をチャンバー内に供給して、Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ結晶をＧａ_２Ｏ_３基板２上に成長させ、バッファ層３を形成する（ステップＳ３）。

次に、チャンバー内の温度をＴ２まで上げる（ステップＳ４）。ここで、Ｔ２は、例えば、１０５０℃である。

次に、チャンバー内の温度をＴ２に保持した状態で、Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ結晶をバッファ層３上に成長させ、窒化物半導体層４を形成する（ステップＳ５）。

その後、チャンバー内の温度を下げ（ステップＳ６）、結晶積層構造体１をチャンバー内から取り出す。

次に、図３（ａ）、（ｂ）を用いて、比較例に係る結晶積層構造体の製造工程順序の一例について説明する。比較例に係る結晶積層構造体の製造工程では、バッファ層３を形成する前にＧａ_２Ｏ_３基板２の表面に窒化処理を施す。

まず、１５０℃に加熱した濃度９８ｗｔ％のリン酸を用いて、Ｇａ_２Ｏ_３基板２に１２０分間の前処理を施す。

次に、ＭＯＣＶＤ装置のチャンバー内にＧａ_２Ｏ_３基板２を搬送した後、チャンバー内にＮ原料ガスを供給しながら、チャンバー内の温度をＴ０まで上げる（ステップＳ１１）。ここで、Ｔ０は前述の温度Ｔ１よりも高く、例えば、８００℃である。

次に、チャンバー内の温度をＴ０に保持し、Ｇａ_２Ｏ_３基板２の表面に窒化処理を施す（ステップＳ１２）。

次に、チャンバー内の温度をＴ１まで下げる（ステップＳ１３）。ここで、Ｔ１は図２に示されるＴ１と同じ温度である。

次に、チャンバー内の温度をＴ１に保持した状態で、ＩＩＩ族元素原料ガスをチャンバー内に供給して、Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ結晶をＧａ_２Ｏ_３基板２上に成長させ、バッファ層３を形成する（ステップＳ１４）。

その後のステップＳ１５〜１７は、前述のステップＳ４〜６と同様であるので、説明を省略する。

（実施の形態の効果）
本実施の形態によれば、Ｇａ_２Ｏ_３基板を窒素原料ガスに曝した状態で１０分以下の時間保持（ステップＳ２）した後、Ｇａ_２Ｏ_３基板上にＡｌ_ｘＧａ_ｙＩｎ_ｚＮ結晶を成長させてバッファ層を形成する（ステップＳ３）ことにより、バッファ層を形成する前のＧａ_２Ｏ_３基板の窒化処理（バッファ層のＡｌ_ｘＧａ_ｙＩｎ_ｚＮ結晶の成長温度よりも高い温度での窒化処理）を実施せずに、品質のよい窒化物半導体層を形成することができる。

この窒化処理を実施しないため、Ｇａ_２Ｏ_３基板の表面に電気抵抗の高い窒化部分がほとんど形成されず、Ｇａ_２Ｏ_３基板と窒化物半導体層の間の電気抵抗が低い結晶積層構造体を得ることができる。そして、その結晶構造体を用いることにより、低電圧駆動の半導体素子を得ることができる。

実施の形態の結晶積層構造体１のＧａ_２Ｏ_３基板２と窒化物半導体層４との間に所定の大きさの電流を流したときの電圧を測定した。

本実施例では、バッファ層３としてＡｌＮ結晶からなるＡｌＮ層、窒化物半導体層４としてＧａＮ結晶からなるＧａＮ層を用いた。

図２におけるステップＳ２の時間を２分間（実施の形態の制限内）とした工程で製造した結晶積層構造体１（以下、第１の結晶積層構造体と呼ぶ）と、ステップＳ２の時間を３０分間（実施の形態の制限外）とした工程で製造した結晶積層構造体１（以下、第２の結晶積層構造体と呼ぶ）とをそれぞれ５つずつ（サンプル番号１〜５）用意した。

図４は、結晶積層構造体に所定の大きさの電流を流したときのＧａ_２Ｏ_３基板と窒化物半導体層との間の電圧の測定値を示す。図４の横軸は、結晶積層構造体のサンプル番号を表し、縦軸は窒化物半導体層の表面における電流密度が２００Ａ／ｃｍ^２である電流が流れたときのＧａ_２Ｏ_３基板と窒化物半導体層との間の電圧［Ｖ］を表す。図中のマーク◇は第１の結晶積層構造体の測定値、◆は第２の結晶積層構造体の測定値を示す。電圧の測定は、Ｇａ_２Ｏ_３基板及びＧａＮ結晶層にそれぞれ電極を接続して行った。

図４に示されるように、第１の結晶積層構造体は、第２の結晶積層構造体と比較して電圧が低く、また、サンプル間の電圧のばらつきが小さい。これは、第１の結晶積層構造体のＧａ_２Ｏ_３基板２の表面が、ステップＳ２において電気抵抗に影響を及ぼすほどには窒化されていないことによると考えられる。

以上、本発明の実施の形態及び実施例を説明したが、上記に記載した実施の形態及び実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態及び実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。

１…結晶積層構造体、 ２…Ｇａ_２Ｏ_３基板、 ３…バッファ層、 ４…窒化物半導体層

Claims (5)

1. 酸素が六角格子配置された面を主面とするＧａ_２Ｏ_３基板上に、第１のＡｌ_ｘＧａ_ｙＩｎ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶を第１の温度で成長させてバッファ層を形成する工程と、
   前記バッファ層上に第２のＡｌ_ｘＧａ_ｙＩｎ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶を成長させて窒化物半導体層を形成する工程と、
   を含み、
   前記バッファ層を形成するより前に、前記第１の温度よりも高い温度で前記Ｇａ_２Ｏ_３基板の表面を窒化する工程を含まない、
   結晶積層構造体の製造方法。
2. 前記Ｇａ_２Ｏ_３基板を窒素原料ガスに曝した状態で前記第１の温度で１０分以下の時間保持した後、前記Ｇａ_２Ｏ_３基板を前記Ｎ原料ガス及びＡｌ原料ガスに曝した状態で前記第１の温度で保持して、前記第２のＡｌ_ｘＧａ_ｙＩｎ_ｚＮ結晶を成長させる、
   請求項１に記載の結晶積層構造体の製造方法。
3. 前記Ｇａ_２Ｏ_３基板の前記主面は、（１０１）、（−２０１）、（３０１）、（３−１０）のいずれかの面である、
   請求項１又は２に記載の結晶積層構造体の製造方法。
4. 前記第１のＡｌ_ｘＧａ_ｙＩｎ_ｚＮ結晶はＡｌＮ結晶である、
   請求項１〜３のいずれか１項に記載の結晶積層構造体の製造方法。
5. 前記第２のＡｌ_ｘＧａ_ｙＩｎ_ｚＮ結晶はＧａＮ結晶である、
   請求項１〜４のいずれか１項に記載の結晶積層構造体の製造方法。

Images