JP5509840B2 - 半導体発光素子の製造方法 - Google Patents

Description

本発明は、ＩＩＩ族窒化物半導体層を含む半導体発光素子の製造方法およびＩＩＩ族窒化物半導体層を含む半導体積層基板に関する。

近年、短波長の光を発する半導体発光素子の材料として、ＩＩＩ族窒化物半導体が注目を集めている。この種のＩＩＩ族窒化物半導体は、基板として使用できる大きさの単結晶を得ることが難しいため、通常は、サファイアやＳｉＣ単結晶などの異種材料からなる基板の上に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法やスパッタ法などの各種成膜法を用いて積層される。

異種材料からなる基板の上に発光層を含むＩＩＩ族窒化物半導体を積層して半導体発光素子を構成した場合、発光層から出射された光の一部は、両者の屈折率の違いにより基板とＩＩＩ族窒化物半導体との界面において反射しやすくなる。このようにして界面で反射した光が半導体発光素子の内部に閉じ込められると、結果として半導体発光素子からの光の取り出し効率が低下することになってしまう。

公報記載の従来技術として、異種基板上に、ステッパー露光法を用いて微細な凹凸パターンを形成しておき、異種基板に形成された凹凸パターンの上にＩＩＩ族窒化物半導体を積層するようにした技術が存在する（特許文献１参照）。

特開２００９−１２３７１７号公報

ところで、ＩＩＩ族窒化物半導体を含む半導体発光素子は、通常、１枚の異種基板上に各種ＩＩＩ族窒化物半導体層を積層し、その上に複数個分の電極構造パターンを形成した後、個々に分割されることによって製造される。ここで、ＩＩＩ族窒化物半導体層に対する電極構造パターンの形成も、ステッパー露光法によって行われることが多い。

ステッパー露光法では、異種基板上の一方の面を複数の領域に分け、各領域に対する露光を逐次行うことによって凹凸パターンや電極構造パターンの形成を行う。
このため、凹凸パターンの形成時と電極構造パターンの形成時とで各々の領域の設定位置が異なっていると、ＩＩＩ族窒化物半導体層を挟んで対向する凹凸パターンと電極構造パターンとの相対的な位置関係がずれてしまい、結果として得られる複数の半導体発光素子の構造にばらつきが生じることがあった。

本発明は、１枚の基板から得られる複数の半導体発光素子の構造のばらつきを抑制することのできる半導体発光素子の製造方法および半導体積層基板を提供することを目的とする。

本発明が適用される半導体発光素子の製造方法は、基板の一方の面を複数の領域に分け、逐次露光方式を用いて一方の面に領域毎に凹凸パターンを形成するとともに、一方の面にマークを形成する基板作成工程と、凹凸パターンおよびマークが形成された基板の一方の面に、ＩＩＩ族窒化物半導体を含み第１の導電型を有する第１の半導体層、ＩＩＩ族窒化物半導体を含み通電により発光する発光層、およびＩＩＩ族窒化物半導体を含み第１の導電型とは異なる第２の導電型を有する第２の半導体層を順次積層する半導体層積層工程と、マークを読み取ることによって基板の一方の面における複数の領域の位置を把握し、把握した複数の領域の位置に基づいて、逐次露光方式を用いて複数の領域に対し領域毎に第１の半導体層と電気的に接続される第１の電極および第２の半導体層と電気的に接続される第２の電極を形成する電極形成工程とを含んでいる。

このような半導体発光素子の製造方法において、電極形成工程では、基板の一方の面において隣接する２つの領域を跨がないように、１つの半導体発光素子に対応する第１の電極および第２の電極を形成することを特徴とすることができる。
また、基板作成工程では、凹凸パターンとは異なる凹凸形状にてマークを形成することを特徴とすることができる。
さらに、基板作成工程と半導体層積層工程との間において、基板の一方の面に形成されたマークを保護するために覆う被覆層を形成する被覆層形成工程と、半導体層積層工程と電極形成工程との間において、被覆層の上に形成された第１の半導体層、発光層および第２の半導体層を除去する除去工程とをさらに含むことを特徴とすることができる。
さらにまた、基板作成工程では、基板とは異なる材料にてマークを形成することを特徴とすることができる。
そして、電極形成工程では、基板の一方の面における複数の領域のそれぞれに対し、複数の半導体発光素子に対応する第１の電極および第２の電極を形成し、電極形成工程の後に、マークを読み取ることによって基板の一方の面における複数の領域の位置を把握し、把握した複数の領域の位置に基づいて、複数の半導体発光素子を個片に分離する分離工程をさらに含むことを特徴とすることができる。

本発明によれば、１枚の基板から得られる複数の半導体発光素子の構造のばらつきを抑制することができる。

（ａ）は本実施の形態の製造方法を用いて製造された半導体発光素子の断面模式図の一例であり、（ｂ）は半導体発光素子を構成する積層半導体層の断面模式図の一例である。 図１に示す半導体発光素子の平面模式図の一例である。 半導体発光素子を構成する基板の構成の一例を示す斜視図である。 実施の形態１における半導体発光素子の製造方法の手順の一例を示すフローチャートである。 実施の形態１における基板加工工程の一例を説明するためのフローチャートである。 （ａ）は第１半導体層形成工程の一例を、（ｂ）は第２半導体層形成工程の一例を、それぞれ説明するためのフローチャートである。 電極形成工程の一例を説明するためのフローチャートである。 （ａ）は図４のステップ６０に示す保護層形成工程の一例を、（ｂ）は図４のステップ７０に示す分離工程の一例を、それぞれ説明するためのフローチャートである。 基板加工工程、電極形成工程、保護層形成工程のそれぞれの露光工程において用いられる露光装置の概略構成の一例を示す図である。 基板加工工程の露光工程における露光装置の動作手順の一例を説明するためのフローチャートである。 （ａ）は凹凸形成工程の露光工程において逐次露光されるサファイアウエハ上の各露光領域の一例を説明するための図であり、（ｂ）は凹凸形成工程のエッチング工程が完了した際の第１露光領域の構成の一例を説明するための図であり、（ｃ）は凹凸形成工程のエッチング工程が完了した際の第２露光領域の構成の一例を説明するための図である。 サファイアウエハに設けられるマークの構成の一例を説明するための図である。 電極形成工程の露光工程における露光装置の動作手順の一例を説明するためのフローチャートである。 （ａ）は取り出し電極形成工程の露光工程において逐次露光される半導体積層ウエハ上の各露光領域の一例を説明するための図であり、（ｂ）は取り出し電極形成工程のレジスト剥離工程が完了した際の第１露光領域の構成の一例を説明するための図であり、（ｃ）は取り出し電極形成工程のレジスト剥離工程が完了した際の第２露光領域の構成の一例を説明するための図である。 実施の形態２における半導体発光素子の製造方法の手順の一例を示すフローチャートである。 実施の形態２における基板加工工程の一例を説明するためのフローチャートである。

以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
図１（ａ）は本実施の形態の製造方法を用いて製造された半導体発光素子（発光ダイオード）５０の断面模式図の一例を、図１（ｂ）は半導体発光素子５０を構成する積層半導体層１００の断面模式図の一例を、それぞれ示している。また、図２は図１（ａ）に示す半導体発光素子５０の平面模式図の一例を示している。ただし、図２においては、図１に示す保護層１８０の記載を省略している。さらに、図３は、半導体発光素子５０を構成する基板１１０の構成の斜視図の一例を示している。

（半導体発光素子）
本実施の形態の半導体発光素子５０は、基板１１０と、基板１１０上に積層される中間層１２０と、中間層１２０上に積層される下地層１３０とを備える。また、半導体発光素子５０は、下地層１３０上に積層されるｎ型半導体層１４０と、ｎ型半導体層１４０上に積層される発光層１５０と、発光層１５０上に積層されるｐ型半導体層１６０とをさらに備える。なお、以下の説明においては、必要に応じて、これらｎ型半導体層１４０、発光層１５０およびｐ型半導体層１６０を、まとめて積層半導体層１００と呼ぶ。

さらに、半導体発光素子５０は、ｐ型半導体層１６０上に積層される透明電極１７０と、この透明電極１７０の一部に積層されるｐ側電極３００とをさらに備える。さらにまた、半導体発光素子５０は、ｐ型半導体層１６０、発光層１５０およびｎ型半導体層１４０の一部を切り欠くことによって露出したｎ型半導体層１４０の半導体層露出面１４０ｃ上の一部に積層されるｎ側電極４００をさらに有している。

そして、半導体発光素子５０は、透明電極１７０のうちｐ側電極３００が取り付けられていない領域およびｐ側電極３００の一部であるｐ側接続面３０１を除く領域と、半導体層露出面１４０ｃのうちｎ側電極４００が取り付けられていない領域およびｎ側電極４００の一部であるｎ側接続面４０１を除く領域とを覆うように積層される保護層１８０をさらに備えている。

この半導体発光素子５０においては、ｐ側電極３００正極とし、ｎ側電極４００を負極とし、両者を介してｐ側電極３００からｎ側電極４００に向かう電流を流すことで、発光層１５０を発光させるようになっている。

次に、半導体発光素子５０の各構成要素について、より詳細に説明する。
（基板）
基板１１０としては、ＩＩＩ族窒化物半導体結晶が表面にエピタキシャル成長される基板であれば、特に限定されず、各種の基板を選択して用いることができる。例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等からなる基板を用いることができる。
また、上記材料の中でも、特に、Ｃ面を主面とするサファイアからなる基板１１０を用いることが好ましい。ただし、サファイアのＣ面を主面とする基板１１０には、基板１１０の面方位に（０００１）方向から±３°の範囲でオフ角が付与されたものも含まれる。そして、サファイアを基板１１０として用いる場合は、サファイアのＣ面上に中間層１２０（バッファ層）を形成するとよい。

そして、本実施の形態では、図１（ａ）に示すように、基板１１０のうち中間層１２０が形成される側の面に、複数の凸部１１５が形成されている。また、図３に示したように、基板１１０の一方の面に、複数の凸部１１５が形成されていると見なすこともできる。
ここで、図３に示すように、基板１１０の一方の面において凸部１１５の形成されていない部分は、（０００１）Ｃ面からなる平面１１６とされている。従って、図３に示すように、基板１１０の一方の面は、（０００１）Ｃ面からなる平面１１６と、複数の凸部１１５とから構成されている。なお、本実施の形態では、複数の凸部１１５と平面１１６とによって凹凸パターンが形成されている。

凸部１１５は、Ｃ面に非平行な表面１１５ａを備えており、表面１１５ａには（０００１）Ｃ面が現れないようになっている。本実施の形態の凸部１１５は、平面１１６と接続される基部側の平面形状が略円形であり、平面１１６すなわち基部から遠ざかるにしたがって徐々に外形が小さくなる形状とされており、断面形状が外側に向かって湾曲したお椀状（半球状）の形状とされている。また、凸部１１５は、碁盤目状に等間隔に配置されている。

また、凸部１１５は、基部幅ｄ１が０．０５〜５μｍ、高さｈが０．０５〜５μｍ、且つ高さｈが基部幅ｄ１の１／４以上のものであって、隣接する凸部１１５間の間隔ｄ２が基部幅ｄ１の０．５〜５倍とされている。ここで、凸部１１５の基部幅ｄ１とは凸部１１５の底辺における最大幅の長さのことをいう。また、隣接する凸部１１５の間隔ｄ２とは、最も近接する凸部１１５同士の基部の縁の間の距離をいう。

隣接する凸部１１５間の間隔ｄ２は、基部幅ｄ１の０．５〜５倍とされることが好ましい。凸部１１５間の間隔ｄ２が基部幅ｄ１の０．５倍未満であると、基板１１０上に中間層１２０等をエピタキシャル成長させる際に、Ｃ面からなる平面１１６上からの結晶成長が促進され難くなり、凸部１１５を中間層１２０で埋め込むことが難しくなるし、中間層１２０の表面の平坦性が得にくくなる場合がある。したがって、凸部１１５を埋める中間層１２０上に積層半導体層１００を形成した場合、ＬＥＤ構造を構成する半導体層の結晶は、当然にピットが多く形成されることとなり、製造される半導体発光素子５０の出力や電気特性等の悪化につながってしまう。また、凸部１１５間の間隔ｄ２が基部幅ｄ１の５倍を超えると、基板１１０を用いて半導体発光素子５０を製造した場合に、基板１１０と、基板１１０の上に形成された半導体層との界面での光の乱反射の機会が減少し、光の取り出し効率を向上させることができなくなる恐れがある。

基部幅ｄ１は０．０５〜５μｍとされることが好ましい。基部幅ｄ１が０．０５μｍ未満であると、基板１１０を用いて半導体発光素子５０を製造した場合に、光を乱反射させる効果が十分に得られない恐れがある。また、基部幅ｄ１が５μｍを超えると、凸部１１５を埋めて中間層１２０をエピタキシャル成長させることが困難になる。
凸部１１５の高さｈは０．０５〜５μｍとされることが好ましい。凸部１１５の高さｈが０．０５μｍ未満であると、基板１１０を用いて半導体発光素子５０を形成した場合に、光を乱反射させる効果が十分に得られない恐れがある。また、凸部１１５の高さｈが５μｍを超えると、凸部１１５を埋めて中間層１２０をエピタキシャル成長させることが困難になり、中間層１２０の表面の平坦性が得にくくなる場合がある。

また、凸部１１５の高さｈは基部幅ｄ１の１／４以上とされることが好ましい。凸部１１５の高さｈが基部幅ｄ１の１／４未満であると、基板１１０を用いて半導体発光素子５０を形成した場合において光を乱反射させる効果や、光の取り出し効率を向上させる効果が十分に得られない恐れがある。

なお、凸部１１５の形状は、図３に示す例に限定されるものではなく、いかなる形状であってもよい。ただし、凸部１１５の形状は、Ｃ面に非平行の表面を有するものであることが望ましい。例えば、基部の平面形状が略多角形であり、上部に向かって徐々に外形が小さくなる形状とされており、側面１１５が外側に向かって湾曲している形状であってもよい。また、側面が上部に向かって徐々に外形が小さくなる斜面からなる略円錐状や略多角錐状とされていてもよい。また、側面の傾斜角度が２段階的変化する形状であってもよい。
また、凸部１１５の平面配置も、図３に示す例に限定されるものではなく、等間隔であってもよいし、等間隔でなくてもよい。また、凸部１１５の平面配置は、四角形状であってもよいし、三角形状であってもよいし、ランダムであってもよい。

（積層半導体層）
積層半導体層１００は、ＩＩＩ族窒化物半導体からなる層であって、例えば図１（ａ）に示すように、基板１１０上に、ｎ型半導体層１４０、発光層１５０およびｐ型半導体層１６０の各層がこの順で積層されて構成されている。ここで、第１の半導体層の一例としてのｎ型半導体層１４０は、第１の導電型の一例としての電子をキャリアとするものである。これに対し、第２の半導体層の一例としてのｐ型半導体層１６０は、第２の導電型の一例としての正孔をキャリアとするものである。
また、図１（ｂ）に示すように、ｎ型半導体層１４０、発光層１５０及びｐ型半導体層１６０の各層は、それぞれ、複数の半導体層から構成してもよい。さらにまた、積層半導体層１００は、さらに下地層１３０、中間層１２０を含めて呼んでもよい。
なお、積層半導体層１００は、ＭＯＣＶＤ法で形成すると結晶性の良いものが得られるが、スパッタ法によっても条件を最適化することで、ＭＯＣＶＤ法よりも優れた結晶性を有する半導体層を形成できる。以下、順次説明する。

（中間層）
中間層１２０は、多結晶のＡｌ_xＧａ_1-xＮ（０≦ｘ≦１）からなるものが好ましく、単結晶のＡｌ_xＧａ_1-xＮ（０≦ｘ≦１）のものがより好ましい。
中間層１２０は、上述のように、例えば、多結晶のＡｌ_xＧａ_1-xＮ（０≦ｘ≦１）からなる厚さ０．０１μｍ〜０．５μｍのものとすることができる。中間層１２０の厚みが０．０１μｍ未満であると、中間層１２０により基板１１０と下地層１３０との格子定数の違いを緩和する効果が十分に得られない場合がある。また、中間層１２０の厚みが０．５μｍを超えると、中間層１２０としての機能には変化が無いのにも関わらず、中間層１２０の成膜処理時間が長くなり、生産性が低下するおそれがある。

中間層１２０は、基板１１０と下地層１３０との格子定数の違いを緩和し、特にＣ面を主面とするサファイアで基板１１０を構成した場合には、基板１１０の（０００１）面（Ｃ面）上にｃ軸配向した単結晶層の形成を容易にする働きがある。したがって、中間層１２０の上に単結晶の下地層１３０を積層すると、より一層結晶性の良い下地層１３０が積層できる。なお、本発明においては、中間層１２０の形成を行うことが好ましいが、必ずしも行わなくても良い。

また、中間層１２０は、ＩＩＩ族窒化物半導体からなる六方晶系の結晶構造を持つものであってもよい。また、中間層１２０をなすＩＩＩ族窒化物半導体の結晶は、単結晶構造を有するものが好ましく用いられる。ＩＩＩ族窒化物半導体の結晶は、成長条件を制御することにより、上方向だけでなく、面内方向にも成長して単結晶構造を形成する。このため、中間層１２０の成膜条件を制御することにより、単結晶構造のＩＩＩ族窒化物半導体の結晶からなる中間層１２０とすることができる。このような単結晶構造を有する中間層１２０を基板１１０上に成膜した場合、中間層１２０のバッファ機能が有効に作用するため、その上に成膜されたＩＩＩ族窒化物半導体は良好な配向性及び結晶性を有する結晶膜となる。

また、中間層１２０をなすＩＩＩ族窒化物半導体の結晶は、成膜条件をコントロールすることにより、六角柱を基本とした集合組織からなる柱状結晶（多結晶）とすることも可能である。なお、ここでの集合組織からなる柱状結晶とは、隣接する結晶粒との間に結晶粒界を形成して隔てられており、それ自体は縦断面形状として柱状になっている結晶のことをいう。

（下地層）
下地層１３０としては、Ａｌ_xＧａ_yＩｎ_zＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）を用いることができるが、Ａｌ_xＧａ_1-xＮ（０≦ｘ＜１）を用いると結晶性の良い下地層１３０を形成できるため好ましい。
下地層１３０の膜厚は０．１μｍ以上が好ましく、より好ましくは０．５μｍ以上であり、１μｍ以上が最も好ましい。この膜厚以上にした方が、結晶性の良好な下地層１３０を得やすい。
下地層１３０の結晶性を良くするためには、下地層１３０には不純物をドーピングしない方が望ましい。しかし、ｐ型あるいはｎ型の導電性が必要な場合は、アクセプター不純物あるいはドナー不純物を添加することができる。

（ｎ型半導体層）
図１（ｂ）に示すように、ｎ型半導体層１４０は、ｎコンタクト層１４０ａとｎクラッド層１４０ｂとから構成されるのが好ましい。なお、ｎコンタクト層１４０ａがｎクラッド層１４０ｂを兼ねることも可能である。また、前述の下地層１３０をｎ型半導体層１４０に含めてもよい。

ｎコンタクト層１４０ａは、ｎ側電極４００（図１（ａ）参照）を設けるための層である。ｎコンタクト層１４０ａとしては、Ａｌ_xＧａ_1-xＮ層（０≦ｘ＜１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。

また、ｎコンタクト層１４０ａにはｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０¹⁷／ｃｍ³〜１×１０²⁰／ｃｍ³、好ましくは１×１０¹⁸／ｃｍ³〜１×１０¹⁹／ｃｍ³の濃度で含有すると、ｎ側電極４００との良好なオーミック接触を維持できる点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅが挙げられる。

ｎコンタクト層１４０ａの膜厚は、０．５μｍ〜５μｍとされることが好ましく、１μｍ〜３μｍの範囲に設定することがより好ましい。ｎコンタクト層１４０ａの膜厚が上記範囲にあると、発光層１５０等の結晶性が良好に維持される。

ｎコンタクト層１４０ａと発光層１５０との間には、ｎクラッド層１４０ｂを設けることが好ましい。ｎクラッド層１４０ｂは、発光層１５０へのキャリアの注入とキャリアの閉じ込めとを行なう層である。ｎクラッド層１４０ｂはＡｌＧａＮ、ＧａＮ、ＧａＩｎＮなどで形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ｎクラッド層１４０ｂをＧａＩｎＮで形成する場合には、発光層１５０のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。なお、本明細書では、ＡｌＧａＮ、ＧａＮ、ＧａＩｎＮについて、各元素の組成比を省略した形で記述する場合がある。

ｎクラッド層１４０ｂの膜厚は、特に限定されないが、好ましくは０．００５μｍ〜０．５μｍであり、より好ましくは０．００５μｍ〜０．１μｍである。ｎクラッド層１４０ｂのｎ型不純物濃度は１×１０¹⁷／ｃｍ³〜１×１０²⁰／ｃｍ³が好ましく、より好ましくは１×１０¹⁸／ｃｍ³〜１×１０¹⁹／ｃｍ³である。不純物濃度がこの範囲であると、良好な結晶性の維持および素子の動作電圧低減の点で好ましい。

なお、ｎクラッド層１４０ｂを、超格子構造を含む層とする場合には、詳細な図示を省略するが、１０ｎｍ以下の膜厚を有したＩＩＩ族窒化物半導体からなるｎ側第１層と、ｎ側第１層と組成が異なるとともに１０ｎｍ以下の膜厚を有したＩＩＩ族窒化物半導体からなるｎ側第２層とが積層された構造を含むものであってもよい。
また、ｎクラッド層１４０ｂは、ｎ側第１層とｎ側第２層とが交互に繰返し積層された構造を含んだものであってもよく、この場合には、ＧａＩｎＮとＧａＮとの交互構造又は組成の異なるＧａＩｎＮ同士の交互構造であることが好ましい。

（発光層）
ｎ型半導体層１４０の上に積層される発光層１５０としては、単一量子井戸構造あるいは多重量子井戸構造などを採用することができる。本実施の形態では、図１（ｂ）に示すように、発光層１５０を、障壁層１５０ａと井戸層１５０ｂとが交互に積層されてなる多重量子井戸構造で構成している。そして、発光層１５０のうち、ｎクラッド層１４０ｂと接する側およびｐクラッド層１６０ａと接する側は、それぞれ障壁層１５０ａとなっている。

図１（ｂ）に示すような、量子井戸構造の井戸層１５０ｂとしては、Ｇａ_1-yＩｎ_yＮ（０＜ｙ＜０．４）からなるＩＩＩ族窒化物半導体層が通常用いられる。井戸層１５０ｂの膜厚としては、量子効果の得られる程度の膜厚、例えば１ｎｍ〜１０ｎｍとすることができ、好ましくは２ｎｍ〜６ｎｍとすると発光出力の点で好ましい。
また、多重量子井戸構造の発光層１５０の場合は、上記Ｇａ_1-yＩｎ_yＮを井戸層１５０ｂとし、井戸層１５０ｂよりバンドギャップエネルギーが大きいＡｌ_zＧａ_1-zＮ（０≦ｚ＜０．３）を障壁層１５０ａとする。井戸層１５０ｂおよび障壁層１５０ａには、設計により不純物をドープしてもしなくてもよい。

（ｐ型半導体層）
図１（ｂ）に示すように、ｐ型半導体層１６０は、通常、ｐクラッド層１６０ａおよびｐコンタクト層１６０ｂから構成される。また、ｐコンタクト層１６０ｂがｐクラッド層１６０ａを兼ねることも可能である。

ｐクラッド層１６０ａは、発光層１５０へのキャリアの閉じ込めとキャリアの注入とを行なう層である。ｐクラッド層１６０ａとしては、発光層１５０のバンドギャップエネルギーより大きくなる組成であり、発光層１５０へのキャリアの閉じ込めができるものであれば特に限定されないが、例えばＡｌ_xＧａ_1-xＮ（０＜ｘ≦０．４）のものが挙げられる。

ｐクラッド層１６０ａが、このようなＡｌＧａＮからなると、発光層１５０へのキャリアの閉じ込めの点で好ましい。ｐクラッド層１６０ａの膜厚は、特に限定されないが、好ましくは１ｎｍ〜４００ｎｍであり、より好ましくは５ｎｍ〜１００ｎｍである。
ｐクラッド層１６０ａのｐ型不純物濃度は、１×１０¹⁸／ｃｍ³〜１×１０²¹／ｃｍ³が好ましく、より好ましくは１×１０¹⁹／ｃｍ³〜１×１０²⁰／ｃｍ³である。ｐ型不純物濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。
また、ｐクラッド層１６０ａは、上述したｎクラッド層１４０ｂと同様に超格子構造としてもよく、この場合には、組成比が異なるＡｌＧａＮと他のＡｌＧａＮとの交互構造または組成が異なるＡｌＧａＮとＧａＮとの交互構造であることが好ましい。

ｐコンタクト層１６０ｂは、透明電極１７０を介してｐ側電極３００を設けるための層である。ｐコンタクト層１６０ｂは、Ａｌ_xＧａ_1-xＮ（０≦ｘ≦０．４）であることが好ましい。Ａｌ組成が上記範囲であると、良好な結晶性の維持およびｐ側電極３００との良好なオーミック接触の維持が可能となる点で好ましい。
ｐコンタクト層１６０ｂでは、ｐ型不純物を１×１０¹⁸／ｃｍ³〜１×１０²¹／ｃｍ³の濃度、好ましくは５×１０¹⁹／ｃｍ³〜５×１０²⁰／ｃｍ³の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。ｐ型不純物としては、特に限定されないが、例えば好ましくはＭｇが挙げられる。
ｐコンタクト層１６０ｂの膜厚は、特に限定されないが、０．０１μｍ〜０．５μｍが好ましく、より好ましくは０．０５μｍ〜０．２μｍである。ｐコンタクト層１６０ｂの膜厚がこの範囲であると、発光出力の点で好ましい。

（透明電極）
図１（ａ）に示すように、ｐ型半導体層１６０の上には透明電極１７０が積層されている。
図２に示すように平面視したときに、透明電極１７０は、ｎ側電極２６０を形成するために、エッチング等の手段によって一部が除去されたｐ型半導体層１６０の上面１６０ｃのほぼ全面を覆うように形成されているが、このような形状に限定されるわけでなく、隙間を開けて格子状や樹形状に形成してもよい。なお、透明電極１７０の構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。

透明電極１７０は、ｐ型半導体層１６０との接触抵抗が小さいものであることが好ましい。また、この半導体発光素子５０では、発光層１５０からの光をｐ側電極３００が形成された側に取り出すことから、透明電極１７０は発光層１５０からの光に対する透過性に優れたものであることが好ましい。さらにまた、ｐ型半導体層１６０の全面に渡って均一に電流を拡散させるために、透明電極１７０は優れた導電性を有したものであることが好ましい。

以上のことから、透明電極１７０の構成材料としては、少なくともＩｎを含む導電性の酸化物からなる透光性の導電性材料を用いることが好ましい。Ｉｎを含む導電性の酸化物としては、例えばＩＴＯ（酸化インジウム錫（Ｉｎ₂Ｏ₃−ＳｎＯ₂））、ＩＺＯ（酸化インジウム亜鉛（Ｉｎ₂Ｏ₃−ＺｎＯ））、ＩＧＯ（酸化インジウムガリウム（Ｉｎ₂Ｏ₃−Ｇａ₂Ｏ₃））、ＩＣＯ（酸化インジウムセリウム（Ｉｎ₂Ｏ₃−ＣｅＯ₂））等が挙げられる。なお、これらの中に、例えばフッ素などの不純物が添加されていてもかまわない。

これらの材料を、この技術分野でよく知られた慣用の手段で設けることによって、透明電極１７０を形成できる。また、透明電極１７０を形成した後に、透明電極１７０の透明化を目的とした熱アニールを施す場合もある。

本実施の形態において、透明電極１７０は、結晶化された構造のものを使用してよく、特に六方晶構造又はビックスバイト構造を有するＩｎ₂Ｏ₃結晶を含む透明材料（例えば、ＩＴＯやＩＺＯ等）を好ましく使用することができる。
例えば、六方晶構造のＩｎ₂Ｏ₃結晶を含むＩＺＯを透明電極１７０として使用する場合、エッチング性に優れたアモルファスのＩＺＯ膜を用いて特定形状に加工することができ、さらにその後、熱処理等によりアモルファス状態から結晶を含む構造に転移させることで、アモルファスのＩＺＯ膜よりも透光性の優れた電極に加工することができる。

（保護層）
保護層１８０は、半導体発光素子５０の内部への水分等の進入を抑制するために設けられるものであって、例えばＳｉＯ₂で構成することができる。

（ｐ側電極）
第２の電極の一例としてのｐ側電極３００は、例えば複数の金属層を積層して構成することができる。このｐ側電極３００は所謂ボンディングパッドを兼ねており、外部に露出するｐ側接続面３０１に図示しないボンディングワイヤが接続されるようになっている。

（ｎ側電極）
第１の電極の一例としてのｎ側電極４００も、例えば複数の金属層を積層して構成することができる。このｎ側電極４００は所謂ボンディングパッドを兼ねており、外部に露出するｎ側接続面４０１に図示しないボンディングワイヤが接続されるようになっている。特に、本実施の形態では、後述する工程の簡略化のため、ｐ側電極３００およびｎ側電極４００を同じ構成としている。

＜実施の形態１＞
では続いて、本実施の形態における半導体発光素子５０の製造方法について説明する。
図４は実施の形態１における半導体発光素子５０の製造方法の手順の一例を示すフローチャートである。なお、本実施の形態では、１枚の基板１１０の上に複数個分の半導体発光素子５０の構造を形成した後、１枚の基板１１０上の複数の半導体発光素子５０を個片に分割する製造方法を採用している。

本実施の形態の製造方法は、サファイアウエハからなる基板１１０に加工を施す基板加工工程（ステップ１０）と、加工がなされた基板に対して中間層１２０、下地層１３０およびｎ型半導体層１４０を構成するｎコンタクト層１４０ａを順次形成する第１半導体層形成工程（ステップ２０）と、ｎコンタクト層１４０ａ上にｎクラッド層１４０ｂ、発光層１５０、ｐ型半導体層１６０（ｐクラッド層１６０ａおよびｐコンタクト層１６０ｂ）を順次形成する第２半導体層形成工程（ステップ３０）とを有している。また、本実施の形態の製造方法は、基板１１０に形成された半導体層の一部を除去してマークの形成部位を露出させるマーク露出工程（ステップ４０）と、基板１１０に形成された積層半導体層１００に対し、露出させたマークを参照しながら透明電極１７０、ｐ側電極３００およびｎ側電極４００を形成する電極形成工程（ステップ５０）と、各種電極が形成された積層半導体層１００の上に保護層１８０を形成する保護層形成工程（ステップ６０）と、１枚の基板１１０上に形成された複数の半導体発光素子５０を個片に分離する分離工程（ステップ７０）とを備えている。

以下、各工程について、順番に説明する。
（基板加工工程）
図５は図４のステップ１０に示す基板加工工程の一例を説明するためのフローチャートである。
本実施の形態の基板加工工程は、サファイアからなる基板１１０に、図３に示す平面１１６および複数の凸部１１５からなる凹凸を形成し、且つ、後段の各露光工程（フォトリソグラフィ）において位置決めの目印となるマークを凹凸にて形成する凹凸形成工程（ステップ１０ａ）と、基板１１０に凹凸によって形成されたマークの上に被覆層を形成する被覆層形成工程（ステップ１０ｂ）とを備えている。

また、ステップ１０ａの凹凸形成工程（基板作成工程に対応）は、少なくとも一方の面が平坦面とされたサファイアウエハの一方の面にレジスト膜を形成するレジスト膜形成工程（ステップ１１）と、形成されたレジスト膜を選択的に露光する露光工程（ステップ１２）と、露光されたレジスト膜を現像してパターニングする現像工程（ステップ１３）と、パターニングされたレジスト膜を利用してサファイア基板の一部を選択的に掘り込むことで、サファイア基板の一方の面に平面１１６および複数の凸部１１５からなる凹凸とマークとしての凹凸とを形成するエッチング工程（ステップ１４）とを有している。なお、エッチング工程の後、必要に応じて、サファイアウエハ上に残存するレジストを剥離するレジスト剥離工程を実施することができる。

一方、ステップ１０ｂの被覆層形成工程は、凹凸が形成されたサファイアウエハの一方の面にレジスト膜を形成するレジスト膜形成工程（ステップ１５）と、形成されたレジスト膜を選択的に露光する露光工程（ステップ１６）と、露光されたレジスト膜を現像してパターニングする現像工程（ステップ１７）と、サファイアウエハおよびサファイアウエハ上にパターニングされたレジスト膜の上にＳｉＯ₂（石英）層を積層する石英層積層工程（ステップ１８）と、サファイアウエハ上にパターニングされたレジスト膜およびレジスト膜の上に積層された石英層を剥離するレジスト剥離工程（ステップ１９）とを有している。
以上の工程を経て、一方の面に平面１１６および複数の凸部１１５からなる凹凸とマークとしての凹凸とが形成され、且つ、マークの形成部位には被覆層が積層されたサファイアウエハが得られる。なお、以下の説明においては、サファイアウエハのうち、凹凸が形成された側の面を被積層面と呼ぶことにする。

このように、基板加工工程では、凹凸形成工程および被覆層形成工程において、それぞれ、フォトリソグラフィプロセスが用いられている。なお、ステップ１２およびステップ１６で実行される露光工程の詳細については後述する。

（第１半導体層形成工程）
図６（ａ）は図４のステップ２０に示す第１半導体層形成工程の一例を説明するためのフローチャートである。
本実施の形態の第１半導体層形成工程は、サファイアウエハの被積層面の上に中間層１２０を形成する中間層形成工程（ステップ２１）と、中間層１２０の上に下地層１３０を形成する下地層形成工程（ステップ２２）と、下地層１３０の上にｎコンタクト層１４０ａを形成するｎコンタクト層形成工程（ステップ２３）とを有している。ここで、中間層形成工程、下地層形成工程およびｎコンタクト層形成工程については、例えばスパッタ法やＭＯＣＶＤ法を用いて行うことができる。
なお、本実施の形態では、第１半導体層形成工程が終了した時点で、これら中間層１２０、下地層１３０およびｎコンタクト層１４０ａを積層したサファイアウエハが取り出され、検査が行われる。なお、中間層１２０、下地層１３０およびｎコンタクト層１４０ａを積層してなるサファイアウエハは、本発明の半導体積層基板に対応している。

（第２半導体層形成工程）
図６（ｂ）は図４のステップ３０に示す第２半導体層形成工程の一例を説明するためのフローチャートである。
本実施の形態の第２半導体層形成工程は、半導体積層基板のｎコンタクト層１４０ａの上にｎクラッド層１４０ｂを形成するｎクラッド層形成工程（ステップ３１）と、ｎクラッド層１４０ｂの上に発光層１５０（障壁層１５０ａおよび井戸層１５０ｂ）を形成する発光層形成工程（ステップ３２）と、発光層１５０の上にｐクラッド層１６０ａを形成するｐクラッド層形成工程（ステップ３３）と、ｐクラッド層１６０ａの上にｐコンタクト層１６０ｂを形成するｐコンタクト層形成工程（ステップ３４）とを備えている。ここで、ｎクラッド層形成工程、発光層形成工程、ｐクラッド層形成工程およびｐコンタクト層形成工程、例えばスパッタ法やＭＯＣＶＤ法を用いて行うことができる。なお、以下の説明においては、中間層１２０、下地層１３０、ｎ型半導体層１４０、発光層１５０およびｐ型半導体層１６０を積層してなるサファイアウエハを、半導体積層ウエハと呼ぶ。また、これら第１半導体層形成工程および第２半導体層形成工程が、本発明における半導体層積層工程に対応している。

（マーク露出工程）
図４のステップ４０のマーク露出工程では、上述した工程を経て得られた半導体積層ウエハを、塩酸、硝酸あるいは硫酸等の強酸に浸漬する。半導体積層ウエハのうち、サファイアウエハ上のマークの形成部位すなわち被覆層の形成部位では、ＩＩＩ族窒化物半導体の結晶性が他の部位に比べて低い。このため、強酸に浸漬することにより、被覆層の上に存在するＩＩＩ族窒化物半導体が取り除かれ、ＩＩＩ族窒化物半導体の積層面側に、被覆層を介してマークが露出するようになる。なお、マーク露出工程は、本発明における除去工程に対応している。

（電極形成工程）
図７は図４のステップ５０に示す電極形成工程の一例を説明するためのフローチャートである。
本実施の形態の電極形成工程は、マークを露出させた半導体積層ウエハにｐ型半導体層１６０側から掘り込みを行ってｎ型半導体層１４０に半導体層露出面１４０ｃを形成する半導体層露出面形成工程（ステップ５１）と、ｐ型半導体層１６０上に透明電極１７０を形成する透明電極形成工程（ステップ５２）と、透明電極１７０にｐ側電極３００を形成するとともに半導体層露出面１４０ｃ上にｎ側電極４００を形成する取り出し電極形成工程（ステップ５３）とを有している。

また、ステップ５１の半導体層露出面形成工程は、マークを露出させた半導体積層ウエハの上にレジスト膜を形成するレジスト膜形成工程（ステップ５１１）と、形成されたレジスト膜を選択的に露光する露光工程（ステップ５１２）と、露光されたレジスト膜を現像してパターニングする現像工程（ステップ５１３）と、半導体積層ウエハの上にパターニングされたレジスト膜を利用して半導体積層ウエハの一部を選択的に掘り込むことで、半導体積層ウエハのｎ型半導体層１４０に半導体層露出面１４０ｃを形成するエッチング工程（ステップ５１４）と、半導体積層ウエハ上に残存するレジストを剥離するレジスト剥離工程（ステップ５１５）とを有している。

さらに、ステップ５２の透明電極形成工程は、半導体層露出面１４０ｃまでが形成された半導体積層ウエハの上にレジスト膜を形成するレジスト膜形成工程（ステップ５２１）と、形成されたレジスト膜を選択的に露光する露光工程（ステップ５２２）と、露光されたレジスト膜を現像してパターニングする現像工程（ステップ５２３）と、半導体積層ウエハおよび半導体積層ウエハ上にパターニングされたレジスト膜の上にＩＺＯ等からなる透明導電層を積層する透明導電層積層工程（ステップ５２４）と、半導体積層ウエハ上にパターニングされたレジスト膜およびレジスト膜の上に積層された透明導電層を剥離するレジスト剥離工程（ステップ５２５）とを有している。これにより、半導体積層ウエハのｐ型半導体層１６０の上には、碁盤目状に複数の透明電極１７０が形成されることになる。

さらにまた、ステップ５３の取り出し電極形成工程は、透明電極１７０までが形成された半導体積層ウエハの上にレジスト膜を形成するレジスト膜形成工程（ステップ５３１）と、形成されたレジスト膜を選択的に露光する露光工程（ステップ５３２）と、露光されたレジスト膜を現像してパターニングする現像工程（ステップ５３３）と、半導体積層ウエハおよび半導体積層ウエハ上にパターニングされたレジスト膜の上に各種金属からなる電極金属層を積層する電極金属層積層工程（ステップ５３４）と、半導体積層ウエハ上にパターニングされたレジスト膜およびレジスト膜の上に積層された電極金属層を剥離するレジスト剥離工程（ステップ５３５）とを有している。これにより、半導体積層ウエハの各透明電極１７０の上にはｐ側電極３００が、半導体積層ウエハの各半導体層露出面１４０ｃの上にはｎ側電極４００が、それぞれ形成されることになる。

このように、電極形成工程では、半導体層露出面形成工程、透明電極形成工程および取り出し電極形成工程において、それぞれフォトリソグラフィプロセスが用いられている。なお、ステップ５１２、ステップ５２２およびステップ５３２で実行される露光工程の詳細については後述する。

（保護層形成工程）
図８（ａ）は図４のステップ６０に示す保護層形成工程の一例を説明するためのフローチャートである。
本実施の形態の保護層形成工程は、ｐ電極３００およびｎ電極４００までが形成された積層半導体ウエハの上にレジスト膜を形成するレジスト膜形成工程（ステップ６１）と、形成されたレジスト膜を選択的に露光する露光工程（ステップ６２）と、露光されたレジスト膜を現像してパターニングする現像工程（ステップ６３）と、半導体積層ウエハおよび半導体積層ウエハ上にパターニングされたレジスト膜の上に例えばＳｉＯ₂からなる保護層を積層する保護層積層工程（ステップ６４）と、半導体積層ウエハ上にパターニングされたレジスト膜およびレジスト膜の上に積層された保護層を剥離するレジスト剥離工程（ステップ６５）とを有している。これにより、ｐ側電極３００のｐ側接続面３０１およびｎ側電極４００のｎ側接続面４０１を露出させるように、保護層１８０が形成されることになる。

このように、保護層形成工程においても、フォトリソグラフィプロセスが用いられている。なお、ステップ６２で実行される露光工程の詳細については後述する。

（分離工程）
図８（ｂ）は図４のステップ７０に示す分離工程の一例を説明するためのフローチャートである。
本実施の形態の分離工程は、保護層１８０までが形成された半導体積層ウエハの基板１１０側に、粘着性を有する保持フィルム（図示せず）を貼り付ける保持フィルム貼着工程（ステップ７１）と、保持フィルムが貼り付けられた半導体積層ウエハに対し、保持フィルムの貼り付け面の裏側すなわちＩＩＩ族窒化物半導体層の形成面側から、各半導体発光素子５０の間に割溝を形成する割溝形成工程（ステップ７２）と、割溝が形成された半導体積層ウエハに力を加えることにより、１枚の半導体積層ウエハに形成された複数の半導体発光素子５０を個片に分割するウエハ分割工程（ステップ７３）とを有している。
ここで、ステップ７２の割溝工程では、機械的に割溝を形成してもよいし、また、例えばレーザ照射を行うことによって割溝を形成してもよい。また、割溝形成工程において、割溝は、半導体積層ウエハを貫通しないように形成することが望ましい。
以上の各工程を経て、図１および図２に示す半導体発光素子５０が得られる。

（ステッパーの装置構成）
図９は、上記基板加工工程（図５参照）、上記電極形成工程（図７参照）、上記保護層形成工程（図８参照）のそれぞれの露光工程において用いられる露光装置１の概略構成の一例を示す図である。この露光装置１は、ステップ・アンド・リピート方式を採用した所謂『ステッパー』と呼ばれるものである。また、この露光装置１は、レジストパターンを形成するためのレチクルを複数枚搭載できるようになっており、一連の露光工程（ステップ・アンド・リピート）の最中に、使用するレチクルを交換できるように構成されている。

この露光装置１は、レチクルＲに形成されたパターンを露光光により露光対象物Ｗに縮小投影露光するものであって、照明光学系２と、露光ステージ３と、レチクルＲを交換するためのレチクルチェンジャー４と、投影光学系５と、露光対象物Ｗを保持して移動するプレートステージ６と、制御装置７とを主体として構成されている。なお、以下の説明においては、投影光学系５の光軸方向をＺ方向とし、このＺ方向に直交して２枚のレチクルＲＡ、ＲＢが配列される方向をＸ方向とし、これらＺ方向、Ｘ方向に直交する方向をＹ方向とする。

照明光学系２は、超高圧水銀ランプ等の光源（図示せず）から出射した光から、露光に必要な波長（ｇ線やｉ線）を選択するとともに、照度が均一化された光によりレチクルＲを重畳的に照明するようになっている。なお、照明光学系２には、光の照明領域を設定するための、例えばＬ字形状をなす一対のブラインド（図示せず）が含まれており、これらのブラインドの開口によって上記照明領域が設定される。これらのブラインドの駆動は、制御装置７によって制御されている。

露光ステージ３は、投影光学系５の光軸とほぼその中心が一致する矩形開口を有しており、図示しない駆動機構を介してＸ、Ｙ、θ（Ｚ軸周りの回転）方向に駆動されるようになっている。この駆動機構は、制御装置７によって制御されている。また、露光ステージ３の下方には、矩形開口の真下に移動してきたレチクルＲを真空吸着により保持する保持機構（図示せず）が設けられており、この保持機構も制御装置７によって制御される。この露光ステージ３の近傍には、バーコートリーダ等、搬送されてきたレチクルＲを判別するための判別装置（図示せず）が設けられている。

レチクルチェンジャー４は、露光ステージ３の下方に配置されＺ方向およびＸ方向に移動自在になっており、駆動機構１２を介して制御装置７によってＺ方向およびＸ方向に駆動される。本実施の形態では、レチクルチェンジャー４として、Ｘ方向に沿って２枚のレチクルＲＡ、ＲＢを搭載可能なものが使用されている。なお、以下の説明においては、第１のレチクルＲＡ、第２のレチクルＲＢとそれぞれ称することにする。

投影光学系５は、レチクルＲの照明領域に存在するパターンの像を露光対象物Ｗ上に結像させるものである。そして、露光対象物Ｗ上に塗布されたレジスト膜（感光剤）が感光することで、露光対象物Ｗ上にパターン像が転写されるようになっている。

プレートステージ６は、露光対象物Ｗを保持するものであって、駆動機構８によってＸＹ座標系上を二次元に移動可能に構成されている。このプレートステージ６上には、不図示の移動鏡がＸ方向およびＹ方向に沿ってそれぞれ設置されている。そして、プレートステージ６の位置（ひいては露光対象物Ｗの位置）は、レーザ干渉計９ａ、９ｂからそれぞれ出射されたレーザ光が移動鏡で反射してレーザ干渉計９ａ、９ｂに入射し、その反射光と入射光との干渉に基づいて正確に計測されるようになっている。これらのレーザ干渉計９ａ、９ｂによる計測結果は、制御装置７に出力される。

また、この露光装置１には、レチクルＲを位置決めする一対のレチクル位置決め系１０と、露光対象物Ｗを位置決めするオフアクシス方式のプレート位置決め系１１とが備えられている。なお、プレート位置決め系１１は、図９中、投影光学系５の−Ｘ側にのみ配置されているが、実際には投影光学系５の＋Ｘ側にも２つ配置されている。これらレチクル位置決め系１０およびプレート位置決め系１１の位置決め方式としては、Ｈｅ−Ｎｅレーザ等を使用するＬＳＡ（Laser Step Alignment）方式およびＬＩＡ（Laser Interferometric Alignment）方式や画像処理を行うＦＩＡ（Field Image Alignment）方式または露光光を使用する露光光アライメント方式を採用することができる。なお、これらレチクル位置決め系１０およびプレート位置決め系１１からの出力信号は、制御装置７によって処理される。

ここで、上述した基板加工工程では、露光対象物Ｗとしてサファイアウエハが用いられる。一方、上述した電極形成工程および保護層形成工程では、露光対象物Ｗとして半導体積層ウエハが用いられる。

（基板加工工程の露光工程）
図１０は基板加工工程の露光工程における露光装置１の動作手順の一例を説明するためのフローチャートである。なお、ここでは、図５のステップ１２に示す露光工程について説明を行う。
また、図１１（ａ）はステップ１２の露光工程において逐次露光されるサファイアウエハＷＡ上の各露光領域（第１露光領域Ａおよび第２露光領域Ｂ）の一例を説明するための図である。さらに、図１１（ｂ）はステップ１４のエッチング工程が完了した際の第１露光領域Ａの構成の一例を説明するための図であり、図１１（ｃ）はステップ１４のエッチング工程が完了した際の第２露光領域Ｂの構成の一例を説明するための図である。

なお、本実施の形態では、図１１（ａ）に示したように、サファイアウエハＷＡの一方の面を正方形状の５７個の領域に分け、露光装置１を用いて各領域に逐次露光を行うものとする。また、図１１（ａ）において、『Ａ』が付された領域は第１露光領域Ａであることを意味し、『Ｂ』が付された領域は第２露光領域Ｂであることを意味する。ここで、図１１（ｂ）に示す第１露光領域Ａは全域にわたって凸部１１５および平面１１６（図３参照）を形成する凸部形成領域ＳＡとなる部位である。これに対し、図１１（ｃ）に示す第２露光領域Ｂは周縁部が凸部形成領域ＳＡとなる一方、その中央部には露光装置１による位置決めのためのマークＭ（より具体的には第１のマークＭ１および第２のマークＭ２）を形成するマーク形成領域ＭＡとなる部位である。なお、本実施の形態では、マーク形成領域ＭＡに被覆層が形成されることになる。さらに、図１１（ａ）に示す括弧内の数字は、各領域に付された領域番号ｎを意味している。

この露光工程では、まず、レジスト膜が形成されたサファイアウエハＷＡを、レジスト膜がＺ方向を向くようにプレートステージ６に装着する（ステップ２０１）。このとき、サファイアウエハＷＡは、プレートステージ６の予め決められた位置に位置決めされる。

次に、制御装置７は、領域番号ｎをｎ＝１に設定する（ステップ２０２）。続いて、制御装置７は、次の露光対象となる第ｎ番目の領域が第１露光領域Ａに設定されているか否かを判断する（ステップ２０３）。

そして、制御装置７は、ステップ２０３において肯定の判断をした場合に、駆動機構１２を介してレチクルチェンジャー４を駆動し、露光ステージ３の下方に第１のレチクルＲＡを配置させる（ステップ２０４）。ただし、ステップ２０３において肯定の判断をした場合であっても、露光ステージ３の下方に既に第１のレチクルＲＡが配置されている場合には、レチクルチェンジャー４の駆動は行わず、そのままとする。一方、制御装置７は、ステップ２０３において否定の判断をした場合に、駆動機構１２を介してレチクルチェンジャー４を駆動し、露光ステージ３の下方に第２のレチクルＲＢを配置させる（ステップ２０５）。ただし、ステップ２０３において否定の判断をした場合であっても、露光ステージ３の下方に既に第２のレチクルＲＢが配置されている場合には、レチクルチェンジャー４の駆動は行わず、そのままとする。

次に、制御装置７は、駆動機構８を介してプレートステージ６をＸ方向およびＹ方向に移動させ、第ｎ番目の領域を投影光学系５の直下の露光位置に配置させる（ステップ２０６）。その後、制御装置７は、照明光学系２から光を出射させることで、第１のレチクルＲＡまたは第２のレチクルＲＢと投影光学系５とを介して第ｎ番目の領域に照射させ、第ｎ番目の領域に形成されたレジスト層を露光する（ステップ２０７）。

第ｎ番目の領域に対する露光が終了すると、制御装置７は、領域番号ｎが領域の総数Ｎ（この例ではＮ＝５７）に到達したか否か、換言すれば、サファイアウエハＷＡ上の５７個の領域（全領域）に対する露光が完了したか否かを判断する（ステップ２０９）。

そして、制御装置７は、ステップ２０８において否定の判断をした場合に、領域番号ｎを１つ増加させ（ステップ２０９）、ステップ２０３に戻って次の領域に対する露光動作を実行する。一方、制御装置７は、ステップ２０８において肯定の判断をした場合に、このサファイアウエハＷＡに対する一連の露光動作を完了する。なお、露光動作が完了した後、露光済みのレジスト膜が形成されたサファイアウエハＷＡは、プレートステージ６から取り外される。

本実施の形態では、図１１（ａ）に示したように、１枚のサファイアウエハＷＡの面が５７個の領域に分割されており、これらのうちの２箇所が第２露光領域Ｂとされ、残りの５５箇所は第１露光領域Ａとされる。ここで、マーク形成領域ＭＡを含む第２露光領域Ｂの配置については、少なくとも複数箇所に設けられるものであれば、これらの相対的な位置関係については適宜設計変更して差し支えない。

図１２は、本実施の形態においてサファイアウエハＷＡに設けられるマークＭの構成の一例を説明するための図である。本実施の形態のマークＭは、Ｘ方向に伸びて形成される第１のマークＭ１とＹ方向に伸びて形成される第２のマークＭ２とを有している。

これらのうち、第１のマークＭ１は、マーク形成領域ＭＡ（図１１（ｃ）参照）に対し一段掘り下げて形成される長方形状の第１のマーク基部Ｍ１ａと、第１のマーク基部Ｍ１ａの底部からさらに掘り下げて形成される複数の第１のマーク本体部Ｍ１ｂとを備えている。ここで、第１のマーク基部Ｍ１ａはＹ方向長さに比べてＸ方向長さが大きく設定されている。また、複数の第１のマーク本体部Ｍ１ｂは、Ｘ方向に沿って１０個以上（この例では１２個）並べられ、Ｙ方向に３列に並べて形成されている。

一方、第２のマークＭ２は、マーク形成領域ＭＡ（図１１（ｃ）参照）に対し一段掘り下げて形成される長方形状の第２のマーク基部Ｍ２ａと、第２のマーク基部Ｍ２ａの底部からさらに掘り下げて形成される複数の第２のマーク本体部Ｍ２ｂとを備えている。ここで、第２のマーク基部Ｍ２ａはＸ方向長さに比べてＹ方向長さが大きく設定されている。また、複数の第２のマーク本体部Ｍ２ｂは、Ｙ方向に沿って１０個以上（この例では１２個）並べられ、Ｘ方向に３列に並べて形成されている。

（電極形成工程の露光工程）
図１３は電極形成工程の露光工程における露光装置１の動作手順の一例を説明するためのフローチャートである。なお、ここでは、図７のステップ５３２に示す露光工程について説明を行うが、図７のステップ５１２およびステップ５２２に付いても同様である。
また、図１４（ａ）はステップ５３２の露光工程において逐次露光される半導体積層ウエハＷＢ上の各露光領域（第１露光領域Ａおよび第２露光領域Ｂ）の一例を説明するための図である。なお、この例では、図１１（ａ）に示すサファイアウエハＷＡに対し電極形成を行っているものとする。さらに、図１４（ｂ）はステップ５３５のレジスト剥離工程が完了した際の第１露光領域Ａの構成の一例を説明するための図であり、図１４（ｃ）はステップ５３５のレジスト剥離工程が完了した際の第２露光領域Ｂの構成の一例を説明するための図である。
なお、電極形成工程の露光工程においては、基板加工工程の露光工程とは異なり、１枚のレチクルＲのみを使用する。したがって、使用するレチクルＲは、既に露光ステージ３の下方に配置されている。

この露光工程では、まず、レジスト膜が形成された半導体積層ウエハＷＢを、レジスト膜がＺ方向を向くようにプレートステージ６に装着する（ステップ３０１）。このとき、半導体積層ウエハＷＢは、プレートステージ６の予め決められた位置に位置決めされる。

次に、制御装置７は、駆動機構８を介してプレートステージ６をＸ方向およびＹ方向に移動させながら、プレート位置決め系１１を用いて、半導体積層ウエハＷＢの２箇所に形成されたマークＭの位置の検出を行う（ステップ３０２）。そして、制御装置７は、２つの第１のマークＭ１から積層半導体ウエハＷＢにおける５７個（ｎ＝１〜５７）の領域のそれぞれのＸ方向位置を算出し、且つ、２つの第２のマークＭ２から積層半導体ウエハＷＢにおける５７個の領域のそれぞれのＹ方向位置を算出する（ステップ３０３）。

続いて、制御装置７は、領域番号ｎを１に設定する（ステップ３０４）。そして、制御装置７は、駆動機構８を介してプレートステージ６をＸ方向およびＹ方向に移動させ、ステップ３０３で算出された位置情報に基づき、第ｎ番目の領域を投影光学系の直下の露光位置に配置させる（ステップ３０５）。その後、制御装置７は、照明光学系２から光を出射させることで、レチクルＲと投影光学系５とを介して第ｎ番目の領域に照射させ、第ｎ番目の領域に形成されたレジスト層を露光する（ステップ３０６）。

第ｎ番目の領域に対する露光が終了すると、制御装置７は、領域番号ｎが領域の総数Ｎ（この例ではＮ＝５７）に到達したか否か、換言すれば、半導体積層ウエハＷＢ上の５７個の領域（全領域）に対する露光が完了したか否かを判断する（ステップ３０７）。

そして、制御装置７は、ステップ３０７において否定の判断をした場合に、領域番号ｎを１つ増加させ（ステップ３０８）、ステップ３０５に戻って半導体積層ウエハＷＢ上の次の領域に対する露光動作を実行する。なお、次の領域の位置決めも、ステップ３０３で算出された位置情報に基づいてなされる。一方、制御装置７は、ステップ３０７において肯定の判断をした場合に、この半導体積層ウエハＷＢに対する一連の露光動作を完了する。なお、露光動作が完了した後、露光済みのレジスト膜が形成された半導体積層ウエハＷＢは、プレートステージ６から取り外される。
なお、ステップ５１２の露光工程およびステップ５２２の露光工程についても、上述したステップ５３２の露光工程と同様、半導体積層ウエハＷＢに形成されたマークＭの読み取り結果に基づいて各領域に対する位置決めがなされる。

本実施の形態では、ステップ１０の基板加工工程において、ステップ・アンド・リピート方式にてサファイアウエハＷＡ上のレジスト層の各領域の露光（ステップ１２）を行い、現像（ステップ１３）を行った後エッチング（ステップ１４）を施すことによって凸部１１５および平面１１６の形成を行っている。このとき、現像工程では、本来、後に平面１１６となる部位を露出させる一方、凸部１１５となる部位をレジスト層で覆うようにするのであるが、各領域の周縁部すなわち隣接する他の領域との境界部については、現像が不十分となってレジスト層が多く残ってしまうことがある。このような事態が生じると、次のエッチング工程において、各領域の周縁部が平面１１６よりも若干高くなってしまうといった現象が発生する。そして、このような状態で、例えば隣接する２つの領域を跨ぐように１つの半導体発光素子５０の電極を形成した場合には、半導体発光素子５０の上面側に筋状の凸部が形成されてしまうことになり、他の部位に形成されたものとは構造が変わってしまい、見栄えも悪くなってしまう。

これに対し、本実施の形態では、基板加工工程においてサファイアウエハＷＡの第２露光領域ＢにマークＭを形成しておき、その後の電極形成工程において、このサファイアウエハＷＡに各種半導体層を積層してなる半導体積層ウエハＷＢからマークＭを読み取り、マークＭの読み取り結果から、各露光工程（図７に示すステップ５１２、ステップ５２２、ステップ５３２）での個々の露光領域の位置決めを行っている。

このため、本実施の形態では、例えば図１４（ｂ）に示す第１露光領域Ａでは、第１露光領域Ａの範囲内に複数の電極の形成が行われる。換言すれば、本実施の形態では、隣接する２つの第１露光領域Ａを跨がないように、１つの半導体発光素子５０に対応する電極の形成が行われる。したがって、得られる半導体発光素子５０の上面に筋状の凸部が形成されにくくなり、外観不良の発生率を低減すること、換言すれば、１枚のサファイアウエハＷＡから得られる半導体発光素子５０の収率を向上させることができる。

また、本実施の形態では、位置決めのためのマークＭを形成する第２露光領域Ｂの周縁部も凸部形成領域ＳＡとするようにしたので、この部位からも半導体発光素子５０を得ることができ、さらに収率を向上させることができる。ここで、本実施の形態では、例えば図１４（ｃ）にも示したように、マークＭを構成する第１のマークＭ１および第２のマークＭ２のそれぞれの大きさを、１つの半導体発光素子５０の大きさの範囲内に収めるようにしたので、第２露光領域Ｂに占める凸部形成領域ＳＡの割合を高めることができる。

さらに、本実施の形態では、サファイアウエハＷＡに形成したマークＭを被覆層にて覆うとともに、電極形成工程の前にマークＭの上に積層された半導体層を除去するようにしたので、電極形成工程において露光装置１によるマークＭの検出を容易なものとすることができ、各領域の位置決め精度を向上させることができる。

なお、上述したステップ７０の分離工程のうち、ステップ７２の割溝形成工程では、各半導体発光素子５０の間に割溝を形成するのであるが、このときも各半導体発光素子５０の位置を把握することが要求される。そこで、割溝形成工程においても半導体積層ウエハＷＢに形成されたマークＭを利用して位置決めを行うことが好ましい。このようにすることで、割溝形成工程用に別個に目印を形成する必要がなくなる。

＜実施の形態２＞
本実施の形態は、実施の形態１とほぼ同様であるが、実施の形態１ではマークＭを凹凸で構成していたのに対し、本実施の形態ではマークＭを基板１１０とは異なる材料で構成するようにしたものである。なお、本実施の形態において、実施の形態１と同様のものについては、同じ符号を付してその詳細な説明を省略する。

図１５は、実施の形態２における半導体発光素子５０の製造方法の手順の一例を示すフローチャートである。なお、本実施の形態でも、実施の形態１と同様に、１枚の基板１１０の上に複数個分の半導体発光素子５０の構造を形成した後、１枚の基板１１０上の複数の半導体発光素子５０を個片に分割する製造方法を採用している。

本実施の形態の製造方法は、サファイアウエハからなる基板１１０に加工を施す基板加工工程（ステップ１０ｘ）と、加工がなされた基板に対して中間層１２０、下地層１３０およびｎ型半導体層１４０を構成するｎコンタクト層１４０ａを順次形成する第１半導体層形成工程（ステップ２０）と、ｎコンタクト層１４０ａ上にｎクラッド層１４０ｂ、発光層１５０、ｐ型半導体層１６０（ｐクラッド層１６０ａおよびｐコンタクト層１６０ｂ）を順次形成する第２半導体層形成工程（ステップ３０）とを有している。また、本実施の形態の製造方法は、基板１１０に形成された積層半導体層１００に対し、マークを参照しながら透明電極１７０、ｐ側電極３００およびｎ側電極４００を形成する電極形成工程（ステップ５０）と、各種電極が形成された積層半導体層１００の上に保護層１８０を形成する保護層形成工程（ステップ６０）と、１枚の基板１１０上に形成された複数の半導体発光素子５０を個片に分離する分離工程（ステップ７０）とを備えている。すなわち、本実施の形態では、基板加工工程の内容が実施の形態１とは異なっており、また、基板加工工程の内容が変わったのに伴って被覆層除去工程が不要となっている点が実施の形態１とは異なっている。なお、第１半導体層形成工程、第２半導体層形成工程、電極形成工程、保護層形成工程および分離工程の内容は実施の形態１と同じであるので、その詳細な説明を省略する。

（基板加工工程）
図１６は、図１５のステップ１０ｘに示す基板加工工程の一例を説明するためのフローチャートである。
本実施の形態の基板加工工程は、サファイアからなる基板１１０に、後段の各露光工程（フォトリソグラフィ）において位置決めの目印となるマークＭを金属層にて形成するマーク形成工程（ステップ１０ｘａ）と、マークＭが形成された基板１１０に、図３に示す平面１１６および複数の凸部１１５からなる凹凸を形成する凹凸形成工程（ステップ１０ｘｂ）とを備えている。

また、ステップ１０ｘａのマーク形成工程は、少なくとも一方の面が平坦面とされたサファイアウエハの一方の面にレジスト膜を形成するレジスト膜形成工程（ステップ１０１）と、形成されたレジスト膜を選択的に露光する露光工程（ステップ１０２）と、露光されたレジスト膜を現像してパターニングする現像工程（ステップ１０３）と、サファイアウエハおよびサファイアウエハ上にパターニングされたレジスト膜の上にマークＭとなる金属層を積層するマーク金属層形成工程（ステップ１０４）と、サファイアウエハ上にパターニングされたレジスト膜およびレジスト膜の上に積層されたマーク金属層を剥離するレジスト剥離工程（ステップ１０５）とを有している。

一方、ステップ１０ｘｂの凹凸形成工程は、一部にマークＭが形成されたサファイアウエハの一方の面にレジスト膜を形成するレジスト膜形成工程（ステップ１０６）と、形成されたレジスト膜を選択的に露光する露光工程（ステップ１０７）と、露光されたレジスト膜を現像してパターニングする現像工程（ステップ１０８）と、パターニングされたレジスト膜を利用してサファイア基板の一部を選択的に掘り込むことで、サファイア基板の一方の面に平面１１６および複数の凸部１１５からなる凹凸を形成するエッチング工程（ステップ１０９）とを有している。なお、エッチング工程の後、必要に応じて、サファイアウエハ上に残存するレジストを剥離するレジスト剥離工程を実施することができる。
以上の工程を経て、一方の面に平面１１６および複数の凸部１１５からなる凹凸とマークＭとしての金属層とが形成されたサファイアウエハが得られる。なお、本実施の形態では、マークＭの上に被覆層を形成していない。

本実施の形態では、図１２に示す第１のマークＭ１における第１のマーク本体部Ｍ１ｂおよび第２のマークＭにおける第２のマーク本体部Ｍ２ｂが、ともに金属層で構成されている。ここで、金属層は、例えばＰｔ、Ｃｒ、Ｔｉ、Ａｕ等、露光装置１のプレート位置決め系１１で用いられる光の波長に対する反射率が高い材料で構成される。

本実施の形態においても、基板加工工程においてサファイアウエハＷＡの第２露光領域ＢにマークＭを形成しておき、その後の電極形成工程において、このサファイアウエハＷＡに各種半導体層を積層してなる半導体積層ウエハＷＢからマークＭを読み取り、マークＭの読み取り結果から、各露光工程（図７に示すステップ５１２、ステップ５２２、ステップ５３２）での個々の露光領域の位置決めを行う。

このため、本実施の形態においても、実施の形態１と同様、隣接する２つの第１露光領域Ａを跨がないように、１つの半導体発光素子５０に対応する電極の形成を行うことが可能となる。その結果、実施の形態１と同じ効果が得られる。

ここで、本実施の形態では、実施の形態１とは異なり、サファイアウエハＷＢ上の凹凸ではなく金属層でマークＭを形成するようにしたので、マークＭの上の半導体層を除去しなくても、マークＭの位置検出を容易に行うことが可能になる。したがって、被覆層の形成および除去が不要となる分、工程数を減らすことができる。

なお、実施の形態１、２では、図９に示す露光装置１を用いて、基板加工工程の露光工程および電極形成工程における露光工程を実行する場合を例に説明を行ったが、これに限られるものではなく、各露光工程において異なる露光装置を用いるようにしてもかまわない。

また、実施の形態１、２では、基板加工工程の露光工程における領域の大きさと電極形成工程における領域の大きさとを同じにしていたが、これに限られるものではない。例えば基板加工工程の露光工程での領域の大きさに対する電極形成工程での領域の大きさを１／Ｘ（Ｘは２以上の整数）とし、基板加工工程の露光工程における領域の範囲内に、電極形成工程における領域を複数設定するようにしてもかまわない。

１…露光装置、５０…半導体発光素子、１１０…基板、１１５…凸部、１１６…平面、１２０…中間層、１３０…下地層、１４０…ｎ型半導体層、１５０…発光層、１６０…ｐ型半導体層、１７０…透明電極、１８０…保護層、３００…ｐ側電極、４００…ｎ側電極、Ａ…第１露光領域、Ｂ…第２露光領域、ＳＡ…凸部形成領域、ＭＡ…マーク形成領域、Ｍ１…第１のマーク、Ｍ２…第２のマーク

Claims (6)

1. 基板の一方の面を複数の領域に分け、逐次露光方式を用いて当該一方の面に当該領域毎に凹凸パターンを形成するとともに、当該一方の面にマークを形成する基板作成工程と、
   前記凹凸パターンおよび前記マークが形成された前記基板の前記一方の面に、ＩＩＩ族窒化物半導体を含み第１の導電型を有する第１の半導体層、ＩＩＩ族窒化物半導体を含み通電により発光する発光層、およびＩＩＩ族窒化物半導体を含み当該第１の導電型とは異なる第２の導電型を有する第２の半導体層を順次積層する半導体層積層工程と、
   前記マークを読み取ることによって前記基板の前記一方の面における複数の前記領域の位置を把握し、把握した複数の当該領域の位置に基づいて、逐次露光方式を用いて複数の当該領域に対し当該領域毎に前記第１の半導体層と電気的に接続される第１の電極および前記第２の半導体層と電気的に接続される第２の電極を形成する電極形成工程と
   を含む半導体発光素子の製造方法。
2. 前記電極形成工程では、前記基板の前記一方の面において隣接する２つの前記領域を跨がないように、１つの半導体発光素子に対応する前記第１の電極および前記第２の電極を形成することを特徴とする請求項１記載の半導体発光素子の製造方法。
3. 前記基板作成工程では、前記凹凸パターンとは異なる凹凸形状にて前記マークを形成することを特徴とする請求項１または２記載の半導体発光素子の製造方法。
4. 前記基板作成工程と前記半導体層積層工程との間において、前記基板の前記一方の面に形成された前記マークを保護するために覆う被覆層を形成する被覆層形成工程と、
   前記半導体層積層工程と前記電極形成工程との間において、前記被覆層の上に形成された前記第１の半導体層、前記発光層および前記第２の半導体層を除去する除去工程と
   をさらに含むことを特徴とする請求項３記載の半導体発光素子の製造方法。
5. 前記基板作成工程では、前記基板とは異なる材料にて前記マークを形成することを特徴とする請求項１または２記載の半導体発光素子の製造方法。
6. 前記電極形成工程では、前記基板の一方の面における複数の前記領域のそれぞれに対し、複数の半導体発光素子に対応する前記第１の電極および前記第２の電極を形成し、
   前記電極形成工程の後に、前記マークを読み取ることによって前記基板の前記一方の面における複数の前記領域の位置を把握し、把握した当該複数の領域の位置に基づいて、複数の半導体発光素子を個片に分離する分離工程をさらに含むこと
   を特徴とする請求項１乃至５のいずれか１項記載の半導体発光素子の製造方法。

Images