JP2006332267A - 発光装置、発光装置の製造方法および窒化物半導体基板 - Google Patents

発光装置、発光装置の製造方法および窒化物半導体基板 Download PDF

Info

Publication number
JP2006332267A
JP2006332267A JP2005152728A JP2005152728A JP2006332267A JP 2006332267 A JP2006332267 A JP 2006332267A JP 2005152728 A JP2005152728 A JP 2005152728A JP 2005152728 A JP2005152728 A JP 2005152728A JP 2006332267 A JP2006332267 A JP 2006332267A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
main surface
layer
emitting device
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005152728A
Other languages
English (en)
Inventor
Yoichi Nagai
陽一 永井
Koji Katayama
浩二 片山
Takao Nakamura
孝夫 中村
Koji Uematsu
康二 上松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2005152728A priority Critical patent/JP2006332267A/ja
Publication of JP2006332267A publication Critical patent/JP2006332267A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

【課題】 製造コストを増大させることなく光の取出し効率を安定して向上させることが可能な発光装置、当該発光装置の製造方法および当該発光装置の製造に用いることができる窒化物半導体基板を提供する。
【解決手段】 発光装置は、GaN基板1と、GaN基板1の第1の主表面の側に、n型AlxGa1-xN層3と、GaN基板1から見てn型AlxGa1-xより遠くに位置するp型AlxGa1-xN層5と、n型AlxGa1-xおよびp型AlxGa1-xN層5の間に位置する量子井戸(MQW:Multi-Quantum Well)4とを備えた発光装置である。発光装置は、p型AlxGa1-xN層5の側をダウン実装し、GaN基板1の第1の主表面と反対側の主表面である第2の主表面1aから光を放出する。また、GaN基板1の第2の主表面1a上に、GaNを成長させることにより選択成長凸部36が形成されている。
【選択図】 図1

Description

本発明は、発光装置、発光装置の製造方法および窒化物半導体基板に関し、より具体的には窒化物半導体から形成される発光装置、発光装置の製造方法および窒化物半導体基板に関するものである。なお、本発明における発光装置とは、窒化物半導体基板とその上に積層された半導体層とを主体に形成される半導体素子または半導体チップのみを指す場合もあるし、また、半導体チップが実装部品に搭載され樹脂封止されたデバイスのみを指す場合もある。さらに、両方の意味に用いられる場合もある。また、半導体チップを単にチップと呼ぶ場合がある。また、チップのうち基板とその上に形成されたエピタキシャル層とを、単に基板と呼ぶ場合がある。
白色発光ダイオード(LED:Light Emitting Diode)は、今のところ携帯情報端末などの小型電子機器の照明に盛んに用いられているが、今後、大きな空間または大面積の照明に用いられる可能性を秘めている。大空間、大面積の照明に用いられるためには、LEDの光の出力を大きくする必要がある。
このようにLEDの光の出力を大きくするための方策の1つとして、LEDの内部で発生した光を効率的に外部に出力させること、すなわち光の取出し効率の向上が上げられる。このような光の取出し効率を向上させる技術として、従来、LEDを構成する基板であって、サファイアなどからなるベース基板上に窒化物半導体層を成長させ、当該成長した窒化物半導体層からベース基板を除去することにより得られる上記窒化物半導体層からなる窒化物半導体基板の表面に、ウェットエッチング、ドライエッチング、研磨加工などを用いて凹凸を形成することが提案されている(たとえば、特許文献1参照)。特許文献1では、上記のような凹凸を形成することにより、窒化物半導体基板内での多重反射による光の干渉を抑えることができるので、光の取出し効率を向上させることができるとしている。
特開2003−69075号公報
しかし、上述した特許文献1に記載された技術では、ウェットエッチングなどを利用して凹凸を形成するため、当該凹凸のサイズや形状を正確に制御することが困難であった。そのため、凹凸のサイズや形状にばらつきが生じることにより、光の取出し効率がばらつくという問題の発生が考えられる。
また、上記特許文献1では、サファイアなどからなるベース基板上に積層された窒化物半導体層(GaN層)からなる基板の表面に、エッチングなどを用いて凹凸を形成しているので、形成される凹凸のサイズが積層された窒化物半導体層の厚みに制限される。つまり、よりサイズの大きな凹凸を形成するためには、窒化物半導体層を十分厚く積層する必要があるが、このように厚く窒化物半導体層を積層するためには積層工程の処理時間が長くなり、結果的に発光装置の製造コストが増大することになる。
この発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、製造コストを増大させることなく光の取出し効率を安定して向上させることが可能な発光装置、当該発光装置の製造方法および当該発光装置の製造に用いることができる窒化物半導体基板を提供することである。
この発明に従った発光装置は、窒化物半導体基板と、窒化物半導体基板の第1の主表面の側に、n型窒化物半導体層と、窒化物半導体基板から見てn型窒化物半導体層より遠くに位置するp型窒化物半導体層と、n型窒化物半導体層およびp型窒化物半導体層の間に位置する発光層とを備えた発光装置である。発光装置は、p型窒化物半導体層の側をダウン実装し、窒化物半導体基板の第1の主表面と反対側の主表面である第2の主表面から光を放出する。また、窒化物半導体基板の第2の主表面上に、窒化物半導体を成長させることにより凸部が形成されている。
このようにすれば、窒化物半導体基板の光の出射面である第2の主表面1aに凸部を形成するので、窒化物半導体基板の第2の主表面1aから外部へ出射する光が第2の主表面1a表面(窒化物半導体基板と外部との境界部)において全反射することを抑制することができる。このため、第2の主表面1aから外部へ向かう光を効率的に取出すことができる。この結果、凸部が形成されていない場合や、単純にKOH溶液などを用いて第2の主表面を非鏡面化した場合、さらには第2の主表面にダイシングなどを用いて溝を形成した場合より、発光装置における光の利用効率を向上させることができる。
この発明に従った発光装置の製造方法は、窒化物半導体基板を備える発光装置の製造方法であって、窒化物半導体基板を準備する工程と、マスク材形成工程と、凸部形成工程とを備える。マスク材形成工程では、窒化物半導体基板において発光層が形成される側である第1の主表面と反対側の第2の主表面上に、開口部が形成されたマスク材を形成する。凸部形成工程では、マスク材の開口部において、第2の主表面上に窒化物半導体を成長させることにより凸部を形成する。
この場合、本発明による発光装置を得ることができる。また、マスク材の開口部の配置やサイズ、形状を任意に変更することにより、凸部の配置、サイズや形状を任意に決定できる。
この発明に従った窒化物半導体基板は、1つの主表面に窒化物半導体を成長させることにより凸部が形成されている。この場合、当該窒化物半導体基板(GaN基板1)を発光装置の製造に用いて、当該凸部36が形成された面を発光装置の光の取出し面とすれば、凸部36が形成されていない基板を用いる場合より、光の取出し効率の高い発光装置を製造できる。
この発明によれば、製造コストを増大させることなく、窒化物半導体基板を用いた発光装置における光の取出し効率を向上させることができる。
以下図面に基づいて、本発明の実施の形態および実施例について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
(実施の形態1)
図1は、本発明に従った発光装置としてのLEDの実施の形態1を示す図である。図2は、図1に示したLEDを構成するチップの平面模式図である。図3は、図2に示したチップにおいて、選択成長によって凸部が形成された領域30の拡大模式図である。図4は、図3の線分IV−IVにおける断面模式図である。図5は、図1のLEDの発光層を含む積層構造を示す図である。図1〜図5を参照して、本発明によるLEDの実施の形態1を説明する。
図1に示すように、GaN基板1の第1の主表面の側に後で詳細に説明する発光層などを含む積層構造が形成されている。また当該積層構造にはp電極12が設けられている。本実施の形態では、このp電極12が導電性接着剤14によってリードフレームマウント部21aにダウン実装されている。
GaN基板1の第2の主表面1aは、発光層で発光した光を放出する面である。当該第2の主表面1aには、n電極11が設けられている。このGaN基板1の第2の主表面1aは、図2に示すように、第2の主表面1aの中央部においてn電極11が形成された領域と、当該n電極11を囲むように配置された選択成長による凸部が形成された領域30と、当該領域30を囲むように配置された外周領域31とを含んでいる。
次に、第2の主表面1aの断面構造について説明する。上述した第2の主表面1aの表面層には、図1からもわかるように緩衝層33が形成されている。この緩衝層33上に、所定の形状の選択成長凸部36(図3参照)(以下、凸部36とも言う)を形成するため、開口パターン37(図4参照)が形成されたマスク35が配置されている。このマスク35に形成された開口パターン37は、その平面形状が図3に示した選択成長凸部36の平面形状と相似形状となっている。すなわち図3および図4に示したマスク35においては、開口パターン37の平面形状は六角形状となっている。また、選択成長凸部36の平面形状も、図3に示すように六角形状となっている。選択成長凸部36は、開口パターン37の内部を充填する基部と、当該基部に接続され、マスク35上における形状が六角錘状の突出部とからなる。基部の平面形状は開口パターン37の平面形状と同じ六角形状である。また、突出部の底部の平面形状も、開口パターン37の平面形状と相似形である六角形状である。図4に示すように、突出部の底部における外周部は、部分的にマスク35の上部表面上に乗り上げた状態になっている。つまり、突出部は、開口パターン37上から開口パターン37の周囲のマスク35上にまで延在している。このような選択成長凸部36が複数形成されているので、GaN基板1の第2の主表面1aにおける光の全反射が抑制される。この結果、第2の主表面1aからの光の取出し効率を向上させることができる(光出力を向上させることができる)。
また、第2の主表面1aのほぼ中央部に配置されたn電極11は、上述した緩衝層33上に形成された電極用の選択成長凸部32上に配置されている。電極用の選択成長凸部32は、図2および図3から分かるように、その頂部が平坦な円錐形状である。電極用の選択成長凸部32の平坦な頂部上に、n電極11が配置されている。なお、n電極11に被覆されていない部分の比率(開口率)を大きく取ることが重要である。開口率を大きくすれば、n電極11によって遮られる光が減り、光を外に放出する放出効率を高めることができる。また、図1および図2に示した外周領域31は、その表面がマスク35により覆われていてもよいが、マスク35が存在せず、電極用の選択成長凸部32と同様のGaNが選択成長することにより形成された凸部が配置されていてもよい。
図1に示すように、n電極11はワイヤ13によりリードフレームのリード部21bと電気的に接続されている。ワイヤ13および上記した接続構造は、封止部材としてのエポキシ系樹脂15により封止されている。上記の構成のうち、GaN基板1からp電極12に至る間の積層構造が拡大されて図5に示されている。なお、図5では、図1における積層構造が上下逆に表示されている。
図5を参照して、GaN基板1の上にn型GaNエピタキシャル層2が位置し、その上にn型AlxGa1-xN層3が形成されている。その上にAlxGa1-xN層とAlxInyGa1-x-yN層とからなる量子井戸(MQW:Multi-Quantum Well)4が形成されている。その量子井戸4をn型AlxGa1-xN層3と挟むようにp型AlxGa1-xN層5が配置されている。また、p型AlxGa1-xN層5の上にp型GaN層6が配置されている。上記の構造においては、量子井戸4において発光する。また、図1に示すように、p型GaN層6の上に、p電極12がp型GaN層6の上部表面の全面を被覆するように形成され、ダウン実装される。
次に、図6〜図10を参照して、図1〜図5に示したLEDの製造方法について簡単に説明する。図6は、図1〜図5に示したLEDの製造方法を示すフローチャートである。図7は、図6に示したマスク層形成工程を説明するための平面模式図である。図8は、図7に示したマスク層の拡大平面模式図である。図9は、図8の線分IX−IXにおける断面模式図である。図10は、図5に示した構造のチップをウェハから採取するときのウェハの状態を示す図である。
図6に示すように、図1〜図5に示したLEDの製造方法では、まず基板準備工程(S10)を実施する。この基板準備工程(S10)においては、まずGaN基板を準備する。
次に、図6に示すように、緩衝層形成工程(S20)を実施する。具体的には、GaN基板の第2の主表面である裏面のN面に、研磨処理を施すことにより、N面の表面層に緩衝層33として作用する加工変質層を形成した。なお、緩衝層33としては、上述のような加工変質層に代えて、GaN膜をその表面上に成長可能な薄い金属膜をN面上に形成するようにしてもよい。このような緩衝層33を形成することにより、緩衝層33上に表面がGa面となるGaNを選択成長させることができる。
次に、マスク層形成工程(S30)を実施する。具体的には、上述した緩衝層33の表面上に図7〜図9に示したようなマスク35を形成する。なお、GaN基板1のN面上には、図7に示すようにチップ境界50によって区画された1つのチップ領域内において、その中央部に開口部41が形成されるようにマスク形成領域40が配置されている。このマスク形成領域40においては、図8に示すように平面形状が正六角形状の開口パターン37が複数個形成されたマスク35が形成されている。なお、このマスク35を形成する方法としては、蒸着法、フォトリソグラフィ法、リフトオフ法など任意の成膜方法や加工方法を組合せて用いることができる。このようなマスク35における開口パターン37の形状や配置を任意に変更することにより、後述するGaN成長工程(S40)において形成される選択成長凸部36の平面形状や配置を任意に変更できる。
次に、図6に示すように、GaN成長工程(S40)を実施する。具体的には、マスク35に形成された開口パターン37内部において露出している緩衝層33の表面上にHVPE(Hydride Vapor Phase Epitaxy)法により図3および図4に示すようなGaNからなる選択成長凸部36を形成する。なお、このときn電極が形成されるべき領域においても電極用の成長凸部32が形成される。
次に、積層構造形成工程(S50)を実施する。具体的には、GaN基板の第1の主表面上にMOCVD(Metal Organic Chemical Vapor Deposition)などの成膜方法を用いて積層構造(Siドープn型GaN層/クラッド層のSiドープn型Al0.2Ga0.8N層/GaN層とIn0.15Ga0.85N層との2層構造が複数層重ねられたMQW(Multi-Quantum Well)/クラッド層のMgドープp型Al0.2Ga0.8N層/Mgドープp型GaN層)を形成する。
次に、活性化処理工程(S60)を実施する。具体的には、Mgドープp型層の低抵抗化を行なうため、上述したGaN基板に対して活性化処理を行なう。
次に、素子分離溝形成工程(S70)を実施する。具体的には、ウェハを、フォトリソグラフィ技術とRIE(Reactive Ion Etching)により、Mgドープp型層側からSiドープn型層までCl系ガス(塩素系ガス)でエッチングする。このエッチングにより、図10に示すように、素子分離溝25を形成し、素子分離を行なうことができる。
次に、n電極形成工程(S80)を実施する。具体的には、GaN基板の第2の主表面である裏面のN面において、GaN成長工程(S40)において形成された電極用の選択成長凸部32上に、フォトリソグラフィ技術と、蒸着と、リフトオフ法とにより所定の間隔(距離L2)でほぼチップの中心となる位置に平面形状が円形状のn電極11を形成する。n電極11としては、電極用の選択成長凸部32に接して下から順に(Ti層/Al層/Ti層/Au層)という積層構造を形成してもよい。そして、n電極11とGaNからなる電極用の選択成長凸部32との接触抵抗を所定の値とするため、窒素(N2)雰囲気中においてGaN基板を加熱する。
次に、図6に示したp電極形成工程(S90)を実施する。具体的には、積層構造のうちp型GaN層に接して、所定の厚みを有する導電体層をp電極12として形成する。p電極12を構成する導電体層としては、たとえばGaN層に接するように所定の厚みのNi層を形成し、その上に所定の厚みのAu層を全面に形成してもよい。また、この場合p電極とp型GaN層との接触抵抗を所定の値とするため、GaN基板を不活性ガス雰囲気中で加熱処理してもよい。
次に、図6に示すように、チップ化・実装工程(S100)を実施する。具体的には、図7に示したチップ境界50が側面として現われるようにスクライブを行ない、チップ化したものを発光装置とした。そして、図1に示すように、リードフレームのマウント部21aに、上記チップのp型GaN層側が接するように搭載することにより、発光装置を形成した。このとき、マウント部21aに塗布した導電性接着剤14によって発光装置とマウントとを固定するとともに、導通が得られるようにしている。そして、n電極11とリードフレームのリード部21bとをワイヤボンドにより導通させた後、エポキシ系樹脂15により樹脂封止を行なって発光装置をランプ化した。なお、発光装置からの放熱性を良くするため、発光装置のp型GaN層が全面マウント部と接するように搭載してもよい。また、導電性接着剤14は、熱伝導の良いAg系のものを、またリードフレームとして熱伝導の良いCuW系のものを選択してもよい。このようにして、図1〜図5に示した発光装置を得ることができる。
(実施の形態2)
図11は、本発明に従った発光装置としてのLEDの実施の形態2を示す図である。図12は、図11に示したLEDにおいて、GaN基板1のN面における選択成長凸部が形成された領域30の拡大平面模式図である。図13は、図12の線分XIII−XIIIにおける断面模式図である。図11〜図13を参照して本発明によるLEDの実施の形態2を説明する。
図11〜図13に示したLEDは、基本的には図1〜図5に示したLEDと同様の構造を備えるが、GaN基板1のN面(第2の主表面1a)上において、選択成長凸部36を形成するために用いたマスクが除去されている点が異なる。このため、GaN基板1のN面上においては、緩衝層33上に離散的に選択成長凸部36が形成された状態となっている。この選択成長凸部36の間では、緩衝層33の表面が露出した状態となっている。なお、選択成長凸部36の形状は基本的には図1〜図5に示したLEDの選択成長凸部36と同様であって、六角錐状の外観(平面形状が六角形状の基部と、当該基部上に配置された六角錘状の突出部とからなる外観)を有している。また、この選択成長凸部36の上部側表面(傾斜面)は、{1−101}面となっている。このようなLEDによっても、図1〜図5に示したLEDと同様の効果を得ることができる。また、マスク35が除去されているので、第2の主表面1aから出射する光がマスク35により遮られることもない。
図14は、図11〜図13に示したLEDの製造方法を示すフローチャートである。図14を参照して、図11〜図13に示したLEDの製造方法を説明する。
図14からもわかるように、図11〜図13に示したLEDの製造方法は、基本的には図6に示したLEDの製造方法と同様であるが、マスク層除去工程(S210)を備える点が異なる。具体的には、図14に示すように、基板準備工程(S10)、緩衝層形成工程(S20)、マスク層形成工程(S30)、GaN成長工程(S40)を、それぞれ本発明によるLEDの実施の形態1の製造方法と同様に実施する。その後、図14に示すようにマスク層除去工程(S210)を実施する。このマスク層除去工程(S210)においては、たとえばフッ酸系の溶剤を用いてマスク35(図4参照)を溶解除去する。なお、この工程で用いる溶剤は、マスク35を選択的に除去することが可能であればどのような溶剤を用いてもよい。
次に、積層構造形成工程(S50)、活性化処理工程(S60)、素子分離溝形成工程(S70)、n電極形成工程(S80)、p電極形成工程(S90)およびチップ化・実装工程(S100)を実施する。この結果、図11に示すようなLEDを得ることができる。
(実施の形態3)
図15は、本発明に従った発光装置としてのLEDの実施の形態3を示す図である。図16は、図15に示したLEDの選択成長凸部が形成された領域30の拡大平面模式図である。図17は、図16の線分XVII−XVIIにおける断面模式図である。図18は、図17の部分拡大模式図である。図15〜図18を参照して、本発明による発光装置としてのLEDの実施の形態3を説明する。
図15〜図17に示したLEDは、基本的には図1〜図5に示した本発明によるLEDの実施の形態1と同様の構造を備えるが、図1に示したLEDにおけるマスク35が除去されている点、さらに選択成長凸部36の間においてGaN基板1のN面の一部(緩衝層33およびその緩衝層33下に位置するGaN基板1の一部)が除去されることにより溝45が形成されている点が異なる。すなわち、GaN基板1のN面上においては、幅D1の選択成長凸部36の側面と連なるようにその側面が形成される溝45が、複数の選択成長凸部36の間に形成されている。また、異なる観点から言えば、選択成長凸部36を囲むように溝45は形成されている。選択成長凸部36の形状は六角錘になっている。この溝45の上部(緩衝層33の上部表面)における幅D2は、たとえば選択成長凸部36の幅D1と同等にすることができる。また、選択成長凸部36の高さT1と溝45の深さT2とを同等の値とすることもできる。また、この溝45の側壁の表面は、図18に示すように非鏡面化されている。このような構造のLEDによっても、図1〜図5に示したLEDと同様の効果を得ることができる。さらに、溝45の底部から選択成長凸部36の頂部までの距離(つまり、見かけ上の凸部の高さ)を、溝45を形成しない場合より大きくできる。そのため、第2の主表面1aからの光の取出し効率を確実に向上させることができる。
図19は、図15〜図18に示したLEDの製造方法を示すフローチャートである。図20は、図19に示した溝形成工程(S310)の内容をより詳しく説明するためのフローチャートである。図19および図20を参照して、図15〜図18に示したLEDの製造方法を説明する。
図19に示すように、図15〜図18に示したLEDの製造方法は、基本的には図14に示した本発明によるLEDの実施の形態2の製造方法と同様の工程を備えるが、溝形成工程(S310)を備えている点が異なる。具体的には、図14に示した製造方法と同様に、基板準備工程(S10)、緩衝層形成工程(S20)、マスク層形成工程(S30)、GaN成長工程(S40)、マスク層除去工程(S210)、積層構造形成工程(S50)、活性化処理工程(S60)、素子分離溝形成工程(S70)、n電極形成工程(S80)を実施する。その後、図17に示した溝45を形成するための溝形成工程(S310)を実施する。
この溝形成工程(S310)は、具体的には図20に示すような工程を含む。すなわち、溝形成工程(S310)においては、図20に示すような工程が実施される。図20を参照して、溝形成工程では、まず基板の積層構造が形成された面上に保護マスクを形成する工程(S311)が実施される。次に、エッチャントに基板を浸漬する工程(S312)が実施される。この工程(S312)においては、たとえば図21に示すような装置を用いることができる。図21は、エッチャントに基板を浸漬する工程(S312)において用いるエッチング装置を示す模式図である。
図21に示したエッチング装置では、架台84の下部表面にベース板90が配置され、当該ベース板90上に密閉容器87が配置されている。密閉容器87の内部にはたとえばKOH溶液などのアルカリ性のエッチャント88が配置される。当該エッチャント88に上述した基板が浸漬される。そして、密閉容器87の上部開口部を塞ぐように密閉容器蓋86が配置される。密閉容器蓋86上には押え板85が配置される。押え板85を密閉容器87側に押圧するように、架台84の上部に形成された孔を通して押えボルト89が取付けられている。
このような構成のエッチング装置に保持されたエッチャント88に上述した基板を浸漬する。このようにして、エッチャントに基板を浸漬する工程(S312)を実施することができる。
次に、図20に示すように、基板が浸漬されたエッチャントを所定の温度および圧力条件に維持してエッチングを行なう工程(S313)を実施する。具体的には、図21に示したエッチング装置において、基板が浸漬されたエッチャント88を当該エッチング装置の密閉容器87および密閉容器蓋86によって囲まれた空間内に配置し、押えボルト89を密閉容器87側にねじ込むことによりエッチャント88を密閉状態に維持する。なお、密閉容器87および密閉容器蓋86を構成する材料としては、たとえばテフロン(登録商標)などを用いることができる。そして、このようなエッチング装置において、エッチャント88を所定条件で所定時間保持することにより、エッチングを行なう。この結果、エッチャント88によりGaN基板の第2の主表面1aにおいて選択成長凸部36の間で露出していた部分がエッチングされることにより、図17に示した溝45を形成することができる。
次に、洗浄工程(S314)を実施する。具体的には、図21に示したエッチング装置におけるエッチャント88中から基板を取出し、当該基板の表面を純水などの洗浄液で洗浄する。このようにして、溝形成工程(S310)を実施できる。
なお、上記のように溝形成工程(S310)を実施する場合、マスク層除去工程(S210)を実施した後、予め緩衝層33の種類に応じた専用のエッチング液によるエッチングを実施してもよい。このようにすれば、予め選択成長凸部36の間において露出している緩衝層33を除去できる。たとえば、上述のようにたとえばKOH溶液をエッチング液として用いる場合は、緩衝層33とGaN基板とを同時に除去できる。しかし、緩衝層33としてたとえばAu膜をN面上に形成した場合、Au膜はKOH溶液によってはほとんど侵食されない。このため、緩衝層33としてAu膜などを用いる場合には、予め王水など緩衝層33を溶解できるエッチャントによって緩衝層33を除去したあと、KOH溶液によってGaN基板のN面をエッチングすることが好ましい。
そして、溝形成工程(S310)を実施した後、図19に示すように、上述した本発明によるLEDの実施の形態2の製造方法と同様に、p電極形成工程(S90)およびチップ化・実装工程(S100)を実施する。このようにして、図15〜図18に示すLEDを製造することができる。
(実施の形態4)
図22は、本発明に従った発光装置としてのLEDの実施の形態4を示す図である。図23は、図22に示したLEDにおいて、GaN基板の第2の主表面において選択成長凸部が形成された領域30の部分拡大平面模式図である。図24は、図23の線分XXIV−XXIVにおける断面模式図である。図22〜図24を参照して、本発明によるLEDの実施の形態4を説明する。
図22〜図24に示したLEDは、基本的には図1〜図5に示した本発明によるLEDの実施の形態1と同様の構造を備えるが、選択成長凸部36の頂面38が平坦な表面となっている。つまり、図22〜図24に示した選択成長凸部36は、開口パターン37の内部を充填する基部と、当該基部に接続され、マスク35上における形状が平坦な頂面を有する六角錘状の突出部とからなる。基部の平面形状は開口パターン37の平面形状と同じ六角形状である。また、突出部の底部の平面形状および頂面の平面形状も、開口パターン37の平面形状と相似形である六角形状である。図4に示すように、突出部の底部における外周部は、部分的にマスク35の上部表面上に乗り上げた状態になっている。つまり、突出部は、開口パターン37上から開口パターン37の周囲のマスク35上にまで延在している。このような構造であっても、図1〜図5に示したLEDと同様の効果を得ることができる。
図22〜図24に示したLEDの製造方法は、基本的には図6に示した本発明によるLEDの実施の形態1の製造方法と同様であるが、GaN成長工程(S40)においてプロセス条件を変更することにより、平坦な頂面38を有する選択成長凸部36を形成することができる。
(実施の形態5)
図25は、本発明に従った発光装置としてのLEDの実施の形態5を示す図である。図26は、図25に示したLEDのGaN基板の第2の主表面において選択成長凸部が形成された領域30の部分拡大平面模式図である。図27は、図26の線分XXVII−XXVIIにおける断面模式図である。図25〜図27を参照して、本発明によるLEDの実施の形態5を説明する。
図25〜図27に示したLEDは、基本的には図1〜図5に示したLEDと同様の構造を備えるが、選択成長凸部36の形状が異なっている。すなわち、図25〜図27に示したLEDにおいては、GaN基板1のN面上に形成された選択成長凸部36が、三角錐状の外観(開口パターン37の内部を充填する平面形状が正三角形状の基部と、当該基部に接続され、マスク35上における形状が三角錐状の突出部とからなる形状)を有している。すなわち、マスク35に形成された開口パターン37の平面形状が正三角形状であり、この開口パターン37において露出した緩衝層33の表面上に選択的に成長された凸部36は上述のような三角錐状の外観となっている。選択成長凸部36の三角錘状の突出部は、その底部の周辺部がマスク35上に乗り上げている。つまり、選択成長凸部36の突出部の底部は、開口パターン37上からその周囲のマスク35上にまで延在している。このような構造のLEDによっても、図1〜図5に示したLEDと同様の効果を得ることができる。
図25〜図27に示したLEDの製造方法は、基本的には図6に示した本発明によるLEDの実施の形態1の製造方法と同様であるが、マスク層形成工程(S30)においてGaN基板1のN面上に形成するマスク層の形状が異なる。具体的には、図28に示すように、マスク35に形成される開口パターン37の平面形状が正三角形状となっている。図28は、図25〜図27に示したLEDの製造工程において用いられるマスクの平面形状を示す平面模式図である。このようなマスク35を形成した状態で、GaN成長工程(S40)を実施することにより、図25〜図27に示すような三角錐状の選択成長凸部36を形成することができる。
(実施の形態6)
図29は、本発明に従った発光装置としてのLEDの実施の形態6を示す図である。図30は、図29に示したLEDのGaN基板の第2の主表面上において選択成長凸部が形成された領域30の拡大平面模式図である。図31は、図30の線分XXXI−XXXIにおける断面模式図である。図29〜図31を参照して、本発明によるLEDの実施の形態6を説明する。
図29〜図31に示したLEDは、基本的には図1〜図5に示したLEDと同様の構造を備えるが、選択成長凸部36の形状およびマスク35に形成された開口パターン37の形状が異なっている。具体的には、図30および図31に示すように、GaN基板の第2の主表面1a上には、底部の平面形状が四角形状の一例としての平行四辺形である、四角錐状の選択成長凸部36が形成されている。選択成長凸部36は、開口パターン37の内部を充填する基部と、当該基部に接続され、マスク35上における形状が四角錘状の突出部とからなる。基部の平面形状は開口パターン37の平面形状と同じ平行四辺形状である。また、突出部の底部の平面形状も、開口パターン37の平面形状と相似形である平行四辺形状である。図31に示すように、突出部の底部における外周部は、部分的にマスク35の上部表面上に乗り上げた状態になっている。つまり、突出部は、開口パターン37上から開口パターン37の周囲のマスク35上にまで延在している。このような構造のLEDによっても、本発明によるLEDの実施の形態1と同様の効果を得ることができる。
図29〜図31に示したLEDの製造方法は、基本的には図6に示した本発明によるLEDの実施の形態1の製造方法と同様であるが、マスク層形成工程(S30)によって形成されるマスク35の形状が異なっている。具体的には、図32に示すように、形成されるマスク35においては、平行四辺形状の平面形状を有する開口パターン37が形成されている。図32は、図29〜図31に示したLEDの製造工程において形成されるマスクの形状を示す平面模式図である。このようなマスク35を形成した状態で、開口パターン37において露出している緩衝層33上にGaNを選択的に成長させるGaN成長工程(S40)を実施することにより、図29〜図31に示すような底面の平面形状が平行四辺形状の四角錐である選択成長凸部36を形成することができる。
なお、図22〜図24、図25〜図27、図29〜図31に示したLEDでは、複数の選択成長凸部36の間にマスク35が残存している構造を示したが、図22〜図24、図25〜図27、図29〜図31に示したような選択成長凸部36の形状を採用したLEDにおいて、図11〜図13に示したようにマスク35を除去した構成、あるいは図15〜図18に示したように選択成長凸部36の間に溝45を形成した構成を採用しても良い。
本発明による発光装置の効果を確認するべく、以下のような試料を準備して所定の電流を入力した場合の青色光出力の値を測定した。以下、準備した試料についてまず説明する。
(本発明例1):本発明例1のLEDは、基本的に図1〜図5に示したLEDと同様の構造を備える。本発明例1のLEDの製造方法も、基本的に図6〜図10を参照して説明した発光装置の製造方法と同様である。以下、具体的に説明する。
(S1−1)c面から0.5°ずらしたGaNのオフ基板を使用した。この基板の比抵抗は0.01Ω・cm、転位密度は1E7/cm2であり、厚みは400μmとした。
(S1−2)このGaN基板のN面(第2の主表面)に対して砥粒径5μmの砥粒を用いて研磨処理を行なった。この研磨処理によりGaN基板のN面の表面層に加工変質層を形成した。当該加工変質層の厚みを測定するべく、研磨処理後のGaN基板の1つに関して、その断面における加工変質層の厚みを走査型電子顕微鏡(Scanning Electron Microscopy:SEM)およびカソードルミネッセンス法(CL法)を用いて測定した。その結果、緩衝層としての加工変質層の厚みは5μmであった(N面の表面から深さ5μmまで加工変質層が形成されていた)。
(S1−3)次に、加工変質層が形成されたN面上に、フォトリソグラフィ法、蒸着法(ここではスパッタ蒸着法)およびリフトオフ法を用いて、マスク材としてのSiO層を形成した。当該SiO2層は、図7に示すように、後工程でのチップ化に必要な割しろの全面には形成されていない。また、割しろの中央部に位置するチップ境界50により区画された1つのチップ領域内において、その中央部にSiO層が形成されない開口部41が配置されている。また、図7のマスク形成領域40では、図8に示すように、正六角形の平面形状を有する開口パターン37がSiO層には形成されている。なお、この開口パターン37は対向する辺の間の距離L6を10μmとした。また、隣接する開口パターン37の間の距離L7を5μmとした。また、後にn電極を形成するための領域を規定する開口部41の直径を500μmとした。また、形成したSiO層の厚みは100nmとした。
(S1−4)次に、マスク35としてのSiO層が形成されたN面上に、HVPE法を用いて図3などに示すようにGaNを成長させた。成長条件としては、処理温度を1000℃、雰囲気圧力を常圧、原料ガスとしてGaClおよびNHを用い、GaClの流量を100sccm(standard cc/min)(すなわち0.1リットル/分)、NHの流量を6000sccmとした。その他に、原料ガスとしてはドーパント用原料としてOガスを使用した。また、成長時間は5分とした。この結果、マスク材としてのSiO2層が形成されていない部分にGaN層が成長した。平面形状が正六角形の開口パターン37が形成された部分では、開口パターン37の内部で露出している加工変質層の表面上に図3や図4に示したような六角錘状のGaNからなる選択成長凸部36が形成された。また、n電極を形成するための領域である開口部41では、成長したGaNが、頂面が平坦な、断面形状が台形状の外観を有している。なお、開口部41で成長したGaNの頂面の平面形状は六角形状となっている場合もある。また、成長したGaNの斜面は{1−101}面である。そのため、GaN基板1のN面と選択成長凸部36の斜面との成す角度は43°前後となる(たとえば、43°±3°程度となる)。また、選択成長凸部36の高さT1(図4参照)は6μmであった。さらに、成長したGaN中の酸素濃度をSIMS(Secondary Ion Mass Spectroscopy)で測定した結果、ほぼ均一に5E18/cm3であった。また、成長したGaNの最表面原子種をCAICISS法(Coaxial Impact Collision Ion Scattering Spectroscopy)により調べると、成長したGaNの最表面はGa面となっていた。つまり、GaN基板1のN面上に加工変質層などの緩衝層を設けることにより、成長する面を反転させることができる(GaNをN面成長ではなくGa面成長させることができる)。
(S1−5)MOCVD(Metal Organic Chemical Vapor Deposition)でGaN基板の第1の主面であるGa面上に次の積層構造を形成した(Siドープn型GaN層/クラッド層のSiドープn型Al0.2Ga0.8N層/GaN層とIn0.15Ga0.85N層との2層構造が3層重ねられたMQW(Multi-Quantum Well)/クラッド層のMgドープp型Al0.2Ga0.8N層/Mgドープp型GaN層)。
(S1−6)発光波長は450nmであり、低温4.2KでのPL(Photo Luminescence)強度と室温298KでのPL強度を比較することにより便宜的に算出した内部量子効率は50%であった。
(S1−7)このウェハを活性化処理して、Mgドープp型層の低抵抗化を行なった。ホール測定によるキャリア濃度は、Mgドープp型Al0.2Ga0.8N層が5E17/cm3、Mgドープp型GaN層が1E18/cm3であった。
(S1−8)このウェハをさらに、フォトリソグラフィ技術とRIE(Reactive Ion Etching)により、Mgドープp型層側からSiドープn型層までCl系ガスでエッチングする。このエッチングにより、図10に示すように、素子分離溝25を形成し、素子分離を行なった。素子分離溝の幅L3は100μmである。
(S1−9)GaN基板の第2の主面である裏面のN面には、フォトリソグラフィ技術と、蒸着と、リフトオフ法とにより、図10に示した距離L2=2mmおきにチップの中心に平面形状が円形状であるn電極をつけた(図10参照)。n電極として、GaN基板1に接して下から順に(Ti層20nm/Al層100nm/Ti層20nm/Au層200nm)の積層構造を形成した。これを窒素(N2)雰囲気中で加熱することにより、接触抵抗を1E−5Ω・cm2以下とした。
(S1−10)p電極としてはp型GaN層に接して厚み4nmのNi層を形成し、その上に厚み4nmのAu層を全面に形成した(図10参照)。これを不活性ガス雰囲気中で加熱処理することにより、接触抵抗を5E−4Ω・cm2とした。
(S1−11)その後に、図10に示すように、チップ境界50が側面として現れるようにスクライブを行ない、チップ化したものを発光装置とした。チップ化した発光装置は、光の放出面が1.9mm□(1辺の長さが1.9mmの四角形)の形状で、発光層が1.9mm□の形状をとる。すなわち図7において、L4=1.9mmであり、L5=2mmである。また、素子分離溝の幅L3=100μmであり、n電極の直径=480μmである。
(S1−12)図1を参照して、リードフレームのマウント部21aに、上記チップのp型GaN層側が接するように搭載して、発光装置を形成した。マウント部に塗布した導電性接着剤14によって発光装置とマウントとを固定するとともに、導通が得られるようにしている。
(S1−13)発光装置からの放熱性を良くするために、発光装置のp型GaN層が全面マウント部と接するように搭載した。また接着剤は熱伝導の良いAg系のものを、またリードフレームも熱伝導の良いCuW系のものを選択した。これにより、得られた熱抵抗は8℃/Wであった。
(S1−14)さらに、n電極とリードフレームのリード部とをワイヤボンドにより導通させた後、エポキシ系樹脂により樹脂封止を行なって発光装置をランプ化した。
(本発明例2):本発明例2のLEDは、基本的に図15〜図18に示したLEDと同様の構造を備える。本発明例2のLEDの製造方法も、基本的に図19〜図21を参照して説明した発光装置の製造方法と同様である。以下、具体的に説明する。
(S2−1)および(S2−2):基本的に本発明例1の(S1−1)および(S1−2)と同様である。
(S2−3):基本的に本発明例1の(S1−3)と同様であるが、形成されるマスク35としてのSiO層における開口パターン37の間の距離L7を10μmとした点が異なる。
(S2−4):基本的に本発明例1の(S1−4)と同様である。
(S2−5):上述のようにGaNからなる選択成長凸部36を形成した後、マスクとして用いたSiO層をフッ酸系の溶剤を用いて除去した。
(S2−6)〜(S2−10):基本的に本発明例1の(S1−5)〜(S1−9)と同様である。
(S2−11):次に、本発明の実施の形態3において説明した溝形成工程(S310)(図19参照)と同様の工程を実施する。具体的には、GaN基板においてエピ成長層からなる積層構造が形成された側(p層側)の表面上に、KOHに耐性のある保護マスクを形成する。そして、エッチャントとして8NのKOH溶液を用い、当該KOH溶液中にGaN基板を浸漬する。このとき、処理装置としては図21に示したような装置を用いることができる。図21に示した装置の密閉容器87および密閉容器蓋86により囲まれた空間内に、GaN基板を浸漬したKOH溶液を保持する。そして、当該処理装置を恒温槽に投入し、150℃という温度条件で6分間保持する。このようにして、KOHによるエッチング処理を行なった。このエッチング処理では、GaN基板のGa面はKOHに侵食されず、N面が露出している部分のみがエッチングされる。つまり、元々GaN基板のN面上にGaNを再成長した面(選択成長凸部36が形成された面)については、GaNを再成長させた部分(選択成長凸部36)はその表面がGa面であるのでKOHによりエッチングされない。一方、選択成長凸部36の間においてSiO層により覆われていた部分(つまり加工変質層(N面)の表面が露出している部分)はKOHによりエッチングされる。この結果、図17に示すように、選択成長凸部36の間に溝45が形成される。また、よく知られているように、KOHでエッチングしたGaNのN面には、図18に示したように細かい凹凸構造が生成される。つまり、KOHによるエッチングにより、溝45の側壁は非鏡面化される。この結果、溝45の側壁における光の取出し効率を、当該側壁が鏡面状態である場合よりさらに向上させることができる。なお、上述したKOHによるエッチング処理では、溝45の側壁に形成された凹凸の大きさ(凹凸部における凹部の底から凸部の頂部までの高さ)は概ね1μm以上10μm以下であった。つまり、KOHによるエッチング処理ではある程度ランダムな大きさの凹凸が形成された。
(S2−12)〜(S2−16):基本的に本発明例1の(S1−10)〜(S1−14)と同様である。
(比較例1):比較例1のLEDは、基本的に上記本発明例1のLEDと類似の構造を備えるが、図33に示すようにGaN基板1のN面に加工変質層からなる緩衝層33、マスク35、選択成長凸部36、電極用の成長凸部32が形成されていない点が異なる。図33は、比較例1のLEDを示す模式図である。なお、図33に示したLEDにおけるn電極11の直径は500μmである。
比較例1のLEDの製造方法は、以下の通りである。
(S3−1)〜(S3−5):基本的に本発明例1の(S1−1)、(S1−5)〜(S1−8)と同様である。
(S3−6):基本的に本発明例1の(S1−9)と同様であり、形成されるn電極の直径は500μmである。
(S3−7)〜(S3−11):基本的に本発明例1の(S1−10)〜(S1−14)と同様である。
(比較例2):比較例2のLEDは、基本的に上記比較例1のLEDと同様の構造を備えるが、図34に示すようにGaN基板1のN面に多数の六角錐構造がウェットエッチングにより形成されている点が異なる。図34は、比較例2のLEDを示す模式図である。また、ウェットエッチングにより形成された六角錐の大きさは高さが約0.05μmであって、本発明例1のLEDにおける選択成長凸部36のサイズ(高さ)よりかなり小さいものである。
比較例2のLEDの製造方法は、以下の通りである。
(S4−1)〜(S4−7):基本的に比較例1の(S3−1)〜(S3−7)と同様である。
(S4−8):4mol/リットルのKOH水溶液を、その温度を室温(25℃)に保った状態で十分に攪拌したのち、ウェハを当該KOH水溶液中に1分間浸漬した。この結果、GaN基板のN面および素子端面が非鏡面化された。この結果、GaN基板のN面には、上述のように大きさが0.05μm程度の六角錐が多数形成された。
(S4−9)〜(S4−12):基本的に比較例1の(S3−8)〜(S3−11)と同様である。
(試験およびその結果)
本発明例1、2および比較例1、2を、それぞれ積分球内に搭載した後所定の電流(4A)を印加して、集光されディテクタから出力される光出力値の比較を行なった。その結果、本発明例1では2Wの出力が得られ、本発明例2では2.1Wの出力が得られた。一方、比較例1および比較例2の出力はそれぞれ1.6Wであった。
また、同様の方法を用いて、GaNを成長させて形成した選択成長凸部36における、GaN基板のN面に対する六角錐の斜面の角度を一定にして当該選択成長凸部36の大きさ(選択成長凸部36の高さ)を変えた試料について、光出力を測定した。その結果を図35に示す。図35は、選択成長凸部の高さと光出力との関係を示すグラフである。図35を参照して、横軸は選択成長凸部の高さであり、単位はμmである。また、縦軸は光出力であり、単位はW(ワット)である。図35からわかるように、選択成長凸部の高さが1μmを超えると、とくに光出力が向上している。
上述した実施例1における試料(本発明例1、2、および比較例1、2)について、蛍光材をを搭載することにより白色に発光するランプを作成した。具体的には、本発明例1の製造工程(S1−13)、本発明例2の製造工程(S2−15)、比較例1の製造工程(S3−10)、比較例2の製造工程(S4−11)において、リードフレームのマウント部21a上に上記チップを搭載した後、当該チップのn電極側に蛍光材を搭載した。そして、エポキシ系樹脂により樹脂封止を行なう。このようにして、白色に発光する本発明例1、2および比較例1、2に対応する試料を作成した。なお、蛍光材としては、450nmの光出力1ワット当り180lmが得られるものを用いた。
上述のように準備した白色に発光するランプの試料を、実施例1と同様にそれぞれ積分球内に搭載した後所定の電流(4A)を印加して、集光されディテクタから出力される輝度の比較を行なった。その結果、本発明例1では360lm/チップが得られ、本発明例2では378lm/チップが得られた。一方、比較例1および比較例2に対応する試料は288lm/チップとなった。
このように、GaN基板の光出射面側(第2の主面側)においてGaNを再成長させることにより六角錐などの任意の形状の選択成長凸部を複数個形成した本発明例1、2は、比較例に比べて光出力が向上していることがわかる。これは、チップのN面側とエポキシ樹脂15との接触界面の面積が比較的大きいこと、当該界面が発光層の面に対して様々な角度を有することから界面での全反射が防止されやすいこと、などの理由によると考えられる。また、選択成長凸部の大きさ(高さ)としては、光の波長(光路長)以上であることが好ましいため200nm以上とすることができるが、より好ましくは光の波長に対して十分に大きい1μm以上、さらには2μm以上である。なお、上述のように4Aの電流を印加したときの駆動電圧は、本発明例1、2および比較例1、2のいずれも4Vであった。つまり、GaNを再成長させた選択成長凸部や、GaNを再成長させるために設けた緩衝層での電圧降下は無視できるほど小さいことがわかる。
次に、上記の実施例と重複するものもあるが本発明の実施例を羅列的に挙げて説明する。
この発明に従った発光装置は、図1や図11などに示すように、窒化物半導体基板(GaN基板1)と、窒化物半導体基板の第1の主表面の側に、n型窒化物半導体層(n型AlxGa1-xN層3)と、窒化物半導体基板から見てn型窒化物半導体層より遠くに位置するp型窒化物半導体層(p型AlxGa1-xN層5)と、n型窒化物半導体層およびp型窒化物半導体層の間に位置する発光層(量子井戸(MQW:Multi-Quantum Well)4)とを備えた発光装置である。発光装置は、p型窒化物半導体層の側をダウン実装し、窒化物半導体基板の第1の主表面と反対側の主表面である第2の主表面1aから光を放出する。また、窒化物半導体基板の第2の主表面1a上に、窒化物半導体を成長させることにより凸部(選択成長凸部36)が形成されている。
このようにすれば、GaN基板1の光の出射面である第2の主表面1aに選択成長凸部36を形成するので、GaN基板1の第2の主表面1aから外部へ出射する光が第2の主表面1a表面(具体的には選択成長凸部36と外部との境界部)において光が全反射することを抑制することができる。このため、第2の主表面1aから外部へ向かう光を効率的に取出すことができる。この結果、選択成長凸部36が形成されていない場合や、単純にKOH溶液などを用いて第2の主表面1aを非鏡面化した場合、さらには第2の主表面にダイシングなどを用いて溝を形成した場合より、発光装置における光の利用効率を向上させることができる。
また、選択成長凸部36を形成するために窒化物半導体(GaN)を成長させるので、予め窒化物半導体基板(GaN基板1)の厚みを厚くしておき、機械的な加工やエッチングなどにより当該基板1の第2の主表面1aを部分的に除去して凸部を形成する場合に比べて、準備するGaN基板1の厚みを薄くできる。そのため、GaN基板1の製造コスト、結果的に発光装置の製造コストを低減できる。
また、上述した構成では、電気抵抗の低い窒化物半導体基板(GaN基板1)の裏面(第2の主表面)にn型電極11を設けるので、小さな被覆率すなわち大きな開口率でn電極11を設けても電流を窒化物半導体基板全体にゆきわたらせて流すことができる。このため、放出面で光を吸収される率が小さくなり、発光効率を高くすることができる。なお、光の放出は第2の主表面1aだけでなく側面からなされてもよいことは言うまでもない。以下の発光装置においても同様である。
また、電気抵抗が高いp型窒化物半導体層の側は光放出面にならないので、p型窒化物半導体層の全面にp型電極層(p電極12)を形成することができ、大電流を流し発熱を抑える上でも、また発生した熱を伝導で逃がす上でも好都合の構造をとることが可能となる。すなわち、熱的要件のために受ける制約が非常に緩和される。このため、電気抵抗を低下させるために、p電極とn電極とを入り組ませた櫛型形状などにする必要がない。
さらに、GaN基板1が導電性に優れることから、サージ電圧に対する保護回路をとくに設ける必要がなく、また耐圧性も非常に優れたものにできる。また、複雑な加工工程を行なうことがないので、製造コストを低減することも容易化される。
なお、上記発光装置において窒化物半導体基板は、GaNまたはAlxGa1-xN(0<x≦1)のいずれかにより構成されていてもよい。この場合、窒化物半導体基板としてGaN基板1を用いれば、基板に印加する電流密度を高くすることができる(大電流密度を印加できる)ため、発光装置において高輝度(および大きな光束)の光を出射できる。また、GaNまたはAlxGa1-xN(0≦x≦1)により窒化物半導体基板を構成すれば、熱伝導のよい、つまり放熱性に優れた窒化物半導体基板を用いて発光装置としてのLEDを構成できる。このため、大電流密度を印加しても、十分放熱を行なうことができるので、熱によりLEDが損傷する可能性を低減できる。したがって、長時間にわたって安定した光を出力できる発光装置を実現できる。
上記発光装置において、窒化物半導体基板はGaN基板1であってもよい。GaN基板1は酸素ドープによりn型化されており、酸素濃度が、酸素原子1E17(1×1017)個/cm3以上2E19(2×1019)個/cm3以下の範囲にあってもよい。この場合、GaN基板1の全体に均一に電流を流すことができるので、発光装置においてGaN基板1の第2の主表面1aのほぼ全体から十分な光を出射することができる。
なお、選択成長凸部36を構成するGaN中の酸素は、pダウンで実装した発光装置を構成したとき、当該凸部36の部分を低抵抗化したり、n電極11の接触抵抗を十分小さくするのに必要なn型のドーパントである。ここで、酸素濃度が小さすぎると(酸素原子1E17(1×1017)個/cm3未満であると)、発光装置の駆動電圧を上げる原因となる。また、酸素濃度が大きすぎると(酸素原子2E19(2×1019)個/cm3超えであると)、選択成長凸部36を構成するGaNについて光(特に青色光)に対する透過率が小さくなるので、結果的にGaN基板1での光の透過量が小さくなってしまう。
上記発光装置は、図1などに示すように、窒化物半導体基板(GaN基板1)の第2の主表面1a上に形成され、開口部を有するマスク材(マスク35)を備えていてもよい。選択成長凸部36は、マスク35の開口部(開口パターン37)において第2の主表面1a上に形成されていてもよい。また異なる観点から言えば、上記発光装置において、上記第2の主表面1a上には、上記選択成長凸部36と上記第2の主表面1aとの接続部を囲むようにマスク35が配置されていてもよい。さらに具体的には、マスク35は、当該接続部を囲むような側壁を有する開口部(開口パターン37)を有していてもよい。また、上記発光装置において、上記マスク35の開口パターン37の平面形状は選択成長凸部36の平面形状と相似形となっていてもよい。
この場合、マスク35の開口パターン37の平面形状や配置を変更することにより、選択成長凸部36の平面形状や配置を任意に規定することができる。
上記発光装置において、マスク35はシリコン酸化膜を含んでいてもよい。この場合、半導体装置を構成する材料としてよく用いられるシリコン酸化膜をマスク35として用いることになる。そのため、マスク35の成膜や開口パターン37の形成を、従来の半導体装置の製造工程で用いられていた装置や方法を用いて容易に行なうことができる。また、マスク材の材料としては、窒化珪素(SiN)、タングステン(W)、ニッケル(Ni)、チタン(Ti)などを用いてもよい。
上記発光装置において、図15〜図18に示すように、選択成長凸部36の周囲には第2の主表面1aを部分的に除去することにより溝45が形成されていてもよい。この場合、溝45の底部から見たときの選択成長凸部36の高さをより高くすることができる。このため、選択成長凸部36を形成するための窒化物半導体(GaN)の成長条件に制約があるため形成できる選択成長凸部36のサイズに制限がある場合でも、溝45を形成することによって見かけ上の選択成長凸部36の高さ(溝45の底部から見た選択成長凸部36の高さ)や幅をより大きくすることができる。
上記発光装置において、窒化物半導体基板(GaN基板1)の第2の主表面1a上には、選択成長凸部36が複数個形成されていてもよい。この場合、選択成長凸部36のサイズに制約がある場合であっても、選択成長凸部36の数を増やすことにより第2の主表面のほぼ全体を選択成長凸部36により覆うことが可能になる。このため、第2の主表面1aの全体について光の全反射を抑制できるので、第2の主表面1aからの光の取出し効率を効果的に向上させることができる。
上記発光装置において、図18に示すように、溝45の内周面は非鏡面化された領域を含んでいてもよい。この場合、溝45の内周面における光の全反射の発生を効果的に抑制できる。このため、第2の主表面1aからの光の取出し効率をさらに向上させることができる。
上記発光装置において、第2の主表面1aから見た凸部の高さは0.2μm以上100μm以下であってもよい。また、上記選択成長凸部36の高さや幅はそれぞれ選択成長凸部36の平均の高さや平均の幅であってもよい。平均の高さおよび幅とは、たとえば所定個数の選択成長凸部36についてその高さおよび幅を測定し、平均値を算出することにより決定してもよい。具体的には、基板のN面での任意の3箇所について、所定の倍率で観察した視野内において任意に選択した5つの選択成長凸部36に関して、高さおよび幅を測定する。そして、こられ3箇所×5つの凸部=15個の選択成長凸部36について高さおよび幅のデータを測定し、これらの高さおよび幅のそれぞれのデータについて平均値を算出することにより、上記平均の高さおよび幅を決定してもよい。
ここで、一般的に光のフレネル反射において、窒化物半導体基板(GaN基板1)での構造の効果が現われて光の取出し効率が向上するのは(取出す光の波長:λ)/(窒化物半導体基板の屈折率:n)程度以上のサイズの構造からである。そして、発光装置から取出す光の波長を420nm〜480nmと考え、窒化物半導体基板がGaN基板1である場合を考えると、当該GaN基板1の屈折率は2.5である。これらのデータに基づいて光の取出し効率が向上する構造のサイズの下限を考える。その結果、当該構造のサイズが0.2μm(200nm)以上であれば、構造の効果が現われて、光の取出し面である第2の主表面1aからの光の取出し効率が向上すると考えられる。また、当該構造のサイズは大きければ大きいほど光の取出し効率の向上には寄与するが、あまり当該構造(凸部36)のサイズ(たとえば高さ)が大きすぎると、当該凸部36の形成に時間がかかることになる。このように凸部36の形成に時間がかかると、発光装置の製造工期が長くなるので、結果的に発光装置の製造コストを増大させることになる。このため、現実的な処理時間で形成可能な凸部36のサイズ(高さ)としては100μm程度といった数値が考えられる。
上記発光装置において、上記凸部の高さの下限は、好ましくは0.5μm以上、より好ましくは1μm以上、さらに好ましくは2μm以上である。また、上記凸部の高さの範囲の上限について、より好ましくは80μm以下である。
ここで、発明者は発光装置から取出す光が青色光である場合、図35に示すように、凸部36の高さを0.5μm以上、より好ましくは1μm以上とすれば光の取出し効率が飛躍的に向上することを見出した。このため、凸部36の高さの下限を0.5μm以上とすることが好ましく、より好ましくは、当該高さは1μm以上である。また、当該凸部36の高さを2μm以上とすれば、確実に光の取出し効率の向上効果を得ることができる。
上記発光装置において、窒化物半導体基板(GaN基板1)の第2の主表面1aには、少なくとも凸部(選択成長凸部36)との接続部に緩衝層33が形成されていてもよい。
この場合、緩衝層33を形成することによって、選択成長凸部36を形成するための窒化物半導体(GaN)の成膜条件が窒化物半導体基板(GaN基板1)の第2の主表面1aの表面条件に制約される程度を小さくできる。具体的には、たとえば第2の主表面1aがGaN基板1のN面である場合、そのまま窒化物半導体(GaN)を再成長させるとGaNがN面成長することになる。しかし、上記のように緩衝層33を形成することにより、N面上にGaNをGa面成長させることができる。
上記発光装置において、緩衝層33は、加工変質層、第2の主表面1a上に形成された金属膜およびLT−GaN膜からなる群から選択される1つであってもよい。
この場合、第2の主表面1aの表面条件による、選択成長凸部36(凸部36とも言う)を形成するための窒化物半導体(GaN)の成長条件への制約を確実に少なくすることができる。このため、凸部36を形成するための窒化物半導体(GaN)の成膜条件の自由度を大きくできる。なお、上述した緩衝層33は、その表面上にたとえばGaNをGa面成長させることができる材料であればよく、さらに、光がある程度透過可能な膜であればよい。また、金属膜としては、たとえばその上にGaNを成長可能な金属材料であればよく、具体的にはアルミニウム(Al)、インジウム(In)、金(Au)、白金(Pt)、クロム(Cr)、鉄(Fe)、タングステン(W)、ニッケル(Ni)、チタン(Ti)などを用いることができる。また、LT−GaN膜は、通常サファイア基板上にGaN系エピタキシャル膜を形成するときなどに用いるバッファー層であって、MOCVDにより成膜温度を400℃以上800℃以下として成長させたGaN膜である。
上記発光装置において、基板はGaN基板1であってもよく、第2の主表面はN面であってもよく、上記凸部36の表面はGa面であってもよい。
この発明に従った発光装置の製造方法は、窒化物半導体基板(GaN基板1)を備える発光装置の製造方法であって、窒化物半導体基板を準備する工程(基板準備工程(S10))と、マスク材形成工程(マスク層形成工程(S30))と、凸部形成工程(GaN成長工程(S40))とを備える。マスク材形成工程(マスク層形成工程(S30))では、窒化物半導体基板(GaN基板1)において発光層(MQW4)が形成される側である第1の主表面と反対側の第2の主表面1a上に、開口部(開口パターン37)が形成されたマスク材(マスク35)を形成する。凸部形成工程(GaN成長工程(S40))では、マスク35の開口パターン37において、第2の主表面1a上に窒化物半導体(GaN)を成長させることにより選択成長凸部36を形成する。
この場合、本発明による発光装置を得ることができる。また、マスク35の開口パターン37の配置やサイズ、形状を任意に変更することにより、選択成長凸部36の配置、サイズや形状を任意に決定できる。具体的には、選択成長凸部36が六角錘状の形状である場合、選択成長凸部36の平面的な大きさはマスク35における開口パターン37の大きさにより変更できる。また、選択成長凸部36の高さ(T1)は凸部形成工程(GaN成長工程(S40))におけるGaNの成長時間によって変更できる。また、形成された選択成長凸部36のファセット形状(成長角度:つまりN面に対する六角錘の斜面の角度)は、成長時の雰囲気圧力によって変更できる。つまり、雰囲気圧力を低くすれば、より成長角度が大きくなって急峻な六角錘状の選択成長凸部36を得ることができる。一方、雰囲気圧力を高くすれば、より成長角度が小さくなってなだらかな六角錘状の選択成長凸部36を得ることができる。このとき、凸部36の斜面は、上記雰囲気圧力が高いと{1−101}面となり、雰囲気圧力を減圧していくにつれて当該斜面は{1−102}面、{1−103}面と変更される。
また、GaN基板1のN面と上記凸部36の斜面との成す角度(成長角度)は、光の取出し効率を向上させる観点から40°以上80°以下であることが好ましい。なお、上述した{1−101}面、{1−102}面、{1−103}面はいずれもこの角度の条件を満たしている。
なお、上記凸部形成工程(GaN成長工程(S40))におけるGaN結晶の成長方法には特に制限はなく、任意の手法を用いることができる。たとえば、ハイドライド気相成長法(HVPE:Hydride Vapor Phase Epitaxy)、有機金属化学気相堆積法(MOCVD:Metal Organic Chemical Vaper Deposition)、分子線エピタキシ法(MBE:Moleculal Beam Epitaxy)など、各種の気相成長法が好ましく用いられる。また、選択成長凸部36の表面(たとえば傾斜面({1−101}面など)を安定成長させる観点から、GaNの成長温度は1000℃以上が好ましい。
また、成長するGaNをn型化するため、たとえばGaNの成膜時に酸素(O2)ガスや水蒸気(H2O)を処理装置内部に供給することにより、形成されたGaNを当該ガスに含まれる酸素(O)によってn型化してもよい。また、GaNの成膜時にSiH4ガスを処理装置内部に供給することにより、形成されたGaNを当該ガスに含まれるシリコン(Si)によってn型化してもよい。
また、凸部形成工程(GaN成長工程(S40))では、マスク35の上部表面上にはGaNは直接成長しない。このため、マスク35の開口パターン37ごとに独立した選択成長凸部36を複数形成できる。ただし、図4にも示したように、成長したGaNはマスク35上において横方向にも成長する。そのため、マスク35における開口パターン37の間の距離(図8の距離L7)が極端に小さいと、隣接する選択成長凸部36が繋がってしまい、独立した選択成長凸部36を形成できない場合がある。そのため、開口パターン37の間の距離L7(マスクの幅)は1μm以上であることが好ましい。一方、距離L7が極端に大きいと、形成できる選択成長凸部36の数が減ってしまう。その結果、あまりに選択成長凸部36の数が少ないと光の取出し効率を向上させる効果がほとんど無くなる恐れもある。そのため、形成される選択成長凸部36の高さT1にもよるが、距離L7の上限は好ましくは選択成長凸部T1の2倍以下である。たとえば、選択成長凸部36の高さT1が6μmであるとき、距離L7の上限は12μmである。
上記発光装置の製造方法は、マスク材形成工程(マスク層形成工程(S30))に先立って、第2の主表面1aに緩衝層33を形成する工程(緩衝層形成工程(S20))を備えていてもよい。この場合、凸部形成工程(GaN成長工程(S40))における窒化物半導体(GaN)の成膜条件が窒化物半導体基板(GaN基板1)の第2の主表面1aの表面条件に制約される程度を小さくできる。
上記発光装置の製造方法は、図14に示すように、凸部形成工程(GaN成長工程(S40))の後、マスク35を第2の主表面1aから除去する除去工程(マスク層除去工程(S210)を備えていてもよい。この場合、選択成長凸部36の形成に利用したマスク35を第2の主表面1aから除去できるので、マスク35が存在することにより第2の主表面1aから出社する光の光量が低下することを防止できる。
この発明に従った窒化物半導体基板(GaN基板1)は、図36に示すように、1つの主表面に窒化物半導体を成長させることにより凸部(選択成長凸部36)が形成されている。図36は、本発明に従ったGaN基板1を示す斜視模式図である。また、図36における領域IIIを拡大した平面模式図は、本願の図3に対応する。つまり、図36に示したGaN基板1の1つの主表面である第2の主表面には、図3に示すように開口パターン37を複数有するマスク35と、開口パターン37上に形成されたGaNからなる選択成長凸部36とが形成されている。この場合、当該窒化物半導体基板(GaN基板1)を発光装置の製造に用いて、当該選択成長凸部36が形成された面を発光装置の光の取出し面とすれば、選択成長凸部36が形成されていない基板を用いる場合より、光の取出し効率の高い発光装置を製造できる。
上記窒化物半導体基板はGaN基板1であってもよい。当該GaN基板1は酸素ドープによりn型化されており、酸素濃度が、酸素原子1E17個/cm3以上2E19個/cm3以下の範囲にあることが好ましい。この場合、GaN基板1の全体に均一に電流を流すことができるので、当該GaN基板1を用いて製造された発光装置において、GaN基板1の第2の主表面のほぼ全体から十分な光を出射することができる。
上記窒化物半導体基板(GaN基板1)は、上記第2の主表面1a上に形成され、開口部を有するマスク材(マスク35)を備えていてもよい。凸部(選択成長凸部36)は、マスク35の開口部(開口パターン37)において第2の主表面1a上に形成されていてもよい。また異なる観点から言えば、上記窒化物半導体基板において、上記第2の主表面1a上には、上記選択成長凸部36と上記第2の主表面1aとの接続部を囲むようにマスク35が配置されていてもよい。さらに具体的には、マスク35は、当該接続部を囲むような側壁を有する開口パターン37を有していてもよい。また、窒化物半導体基板において、上記マスク35の開口パターン37の平面形状は選択成長凸部36の平面形状と相似形となっていてもよい。
この場合、マスク35の開口パターン37の平面形状や配置を変更することにより、選択成長凸部36の平面形状や配置を任意に規定することができる。
上記窒化物半導体基板において、マスク35はシリコン酸化膜を含んでいてもよい。この場合、半導体装置を構成する材料としてよく用いられるシリコン酸化膜をマスク35として用いることになる。そのため、窒化物半導体基板の製造工程におけるマスク35の成膜や開口部の形成を、従来の半導体装置の製造工程で用いられていた装置や方法を用いて容易に行なうことができる。
上記窒化物半導体基板において、凸部(選択成長凸部36)の周囲には主表面(第2の主表面1a)を部分的に除去することにより溝45が形成されていてもよい。この場合、溝45の底部から見たときの選択成長凸部36の高さを、溝45が形成されていない場合より高くすることができる。
上記窒化物半導体基板において、第2の主表面1a上には、選択成長凸部36が複数個形成されていてもよい。この場合、選択成長凸部36のサイズに制約がある場合であっても、選択成長凸部36の数を増やすことにより第2の主表面1aのほぼ全体を凸部により覆うことが可能になる。
上記窒化物半導体基板において、溝45の内周面は非鏡面化された領域を含んでいてもよい。この場合、溝45の内周面における光の全反射の発生を抑制できる。このため、上記窒化物半導体基板を発光装置の構成材として用いた場合に、光の出射面とされた主表面(第2の主表面1a)からの光の取出し効率をさらに向上させることができる。
上記窒化物半導体基板において、主表面(第2の主表面1a)から見た選択成長凸部36の高さT1は0.2μm以上100μm以下であってもよい。また、上記選択成長凸部36の高さや幅はそれぞれ選択成長凸部36の平均の高さや平均の幅であってもよい。平均の高さおよび幅とは、たとえば所定個数の選択成長凸部36についてその高さおよび幅を測定し、平均値を算出することにより決定してもよい。
この場合、選択成長凸部36の構造の効果が現われるので、当該選択成長凸部36が形成された面を光の取出し面とした、上記窒化物半導体基板を用いた発光装置における光の取出し効率を向上させることができる。なお、選択成長凸部36の高さを上述のように0.2μm以上とすれば選択成長凸部36の構造の効果を発揮させることができる。また、選択成長凸部36の高さを100μm以下とすれば、選択成長凸部36を形成するための成膜処理の処理時間を現実的な処理時間とすることができる。
上記窒化物半導体基板において、上記凸部(選択成長凸部36)の高さの下限は、好ましくは0.5μm以上、より好ましくは1μm以上、さらに好ましくは2μm以上である。また、上記選択成長凸部36の高さの範囲の上限について、より好ましくは80μm以下である。
このように、選択成長凸部36の高さを0.5μm以上、より好ましくは1μm以上とすれば、当該GaN基板1を用いて発光装置を製造したときに、選択成長凸部36が形成された面(第2の主表面1a)からの光の取出し効率を、選択成長凸部36が形成されていない場合に比べて飛躍的に向上させることができる。また、選択成長凸部36の高さを2μm以上とすれば、上記光の取出し効率の向上効果を確実に得ることができる。
上記窒化物半導体基板において、1つの主表面には、少なくとも選択成長凸部36との接続部に緩衝層33が形成されていてもよい。
この場合、緩衝層33を形成することによって、選択成長凸部36を形成するための窒化物半導体(GaN)の成膜条件が窒化物半導体基板(GaN基板)の主表面(第2の主表面1a)の表面条件に制約される程度を小さくできる。このため、選択成長凸部36を構成する窒化物半導体(GaN)の成膜条件の自由度を大きくすることができる。
上記窒化物半導体基板において、緩衝層33は、加工変質層、主表面上に形成された金属膜およびLT−GaN膜からなる群から選択される1つであってもよい。この場合、主表面の表面条件による、選択成長凸部36を形成するための窒化物半導体(GaN)の成長条件への制約を確実に少なくすることができる。
上記窒化物半導体基板はGaN基板1であってもよく、選択成長凸部36が形成された主表面はN面であってもよく、上記選択成長凸部36の表面はGa面であってもよい。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明の発光装置は、導電性の高い窒化物半導体基板を用い、光の出射面に窒化物半導体を成長させることにより凸部を形成し、pダウン実装した構造を用いた結果、(1)光の取出し効率を向上させることができ、(2)放熱性に優れ、複雑な電極構造を設ける必要がなく、大出力の発光を可能にし、(3)導電性に優れ、過渡電圧や静電放電から発光素子を保護するための保護回路を設ける必要がなく、大面積発光および静電耐圧に優れ、(4)発光層から基板にかけて屈折率の大から小への大きな不連続性がないため、発光層から放出面にいたる間で全反射が生じ難く、したがって全反射に起因する、効率低下や側面部の樹脂劣化がなく、(5)その構造が簡単なために、製造しやすく安価であり、メインテナンス性にも優れている。このため、今後、自動車の照明装置を含めて各種の照明製品に広範に利用されることが期待される。
本発明に従った発光装置としてのLEDの実施の形態1を示す図である。 図1に示したLEDを構成するチップの平面模式図である。 図2に示したチップにおいて、選択成長によって凸部が形成された領域の拡大模式図である。 図3の線分IV−IVにおける断面模式図である。 図1のLEDの発光層を含む積層構造を示す図である。 図1〜図5に示したLEDの製造方法を示すフローチャートである。 図6に示したマスク層形成工程を説明するための平面模式図である。 図7に示したマスク層の拡大平面模式図である。 図8の線分IX−IXにおける断面模式図である。 図5に示した構造のチップをウェハから採取するときのウェハの状態を示す図である。 本発明に従った発光装置としてのLEDの実施の形態2を示す図である。 図11に示したLEDにおいて、GaN基板のN面における選択成長凸部が形成された領域の拡大平面模式図である。 図12の線分XIII−XIIIにおける断面模式図である。 図11〜図13に示したLEDの製造方法を示すフローチャートである。 本発明に従った発光装置としてのLEDの実施の形態3を示す図である。 図15に示したLEDの選択成長凸部が形成された領域の拡大平面模式図である。 図16の線分XVII−XVIIにおける断面模式図である。 図17の部分拡大模式図である。 図15〜図18に示したLEDの製造方法を示すフローチャートである。 図19に示した溝形成工程(S310)の内容をより詳しく説明するためのフローチャートである。 エッチャントに基板を浸漬する工程(S312)において用いるエッチング装置を示す模式図である。 本発明に従った発光装置としてのLEDの実施の形態4を示す図である。 図22に示したLEDにおいて、GaN基板の第2の主表面において選択成長凸部が形成された領域の部分拡大平面模式図である。 図23の線分XXIV−XXIVにおける断面模式図である。 本発明に従った発光装置としてのLEDの実施の形態5を示す図である。 図25に示したLEDのGaN基板の第2の主表面において選択成長凸部が形成された領域の部分拡大平面模式図である。 図26の線分XXVII−XXVIIにおける断面模式図である。 図25〜図27に示したLEDの製造工程において用いられるマスクの平面形状を示す平面模式図である。 本発明に従った発光装置としてのLEDの実施の形態6を示す図である。 図29に示したLEDのGaN基板の第2の主表面上において選択成長凸部が形成された領域の拡大平面模式図である。 図30の線分XXXI−XXXIにおける断面模式図である。 図29〜図31に示したLEDの製造工程において形成されるマスクの形状を示す平面模式図である。 比較例1のLEDを示す模式図である。 比較例2のLEDを示す模式図である。 選択成長凸部の高さと光出力との関係を示すグラフである。 本発明に従ったGaN基板を示す斜視模式図である。
符号の説明
1 GaN基板、1a 光放出面(第2の主表面)、2 n型GaN層、3 n型AlxGa1-xN層、4 MQW(発光層)、5 p型AlxGa1-xN層、6 p型GaN層、11 n電極、12 p電極、13 ワイヤ、14 導電性接着剤、15 エポキシ系樹脂、21a リードフレームのマウント部、21b リードフレームのリード部、25 素子分離溝、30 領域、31 外周領域、32 電極用の選択成長凸部、33 緩衝層、35 マスク、36 選択成長凸部、37 開口パターン、38 頂面、40 マスク形成領域、41 開口部、45 溝、50 チップ境界、84 架台、85 押え板、86 密閉容器蓋、87 密閉容器、88 エッチャント、89 押えボルト、90 ベース板。

Claims (13)

  1. 窒化物半導体基板と、前記窒化物半導体基板の第1の主表面の側に、n型窒化物半導体層と、前記窒化物半導体基板から見て前記n型窒化物半導体層より遠くに位置するp型窒化物半導体層と、前記n型窒化物半導体層およびp型窒化物半導体層の間に位置する発光層とを備えた発光装置であって、
    前記p型窒化物半導体層の側をダウン実装し、前記窒化物半導体基板の前記第1の主表面と反対側の主表面である第2の主表面から光を放出し、
    前記窒化物半導体基板の前記第2の主表面上に、窒化物半導体を成長させることにより凸部が形成されている、発光装置。
  2. 前記窒化物半導体基板はGaN基板であり、
    前記GaN基板は酸素ドープによりn型化されており、酸素濃度が、酸素原子1E17個/cm3以上2E19個/cm3以下の範囲にある、請求項1に記載の発光装置。
  3. 前記窒化物半導体基板の前記第2の主表面上に形成され、開口部を有するマスク材を備え、
    前記凸部は、前記マスク材の前記開口部において前記第2の主表面上に形成されている、請求項1または2に記載の発光装置。
  4. 前記マスク材はシリコン酸化膜を含む、請求項3に記載の発光装置。
  5. 前記凸部の周囲には前記第2の主表面を部分的に除去することにより溝が形成されている、請求項1または2に記載の発光装置。
  6. 前記溝の内周面は非鏡面化された領域を含む、請求項5に記載の発光装置。
  7. 前記第2の主表面から見た前記凸部の高さは0.2μm以上100μm以下である、請求項1〜6のいずれか1項に記載の発光装置。
  8. 前記窒化物半導体基板の第2の主表面には、少なくとも前記凸部との接続部に緩衝層が形成されている、請求項1〜7のいずれか1項に記載の発光装置。
  9. 前記緩衝層は、加工変質層、前記第2の主表面上に形成された金属膜およびLT−GaN膜からなる群から選択される1つである、請求項8に記載の発光装置。
  10. 窒化物半導体基板を備える発光装置の製造方法であって、
    窒化物半導体基板を準備する工程と、
    前記窒化物半導体基板において発光層が形成される側である第1の主表面と反対側の第2の主表面上に、開口部が形成されたマスク材を形成するマスク材形成工程と、
    前記マスク材の開口部において、前記第2の主表面上に窒化物半導体を成長させることにより凸部を形成する凸部形成工程とを備える、発光装置の製造方法。
  11. 前記マスク材形成工程に先立って、前記第2の主表面に緩衝層を形成する工程を備える、請求項10に記載の発光装置の製造方法。
  12. 前記凸部形成工程の後、前記マスク材を前記第2の主表面から除去する除去工程を備える、請求項10および請求項11のいずれか1項に記載の発光装置の製造方法。
  13. 1つの主表面に窒化物半導体を成長させることにより凸部が形成されている、窒化物半導体基板。
JP2005152728A 2005-05-25 2005-05-25 発光装置、発光装置の製造方法および窒化物半導体基板 Pending JP2006332267A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005152728A JP2006332267A (ja) 2005-05-25 2005-05-25 発光装置、発光装置の製造方法および窒化物半導体基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005152728A JP2006332267A (ja) 2005-05-25 2005-05-25 発光装置、発光装置の製造方法および窒化物半導体基板

Publications (1)

Publication Number Publication Date
JP2006332267A true JP2006332267A (ja) 2006-12-07

Family

ID=37553653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005152728A Pending JP2006332267A (ja) 2005-05-25 2005-05-25 発光装置、発光装置の製造方法および窒化物半導体基板

Country Status (1)

Country Link
JP (1) JP2006332267A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011134804A (ja) * 2009-12-22 2011-07-07 Showa Denko Kk 半導体発光素子の製造方法および半導体積層基板
JP2013175537A (ja) * 2012-02-24 2013-09-05 Nippon Hoso Kyokai <Nhk> 発光素子
JP2014175430A (ja) * 2013-03-08 2014-09-22 Stanley Electric Co Ltd 半導体発光素子及びその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274568A (ja) * 1998-02-19 1999-10-08 Hewlett Packard Co <Hp> Ledおよびledの組立方法
JP2000044400A (ja) * 1998-05-28 2000-02-15 Sumitomo Electric Ind Ltd 窒化ガリウム単結晶基板及びその製造方法
JP2003218383A (ja) * 2002-01-18 2003-07-31 Toshiba Corp 半導体発光素子及びその製造方法
JP2003234502A (ja) * 2002-02-07 2003-08-22 Sanyo Electric Co Ltd 半導体の形成方法および半導体素子
JP2004007009A (ja) * 1999-11-15 2004-01-08 Matsushita Electric Ind Co Ltd 窒化物半導体素子の製造方法
JP2006278751A (ja) * 2005-03-29 2006-10-12 Mitsubishi Cable Ind Ltd GaN系半導体発光素子

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274568A (ja) * 1998-02-19 1999-10-08 Hewlett Packard Co <Hp> Ledおよびledの組立方法
JP2000044400A (ja) * 1998-05-28 2000-02-15 Sumitomo Electric Ind Ltd 窒化ガリウム単結晶基板及びその製造方法
JP2004007009A (ja) * 1999-11-15 2004-01-08 Matsushita Electric Ind Co Ltd 窒化物半導体素子の製造方法
JP2003218383A (ja) * 2002-01-18 2003-07-31 Toshiba Corp 半導体発光素子及びその製造方法
JP2003234502A (ja) * 2002-02-07 2003-08-22 Sanyo Electric Co Ltd 半導体の形成方法および半導体素子
JP2006278751A (ja) * 2005-03-29 2006-10-12 Mitsubishi Cable Ind Ltd GaN系半導体発光素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011134804A (ja) * 2009-12-22 2011-07-07 Showa Denko Kk 半導体発光素子の製造方法および半導体積層基板
JP2013175537A (ja) * 2012-02-24 2013-09-05 Nippon Hoso Kyokai <Nhk> 発光素子
JP2014175430A (ja) * 2013-03-08 2014-09-22 Stanley Electric Co Ltd 半導体発光素子及びその製造方法

Similar Documents

Publication Publication Date Title
US7786493B2 (en) Light emitting diode, method for manufacturing light emitting diode, integrated light emitting diode, method for manufacturing integrated light emitting diode, light emitting diode backlight, light emitting diode illumination device, light emitting diode display, electronic apparatus, electronic device, and method for manufacturing electronic device
JP4535053B2 (ja) 発光ダイオードの配線の形成方法、発光ダイオード実装基板、ディスプレイ、バックライト、照明装置および電子機器
TWI568018B (zh) 氮化物半導體發光二極體
JP4244953B2 (ja) 発光装置およびその製造方法
JP5862354B2 (ja) 窒化物系発光ダイオード素子とその製造方法
US8093611B2 (en) Semiconductor light emitting device and method of manufacturing the same
US9099610B2 (en) Light emitting device and light emitting device package
JP4297084B2 (ja) 発光装置の製造方法および発光装置
KR101978968B1 (ko) 반도체 발광소자 및 발광장치
JP2006324324A (ja) 発光装置、発光装置の製造方法および窒化物半導体基板
EP1727212A1 (en) Semiconductor light-emitting device and illuminating device
JP2005150675A (ja) 半導体発光ダイオードとその製造方法
JP2009016467A (ja) 窒化ガリウム系半導体素子及びこれを用いた光学装置並びにこれを用いた画像表示装置
JP2008172040A (ja) 半導体発光素子、半導体発光素子の製造方法、バックライト、ディスプレイおよび電子機器
JP2006294907A (ja) 窒化ガリウム系化合物半導体発光素子
KR20070008745A (ko) 광추출 효율이 개선된 발광다이오드 소자 및 이의 제조방법
JP2007073789A (ja) 半導体発光素子用電極
JP5353809B2 (ja) 半導体発光素子及び発光装置
JP2006332267A (ja) 発光装置、発光装置の製造方法および窒化物半導体基板
JP5625725B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP2006294698A (ja) 発光素子、発光素子の製造方法、およびGaN基板
TW541711B (en) Semiconductor light emitting device and its manufacturing method, image display and lighting apparatus
WO2005057745A1 (en) Gan-based vertical electrode laser diode utilizing the technique of sapphire etching and manufacturing method of the same.

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100706

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101102