JP2003234502A - 半導体の形成方法および半導体素子 - Google Patents

半導体の形成方法および半導体素子

Info

Publication number
JP2003234502A
JP2003234502A JP2002030772A JP2002030772A JP2003234502A JP 2003234502 A JP2003234502 A JP 2003234502A JP 2002030772 A JP2002030772 A JP 2002030772A JP 2002030772 A JP2002030772 A JP 2002030772A JP 2003234502 A JP2003234502 A JP 2003234502A
Authority
JP
Japan
Prior art keywords
layer
substrate
buffer layer
nitride
based semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002030772A
Other languages
English (en)
Other versions
JP4118061B2 (ja
Inventor
Masayuki Hata
雅幸 畑
Yasuhiko Nomura
康彦 野村
Tatsuro Geshi
辰郎 下司
Shigeharu Matsushita
重治 松下
Kazuya Honma
運也 本間
Keiichi Yoshitoshi
慶一 吉年
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2002030772A priority Critical patent/JP4118061B2/ja
Publication of JP2003234502A publication Critical patent/JP2003234502A/ja
Application granted granted Critical
Publication of JP4118061B2 publication Critical patent/JP4118061B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】基板と半導体層との間に発生する応力を緩和し
ながら、格子定数差に起因する格子欠陥が低減された半
導体層を形成することが可能な窒化物系半導体の形成方
法を提供する。 【解決手段】この半導体の形成方法は、Si基板1上の
少なくとも一部に、立方晶のペロブスカイト構造、立方
晶の鉄マンガン鉱構造、立方晶の酸化物からなるCaF
2構造、および、六方晶の鉄マンガン鉱構造のうちの1
つの構造を有する材料からなる多結晶または単結晶の材
料を含む第1バッファ層2を形成する工程と、第1バッ
ファ層2上に、窒化物系半導体各層(4〜9)を形成す
る工程とを備えている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体の形成方
法および半導体素子に関し、特に、基板上に半導体層が
形成される半導体の形成方法および半導体素子に関す
る。
【0002】
【従来の技術】近年、窒化物系半導体(InXAlYGa
1-X-YN、0≦X、0≦Y、X+Y≦1)を用いた紫外
LED(Light Emitting Diode;
発光ダイオード)、青色LEDおよび緑色LEDが実用
化されている。また、窒化物系半導体(InXAlYGa
1-X-YN、0≦X、0≦Y、X+Y≦1)を用いた紫外
LD(Laser Diode;レーザダイオード)が
開発されている。
【0003】これらのLEDおよびLDの基本的な構造
は、サファイア基板などの透明な絶縁性基板上に、n型
AlYGa1-YN(0≦Y≦1)からなるn型窒化物系半
導体層と、InXGa1-XN(0<X≦1)からなる活性
層と、p型AlZGa1-ZN(0≦Z≦1)からなるp型
窒化物系半導体層とが順次積層されたダブルへテロ構造
である。たとえば、LEDの場合、発光観測面側となる
p型窒化物系半導体層上には、活性層の発光を外部に取
り出すために、透光性の金属からなる電極が設けられて
いる。
【0004】上記したサファイア基板を用いた従来の窒
化物系半導体素子では、サファイア基板が固いために、
素子の分離が困難であるという不都合があった。このよ
うな不都合を防止するため、従来では、Si基板上に窒
化物系半導体を形成することが試みられている。しかし
ながら、Si基板は、窒化物系半導体よりも熱膨張係数
が小さいため、成膜終了後の冷却時に、Si基板の収縮
よりもSi基板上に形成される窒化物系半導体層の収縮
の方が大きくなる。このため、窒化物系半導体層に引張
り応力が生じるので、窒化物系半導体層に反りなどが発
生するという不都合があった。
【0005】そこで、従来、上記のようなSi基板を用
いた場合の応力を緩和するために、Si基板と窒化物系
半導体層との間に、Siおよび窒化物系半導体よりも大
きい熱膨張係数を有する材料からなる応力緩和層を形成
する方法が提案されている。これらは、たとえば、特開
平9−326534号公報などに開示されている。この
応力緩和層によって、Si基板はより大きく収縮するの
で、Si基板と窒化物系半導体層との収縮の差が少なく
なる。このため、窒化物系半導体層に生じる引張り応力
が緩和されるので、窒化物系半導体層に反りなどが発生
するのを抑制することができる。なお、この応力緩和層
の材料としては、ZnO、サファイア、MgOおよびM
gAl24などが開示されている。
【0006】
【発明が解決しようとする課題】しかしながら、上記特
開平9−326534号公報に開示された従来の窒化物
系半導体素子の形成方法では、応力緩和層の材料として
用いるZnO、サファイア、MgOおよびMgAl24
と、基板材料として用いるSiとの格子定数の差が大き
いため、Si基板上に応力緩和層を形成する際に、応力
緩和層に多くの格子欠陥が発生する。これにより、応力
緩和層上に形成される窒化物系半導体層にも、多くの格
子欠陥が発生するので、格子欠陥が低減された窒化物系
半導体層を形成するのは困難であるという不都合があ
る。このように、上記公報に開示された技術では、Si
基板と窒化物系半導体層との応力を緩和することができ
る一方、格子欠陥が低減された窒化物系半導体層を形成
するのは困難であるという問題点がある。このような問
題点は、窒化物系半導体層を形成する場合の他に、基板
よりも熱膨張係数が大きい結晶構造が六方晶である半導
体層を形成する場合にも同様に生じる。
【0007】この発明は、上記のような課題を解決する
ためになされたものであり、この発明の1つの目的は、
基板と半導体層との間に発生する応力を緩和しながら、
格子定数差に起因する格子欠陥が低減された半導体層を
形成することが可能な半導体の形成方法を提供すること
である。
【0008】この発明のもう1つの目的は、基板と半導
体層との間に発生する応力を緩和しながら、格子定数差
に起因する格子欠陥が低減された半導体層を得ることが
可能な半導体素子を提供することである。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、この発明の第1の局面による半導体の形成方法は、
基板上の少なくとも一部に、立方晶のペロブスカイト構
造、立方晶の鉄マンガン鉱構造、立方晶の酸化物からな
るCaF2構造、および、六方晶の鉄マンガン鉱構造の
うちの1つの構造を有する材料からなる多結晶または単
結晶の材料を含む第1バッファ層を形成する工程と、第
1バッファ層上に、窒化物系半導体層または基板よりも
熱膨張係数が大きい結晶構造が六方晶である半導体層を
形成する工程とを備えている。
【0010】この第1の局面による半導体の形成方法で
は、上記のように、基板上の少なくとも一部に、立方晶
のペロブスカイト構造、立方晶の鉄マンガン鉱構造、立
方晶の酸化物からなるCaF2構造、および、六方晶の
鉄マンガン鉱構造のうちの1つの構造を有する材料から
なる多結晶または単結晶の材料を含む第1バッファ層を
形成することによって、基板と半導体層との応力を緩和
することが可能で、かつ、基板との格子定数の差が小さ
い第1バッファ層を得ることができる。これにより、基
板と半導体層との間に発生する応力を緩和することがで
きるとともに、格子定数差に起因して第1バッファ層に
多くの格子欠陥が発生するのを抑制することができるの
で、第1バッファ層上に形成される半導体層に多くの格
子欠陥が発生するのも抑制することができる。その結
果、基板と半導体層との間に発生する応力を緩和しなが
ら、格子定数差に起因する格子欠陥が低減された半導体
層を容易に形成することができる。
【0011】上記第1の局面による半導体の形成方法に
おいて、好ましくは、基板は、立方晶の(111)面を
表面とする基板、および、六方晶の(0001)面を表
面とする基板のうちのいずれか一方を含む。このように
構成すれば、基板と第1バッファ層との格子定数の差を
容易に小さくすることができる。
【0012】上記の半導体の形成方法において、好まし
くは、第1バッファ層は、SrTiO3、L23(Lは
ランタノイド元素)、PrO2、CeO2およびY23
らなるグループより選択される少なくとも1つを含む。
このように構成すれば、容易に、基板との格子定数の差
が小さい第1バッファ層を得ることができる。
【0013】上記の半導体の形成方法において、好まし
くは、基板は、Si基板およびGaP基板のいずれか一
方を含む。このように構成すれば、上記の第1バッファ
層を構成する材料との組み合わせにより、容易に、第1
バッファ層と基板との格子定数の差を小さくすることが
できる。
【0014】上記の半導体の形成方法において、好まし
くは、第1バッファ層を形成した後、窒化物系半導体層
または基板よりも熱膨張係数が大きい結晶構造が六方晶
である半導体層を形成する前に、第1バッファ層上の少
なくとも一部に、多結晶または非晶質の第2バッファ層
を形成する工程をさらに備える。このように構成すれ
ば、第2バッファ層により半導体層の結晶性を向上させ
ることができる。これにより、第2バッファ層上に形成
される半導体層の格子欠陥をより低減することができ
る。
【0015】この発明の第2の局面による半導体素子
は、基板上の少なくとも一部に形成され、立方晶のペロ
ブスカイト構造、立方晶の鉄マンガン鉱構造、立方晶の
酸化物からなるCaF2構造、および、六方晶の鉄マン
ガン鉱構造のうちの1つの構造を有する材料からなる多
結晶または単結晶の材料を含む第1バッファ層と、第1
バッファ層上に形成された窒化物系半導体層または基板
よりも熱膨張係数が大きい結晶構造が六方晶である半導
体層とを備えている。
【0016】この第2の局面による半導体素子では、上
記のように、基板上の少なくとも一部に、立方晶のペロ
ブスカイト構造、立方晶の鉄マンガン鉱構造、立方晶の
酸化物からなるCaF2構造、および、六方晶の鉄マン
ガン鉱構造のうちの1つの構造を有する材料からなる多
結晶または単結晶の材料を含む第1バッファ層を形成す
ることによって、基板と半導体層との応力を緩和するこ
とが可能で、かつ、基板との格子定数の差が小さい第1
バッファ層を得ることができる。これにより、基板と半
導体層との間に発生する応力を緩和することができると
ともに、格子定数差に起因して第1バッファ層に多くの
格子欠陥が発生するのを抑制することができるので、第
1バッファ層上に形成される半導体層に多くの格子欠陥
が発生するのも抑制することができる。その結果、基板
と半導体層との間に発生する応力を緩和しながら、格子
定数差に起因する格子欠陥が低減された半導体層を容易
に形成することができる。
【0017】なお、上記第1の局面による半導体の形成
方法において、基板の表面に平行な方向の格子定数は、
半導体層の基板の表面に平行な方向の格子定数と異なっ
ていてもよい。
【0018】また、上記第1の局面による半導体の形成
方法において、基板の熱膨張率は、半導体層の熱膨張率
と異なっていてもよい。
【0019】また、上記第1の局面による半導体の形成
方法において、第1バッファ層は、配向していてもよ
い。このように構成すれば、第1バッファ層上に形成さ
れる半導体層の結晶欠陥をより低減することができる。
この場合、第1バッファ層は、表面が3回対称の構造を
有するように配向していてもよい。また、この場合、第
1バッファ層は、表面が立方晶のほぼ(111)面また
は六方晶のほぼ(0001)面を有するように配向して
いるのが好ましい。
【0020】また、上記第1の局面による半導体の形成
方法において、第2バッファ層は、半導体からなってい
てもよい。
【0021】また、上記第1の局面による半導体の形成
方法において、第2バッファ層の形成温度は、第1バッ
ファ層の形成温度よりも低くてもよい。
【0022】また、上記第1の局面による半導体の形成
方法において、半導体層は、ウルツ鉱構造を有していて
もよい。
【0023】また、上記第1の局面による半導体の形成
方法において、半導体層を形成する工程は、横方向成長
を用いることによって、低転位の半導体層を成長する工
程を備えてもよい。このように構成すれば、半導体層の
結晶欠陥をさらに低減することができる。
【0024】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。
【0025】(第1実施形態)図1は、本発明の第1実
施形態による窒化物系半導体からなる発光ダイオード素
子(LED)の断面図である。
【0026】まず、図1を参照して、第1実施形態によ
る窒化物系半導体からなる発光ダイオード素子の構造に
ついて説明する。第1実施形態では、図1に示すよう
に、立方晶の(111)面を表面とするSi基板1上
に、約10nmの膜厚を有する立方晶のCaF2構造の
PrO2からなる第1バッファ層2が形成されている。
この第1バッファ層2の表面は、3回対称となるように
形成されている。また、第1バッファ層2の表面が(1
11)面となるとともに、第1バッファ層2の[1−1
0]方向が、Si基板1の[1−10]方向と一致する
ように配向している。この場合、Si基板1の格子定数
が、0.5431nmであるのに対して、第1バッファ
層2の格子定数は、0.5393nmであり、Si基板
1の格子定数と、第1バッファ層2の格子定数との違い
は、0.7%と小さい。なお、Si基板1は、本発明の
「基板」の一例であり、第1バッファ層2は、本発明の
「第1バッファ層」の一例である。
【0027】また、第1バッファ層2上には、約10n
mの膜厚を有するAlGaNからなる第2バッファ層3
が形成されている。なお、この第2バッファ層3は、本
発明の「第2バッファ層」の一例である。第2バッファ
層3上には、約5μmの膜厚を有するSiがドープされ
たn型GaNからなるn型コンタクト層4が形成されて
いる。このn型コンタクト層4は、n型クラッド層とし
ての機能も有する。また、n型コンタクト層4上には、
発光層5が形成されている。この発光層5は、約5nm
の膜厚を有する6つのアンドープGaNからなる障壁層
と、約5nmの膜厚を有する5つのアンドープGa0.65
In0.35Nからなる井戸層とが交互に積層された多重量
子井戸(MQW;Multiple Quantum
Well)構造を有する。また、発光層5上には、約1
0nmの膜厚を有するアンドープGaNからなる保護層
6が形成されている。この保護層6は、結晶成長プロセ
ス中に、発光層5が高温になることに起因して、発光層
5の結晶が劣化するのを防止する機能を有する。
【0028】また、保護層6上には、約0.15μmの
膜厚を有するMgがドープされたp型Al0.05Ga0.95
Nからなるp型クラッド層7が形成されている。p型ク
ラッド層7上には、約0.3μmの膜厚を有するMgが
ドープされたp型GaNからなるp型中間層8が形成さ
れている。p型中間層8上には、約0.3μmの膜厚を
有するMgがドープされたp型Ga0.15In0.85Nから
なるキャリア濃度8×1018cm3のp型コンタクト層
9が形成されている。また、p型コンタクト層9上に
は、約20nmの膜厚を有する下層のPd層と約40n
mの膜厚を有する上層のAu層とからなるp側透光性電
極10が形成されている。p側透光性電極10の一部上
には、約30nmの膜厚を有する下層のTi層と約50
0nmの膜厚を有する上層のAu層とからなるp側パッ
ド電極11が形成されている。
【0029】そして、Si基板1、第1バッファ層2お
よび第2バッファ層3の一部領域は、n型コンタクト層
4の裏面が露出するように除去されている。この露出さ
れたn型コンタクト層4の裏面上と、Si基板1、第1
バッファ層2および第2バッファ層3の側面上と、Si
基板1の裏面上とに、約500nmの膜厚を有するAl
からなるn側電極12が形成されている。
【0030】第1実施形態では、上記のように、立方晶
の(111)面を表面とするSi基板1上に、立方晶の
PrO2からなるCaF2構造の第1バッファ層2を形成
することによって、Si基板1と窒化物系半導体各層
(4〜9)との応力を緩和することが可能となる。ま
た、第1バッファ層2の表面が(111)面となるとと
もに、第1バッファ層2の[1−10]方向がSi基板
1の[1−10]方向と一致するように配向しているの
で、Si基板1の格子定数との差(0.7%)が小さい
第1バッファ層2を得ることができる。これにより、S
i基板1と窒化物系半導体各層(4〜9)との間に発生
する応力を緩和することができるとともに、格子定数差
に起因して第1バッファ層2に多くの格子欠陥が発生す
るのを抑制することができるので、第1バッファ層2上
に形成される窒化物系半導体各層(4〜9)に多くの格
子欠陥が発生するのも抑制することができる。その結
果、Si基板1と窒化物系半導体各層(4〜9)との間
に発生する応力を緩和しながら、格子定数差に起因する
格子欠陥が低減された窒化物系半導体各層(4〜9)を
容易に形成することができる。
【0031】また、第1実施形態では、第1バッファ層
2上に、第2バッファ層3を形成することによって、第
1バッファ層2上に、直接、窒化物系半導体各層(4〜
9)を形成するよりも、窒化物系半導体各層(4〜9)
の結晶性を向上させることができる。その結果、窒化物
系半導体各層(4〜9)の格子欠陥をより低減すること
ができる。
【0032】また、第1実施形態では、上記のように、
第1バッファ層2の表面が(111)面となるように配
向しているので、第1バッファ層2の表面が3回対称と
なる。これにより、第1バッファ層2上に形成される窒
化物系半導体各層(4〜9)の表面が(0001)面に
なりやすいので、結晶成長が容易で、かつ、結晶欠陥の
少ない窒化物系半導体各層(4〜9)が得られやすい。
【0033】図2および図3は、図1に示した第1実施
形態による窒化物系半導体からなる発光ダイオード素子
(LED)の製造プロセスを説明するための断面図であ
る。次に、図1〜図3を参照して、第1実施形態による
発光ダイオード素子の製造プロセスについて説明する。
【0034】まず、図2に示すように、電子ビーム真空
蒸着法を用いて、立方晶の(111)面を表面とするS
i基板1上に、約10nmの膜厚を有する立方晶のPr
2からなるCaF2構造の第1バッファ層2を形成す
る。具体的には、Si基板1を約200℃〜約800℃
にするとともに、約3.2×10-5Pa(2.4×10 -7
Torr)の超高真空下において、電子ビームをペレッ
ト状のPrO2に照射することによって、ペレット状の
PrO2を加熱する。これにより、蒸発したPrO2の分
子や原子などを、Si基板1上に堆積させることによ
り、第1バッファ層2の表面が3回対称となるように形
成する。この場合、第1バッファ層2の表面が(11
1)面となるとともに、第1バッファ層2の[1−1
0]方向が、Si基板1の[1−10]方向と一致する
ように配向する。
【0035】次に、第1バッファ層2が形成されたSi
基板1を、MOCVD(MetalOrganic C
hemical Vapor Deposition;
有機金属気相成長)装置内に設置する。そして、MOC
VD法を用いて、第1バッファ層2上に、第2バッファ
層3を形成する。具体的には、Si基板1を約1150
℃の基板温度(成長温度)に保持した状態で、原料ガス
として、NH3、TMAl(トリメチルアルミニウム)
およびTMGa(トリメチルガリウム)、キャリアガス
として、H2およびN2からなるガス(H2の含有率は約
50%)を用いて、第1バッファ層2上に、約10nm
の膜厚を有するAlGaNからなる第2バッファ層3を
形成する。
【0036】次に、Si基板1を約1000℃〜約12
00℃(たとえば、約1150℃)の成長温度に保持し
た状態で、原料ガスとして、NH3およびTMGa、ド
ーパントガスとして、SiH4、キャリアガスとして、
2およびN2からなるガス(H2の含有率は約50%)
を用いることによって、第2バッファ層3上に、約5μ
mの膜厚を有する単結晶のSiがドープされたn型Ga
Nからなるn型コンタクト層4を約3μm/hの成長速
度で成長させる。
【0037】次に、Si基板1を約700℃〜約100
0℃(たとえば、約850℃)の成長温度に保持した状
態で、原料ガスとして、NH3、TFGa(トリエチル
ガリウム)およびTMIn(トリメチルインジウム)、
キャリアガスとして、H2およびN2からなるガス(H2
の含有率は約1%〜5%)を用いることによって、n型
コンタクト層4上に、約5nmの膜厚を有する6つのア
ンドープGaNからなる障壁層と、約5nmの膜厚を有
する5つのアンドープGa0.65In0.35Nからなる井戸
層とを交互に成長することにより、n型コンタクト層4
上に、MQW構造の発光層5を形成する。さらに連続し
て、発光層5上に、約10nmの膜厚を有する単結晶の
アンドープGaNからなる保護層6を、約0.4nm/
sの成長速度で成長させる。
【0038】次に、Si基板1を約1000℃〜約12
00℃(たとえば、約1150℃)の成長温度に保持し
た状態で、原料ガスとして、NH3、TMGaおよびT
MAl、ドーパントガスとして、Cp2Mg(シクロペ
ンタジエニルマグネシウム)、キャリアガスとして、H
2およびN2からなるガス(H2の含有率は約1%〜3
%)を用いることによって、保護層6上に、約0.15
μmの膜厚を有するMgがドープされたp型Al0.05
0.95Nからなるp型クラッド層7を約3μm/hの成
長速度で成長させる。
【0039】次に、Si基板1を約1000℃〜約12
00℃(たとえば、約1150℃)の成長温度に保持し
た状態で、原料ガスとして、NH3およびTMGa、ド
ーパントガスとして、Cp2Mg、キャリアガスとし
て、H2およびN2からなるガス(H2の含有率は約1%
〜3%)を用いることによって、p型クラッド層7上
に、約0.3μmの膜厚を有するMgがドープされたp
型GaNからなるp型中間層8を約3μm/hの成長速
度で成長させる。
【0040】次に、Si基板1を約700℃〜約100
0℃(たとえば、約850℃)の成長温度に保持した状
態で、原料ガスとして、NH3、TEGaおよびTMI
n、ドーパントガスとして、Cp2Mg、キャリアガス
として、H2およびN2からなるガス(H2の含有率は約
1%〜5%)を用いることによって、p型中間層8上
に、約0.3μmの膜厚を有するMgがドープされたp
型Ga0.15In0.85Nからなるp型コンタクト層9を約
3μm/hの成長速度で成長させる。
【0041】その後、Si基板1の裏面をSi基板1が
約80μmの厚みになるまで研磨する。そして、図3に
示すように、フォトリソグラフィー技術およびKOH溶
液によるウエットエッチング技術を用いて、第1バッフ
ァ層2が露出するように、Si基板1の裏面から直径約
200μmの円形の穴を形成する。さらに、RIE(R
eactive Ion Etching)法などのド
ライエッチング技術を用いて、第1バッファ層2および
第2バッファ層3の一部を円形状に除去することによっ
て、n型コンタクト層4の裏面を露出させる。
【0042】次に、図1に示したように、真空蒸着法を
用いて、p型コンタクト層9上に、約20nmの膜厚を
有する下層のPd層と約40nmの膜厚を有する上層の
Au層とからなるp側透光性電極10を形成する。そし
て、p側透光性電極10の一部上に、約30nmの膜厚
を有する下層のTi層と約500nmの膜厚を有する上
層のAu層とからなるp側パッド電極11を形成する。
また、真空蒸着法を用いて、n型コンタクト層4の裏面
上と、Si基板1、第1バッファ層2および第2バッフ
ァ層3の側面上と、Si基板1の裏面上とに、約500
nmの膜厚を有するAlからなるn側電極12を形成す
る。その後、p側透光性電極10およびn側電極12
を、それぞれ、p型コンタクト層9およびn型コンタク
ト層4にオーミック接触させるために、約600℃の温
度条件下で、熱処理を行う。
【0043】最後に、スクライブ、ダイシングおよびブ
レーキングなどの方法を用いて、一辺が約400μmの
略正方形になるように、素子の分離を行う。このように
して、第1実施形態による窒化物系半導体からなる発光
ダイオード素子(LED)が製造される。
【0044】(第2実施形態)図4は、本発明の第2実
施形態による窒化物系半導体レーザ素子(LD)を示し
た断面図である。この第2実施形態では、上記第1実施
形態と異なり、六方晶の鉄マンガン鉱構造のPr23
らなる第1バッファ層を形成する場合について説明す
る。
【0045】この第2実施形態による窒化物系半導体レ
ーザ素子では、図4に示すように、立方晶の(111)
面を表面とするSi基板21上に、約10nmの膜厚を
有する六方晶の鉄マンガン鉱構造のPr23からなる第
1バッファ層22が形成されている。この第1バッファ
層22の表面は、3回対称となるように形成されてい
る。また、第1バッファ層22の表面が(0001)面
となるとともに、第1バッファ層22の[11−20]
方向が、Si基板21の[1−10]方向と一致するよ
うに配向している。この場合、Si基板21の[11
0]方向の隣接原子間隔が、0.3840nmであるの
に対して、第1バッファ層22のa軸の格子定数は、
0.3851nmであり、Si基板21の[110]方
向の隣接原子間隔と、第1バッファ層22のa軸の格子
定数との違いは、0.3%と小さい。なお、Si基板2
1は、本発明の「基板」の一例であり、第1バッファ層
22は、本発明の「第1バッファ層」の一例である。
【0046】また、第1バッファ層22上には、約10
nmの膜厚を有するAlGaNからなる第2バッファ層
23が形成されている。なお、この第2バッファ層23
は、本発明の「第2バッファ層」の一例である。第2バ
ッファ層23上には、約0.5μmの膜厚を有するアン
ドープGaN層24が形成されている。アンドープGa
N層24上には、約10nm〜約1000nmの膜厚を
有するとともに、約7μmの周期を有するストライプ状
(細長状)のSiNからなるマスク層25が形成されて
いる。このマスク層25は、オーバーハング部25aを
有する逆メサ形状(逆台形状)に形成されているととも
に、オーバーハング部25a間の最短距離は、下層のア
ンドープのGaN層24の露出部の幅よりも、小さく形
成されている。また、マスク層25の開口部は、たとえ
ば、アンドープGaN層24の[11−20]方向また
は[1−100]方向に形成しているのが好ましい。そ
して、アンドープGaN層24上およびマスク層25上
には、約2μmの膜厚を有するアンドープGaN層26
が形成されている。
【0047】また、アンドープGaN層26上には、約
4μmの膜厚を有するn型GaNからなる第1導電型コ
ンタクト層27が形成されている。第1導電型コンタク
ト層27上には、約0.45μmの膜厚を有するn型A
lGaNからなる第1導電型クラッド層28が形成され
ている。第1導電型クラッド層28上には、InGaN
からなるMQW発光層29が形成されている。MQW発
光層29上には、約0.45μmの膜厚を有するp型A
lGaNからなるとともに、突出部を有する第2導電型
クラッド層30が形成されている。第2導電型クラッド
層30の突出部の上面上には、約0.15μmの膜厚を
有するp型GaNからなる第2導電型コンタクト層31
が形成されている。この第2導電型コンタクト層31と
第2導電型クラッド層30の突出部とによって、リッジ
部が形成されている。第2導電型コンタクト層31上
に、p側電極32が形成されている。そして、第2導電
型クラッド層30から、第1導電型コンタクト層27ま
での一部領域が除去されている。この露出された第1導
電型コンタクト層27の一部上に、n側電極33が形成
されている。
【0048】第2実施形態では、上記のように、立方晶
の(111)面を表面とするSi基板21上に、約10
nmの膜厚を有する六方晶のPr23からなる鉄マンガ
ン鉱構造の第1バッファ層22を形成することによっ
て、Si基板21と窒化物系半導体各層(24〜31)
との応力を緩和することが可能となる。また、第1バッ
ファ層22の表面が(0001)面となるとともに、第
1バッファ層22の[11−20]方向がSi基板21
の[1−10]方向と一致するように配向しているの
で、Si基板21の[110]方向の隣接原子間隔との
格子定数差(0.3%)が小さい第1バッファ層22を
得ることができる。これにより、基板21と窒化物系半
導体各層(24〜31)との間に発生する応力を緩和す
ることができるとともに、格子定数差に起因して第1バ
ッファ層22に多くの格子欠陥が発生するのを抑制する
ことができるので、第1バッファ層22上に形成される
窒化物系半導体各層(24〜31)に多くの格子欠陥が
発生するのも抑制することができる。その結果、Si基
板21と窒化物系半導体各層(24〜31)との間に発
生する応力を緩和しながら、格子定数差に起因する格子
欠陥が低減された窒化物系半導体各層(24〜31)を
容易に形成することができる。
【0049】また、第2実施形態では、第1バッファ層
22上に、第2バッファ層23を形成することによっ
て、第1実施形態と同様、第1バッファ層22上に、直
接、窒化物系半導体各層(24〜31)を形成するより
も、窒化物系半導体各層(24〜31)の結晶性を向上
させることができる。その結果、窒化物系半導体各層
(24〜31)の格子欠陥をより低減することができ
る。
【0050】また、第2実施形態では、上記のように、
第1バッファ層22の表面が(0001)面となるよう
に配向しているので、第1バッファ層22の表面が3回
対称となる。これにより、第1バッファ層22上に形成
される窒化物系半導体各層(24〜31)の表面が(0
001)面になりやすいので、結晶成長が容易で、か
つ、結晶欠陥の少ない窒化物系半導体各層(24〜3
1)が得られやすい。
【0051】図5〜図8は、図4に示した第2実施形態
による窒化物系半導体レーザ素子(LD)の製造プロセ
スを説明するための断面図である。次に、図4〜図8を
参照して、第2実施形態による窒化物系半導体レーザ素
子の製造プロセスについて説明する。
【0052】まず、図5に示すように、MOCVD法を
用いて、立方晶の(111)面を表面とするSi基板2
1上に、約10nmの膜厚を有する六方晶のPr23
らなる鉄マンガン鉱構造の第1バッファ層22を形成す
る。具体的には、Si基板21を約500℃〜約800
℃の成長温度に保持するとともに、装置内を約0.4k
Pa〜約24kPaに減圧した状態で、原料ガスとし
て、Pr(DPM)3およびオゾンを用いることによっ
て、Si基板21上に、第1バッファ層22の表面が3
回対称となるように形成する。この場合、第1バッファ
層22の表面が(0001)面となるとともに、第1バ
ッファ層22の[11−20]方向が、Si基板21の
[1−10]方向と一致するように配向する。
【0053】次に、第1バッファ層22上に、約10n
mの膜厚を有するAlGaNからなる第2バッファ層2
3および約0.5μmの膜厚を有するアンドープGaN
層24を順次形成する。
【0054】次に、図6に示すように、オーバーハング
部25aを有するSiNからなるマスク層25を形成す
る。このマスク層25の形成方法としては、まず、アン
ドープGaN層24上の全面に、SiN層(図示せず)
を形成した後、このSiN層上の所定領域にレジスト
(図示せず)を形成する。そして、そのレジストをマス
クとして、SiN層をウェットエッチングすることによ
って、オーバーハング部25aを有するマスク層25を
形成することができる。なお、このマスク層25は、約
10nm〜約1000nmの膜厚を有するとともに、約
7μmの周期を有するストライプ状(細長状)に形成す
る。また、マスク層25の開口部は、たとえば、アンド
ープGaN層24の[11−20]方向または[1−1
00]方向に形成するのが好ましい。
【0055】この後、図7に示すように、MOCVD法
またはHVPE法(HydrideVapor Epi
taxy;ハイドライド気相成長法)を用いて、Si基
板21を約950℃〜約1200℃の成長温度に保持し
た状態で、マスク層25を選択成長マスクとして、アン
ドープGaN層24上に、約2μmの膜厚を有するアン
ドープGaN層26を選択横方向成長させる。
【0056】ここで、アンドープGaN層26を成長さ
せる際、マスク層25がオーバーハング部25aを有す
るので、オーバーハング部25aの下方には、原料が届
きにくくなる。これにより、原料が届きやすいオーバー
ハング25a間の中央部付近では、アンドープGaN層
26の成長速度が速くなるとともに、原料が届きにくい
オーバーハング部25aの下方では、アンドープGaN
層26の成長速度が遅くなる。このため、ファセット形
状(台形状)のアンドープGaN層26が形成されやす
くなるとともに、ファセット形状(台形状)のアンドー
プGaN層26の側面が、徐々に横方向に成長するの
で、アンドープGaN層26の膜厚が、マスク層25の
膜厚よりも薄い成長初期の段階から横方向成長が促進さ
れる。このため、アンドープGaN層26の成長初期段
階から転位が横方向へ曲げられるので、アンドープGa
N層26の成長初期段階から縦方向に伝播する転位を低
減することができる。これにより、低転位のアンドープ
GaN層26を薄い膜厚でヘテロ成長させることができ
る。
【0057】次に、アンドープGaN層26上に、MO
CVD法またはHVPE法を用いて、約4μmの膜厚を
有するn型GaNからなる第1導電型コンタクト層2
7、約0.45μmの膜厚を有するn型AlGaNから
なる第1導電型クラッド層28、InGaNからなるM
QW発光層29、突出部を有する約0.45μmの膜厚
のp型AlGaNからなる第2導電型クラッド層30、
および、約0.15μmの膜厚を有するp型GaNから
なる第2導電型コンタクト層31を順次形成する。
【0058】次に、図8に示すように、第2導電型コン
タクト層31上に、CVD法を用いて、SiO2膜(図
示せず)を形成した後、フォトリソグラフィー技術およ
びエッチング技術を用いて、SiO2膜をパターニング
する。そして、そのSiO2膜をマスクとして、RIE
法を用いて、第2導電型コンタクト層31、第2導電型
クラッド層30、MQW発光層29、第1導電型クラッ
ド層28、および、第1導電型コンタクト層27の途中
までエッチング除去することによって、第1導電型コン
タクト層27の上面の一部を露出させる。この後、フォ
トリソグラフィー技術とドライエッチング技術とを用い
て、第2導電型コンタクト層31から第2導電型クラッ
ド層30の一部をエッチング除去することにより、リッ
ジ部を形成する。
【0059】最後に、図4に示したように、真空蒸着法
を用いて、リッジ部上の第2導電型コンタクト層31上
に、p側電極32を形成する。そして、露出された第1
導電型コンタクト層27の一部上に、n側電極33を形
成する。このようにして、第2実施形態の窒化物系半導
体レーザ素子(LD)が形成される。
【0060】第2実施形態の製造プロセスでは、上記の
ように、オーバーハング部25aを有するマスク層25
を用いて選択横方向成長により形成した低転位のアンド
ープGaN層26上に、窒化物系半導体各層(27〜3
1)を形成することによって、低転位で、かつ、厚みの
薄い窒化物系半導体各層(27〜31)を形成すること
ができる。その結果、厚みが薄く、かつ、良好な素子特
性を有する窒化物系半導体レーザ素子を得ることができ
る。
【0061】(第3実施形態)図9は、本発明の第3実
施形態による窒化物系半導体レーザ素子(LD)を示し
た断面図である。この第3実施形態では、上記第1およ
び第2実施形態と異なり、立方晶の鉄マンガン鉱構造の
Sm23からなる第1バッファ層を形成する場合につい
て説明する。
【0062】この第3実施形態による窒化物系半導体レ
ーザ素子では、図9に示すように、立方晶の(111)
面を表面とするSi基板41上に、約10nm〜約10
00nmの膜厚を有する立方晶の鉄マンガン鉱構造のS
23からなる第1バッファ層42が形成されている。
この第1バッファ層42の表面は、3回対称となるよう
に形成されている。この第1バッファ層42は、約7μ
mの周期を有するストライプ状(細長状)に形成されて
いる。また、第1バッファ層42の表面が(111)面
となるとともに、第1バッファ層42の[1−10]方
向が、Si基板41の[1−10]方向と一致するよう
に配向している。この場合、Si基板41の格子定数
が、0.5431nmであるのに対して、第1バッファ
層42の格子定数は、1.085nmであり、Si基板
41の格子定数と、第1バッファ層42の格子定数の1
/2倍との違いは、2.4%と小さい。なお、Si基板
41は、本発明の「基板」の一例であり、第1バッファ
層42は、本発明の「第1バッファ層」の一例である。
【0063】そして、Si基板41上および第1バッフ
ァ層42上には、約2μmの膜厚を有するアンドープG
aN層43が形成されている。なお、このアンドープG
aN層43から上に形成されているn型GaNからなる
第1導電型コンタクト層27、n型AlGaNからなる
第1導電型クラッド層28、InGaNからなるMQW
発光層29、p型AlGaNからなる第2導電型クラッ
ド層30、p型GaNからなる第2導電型コンタクト層
31、p側電極32、および、n側電極33の組成およ
び膜厚は、図4に示した第2実施形態と同様である。
【0064】第3実施形態では、上記のように、立方晶
の(111)面を表面とするSi基板41上に、立方晶
のSm23からなる鉄マンガン鉱構造の第1バッファ層
42を形成することによって、Si基板41と窒化物系
半導体各層(43、27〜31)との応力を緩和するこ
とが可能となる。また、第1バッファ層42の表面が
(111)面となるとともに、第1バッファ層42の
[1−10]方向がSi基板41の[1―10]方向と
一致するように配向しているので、Si基板41の格子
定数との差(2.4%)が小さい第1バッファ層42を
得ることができる。これにより、Si基板41と窒化物
系半導体各層(43、27〜31)との間に発生する応
力を緩和することができるとともに、格子定数差に起因
して第1バッファ層42に多くの格子欠陥が発生するの
を抑制することができるので、第1バッファ層42上に
形成される窒化物系半導体各層(43、27〜31)に
多くの格子欠陥が発生するのも抑制することができる。
その結果、Si基板41と窒化物系半導体各層(43、
27〜31)との間に発生する応力を緩和しながら、格
子定数差に起因する格子欠陥が低減された窒化物系半導
体各層(43、27〜31)を容易に形成することがで
きる。
【0065】また、第3実施形態では、上記のように、
第1バッファ層42の表面が(111)面となるように
配向しているので、第1バッファ層42の表面が3回対
称となる。これにより、第1バッファ層42上に形成さ
れる窒化物系半導体各層(43、27〜31)の表面が
(0001)面になりやすいので、結晶成長が容易で、
かつ、結晶欠陥の少ない窒化物系半導体各層(43、2
7〜31)が得られやすい。
【0066】図10〜図14は、図9に示した第3実施
形態による窒化物系半導体レーザ素子(LD)の製造プ
ロセスを説明するための断面図である。次に、図9〜図
14を参照して、第3実施形態による窒化物系半導体レ
ーザ素子の製造プロセスについて説明する。
【0067】まず、図10に示すように、MOCVD法
を用いて、立方晶の(111)面を表面とするSi基板
41上に、約10nm〜約1000nmの膜厚を有する
立方晶のSm23からなる鉄マンガン鉱構造の第1バッ
ファ層42を形成する。具体的には、Si基板41を約
500℃〜約800℃の成長温度に保持するとともに、
装置内を約0.4kPa〜約24kPaに減圧した状態
で、原料ガスとして、Sm(DPM)3およびオゾンを
用いることによって、Si基板41上に、第1バッファ
層42の表面が3回対称となるように形成する。この場
合、第1バッファ層42の表面が(111)面となると
ともに、第1バッファ層42の[1−10]方向が、S
i基板41の[1−10]方向と一致するように配向す
る。
【0068】次に、図11に示すように、フォトリソグ
ラフィー技術およびエッチング技術を用いて、第1バッ
ファ層42を、約7μmの周期を有するストライプ状
(細長状)に形成する。また、第1バッファ層42の開
口部は、たとえば、Si基板41の[11−2]方向ま
たは[1−10]方向に形成するのが好ましい。
【0069】この後、MOCVD法またはHVPE法を
用いて、Si基板41を約950℃〜約1200℃の成
長温度に保持した状態で、第1バッファ層42間に露出
されたSi基板41上と、第1バッファ層42上とに、
約2μmの膜厚を有するアンドープGaN層43を形成
する。
【0070】ここで、アンドープGaN層43を成長さ
せる際に、第1バッファ層42間に露出されたSi基板
41の表面上には、N2ガスとSiとが反応することに
よって、SiNなどが形成される。このため、Si基板
41上には、アンドープGaN層43が成長しにくい。
また、たとえ成長したとしても、高品質のアンドープG
aN層43が成長しにくい。これに対して、第1バッフ
ァ層42の表面は、(111)面となっているので、図
12に示すように、第1バッファ層42に配向してファ
セット形状(台形状)のアンドープGaN層43が成長
しやすい。そして、図13に示すように、第1バッファ
層42上のファセット形状(台形状)のアンドープGa
N層43の側面が、徐々に横方向に成長する。このよう
に、アンドープGaN層43の横方向の成長が進むこと
により、図14に示すように、各ファセット形状(台形
状)のアンドープGaN層43が合体して連続膜とな
る。この横方向成長によって、転位が横方向へ曲げられ
るので、アンドープGaN層43の縦方向に伝播する転
位を低減することができる。その結果、Si基板41上
と、第1バッファ層42上とに、低転位のアンドープG
aN層43を薄い膜厚でヘテロ成長させることができ
る。
【0071】次に、図9に示したように、アンドープG
aN層43上に、n型GaNからなる第1導電型コンタ
クト層27、n型AlGaNからなる第1導電型クラッ
ド層28、InGaNからなるMQW発光層29、p型
AlGaNからなる第2導電型クラッド層30、p型G
aNからなる第2導電型コンタクト層31、p側電極3
2、および、n側電極33を、第2実施形態と同様の製
造方法により形成する。このようにして、第3実施形態
の窒化物系半導体レーザ素子が形成される。
【0072】第3実施形態の製造プロセスでは、上記の
ように、低転位の窒化物系半導体を形成するまでに必要
な窒化物系半導体の成長工程は1回のみであるので、第
2実施形態に比べて製造プロセスを簡略化することがで
きる。また、第1バッファ層42を基板上に部分的に形
成することにより選択横方向成長された低転位のアンド
ープGaN層43上に、窒化物系半導体各層(27〜3
1)を形成することによって、低転位密度で、かつ、厚
みの薄い窒化物系半導体各層(27〜31)を形成する
ことができる。その結果、厚みが薄く、かつ、良好な素
子特性を有する窒化物系半導体レーザ素子を得ることが
できる。
【0073】(第4実施形態)図15は、本発明の第4
実施形態による窒化物系半導体からなる面発光半導体レ
ーザ素子(LD)を示した断面図である。この第4実施
形態では、上記第1〜第3実施形態と異なり、立方晶の
ペロブスカイト構造のSrTiO3からなる第1バッフ
ァ層を形成する場合について説明する。
【0074】この第4実施形態による窒化物系半導体か
らなる面発光半導体レーザ素子では、図15に示すよう
に、立方晶の(111)面を表面とするSi基板51上
に、約15nmの膜厚を有する立方晶のペロブスカイト
構造のSrTiO3からなる第1バッファ層52が形成
されている。この第1バッファ層52の表面は、3回対
称となるように形成されている。また、第1バッファ層
52の表面が(111)となるとともに、第1バッファ
層52の[1−10]方向が、Si基板51の[1−1
0]方向と一致するように配向している。この場合、S
i基板51の[1−10]方向の隣接原子間隔が、0.
3840nmであるのに対して、第1バッファ層52の
[1−10]方向の隣接原子間隔は、0.5523nm
であり、Si基板51の隣接原子間隔の3倍と、第1バ
ッファ層52の隣接原子間隔の2倍との違いは、4.1
%と小さい。なお、Si基板51は、本発明の「基板」
の一例であり、第1バッファ層52は、本発明の「第1
バッファ層」の一例である。
【0075】また、第1バッファ層52上に、SiNま
たはSiO2からなる逆メサ形状(逆台形状)のオーバ
ーハング部を有する選択成長膜53が形成されている。
第1バッファ層52上および選択成長膜53上に、約1
0μmの膜厚を有するSiがドープされたn型GaN層
54が形成されている。n型GaN層54上に、約0.
45μmの膜厚を有するn型Al0.3Ga0.7Nからなる
n型クラッド層55が形成されている。n型クラッド層
55上に、InGaNからなるMQW発光層56が形成
されている。MQW発光層56上に、約10nmの膜厚
を有するAl0. 2Ga0.8Nからなるp型保護層57が形
成されている。p型保護層57上に、約80nmの膜厚
を有するp型GaNからなるp型クラッド層58が形成
されている。
【0076】また、第4実施形態では、p型クラッド層
58上に、周期的な屈折分布を有する2次元フォトニッ
ク結晶を含む約30nmの膜厚を有するp型GaNから
なるp型コンタクト層59が形成されている。この2次
元フォトニック結晶を有するp型コンタクト層59によ
って、MQW発光層56に2次元の分布帰還作用が与え
られる。この場合、レーザ光は、Siドープのn型Ga
N層54からSi基板51に垂直に出射するとともに、
発振波長は約410nmである。
【0077】また、p型コンタクト層59上の所定領域
に、直径約100μmのp側電極60が形成されてい
る。また、Si基板51、第1バッファ層52、選択成
長膜53およびn型GaN層54の一部領域は除去され
ている。そして、Si基板51の裏面上と、Si基板5
1、第1バッファ層52およびn型GaN層54の側面
上と、n型GaN層54の裏面上の一部とに、直径約1
00μmの開口部を有するn側電極61が形成されてい
る。
【0078】第4実施形態では、上記のように、立方晶
の(111)面を表面とするSi基板51上に、立方晶
のSrTiO3からなるペロブスカイト構造の第1バッ
ファ層52を形成することによって、Si基板51と窒
化物系半導体各層(54〜59)との応力を緩和するこ
とが可能となる。また、第1バッファ層52の表面が
(111)面となるとともに、第1バッファ層52の
[1−10]方向がSi基板51の[1−10]方向と
一致するように配向しているので、Si基板51の隣接
原子間隔との差(4.1%)が小さい第1バッファ層5
2を得ることができる。これにより、Si基板51と窒
化物系半導体各層(54〜59)との間に発生する応力
を緩和することができるとともに、格子定数差に起因し
て第1バッファ層52に多くの格子欠陥が発生するのを
抑制することができるので、第1バッファ層52上に形
成される窒化物系半導体各層(54〜59)に多くの格
子欠陥が発生するのも抑制することができる。その結
果、Si基板51と窒化物系半導体各層(54〜59)
との間に発生する応力を緩和しながら、格子定数差に起
因する格子欠陥が低減された窒化物系半導体各層(54
〜59)を容易に形成することができる。
【0079】また、第4実施形態では、上記のように、
第1バッファ層52の表面が(111)となるように配
向しているので、第1バッファ層52の表面が3回対称
となる。これにより、第1バッファ層52上に形成され
る窒化物系半導体各層(54〜59)の表面が(000
1)面になりやすいので、結晶成長が容易で、かつ、結
晶欠陥の少ない窒化物系半導体各層(54〜59)が得
られやすい。
【0080】図16〜図24および図26は、図15に
示した第4実施形態による窒化物系半導体からなる面発
光半導体レーザ素子(LD)の製造プロセスを説明する
ための断面図である。図25は、図24に示した製造プ
ロセスにおけるp型コンタクト層の詳細上面図である。
次に、図15〜図26を参照して、第4実施形態による
窒化物系半導体からなる面発光半導体レーザ素子の製造
プロセスについて説明する。
【0081】まず、図16に示すように、レーザアブレ
ーション法を用いて、立方晶の(111)面を表面とす
るSi基板51上に、約15nmの膜厚を有する立方晶
のSrTiO3からなるペロブスカイト構造の第1バッ
ファ層52を形成する。具体的には、Si基板51を約
650℃の成長温度に保持した状態で、雰囲気酸素圧力
が約8Pa〜約40Paの条件下において、レーザをS
rTiO3に集光させることによって、SrTiO3を加
熱する。これにより、蒸発したSrTiO3の分子や原
子などを、Si基板51上に堆積させることにより、第
1バッファ層52の表面が3回対称となるように形成す
る。レーザ光源には、エキシマレーザ(ArF:波長1
93nm、パルス幅20nsec)を用いるとともに、
エネルギー密度およびパルスの繰り返し周波数は、それ
ぞれ、2J/cm2および5Hzとする。この場合、第
1バッファ層52の表面が(111)となるとともに、
第1バッファ層52の[1−10]方向が、Si基板5
1の[1−10]方向と一致するように配向する。
【0082】次に、プラズマCVD法を用いて、第1バ
ッファ層52上に、SiNまたはSiO2からなる選択
成長膜53を形成する。その後、図17に示すように、
この選択成長膜53をオーバーハング部を有する逆メサ
形状(台形形状)に形成する。このようなオーバーハン
グ部を有する逆メサ形状の選択成長膜53の形成方法と
しては、まず、選択成長膜53上の所定領域にレジスト
(図示せず)を形成する。そして、そのレジストをマス
クとして、選択成長膜53をウェットエッチングするこ
とによって、オーバーハング部を有する選択成長膜53
を形成する。このとき、選択成長膜53をエッチングす
る幅w(μm)、および、エッチングをせずに残す選択
成長膜53の幅b(μm)は、それぞれ、約40μm以
下とするのが好ましい。なお、幅b(μm)+幅w(μ
m)>約40μmとなる場合においては、選択成長膜5
3上に形成する後述のn型GaN層54の平坦化が困難
となる傾向がある。このため、幅b(μm)+幅w(μ
m)<約40μmとするのが好ましい。この第4実施形
態では、選択成長膜53をエッチングする幅w(μm)
およびエッチングをせずに残す選択成長膜53の幅b
(μm)は、それぞれ、約0.5μmとしている。
【0083】次に、図18〜図20に示すように、MO
CVD法を用いて、Si基板51を約1150℃の成長
温度に保持した状態で、第1バッファ層52上と、選択
成長膜53上とに、Siがドープされたn型GaN層5
4を形成する。ここで、n型GaN層54を成長させる
際、成長初期において、選択成長膜53のオーバーハン
グ部の下方には、原料が届きにくくなる。その一方、オ
ーバーハング部間の中央部付近に位置する第1バッファ
層52上には原料が届きやすい。このため、オーバーハ
ング部間の中央部付近に位置する第1バッファ層52上
では、n型GaN層54の縦(c軸)方向の成長速度が
速くなるとともに、オーバーハング部の下方では、n型
GaN層54の成長速度が遅くなる。このため、成長初
期の段階から、ファセット形状(台形状)のn型GaN
層54が形成されやすくなる。そして、図18および図
19に示すように、ファセット形状のn型GaN層54
の成長が進むにつれて、ファセット形状のn型GaN層
54の側面が徐々に横方向にも成長する。これにより、
選択成長膜53上にも、n型GaN層54が形成され
る。さらに、n型GaN層54の成長が進むことによっ
て、図20に示すように、各ファセット形状のn型Ga
N層54が合体して連続膜となる。これにより、平坦化
された約10μmの膜厚を有するn型GaN層が形成さ
れる。このように、n型GaN層54が成長初期の段階
から横方向に成長するので、n型GaN層54に発生す
る転位は、成長初期の段階からn型GaN層54の(0
001)面に平行な横方向に折り曲げられる。これによ
り、n型GaN層54の縦(c軸)方向に伝播する転位
を低減することができる。
【0084】次に、図21に示すように、MOCVD法
またはHVPE法を用いて、n型GaN層54上に、約
0.45μmの膜厚を有するn型Al0.3Ga0.7Nから
なるn型クラッド層55、InGaNからなるMQW発
光層56、約10nmの膜厚を有するAl0.2Ga0.8
からなるp型保護層57、および、約80nmの膜厚を
有するp型GaNからなるp型クラッド層58を順次形
成する。
【0085】次に、図22〜図25に示すように、p型
クラッド層58上に、周期的な屈折分布を有する2次元
フォトニック結晶を含む約30nmの膜厚を有するp型
GaNからなるp型コンタクト層59を形成する。具体
的には、まず、図22に示すように、電子線描画などを
用いたリソグラフィー技術およびエッチング技術によ
り、SiNからなる円柱パターン62を形成する。その
後、図23に示すように、円柱パターン62間に露出し
ているp型クラッド層58上に、p型GaNからなるp
型コンタクト層59を選択成長させた後、バッファード
フッ酸によりSiNからなる円柱パターン62を除去す
る。これにより、図24および図25に示すように、約
160nmの直径と約30nmの深さとを有する6回対
称に配置された複数の円形穴59aを含むp型GaNか
らなるp型コンタクト層59を形成する。このような6
回対称に配置された円形穴59aを有するp型コンタク
ト層59は、周期的な屈折分布を有する2次元フォトニ
ック結晶を含むことになる。また、図25に示すよう
に、図25中の間隔D(約290nm)は、2次元フォ
トニック結晶の格子間隔と一致する。この間隔Dは、p
型クラッド層58中のレーザ発振波長λ(λは半導体レ
ーザ中のレーザ光の波長)のほぼ2/√3倍になるのが
好ましい。ただし、この場合には、微細な加工が必要と
なる。したがって、第4実施形態では、間隔Dをp型ク
ラッド層58中のレーザ発振波長λのほぼ4/√3倍に
なるように設計する。これにより、円形穴59aを形成
するための加工がより容易になる。
【0086】次に、図26に示すように、Si基板51
の裏面をSi基板51が約80μmの厚みになるまで研
磨する。その後、フォトリソグラフィー技術およびKO
H溶液によるウェットエッチング技術を用いて、電流通
路に対向するSi基板51の裏面に、第1バッファ層5
2が露出するように、約150μmの直径を有する円形
形状の穴を形成する。さらに、RIE法を用いて、第1
バッファ層52の露出している部分を除去する。そし
て、SiNまたはSiO2からなる選択成長膜53が完
全に除去されるまで、n型GaN層54をエッチングす
ることによって、n型GaN層54の露出された裏面を
平坦にする。
【0087】最後に、図15に示したように、真空蒸着
法を用いて、p型コンタクト層59上に、約100μm
の直径を有するp側電極60を形成する。そして、Si
基板51の裏面上と、Si基板51、第1バッファ層5
2、および、n型GaN層54の側面上と、n型GaN
層54の裏面上の一部とに、約100nmの直径を有す
る開口部を含むn側電極61を形成する。
【0088】第4実施形態の製造プロセスでは、上記の
ように、低転位の窒化物系半導体を形成するまでに必要
な窒化物系半導体の成長工程は1回のみであるので、第
2実施形態に比べて製造プロセスを簡略化することがで
きる。また、第1バッファ層52の一部が露出するよう
に形成した選択成長膜53を用いて選択横方向成長によ
り形成した低転位のn型GaN層54上に、窒化物系半
導体各層(55〜59)を形成することによって、低転
位の窒化物系半導体各層(55〜59)を形成すること
ができる。その結果、良好な素子特性を有する窒化物系
半導体レーザ素子を得ることができる。
【0089】(第5実施形態)図27は、本発明の第5
実施形態による窒化物系半導体レーザ素子(LD)の断
面図である。この第5実施形態では、上記第1〜第4実
施形態と異なり、立方晶のCaF2構造のCeO2からな
る第1バッファ層を形成する場合について説明する。
【0090】この第5実施形態による窒化物系半導体レ
ーザ素子では、図27に示すように、ストライプ状の凹
部を有する立方晶の(111)面を表面とするSi基板
71上に、約15nmの膜厚を有する立方晶のCaF2
構造のCeO2からなる第1バッファ層72が形成され
ている。この第1バッファ層72の表面は、3回対称と
なるように形成されている。また、第1バッファ層72
の表面が(111)面となるとともに、第1バッファ層
72の[1−10]方向が、Si基板71の[1−1
0]方向と一致するように配向している。この場合、S
i基板71の格子定数が、0.5431nmであるのに
対して、第1バッファ層72の格子定数は0.5411
であり、Si基板71の格子定数と、第1バッファ層7
2との格子定数の違いは、0.4%と小さい。なお、S
i基板71は、本発明の「基板」の一例であり、第1バ
ッファ層72は、本発明の「第1バッファ層」の一例で
ある。
【0091】また、第1バッファ層72上に、約10n
mの膜厚を有するアンドープAlGaNからなる第2バ
ッファ層73が形成されている。なお、この第2バッフ
ァ層73は、本発明の「第2バッファ層」の一例であ
る。第2バッファ層73上には、アンドープGaN層7
4が形成されている。なお、このアンドープGaN層7
4から上に形成されているn型GaNからなる第1導電
型コンタクト層27、n型AlGaNからなる第1導電
型クラッド層28、InGaNからなるMQW発光層2
9、p型AlGaNからなる第2導電型クラッド層3
0、p型GaNからなる第2導電型コンタクト層31、
p側電極32、および、n側電極33の組成および膜厚
は、図4に示した第2実施形態と同様である。
【0092】第5実施形態では、上記のように、立方晶
の(111)面を表面とするSi基板71上に、立方晶
のCeO2からなるCaF2構造の第1バッファ層72を
形成することによって、Si基板71と窒化物系半導体
各層(74、27〜31)との応力を緩和することが可
能となる。また、第1バッファ層72の表面が(11
1)面となるとともに、第1バッファ層72の[1−1
0]方向がSi基板71の[1−10]方向と一致する
ように配向しているので、Si基板71の格子定数との
差(0.4%)が小さい第1バッファ層72を得ること
ができる。これにより、Si基板71と窒化物系半導体
各層(74、27〜31)との間に発生する応力を緩和
することができるとともに、格子定数差に起因して第1
バッファ層72に多くの格子欠陥が発生するのを抑制す
ることができるので、第1バッファ層72上に形成され
る窒化物系半導体各層(74、27〜31)に多くの格
子欠陥が発生するのも抑制することができる。その結
果、Si基板71と窒化物系半導体各層(74、27〜
31)との間に発生する応力を緩和しながら、格子定数
差に起因する格子欠陥が低減された窒化物系半導体各層
(74、27〜31)を容易に形成することができる。
【0093】また、第5実施形態では、第1バッファ層
72上に、第2バッファ層73を形成することによっ
て、第1バッファ層72上に、直接、窒化物系半導体各
層(74、27〜31)を形成するよりも、窒化物系半
導体各層(74、27〜31)の結晶性を向上させるこ
とができる。その結果、窒化物系半導体各層(74、2
7〜31)の格子定数をより低減することができる。
【0094】また、第5実施形態では、上記のように、
第1バッファ層72の表面が(111)面となるように
配向しているので、第1バッファ層72の表面が3回対
称となる。これにより、第1バッファ層72上に形成さ
れる窒化物系半導体各層(74、27〜31)の表面が
(0001)面になりやすいので、結晶成長が容易で、
かつ、結晶欠陥の少ない窒化物系半導体各層(74、2
7〜31)が得られやすい。
【0095】図28〜図31は、図27に示した第5実
施形態による窒化物系半導体レーザ素子(LD)の製造
プロセスを説明するための断面図である。次に、図27
〜図31を参照して、第5実施形態による窒化物系半導
体レーザ素子の製造プロセスについて説明する。
【0096】まず、図28に示すように、フォトリソグ
ラフィー技術およびKOH溶液によるウェットエッチン
グ技術を用いて、Si基板71の[1−10]方向に延
伸するストライプ状の凹部を形成する。この凹部の幅、
凸部の幅および凸部の高さは、それぞれ、約22μm、
約3μmおよび約2μmとする。また、エッチングする
側面は、(110)面および(001)面とする。その
後、イオンビーム支援電子ビーム蒸着法を用いて、凹凸
部を有する立方晶の(111)面を表面とするSi基板
71上に、約15nmの膜厚を有する立方晶のCeO2
からなるCaF2構造の第1バッファ層72を形成す
る。具体的には、Si基板71を約570℃の成長温度
に保持した状態にするとともに、ストイキメオトリ(化
学量論比)を保つために、酸素ガスを約1.1×10-3
Pa(8×10-6Torr)の圧力で導入する。そし
て、加速エネルギーが、約1keV〜約5keV程度の
2、ArおよびXeなどのイオンビームを、ペレット
状のCeO2に照射することによって、ペレット状のC
eO2を加熱する。これにより、蒸発したCeO2の分子
や原子などを、Si基板71上に堆積させることによ
り、第1バッファ層72の表面が3回対称となるように
形成する。この場合、第1バッファ層72の表面が(1
11)面となるとともに、第1バッファ層72の[1−
10]方向が、Si基板71の[1−10]方向と一致
するように配向する。
【0097】次に、MOCVD法またはHVPE法を用
いて、Si基板71を約600℃の成長温度に保持した
状態で、第1バッファ層72上に、約10nmの膜厚を
有するアンドープAlGaNからなる第2バッファ層7
3を形成する。
【0098】次に、図29〜図31に示すように、Si
基板71を約1150℃の成長温度に保持した状態で、
第2バッファ層73上に、約10μmの膜厚を有するア
ンドープGaN層74を形成する。この、アンドープG
aN層74を形成する際、図29および図30に示すよ
うに、第2バッファ層73の段差部側面上および凸部上
面上に成長しているファセット形状(台形状)のアンド
ープGaN層74の側面が、徐々に内方向に横方向成長
する。これにより、アンドープGaN層74の(000
1)面の内方向に転位が折れ曲がる。さらに、アンドー
プGaN層74の成長が進むことによって、図31に示
すように、約10μmの膜厚を有する上面が平坦なアン
ドープGaN層74が形成される。その結果、表面付近
の転位が低減された良質なアンドープGaN層74を得
ることができる。
【0099】次に、図27に示したように、アンドープ
GaN層74上に、n型GaNからなる第1導電型コン
タクト層27、n型AlGaNからなる第1導電型クラ
ッド層28、InGaNからなるMQW発光層29、p
型AlGaNからなる第2導電型クラッド層30、p型
GaNからなる第2導電型コンタクト層31、p側電極
32、および、n側電極33を、第2実施形態と同様の
製造プロセスにより形成する。このようにして、第5実
施形態の窒化物系半導体レーザ素子が形成される。
【0100】第5実施形態の製造プロセスでは、上記の
ように、低転位の窒化物系半導体を形成するまでに必要
な窒化物系半導体の成長工程は1回のみであるので、第
2実施形態に比べて製造プロセスを簡略化することがで
きる。また、凹部を有するSi基板71上に第1バッフ
ァ層72を形成することにより、表面に凹部を有する形
状の第1バッファ層72を形成できる。この表面に凹部
を有する第1バッファ層72上に横方向成長により形成
した低転位のアンドープGaN層74上に、窒化物系半
導体各層(27〜31)を形成することによって、低転
位の窒化物系半導体各層(27〜31)を形成すること
ができる。その結果、良好な素子特性を有する半導体レ
ーザ素子を得ることができる。
【0101】なお、今回開示された実施形態は、すべて
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は、上記した実施形態の説明
ではなく特許請求の範囲によって示され、さらに特許請
求の範囲と均等の意味および範囲内でのすべての変更が
含まれる。
【0102】たとえば、上記第1〜第5実施形態では、
本発明を発光素子に適用する例を示したが、本発明はこ
れに限らず、FET(Field Effect Tr
ansistor;電界効果トランジスタ)、HBT
(Heterojunction Bipolar T
ransistor;ヘテロ接合バイポーラトランジス
タ)、受光素子、および、太陽電池にも適用可能であ
る。
【0103】また、上記第1〜第5実施形態では、第1
バッファ層の形成方法として、MOCVD法、レーザア
ブレーション法、および、電子ビーム蒸着法を用いた
が、本発明はこれに限らず、スパッタ法やゾル−ゲル法
などの他の方法を用いてもよい。また、MOCVD法を
用いる場合に、SrTiO3を形成する際の原料ガスと
しては、Sr(Cp)2、Sr(DPM)2、Ti(Oi
Pr)4、TiO(DPM)2、H2O、および、O2など
がある。なお、Cpは、C55、C5iPr32、C5
Bu32、および、C5Me5などである。この場合、t
Buは、(CH33Cであり、Meは、CH3である。
iPrは、(CH32CHである。Y23を形成する際
の原料ガスとしては、Y(DPM)3、および、O3など
がある。なお、DPMは、dipivaloylmet
hanato[C11182]である。L23(Lはラン
タノイド元素)を形成する際の原料ガスとしては、L
(DPM)3、および、O3などがある。
【0104】また、上記第4実施形態では、レーザアブ
レーション法を用いて、Si基板51上に、第1バッフ
ァ層52を形成したが、本発明はこれに限らず、ゾル−
ゲル法またはECRスパッタ法を用いて、Si基板51
上に、第1バッファ層52を形成してもよい。ゾル−ゲ
ル法を用いる場合、原料溶液として、Sr(CH11 5
COO)2と、Ti(OiPr)4とのエチルアルコール
溶液を用いて、原料溶液をSi基板51上にスピンコー
トする。そして、約350℃で約1分間乾燥した後、約
600℃〜約750℃で約30分間のアニールを行うこ
とにより、SrTiO3からなる第1バッファ層52を
形成する。また、ECRスパッタ法を用いる場合には、
ターゲットとしてSrTiO3を用いるとともに、スパ
ッタガスとして約0.025PaのO2ガスを用いて、
Si基板51の温度が約400℃の条件下において、S
i基板51上にSrTiO3からなる第1バッファ層5
2を形成する。
【0105】また、上記第1〜第5実施形態では、第1
バッファ層の材料として、立方晶のペロブスカイト構
造、立方晶の鉄マンガン鉱構造、立方晶のCaF2
造、および、六方晶の鉄マンガン鉱構造を用いたが、本
発明はこれに限らず、立方晶のペロブスカイト構造、立
方晶の鉄マンガン鉱構造、立方晶のCaF2構造、およ
び、六方晶の鉄マンガン鉱構造のうちの、1つの構造を
有する材料からなる多結晶または単結晶の材料であれ
ば、いずれの材料を用いてもよい。また、立方晶のCa
2構造の材料として、LO2(Lはランタノイド元素)
でもよく、特に、PrO2、および、CeO2が好まし
い。また、六方晶の鉄マンガン鉱構造の材料として、L
23(a軸の格子定数は0.3945nm)、Ce2
3(a軸の格子定数は0.3880nm)、および、
Nd23(a軸の格子定数は0.3841nm)でもよ
く、特に、Pr23、および、Nd23が好ましい。
【0106】また、立方晶の鉄マンガン鉱構造の材料と
して、Y23(格子定数は1.06nm)、立方晶の鉄
マンガン鉱構造のPr23(格子定数は1.114n
m)、立方晶の鉄マンガン鉱構造のNd23(格子定数
は1.105nm)、Eu23(格子定数は1.079
nm)、Gd23(格子定数は1.079nm)、Tb
23(格子定数は1.057nm)、Dy23(格子定
数は1.063nm)、Ho23(格子定数は1.05
8nm)、Er23(格子定数は1.054nm)、T
23(格子定数は1.052nm)、Yb23(格子
定数は1.039nm)、および、Lu23(格子定数
は1.037nm)などのL23(Lはランタノイド元
素)でもよく、特に、Sm23、Eu23、および、G
23が好ましい。さらに、第1バッファ層の材料とし
ては、SrTiO3、L23(Lはランタノイド元
素)、PrO2、CeO2、および、Y23の少なくとも
1つを含むことが好ましい。この場合、配向性の良好な
第1バッファ層を得ることができる。
【0107】また、上記第1〜第5実施形態では、立方
晶の(111)面を表面とするSi基板を用いたが、本
発明はこれに限らず、立方晶の(111)面を有するS
i基板以外の基板や、六方晶の(0001)面を表面と
する基板を用いてもよい。ただし、立方晶の(111)
面を表面とする基板を用いる方が、最も好ましい。
【0108】また、上記第1〜第5実施形態では、立方
晶の(111)面を表面とする基板として、Si(11
1)面基板を用いたが、本発明はこれに限らず、GaP
(111)A面基板、または、GaP(111)B面基
板を用いても、Si(111)面基板の次によい。この
場合、第1バッファ層としては、CeO2、六方晶の鉄
マンガン鉱構造のCe23、六方晶の鉄マンガン鉱構造
のPr23、六方晶の鉄マンガン鉱構造のNd23、お
よび、立方晶の鉄マンガン鉱構造のSm23が好まし
い。また、基板として、GaAs(111)A面、また
は、GaAs(111)B面を用いてもよい。この場
合、第1バッファ層としては、六方晶の鉄マンガン鉱構
造のLa23、および、立方晶の鉄マンガン鉱構造のP
23が、比較的好ましい。さらに、MB2(MはA
l、Ti、Hf、V、Nb、Ta、および、Crなどの
金属元素)などで示されるホウ素化合物基板を用いても
よい。さらに、六方晶の(0001)面を表面とする基
板として、2H−ZnS(0001)などの基板を用い
てもよい。
【0109】また、上記第1〜第5実施形態では、V族
からは、窒素のみを含む半導体を用いたが、本発明はこ
れに限らず、V族の窒素以外の少なくとも1つの元素
と、窒素とを含む半導体を用いてもよい。たとえば、G
aInAsN、および、GaInNPなどがある。
【0110】また、上記第1〜第5実施形態では、窒化
物系半導体層の成長方法として、MOCVD法およびH
VPE法を用いたが、本発明はこれに限らず、TMA
l、TMGa、TMIn、NH3、SiH4、および、C
2Mgを原料ガスとして用いるMBE法(Molec
ular Beam Epitaxy;分子線エピタキ
シャル成長法)を用いてもよい。
【0111】また、上記第1〜第5実施形態では、ウル
ツ鉱構造の窒化物系半導体が格子整合しやすいように、
Si基板の(111)面を表面として、第1バッファ層
の表面が、3回対称となるように形成したが、本発明は
これに限らず、基板の(001)面を表面として、第1
バッファ層の表面が、4回対称となるように形成するこ
とによって、閃亜鉛鉱構造の窒化物系半導体にも適用可
能である。この場合、第1バッファ層として、立方晶の
ペロブスカイト構造、鉄マンガン鉱構造、および、酸化
物からなるCaF2構造の材料を用いればよい。ただ
し、第1バッファ層の表面が3回対称となるように形成
し、ウルツ鉱構造の窒化物系半導体を形成する方が結晶
成長が容易であり、かつ、低転位の窒化物系半導体が得
られる。
【0112】また、上記第1〜第5実施形態では、Si
基板の(111)面上に第1バッファ層の表面が3回対
称になるように形成することにより、第1バッファ層上
にウルツ鉱構造の窒化物系半導体を形成したが、本発明
はこれに限らず、窒化物系半導体以外の六方晶の半導体
にも適用可能である。たとえば、ウルツ鉱構造のZnO
をSi基板の(111)面上の第1バッファ層上に形成
してもよい。また、ウルツ鉱構造のZnOの他に、ウル
ツ鉱構造のZnOにBe、Mg、Cd、Hg、S、Se
またはTeを含む混晶半導体であってもよい。これらの
半導体は、熱膨張係数がSiより大きい。
【0113】また、上記第1、第2および第5実施形態
では、第1バッファ層上に、第2バッファ層を形成した
後、第2バッファ層上に、窒化物系半導体層を形成した
が、本発明はこれに限らず、第2バッファ層を形成せず
に、第1バッファ層上に、直接窒化物系半導体層を形成
してもよい。ただし、窒化物系半導体層の結晶性を向上
させるためには第1バッファ層、第2バッファ層および
窒化物系半導体層を順次形成する方が好ましい。
【0114】また、上記第1実施形態では、p型コンタ
クト層9上に、約20nmの膜厚を有する下層のPd層
と約40nmの膜厚を有する上層のAu層とからなるp
側透光性電極10を形成したが、本発明はこれに限ら
ず、光を透過させるための間隙を有するp側透光性電極
を形成してもよい。たとえば、p型コンタクト層9上
に、約20μmの電極幅と約50μmの電極間距離とを
有するネット(網目)形状の電極を形成してもよい。こ
の場合、電極としては、表面の約10%を覆うように形
成された、約100nmの膜厚を有する下層のPd層と
約100nmの膜厚を有する上層のAu層とからなる電
極を形成してもよい。
【0115】また、上記第1実施形態では、パラジウム
(Pd)層をp側透光性電極10の下層として形成した
が、本発明はこれに限らず、パラジウム(Pd)層に代
えて、ニッケル(Ni)、白金(Pt)、ロジウム(R
h)、ルテニウム(Ru)、オスミウム(Os)、およ
び、イリジウム(Ir)からなるグループより選択され
る少なくとも1つを含む金属、または、合金からなる層
をp側透光性電極10の下層として形成してもよい。特
に、Ni、PdまたはPtからなる層をp側透光性電極
10の下層として用いれば、良好なオーミック接触を得
ることができる。
【0116】また、上記第1実施形態では、金(Au)
からなる層をp側透光性電極10の上層として形成した
が、本発明はこれに限らず、亜鉛(Zn)、インジウム
(In)、スズ(Sn)、および、マグネシウム(M
g)からなるグループより選択される少なくとも1つを
含む酸化物からなる層をp側透光性電極10の上層とし
て形成してもよい。具体的には、ZnO、In23、S
nO2、ITO(InとSnとの酸化物)、および、M
gOなどが考えられる。
【0117】また、上記第1実施形態では、p型層側に
p側透光性電極10を形成したが、本発明はこれに限ら
ず、n型層側に透光性電極を形成し、n型層側から光を
取り出すようにしてもよい。この場合、p型層側よりn
型層側の方が、高いキャリア濃度を容易に得ることがで
きるので、オーミック接触を得られやすい。これによ
り、n型層側に透光性電極を形成しやすい。n型層側の
透光性電極の材料としては、TiおよびAlなどの金属
の薄膜の他に、ZnO、In23、SnO2、および、
ITO(InとSnとの酸化物)などが考えられる。
【0118】また、上記第1実施形態では、Mgがドー
プされたp型Ga0.15In0.85Nからなるp型コンタク
ト層9、または、上記第2〜第5実施形態では、Mgが
ドープされたp型GaNからなるp型コンタクト層を形
成したが、本発明はこれに限らず、GaTlN、およ
び、GaInTlNなどのTlを含む窒化物系半導体、
または、GaAsN、GaInAsN、GaNP、およ
び、GaInNPなどのAs、または、Pを含む窒化物
系半導体からなるp型コンタクト層を形成してもよい。
ただし、GaInNやGaNが、最も作製しやすい。
【0119】また、上記第2実施形態では、SiNから
なるマスク層25を選択成長マスクとして用いることに
よって、低転位密度の窒化物系半導体層を成長したが、
本発明はこれに限らず、PENDEO法、または、Ga
N層に凹凸を形成後に成長させる方法などを用いてもよ
い。この場合、上記第2実施形態と同様、低転位密度の
窒化物系半導体層を得ることができる。
【0120】また、上記第2〜第4実施形態では、マス
ク層25、第1バッファ層42、および、選択成長膜5
3のパターニング形状は、ストライプ状(細長状)に形
成したが、本発明はこれに限らず、円形、六角形または
三角形でもよい。
【0121】また、上記第3および第4実施形態では、
Si基板上に、部分的に形成された第1バッファ層4
2、または、一部を露出するように形成された第1バッ
ファ層52を形成したが、本発明はこれに限らず、少な
くとも、どちらか一方の構造を有するように形成しても
よい。たとえば、基板上にストライプ状に形成された選
択成長膜の開口部に第1バッファ層を有する構造を形成
してもよい。この場合、上記第3および第4実施形態と
同様、低転位密度の窒化物系半導体層を得ることができ
る。
【0122】また、上記第5実施形態では、凹部を形成
したSi基板71上に第1バッファ層72を形成するこ
とにより、表面に凹部を有する第1バッファ層72を形
成したが、本発明はこれに限らず、平坦な基板上に厚い
第1バッファ層(たとえば約3μm)を平坦に形成した
後、ドライエッチングなどで第1バッファ層に凸部の高
さが約2μmの凹部を形成してもよい。また、平坦な基
板上に高さ約2μmのSiO2やSiNXなどからなる凸
部をストライプ状に形成した後、全面に第1バッファ層
を形成し、第1バッファ層の表面に凹部を形成してもよ
い。
【0123】また、上記第5実施形態では、フォトリソ
グラフィー技術およびKOH溶液によるウェットエッチ
ング技術を用いて、Si基板71の(110)面と(0
01)面とをエッチングすることにより、[1−10]
方向に延伸するストライプ状の凹部を形成したが、本発
明はこれに限らず、ストライプ状の凹部の方向が異なっ
てもよい。たとえば、Si基板71の(201)面と
(021)面とをエッチングすることにより、[11−
2]方向に延伸するストライプ状の凹部を形成してもよ
い。
【0124】また、上記第5実施形態では、Si基板7
1に、ストライプ状の凹部を形成したが、本発明はこれ
に限らず、凹部および凸部の形状は、円形、六角形また
は三角形などの形状でもよい。この凹部および凸部の形
状を、六角形または三角形に形成する場合、六角形およ
び三角形の各辺の方向は、どの結晶方位と一致させるよ
うにしてもよい。特に、Si(111)面の基板では、
六角形および三角形の各辺の方向は、[1−10]方
向、または、[11−2]方向と同じ方向に一致させる
ようにするのが好ましい。
【0125】
【発明の効果】以上のように、本発明によれば、基板と
半導体層との間に発生する応力を緩和しながら、格子定
数差に起因する格子欠陥が低減された半導体層を形成す
ることが可能な半導体の形成方法を提供することができ
る。
【図面の簡単な説明】
【図1】図1は、本発明の第1実施形態による窒化物系
半導体からなる発光ダイオード素子(LED)の断面図
である。
【図2】図1に示した第1実施形態による窒化物系半導
体からなる発光ダイオード素子(LED)の製造プロセ
スを説明するための断面図である。
【図3】図1に示した第1実施形態による窒化物系半導
体からなる発光ダイオード素子(LED)の製造プロセ
スを説明するための断面図である。
【図4】本発明の第2実施形態による窒化物系半導体レ
ーザ素子(LD)を示した断面図である。
【図5】図4に示した第2実施形態による窒化物系半導
体レーザ素子(LD)の製造プロセスを説明するための
断面図である。
【図6】図4に示した第2実施形態による窒化物系半導
体レーザ素子(LD)の製造プロセスを説明するための
断面図である。
【図7】図4に示した第2実施形態による窒化物系半導
体レーザ素子(LD)の製造プロセスを説明するための
断面図である。
【図8】図4に示した第2実施形態による窒化物系半導
体レーザ素子(LD)の製造プロセスを説明するための
断面図である。
【図9】本発明の第3実施形態による窒化物系半導体レ
ーザ素子(LD)を示した断面図である。
【図10】図9に示した第3実施形態による窒化物系半
導体レーザ素子(LD)の製造プロセスを説明するため
の断面図である。
【図11】図9に示した第3実施形態による窒化物系半
導体レーザ素子(LD)の製造プロセスを説明するため
の断面図である。
【図12】図9に示した第3実施形態による窒化物系半
導体レーザ素子(LD)の製造プロセスを説明するため
の断面図である。
【図13】図9に示した第3実施形態による窒化物系半
導体レーザ素子(LD)の製造プロセスを説明するため
の断面図である。
【図14】図9に示した第3実施形態による窒化物系半
導体レーザ素子(LD)の製造プロセスを説明するため
の断面図である。
【図15】本発明の第4実施形態による窒化物系半導体
からなる面発光半導体レーザ素子(LD)を示した断面
図である。
【図16】図15に示した第4実施形態による窒化物系
半導体からなる面発光半導体レーザ素子(LD)の製造
プロセスを説明するための断面図である。
【図17】図15に示した第4実施形態による窒化物系
半導体からなる面発光半導体レーザ素子(LD)の製造
プロセスを説明するための断面図である。
【図18】図15に示した第4実施形態による窒化物系
半導体からなる面発光半導体レーザ素子(LD)の製造
プロセスを説明するための断面図である。
【図19】図15に示した第4実施形態による窒化物系
半導体からなる面発光半導体レーザ素子(LD)の製造
プロセスを説明するための断面図である。
【図20】図15に示した第4実施形態による窒化物系
半導体からなる面発光半導体レーザ素子(LD)の製造
プロセスを説明するための断面図である。
【図21】図15に示した第4実施形態による窒化物系
半導体からなる面発光半導体レーザ素子(LD)の製造
プロセスを説明するための断面図である。
【図22】図15に示した第4実施形態による窒化物系
半導体からなる面発光半導体レーザ素子(LD)の製造
プロセスを説明するための断面図である。
【図23】図15に示した第4実施形態による窒化物系
半導体からなる面発光半導体レーザ素子(LD)の製造
プロセスを説明するための断面図である。
【図24】図15に示した第4実施形態による窒化物系
半導体からなる面発光半導体レーザ素子(LD)の製造
プロセスを説明するための断面図である。
【図25】図24に示した製造プロセスにおけるp型コ
ンタクト層の詳細上面図である。
【図26】図15に示した第4実施形態による窒化物系
半導体からなる面発光半導体レーザ素子(LD)の製造
プロセスを説明するための断面図である。
【図27】本発明の第5実施形態による窒化物系半導体
レーザ素子(LD)の断面図である。
【図28】図27に示した第5実施形態による窒化物系
半導体レーザ素子(LD)の製造プロセスを説明するた
めの断面図である。
【図29】図27に示した第5実施形態による窒化物系
半導体レーザ素子(LD)の製造プロセスを説明するた
めの断面図である。
【図30】図27に示した第5実施形態による窒化物系
半導体レーザ素子(LD)の製造プロセスを説明するた
めの断面図である。
【図31】図27に示した第5実施形態による窒化物系
半導体レーザ素子(LD)の製造プロセスを説明するた
めの断面図である。
【符号の説明】 1、21、41、51、71 Si基板(基板) 2、22、42、52、72 第1バッファ層(第1バ
ッファ層) 4 n型コンタクト層(窒化物系半導体層) 5、29、56 発光層(窒化物系半導体層) 6 保護層(窒化物系半導体層) 7、58 p型クラッド層(窒化物系半導体層) 8 p型中間層(窒化物系半導体層) 9、59 p型コンタクト層(窒化物系半導体層) 24、26、43、74 アンドープGaN層(窒化物
系半導体層) 25 マスク層(窒化物系半導体層) 27 第1導電型コンタクト層(窒化物系半導体層) 28 第1導電型クラッド層(窒化物系半導体層) 30 第2導電型クラッド層(窒化物系半導体層) 31 第2導電型コンタクト層(窒化物系半導体層) 54 n型GaN層(窒化物系半導体層) 55 n型クラッド層(窒化物系半導体層) 57 p型保護層(窒化物系半導体層)
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成14年6月4日(2002.6.4)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0037
【補正方法】変更
【補正内容】
【0037】次に、Si基板1を約700℃〜約100
0℃(たとえば、約850℃)の成長温度に保持した状
態で、原料ガスとして、NH3、TGa(トリエチル
ガリウム)およびTMIn(トリメチルインジウム)、
キャリアガスとして、H2およびN2からなるガス(H2
の含有率は約1%〜5%)を用いることによって、n型
コンタクト層4上に、約5nmの膜厚を有する6つのア
ンドープGaNからなる障壁層と、約5nmの膜厚を有
する5つのアンドープGa0.65In0.35Nからなる井戸
層とを交互に成長することにより、n型コンタクト層4
上に、MQW構造の発光層5を形成する。さらに連続し
て、発光層5上に、約10nmの膜厚を有する単結晶の
アンドープGaNからなる保護層6を、約0.4nm/
sの成長速度で成長させる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 下司 辰郎 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 松下 重治 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 本間 運也 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 吉年 慶一 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 Fターム(参考) 4K030 AA11 AA13 AA18 BA01 BA02 BA08 BA38 BA42 BA46 BB01 BB12 CA04 HA02 LA18 5F041 AA40 CA23 CA40 CA46 CA65 5F045 AA04 AB14 AC00 AC08 AC09 AC19 AF03 AF13 BB12 DA53 DA55 5F073 AA74 AA89 CA07 CB02 CB04 DA05 EA23 EA28

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 基板上の少なくとも一部に、立方晶のペ
    ロブスカイト構造、立方晶の鉄マンガン鉱構造、立方晶
    の酸化物からなるCaF2構造、および、六方晶の鉄マ
    ンガン鉱構造のうちの1つの構造を有する材料からなる
    多結晶または単結晶の材料を含む第1バッファ層を形成
    する工程と、 前記第1バッファ層上に、窒化物系半導体層または前記
    基板よりも熱膨張係数が大きい結晶構造が六方晶である
    半導体層を形成する工程とを備えた、半導体の形成方
    法。
  2. 【請求項2】 前記基板は、立方晶の(111)面を表
    面とする基板、および、六方晶の(0001)面を表面
    とする基板のうちのいずれか一方を含む、請求項1に記
    載の半導体の形成方法。
  3. 【請求項3】 前記第1バッファ層は、SrTiO3
    23(Lはランタノイド元素)、PrO2、CeO2
    よびY23からなるグループより選択される少なくとも
    1つを含む、請求項1または2に記載の半導体の形成方
    法。
  4. 【請求項4】 前記基板は、Si基板およびGaP基板
    のいずれか一方を含む、請求項1〜3のいずれか1項に
    記載の半導体の形成方法。
  5. 【請求項5】 前記第1バッファ層を形成した後、前記
    窒化物系半導体層または基板よりも熱膨張係数が大きい
    結晶構造が六方晶である半導体層を形成する前に、前記
    第1バッファ層上の少なくとも一部に、多結晶または非
    晶質の第2バッファ層を形成する工程をさらに備える、
    請求項1〜4のいずれか1項に記載の半導体の形成方
    法。
  6. 【請求項6】 基板上の少なくとも一部に形成され、立
    方晶のペロブスカイト構造、立方晶の鉄マンガン鉱構
    造、立方晶の酸化物からなるCaF2構造、および、六
    方晶の鉄マンガン鉱構造のうちの1つの構造を有する材
    料からなる多結晶または単結晶の材料を含む第1バッフ
    ァ層と、 前記第1バッファ層上に形成された窒化物系半導体層ま
    たは前記基板よりも熱膨張係数が大きい結晶構造が六方
    晶である半導体層とを備えた、半導体素子。
JP2002030772A 2002-02-07 2002-02-07 半導体の形成方法および半導体素子 Expired - Fee Related JP4118061B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002030772A JP4118061B2 (ja) 2002-02-07 2002-02-07 半導体の形成方法および半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002030772A JP4118061B2 (ja) 2002-02-07 2002-02-07 半導体の形成方法および半導体素子

Publications (2)

Publication Number Publication Date
JP2003234502A true JP2003234502A (ja) 2003-08-22
JP4118061B2 JP4118061B2 (ja) 2008-07-16

Family

ID=27774384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002030772A Expired - Fee Related JP4118061B2 (ja) 2002-02-07 2002-02-07 半導体の形成方法および半導体素子

Country Status (1)

Country Link
JP (1) JP4118061B2 (ja)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273562A (ja) * 2003-03-05 2004-09-30 Seiko Epson Corp 発光素子およびその製造方法
JP2005129939A (ja) * 2003-10-21 2005-05-19 Lumileds Lighting Us Llc フォトニック結晶発光デバイス
WO2006013698A1 (ja) * 2004-08-02 2006-02-09 Nec Corporation 窒化物半導体素子、及びその製造方法
JP2006108202A (ja) * 2004-10-01 2006-04-20 Sony Corp 発光素子の製造方法
WO2006062084A1 (ja) * 2004-12-08 2006-06-15 Sumitomo Electric Industries, Ltd. 半導体レーザ素子およびその製造方法
JP2006229219A (ja) * 2004-05-12 2006-08-31 Showa Denko Kk III族窒化物p型半導体およびその製造方法
JP2006332267A (ja) * 2005-05-25 2006-12-07 Sumitomo Electric Ind Ltd 発光装置、発光装置の製造方法および窒化物半導体基板
JP2006352084A (ja) * 2005-05-16 2006-12-28 Sony Corp 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系iii−v族化合物半導体の成長方法ならびに光源セルユニットならびに発光ダイオードバックライトならびに発光ダイオードディスプレイならびに電子機器
JP2006352148A (ja) * 2005-06-17 2006-12-28 Philips Lumileds Lightng Co Llc 半導体発光装置に成長させたフォトニック結晶
JP2007227912A (ja) * 2006-02-21 2007-09-06 Samsung Electronics Co Ltd リッジ構造を有する半導体レーザダイオード
JP2007235122A (ja) * 2006-02-02 2007-09-13 Matsushita Electric Ind Co Ltd 半導体発光装置及びその製造方法
JP2009514209A (ja) * 2005-10-29 2009-04-02 サムスン エレクトロニクス カンパニー リミテッド 半導体装置及びその製造方法
JP2009267263A (ja) * 2008-04-28 2009-11-12 Kyocera Corp 発光装置およびその製造方法
US7786491B2 (en) * 2006-02-02 2010-08-31 Panasonic Corporation Semiconductor light-emitting device comprising a plurality of semiconductor layers
JP2011509530A (ja) * 2008-01-08 2011-03-24 モクストロニクス,インコーポレイテッド 高性能ヘテロ構造発光素子および方法
US8012780B2 (en) 2007-08-13 2011-09-06 Sumitomo Electric Industries, Ltd. Method of fabricating semiconductor laser
JP2012129424A (ja) * 2010-12-16 2012-07-05 Canon Inc 窒化物半導体を有する構造体の製造方法、窒化物半導体を有する構造体を備えた発光素子
JP2012174802A (ja) * 2011-02-18 2012-09-10 Toshiba Corp 窒化物半導体の積層構造およびその製造方法並びに窒化物半導体装置
JP2013084819A (ja) * 2011-10-11 2013-05-09 Toshiba Corp 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
JP2014107441A (ja) * 2012-11-28 2014-06-09 Fujitsu Ltd 太陽電池及びその製造方法
JP2015216378A (ja) * 2006-02-23 2015-12-03 アズッロ セミコンダクターズ アクチエンゲゼルシャフトAzzurro Semiconductors Ag 窒化物半導体素子ならびにその製法
JP2017501563A (ja) * 2013-11-08 2017-01-12 トランスルーセント インコーポレイテッドTranslucent, Inc. エピツイストを利用したシリコン基板上のGaN
JP2020031175A (ja) * 2018-08-24 2020-02-27 出光興産株式会社 積層体及び積層体の製造方法
WO2022264954A1 (ja) * 2021-06-16 2022-12-22 京セラ株式会社 半導体デバイス、半導体デバイスの製造方法および製造装置、並びに電子機器
WO2023002929A1 (ja) * 2021-07-21 2023-01-26 京セラ株式会社 発光デバイス、表示デバイス、電子機器、並びに発光デバイスの製造方法および製造装置
US12125938B2 (en) 2016-07-04 2024-10-22 Azur Space Solar Power Gmbh Nitride semiconductor component and process for its production

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534624B (zh) * 2019-07-17 2021-08-03 上海显耀显示科技有限公司 用于生长半导体超薄外延结构的一种外延层
CN110518102B (zh) * 2019-07-17 2021-08-03 上海显耀显示科技有限公司 一种用于半导体超薄外延结构的应力调节层

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06236988A (ja) * 1992-12-17 1994-08-23 Eastman Kodak Co 多層構造
JPH11162848A (ja) * 1997-11-26 1999-06-18 Showa Denko Kk エピタキシャルウェハおよびその製造方法
JPH11260835A (ja) * 1997-07-11 1999-09-24 Tdk Corp 電子デバイス用基板
JP2000133843A (ja) * 1998-10-22 2000-05-12 Fuji Electric Co Ltd Iii族窒化物半導体薄膜およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06236988A (ja) * 1992-12-17 1994-08-23 Eastman Kodak Co 多層構造
JPH11260835A (ja) * 1997-07-11 1999-09-24 Tdk Corp 電子デバイス用基板
JPH11162848A (ja) * 1997-11-26 1999-06-18 Showa Denko Kk エピタキシャルウェハおよびその製造方法
JP2000133843A (ja) * 1998-10-22 2000-05-12 Fuji Electric Co Ltd Iii族窒化物半導体薄膜およびその製造方法

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273562A (ja) * 2003-03-05 2004-09-30 Seiko Epson Corp 発光素子およびその製造方法
JP2005129939A (ja) * 2003-10-21 2005-05-19 Lumileds Lighting Us Llc フォトニック結晶発光デバイス
JP2006229219A (ja) * 2004-05-12 2006-08-31 Showa Denko Kk III族窒化物p型半導体およびその製造方法
WO2006013698A1 (ja) * 2004-08-02 2006-02-09 Nec Corporation 窒化物半導体素子、及びその製造方法
JP4600743B2 (ja) * 2004-10-01 2010-12-15 ソニー株式会社 発光素子の製造方法
JP2006108202A (ja) * 2004-10-01 2006-04-20 Sony Corp 発光素子の製造方法
TWI381602B (zh) * 2004-12-08 2013-01-01 Sumitomo Electric Industries Semiconductor laser element and manufacturing method thereof
WO2006062084A1 (ja) * 2004-12-08 2006-06-15 Sumitomo Electric Industries, Ltd. 半導体レーザ素子およびその製造方法
US8605769B2 (en) 2004-12-08 2013-12-10 Sumitomo Electric Industries, Ltd. Semiconductor laser device and manufacturing method thereof
CN101040409B (zh) * 2004-12-08 2010-05-26 住友电气工业株式会社 半导体激光器件及其制造方法
JP2006352084A (ja) * 2005-05-16 2006-12-28 Sony Corp 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系iii−v族化合物半導体の成長方法ならびに光源セルユニットならびに発光ダイオードバックライトならびに発光ダイオードディスプレイならびに電子機器
JP2006332267A (ja) * 2005-05-25 2006-12-07 Sumitomo Electric Ind Ltd 発光装置、発光装置の製造方法および窒化物半導体基板
JP2006352148A (ja) * 2005-06-17 2006-12-28 Philips Lumileds Lightng Co Llc 半導体発光装置に成長させたフォトニック結晶
US9000450B2 (en) 2005-06-17 2015-04-07 Philips Lumileds Lighting Company Llc Grown photonic crystals in semiconductor light emitting devices
US8163575B2 (en) 2005-06-17 2012-04-24 Philips Lumileds Lighting Company Llc Grown photonic crystals in semiconductor light emitting devices
JP2009514209A (ja) * 2005-10-29 2009-04-02 サムスン エレクトロニクス カンパニー リミテッド 半導体装置及びその製造方法
US7786491B2 (en) * 2006-02-02 2010-08-31 Panasonic Corporation Semiconductor light-emitting device comprising a plurality of semiconductor layers
JP2007235122A (ja) * 2006-02-02 2007-09-13 Matsushita Electric Ind Co Ltd 半導体発光装置及びその製造方法
JP2007227912A (ja) * 2006-02-21 2007-09-06 Samsung Electronics Co Ltd リッジ構造を有する半導体レーザダイオード
JP2015216378A (ja) * 2006-02-23 2015-12-03 アズッロ セミコンダクターズ アクチエンゲゼルシャフトAzzurro Semiconductors Ag 窒化物半導体素子ならびにその製法
US8012780B2 (en) 2007-08-13 2011-09-06 Sumitomo Electric Industries, Ltd. Method of fabricating semiconductor laser
JP2011509530A (ja) * 2008-01-08 2011-03-24 モクストロニクス,インコーポレイテッド 高性能ヘテロ構造発光素子および方法
JP2009267263A (ja) * 2008-04-28 2009-11-12 Kyocera Corp 発光装置およびその製造方法
JP2012129424A (ja) * 2010-12-16 2012-07-05 Canon Inc 窒化物半導体を有する構造体の製造方法、窒化物半導体を有する構造体を備えた発光素子
JP2012174802A (ja) * 2011-02-18 2012-09-10 Toshiba Corp 窒化物半導体の積層構造およびその製造方法並びに窒化物半導体装置
JP2013084819A (ja) * 2011-10-11 2013-05-09 Toshiba Corp 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
US8835983B2 (en) 2011-10-11 2014-09-16 Kabushiki Kaisha Toshiba Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers
US8928000B2 (en) 2011-10-11 2015-01-06 Kabushiki Kaisha Toshiba Nitride semiconductor wafer including different lattice constants
JP2014107441A (ja) * 2012-11-28 2014-06-09 Fujitsu Ltd 太陽電池及びその製造方法
JP2017501563A (ja) * 2013-11-08 2017-01-12 トランスルーセント インコーポレイテッドTranslucent, Inc. エピツイストを利用したシリコン基板上のGaN
US12125938B2 (en) 2016-07-04 2024-10-22 Azur Space Solar Power Gmbh Nitride semiconductor component and process for its production
JP2020031175A (ja) * 2018-08-24 2020-02-27 出光興産株式会社 積層体及び積層体の製造方法
WO2022264954A1 (ja) * 2021-06-16 2022-12-22 京セラ株式会社 半導体デバイス、半導体デバイスの製造方法および製造装置、並びに電子機器
WO2023002929A1 (ja) * 2021-07-21 2023-01-26 京セラ株式会社 発光デバイス、表示デバイス、電子機器、並びに発光デバイスの製造方法および製造装置

Also Published As

Publication number Publication date
JP4118061B2 (ja) 2008-07-16

Similar Documents

Publication Publication Date Title
JP4118061B2 (ja) 半導体の形成方法および半導体素子
KR100917260B1 (ko) 결정막, 결정기판 및 반도체장치
JP3587081B2 (ja) Iii族窒化物半導体の製造方法及びiii族窒化物半導体発光素子
JP4743214B2 (ja) 半導体素子およびその製造方法
JP3791246B2 (ja) 窒化物半導体の成長方法、及びそれを用いた窒化物半導体素子の製造方法、窒化物半導体レーザ素子の製造方法
JP3470623B2 (ja) 窒化物系iii−v族化合物半導体の成長方法、半導体装置の製造方法および半導体装置
JP3153153B2 (ja) 窒化ガリウム系半導体レーザおよびその製造方法
JP4644942B2 (ja) 結晶膜、結晶基板および半導体装置の製造方法
JP2000021772A (ja) 半導体装置およびその製造方法
JP2001267242A (ja) Iii族窒化物系化合物半導体及びその製造方法
KR20000035610A (ko) 반도체 박막, 반도체 소자와 반도체 장치, 및 이들의 제조방법
JP2000277437A (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP2001060719A (ja) 窒化物半導体発光ダイオード
JP2002145700A (ja) サファイア基板および半導体素子ならびに電子部品および結晶成長方法
JP3446660B2 (ja) 窒化物半導体発光素子
JP2000223417A (ja) 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP2003017420A (ja) 窒化ガリウム系化合物半導体基板、及びその製造方法
JP2001039800A (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP2003063895A (ja) 窒化物半導体基板、及びその製造方法
JP4608731B2 (ja) 半導体レーザの製造方法
JP2001044570A (ja) 窒化物半導体レーザ素子
JP4628651B2 (ja) 窒化物半導体発光素子の製造方法
JP2004165550A (ja) 窒化物半導体素子
JP2009059740A (ja) Iii族窒化物半導体素子およびその製造方法
JP3438675B2 (ja) 窒化物半導体の成長方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080229

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080325

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080422

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees