WO2023002929A1 - 発光デバイス、表示デバイス、電子機器、並びに発光デバイスの製造方法および製造装置 - Google Patents

発光デバイス、表示デバイス、電子機器、並びに発光デバイスの製造方法および製造装置 Download PDF

Info

Publication number
WO2023002929A1
WO2023002929A1 PCT/JP2022/027815 JP2022027815W WO2023002929A1 WO 2023002929 A1 WO2023002929 A1 WO 2023002929A1 JP 2022027815 W JP2022027815 W JP 2022027815W WO 2023002929 A1 WO2023002929 A1 WO 2023002929A1
Authority
WO
WIPO (PCT)
Prior art keywords
light
emitting device
electrode
substrate
hole
Prior art date
Application number
PCT/JP2022/027815
Other languages
English (en)
French (fr)
Inventor
剛 神川
祐基 谷口
賢太郎 村川
佳伸 川口
克明 正木
雄一郎 林
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to JP2023536726A priority Critical patent/JPWO2023002929A1/ja
Priority to KR1020247002082A priority patent/KR20240021984A/ko
Priority to CN202280050232.0A priority patent/CN117678081A/zh
Priority to EP22845863.4A priority patent/EP4376105A1/en
Publication of WO2023002929A1 publication Critical patent/WO2023002929A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements

Definitions

  • the present disclosure relates to light emitting devices and the like.
  • Patent Document 1 discloses a method of forming a plurality of LEDs (light emitting diodes) on a substrate.
  • a light-emitting device includes a semiconductor substrate including a main substrate, a mask positioned above the main substrate and including a mask portion and an opening, and a base semiconductor portion positioned above the mask; a compound semiconductor portion positioned above a substrate and having a first light emitting portion, the semiconductor substrate penetrating the main substrate in a thickness direction and communicating with the first light emitting portion below the first light emitting portion; Includes overlapping first holes.
  • FIG. 1 is a cross-sectional view along the X direction of a light-emitting device according to Example 1.
  • FIG. 1 is a cross-sectional view along the Y direction of a light-emitting device according to Example 1.
  • FIG. 1 is a plan view of a light-emitting device according to Example 1.
  • FIG. 4 is a plan view showing another configuration of the light emitting device according to Example 1.
  • FIG. 4 is a plan view showing another configuration of the light emitting device according to Example 1.
  • FIG. 5 is a flow chart showing an example of a method for manufacturing a light emitting device according to Example 1.
  • FIG. FIG. 13 is a cross-sectional view showing a method of manufacturing the light emitting device of FIG. 12;
  • FIG. 4 is a cross-sectional view showing an example of lateral growth of a base semiconductor portion;
  • 3 is a schematic cross-sectional view showing configurations of a base semiconductor portion and a compound semiconductor portion;
  • FIG. 1 is a cross-sectional view showing the configuration of a display device according to Example 1;
  • FIG. 1 is a cross-sectional view showing the configuration of a display device according to Example 1;
  • FIG. 1 is a block diagram showing the configuration of a display device according to Example 1;
  • FIG. 4 is a cross-sectional view showing an example of a drive substrate;
  • FIG. 10 is a cross-sectional view along the X direction of the light-emitting device according to Example 2;
  • FIG. 10 is a cross-sectional view along the Y direction of the light-emitting device according to Example 2;
  • FIG. 10 is a plan view of a light-emitting device according to Example 2;
  • FIG. 10 is a cross-sectional view showing the configuration of a display device according to Example 1;
  • FIG. 1 is a cross-sectional view showing the configuration of a display device according to Example 1;
  • FIG. 1 is a block diagram showing the configuration of a display device according to Example
  • FIG. 10 is a cross-sectional view showing another configuration of the light-emitting device according to Example 2;
  • FIG. 10 is a cross-sectional view showing another configuration of the light-emitting device according to Example 2;
  • FIG. 10 is a cross-sectional view showing another configuration of the light-emitting device according to Example 2;
  • FIG. 10 is a cross-sectional view showing another configuration of the light-emitting device according to Example 2;
  • FIG. 10 is a cross-sectional view showing another configuration of the light-emitting device according to Example 2;
  • FIG. 10 is a cross-sectional view showing another configuration of the light-emitting device according to Example 2;
  • FIG. 10 is a cross-sectional view showing another configuration of the light-emitting device according to Example 2;
  • FIG. 10 is a cross-sectional view showing another configuration of the light-emitting device according to Example 2;
  • FIG. 10 is a cross-sectional view showing another configuration of the light-emitting device
  • FIG. 10 is a cross-sectional view showing another configuration of the light-emitting device according to Example 2;
  • FIG. 10 is a cross-sectional view along the X direction of the light-emitting device according to Example 3;
  • FIG. 11 is a cross-sectional view along the Y direction of the light-emitting device according to Example 3;
  • FIG. 11 is a plan view of a light-emitting device according to Example 3;
  • FIG. 11 is a cross-sectional view showing another configuration of the light emitting device according to Example 3;
  • FIG. 11 is a cross-sectional view showing another configuration of the light emitting device according to Example 3;
  • FIG. 11 is a cross-sectional view showing another configuration of the light emitting device according to Example 3;
  • FIG. 11 is a cross-sectional view showing another configuration of the light emitting device according to Example 3;
  • FIG. 11 is a cross-sectional view showing another configuration of the light emitting device according to Example 3;
  • FIG. 10 is
  • FIG. 11 is a plan view showing another configuration of the light emitting device according to Example 3;
  • FIG. 11 is a cross-sectional view showing another configuration of the light emitting device according to Example 4;
  • FIG. 11 is a cross-sectional view showing another configuration of the light emitting device according to Example 4;
  • 11 is a flow chart showing a method for manufacturing a light emitting device according to Example 5.
  • FIG. FIG. 11 is a cross-sectional view showing the configuration of a light-emitting device according to Example 5; 14 is a flow chart showing another method for manufacturing a light-emitting device according to Example 5.
  • FIG. FIG. 12 is a cross-sectional view showing another configuration of the light-emitting device according to Example 5;
  • FIG. 12 is a cross-sectional view showing another configuration of the light-emitting device according to Example 5;
  • FIG. 11 is a schematic plan view showing a display device of Example 7;
  • FIG. 12 is a schematic diagram showing the configuration of an electronic device according to
  • FIG. 1 is a cross-sectional view showing the configuration of a light-emitting device according to this embodiment.
  • the light emitting device 30 includes a main substrate 1, a mask 6 including a mask portion 5 and an opening K1, and a mask 6 above the main substrate 1.
  • a semiconductor substrate 10 having a base semiconductor portion 8 positioned thereon, and a compound semiconductor portion 9 positioned above the semiconductor substrate 10 and having a first light emitting portion L1.
  • the semiconductor substrate 10 only needs to include the main substrate 1 (for example, a free-standing bulk crystal substrate) and a semiconductor portion (for example, a semiconductor layer), and the main substrate 1 may be a semiconductor or a non-semiconductor. good too.
  • the direction from the main substrate 1 (for example, a free-standing bulk crystal substrate) to the base semiconductor portion 8 is the upward direction (therefore, it may differ from the vertically upward direction or the upward direction in the drawings).
  • Mask 6 may be a mask pattern including mask portion 5 and opening K1.
  • the opening K ⁇ b>1 is a region where the mask portion 5 does not exist, and the opening K ⁇ b>1 may not be surrounded by the mask portion 5 .
  • the semiconductor substrate 10 includes a first hole H1 that penetrates the main substrate 1 in the thickness direction and overlaps the first light emitting portion L1 below the first light emitting portion L1.
  • the first hole H1 overlaps the first light emitting portion L1 in a plan view (visual recognition in the normal direction of the main substrate 1). That two components overlap in plan view means that at least a part of one component overlaps the other component when viewed in the normal direction of the main substrate 1 (including perspective recognition). Two components may be spaced apart (e.g., vertically) and overlapping.
  • a first electrode E ⁇ b>1 can be provided above the compound semiconductor portion 9 .
  • the first hole H1 has an opening KR on the back surface 1U (lower surface) of the main substrate 1, which serves as a light emitting surface.
  • Threading dislocations are dislocations (defects) that extend from the base semiconductor portion 8 to the compound semiconductor portion 9, inhibit charge transfer, and cause heat generation.
  • the light emitting device 30 has rigidity because it includes the main substrate 1 . Further, by providing the first wavelength conversion layer J1 in the first hole H1, light having a longer wavelength (for example, visible light region) than the light generated in the first light emitting portion L1 can be emitted from the opening KR.
  • the base semiconductor portion 8 and the compound semiconductor portion 9 contain, for example, a nitride semiconductor.
  • a GaN-based semiconductor is a semiconductor containing gallium atoms (Ga) and nitrogen atoms (N), and typical examples include GaN, AlGaN, AlGaInN, and InGaN.
  • the base semiconductor portion 8 may be of a doped type (for example, n-type containing donors) or non-doped type.
  • the base semiconductor portion 8 containing a nitride semiconductor can be formed by an ELO (Epitaxial Lateral Overgrowth) method, but another method may be used as long as it can achieve low defects.
  • ELO Epi Lateral Overgrowth
  • a heterogeneous substrate having a lattice constant different from that of the base semiconductor portion 8 is used as the main substrate 1
  • a nitride semiconductor is used as the base portion 4
  • an inorganic compound film is used as the mask portion 5
  • a base portion is used as the opening K1.
  • the base semiconductor portion 8 can be grown laterally (Y direction) on the mask portion 5 .
  • the main substrate 1 and the underlying portion 4 are collectively referred to as the underlying substrate, and the main substrate 1, the underlying portion 4 and the mask 6 are sometimes referred to as the template substrate 7 .
  • the base semiconductor portion formed by the ELO method is sometimes referred to as an ELO semiconductor layer.
  • the template substrate 7 including the main substrate 1 and the mask 6 on the main substrate 1 may be used.
  • the template substrate 7 may have a growth suppression region (for example, a region that suppresses crystal growth in the Z direction) corresponding to the mask portion 5 and a seed region corresponding to the opening K1.
  • a growth suppression region and a seed region can be formed on the main substrate 1, and the base semiconductor section 8 can be formed on the growth suppression region and the seed region using the ELO method.
  • FIG. 2 is a flow chart showing an example of a method for manufacturing a light emitting device according to this embodiment.
  • the step of preparing the template substrate (ELO growth substrate) 7 the step of forming the base semiconductor portion 8 using the ELO method is performed to obtain the semiconductor substrate 10.
  • FIG. 3 is a block diagram showing an example of a light-emitting device manufacturing apparatus according to this embodiment.
  • the light-emitting device manufacturing apparatus 70 of FIG. 3 includes a semiconductor forming section 72 for forming the base semiconductor section 8 and the compound semiconductor section 9 on the template substrate 7, and a substrate processing section for etching the main substrate 1 from the back surface 1U. 73 and a control unit 74 that controls the semiconductor forming unit 72 and the substrate processing unit 73 .
  • the semiconductor formation unit 72 may include a MOCVD (Metal Organic Chemical Vapor Deposition) device, and the control unit 74 may include a processor and memory.
  • the control unit 74 may be configured to control the semiconductor forming unit 72 and the substrate processing unit 73 by executing a program stored in an internal memory, a communicable communication device, or an accessible network, for example.
  • the above program and a recording medium storing the above program are also included in this embodiment.
  • FIG. 4 is a cross-sectional view showing the configuration of the display device according to this embodiment.
  • the display device 50 includes the light emitting device 30 and a drive substrate TK arranged on the opposite side of the main substrate 1 of the light emitting device 30 and electrically connected to the first electrode E1.
  • a pixel circuit included in the drive substrate TK controls the light emission intensity of the first light emitting unit L1 (described later).
  • the driving substrate TK may have a structure in which a pixel circuit including a plurality of transistors is formed on a glass substrate or a resin substrate, or a structure in which a pixel circuit including a plurality of transistors is formed on a silicon substrate.
  • the pixel circuit may include a CMOS (Complementary Metal Oxide Semiconductor) circuit.
  • CMOS Complementary Metal Oxide Semiconductor
  • FIG. 5 is a cross-sectional view along the X direction of the light-emitting device according to Example 1.
  • FIG. 6 is a cross-sectional view along the Y direction of the light-emitting device according to Example 1.
  • FIG. 7 is a plan view of a light-emitting device according to Example 1.
  • the light emitting device 30 according to Example 1 includes a semiconductor substrate 10, a compound semiconductor portion 9 located on the semiconductor substrate 10, and first and second electrodes E1 and E2.
  • a semiconductor substrate 10 includes a main substrate 1, a base portion 4 positioned on the main substrate 1, a mask 6 positioned on the base portion 4 and including a mask portion 5 and openings K1 and K2, and a mask 6 positioned on the mask 6. and a base semiconductor portion 8 that
  • the compound semiconductor portion 9 has a first light emitting portion L1.
  • the first electrode E1 is positioned above the compound semiconductor portion 9, and the second electrode E2 is positioned above the base semiconductor portion 8.
  • the base semiconductor portion 8 and the compound semiconductor portion 9 contain a nitride semiconductor (for example, a GaN-based semiconductor).
  • the X direction is the ⁇ 11-20> direction (a-axis direction) of the base semiconductor portion 8
  • the Y direction is the ⁇ 1-100> direction (m-axis direction) of the base semiconductor portion 8
  • the Z direction is the ⁇ 0001> direction of the base semiconductor portion 8. > direction (c-axis direction).
  • the X direction is the ⁇ 11-20> direction in the crystal structure of the nitride semiconductor (eg, GaN-based semiconductor)
  • the Y direction is the ⁇ 1-100> direction in the crystal structure of the nitride semiconductor (eg, GaN-based semiconductor).
  • the direction, the Z direction is the ⁇ 0001> direction in the crystal structure of a nitride semiconductor (for example, a GaN-based semiconductor).
  • a structure below the mask 6 may be referred to as a base substrate UK.
  • the underlying substrate and the mask 6 may be collectively referred to as a template substrate 7 .
  • the base portion 4 may be a base layer.
  • Mask 6 may be a mask layer.
  • the base semiconductor portion 8 may be a base semiconductor layer.
  • the compound semiconductor portion 9 may be a compound semiconductor layer or a device layer.
  • the main substrate 1 is a heterogeneous substrate having a lattice constant different from that of the base semiconductor portion 8 .
  • the main substrate 1 may be a light shielding substrate, for example a silicon substrate.
  • the main substrate 1 includes a first hole H1 that penetrates between the lower surface and the upper surface and overlaps the first light emitting portion L1 in plan view.
  • the first hole H1 may have a tapered shape that tapers toward the base semiconductor portion 8 side.
  • a first wavelength conversion layer J1 that emits light having a longer wavelength than the light receiving wavelength is provided in the first hole H1.
  • the first wavelength conversion layer J1 converts light (for example, ultraviolet light) received from the first light emitting unit L1 into visible light by, for example, photoluminescence. The converted visible light is emitted to the outside through the first hole H1.
  • the first wavelength conversion layer J1 may contain at least one of a fluorescent substance and a phosphorescent substance.
  • the first hole H1 has an opening KR on the rear surface (lower surface) 1U of the main substrate 1, which serves as a visible light emitting surface.
  • the shape of the opening KR may be rectangular (see FIG. 7), rhombic, circular, elliptical, or the like, but is not limited to these.
  • at least part of the bottom of the first hole H1 is included in the base portion 4 . As shown in FIG. 5, the entire bottom portion of the first hole H1 may be positioned within the underlying portion 4 .
  • the base semiconductor portion 8 includes a first portion HD located above the opening K1, and a second portion SD (low-defect portion) located above the mask portion 5 and having a threading dislocation density lower than that of the first portion HD. , the second portion SD overlaps the first light emitting portion L1 in plan view.
  • the threading dislocation density of the second portion SD is, for example, 5 ⁇ 10 6 /cm 2 or less. Thereby, the luminous efficiency of the 1st light emission part L1 can be improved.
  • a threading dislocation extends in the thickness direction of the base semiconductor portion 8 and reaches its surface layer.
  • the first and second electrodes E1 and E2 are arranged in the Y direction.
  • the first electrode E1 is, for example, an anode (p-electrode)
  • the second electrode E2 is, for example, a cathode (n-electrode).
  • the first electrode E1 overlaps the first light emitting section L1 in plan view. This shortens the current path between the first electrode E1 and the first light emitting portion L1.
  • the first and second electrodes E1 and E2 are light reflective. As a result, the light traveling from the first light emitting portion L1 toward the first electrode E1 is reflected toward the main substrate 1, so that the light utilization efficiency is enhanced.
  • the light emitting device 30 includes a first pad P1 connected to the first electrode E1 and a second pad P2 connected to the second electrode E2. At least a portion of the second pad P2 does not overlap the first hole H1 in plan view. Therefore, when the driving substrate TK and the light-emitting device 30 are bonded together, the pressing force on the second pads P2 affects the compound semiconductor portion 9 and the base semiconductor portion 8 (for example, the cracks and other defects inside the base semiconductor portion 8). occurrence) is reduced. In addition, since the positions of the upper surfaces of the first and second pads P1 and P2 are aligned, mounting on the drive substrate TK (see FIG. 4) is facilitated. The first and second electrodes E1 and E2 are not in contact with the base semiconductor section 8, and the insulating film DF is positioned between the first and second electrodes E1 and E2 and the base semiconductor section 8. FIG. The insulating film DF may be transparent.
  • the second electrode E2 is in contact with the base semiconductor portion 8.
  • the base semiconductor portion 8 can be made of an n-type semiconductor.
  • the second electrode E2 may have a concave portion EH, and the insulating layer DL may be provided in the concave portion EH. By providing the insulating layer DL in the recess EH, the upper surface of the second pad P2 can be planarized.
  • the first electrode E1 and the second electrode E2 may be used as a set, and a light shielding layer QY may be provided in the gap between two sets that are adjacent in the Y direction. A portion of the light shielding layer QY may be located within the base semiconductor portion 8 .
  • the light shielding layer QY may be light absorbing or may have a lower refractive index than the base semiconductor portion 8 .
  • the compound semiconductor portion 9 has a second light emitting portion L2 and a third light emitting portion L3, and the main substrate 1 is a through hole in the thickness direction (Z direction), and has a second light emitting portion L2 overlapping the second light emitting portion L2 in plan view. It includes a hole H2 and a third hole H3 which is a through hole in the thickness direction and overlaps the third light emitting portion L3 in plan view.
  • the first to third light emitting parts L1 to L3 are arranged in the X direction, and the first to third holes H1 to H3 are also arranged in the X direction.
  • the emission peak wavelength of each of the first to third light emitting portions L1 to L3 may be in the wavelength range (visible light range) of 430 to 640 [nm].
  • the light-emitting device 30 includes a third electrode E3 and a fourth electrode E4. In a plan view, the third electrode E3 overlaps the second light-emitting portion L2, and the first and third electrodes E1 and E3 are arranged in the X direction.
  • the third and fourth electrodes E3 and E4 are arranged in the Y direction, and the second and fourth electrodes E2 and E4 are arranged in the X direction.
  • the light emitting device 30 includes a first partition wall portion QF positioned between the first and second light emitting portions L1 and L2 in plan view.
  • the first partition wall portion QF has a light shielding property (for example, a property of absorbing light of the emission wavelengths of the first and second light emitting portions L1 and L2), and overlaps the opening portion K1 of the mask 6 in plan view.
  • the first partition portion (light shielding layer) QF may have a lower refractive index than the base semiconductor portion 8 .
  • the light-emitting device 30 includes a second partition QS positioned between the second and third light-emitting portions L2 and L3 in plan view.
  • the second partition QS has a light shielding property (for example, a property of absorbing light of the emission wavelengths of the second and third light emitting portions L2 and L3), and overlaps the center of the mask portion 5 in plan view.
  • the first and second partitions QF and QS have a shape whose longitudinal direction is the Y direction.
  • the second partition portion (light shielding layer) QS may have a lower refractive index than the base semiconductor portion 8 .
  • the base semiconductor portion 8 includes a first region 8F and a second region 8S that are separated from each other.
  • the first area 8F overlaps the opening K1 in plan view
  • the second area 8S overlaps the opening K2 in plan view.
  • Each of the first and second regions 8F and 8S has a longitudinal shape, and a second partition QS is arranged between the first and second regions 8F and 8S.
  • the first and second partitions QF and QS cause light generated in the light emitting portion L1 to enter a hole other than the hole H1 (for example, the hole H2), or enter another light emitting portion (for example, the light emitting portion L2). It has a function of reducing the crosstalk phenomenon that is incident on the active layer of the From this point of view, the first and second partition walls QF and QS may be films with low translucency (not only films with light absorption properties but also films with light reflection properties). , Ag, Cu, Cr, Au, etc., or a semiconductor film, a dielectric film, a resin film (for example, a light-absorbing black photoresist), or the like.
  • FIG. 8 is a plan view showing another configuration of the light emitting device according to Example 1.
  • the plurality of first light emitting portions L1 are arranged in a straight line in the Y direction, but the present invention is not limited to this.
  • a plurality of first light emitting units L1 may be arranged in a staggered manner in the Y direction.
  • a plurality of first light emitting units L1 may emit light of the same color.
  • the openings K1 and K3 are arranged in a staggered manner in the Y direction.
  • 9 is a plan view showing another configuration of the light emitting device according to Example 1.
  • FIG. 1 is arranged in a straight line in the Y direction, but the present invention is not limited to this.
  • a plurality of first light emitting units L1 may be arranged in a staggered manner in the Y direction.
  • a plurality of first light emitting units L1 may emit light of the same color.
  • the openings K1 and K3 are arranged in a
  • the present invention is not limited to this.
  • the first to third light emitting portions L1 to L3 may be arranged in the Y direction (the ⁇ 1-100> direction of the base semiconductor portion 8).
  • a third partition wall portion (light shielding layer) QT may be provided in the gap between the first light emitting portion L1 and the second light emitting portion L2 and the gap between the second light emitting portion L2 and the third light emitting portion L3 arranged in the Y direction.
  • the third partition wall portion QT may be light absorbing or may have a lower refractive index than the base semiconductor portion 8 .
  • FIG. 10 is a flowchart illustrating an example of a method for manufacturing a light-emitting device according to Example 1.
  • FIG. 11A and 11B are cross-sectional views illustrating an example of a method for manufacturing a light-emitting device according to Example 1.
  • FIG. 10 and 11 after the step of preparing the template substrate 7, the step of forming the base semiconductor portion 8 using the ELO method is performed to obtain the semiconductor substrate 10.
  • FIG. 10 and 11 after the step of preparing the template substrate 7, the step of forming the base semiconductor portion 8 using the ELO method is performed to obtain the semiconductor substrate 10.
  • FIG. Next, a step of forming the compound semiconductor portion 9 is performed, followed by a step of forming the first and second electrodes E1 and E2, and then a step of forming the first and second pads P1 and P2.
  • the semiconductor substrate 10 is etched from the back surface 1U of the main substrate 1 to form the first holes H1 penetrating through the main substrate 1 in the semiconductor substrate 10 .
  • a step of forming the first wavelength conversion layer J1 in the first hole H1 is performed.
  • through-holes such as the 1st hole H1, in the main board
  • it can form by methods, such as wet etching or dry etching, for example. More specifically, for example, the through holes may be formed by the Bosch method.
  • Through holes such as the second hole H2 and the third hole H3 can also be formed by the above method.
  • FIG. 12 is a flow chart showing another example of the method for manufacturing the light-emitting device according to the first embodiment.
  • 13A and 13B are cross-sectional views illustrating a method of manufacturing the light emitting device of FIG.
  • the step of bonding the driving substrate TK may be performed, and then the etching of the main substrate 1 may be performed.
  • a silicon substrate generally having a thickness of about 300 ⁇ m to 2.0 mm
  • the silicon substrate (main substrate 1) is thinned (for example, thickness 300 ⁇ m or less) by wet etching, dry etching, polishing, CMP (Chemical Mechanical Polishing), etc., and then through holes having openings KR are formed. You may
  • a heterosubstrate having a lattice constant different from that of the GaN-based semiconductor can be used for the main substrate 1 .
  • hetero-substrates include single-crystal silicon (Si) substrates, sapphire (Al 2 O 3 ) substrates, silicon carbide (SiC) substrates, and the like.
  • the plane orientation of the main substrate 1 is, for example, the (111) plane of a silicon substrate, the (0001) plane of a sapphire substrate, and the 6H—SiC (0001) plane of a SiC substrate. These are just examples, and any main substrate and plane orientation that allow the ELO base semiconductor portion 8 to grow by the ELO method may be used.
  • the buffer portion 2 and the seed portion 3 can be provided in order from the main substrate 1 side.
  • the buffer section 2 may be a buffer layer.
  • the seed portion 3 may be a seed layer.
  • the buffer portion 2 has a function of reducing, for example, the direct contact between the main substrate 1 and the seed portion 3 and the mutual melting. For example, when a silicon substrate is used for the main substrate 1 and a GaN-based semiconductor is used for the seed portion 3, both (the main substrate and the seed portion) melt together. By providing a buffer portion 2 containing one side, melting is reduced.
  • An AlN layer which is an example of the buffer section 2, can be formed to a thickness of about 10 nm to about 5 ⁇ m using, for example, an MOCVD apparatus.
  • the buffer portion 2 may have at least one of the effect of increasing the crystallinity of the seed portion 3 and the effect of relieving the internal stress of the base semiconductor portion 8 (relieving the warpage of the light emitting device 30).
  • the main substrate 1 that does not melt with the seed portion 3 it is possible to configure without the buffer portion 2 (that is, configure the underlying portion 4 with the seed portion).
  • the structure is not limited to the configuration in which the base portion 4 overlaps the entire mask portion 5 in a plan view as shown in FIG. 5 .
  • the underlying portion 4 may be exposed from the openings K1 and K2 of the mask 6, the underlying portion 4 is locally formed so as to overlap the openings K1 and K2 in plan view (for example, in a slit shape extending in the Y direction). may be formed (described later).
  • At least one of the buffer portion 2 (e.g., aluminum nitride or silicon carbide) and the seed portion 3 (e.g., GaN-based semiconductor) is deposited using a sputtering device (PSD: pulse sputter deposition, PLD: pulse laser deposition, etc.).
  • a sputtering apparatus has merits such as low-temperature film formation and large-area film formation and cost reduction.
  • the openings K1 and K2 of the mask 6 expose the seed portion 3 and function as growth start holes for starting the growth of the base semiconductor portion 8.
  • the mask portion 5 of the mask 6 extends the base semiconductor portion 8 laterally. It has the function of a selective growth mask for directional growth.
  • the openings K1 and K2 are portions where the mask portion 5 does not exist, and the openings K1 and K2 may not be surrounded by the mask portion 5 .
  • a silicon oxide film (SiOx), a titanium nitride film (TiN, etc.), a silicon nitride film (SiNx), a silicon oxynitride film (SiON), and a metal film having a high melting point (for example, 1000° C. or higher) are used.
  • a single layer film containing either one or a laminated film containing at least two of these can be used.
  • a silicon oxide film having a thickness of about 100 nm to 4 ⁇ m (preferably about 150 nm to 2 ⁇ m) is formed on the underlying portion 4 by sputtering, and a resist is applied to the entire surface of the silicon oxide film.
  • the resist is patterned by photolithography to form a resist having a plurality of striped openings.
  • a portion of the silicon oxide film is removed by a wet etchant such as hydrofluoric acid (HF) or buffered hydrofluoric acid (BHF) to form a plurality of openings (including K1 and K2), and the resist is removed by organic cleaning.
  • a mask 6 is formed.
  • a silicon nitride film may be formed using a sputtering device or a PECVD (Plasma Enhanced Chemical Vapor Deposition) device.
  • the silicon nitride film can withstand the deposition temperature of about 1000° C. of the base semiconductor portion 8 even if it is thinner than the silicon oxide film.
  • the film thickness of the silicon nitride film can be about 20 nm to 4 ⁇ m.
  • the openings K1 and K2 have a longitudinal shape (slit shape) and are arranged periodically in the a-axis direction (X direction) of the ELO base semiconductor portion 8 .
  • the width of the openings K1 and K2 is about 0.1 ⁇ m to 20 ⁇ m. The smaller the width of each opening, the smaller the number of threading dislocations propagating from each opening to the ELO base semiconductor portion 8 . Also, the second portion LD can be enlarged.
  • a small amount of the silicon oxide film decomposes and evaporates during the film formation of the ELO base semiconductor portion 8 and may be taken into the ELO base semiconductor portion 8.
  • the silicon nitride film and the silicon oxynitride film decompose at a high temperature. , has the advantage of being difficult to evaporate.
  • the mask 6 may be a single layer film of a silicon nitride film or a silicon oxynitride film, or may be a laminated film in which a silicon oxide film and a silicon nitride film are formed on the base portion 4 in this order.
  • a laminated film may be formed by forming a silicon nitride film and a silicon oxide film in this order thereon, or a laminated film may be formed by forming a silicon nitride film, a silicon oxide film and a silicon nitride film in this order on an underlying portion.
  • Abnormal portions such as pinholes in the mask portion 5 can be eliminated by performing organic cleaning after film formation, introducing the film into the film forming apparatus again, and forming the same type of film.
  • a good quality mask 6 can also be formed by using a general silicon oxide film (single layer) and using such a film formation method.
  • a silicon substrate having a (111) plane was used as the main substrate 1, and the buffer portion 2 of the underlying portion 4 was an AlN layer (approximately 30 nm to 300 nm, eg, 150 nm).
  • the seed portion 3 of the base portion 4 is formed by a first layer of Al 0.6 Ga 0.4 N layer (for example, 300 nm) and a second layer of GaN layer (for example, 1 to 2 ⁇ m), which are formed in this order. and graded layer.
  • a laminate was used in which a silicon oxide film (SiO 2 ) and a silicon nitride film (SiN) were formed in this order.
  • the thickness of the silicon oxide film is, for example, 0.3 ⁇ m, and the thickness of the silicon nitride film is, for example, 70 nm.
  • a plasma-enhanced chemical vapor deposition (CVD) method was used to form each of the silicon oxide film and the silicon nitride film.
  • Example 1 (Base semiconductor part) In Example 1, a GaN layer was used as the base semiconductor portion 8, and an ELO film of gallium nitride (GaN) was formed on the aforementioned template substrate 7 using an MOCVD apparatus.
  • the first and second regions 8F and 8S are selectively grown (vertically grown) on the seed portion 3 (the GaN layer as the second layer) exposed in the openings K1 and K2, Subsequently, it grows laterally on the mask portion 5 . Then, the lateral growth of the first and second regions 8F and 8S (base semiconductor portion 8) laterally growing from both sides of the mask portion 5 is stopped before they meet.
  • the width (size in the X direction) of the mask portion 5 is 50 ⁇ m, the width (size in the X direction) of the openings K1 and K2 is 5 ⁇ m, the lateral width (size in the X direction) of the ELO base semiconductor portion 8 is 53 ⁇ m, and the second portion LD was 24 ⁇ m, and the layer thickness of the ELO base semiconductor portion 8 was 5 ⁇ m.
  • the width of the mask portion 5 can be set according to the specifications of the compound semiconductor portion 9 (for example, about 10 ⁇ m to 200 ⁇ m).
  • the lateral film formation rate is increased.
  • a technique for increasing the lateral film formation rate is as follows. First, a vertical growth layer growing in the Z direction (c-axis direction) is formed on the seed portion 3 exposed from the openings K1 and K2, and then a lateral growth layer growing in the X direction (a-axis direction) is formed. do. At this time, by setting the thickness of the vertical growth layer to 10 ⁇ m or less, preferably 5 ⁇ m or less, and more preferably 3 ⁇ m or less, the thickness of the horizontal growth layer can be kept low and the horizontal film formation rate can be increased.
  • FIG. 14 is a cross-sectional view showing an example of lateral growth of the base semiconductor portion (ELO semiconductor layer).
  • ELO semiconductor layer the base semiconductor portion
  • the initial growth layer SL serves as a starting point for lateral growth of the base semiconductor portions 8A and 8B.
  • By appropriately controlling the ELO film forming conditions it is possible to control growth of the base semiconductor portions 8A and 8B in the Z direction (c-axis direction) or in the X direction (a-axis direction).
  • the initial growth is performed immediately before the edge of the initial growth layer SL climbs over the upper surface of the mask portion 5 (at the stage where it is in contact with the upper end of the side surface of the mask portion 5) or immediately after it climbs over the upper surface of the mask portion 5. It is preferable to stop the film formation of the layer SL (that is, switch the ELO film formation conditions from the c-axis direction film formation conditions to the a-axis direction film formation conditions at this timing). In this way, since the lateral film formation is performed in a state where the initial growth layer SL slightly protrudes from the mask portion 5, consumption of material for growth in the thickness direction of the base semiconductor portion 8 can be reduced.
  • the semiconductor portions 8A and 8B can be laterally grown at high speed.
  • the initial growth layer SL can be formed with a thickness of, for example, 0.1 ⁇ m or more and 4.0 ⁇ m or less.
  • FIG. 15 is a schematic cross-sectional view showing configurations of a base semiconductor portion and a compound semiconductor portion.
  • a compound semiconductor portion 9 forming an LED (light emitting diode) is deposited on a base semiconductor portion 8 .
  • the base semiconductor portion 8 is of n-type doped with silicon or the like, for example.
  • the compound semiconductor section 9 includes an active layer 34, an electron blocking layer 35, and a p-type semiconductor layer 36 in order from the lower layer side.
  • the active layer 34 is an MQW (Multi-Quantum Well) and includes an InGaN layer and a GaN layer.
  • the first light emitting part L1 is included in the active layer 34 .
  • the electron blocking layer 35 is, for example, an AlGaN layer.
  • the p-type semiconductor layer 36 is, for example, a p-type GaN layer.
  • a first electrode E1, which is an anode, is arranged so as to be in contact with the p-type semiconductor layer 36, and a second electrode E2, which is a cathode, is arranged so as to be in contact with the base semiconductor portion 8.
  • the first electrode E1, the base semiconductor portion 8, the active layer 34, the electron blocking layer 35, the p-type semiconductor layer 36 and the second electrode E2 constitute the light emitting element ED (so-called micro LED).
  • An n-type semiconductor layer may be provided between the base semiconductor portion 8 and the active layer 34 .
  • At least one of Al, Ag, Cr, Pd, Pt, Au, Ni, Ti, V, W, Cu, Zn, Sn and In may be a single layer structure or a multi-layer structure. It may have a layered structure and may contain an alloy layer.
  • Ag is included in at least one of the first and second electrodes E1 and E2 to emit light. Reflectance can be improved.
  • At least one of the first and second electrodes E1 and E2 is a light-transmitting conductive film (ITO (Indium Tin Oxide), etc.) on the compound semiconductor portion 9 and a light-reflecting metal film (Ag, Al, Ti, etc.). can also be a laminated structure.
  • ITO Indium Tin Oxide
  • the protective layer DF has the function of electrically isolating the first and second electrodes E1 and E2.
  • the protective layer DF may have the effect of treating the side surface caused by removing part of the compound semiconductor portion 9 by etching or the like, or the damaged layer formed on the side surface.
  • the base semiconductor portion 8 (ELO semiconductor layer) and the compound semiconductor portion 9 can be continuously formed by the same film forming apparatus (for example, MOCVD apparatus). It is also possible to temporarily take out the substrate from the film forming apparatus and then form the compound semiconductor portion 9 using another apparatus. In this case, the compound semiconductor portion 9 may be formed after an n-type GaN layer (for example, about 0.1 ⁇ m to 3 ⁇ m thick) is formed on the base semiconductor portion 8 as a buffer during re-growth. good.
  • n-type GaN layer for example, about 0.1 ⁇ m to 3 ⁇ m thick
  • a material containing at least one of a fluorescent material and a phosphorescent material can be used for the first to third wavelength conversion layers J1 to J3.
  • a material that converts ultraviolet light into blue light is used as the first wavelength conversion layer J1
  • a material that converts ultraviolet light into green light is used as the second wavelength conversion layer J2
  • ultraviolet light is used as the third wavelength conversion layer J3.
  • red light is emitted from the opening (light emitting surface) KR of the first hole H1
  • green light is emitted from the opening (light emitting surface) KG of the second hole H2
  • the third hole Blue light is emitted from the opening (light emitting surface) KB of H3.
  • the first to third wavelength conversion layers J1 to J3 can be formed using a photolithography method, an inkjet method, or the like.
  • the first hole H1 formed in the semiconductor substrate 10 functions as a container that holds the first wavelength conversion layer J1 (including at least one of the fluorescent material and the phosphorescent material) within the first hole H1.
  • Light from the active layer 34 is converted into a desired wavelength by the first wavelength conversion layer J1 in the first hole H1.
  • the minimum film thickness of the first wavelength conversion layer J1 is determined by the characteristics of the phosphor and phosphor (for example, particle shape, size, conversion efficiency) used in the first wavelength conversion layer J1.
  • the main substrate 1 can be polished and thinned after the base semiconductor portion 8 and the compound semiconductor portion 9 are formed, but the final thickness of the main substrate 1 is greater than the minimum film thickness of the first wavelength conversion layer J1. should be thicker.
  • FIGS. 16 and 17 are cross-sectional views showing the configuration of the display device according to Example 1.
  • FIG. 18 is a block diagram illustrating the configuration of the display device according to the first embodiment; FIG. As shown in FIGS. 16 to 18, the display device 50 is arranged on the opposite side of the main substrate 1 of the light emitting device 30 and the light emitting device 30, and is electrically connected to the first and second pads P1 and P2. and a substrate TK.
  • the drive substrate TK includes a high-potential power supply PH, a low-potential power supply PL, a plurality of pixel circuits XC, first and second driver circuits D1 and D2, and a control circuit DC.
  • the pixel circuit XC includes, for example, a conductive pad PK, a write transistor WT, a drive transistor DT, and a capacitor CP. be done.
  • the high-potential power supply PH of the drive substrate TK is connected to the conductive pad PK through the channel of the drive transistor DT, and the conductive pad PK is connected through the first pad P1.
  • the first electrode E1 (anode) is connected to the first electrode E1 (anode) through the second pad P2
  • the low potential side power supply PL of the drive substrate TK is connected to the second electrode E2 (cathode) through the second pad P2.
  • the display voltage (corresponding to the gradation data DT) from the data line YL connected to the second driver D2 (data driver) is applied while the scanning line GL is selected by the first driver D1 (scan driver).
  • voltage is written into the capacitor CP via the write transistor WT, and a current corresponding to this display voltage is passed through the channel of the drive transistor DT, the conductive pad PK, the first pad P1, the first electrode E1, and the active layer 34.
  • the first light emitting portion L1 of the active layer 34 emits light with an intensity corresponding to the gradation data DT (video data input to the control circuit DC).
  • the light (for example, ultraviolet light) emitted from the first light emitting unit L1 is converted into visible light by the first wavelength conversion layer J1, as a result, visible light (for example, red light) having an intensity corresponding to the gradation data DT is emitted.
  • visible light for example, red light
  • the drive substrate TK may include a silicon substrate, and the pixel circuits XC may be formed on the silicon substrate.
  • the channel of each transistor (DT, WT, etc.) may comprise silicon (eg amorphous silicon, polysilicon).
  • FIG. 19 is a cross-sectional view showing an example of a drive substrate.
  • pixel circuit XC of drive substrate TK may include CMOS circuit 27 including n-channel MOS transistor 25 and p-channel MOS transistor 26 formed on substrate 24 .
  • the material of the main substrate 1 of the light emitting device 30 and the substrate 24 of the driving substrate TK may be the same.
  • a silicon substrate is used for each of the light emitting device 30 and the driving substrate TK (that is, the main substrate 1 and the substrate 24 of the driving substrate TK have the same coefficient of thermal expansion)
  • bonding the light emitting device 30 to the driving substrate TK Accuracy (bonding accuracy) is increased, and yield is improved. It is also possible to bond the light emitting device 30 having a large light emitting surface (display surface) and the drive substrate TK.
  • the opening KR of the first hole H1 is the light-emitting surface of the red sub-pixel
  • the opening KG of the second hole H2 is the light-emitting surface of the green sub-pixel
  • the opening KB of the third hole H3 is the blue sub-pixel.
  • these three sub-pixels constitute one pixel.
  • the width of the first region 8F (base semiconductor portion 8) is about 53 ⁇ m
  • the sub-pixel pitch in the X direction is about 28 ⁇ m
  • the sub-pixel pitch in the Y direction is about 84 ⁇ m
  • the number of pixels per inch (PPI ) can form a display device (micro LED display) of the order of 900.
  • Example 1 even if a different substrate is used for the main substrate 1, for example, the crystallinity of the first light emitting portion L1 located above the first hole H1 formation region is improved, and the light emission efficiency of the first light emitting portion L1 is improved. can increase Furthermore, by forming, for example, a part of the first hole H1 in the main substrate 1, which is a substrate for growth, the first hole H1 can function as a container for holding the first wavelength conversion layer J1. , the main substrate 1 (for example, a silicon substrate) with low translucency can function as a light shielding structure for alleviating the crosstalk phenomenon (light interference between adjacent light emitting portions). This simplifies the structure for extracting light generated in the first light emitting portion L1, and enhances the extraction efficiency.
  • the main substrate 1 for example, a silicon substrate
  • FIG. 20 is a cross-sectional view along the X direction of the light-emitting device according to Example 2.
  • FIG. FIG. 21 is a cross-sectional view along the Y direction of the light-emitting device according to Example 2.
  • FIG. 22 is a plan view of a light-emitting device according to Example 2.
  • the transparent resin layer TL and the first wavelength conversion layer J1 are in contact with each other, and the contact surface between the transparent resin layer TL and the first wavelength conversion layer J1 is located inside the main substrate 1 .
  • a material having a smaller refractive index than that of the underlying portion 4 can be used for the transparent resin layer TL.
  • Example 2 as shown in FIGS. 21 and 22, at least a portion of the first pad P1 does not overlap the first hole H1 in plan view. By doing so, it is possible to reduce the influence of pressing on the first pad P1 on the compound semiconductor portion 9 and the base semiconductor portion 8 . At least a portion of the first pad P1 does not overlap the first light emitting section L1. By doing so, it is possible to reduce the influence of the pressure applied to the first pad P1 on the first light-emitting portion L1 of the compound semiconductor portion 9 .
  • the first pad P1 does not come into contact with the base semiconductor section 8, and the insulating film DF is positioned between the first pad P1 and the base semiconductor section 8. As shown in FIG. This prevents the formation of short-circuit paths.
  • the insulating film DF may be transparent.
  • FIG. 23 and 24 are cross-sectional views showing another configuration of the light-emitting device according to Example 2.
  • the first hole H1 penetrates the mask 6 and at least part of the bottom of the first hole H1 is included in the base semiconductor portion 8.
  • the bottom of the first hole H1 may be the lower surface of the base semiconductor portion 8 .
  • a material having a smaller refractive index than that of the mask 6 can be used for the transparent resin layer TL. By doing so, it is possible to suppress the light (stray light) propagated in the mask 6 from entering the first to third wavelength conversion layers J1 to J3. Further, for example, there is no change in the refractive index in the optical path from the first light emitting section L1 to the bottom of the hole H1. Therefore, the light emitted from the first light emitting section L1 is less likely to be reflected or scattered in this optical path and efficiently reaches the hole H1, so that the light extraction efficiency is enhanced.
  • FIG. 25 is a cross-sectional view showing another configuration of the light-emitting device according to Example 2.
  • FIG. 20 and the like the bottom surface of the first partition QF is positioned on the base semiconductor portion 8 and the bottom surface of the second partition QS is positioned on the upper surface of the mask portion 5, but the present invention is not limited to this.
  • the first and second partition wall portions QF and QS with light shielding properties may penetrate the mask 6 and the underlying portion 4 and reach the upper surface of the main substrate 1.
  • FIG. 20 the bottom surface of the first partition QF is positioned on the base semiconductor portion 8 and the bottom surface of the second partition QS is positioned on the upper surface of the mask portion 5, but the present invention is not limited to this.
  • the first and second partition wall portions QF and QS with light shielding properties may penetrate the mask 6 and the underlying portion 4 and reach the upper surface of the main substrate 1.
  • FIG. 20 and the like the bottom surface of the first partition QF is positioned on the base semiconductor portion 8 and the bottom surface of the second partition Q
  • FIG. 26 is a cross-sectional view showing another configuration of the light-emitting device according to Example 2.
  • the first and second partitions QF and QS are light shielding, but the present invention is not limited to this.
  • the first and second partitions QF and QS may be made of a translucent material having a lower refractive index than the base semiconductor section 8 with respect to the emission wavelength of each light emitting section. In this way, light incident on the first and second partition wall portions QF and QS at an angle exceeding the critical angle is totally reflected, so that light propagation (stray light) in the base semiconductor portion 8 can be suppressed. .
  • FIG. 27 is a cross-sectional view showing another configuration of the light-emitting device according to Example 2.
  • the first to third wavelength conversion layers J1 to J3 are provided in FIG. 20 and the like, the present invention is not limited to this.
  • the emission wavelengths of the first to third light emitting portions L1 to L3 are in the blue region, and the third hole H3 is not provided with a wavelength conversion layer, and the blue light from the third light emitting portion L3 is emitted.
  • a configuration in which light is emitted from the third hole H3 is also possible.
  • a transparent resin layer TL may be provided in the third hole H3.
  • FIG. 28 is a cross-sectional view showing another configuration of the light-emitting device according to Example 2.
  • a third electrode E3 (light reflecting electrode) overlapping the second light emitting portion L2 in plan view is provided, and the distance between the first electrode E1 (light reflecting electrode) and the first wavelength conversion layer J1 is set to It can be made larger than the distance between the third electrode E3 and the second wavelength conversion layer J2.
  • the transparent resin layer TL of the first hole H1 may be thicker than the transparent resin layer TL of the second hole H2, or the depth of the first hole H1 ⁇ the depth of the second hole H2.
  • a fifth electrode E5 (light reflecting electrode) overlapping the third light emitting portion L3 in a plan view is provided, and the distance between the third electrode E3 and the second wavelength conversion layer J2 is set to the distance between the fifth electrode E5 and the third wavelength conversion layer. It can be larger than the distance to J3. In this way, an optical resonance effect can be obtained when the emission wavelength of the first wavelength conversion layer J1>the emission wavelength of the second wavelength conversion layer J2>the emission wavelength of the third wavelength conversion layer J3.
  • FIG. 29 is a cross-sectional view showing another configuration of the light-emitting device according to Example 2.
  • an optical layer CL may be provided in the first hole H1, positioned closer to the light exit surface than the first wavelength converter J1.
  • the optical layer CL may have at least one of a light diffusing function and a polarizing function.
  • the optical layer CL has a light diffusion function, the viewing angle characteristics are improved (luminance change due to viewing angle is reduced).
  • the optical layer CL has a polarizing function (for example, a circular polarizing function), it is possible to reduce the influence of external light.
  • FIG. 30 is a cross-sectional view showing another configuration of the light-emitting device according to Example 2.
  • a light reflecting film LF for example, a metal film
  • the hole wall positioned closer to the light exit surface than the first wavelength converter J1. In this way, the light utilization efficiency can be improved.
  • Example 3 31 is a cross-sectional view along the X direction of the light-emitting device according to Example 3.
  • FIG. 32 is a cross-sectional view along the Y direction of the light-emitting device according to Example 3.
  • FIG. 33 is a plan view of a light-emitting device according to Example 3.
  • the first and second light emitting portions L1 and L2 are adjacent to each other in the X direction, and the first electrode E1 is an anode (p electrode) overlapping the first light emitting portion L1 in plan view.
  • the second electrode E2 is a cathode (n-electrode) adjacent to the first electrode E1 in the X direction
  • the third electrode E3 is an anode overlapping the second light-emitting portion L2 in plan view
  • the fourth electrode E4 is the third electrode. 3 It is a cathode adjacent to the electrode E3 in the X direction.
  • the first electrode E1, the second electrode E2, the third electrode E3, and the fourth electrode E4 are arranged in the X direction, that is, in the ⁇ 11-20> direction of the base semiconductor portion 8 containing a GaN-based semiconductor. They are arranged in order, and the anodes are not adjacent to each other in the X direction.
  • the first electrode E1 overlaps the second portion SD (the portion located on the mask portion 5) of the base semiconductor portion 8, and at least part of the first pad P1 connected to the first electrode E1 is It does not overlap with the first hole H1.
  • the opening K1 of the mask 6 is positioned between the first and second light emitting parts L1 and L2, the first partition wall QF is positioned so as to overlap with the opening K1, and the first partition walls QF are positioned adjacent to each other in the Y direction.
  • a third partition wall portion QT extending in the X direction is positioned between the light emitting portions L1.
  • the third partition wall portion QT may have a light shielding property, or may have a lower refractive index than the base semiconductor portion 8 .
  • FIG. 34 and 35 are cross-sectional views showing another configuration of the light-emitting device according to Example 3.
  • FIG. 34 the first electrode E1, the second electrode E2, the fourth electrode E4, and the third electrode E3 are arranged in this order in the X direction, and the cathodes are adjacent to each other in the X direction.
  • FIG. 35 the second electrode E2, the first electrode E1, the third electrode E3, and the fourth electrode E4 are arranged in this order in the X direction, and the anodes are adjacent to each other in the X direction.
  • FIG. 36 is a cross-sectional view showing another configuration of the light-emitting device according to Example 3.
  • FIG. 37 is a plan view showing another configuration of the light emitting device according to Example 3.
  • the second electrode E2 which is a cathode, may be provided so as to overlap the opening K1 of the mask 6 in plan view.
  • the first light emitting portion L1 overlaps the second portion LD in plan view, and the first electrode E1 overlaps the first light emitting portion L1 in plan view.
  • the first and second electrodes E1 and E2 are arranged in the X direction.
  • the first and second electrodes E1 and E2 are light reflective. Further, in plan view, at least a portion of the first pad P1 does not overlap the first hole H1, and at least a portion of the second pad P2 does not overlap the first hole H1.
  • Example 4 38 and 39 are cross-sectional views showing another configuration of the light-emitting device according to Example 4.
  • FIG. 38 the underlying portion 4 is locally provided so as to overlap the opening K1 of the mask 6 in plan view.
  • the patterning shape overlaps with the opening K1, such as a slit extending in the Y direction.
  • a bottom portion of the first hole H1 is included in the base semiconductor portion 8 .
  • the main substrate 1 may be a silicon substrate, and the local underlying portion 4 may include a buffer portion (eg, including at least one of AlN and SiC) and a seed portion (GaN-based semiconductor).
  • the substrate 1 may be a silicon substrate and the local underlayer 4 may contain a seed portion (eg AlN, 6H—SiC). Note that, as shown in FIG. 39, the bottom surface of the base semiconductor portion 8 may be the bottom portion of the first hole H1.
  • Example 5 40 is a flow chart showing a method for manufacturing a light emitting device according to Example 5.
  • FIG. 41 is a cross-sectional view showing the configuration of a light-emitting device according to Example 5.
  • light emitting device 30 includes mask 6, but is not so limited. As shown in FIG. 40, the mask can be removed after the compound semiconductor portion 9 is formed on the semiconductor substrate 10 including the mask. The mask can be removed by wet etching using an etchant such as hydrofluoric acid or buffered hydrofluoric acid.
  • etchant such as hydrofluoric acid or buffered hydrofluoric acid.
  • a base substrate UK including a main substrate 1, a semiconductor substrate 10 having a base semiconductor portion 8 positioned above the base substrate UK, a semiconductor substrate 10 positioned above the semiconductor substrate 10, and a first substrate UK. and a compound semiconductor portion 9 having a light emitting portion L1.
  • Semiconductor substrate 10 does not include a mask.
  • the mask is removed before the electrodes are formed.
  • the electrodes may be protected with a resist or the like and the mask may be removed by a method such as wet etching.
  • the base semiconductor portion 8 includes a connection region 8C in contact with the base substrate UK and a non-connection region (non-contact region) 8D separated from the base substrate UK.
  • the semiconductor substrate 10 includes a first hole H1 that penetrates the main substrate 1 in the thickness direction (Z direction) and overlaps the first light emitting portion L1 in plan view below the first light emitting portion L1.
  • the first light emitting portion L1 overlaps the non-connection region 8D in plan view above the non-connection region 8D.
  • the base semiconductor portion 8 includes a first portion HD and a second portion SD in which the density of dislocations extending in the thickness direction (Z direction) is lower than that of the first portion HD.
  • the first light emitting portion L1 overlaps the second portion SD in plan view above the second portion SD.
  • FIG. 42 is a flow chart showing another method for manufacturing a light-emitting device according to Example 5.
  • 43 is a cross-sectional view showing another configuration of the light-emitting device according to Example 5.
  • the compound semiconductor portion 9 is formed on the semiconductor substrate 10 including the mask, the first electrode E1 and the first pad P1 are formed, and the first hole H1 penetrating the main substrate 1 is formed. 10 is removed by etching or the like. After that, a first wavelength conversion layer J1 is formed in the first hole H1.
  • a part of the transparent resin layer TL is arranged in the hollow portion TS generated by removing the mask, and the lower surface of the base semiconductor portion 8 is in contact with the transparent resin layer TL and the hollow portion TS.
  • the base portion 4 of the UK is in contact with the hollow portion TS.
  • the remainder of the transparent resin layer TL and the first wavelength conversion layer J1 are provided in the first hole H1.
  • the first light-emitting portion L1 overlaps the non-connection region 8D above the non-connection region 8D in plan view, and the first light-emitting portion L1 overlaps the second portion SD above the second portion SD in plan view.
  • FIG. 44 is a cross-sectional view showing another configuration of the light-emitting device according to Example 5.
  • the base portion 4 is locally arranged in a slit shape, and for example, the bottom portion of the first hole H1 is positioned on the lower surface of the base semiconductor portion 8.
  • the bottom of the base semiconductor portion 8 is exposed by removing the mask 6 by etching or the like after forming the first hole H1 reaching the lower surface of the base semiconductor portion 8 in the semiconductor substrate 10 .
  • the first light-emitting portion L1 overlaps the non-connection region 8D above the non-connection region 8D in plan view, and the first light-emitting portion L1 overlaps the second portion SD above the second portion SD in plan view.
  • the process for removing the base portion 4 is not necessary, so the process is shortened.
  • the distance (in the Z direction) from the first light emitting portion L1 to the bottom of the first hole H1 is shortened, the light extraction efficiency from the first hole H1 is improved.
  • the base semiconductor portion 8 can be a GaN layer, but is not limited to this.
  • the base semiconductor portion 8 in Examples 1 to 5 can also be an InGaN layer, which is a GaN-based semiconductor layer.
  • Lateral deposition of the InGaN layer is performed at low temperatures, eg, below 1000.degree. This is because, at high temperatures, the vapor pressure of indium increases and it is not effectively incorporated into the film. Lowering the film formation temperature has the effect of reducing the mutual reaction between the mask portion 5 and the InGaN layer.
  • the InGaN layer has the effect of being less reactive with the mask portion 5 than the GaN layer.
  • TAG triethylgallium
  • Example 7 is a schematic plan view showing a display device of Example 7.
  • a plurality of light-emitting devices 30 of Examples 1 to 6 can be mounted side by side on the drive substrate TK to form a display device 50.
  • FIG. A plurality of light emitting devices 30 may be arranged in a matrix.
  • the drive board TK may include first and second driver circuits D1 and D2 and a control circuit DC for controlling them (see FIG. 18). By doing so, a large display device can be manufactured with a high yield.
  • FIG. 46 is a schematic diagram illustrating the configuration of an electronic device according to the eighth embodiment.
  • An electronic device 90 in FIG. 46 includes a display device 50 including the light emitting device 30 of Examples 1 to 6, and a control section 80 including a processor.
  • Examples of the electronic device 90 include a communication device, an information processing device, a medical device, an electric vehicle (EV), a monitor, and a television.
  • EV electric vehicle

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

主基板、主基板よりも上方に位置し、マスク部および開口部を含むマスク、並びにマスクよりも上方に位置するベース半導体部を備える半導体基板と、半導体基板よりも上方に位置し、第１発光部を有する化合物半導体部とを備え、半導体基板は、主基板を厚み方向に貫通し、第１発光部の下方において第１発光部と重なる第１ホールを含む。

Description

発光デバイス、表示デバイス、電子機器、並びに発光デバイスの製造方法および製造装置
　本開示は、発光デバイス等に関する。
　例えば特許文献１には、基板上に複数のＬＥＤ（発光ダイオード）を形成する手法が開示されている。
米国特許：ＵＳ　１０，３８１，５０７　Ｂ２
　本開示にかかる発光デバイスは、主基板、前記主基板よりも上方に位置し、マスク部および開口部を含むマスク、並びに前記マスクよりも上方に位置するベース半導体部を備える半導体基板と、前記半導体基板よりも上方に位置し、第１発光部を有する化合物半導体部とを備え、前記半導体基板は、前記主基板を厚み方向に貫通し、前記第１発光部の下方において前記第１発光部と重なる第１ホールを含む。
本実施形態に係る発光デバイスの構成を示す断面図である。 本実施形態にかかる発光デバイスの製造方法の一例を示すフローチャートである。 本実施形態にかかる発光デバイスの製造装置の一例を示すブロック図である。 本実施形態に係る表示デバイスの構成を示す断面図である。 実施例１に係る発光デバイスの、Ｘ方向に沿った断面図である。 実施例１に係る発光デバイスの、Ｙ方向に沿った断面図である。 実施例１に係る発光デバイスの平面図である。 実施例１に係る発光デバイスの別構成を示す平面図である。 実施例１に係る発光デバイスの別構成を示す平面図である。 実施例１にかかる発光デバイスの製造方法の一例を示すフローチャートである。 実施例１にかかる発光デバイスの製造方法の一例を示す断面図である。 実施例１にかかる発光デバイスの製造方法の別例を示すフローチャートである。 図１２の発光デバイスの製造方法を示す断面図である。 ベース半導体部の横方向成長の一例を示す断面図である。 ベース半導体部および化合物半導体部の構成を示す模式的断面図である。 実施例１に係る表示デバイスの構成を示す断面図である。 実施例１に係る表示デバイスの構成を示す断面図である。 実施例１に係る表示デバイスの構成を示すブロック図である。 駆動基板の一例を示す断面図である。 実施例２に係る発光デバイスの、Ｘ方向に沿った断面図である。 実施例２に係る発光デバイスの、Ｙ方向に沿った断面図である。 実施例２に係る発光デバイスの平面図である。 実施例２に係る発光デバイスの別構成を示す断面図である。 実施例２に係る発光デバイスの別構成を示す断面図である。 実施例２に係る発光デバイスの別構成を示す断面図である。 実施例２に係る発光デバイスの別構成を示す断面図である。 実施例２に係る発光デバイスの別構成を示す断面図である。 実施例２に係る発光デバイスの別構成を示す断面図である。 実施例２に係る発光デバイスの別構成を示す断面図である。 実施例２に係る発光デバイスの別構成を示す断面図である。 実施例３に係る発光デバイスの、Ｘ方向に沿った断面図である。 実施例３に係る発光デバイスの、Ｙ方向に沿った断面図である。 実施例３に係る発光デバイスの平面図である。 実施例３に係る発光デバイスの別構成を示す断面図である。 実施例３に係る発光デバイスの別構成を示す断面図である。 実施例３に係る発光デバイスの別構成を示す断面図である。 実施例３に係る発光デバイスの別構成を示す平面図である。 実施例４に係る発光デバイスの別構成を示す断面図である。 実施例４に係る発光デバイスの別構成を示す断面図である。 実施例５に係る発光デバイスの製造方法を示すフローチャートである。 実施例５に係る発光デバイスの構成を示す断面図である。 実施例５に係る発光デバイスの別の製造方法を示すフローチャートである。 実施例５に係る発光デバイスの別構成を示す断面図である。 実施例５に係る発光デバイスの別構成を示す断面図である。 実施例７の表示デバイスを示す模式的平面図である。 実施例８に係る電子機器の構成を示す模式図である。
　〔発光デバイス〕
　図１は、本実施形態に係る発光デバイスの構成を示す断面図である。図１に示すように、本実施形態に係る発光デバイス３０は、主基板１、主基板１よりも上方に位置し、マスク部５および開口部Ｋ１を含むマスク６、並びにマスク６よりも上方に位置するベース半導体部８を備える半導体基板１０と、半導体基板１０よりも上方に位置し、第１発光部Ｌ１を有する化合物半導体部９とを備える。半導体基板１０は、主基板１（例えば、バルク結晶の自立基板）および半導体部（例えば、半導体層）を含んでいればよく、主基板１が半導体もあってもよいし、非半導体であってもよい。発光デバイス３０では、主基板１（例えば、バルク結晶の自立基板）からベース半導体部８への向きを上方向とする（よって、鉛直方向上向き、あるいは図面での上向きとは異なる場合がある）。マスク６は、マスク部５および開口部Ｋ１を含むマスクパターンであってよい。開口部Ｋ１は、マスク部５が存在しない領域であり、開口部Ｋ１がマスク部５で囲まれていなくてもよい。
　半導体基板１０は、主基板１を厚み方向に貫通し、第１発光部Ｌ１の下方において第１発光部Ｌ１と重なる第１ホールＨ１を含む。換言すれば、第１ホールＨ１は、平面視（主基板１の法線方向の視認）で第１発光部Ｌ１と重なる。平面視で２つの構成要素が重なるとは、主基板１の法線方向の視認（透視的視認を含む）において一方の構成要素の少なくとも一部が他方の構成要素に重なることを意味する。２つの構成要素が（例えば上下方向に）離れて重なっていてもよい。化合物半導体部９の上方には第１電極Ｅ１を設けることができる。第１ホールＨ１は、主基板１の裏面１Ｕ（下面）に、光の出射面となる開口ＫＲを有する。
　発光デバイス３０では、主基板１およびベース半導体部８の格子定数が異なる場合でも、マスク部５上においてはベース半導体部８および化合物半導体部９の貫通転位（欠陥）が低減するため、化合物半導体部９に含まれる第１発光部Ｌ１の発光効率（例えば、第１電極Ｅ１からの電荷注入量に対する光量の比）が高められる。貫通転位は、ベース半導体部８から化合物半導体部９に延びる転位（欠陥）であり、電荷移動を阻害し、発熱の原因となる。
　発光デバイス３０は、主基板１を含むため、剛性を有する。また、第１波長変換層Ｊ１を第１ホールＨ１内に設けることで、第１発光部Ｌ１で生じる光よりも長波長（例えば、可視光域）の光を開口ＫＲから出射させることができる。
　ベース半導体部８および化合物半導体部９は、例えば窒化物半導体を含む。窒化物半導体は、例えば、ＡｌｘＧａyＩｎｚＮ（０≦ｘ≦１；０≦ｙ≦１；０≦ｚ≦１；ｘ＋ｙ＋ｚ＝１）と表すことができ、具体例として、ＧａＮ系半導体、ＡｌＮ（窒化アルミニウム）、ＩｎＡｌＮ（窒化インジウムアルミニウム）、ＩｎＮ（窒化インジウム）を挙げることができる。ＧａＮ系半導体とは、ガリウム原子（Ｇａ）および窒素原子（Ｎ）を含む半導体であり、典型的な例として、ＧａＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ、ＩｎＧａＮを挙げることができる。ベース半導体部８は、ドープ型（例えば、ドナーを含むｎ型）でもノンドープ型でもよい。
　窒化物半導体を含むベース半導体部８は、ＥＬＯ（Epitaxial Lateral Overgrowth）法によって形成することができるが、低欠陥を実現できる手法であれば別の手法でもよい。ＥＬＯ法では、例えば、主基板１としてベース半導体部８と格子定数の異なる異種基板を用い、下地部４に窒化物半導体を用い、マスク部５に無機化合物膜を用い、開口部Ｋ１に下地部４を露出させることで、マスク部５上にベース半導体部８を横方向（Ｙ方向）に成長させることができる。
　以下では、主基板１および下地部４を含めて下地基板と称し、主基板１、下地部４およびマスク６を含めてテンプレート基板７と称することがある。また、ＥＬＯ法で形成されたベース半導体部をＥＬＯ半導体層と称することがある。
　ＥＬＯ法を用いてベース半導体部８を形成する場合、主基板１および主基板１上のマスク６を含むテンプレート基板７を用いてよい。テンプレート基板７が、マスク部５に対応する成長抑制領域（例えば、Ｚ方向の結晶成長を抑制する領域）と、開口部Ｋ１に対応するシード領域とを有してよい。例えば、主基板１上に成長抑制領域およびシード領域を形成し、成長抑制領域およびシード領域上に、ＥＬＯ法を用いてベース半導体部８を形成することもできる。
　〔発光デバイスの製造〕
　図２は、本実施形態にかかる発光デバイスの製造方法の一例を示すフローチャートである。図２の発光デバイスの製造方法では、テンプレート基板（ＥＬＯ成長用基板）７を準備する工程の後に、ＥＬＯ法を用いてベース半導体部８を形成する工程を行い、半導体基板１０を得る。次いで、化合物半導体部９を形成する工程を行い、その後、主基板１に対してその裏面１Ｕからエッチングを行い、第１ホールＨ１を形成する工程を行う。
　図３は、本実施形態にかかる発光デバイスの製造装置の一例を示すブロック図である。図３の発光デバイスの製造装置７０は、テンプレート基板７上にベース半導体部８および化合物半導体部９を形成する半導体形成部７２と、主基板１に対してその裏面１Ｕからエッチングを行う基板加工部７３と、半導体形成部７２および基板加工部７３を制御する制御部７４とを備える。
　半導体形成部７２はＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置を含んでいてもよく、制御部７４がプロセッサおよびメモリを含んでいてもよい。制御部７４は、例えば、内蔵メモリ、通信可能な通信装置、またはアクセス可能なネットワーク上に格納されたプログラムを実行することで半導体形成部７２および基板加工部７３を制御する構成でもよい。上記プログラムおよび上記プログラムが格納された記録媒体等も本実施形態に含まれる。
　〔表示デバイス〕
　図４は、本実施形態に係る表示デバイスの構成を示す断面図である。図４に示すように、表示デバイス５０は、発光デバイス３０と、発光デバイス３０における主基板１の反対側に配され、第１電極Ｅ１と電気的に接続する駆動基板ＴＫとを備える。駆動基板ＴＫに含まれる画素回路によって第１発光部Ｌ１の発光強度が制御される（後述）。駆動基板ＴＫは、ガラス基板上あるいは樹脂基板上に複数のトランジスタを含む画素回路が形成されている構成でもよいし、シリコン基板上に複数のトランジスタを含む画素回路が形成されている構成でもよい。また、画素回路がＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路を含んでいてもよい。
　〔実施例１〕
　（全体構成）
　図５は、実施例１に係る発光デバイスの、Ｘ方向に沿った断面図である。図６は、実施例１に係る発光デバイスの、Ｙ方向に沿った断面図である。図７は、実施例１に係る発光デバイスの平面図である。図５、図６および図７に示すように、実施例１に係る発光デバイス３０は、半導体基板１０と、半導体基板１０上に位置する化合物半導体部９と、第１および第２電極Ｅ１・Ｅ２とを備える。半導体基板１０は、主基板１と、主基板１上に位置する下地部４と、下地部４上に位置し、マスク部５および開口部Ｋ１・Ｋ２を含むマスク６と、マスク６上に位置するベース半導体部８とを有する。化合物半導体部９は第１発光部Ｌ１を有する。第１電極Ｅ１は化合物半導体部９の上方に位置し、第２電極Ｅ２はベース半導体部８の上方に位置する。ベース半導体部８および化合物半導体部９は、窒化物半導体（例えば、ＧａＮ系半導体）を含む。Ｘ方向はベース半導体部８の＜１１－２０＞方向（ａ軸方向）、Ｙ方向はベース半導体部８の＜１－１００＞方向（ｍ軸方向）、Ｚ方向はベース半導体部８の＜０００１＞方向（ｃ軸方向）である。換言すれば、Ｘ方向は窒化物半導体（例えば、ＧａＮ系半導体）の結晶構造における＜１１－２０＞方向、Ｙ方向は窒化物半導体（例えば、ＧａＮ系半導体）の結晶構造における＜１－１００＞方向、Ｚ方向は窒化物半導体（例えば、ＧａＮ系半導体）の結晶構造における＜０００１＞方向である。マスク６よりも下方の構成（例えば、主基板１および下地部４）を下地基板ＵＫと称する場合がある。また、下地基板およびマスク６をまとめてテンプレート基板７と称することもある。下地部４は下地層であってもよい。マスク６はマスク層であってもよい。ベース半導体部８はベース半導体層であってもよい。化合物半導体部９は、化合物半導体層あるいはデバイス層であってもよい。
　主基板１は、ベース半導体部８と格子定数の異なる異種基板である。主基板１は遮光基板、例えば、シリコン基板であってもよい。主基板１は、下面および上面間を貫通し、平面視で第１発光部Ｌ１に重なる第１ホールＨ１を含む。第１ホールＨ１は、ベース半導体部８側に向けて先細りとなるテーパ形状であってよい。
　第１ホールＨ１内には、受光波長よりも長波長の光を発する第１波長変換層Ｊ１が設けられる。第１波長変換層Ｊ１は、第１発光部Ｌ１から受けた光（例えば、紫外光）を、例えばフォトルミネセンス作用によって可視光に変換する。変換された可視光は第１ホールＨ１を通って外部に出射する。第１波長変換層Ｊ１が、蛍光体および燐光体の少なくとも一方を含んでいてもよい。第１ホールＨ１は、主基板１の裏面（下面）１Ｕに、可視光の発光面となる開口ＫＲを有する。開口ＫＲの形状は、矩形（図７参照）、菱形、円形、楕円形等であるが、これに限定されない。実施例１では、第１ホールＨ１の底部の少なくとも一部が下地部４に含まれる。図５に示すように、第１ホールＨ１の底部全体が下地部４内に位置してもよい。
　ベース半導体部８は、開口部Ｋ１上に位置する第１部分ＨＤと、マスク部５上に位置し、第１部分ＨＤよりも貫通転位密度が小さい第２部分ＳＤ（低欠陥部）とを含み、第２部分ＳＤは平面視で第１発光部Ｌ１と重なる。第２部分ＳＤの貫通転位密度は、例えば、５×１０６／ｃｍ２以下である。これにより、第１発光部Ｌ１の発光効率を高めることができる。貫通転位とは、ベース半導体部８の厚み方向に伸び、その表層へ到達するものである。
　実施例１では、第１および第２電極Ｅ１・Ｅ２はＹ方向に並ぶ。第１電極Ｅ１は、例えばアノード（ｐ電極）、第２電極Ｅ２は、例えばカソード（ｎ電極）である。第１電極Ｅ１は、平面視において第１発光部Ｌ１に重なる。これにより、第１電極Ｅ１および第１発光部Ｌ１間の電流経路が短縮化される。第１および第２電極Ｅ１・Ｅ２は光反射性を有する。これにより、第１発光部Ｌ１から第１電極Ｅ１に向かう光が主基板１側に反射されるため、光の利用効率が高められる。
　発光デバイス３０は、第１電極Ｅ１に接続する第１パッドＰ１と、第２電極Ｅ２に接続する第２パッドＰ２とを含む。平面視において、第２パッドＰ２の少なくとも一部は、第１ホールＨ１と重ならない。このため、駆動基板ＴＫと発光デバイス３０を接合する際に、第２パッドＰ２への押圧が化合物半導体部９およびベース半導体部８に与える影響（例えば、ベース半導体部８内部におけるクラック等の欠陥の発生）が低減する。また、第１および第２パッドＰ１・Ｐ２の上面の位置が一致しているため、駆動基板ＴＫ（図４参照）への実装が容易になる。第１および第２電極Ｅ１・Ｅ２はベース半導体部８と接触せず、第１および第２電極Ｅ１・Ｅ２とベース半導体部８との間に絶縁膜ＤＦが位置する構成とすることができる。絶縁膜ＤＦは透明であってもよい。
　図６では、第２電極Ｅ２がベース半導体部８に接する。第２電極Ｅ２がカソードであれば、ベース半導体部８をｎ型の半導体で構成することができる。第２電極Ｅ２が凹部ＥＨを有し、凹部ＥＨに絶縁層ＤＬが設けられていてもよい。凹部ＥＨに絶縁層ＤＬが設けられていることによって第２パッドＰ２の上面を平坦化することができる。第１電極Ｅ１および第２電極Ｅ２を組として、Ｙ方向に隣り合う２つの組の間隙に、遮光層ＱＹを設けてもよい。遮光層ＱＹの一部がベース半導体部８内に位置してよい。遮光層ＱＹは、光吸収性であってもよいし、ベース半導体部８よりも低屈折率であってもよい。
　化合物半導体部９は、第２発光部Ｌ２および第３発光部Ｌ３を有し、主基板１は、厚み方向（Ｚ方向）の貫通孔であり、平面視で第２発光部Ｌ２と重なる第２ホールＨ２と、厚み方向の貫通孔であり、平面視で第３発光部Ｌ３と重なる第３ホールＨ３とを含む。
　第１～第３発光部Ｌ１～Ｌ３はＸ方向に並び、第１～第３ホールＨ１～Ｈ３もＸ方向に並ぶ。第１～第３発光部Ｌ１～Ｌ３それぞれの発光ピーク波長は、４３０～６４０〔ｎｍ〕の波長域（可視光域）にあってよい。発光デバイス３０は、第３電極Ｅ３および第４電極Ｅ４を備え、平面視で第３電極Ｅ３が第２発光部Ｌ２に重なり、第１および第３電極Ｅ１・Ｅ３がＸ方向に並ぶ。第３および第４電極Ｅ３・Ｅ４がＹ方向に並び、第２および第４電極Ｅ２・Ｅ４がＸ方向に並ぶ。
　発光デバイス３０は、平面視において第１および第２発光部Ｌ１・Ｌ２の間隙に位置する第１隔壁部ＱＦを含む。第１隔壁部ＱＦは、遮光性（例えば、第１および第２発光部Ｌ１・Ｌ２の発光波長の光を吸収する特性）を有し、平面視でマスク６の開口部Ｋ１と重なる。第１隔壁部（遮光層）ＱＦがベース半導体部８よりも低屈折率であってもよい。
　発光デバイス３０は、平面視において第２および第３発光部Ｌ２・Ｌ３の間隙に位置する第２隔壁部ＱＳを含む。第２隔壁部ＱＳは、遮光性（例えば、第２および第３発光部Ｌ２・Ｌ３の発光波長の光を吸収する特性）を有し、平面視でマスク部５の中央と重なる。第１および第２隔壁部ＱＦ・ＱＳは、Ｙ方向を長手方向とする形状である。第２隔壁部（遮光層）ＱＳがベース半導体部８よりも低屈折率であってもよい。
　ベース半導体部８は、互いに分離された第１領域８Ｆおよび第２領域８Ｓを含む。第１領域８Ｆは平面視で開口部Ｋ１と重なり、第２領域８Ｓは平面視で開口部Ｋ２と重なる。第１および第２領域８Ｆ・８Ｓそれぞれが長手形状であり、第１および第２領域８Ｆ・８Ｓ間に第２隔壁部ＱＳが配される。
　第１および第２隔壁部ＱＦ・ＱＳは、例えば、発光部Ｌ１で生じた光が、ホールＨ１以外のホール（例えば、ホールＨ２）に入射したり、別の発光部（例えば、発光部Ｌ２）の活性層に入射したりするクロストーク現象を低減する機能を有する。この点から、第１および第２隔壁部ＱＦ・ＱＳは透光性が低い膜であればよく（吸光性を有する膜のみならず光反射性を有する膜でもよく）、具体的には、Ａｌ，Ａｇ，Ｃｕ，Ｃｒ，Ａｕ等の金属膜でもよいし、半導体膜、誘電体膜、樹脂膜（例えば、吸光性のブラックフォトレジスト）等でもよい。
　図８は、実施例１に係る発光デバイスの別構成を示す平面図である。図７ではＹ方向に関して複数の第１発光部Ｌ１が直線状に並んでいるが、これに限定されない。図８に示すように、Ｙ方向に関して複数の第１発光部Ｌ１が千鳥状に配置された構成でもよい。複数の第１発光部Ｌ１が同色発光してもよい。図８では、Ｙ方向に関して開口部Ｋ１・Ｋ３が千鳥状に配置される。図９は、実施例１に係る発光デバイスの別構成を示す平面図である。図７では第１～第３発光部Ｌ１～Ｌ３がＸ方向（ベース半導体部８の＜１１－２０＞方向）に並ぶが、これに限定されない。図９に示すように、第１～第３発光部Ｌ１～Ｌ３が、Ｙ方向（ベース半導体部８の＜１－１００＞方向）に並ぶ構成でもよい。Ｙ方向に並ぶ第１発光部Ｌ１および第２発光部Ｌ２の間隙、並びに第２発光部Ｌ２および第３発光部Ｌ３の間隙に、第３隔壁部（遮光層）ＱＴを設けてもよい。第３隔壁部ＱＴは、光吸収性であってもよいし、ベース半導体部８よりも低屈折率であってもよい。
　（製造方法）
　図１０は、実施例１にかかる発光デバイスの製造方法の一例を示すフローチャートである。図１１は、実施例１にかかる発光デバイスの製造方法の一例を示す断面図である。図１０および図１１に示す発光デバイスの製造方法では、テンプレート基板７を準備する工程の後に、ＥＬＯ法を用いてベース半導体部８を形成する工程を行い、半導体基板１０を得る。次いで、化合物半導体部９を形成する工程を行い、その後、第１および第２電極Ｅ１・Ｅ２を形成する工程を行い、その後、第１および第２パッドＰ１・Ｐ２を形成する工程を行う。その後、半導体基板１０に対して、主基板１の裏面１Ｕからエッチングを行い、半導体基板１０に、主基板１を貫通する第１ホールＨ１を形成する工程を行う。その後、第１ホールＨ１に第１波長変換層Ｊ１を形成する工程を行う。なお、主基板１に第１ホールＨ１などの貫通孔を形成する場合、例えば、ウェットエッチングまたはドライエッチングなどの手法によって形成することができる。より具体的には、例えば、Ｂｏｓｃｈ法によって貫通孔を形成してもよい。また、第２ホールＨ２および第３ホールＨ３などの貫通孔も、上記の手法にて形成することができる。
　図１２は、実施例１にかかる発光デバイスの製造方法の別例を示すフローチャートである。図１３は、図１２の発光デバイスの製造方法を示す断面図である。図１２および図１３に示すように、第１および第２パッドＰ１・Ｐ２を形成する工程の後、駆動基板ＴＫを接合する工程を行ってから主基板１のエッチングを行ってもよい。例えば主基板１にシリコン基板（一般的な厚みは３００μｍ～２．０ｍｍ程度）を用いた場合、厚いシリコン基板に貫通孔を形成することは容易でないため、シリコン基板の反対側に駆動基板ＴＫを接合した後に、シリコン基板（主基板１）をウェットエッチング、ドライエッチング、研磨、ＣＭＰ（Chemical Mechanical Polishing）などの方法で薄板化し（例えば、厚み３００μｍ以下）、その後に開口ＫＲを有する貫通孔を形成してもよい。
　（主基板）
　主基板１には、ＧａＮ系半導体と異なる格子定数を有する異種基板を用いることができる。異種基板としては、単結晶のシリコン（Ｓｉ）基板、サファイア（Ａｌ２Ｏ３）基板、シリコンカーバイド（ＳｉＣ）基板等を挙げることができる。主基板１の面方位は、例えば、シリコン基板の（１１１）面、サファイア基板の（０００１）面、ＳｉＣ基板の６Ｈ－ＳｉＣ（０００１）面である。これらは例示であって、ＥＬＯベース半導体部８をＥＬＯ法で成長させることができる主基板および面方位であればよい。
　（下地部）
　下地部４として、主基板１側から順に、バッファ部２およびシード部３を設けることができる。バッファ部２はバッファ層であってよい。シード部３がシード層であってもよい。バッファ部２は、例えば、主基板１とシード部３とがダイレクトに接触して互いに溶融することを低減する機能を有する。例えば、主基板１にシリコン基板を用い、シード部３にＧａＮ系半導体を用いた場合、両者（主基板とシード部）が溶融し合うため、例えば、ＡｌＮ層およびＳｉＣ（炭化シリコン）層の少なくとも一方を含むバッファ部２を設けることで、溶融が低減される。バッファ部２の一例であるＡｌＮ層は、例えばＭＯＣＶＤ装置を用いて、厚さ１０ｎｍ程度～５μｍ程度に形成することができる。バッファ部２が、シード部３の結晶性を高める効果、ベース半導体部８の内部応力を緩和する（発光デバイス３０の反りを緩和する）効果の少なくとも一方を有していてもよい。シード部３と溶融し合わない主基板１を用いた場合には、バッファ部２を設けない構成（すなわち、下地部４をシード部で構成する）ことも可能である。また、図５のように、下地部４が平面視でマスク部５の全体と重なる構成に限定されない。下地部４はマスク６の開口部Ｋ１・Ｋ２から露出すればよいため、下地部４を、平面視で開口部Ｋ１・Ｋ２と重なるように局所的に（例えば、Ｙ方向に伸びるスリット状に）形成してもよい（後述）。
　バッファ部２（例えば、窒化アルミニウムや、シリコンカーバイド）およびシード部３（例えば、ＧａＮ系半導体）の少なくとも一方をスパッタ装置（ＰＳＤ：pulse sputter deposition，ＰＬＤ: pulase laser depoditionなど）を用いて成膜することもできる。スパッタ装置を用いると、低温成膜および大面積成膜が可能、コストダウン等のメリットがある。
　（マスク）
　マスク６の開口部Ｋ１・Ｋ２は、シード部３を露出させ、ベース半導体部８の成長を開始させる成長開始用ホールの機能を有し、マスク６のマスク部５は、ベース半導体部８を横方向成長させる選択成長用マスクの機能を有する。開口部Ｋ１・Ｋ２はマスク部５がない部分であって、開口部Ｋ１・Ｋ２がマスク部５で囲まれていなくてもよい。
　マスク６として、例えば、シリコン酸化膜（ＳｉＯｘ）、窒化チタン膜（ＴｉＮ等）、シリコン窒化膜（ＳｉＮｘ）、シリコン酸窒化膜（ＳｉＯＮ）、および高融点（例えば１０００℃以上）をもつ金属膜のいずれか１つを含む単層膜、またはこれらの少なくとも２つを含む積層膜を用いることができる。
　例えば、下地部４上に、スパッタ法を用いて厚さ１００ｎｍ程度～４μｍ程度（好ましくは１５０ｎｍ程度～２μｍ程度）のシリコン酸化膜を全面形成し、シリコン酸化膜の全面にレジストを塗布する。その後、フォトリソグラフィ法を用いてレジストをパターニングし、ストライプ状の複数の開口部を持ったレジストを形成する。その後、フッ酸（ＨＦ）、バッファードフッ酸（ＢＨＦ）等のウェットエッチャントによってシリコン酸化膜の一部を除去して複数の開口部（Ｋ１・Ｋ２含む）とし、レジストを有機洗浄で除去することでマスク６が形成される。別例として、シリコン窒化膜をスパッタ装置、もしくはＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）装置を用いて成膜してもよい。シリコン窒化膜は、シリコン酸化膜より薄くてもベース半導体部８の１０００℃程度の成膜温度に耐えることができる。シリコン窒化膜の膜厚は、２０ｎｍ～４μｍ程度とすることができる。
　開口部Ｋ１・Ｋ２は長手形状（スリット状）であり、ＥＬＯベース半導体部８のａ軸方向（Ｘ方向）に周期的に配列される。開口部Ｋ１・Ｋ２の幅は、０．１μｍ～２０μｍ程度とする。各開口部の幅が小さいほど、各開口部からＥＬＯベース半導体部８に伝搬する貫通転位の数は減少する。また、第２部分ＬＤを大きくすることができる。
　シリコン酸化膜は、ＥＬＯベース半導体部８の成膜中に微量ながら分解、蒸発し、ＥＬＯベース半導体部８に取り込まれてしまうことがあるが、シリコン窒化膜、シリコン酸窒化膜は、高温で分解、蒸発し難いというメリットがある。
　そこで、マスク６を、シリコン窒化膜あるいはシリコン酸窒化膜の単層膜としてもよいし、下地部４上にシリコン酸化膜およびシリコン窒化膜をこの順に形成した積層膜としてもよいし、下地部４上にシリコン窒化膜およびシリコン酸化膜をこの順に形成した積層体膜としてもよいし、下地部上にシリコン窒化膜、シリコン酸化膜およびシリコン窒化膜をこの順に形成した積層膜としてもよい。
　マスク部５のピンホール等の異常個所は、成膜後に有機洗浄などを行い、再度成膜装置に導入して同種膜を形成することで、異常個所を消滅させることができる。一般的なシリコン酸化膜（単層）を用い、このような再成膜方法を用いて良質なマスク６を形成することもできる。
　（テンプレート基板の具体例）
　主基板１には、（１１１）面を有するシリコン基板を用い、下地部４のバッファ部２は、ＡｌＮ層（３０ｎｍ～３００ｎｍ程度、例えば１５０ｎｍ）とした。下地部４のシード部３は、第１層であるＡｌ０．６Ｇａ０．４Ｎ層（例えば、３００ｎｍ）と、第２層であるＧａＮ層（例えば、１～２μｍ）とがこの順に形成されたグレーデット層とした。
　マスク６には、酸化シリコン膜（ＳｉＯ２）と窒化シリコン膜（ＳｉＮ）とをこの順に形成した積層体を用いた。酸化シリコン膜の厚みは例えば０．３μｍ、窒化シリコン膜の厚みは例えば７０ｎｍである。酸化シリコン膜および窒化シリコン膜それぞれの成膜には、プラズマ化学気相成長（ＣＶＤ）法を用いた。
　（ベース半導体部）
　実施例１では、ベース半導体部８をＧａＮ層とし、ＭＯＣＶＤ装置を用いて前述のテンプレート基板７上に窒化ガリウム（ＧａＮ）のＥＬＯ成膜を行った。ＥＬＯ成膜条件の一例として、基板温度：１１２０℃、成長圧力：５０ｋＰａ、ＴＭＧ（トリメチルガリウム）：２２ｓｃｃｍ、ＮＨ３：１５ｓｌｍ、Ｖ／ＩＩＩ＝６０００（ＩＩＩ族原料の供給量に対する、Ｖ族原料の供給量の比）を採用することができる。
　この場合、開口部Ｋ１・Ｋ２に露出したシード部３（第２層であるＧａＮ層）上に第１および第２領域８Ｆ・８Ｓ（ベース半導体部８）が選択成長（縦方向成長）し、引き続いてマスク部５上に横方向成長する。そして、マスク部５上においてその両側から横方向成長する第１および第２領域８Ｆ・８Ｓ（ベース半導体部８）が会合する前にこれらの横成長を停止させた。
　マスク部５の幅（Ｘ方向のサイズ）は５０μｍ、開口部Ｋ１・Ｋ２の幅（Ｘ方向のサイズ）は５μｍ、ＥＬＯベース半導体部８の横幅（Ｘ方向のサイズ）は５３μｍ、第２部分ＬＤの幅（Ｘ方向のサイズ）は２４μｍ、ＥＬＯベース半導体部８の層厚は５μｍであった。ＥＬＯベース半導体部８のアスペクト比は、５３μｍ／５μｍ＝１０．６となり、非常に高いアスペクト比が実現された。マスク部５の幅は、化合物半導体部９等の仕様に応じて設定することができる（例えば、１０μｍ～２００μｍ程度）。
　実施例１におけるＥＬＯベース半導体部８の形成では、横方向成膜レートを高めている。横方向成膜レートを高める手法は、以下のとおりである。まず、開口部Ｋ１・Ｋ２から露出したシード部３上に、Ｚ方向（ｃ軸方向）に成長する縦成長層を形成し、その後、Ｘ方向（ａ軸方向）に成長する横成長層を形成する。この際、縦成長層の厚みを、１０μｍ以下、好ましくは５μｍ以下、さらに好ましくは３μｍ以下とすることで、横成長層の厚みを低く抑え、横方向成膜レートを高めることができる。
　図１４は、ベース半導体部（ＥＬＯ半導体層）の横方向成長の一例を示す断面図である。図１４に示すように、シード部３上に、イニシャル成長層ＳＬを形成し、その後、イニシャル成長層ＳＬからベース半導体部８Ａ・８Ｂを横方向成長させることが望ましい。イニシャル成長層ＳＬは、ベース半導体部８Ａ・８Ｂの横方向成長の起点となる。ＥＬＯ成膜条件を適宜制御することによって、ベース半導体部８Ａ・８ＢをＺ方向（ｃ軸方向）に成長させたり、Ｘ方向（ａ軸方向）に成長させたりする制御が可能である。
　ここでは、イニシャル成長層ＳＬのエッジが、マスク部５の上面に乗りあがる直前（マスク部５の側面上端に接している段階）、またはマスク部５の上面に乗り上がった直後のタイミングでイニシャル成長層ＳＬの成膜を止める（すなわち、このタイミングで、ＥＬＯ成膜条件を、ｃ軸方向成膜条件からａ軸方向成膜条件に切り替える）ことが好ましい。こうすれば、イニシャル成長層ＳＬがマスク部５からわずかに突出している状態から横方向成膜を行なうため、ベース半導体部８の厚み方向への成長に材料が消費されることを低減し、ベース半導体部８Ａ・８Ｂを高速で横方向成長させることができる。イニシャル成長層ＳＬは、例えば、０．１μｍ以上４．０μｍ以下の厚さに形成することができる。
　（化合物半導体部および電極）
　図１５は、ベース半導体部および化合物半導体部の構成を示す模式的断面図である。実施例１では、ベース半導体部８上に、ＬＥＤ（発光ダイオード）を構成する化合物半導体部９を成膜する。ベース半導体部８は、例えばシリコン等がドープされたｎ型である。化合物半導体部９は、下層側から順に、活性層３４、電子ブロッキング層３５、およびｐ型半導体層３６を含む。活性層３４は、ＭＱＷ（Multi-Quantum Well）であり、ＩｎＧａＮ層およびＧａＮ層を含む。第１発光部Ｌ１は、活性層３４に含まれる。電子ブロッキング層３５は、例えばＡｌＧａＮ層である。ｐ型半導体層３６は、例えばｐ型のＧａＮ層である。アノードである第１電極Ｅ１は、ｐ型半導体層３６と接触するように配され、カソードである第２電極Ｅ２は、ベース半導体部８と接触するように配される。第１電極Ｅ１、ベース半導体部８、活性層３４、電子ブロッキング層３５、ｐ型半導体層３６および第２電極Ｅ２によって発光素子ＥＤ（いわゆるマイクロＬＥＤ）が構成される。ベース半導体部８と活性層３４との間にｎ型半導体層を設けてもよい。
　第１電極Ｅ１および第２電極Ｅ２については、Ａｌ、Ａｇ、Ｃｒ、Ｐｄ、Ｐｔ、Ａｕ、Ｎｉ、Ｔｉ、Ｖ、Ｗ、Ｃｕ、Ｚｎ、ＳｎおよびＩｎの少なくとも１つ含む、単層構造または複層構造であってもよく、合金層を含んでいてもよい。化合物半導体部９の発光波長が４２０ｎｍより短い場合（発光スペクトルに４２０ｎｍよりも短波長の発光を含む場合）には、第１および第２電極Ｅ１・Ｅ２の少なくとも一方にＡｇを含ませることで光反射率を向上させることができる。第１および第２電極Ｅ１・Ｅ２の少なくとも一方を、化合物半導体部９上の透光性導電膜（ＩＴＯ（Indium Tin Oxide）等）と、光反射性金属膜（Ａｇ、Ａｌ、Ｔｉ等）との積層構造とすることもできる。
　保護層ＤＦは、第１および第２電極Ｅ１・Ｅ２を電気的に分離する機能をもつ。保護層ＤＦが、化合物半導体部９の一部をエッチング等で除去することで生じる側面、または側面に形成されるダメージ層をトリートメントする効果を有していてもよい。
　なお、ベース半導体部８（ＥＬＯ半導体層）および化合物半導体部９を同じ成膜装置（例えば、ＭＯＣＶＤ装置）で連続的に成膜することもできるし、ベース半導体部８が成膜された状態の基板を一旦成膜装置から取り出し、別の装置で化合物半導体部９を成膜することもできる。この場合、ベース半導体部８上に、再成長の際のバッファとなるｎ型のＧａＮ層（例えば、厚さ０．１μｍ程度～３μｍ程度）を形成した後に、化合物半導体部９を形成してもよい。
　（波長変換層）
　第１～第３波長変換層Ｊ１～Ｊ３には、蛍光体および燐光体の少なくとも一方を含む材料を用いることができる。例えば、第１波長変換層Ｊ１として紫外光を青色光に変換する材料を用い、第２波長変換層Ｊ２として紫外光を緑色光に変換する材料を用い、第３波長変換層Ｊ３として紫外光を赤色光に変換する材料を用いることで、第１ホールＨ１の開口（発光面）ＫＲから赤色光が出射し、第２ホールＨ２の開口（発光面）ＫＧから緑色光が出射し、第３ホールＨ３の開口（発光面）ＫＢから青色光が出射する。第１～第３波長変換層Ｊ１～Ｊ３は、フォトリソグラフィ法、インクジェット法等を用いて形成することができる。
　半導体基板１０に形成された、例えば第１ホールＨ１は、第１波長変換層Ｊ１（蛍光体および燐光体の少なくとも一方を含む）を第１ホールＨ１内に保持する容器としての機能を有する。活性層３４からの光は、第１ホールＨ１内の第１波長変換層Ｊ１によって、所望の波長に変換される。第１波長変換層Ｊ１に用いられる蛍光体、燐光体の特性（例えば、粒形、サイズ、変換効率）によって、第１波長変換層Ｊ１の最低膜厚が決定される。主基板１は、ベース半導体部８および化合物半導体部９の成膜後に研磨し、薄くすることができるが、最終的な主基板１の厚さは、第１波長変換層Ｊ１の最低膜厚よりも厚くするのがよい。第２および第３ホールＨ２・Ｈ３並びに第２および第３波長変換層Ｊ２・Ｊ３についても同様である。
　（表示デバイス）
　図１６および図１７は、実施例１に係る表示デバイスの構成を示す断面図である。図１８は、実施例１に係る表示デバイスの構成を示すブロック図である。図１６～図１８に示すように、表示デバイス５０は、発光デバイス３０と、発光デバイス３０における主基板１の反対側に配され、第１および第２パッドＰ１・Ｐ２と電気的に接続する駆動基板ＴＫとを備える。駆動基板ＴＫは、高電位側電源ＰＨ、低電位側電源ＰＬ、複数の画素回路ＸＣ、第１および第２ドライバ回路Ｄ１・Ｄ２並びに制御回路ＤＣを備える。画素回路ＸＣは、例えば、導電パッドＰＫ、書き込みトランジスタＷＴ、駆動トランジスタＤＴ、および容量（キャパシタ）ＣＰを含み、駆動トランジスタＤＴによって第１発光部Ｌ１の発光強度（発光素子ＥＤの電流値）が制御される。
　発光デバイス３０を駆動基板ＴＫに実装した状態では、駆動基板ＴＫの高電位側電源ＰＨが、駆動トランジスタＤＴのチャネルを介して導電パッドＰＫに接続され、導電パッドＰＫが、第１パッドＰ１を介して第１電極Ｅ１（アノード）に接続され、駆動基板ＴＫの低電位側電源ＰＬが、第２パッドＰ２を介して第２電極Ｅ２（カソード）に接続される。
　画素回路ＸＣでは、第１ドライバＤ１（スキャンドライバ）によって走査線ＧＬが選択される期間に、第２ドライバＤ２（データドライバ）に接続するデータ線ＹＬからの表示電圧（階調データＤＴに対応する電圧）が、書き込みトランジスタＷＴを介して容量ＣＰに書き込まれ、この表示電圧に応じた電流が、駆動トランジスタＤＴのチャネル、導電パッドＰＫ、第１パッドＰ１、第１電極Ｅ１および活性層３４を経て第２電極Ｅ２に流れることで、活性層３４の第１発光部Ｌ１が階調データＤＴ（制御回路ＤＣに入力される映像データ）に応じた強度で発光する。第１発光部Ｌ１からの光（例えば、紫外光）は第１波長変換層Ｊ１で可視光に変換されるため、結果として階調データＤＴに応じた強度の可視光（例えば、赤色光）を得ることができる。第２および第３発光部Ｌ２・Ｌ３についても同様である。
　駆動基板ＴＫがシリコン基板を含み、画素回路ＸＣが、シリコン基板上に形成されていてもよい。この場合、各トランジスタ（ＤＴ，ＷＴ等）のチャネルがシリコン（例えば、アモルファスシリコン、ポリシリコン）を含んでいてもよい。
　図１９は、駆動基板の一例を示す断面図である。図１９に示すように、駆動基板ＴＫの画素回路ＸＣが、基板２４上に形成された、ｎチャネルＭＯＳトランジスタ２５およびｐチャネルＭＯＳトランジスタ２６を含むＣＭＯＳ回路２７を備えていてもよい。
　発光デバイス３０の主基板１と駆動基板ＴＫの基板２４の材料が同じであってもよい。例えば、発光デバイス３０および駆動基板ＴＫそれぞれにシリコン基板を用いた（すなわち、主基板１と駆動基板ＴＫの基板２４の熱膨張係数が同じである）場合、発光デバイス３０の駆動基板ＴＫへの接合精度（ボンディング精度）が高まり、歩留まりが向上する。また、発光面（表示面）の大きな発光デバイス３０と駆動基板ＴＫとの接合も可能になる。
　実施例１の表示デバイス５０では、第１ホールＨ１の開口ＫＲを赤サブ画素の発光面、第２ホールＨ２の開口ＫＧを緑サブ画素の発光面、第３ホールＨ３の開口ＫＢを青サブ画素の発光面とすることができ、これら３つのサブ画素によって１つの画素が構成される。一例として、第１領域８Ｆ（ベース半導体部８）の横幅を５３μｍ程度、Ｘ方向のサブ画素ピッチを２８μｍ程度、Ｙ方向のサブ画素ピッチを８４μｍ程度とすれば、１インチ当たりの画素数（ＰＰＩ）が９００程度の表示デバイス（マイクロＬＥＤディスプレイ）を形成することができる。
　実施例１によれば、主基板１に異種基板を用いても、例えば第１ホールＨ１形成領域の上方に位置する第１発光部Ｌ１の結晶性を向上させ、第１発光部Ｌ１の発光効率を高めることができる。さらに、成長用基板である主基板１に例えば第１ホールＨ１の一部を形成することで、第１ホールＨ１を、第１波長変換層Ｊ１を保持するための容器として機能させることができるとともに、透光性の低い主基板１（例えば、シリコン基板）を、クロストーク現象（隣接発光部間の光干渉）を緩和するための光遮蔽構造として機能させることができる。これにより、第１発光部Ｌ１で生じた光の取り出し構造が簡易となり、取り出し効率も高められる。
　〔実施例２〕
　図２０は、実施例２に係る発光デバイスの、Ｘ方向に沿った断面図である。図２１は、実施例２に係る発光デバイスの、Ｙ方向に沿った断面図である。図２２は、実施例２に係る発光デバイスの平面図である。実施例２の発光デバイス３０では、第１ホールＨ１の底部の少なくとも一部が下地部４に含まれ、第１ホールＨ１内に、第１ホールＨ１の底部に接する透明樹脂層ＴＬと、第１波長変換層Ｊ１とが設けられる。透明樹脂層ＴＬおよび第１波長変換層Ｊ１が接触し、透明樹脂層ＴＬおよび第１波長変換層Ｊ１の接触面が主基板１内に位置する。透明樹脂層ＴＬには、下地部４よりも屈折率の小さな材料を用いることができる。第２および第３ホールＨ２・Ｈ３についても同様である。こうすれば、下地部４内に伝播した光（迷光）の第１～第３波長変換層Ｊ１～Ｊ３への入射を抑制することができる。
　実施例２では、図２１および図２２に示すように、平面視において第１パッドＰ１の少なくとも一部は、第１ホールＨ１と重ならない。こうすれば、第１パッドＰ１への押圧が化合物半導体部９およびベース半導体部８に与える影響を低減することができる。また、第１パッドＰ１の少なくとも一部は、第１発光部Ｌ１と重ならない。こうすれば、第１パッドＰ１への押圧が化合物半導体部９の第１発光部Ｌ１に与える影響を低減することができる。第１パッドＰ１はベース半導体部８と接触せず、第１パッドＰ１とベース半導体部８との間に絶縁膜ＤＦが位置する構成とすることができる。こうすれば短絡経路の形成を防ぐことができる。絶縁膜ＤＦは透明であってもよい。
　図２３および図２４は、実施例２に係る発光デバイスの別構成を示す断面図である。図２３の発光デバイス３０では、第１ホールＨ１の底部の少なくとも一部がマスク６に含まれる。こうすれば、下地部４内に伝播した光（迷光）の第１～第３波長変換層Ｊ１～Ｊ３への入射を抑制することができる。
　図２４の発光デバイス３０では、第１ホールＨ１はマスク６を貫通し、第１ホールＨ１の底部の少なくとも一部がベース半導体部８に含まれる。なお、第１ホールＨ１の底部がベース半導体部８の下面であってもよい。透明樹脂層ＴＬには、マスク６よりも屈折率の小さな材料を用いることができる。こうすれば、マスク６内に伝播した光（迷光）の第１～第３波長変換層Ｊ１～Ｊ３への入射を抑制することができる。また、例えば、第１発光部Ｌ１からホールＨ１の底部までの光路において屈折率の変動がない。よって、第１発光部Ｌ１からの出射光は、この光路において反射または散乱され難く、効率的にホールＨ１に到達するため、光の取り出し効率が高められる。
　図２５は、実施例２に係る発光デバイスの別構成を示す断面図である。図２０等では、第１隔壁部ＱＦの底面がベース半導体部８に位置し、第２隔壁部ＱＳの底面がマスク部５の上面に位置するがこれに限定されない。図２５に示すように、遮光性の第１および第２隔壁部ＱＦ・ＱＳが、マスク６および下地部４を貫通し、主基板１の上面に達する構成とすることもできる。
　図２６は、実施例２に係る発光デバイスの別構成を示す断面図である。図２０等では、第１および第２隔壁部ＱＦ・ＱＳが遮光性であるがこれに限定されない。図２６に示すように、第１および第２隔壁部ＱＦ・ＱＳが、各発光部の発光波長についての屈折率が、ベース半導体部８よりも小さな透光性材料で構成されていてもよい。こうすれば、第１および第２隔壁部ＱＦ・ＱＳに臨界角を超えた角度で入射する光は全反射されるため、ベース半導体部８内の光の伝播（迷光）を抑制することができる。
　図２７は、実施例２に係る発光デバイスの別構成を示す断面図である。図２０等では、第１～第３波長変換層Ｊ１～Ｊ３を設けているがこれに限定されない。例えば図２７に示すように、第１～第３発光部Ｌ１～Ｌ３での発光波長を青色域とし、第３ホールＨ３には波長変換層を設けず、第３発光部Ｌ３からの青色光を第３ホールＨ３から出射させる構成も可能である。なお、第３ホールＨ３に透明樹脂層ＴＬを設けてもよい。
　図２８は、実施例２に係る発光デバイスの別構成を示す断面図である。図２８に示すように、平面視で第２発光部Ｌ２と重なる第３電極Ｅ３（光反射電極）を設け、第１電極Ｅ１（光反射電極）および第１波長変換層Ｊ１との距離を、第３電極Ｅ３および第２波長変換層Ｊ２との距離よりも大きくすることができる。この場合、第１ホールＨ１の透明樹脂層ＴＬを第２ホールＨ２の透明樹脂層ＴＬよりも厚くしてもよいし、第１ホールＨ１の深さ＜第２ホールＨ２の深さとしてもよい。
　また、平面視で第３発光部Ｌ３と重なる第５電極Ｅ５（光反射電極）を設け、第３電極Ｅ３および第２波長変換層Ｊ２との距離を、第５電極Ｅ５および第３波長変換層Ｊ３との距離よりも大きくすることができる。こうすれば、第１波長変換層Ｊ１の発光波長＞第２波長変換層Ｊ２の発光波長＞第３波長変換層Ｊ３の発光波長である場合に、光共振効果を得ることができる。
　図２９は、実施例２に係る発光デバイスの別構成を示す断面図である。図２９に示すように、第１ホールＨ１内に、第１波長変換Ｊ１よりも光出射面側に位置する光学層ＣＬを設けてもよい。光学層ＣＬは、光拡散機能および偏光機能の少なくとも一方を有していてもよい。例えば、光学層ＣＬが光拡散機能を有することで視野角特性が向上する（視角による輝度変化が小さくなる）。また、光学層ＣＬが偏光機能（例えば、円偏光機能）を有することで外光の影響を低減させることができる。
　図３０は、実施例２に係る発光デバイスの別構成を示す断面図である。図３０に示すように、第１ホールＨ１において、第１波長変換Ｊ１よりも光出射面側に位置する孔壁に、例えば光反射膜ＬＦ（例えば、金属膜）を設けてもよい。こうすれば光の利用効率を高めることができる。
　〔実施例３〕
　図３１は、実施例３に係る発光デバイスの、Ｘ方向に沿った断面図である。図３２は、実施例３に係る発光デバイスの、Ｙ方向に沿った断面図である。図３３は、実施例３に係る発光デバイスの平面図である。図３１～図３３に示すように、第１および第２発光部Ｌ１・Ｌ２がＸ方向に隣り合い、第１電極Ｅ１は、平面視において第１発光部Ｌ１に重なるアノード（ｐ電極）であり、第２電極Ｅ２は第１電極Ｅ１とＸ方向に隣り合うカソード（ｎ電極）であり、第３電極Ｅ３は、平面視において第２発光部Ｌ２に重なるアノードであり、第４電極Ｅ４は第３電極Ｅ３とＸ方向に隣り合うカソードである。実施例３では、第１電極Ｅ１、第２電極Ｅ２、第３電極Ｅ３および第４電極Ｅ４が、Ｘ方向、すなわち、ＧａＮ系半導体を含むベース半導体部８の＜１１－２０＞方向に、この順に並び、Ｘ方向については、アノード同士が隣り合わない。
　平面視においては、第１電極Ｅ１は、ベース半導体部８の第２部分ＳＤ（マスク部５上に位置する部分）と重なり、第１電極Ｅ１に接続する第１パッドＰ１の少なくとも一部は、第１ホールＨ１と重ならない。
　平面視においては、第１および第２発光部Ｌ１・Ｌ２間にマスク６の開口部Ｋ１が位置し、開口部Ｋ１と重なるように第１隔壁部ＱＦが位置し、Ｙ方向に隣り合う第１発光部Ｌ１の間に、Ｘ方向に伸びる第３隔壁部ＱＴが位置する。第３隔壁部ＱＴは、遮光性を有していてもよいし、ベース半導体部８よりも低屈折率であってもよい。
　図３４および図３５は、実施例３に係る発光デバイスの別構成を示す断面図である。図３４では、第１電極Ｅ１、第２電極Ｅ２、第４電極Ｅ４および第３電極Ｅ３が、Ｘ方向に、この順に並び、カソード同士がＸ方向に隣り合う。図３５では、第２電極Ｅ２、第１電極Ｅ１、第３電極Ｅ３および第４電極Ｅ４が、Ｘ方向に、この順に並び、アノード同士がＸ方向に隣り合う。
　図３６は、実施例３に係る発光デバイスの別構成を示す断面図である。図３７は、実施例３に係る発光デバイスの別構成を示す平面図である。図３６および図３７に示すように、カソードである第２電極Ｅ２を、平面視でマスク６の開口部Ｋ１と重なるように設けてもよい。第１発光部Ｌ１は平面視で第２部分ＬＤと重なり、第１電極Ｅ１は、平面視において第１発光部Ｌ１に重なる。
　図３６および図３７では、第１および第２電極Ｅ１・Ｅ２はＸ方向に並ぶ。第１および第２電極Ｅ１・Ｅ２は光反射性を有する。また、平面視において、第１パッドＰ１の少なくとも一部は、第１ホールＨ１と重ならず、第２パッドＰ２の少なくとも一部は、第１ホールＨ１と重ならない。
　〔実施例４〕
　図３８および図３９は、実施例４に係る発光デバイスの別構成を示す断面図である。図３８では、下地部４を、平面視でマスク６の開口部Ｋ１と重なるように局所的に設ける。例えばＹ方向に伸びるスリット状のような、開口部Ｋ１と重なるパターニング形状とする。第１ホールＨ１の底部はベース半導体部８に含まれる。下地部４を局所的に設けることで、発光デバイス３０の反りを低減することができ、駆動基板ＴＫへの接合精度を高めることができる。主基板１がシリコン基板であり、局所的な下地部４が、バッファ部（例えば、ＡｌＮおよびＳｉＣの少なくとも一方を含む）と、シード部（ＧａＮ系半導体）とを含んでいてもよいし、主基板１がシリコン基板であり、局所的な下地部４が、シード部（例えば、ＡｌＮ，６Ｈ－ＳｉＣ）を含んでいてもよい。なお、図３９のように、ベース半導体部８の下面が第１ホールＨ１の底部となる構成でもよい。
　〔実施例５〕
　図４０は、実施例５に係る発光デバイスの製造方法を示すフローチャートである。図４１は、実施例５に係る発光デバイスの構成を示す断面図である。実施例１～４では、発光デバイス３０がマスク６を含むが、これに限定されない。図４０に示すように、マスクを含む半導体基板１０上に化合物半導体部９を形成した後にマスクを除去することもできる。マスクの除去は、例えば、フッ酸やバッファードフッ酸等のエッチャントを用いて、ウェットエッチング法などを用いることで除去することができる。図４１の発光デバイス３０は、主基板１を含む下地基板ＵＫ、および下地基板ＵＫよりも上方に位置するベース半導体部８を有する半導体基板１０と、半導体基板１０よりも上方に位置し、第１発光部Ｌ１を有する化合物半導体部９とを備える。半導体基板１０はマスクを含まない。なお、本実施形態では、マスクの除去を電極の形成前に行なっているが、電極を形成した後にレジスト等で電極を保護し、ウェットエッチング法などの方法でマスクを除去してもよい。
　ベース半導体部８は、下地基板ＵＫに接する接続領域８Ｃと、下地基板ＵＫから離れた非接続領域（非接触領域）８Ｄとを含む。半導体基板１０は、主基板１を厚み方向（Ｚ方向）に貫通し、第１発光部Ｌ１の下方において平面視で第１発光部Ｌ１と重なる第１ホールＨ１を含む。第１発光部Ｌ１は、非接続領域８Ｄの上方において平面視で非接続領域８Ｄと重なる。
　ベース半導体部８は、第１部分ＨＤと、厚み方向（Ｚ方向）に伸びる転位の密度が第１部分ＨＤよりも小さい第２部分ＳＤとを含む。第１発光部Ｌ１は、第２部分ＳＤの上方において平面視で第２部分ＳＤと重なる。
　図４２は、実施例５に係る発光デバイスの別の製造方法を示すフローチャートである。図４３は、実施例５に係る発光デバイスの別構成を示す断面図である。図４２では、マスクを含む半導体基板１０上に化合物半導体部９を形成し、第１電極Ｅ１および第１パッドＰ１を形成し、主基板１を貫通する第１ホールＨ１を形成した後に、半導体基板１０のマスクをエッチング等により除去する。その後、第１ホールＨ１に第１波長変換層Ｊ１を形成する。図４３の発光デバイス３０では、マスクの除去によって生じた中空部ＴＳに透明樹脂層ＴＬの一部が配され、ベース半導体部８の下面が透明樹脂層ＴＬと中空部ＴＳとに接し、下地基板ＵＫの下地部４が中空部ＴＳに接する。第１ホールＨ１内には、透明樹脂層ＴＬの残部と第１波長変換層Ｊ１とが設けられる。第１発光部Ｌ１は、非接続領域８Ｄの上方において平面視で非接続領域８Ｄと重なり、第１発光部Ｌ１は、第２部分ＳＤの上方において平面視で第２部分ＳＤと重なる。
　図４４は、実施例５に係る発光デバイスの別構成を示す断面図である。図４４の発光デバイス３０では、下地部４がスリット状に局所配置され、例えば、第１ホールＨ１の底部がベース半導体部８の下面に位置する。この場合、半導体基板１０に、ベース半導体部８の下面に到る第１ホールＨ１を形成した後、マスク６をエッチング等で除去することで、ベース半導体部８の底部が露出する。第１発光部Ｌ１は、非接続領域８Ｄの上方において平面視で非接続領域８Ｄと重なり、第１発光部Ｌ１は、第２部分ＳＤの上方において平面視で第２部分ＳＤと重なる。この場合は、下地部４の除去工程が不要であるため、プロセスが短縮化される。また、第１発光部Ｌ１から、第１ホールＨ１の底部までの（Ｚ方向の）距離が短くなるため、第１ホールＨ１からの光取り出し効率が向上する。
　〔実施例６〕
　実施例１～５では、ベース半導体部８をＧａＮ層とすることができるがこれに限定されない。実施例１～５のベース半導体部８を、ＧａＮ系半導体層であるＩｎＧａＮ層とすることもできる。ＩｎＧａＮ層の横方向成膜は、例えば１０００℃を下回るような低温で行う。高温ではインジウムの蒸気圧が高くなり、膜中に有効に取り込まれないためである。成膜温度が低温になることで、マスク部５とＩｎＧａＮ層の相互反応が低減される効果がある。また、ＩｎＧａＮ層は、ＧａＮ層よりもマスク部５との反応性が低いという効果もある。ＩｎＧａＮ層にインジウムがＩｎ組成レベル１％以上で取り込まれるようになると、マスク部５との反応性がさらに低下するため、望ましい。ガリウム原料ガスとしては、トリエチルガリウム（ＴＥＧ）を用いることが好ましい。
　〔実施例７〕
　図４５は、実施例７の表示デバイスを示す模式的平面図である。図４５に示すように、駆動基板ＴＫに、実施例１～６の発光デバイス３０を複数並べて実装し、表示デバイス５０とすることもできる。複数の発光デバイス３０をマトリクス状に並べてもよい。駆動基板ＴＫには、第１および第２ドライバ回路Ｄ１・Ｄ２およびこれらを制御する制御回路ＤＣが含まれていてもよい（図１８参照）。こうすれば、大型の表示デバイスを歩留まりよく製造することができる。
　〔実施例８〕
　図４６は、実施例８に係る電子機器の構成を示す模式図である。図４６の電子機器９０は、実施例１～６の発光デバイス３０を含む表示デバイス５０と、プロセッサを含む制御部８０とを含む。電子機器９０としては、通信装置、情報処理装置、医療機器、電気自動車（ＥＶ）、モニタ、テレビジョン等を挙げることができる。
　上述の実施形態および実施例の記載は、例示および説明を目的とするものであり、限定を目的とするものではない。これら例示および説明に基づけば、多くの変形形態が可能になることが、当業者には明らかである。
　〔付記事項〕
　以上、本開示に係る発明について、諸図面および実施例に基づいて説明してきた。しかし、本開示に係る発明は上述した各実施形態に限定されるものではない。すなわち、本開示に係る発明は本開示で示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本開示に係る発明の技術的範囲に含まれる。つまり、当業者であれば本開示に基づき種々の変形または修正を行うことが容易であることに注意されたい。また、これらの変形または修正は本開示の範囲に含まれることに留意されたい。
　１　主基板
　４　下地部
　５　マスク部
　６　マスク
　８　ベース半導体部
　９　化合物半導体部
　１０　半導体基板
　３０　発光デバイス
　５０　表示デバイス
　Ｌ１　第１発光部
　Ｌ２　第２発光部
　Ｋ１・Ｋ２　開口部
　Ｅ１　第１電極
　Ｅ２　第２電極
　Ｊ１　第１波長変換層
　Ｈ１　第１ホール
　Ｈ２　第２ホール
　ＴＫ　駆動基板
　ＵＫ　下地基板

Claims (62)

  1. 　主基板、前記主基板よりも上方に位置し、マスク部および開口部を含むマスク、並びに前記マスクよりも上方に位置するベース半導体部を備える半導体基板と、
    　前記半導体基板よりも上方に位置し、第１発光部を有する化合物半導体部とを備え、
    　前記半導体基板は、前記主基板を厚み方向に貫通し、前記第１発光部の下方において前記第１発光部と重なる第１ホールを含む、発光デバイス。
  2. 　平面視において、前記第１発光部が前記マスク部と重なる、請求項１に記載の発光デバイス。
  3. 　平面視において、前記第１ホールが前記マスク部と重なる、請求項１に記載の発光デバイス。
  4. 　前記第１ホールに配された、受光波長よりも長波長の光を発する第１波長変換層を備える、請求項１に記載の発光デバイス。
  5. 　前記主基板上に位置する下地部を備え、
    　前記第１ホールの底部の少なくとも一部が前記下地部に含まれる、請求項１～４のいずれか１項に記載の発光デバイス。
  6. 　前記第１ホールの底部の少なくとも一部が前記マスクに含まれる、請求項１～４のいずれか１項に記載の発光デバイス。
  7. 　前記第１ホールは前記マスクを貫通し、前記第１ホールの底部の少なくとも一部が前記ベース半導体部に含まれる、請求項１～４のいずれか１項に記載の発光デバイス。
  8. 　第１電極および第２電極を含み、
    　平面視において、前記第１電極が前記第１発光部に重なる、請求項１～７のいずれか１項に記載の発光デバイス。
  9. 　前記第１電極は光反射性を有する、請求項８に記載の発光デバイス。
  10. 　前記第１電極に接続する第１パッドと、前記第２電極に接続する第２パッドとを含む、請求項８または９に記載の発光デバイス。
  11. 　前記第１パッドの少なくとも一部は、前記第１ホールと重ならない、請求項１０に記載の発光デバイス。
  12. 　前記第１パッドの少なくとも一部は、前記第１発光部と重ならない、請求項１０または１１に記載の発光デバイス。
  13. 　平面視において、前記第２パッドの少なくとも一部は、前記第１ホールと重ならない、請求項１０～１２のいずれか１項に記載の発光デバイス。
  14. 　前記第１パッドおよび前記第２パッドの上面の位置が一致している、請求項１０～１３のいずれか１項に記載の発光デバイス。
  15. 　平面視において、前記第２電極が前記マスクの開口部と重なる、請求項８～１４のいずれか１項に記載の発光デバイス。
  16. 　前記第２電極が前記ベース半導体部に接する、請求項８～１５のいずれか１項に記載の発光デバイス。
  17. 　前記第２電極が凹部を有し、前記凹部に絶縁層が設けられている、請求項８～１６のいずれか１項に記載の発光デバイス。
  18. 　前記第１電極がアノードであり、前記第２電極がカソードである、請求項８～１７のいずれか１項に記載の発光デバイス。
  19. 　前記ベース半導体部がＧａＮ系半導体を含み、
    　前記第１電極および前記第２電極が前記ＧａＮ系半導体の＜１－１００＞方向に並ぶ、請求項８～１８のいずれか１項に記載の発光デバイス。
  20. 　前記ベース半導体部がＧａＮ系半導体を含み、
    　前記第１電極および前記第２電極が前記ＧａＮ系半導体の＜１１－２０＞方向に並ぶ、請求項８～１８のいずれか１項に記載の発光デバイス。
  21. 　前記第１ホールの底部と前記第１波長変換層との間隙に透明樹脂層が配されている、請求項４に記載の発光デバイス。
  22. 　前記透明樹脂層と前記第１波長変換層との接触面が前記主基板内に位置する、請求項２１に記載の発光デバイス。
  23. 　前記ベース半導体部は、前記開口部上に位置する第１部分と、前記マスク部上に位置し、貫通転位密度が５×１０６／ｃｍ２以下の第２部分とを含み、
    　前記第２部分は、平面視で前記第１発光部と重なる、請求項１～２２のいずれか１項に記載の発光デバイス。
  24. 　第３電極および第４電極を備え、
    　前記化合物半導体部は第２発光部を有し、
    　前記主基板は、厚み方向の貫通孔であり、平面視で前記第２発光部と重なる第２ホールを有し、
    　平面視で前記第３電極が前記第２発光部に重なる、請求項８に記載の発光デバイス。
  25. 　前記ベース半導体部がＧａＮ系半導体を含み、
    　前記第１電極、前記第２電極、前記第３電極および前記第４電極が、この順に前記ＧａＮ系半導体の＜１１－２０＞方向に並ぶ、請求項２４に記載の発光デバイス。
  26. 　前記ベース半導体部がＧａＮ系半導体を含み、
    　前記第２電極、前記第１電極、前記第４電極および前記第３電極が、この順に前記ＧａＮ系半導体の＜１１－２０＞方向に並ぶ、請求項２４に記載の発光デバイス。
  27. 　前記化合物半導体部は、第２発光部および第３発光部を有し、
    　前記主基板は、厚み方向の貫通孔であり、平面視で前記第２発光部と重なる第２ホールと、厚み方向の貫通孔であり、平面視で前記第３発光部と重なる第３ホールとを含む、請求項１～２６のいずれか１項に記載の発光デバイス。
  28. 　前記第２ホールに、受光波長よりも長波長の光を発する第２波長変換層が設けられ、
    　前記第１～第３ホールから互いに異なる色の光が出射する、請求項２７に記載の発光デバイス。
  29. 　前記第１～第３発光部それぞれの発光ピーク波長が、４３０～６４０〔ｎｍ〕の波長域にある、請求項２７または２８に記載の発光デバイス。
  30. 　前記第３ホールに、受光波長よりも長波長の光を発する第３波長変換層が設けられている、請求項２７～２９のいずれか１項に記載の発光デバイス。
  31. 　前記第３ホールに波長変換層が設けられておらず、前記第３ホールから青色光が出射する、請求項２７～２９のいずれか１項に記載の発光デバイス。
  32. 　平面視において前記第１発光部および前記第２発光部の間隙に位置する第１隔壁部を含む、請求項２７～３１のいずれか１項に記載の発光デバイス。
  33. 　前記第１隔壁部は、平面視で前記マスクの前記開口部と重なる、請求項３２に記載の発光デバイス。
  34. 　前記第１隔壁部は、遮光性または前記ベース半導体部よりも低い屈折率を有する、請求項３２または３３に記載の発光デバイス。
  35. 　平面視において前記第２発光部および前記第３発光部の間隙に位置する第２隔壁部を含む、請求項２７～３４のいずれか１項に記載の発光デバイス。
  36. 　前記第２隔壁部は、平面視で前記マスク部中央と重なる、請求項３５に記載の発光デバイス。
  37. 　前記第２隔壁部は、遮光性または前記ベース半導体部よりも低い屈折率を有する、請求項３５または３６に記載の発光デバイス。
  38. 　前記ベース半導体部は、互いに分離された複数の領域を含み、
    　各領域が長手形状である、請求項１～３７のいずれか１項に記載の発光デバイス。
  39. 　前記ベース半導体部および前記化合物半導体部それぞれがＧａＮ系半導体を含む、請求項１～３８のいずれか１項に記載の発光デバイス。
  40. 　前記主基板が前記ＧａＮ系半導体と格子定数の異なる異種基板である、請求項３９に記載の発光デバイス。
  41. 　前記主基板が遮光性を有する、請求項４０に記載の発光デバイス。
  42. 　前記異種基板がシリコン基板である、請求項４０または４１に記載の発光デバイス。
  43. 　前記第１ホールは、前記ベース半導体部側に向けて先細りとなるテーパ形状である、請求項１～４２のいずれか１項に記載の発光デバイス。
  44. 　前記第１波長変換層が、蛍光体および燐光体の少なくとも一方を含む、請求項４に記載の発光デバイス。
  45. 　前記第１ホールに、前記第１波長変換層よりも光出射面側に位置する光学層が設けられている、請求項４に記載の発光デバイス。
  46. 　前記光学層が光拡散機能および偏光機能の少なくとも一方を有する、請求項４５に記載の発光デバイス。
  47. 　前記第１ホールの孔壁の少なくとも一部に光反射膜が設けられている、請求項１～４６のいずれか１項に記載の発光デバイス。
  48. 　前記第１ホールに、受光波長よりも長波長の光を発する第１波長変換層が設けられ、
    　前記第２ホールに、受光波長よりも長波長の光を発する第２波長変換層が設けられ、
    　第１波長変換層の発光波長は、第２波長変換層の発光波長よりも長く、
    　前記第１電極および前記第１波長変換層間の距離は、前記第３電極および前記第２波長変換層間の距離よりも大きい、請求項２４に記載の発光デバイス。
  49. 　前記第１パッドと前記ベース半導体部との間に透明の絶縁膜が配されている、請求項１１または１２に記載の発光デバイス。
  50. 　前記主基板上に位置する下地部を備え、
    　前記下地部が、平面視で前記マスクの開口部と重なるように局所的に設けられている、請求項１～４のいずれか１項に記載の発光デバイス。
  51. 　主基板を含む下地基板、および前記下地基板よりも上方に位置するベース半導体部を有する半導体基板と、
    　前記半導体基板よりも上方に位置し、第１発光部を有する化合物半導体部とを備え、
    　前記ベース半導体部は、前記下地基板に接する接続領域と、前記下地基板から離れた非接続領域とを含み、
    　前記半導体基板は、前記主基板を厚み方向に貫通し、前記第１発光部の下方において前記第１発光部と重なる第１ホールを含む、発光デバイス。
  52. 　前記第１発光部は、前記非接続領域の上方において前記非接続領域と重なる、請求項５１に記載の発光デバイス。
  53. 　主基板を含む下地基板、および前記下地基板よりも上方に位置するベース半導体部を有する半導体基板と、
    　前記半導体基板よりも上方に位置し、第１発光部を有する化合物半導体部とを備え、
    　前記ベース半導体部は、第１部分と、厚み方向に伸びる転位の密度が前記第１部分よりも小さい第２部分とを含み、
    　前記半導体基板は、前記主基板を厚み方向に貫通し、前記第１発光部の下方において前記第１発光部と重なる第１ホールを含む、発光デバイス。
  54. 　前記第１発光部は、前記第２部分の上方において前記第２部分と重なる、請求項５３に記載の発光デバイス。
  55. 　前記ベース半導体部の下面に接する中空部を含む、請求項５１または５３に記載の発光デバイス。
  56. 　前記中空部が前記下地基板に接する、請求項５５に記載の発光デバイス。
  57. 　請求項１～５６のいずれか１項に記載の発光デバイスと、前記発光デバイスが実装される駆動基板とを含む表示デバイス。
  58. 　請求項１～５６のいずれか１項に記載の発光デバイスを含む電子機器。
  59. 　請求項１、５１、５３のいずれか１項に記載の発光デバイスの製造方法であって、
    　選択成長用マスクを用いたＥＬＯ法によって前記ベース半導体部を形成する工程と、
    　前記主基板の裏面からエッチングを行い、前記第１ホールを形成する工程とを含む、発光デバイスの製造方法。
  60. 　前記第１ホールを形成する前に、前記半導体基板および前記化合物半導体部を駆動基板に保持させる工程を行う、請求項５９に記載の発光デバイスの製造方法。
  61. 　前記第１ホールを形成する前に、前記主基板の厚みを小さくする工程を行う、請求項５９または６０に記載の発光デバイスの製造方法。
  62. 　請求項１、５１、５３のいずれか１項に記載の発光デバイスの製造装置であって、
    　選択成長用マスクを用いたＥＬＯ法によって前記ベース半導体部を形成する工程と、
    　前記主基板の裏面からエッチングを行い、前記第１ホールを形成する工程とを行う、発光デバイスの製造装置。
PCT/JP2022/027815 2021-07-21 2022-07-15 発光デバイス、表示デバイス、電子機器、並びに発光デバイスの製造方法および製造装置 WO2023002929A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2023536726A JPWO2023002929A1 (ja) 2021-07-21 2022-07-15
KR1020247002082A KR20240021984A (ko) 2021-07-21 2022-07-15 발광 디바이스, 표시 디바이스, 전자 기기, 및 발광 디바이스의 제조 방법 및 제조 장치
CN202280050232.0A CN117678081A (zh) 2021-07-21 2022-07-15 发光器件、显示器件、电子设备、和发光器件的制造方法以及制造装置
EP22845863.4A EP4376105A1 (en) 2021-07-21 2022-07-15 Light emitting device, display device, electronic instrument, and method and apparatus for manufacturing light emitting device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021120982 2021-07-21
JP2021-120982 2021-07-21

Publications (1)

Publication Number Publication Date
WO2023002929A1 true WO2023002929A1 (ja) 2023-01-26

Family

ID=84979291

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/027815 WO2023002929A1 (ja) 2021-07-21 2022-07-15 発光デバイス、表示デバイス、電子機器、並びに発光デバイスの製造方法および製造装置

Country Status (6)

Country Link
EP (1) EP4376105A1 (ja)
JP (1) JPWO2023002929A1 (ja)
KR (1) KR20240021984A (ja)
CN (1) CN117678081A (ja)
TW (1) TW202310441A (ja)
WO (1) WO2023002929A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233559A (ja) * 1997-02-20 1998-09-02 Canon Inc 半導体レーザ装置、その作製方法およびそれを用いた光通信方式
JPH1146038A (ja) * 1997-05-29 1999-02-16 Nichia Chem Ind Ltd 窒化物半導体レーザ素子及びその製造方法
JP2000164929A (ja) * 1998-11-26 2000-06-16 Sony Corp 半導体薄膜と半導体素子と半導体装置とこれらの製造方法
JP2003234502A (ja) * 2002-02-07 2003-08-22 Sanyo Electric Co Ltd 半導体の形成方法および半導体素子
JP2010067948A (ja) * 2008-08-12 2010-03-25 Heiji Niiyama 発光装置
US20100277887A1 (en) * 2009-05-01 2010-11-04 National Taiwan University Of Science & Technology Polarized white light emitting diode
JP2012114263A (ja) * 2010-11-25 2012-06-14 Pawdec:Kk 半導体素子およびその製造方法
WO2018190030A1 (ja) * 2017-04-14 2018-10-18 ソニー株式会社 発光素子および発光装置
US10381507B2 (en) 2015-03-16 2019-08-13 Plessey Semiconductors Limited Light emitting diode chip and a method for the manufacture of a light emitting diode chip

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233559A (ja) * 1997-02-20 1998-09-02 Canon Inc 半導体レーザ装置、その作製方法およびそれを用いた光通信方式
JPH1146038A (ja) * 1997-05-29 1999-02-16 Nichia Chem Ind Ltd 窒化物半導体レーザ素子及びその製造方法
JP2000164929A (ja) * 1998-11-26 2000-06-16 Sony Corp 半導体薄膜と半導体素子と半導体装置とこれらの製造方法
JP2003234502A (ja) * 2002-02-07 2003-08-22 Sanyo Electric Co Ltd 半導体の形成方法および半導体素子
JP2010067948A (ja) * 2008-08-12 2010-03-25 Heiji Niiyama 発光装置
US20100277887A1 (en) * 2009-05-01 2010-11-04 National Taiwan University Of Science & Technology Polarized white light emitting diode
JP2012114263A (ja) * 2010-11-25 2012-06-14 Pawdec:Kk 半導体素子およびその製造方法
US10381507B2 (en) 2015-03-16 2019-08-13 Plessey Semiconductors Limited Light emitting diode chip and a method for the manufacture of a light emitting diode chip
WO2018190030A1 (ja) * 2017-04-14 2018-10-18 ソニー株式会社 発光素子および発光装置

Also Published As

Publication number Publication date
CN117678081A (zh) 2024-03-08
JPWO2023002929A1 (ja) 2023-01-26
KR20240021984A (ko) 2024-02-19
TW202310441A (zh) 2023-03-01
EP4376105A1 (en) 2024-05-29

Similar Documents

Publication Publication Date Title
TWI425558B (zh) 形成電路結構的方法
US9911894B2 (en) Nitride-based III-V group compound semiconductor
JP5270088B2 (ja) 垂直型発光素子及びその製造方法
KR100989564B1 (ko) 반도체 발광소자와 그 제조방법, 집적형 반도체 발광장치와 그 제조방법, 화상 표시장치와 그 제조방법, 및 조명 장치와 그 제조방법
US8853671B2 (en) Nanorod light emitting device and method of manufacturing the same
JP2006352084A (ja) 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法ならびに光源セルユニットならびに発光ダイオードバックライトならびに発光ダイオードディスプレイならびに電子機器
JP2002237618A (ja) 表示装置およびその製造方法
JP2009135466A (ja) 半導体発光素子およびその製造方法
JP7448994B2 (ja) 垂直共振器型面発光レーザのための共振空洞および分布ブラッグ反射器鏡をエピタキシャル側方過成長領域のウイング上に製作する方法
JP2008091608A (ja) 発光ダイオードおよびその製造方法ならびに光源セルユニットならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
KR20170108623A (ko) 발광소자 및 이를 포함하는 표시장치
US20240072198A1 (en) Semiconductor substrate, semiconductor device, and electronic device
JP2014036231A (ja) 半導体素子の製造方法
WO2022181686A1 (ja) 半導体基板並びにその製造方法および製造装置、テンプレート基板
KR20170139355A (ko) 발광소자 및 이를 포함하는 표시장치
JP2013055170A (ja) 自発光ディスプレイおよび自発光ディスプレイの製造方法
TW202127683A (zh) 發光二極體及發光二極體陣列
WO2023002929A1 (ja) 発光デバイス、表示デバイス、電子機器、並びに発光デバイスの製造方法および製造装置
TW201842687A (zh) 半導體裝置
CN116762174A (zh) 显示装置
WO2022264954A1 (ja) 半導体デバイス、半導体デバイスの製造方法および製造装置、並びに電子機器
WO2023027086A1 (ja) 半導体デバイスの製造方法および製造装置
US20240145626A1 (en) Semiconductor structures
WO2022255252A1 (ja) 半導体デバイス、半導体デバイスの製造方法および製造装置、並びに電子機器
US20220238595A1 (en) Light Emitting Apparatus, Method For Manufacturing Light Emitting Apparatus, And Projector

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22845863

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202280050232.0

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 20247002082

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1020247002082

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2023536726

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2022845863

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2022845863

Country of ref document: EP

Effective date: 20240221