TW202310441A - 發光裝置、顯示裝置、電子機器及發光裝置之製造方法、以及製造裝置 - Google Patents

發光裝置、顯示裝置、電子機器及發光裝置之製造方法、以及製造裝置 Download PDF

Info

Publication number
TW202310441A
TW202310441A TW111126871A TW111126871A TW202310441A TW 202310441 A TW202310441 A TW 202310441A TW 111126871 A TW111126871 A TW 111126871A TW 111126871 A TW111126871 A TW 111126871A TW 202310441 A TW202310441 A TW 202310441A
Authority
TW
Taiwan
Prior art keywords
light
emitting device
hole
substrate
electrode
Prior art date
Application number
TW111126871A
Other languages
English (en)
Other versions
TWI854258B (zh
Inventor
神川剛
谷口祐基
村川賢太郎
川口佳伸
正木克明
林雄一郎
Original Assignee
日商京瓷股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商京瓷股份有限公司 filed Critical 日商京瓷股份有限公司
Publication of TW202310441A publication Critical patent/TW202310441A/zh
Application granted granted Critical
Publication of TWI854258B publication Critical patent/TWI854258B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本發明具備：半導體基板，其具備主基板、位於較主基板更上方且包含遮罩部及開口部之遮罩、以及位於較遮罩更上方之基底半導體部；及化合物半導體部，其位於較半導體基板更上方且具有第1發光部；半導體基板包含於厚度方向上貫通主基板，並且於第1發光部之下方與第1發光部重疊之第1孔。

Description

發光裝置、顯示裝置、電子機器及發光裝置之製造方法、以及製造裝置
本發明係關於一種發光裝置等。
例如於專利文獻1中，揭示有一種於基板上形成複數個LED(Light Emitting Diode，發光二極體)之方法。 [先前技術文獻] [專利文獻]
[專利文獻1]美國專利：US 10,381,507 B2
[發明所欲解決之問題]
對於包含發光元件之基板(發光裝置)，期望提高其發光效率。 [解決問題之技術手段]
本發明之發光裝置具備：半導體基板，其具備主基板、位於較上述主基板更上方且包含遮罩部及開口部之遮罩、以及位於較上述遮罩更上方之基底半導體部；及化合物半導體部，其位於較上述半導體基板更上方且具有第1發光部；上述半導體基板包含於厚度方向上貫通上述主基板，並且於上述第1發光部之下方與上述第1發光部重疊之第1孔。 [發明之效果]
藉由上述構成，可提高第1發光部之發光效率。
[發光裝置] 圖1係表示本實施方式之發光裝置之構成之剖視圖。如圖1所示，本實施方式之發光裝置30具備：半導體基板10，其具備主基板1、位於較主基板1更上方且包含遮罩部5及開口部K1之遮罩6、以及位於較遮罩6更上方之基底半導體部8；化合物半導體部9，其位於較半導體基板10更上方且具有第1發光部L1。半導體基板10具有主基板1(例如塊狀結晶之自立基板)及半導體部(例如半導體層)即可，主基板1可為半導體，亦可為非半導體。於發光裝置30中，將從主基板1(例如塊狀結晶之自立基板)至基底半導體部8之朝向設為上方向(因此，有時與鉛直方向之上方向、或圖式中之上方向不同)。遮罩6亦可為包含遮罩部5及開口部K1之遮罩圖案。開口部K1係不存在遮罩部5之區域，開口部K1可不由遮罩部5包圍。
半導體基板10包含於厚度方向上貫通主基板1，並且於第1發光部L1之下方與第1發光部L1重疊之第1孔H1。換言之，第1孔H1於俯視(從主基板1之法線方向進行視認)下與第1發光部L1重疊。所謂於俯視下2個構成要素重疊，意指從主基板1之法線方向進行視認(包括透視性視認)時，一構成要素之至少一部分重疊於另一構成要素。2個構成要素亦可(例如於上下方向)分離而重疊。可於化合物半導體部9之上方設置第1電極E1。第1孔H1於主基板1之背面1U(下表面)具有成為光出射面之開口KR。
於發光裝置30中，即便於主基板1與基底半導體部8之晶格常數不同之情形時，於遮罩部5上基底半導體部8及化合物半導體部9之穿透差排(缺陷)亦會減少，因此可提高化合物半導體部9中包含之第1發光部L1之發光效率(例如光量相對於來自第1電極E1之電荷注入量之比)。穿透差排係從基底半導體部8延伸至化合物半導體部9之差排(缺陷)，會妨礙電荷移動，導致發熱。
發光裝置30包含主基板1，因此具有剛性。又，藉由將第1波長轉換層J1設置於第1孔H1內，可從開口KR出射具有較第1發光部L1中產生之光更長之波長(例如可見光區域)之光。
基底半導體部8及化合物半導體部9例如包含氮化物半導體。氮化物半導體例如可表示為AlxGayInzN(0≦x≦1；0≦y≦1；0≦z≦1；x＋y＋z＝1)，作為具體例，可例舉：GaN系半導體、AlN(氮化鋁)、InAlN(氮化銦鋁)及InN(氮化銦)。GaN系半導體係包含鎵原子(Ga)及氮原子(N)之半導體，作為典型例，可例舉：GaN、AlGaN、AlGaInN及InGaN。基底半導體部8可為摻雜型(例如包含供體之n型)或非摻雜型。
包含氮化物半導體之基底半導體部8可藉由ELO(Epitaxial Lateral Overgrowth，磊晶橫向生長)法形成，但亦可為其他方法，只要為可實現低缺陷之方法即可。於ELO法中，例如使用晶格常數與基底半導體部8不同之異質基板作為主基板1，基底部4使用氮化物半導體，遮罩部5使用無機化合物膜，於開口部K1使基底部4露出，藉此可使基底半導體部8於遮罩部5上沿橫向(Y方向)生長。
以下，有時將主基板1及基底部4統稱為基底基板，將主基板1、基底部4及遮罩6統稱為模板基板7。又，有時將藉由ELO法形成之基底半導體部稱為ELO半導體層。
於使用ELO法形成基底半導體部8之情形時，亦可使用包含主基板1及主基板1上之遮罩6之模板基板7。模板基板7可具有與遮罩部5對應之生長抑制區域(例如抑制Z方向上之結晶生長之區域)、及與開口部K1對應之晶種區域。例如，亦可於主基板1上形成生長抑制區域及晶種區域，使用ELO法於生長抑制區域及晶種區域上形成基底半導體部8。
[發光裝置之製造] 圖2係表示本實施方式之發光裝置之製造方法之一例的流程圖。於圖2之發光裝置之製造方法中，在準備模板基板(ELO生長用基板)7之步驟之後，進行使用ELO法形成基底半導體部8之步驟，得到半導體基板10。其次，進行形成化合物半導體部9之步驟，其後，進行從主基板1之背面1U對主基板1進行蝕刻而形成第1孔H1之步驟。
圖3係表示本實施方式之發光裝置之製造裝置之一例的方塊圖。圖3之發光裝置之製造裝置70具備：半導體形成部72，其於模板基板7上形成基底半導體部8及化合物半導體部9；基板加工部73，其從主基板1之背面1U對主基板1進行蝕刻；及控制部74，其對半導體形成部72及基板加工部73進行控制。
半導體形成部72可包含MOCVD(Metal Organic Chemical Vapor Deposition，有機金屬化學氣相沈積)裝置，控制部74可包含處理器及記憶體。控制部74例如可構成為藉由執行儲存於內建記憶體、能夠通信之通信裝置、或能夠訪問之網路上之程式來控制半導體形成部72及基板加工部73。上述程式及儲存有上述程式之記錄媒體等亦包含於本實施方式中。
[顯示裝置] 圖4係表示本實施方式之顯示裝置之構成之剖視圖。如圖4所示，顯示裝置50具備：發光裝置30；及驅動基板TK，其配置於發光裝置30中之主基板1之相反側，並且與第1電極E1電性連接。藉由驅動基板TK中所包含之像素電路來控制第1發光部L1之發光強度(後述)。驅動基板TK可為於玻璃基板上或樹脂基板上形成有包含複數個電晶體之像素電路之構成，亦可為於矽基板上形成有包含複數個電晶體之像素電路之構成。又，像素電路亦可包括CMOS(Complementary Metal Oxide Semiconductor，互補金氧半導體)電路。
[實施例1] (整體構成) 圖5係實施例1之發光裝置之沿X方向之剖視圖。圖6係實施例1之發光裝置之沿Y方向之剖視圖。圖7係實施例1之發光裝置之俯視圖。如圖5、圖6及圖7所示，實施例1之發光裝置30具備：半導體基板10、位於半導體基板10上之化合物半導體部9、以及第1及第2電極E1、E2。半導體基板10具有：主基板1、位於主基板1上之基底部4、位於基底部4上且包含遮罩部5及開口部K1、K2之遮罩6、及位於遮罩6上之基底半導體部8。化合物半導體部9具有第1發光部L1。第1電極E1位於化合物半導體部9之上方，第2電極E2位於基底半導體部8之上方。基底半導體部8及化合物半導體部9包含氮化物半導體(例如GaN系半導體)。X方向係基底半導體部8之＜11-20＞方向(a軸方向)，Y方向係基底半導體部8之＜1-100＞方向(m軸方向)，Z方向係基底半導體部8之＜0001＞方向(c軸方向)。換言之，X方向係氮化物半導體(例如GaN系半導體)之晶體結構中之＜11-20＞方向，Y方向係氮化物半導體(例如GaN系半導體)之晶體結構中之＜1-100＞方向，Z方向係氮化物半導體(例如GaN系半導體)之晶體結構中之＜0001＞方向。有時將位於遮罩6下方之構成(例如主基板1及基底部4)稱為基底基板UK。又，有時亦將基底基板及遮罩6統稱為模板基板7。基底部4亦可為基底層。遮罩6亦可為遮罩層。基底半導體部8亦可為基底半導體層。化合物半導體部9亦可為化合物半導體層或裝置層。
主基板1係晶格常數與基底半導體部8不同之異質基板。主基板1可為遮光基板，例如矽基板。主基板1貫通下表面與上表面之間，並且包含於俯視下重疊於第1發光部L1之第1孔H1。第1孔H1可為朝著基底半導體部8側變得尖細之錐形。
於第1孔H1內設置有發出具有比受光波長更長之波長之光之第1波長轉換層J1。第1波長轉換層J1例如藉由光致發光作用將從第1發光部L1接收之光(例如紫外光)轉換為可見光。轉換而成之可見光通過第1孔H1出射至外部。第1波長轉換層J1可包含螢光體及磷光體中之至少一者。第1孔H1於主基板1之背面(下表面)1U具有成為可見光之發光面之開口KR。開口KR之形狀為矩形(參照圖7)、菱形、圓形、橢圓形等，但並不限定於此。於實施例1中，第1孔H1之底部之至少一部分包含於基底部4中。如圖5所示，亦可為第1孔H1之整個底部位於基底部4內。
基底半導體部8包含位於開口部K1上之第1部分HD、及位於遮罩部5上且貫穿差排密度小於第1部分HD之第2部分SD(低缺陷部)，第2部分SD於俯視下與第1發光部L1重疊。第2部分SD之貫穿差排密度例如為5×10 6/cm 2以下。藉此，可提高第1發光部L1之發光效率。穿透差排係沿基底半導體部8之厚度方向延伸，並到達其表層者。
於實施例1中，第1及第2電極E1、E2排列於Y方向上。第1電極E1例如為陽極(p電極)，第2電極E2例如為陰極(n電極)。第1電極E1於俯視下與第1發光部L1重疊。藉此，第1電極E1與第1發光部L1之間之電流路徑縮短。第1及第2電極E1、E2具有光反射性。藉此，從第1發光部L1射向第1電極E1之光被反射至主基板1側，因此可提高光之利用效率。
發光裝置30包含連接於第1電極E1之第1焊墊P1、及連接於第2電極E2之第2焊墊P2。於俯視下，第2焊墊P2之至少一部分不與第1孔H1重疊。因此，於接合驅動基板TK與發光裝置30時，按壓第2焊墊P2對化合物半導體部9及基底半導體部8造成之影響(例如基底半導體部8內部之龜裂等缺陷之產生)得以降低。又，由於第1及第2焊墊P1、P2之上表面之位置一致，故可容易地安裝至驅動基板TK上(參照圖4)。第1及第2電極E1、E2可為不與基底半導體部8接觸，並且絕緣膜DF位於第1及第2電極E1、E2與基底半導體部8之間之構成。絕緣膜DF可為透明者。
於圖6中，第2電極E2與基底半導體部8相接。若第2電極E2為陰極，則基底半導體部8可由n型半導體構成。第2電極E2可具有凹部EH，並且可於凹部EH設置有絕緣層DL。藉由於凹部EH設置絕緣層DL，可使第2焊墊P2之上表面平坦化。以第1電極E1與第2電極E2為一組，可於在Y方向上相鄰之兩組間隙中設置遮光層QY。遮光層QY之一部分可位於基底半導體部8內。遮光層QY可為光吸收性，亦可具有低於基底半導體部8之折射率。
化合物半導體部9具有第2發光部L2及第3發光部L3，主基板1包含：第2孔H2，其係厚度方向(Z方向)之貫通孔且於俯視下與第2發光部L2重疊；及第3孔H3，其係厚度方向之貫通孔且於俯視下與第3發光部L3重疊。
第1～第3發光部L1～L3排列於X方向上，第1～第3孔H1～H3亦排列於X方向上。第1～第3發光部L1～L3各自之發光峰值波長可處於430～640[nm]之波長區域(可見光區域)內。發光裝置30具備第3電極E3及第4電極E4，於俯視下第3電極E3與第2發光部L2重疊，第1及第3電極E1、E3排列於X方向上。第3及第4電極E3、E4排列於Y方向上，第2及第4電極E2、E4排列於X方向上。
發光裝置30包含於俯視下位於第1與第2發光部L1、L2之間隙內之第1阻隔壁部QF。第1阻隔壁部QF具有遮光性(例如吸收第1及第2發光部L1、L2之發光波長之光之特性)，並且於俯視下與遮罩6之開口部K1重疊。第1阻隔壁部(遮光層)QF之折射率可低於基底半導體部8。
發光裝置30包含於俯視下位於第2及第3發光部L2、L3之間隙內之第2阻隔壁部QS。第2阻隔壁部QS具有遮光性(例如吸收第2及第3發光部L2、L3之發光波長之光之特性)，並且於俯視下與遮罩部5之中央重疊。第1及第2阻隔壁部QF、QS係以Y方向為長度方向之形狀。第2阻隔壁部(遮光層)QS之折射率可低於基底半導體部8。
基底半導體部8包含彼此分離之第1區域8F及第2區域8S。第1區域8F於俯視下與開口部K1重疊，第2區域8S於俯視下與開口部K2重疊。第1及第2區域8F、8S分別為長條形狀，於第1及第2區域8F、8S間配置有第2阻隔壁部QS。
第1及第2阻隔壁部QF、QS例如具有減少發光部L1中產生之光入射至孔H1以外之孔(例如孔H2)、或入射至另一發光部(例如發光部L2)之活性層之串擾現象的功能。就該方面而言，第1及第2阻隔壁部QF、QS為透光性較低之膜即可(不僅可為具有吸光性之膜，亦可為具有光反射性之膜)，具體而言，可為Al、Ag、Cu、Cr、Au等金屬膜，亦可為半導體膜、介電體膜、樹脂膜(例如吸光性之黑色光阻)等。
圖8係表示實施例1之發光裝置之另一構成之俯視圖。於圖7中，在Y方向上複數個第1發光部L1呈直線狀排列，但並不限定於此。如圖8所示，亦可為於Y方向上複數個第1發光部L1呈錯位狀配置之構成。複數個第1發光部L1可發出相同顏色之光。於圖8中，在Y方向上開口部K1、K3呈錯位狀配置。圖9係表示實施例1之發光裝置之另一構成之俯視圖。於圖7中第1～第3發光部L1～L3排列於X方向(基底半導體部8之＜11-20＞方向)上，但並不限定於此。如圖9所示，第1～第3發光部L1～L3亦可為排列於Y方向(基底半導體部8之＜1-100＞方向)上之構成。可於排列在Y方向上之第1發光部L1與第2發光部L2之間隙、以及第2發光部L2與第3發光部L3之間隙內設置第3阻隔壁部(遮光層)QT。第3阻隔壁部QT可為光吸收性，亦可具有低於基底半導體部8之低折射率。
(製造方法) 圖10係表示實施例1之發光裝置之製造方法之一例的流程圖。圖11係表示實施例1之發光裝置之製造方法之一例的剖視圖。於圖10及圖11所示之發光裝置之製造方法中，在準備模板基板7之步驟之後，進行使用ELO法形成基底半導體部8之步驟，得到半導體基板10。其次，進行形成化合物半導體部9之步驟，其後，進行形成第1及第2電極E1、E2之步驟，其後，進行形成第1及第2焊墊P1、P2之步驟。其後，進行從主基板1之背面1U對半導體基板10進行蝕刻，並且於半導體基板10上形成貫通主基板1之第1孔H1之步驟。其後，進行於第1孔H1中形成第1波長轉換層J1之步驟。再者，於在主基板1中形成第1孔H1等貫通孔之情形時，例如可藉由濕式蝕刻或乾式蝕刻等方法來形成。更具體而言，例如，可藉由Bosch法來形成貫通孔。又，第2孔H2及第3孔H3等貫通孔亦可藉由上述方法來形成。
圖12係表示實施例1之發光裝置之製造方法之另一例的流程圖。圖13係表示圖12之發光裝置之製造方法之剖視圖。如圖12及圖13所示，亦可於形成第1及第2焊墊P1、P2之步驟之後，進行接合驅動基板TK之步驟，然後對主基板1進行蝕刻。例如於主基板1使用矽基板(通常厚度為300 μm～2.0 mm左右)之情形時，於較厚之矽基板上不容易形成貫通孔，因此可於將驅動基板TK接合至矽基板之相反側後，藉由濕式蝕刻、乾式蝕刻、研磨、CMP(Chemical Mechanical Polishing，化學機械研磨)等方法使矽基板(主基板1)薄板化(例如厚度300 μm以下)，然後形成具有開口KR之貫通孔。
(主基板) 主基板1可使用具有與GaN系半導體不同之晶格常數之異質基板。作為異質基板，可例舉：單晶矽(Si)基板、藍寶石(Al 2O 3)基板、碳化矽(SiC)基板等。主基板1之面方位例如為矽基板之(111)面、藍寶石基板之(0001)面、SiC基板之6H-SiC(0001)面。該等為例示，只要為可藉由ELO法使ELO基底半導體部8生長之主基板及面方位即可。
(基底部) 作為基底部4，可從主基板1側依序設置緩衝部2及晶種部3。緩衝部2亦可為緩衝層。晶種部3亦可為晶種層。緩衝部2例如具有減少主基板1與晶種部3直接接觸而相互熔融之情況之功能。例如，於主基板1使用矽基板、晶種部3使用GaN系半導體之情形時，兩者(主基板與晶種部)彼此熔融，因此例如藉由設置包含AlN層及SiC(碳化矽)層中之至少一者之緩衝部2，來減少熔融。作為緩衝部2之一例之AlN層例如可使用MOCVD裝置形成10 nm左右～5 μm左右之厚度。緩衝部2亦可具有提高晶種部3之結晶性之效果、緩和基底半導體部8之內部應力之(緩和發光裝置30之翹曲)效果中之至少一者。於使用不會與晶種部3彼此熔融之主基板1之情形時，亦可為不設置緩衝部2之構成(即，基底部4由晶種部構成)。又，如圖5所示，並不限定於基底部4於俯視下與整個遮罩部5重疊之構成。由於基底部4只要從遮罩6之開口部K1、K2露出即可，故基底部4可以於俯視下與開口部K1、K2重疊之方式局部地(例如沿Y方向延伸之狹縫狀)形成(後述)。
亦可使用濺鍍裝置(PSD：pulse sputter deposition，脈衝濺射沈積；PLD:pulase laser depodition，脈衝雷射沈積等)成膜出緩衝部2(例如氮化鋁、或碳化矽)及晶種部3(例如GaN系半導體)中之至少一者。當使用濺鍍裝置時，有能夠低溫成膜及大面積成膜、降低成本等優點。
(遮罩) 遮罩6之開口部K1、K2具有使晶種部3露出並使基底半導體部8開始生長之生長開始用孔之功能，遮罩6之遮罩部5具有使基底半導體部8橫向生長之選擇性生長用遮罩之功能。開口部K1、K2係無遮罩部5之部分，開口部K1、K2亦可不由遮罩部5包圍。
作為遮罩6，例如可使用包含氧化矽膜(SiOx)、氮化鈦膜(TiN等)、氮化矽膜(SiNx)、氮氧化矽膜(SiON)、及具有高熔點(例如1000℃以上)之金屬膜中之任一者之單層膜、或包含該等中之至少兩者之積層膜。
例如，使用濺鍍法於基底部4之整個表面上形成厚度為100 nm左右～4 μm左右(較佳為150 nm左右～2 μm左右)之氧化矽膜，於氧化矽膜之整個表面上塗佈抗蝕劑。其後，使用光微影法將抗蝕劑圖案化，形成具有條紋狀之複數個開口部之抗蝕劑。其後，利用氫氟酸(HF)、緩衝氫氟酸(BHF)等濕式蝕刻劑去除氧化矽膜之一部分而形成複數個開口部(包括K1、K2)，藉由有機洗淨去除抗蝕劑，藉此形成遮罩6。作為另一例，亦可使用濺鍍裝置、或PECVD(Plasma Enhanced Chemical Vapor Deposition，電漿增強化學氣相沈積)裝置成膜出氮化矽膜。即便氮化矽膜比氧化矽膜薄，亦能夠耐受基底半導體部8之1000℃左右之成膜溫度。氮化矽膜之膜厚可為20 nm～4 μm左右。
開口部K1、K2係長條形狀(狹縫狀)，並且週期性地排列於ELO基底半導體部8之a軸方向(X方向)。開口部K1、K2之寬度為0.1 μm～20 μm左右。各開口部之寬度越小，從各開口部傳播至ELO基底半導體部8之穿透差排之數量越少。又，可增大第2部分LD。
氧化矽膜可能會在ELO基底半導體部8之成膜過程中微量地分解、蒸發，並被擷取至ELO基底半導體部8中，但氮化矽膜、氮氧化矽膜具有於高溫下不易分解、蒸發之優點。
因此，遮罩6可為氮化矽膜或氮氧化矽膜之單層膜，可為於基底部4上依序形成氧化矽膜及氮化矽膜而成之積層膜，可為於基底部4上依序形成氮化矽膜及氧化矽膜而成之積層體膜，亦可為於基底部上依序形成氮化矽膜、氧化矽膜及氮化矽膜而成之積層膜。
關於遮罩部5之針孔等異常部位，可藉由於成膜後進行有機洗淨等，再次導入成膜裝置而形成同類膜，來消除異常部位。亦可使用一般之氧化矽膜(單層)，並利用此種再成膜方法而形成質量良好之遮罩6。
(模板基板之具體例) 主基板1使用具有(111)面之矽基板，基底部4之緩衝部2為AlN層(30 nm～300 nm左右，例如為150 nm)。基底部4之晶種部3為依序形成有作為第1層之Al 0.6Ga 0.4N層(例如為300 nm)、作為第2層之GaN層(例如為1～2 μm)之疊層。
遮罩6使用依序形成有氧化矽膜(SiO 2)及氮化矽膜(SiN)之積層體。氧化矽膜之厚度例如為0.3 μm，氮化矽膜之厚度例如為70 nm。氧化矽膜及氮化矽膜各自之成膜使用的是電漿輔助化學氣相沈積(CVD)法。
(基底半導體部) 於實施例1中，將基底半導體部8設為GaN層，使用MOCVD裝置於上述模板基板7上進行氮化鎵(GaN)之ELO成膜。作為ELO成膜條件之一例，可採用基板溫度：1120℃、生長壓力：50 kPa、TMG(三甲基鎵)：22 sccm、NH 3：15 slm、V/III＝6000(V族原料之供給量相對於III族原料之供給量之比)。
於該情形時，第1及第2區域8F、8S(基底半導體部8)在露出於開口部K1、K2之晶種部3(作為第2層之GaN層)上選擇性地生長(縱向生長)，繼而於遮罩部5上橫向生長。然後，於在遮罩部5上從其兩側橫向生長之第1及第2區域8F、8S(基底半導體部8)會合之前停止其等之橫向生長。
遮罩部5之寬度(X方向之尺寸)為50 μm，開口部K1、K2之寬度(X方向之尺寸)為5 μm，ELO基底半導體部8之橫寬(X方向之尺寸)為53 μm，第2部分LD之寬度(X方向之尺寸)為24 μm，ELO基底半導體部8之層厚為5 μm。ELO基底半導體部8之縱橫比為53 μm/5 μm＝10.6，實現了非常高之縱橫比。遮罩部5之寬度可根據化合物半導體部9等之規格來設定(例如為10 μm～200 μm左右)。
於實施例1中之ELO基底半導體部8之形成中，橫向成膜速率提高。提高橫向成膜速率之方法如下所述。首先，於從開口部K1、K2露出之晶種部3上形成沿Z方向(c軸方向)生長之縱向生長層，其後，形成沿X方向(a軸方向)生長之縱向生長層。此時，將縱向生長層之厚度設為10 μm以下，較佳為設為5 μm以下，進而較佳為設為3 μm以下，藉此可將橫生長層之厚度抑制得較低，而提高橫向成膜速率。
圖14係表示基底半導體部(ELO半導體層)之橫向生長之一例之剖視圖。如圖14所示，於晶種部3上形成初始生長層SL，其後，理想的是使基底半導體部8A、8B從初始生長層SL橫向生長。初始生長層SL成為基底半導體部8A、8B橫向生長之起點。藉由適當控制ELO成膜條件，能夠控制基底半導體部8A、8B使其沿Z方向(c軸方向)生長或沿X方向(a軸方向)生長。
此處，較佳為於初始生長層SL之邊緣將要覆蓋於遮罩部5之上表面之前(與遮罩部5之側面上端相接之階段)、或剛剛覆蓋於遮罩部5之上表面後之時點，停止初始生長層SL之成膜(即，於該時點將ELO成膜條件從c軸方向成膜條件切換至a軸方向成膜條件)。如此，於初始生長層SL稍微從遮罩部5突出之狀態下進行橫向成膜，能減少基底半導體部8於厚度方向上生長所消耗之材料，而使基底半導體部8A、8B能高速地橫向生長。初始生長層SL例如可形成為0.1 μm以上4.0 μm以下之厚度。
(化合物半導體部及電極) 圖15係表示基底半導體部及化合物半導體部之構成之模式性剖視圖。於實施例1中，在基底半導體部8上成膜出構成LED(發光二極體)之化合物半導體部9。基底半導體部8係摻雜了例如矽等之n型。化合物半導體部9從下層側依序包含活性層34、電子阻斷層35、及p型半導體層36。活性層34係MQW(Multi-Quantum Well，多量子阱)，包含InGaN層及GaN層。第1發光部L1包含於活性層34中。電子阻斷層35例如為AlGaN層。p型半導體層36例如為p型之GaN層。作為陽極之第1電極E1以與p型半導體層36接觸之方式配置，作為陰極之第2電極E2以與基底半導體部8接觸之方式配置。發光元件ED(所謂之微型LED)包含第1電極E1、基底半導體部8、活性層34、電子阻斷層35、p型半導體層36及第2電極E2。亦可於基底半導體部8與活性層34之間設置n型半導體層。
第1電極E1及第2電極E2可為包含Al、Ag、Cr、Pd、Pt、Au、Ni、Ti、V、W、Cu、Zn、Sn及In中之至少1者之單層結構或多層結構，亦可包含合金層。於化合物半導體部9之發光波長比420 nm短之情形時(發光光譜中包含比420 nm短之波長之發光之情形時)，可藉由使第1及第2電極E1、E2中之至少一者包含Ag來提高光反射率。亦可使第1及第2電極E1、E2中之至少一者為化合物半導體部9上之透光性導電膜(ITO(Indium Tin Oxide，氧化銦錫)等)與光反射性金屬膜(Ag、Al、Ti等)之積層結構。
保護層DF具有使第1及第2電極E1、E2電性分離之功能。保護層DF亦可具有對藉由蝕刻等去除化合物半導體部9之一部分而產生之側面、或形成於側面之變質層進行修護之效果。
再者，可利用相同之成膜裝置(例如MOCVD裝置)連續地成膜出基底半導體部8(ELO半導體層)及化合物半導體部9，亦可暫時先將成膜出基底半導體部8後之狀態下之基板從成膜裝置中取出，利用其他裝置成膜出化合物半導體部9。於該情形時，亦可在基底半導體部8上形成成為再生長時之緩衝之n型GaN層(例如厚度為0.1 μm左右～3 μm左右)後，形成化合物半導體部9。
(波長轉換層) 第1～第3波長轉換層J1～J3中可使用包含螢光體及磷光體中之至少一者之材料。例如，第1波長轉換層J1使用將紫外光轉換為藍光之材料，第2波長轉換層J2使用將紫外光轉換為綠光之材料，第3波長轉換層J3使用將紫外光轉換為紅光之材料，藉此從第1孔H1之開口(發光面)KR出射紅光，從第2孔H2之開口(發光面)KG出射綠光，從第3孔H3之開口(發光面)KB出射藍光。第1～第3波長轉換層J1～J3可使用光微影法、噴墨法等形成。
形成於半導體基板10之例如第1孔H1具有作為將第1波長轉換層J1(包含螢光體及磷光體中之至少一者)保持於第1孔H1內之容器之功能。藉由第1孔H1內之第1波長轉換層J1將來自活性層34之光轉換為所需之波長。第1波長轉換層J1之最低膜厚由第1波長轉換層J1中使用之螢光體、磷光體之特性(例如粒形、尺寸、轉換效率)決定。可於基底半導體部8及化合物半導體部9成膜後對主基板1進行研磨，使其變薄，但主基板1之最終厚度最好為大於第1波長轉換層J1之最低膜厚。第2及第3孔H2、H3以及第2及第3波長轉換層J2、J3亦同樣如此。
(顯示裝置) 圖16及圖17係表示實施例1之顯示裝置之構成之剖視圖。圖18係表示實施例1之顯示裝置之構成之方塊圖。如圖16～圖18所示，顯示裝置50具備：發光裝置30；及驅動基板TK，其配置於發光裝置30中之主基板1之相反側，並且與第1及第2焊墊P1、P2電性連接。驅動基板TK具備高電位側電源PH、低電位側電源PL、複數個像素電路XC、第1及第2驅動電路D1、D2以及控制電路DC。像素電路XC例如包含導電墊PK、寫入電晶體WT、驅動電晶體DT、及電容(電容器)CP，利用驅動電晶體DT來控制第1發光部L1之發光強度(發光元件ED之電流值)。
於將發光裝置30安裝於驅動基板TK之狀態下，驅動基板TK之高電位側電源PH經由驅動電晶體DT之通道連接於導電墊PK，導電墊PK經由第1焊墊P1連接於第1電極E1(陽極)，驅動基板TK之低電位側電源PL經由第2焊墊P2連接於第2電極E2(陰極)。
於像素電路XC中，在第1驅動器D1(掃描驅動器)選擇掃描線GL之期間，來自連接於第2驅動器D2(資料驅動器)之資料線YL之顯示電壓(與階度資料DT對應之電壓)經由寫入電晶體WT被寫入電容CP中，與該顯示電壓對應之電流經過驅動電晶體DT之通道、導電墊PK、第1焊墊P1、第1電極E1及活性層34流入第2電極E2，藉此，活性層34之第1發光部L1以與階度資料DT(輸入控制電路DC之影像資料)對應之強度發光。由於來自第1發光部L1之光(例如紫外光)於第1波長轉換層J1被轉換為可見光，故結果可得到具有與階度資料DT對應之強度之可見光(例如紅光)。第2及第3發光部L2、L3亦同樣如此。
驅動基板TK亦可包含矽基板，像素電路XC可形成於矽基板上。於該情形時，各電晶體(DT、WT等)之通道亦可包含矽(例如非晶矽、多晶矽)。
圖19係表示驅動基板之一例之剖視圖。如圖19所示，驅動基板TK之像素電路XC亦可具備形成於基板24上之包含n通道MOS電晶體25及p通道MOS電晶體26之CMOS電路27。
發光裝置30之主基板1與驅動基板TK之基板24之材料可相同。例如，發光裝置30及驅動基板TK分別使用矽基板(即，主基板1與驅動基板TK之基板24之熱膨脹係數相同)之情形時，發光裝置30對於驅動基板TK之接合精度(鍵合精度)提高，良率提高。又，亦能夠將發光面(顯示面)較大之發光裝置30與驅動基板TK接合。
於實施例1之顯示裝置50中，可將第1孔H1之開口KR設為紅色子像素之發光面，將第2孔H2之開口KG設為綠色子像素之發光面，將第3孔H3之開口KB設為藍色子像素之發光面，由這3個子像素構成1個像素。作為一例，若將第1區域8F(基底半導體部8)之橫寬設為53 μm左右，將X方向之子像素間距設為28 μm左右，將Y方向之子像素間距設為84 μm左右，則可形成每英吋之像素數(PPI)為900左右之顯示裝置(微型LED顯示器)。
根據實施例1，即便主基板1使用異質基板，亦可提高例如位於第1孔H1形成區域之上方之第1發光部L1之結晶性，並且提高第1發光部L1之發光效率。進而，藉由於作為生長用基板之主基板1形成例如第1孔H1之一部分，可使第1孔H1作為用以保持第1波長轉換層J1之容器發揮功能，並且可使透光性較低之主基板1(例如矽基板)作為用以緩和串擾現象(相鄰發光部間之光干涉)之光遮蔽結構發揮功能。藉此，第1發光部L1中產生之光之提取結構得以簡化，提取效率亦得到提高。
[實施例2] 圖20係實施例2之發光裝置之沿X方向之剖視圖。圖21係實施例2之發光裝置之沿Y方向之剖視圖。圖22係實施例2之發光裝置之俯視圖。於實施例2之發光裝置30中，第1孔H1之底部之至少一部分包含於基底部4中，於第1孔H1內設置有與第1孔H1之底部相接之透明樹脂層TL、及第1波長轉換層J1。透明樹脂層TL與第1波長轉換層J1接觸，透明樹脂層TL與第1波長轉換層J1之接觸面位於主基板1內。透明樹脂層TL可使用折射率小於基底部4之材料。第2及第3孔H2、H3亦同樣如此。如此，能抑制傳播至基底部4內之光(雜散光)入射至第1～第3波長轉換層J1～J3中。
於實施例2中，如圖21及圖22所示，於俯視下第1焊墊P1之至少一部分不與第1孔H1重疊。如此，能減少按壓第1焊墊P1對化合物半導體部9及基底半導體部8造成之影響。又，第1焊墊P1之至少一部分不與第1發光部L1重疊。如此，能減少按壓第1焊墊P1對化合物半導體部9之第1發光部L1造成之影響。第1焊墊P1可為不與基底半導體部8接觸，並且絕緣膜DF位於第1焊墊P1與基底半導體部8之間之構成。如此，可防止形成短路路徑。絕緣膜DF可為透明者。
圖23及圖24係表示實施例2之發光裝置之另一構成之剖視圖。於圖23之發光裝置30中，第1孔H1之底部之至少一部分包含於遮罩6中。如此，能抑制傳播至基底部4內之光(雜散光)入射至第1～第3波長轉換層J1～J3中。
於圖24之發光裝置30中，第1孔H1貫通遮罩6，第1孔H1之底部之至少一部分包含於基底半導體部8中。再者，第1孔H1之底部亦可為基底半導體部8之下表面。透明樹脂層TL可使用折射率小於遮罩6之材料。如此，能抑制傳播至遮罩6內之光(雜散光)入射至第1～第3波長轉換層J1～J3中。又，例如，於從第1發光部L1至孔H1之底部之光路中折射率沒有變化。因此，來自第1發光部L1之出射光於該光路中不易反射或散射，而有效率地到達孔H1，因此可提高光提取效率。
圖25係表示實施例2之發光裝置之另一構成之剖視圖。於圖20等中，第1阻隔壁部QF之底面位於基底半導體部8中，第2阻隔壁部QS之底面位於遮罩部5之上表面，但並不限定於此。如圖25所示，具有遮光性之第1及第2阻隔壁部QF、QS亦可為貫通遮罩6及基底部4而到達主基板1之上表面之構成。
圖26係表示實施例2之發光裝置之另一構成之剖視圖。於圖20等中，第1及第2阻隔壁部QF、QS具有遮光性，但並不限定於此。如圖26所示，第1及第2阻隔壁部QF、QS亦可為包含對各發光部之發光波長之折射率小於基底半導體部8之透光性材料。如此，以超過臨界角之角度入射至第1及第2阻隔壁部QF、QS之光被全反射，因此能抑制光傳播至基底半導體部8內(雜散光)。
圖27係表示實施例2之發光裝置之另一構成之剖視圖。於圖20等中，設置了第1～第3波長轉換層J1～J3，但並不限定於此。例如，如圖27所示，亦可為以下構成：將第1～第3發光部L1～L3中之發光波長設為藍色區域，於第3孔H3中不設置波長轉換層，使來自第3發光部L3之藍光從第3孔H3出射。再者，亦可於第3孔H3中設置透明樹脂層TL。
圖28係表示實施例2之發光裝置之另一構成之剖視圖。如圖28所示，可設置於俯視下與第2發光部L2重疊之第3電極E3(光反射電極)，並且使第1電極E1(光反射電極)與第1波長轉換層J1之距離大於第3電極E3與第2波長轉換層J2之距離。於該情形時，可使第1孔H1之透明樹脂層TL比第2孔H2之透明樹脂層TL厚，亦可使第1孔H1之深度＜第2孔H2之深度。
又，亦可設置於俯視下與第3發光部L3重疊之第5電極E5(光反射電極)，並且使第3電極E3與第2波長轉換層J2之距離大於第5電極E5與第3波長轉換層J3之距離。如此，於第1波長轉換層J1之發光波長＞第2波長轉換層J2之發光波長＞第3波長轉換層J3之發光波長之情形時，可獲得光學共振效應。
圖29係表示實施例2之發光裝置之另一構成之剖視圖。如圖29所示，亦可於第1孔H1內設置位於較第1波長轉換J1更靠近光出射面側之光學層CL。光學層CL可具有光擴散功能及偏光功能中之至少一者。例如，藉由使光學層CL具有光擴散功能，視角特性得到改善(視角引起之亮度變化變小)。又，藉由使光學層CL具有偏光功能(例如圓偏振光功能)，能減少外界光之影響。
圖30係表示實施例2之發光裝置之另一構成之剖視圖。如圖30所示，於第1孔H1中，可在位於較第1波長轉換J1更靠近光出射面側之孔壁設置例如光反射膜LF(例如金屬膜)。如此，可提高光之利用效率。
[實施例3] 圖31係實施例3之發光裝置之沿X方向之剖視圖。圖32係實施例3之發光裝置之沿Y方向之剖視圖。圖33係實施例3之發光裝置之俯視圖。如圖31～圖33所示，第1及第2發光部L1、L2於X方向上相鄰，第1電極E1係於俯視下與第1發光部L1重疊之陽極(p電極)，第2電極E2係與第1電極E1於X方向上相鄰之陰極(n電極)，第3電極E3係於俯視下與第2發光部L2重疊之陽極，第4電極E4係與第3電極E3於X方向上相鄰之陰極。於實施例3中，第1電極E1、第2電極E2、第3電極E3及第4電極E4依序排列於X方向、即包含GaN系半導體之基底半導體部8之＜11-20＞方向上，且陽極於X方向上彼此不相鄰。
於俯視下，第1電極E1與基底半導體部8之第2部分SD(位於遮罩部5上之部分)重疊，連接於第1電極E1之第1焊墊P1之至少一部分不與第1孔H1重疊。
於俯視下，遮罩6之開口部K1位於第1與第2發光部L1、L2之間，第1阻隔壁部QF位於不與開口部K1重疊之位置，沿X方向延伸之第3阻隔壁部QT位於在Y方向上相鄰之第1發光部L1之間。第3阻隔壁部QT可具有遮光性，亦可具有低於基底半導體部8之折射率。
圖34及圖35係表示實施例3之發光裝置之另一構成之剖視圖。於圖34中，第1電極E1、第2電極E2、第4電極E4及第3電極E3依序排列於X方向上，且陰極彼此於X方向上相鄰。於圖35中，第2電極E2、第1電極E1、第3電極E3及第4電極E4於X方向上依序排列，陽極彼此於X方向上相鄰。
圖36係表示實施例3之發光裝置之另一構成之剖視圖。圖37係表示實施例3之發光裝置之另一構成之俯視圖。如圖36及圖37所示，可將作為陰極之第2電極E2設置為於俯視下與遮罩6之開口部K1重疊。第1發光部L1於俯視下與第2部分LD重疊，第1電極E1於俯視下與第1發光部L1重疊。
於圖36及圖37中，第1及第2電極E1、E2排列於X方向上。第1及第2電極E1、E2具有光反射性。又，於俯視下，第1焊墊P1之至少一部分不與第1孔H1重疊，第2焊墊P2之至少一部分不與第1孔H1重疊。
[實施例4] 圖38及圖39係表示實施例4之發光裝置之另一構成之剖視圖。於圖38中，以於俯視下與遮罩6之開口部K1重疊之方式局部地設置基底部4。例如形成與開口部K1重疊之圖案化形狀，例如沿Y方向延伸之狹縫狀。第1孔H1之底部包含於基底半導體部8中。藉由局部地設置基底部4，能減少發光裝置30之翹曲，而提高與驅動基板TK之接合精度。可為主基板1為矽基板，局部之基底部4包含緩衝部(例如包含AlN及SiC中之至少一者)、及晶種部(GaN系半導體)，亦可為主基板1為矽基板，局部之基底部4包含晶種部(例如AlN，6H-SiC)。再者，亦可為如圖39般基底半導體部8之下表面成為第1孔H1之底部之構成。
[實施例5] 圖40係表示實施例5之發光裝置之製造方法之流程圖。圖41係表示實施例5之發光裝置之構成之剖視圖。於實施例1～4中，發光裝置30包含遮罩6，但並不限定於此。如圖40所示，亦可於包含遮罩之半導體基板10上形成化合物半導體部9後去除遮罩。關於遮罩之去除，例如可使用氫氟酸或緩衝氫氟酸等蝕刻劑，藉由濕式蝕刻法等進行去除。圖41之發光裝置30具備：半導體基板10，其具有包含主基板1之基底基板UK、及位於較基底基板UK更上方之基底半導體部8；及化合物半導體部9，其位於較半導體基板10更上方且具有第1發光部L1。半導體基板10不包含遮罩。再者，於本實施方式中，在形成電極前去除遮罩，但亦可於形成電極後，利用抗蝕劑等保護電極，藉由濕式蝕刻法等方法去除遮罩。
基底半導體部8包含與基底基板UK相接之連接區域8C、及與基底基板UK相離之非連接區域(非接觸區域)8D。半導體基板10具有於厚度方向(Z方向)上貫通主基板1，並且於第1發光部L1之下方於俯視下與第1發光部L1重疊之第1孔H1。第1發光部L1於非連接區域8D之上方於俯視下與非連接區域8D重疊。
基底半導體部8包含第1部分HD、及沿厚度方向(Z方向)延伸之差排之密度小於第1部分HD之第2部分SD。第1發光部L1於第2部分SD之上方於俯視下與第2部分SD重疊。
圖42係表示實施例5之發光裝置之另一製造方法之流程圖。圖43係表示實施例5之發光裝置之另一構成之剖視圖。於圖42中，在包含遮罩之半導體基板10上形成化合物半導體部9，形成第1電極E1及第1焊墊P1，形成貫通主基板1之第1孔H1，其後藉由蝕刻等去除半導體基板10之遮罩。其後，於第1孔H1中形成第1波長轉換層J1。於圖43之發光裝置30中，透明樹脂層TL之一部分配置於因去除遮罩而形成之中空部TS，基底半導體部8之下表面與透明樹脂層TL及中空部TS相接，基底基板UK之基底部4與中空部TS相接。於第1孔H1內設置有透明樹脂層TL之剩餘部分及第1波長轉換層J1。第1發光部L1於非連接區域8D之上方於俯視下與非連接區域8D重疊，第1發光部L1於第2部分SD之上方於俯視下與第2部分SD重疊。
圖44係表示實施例5之發光裝置之另一構成之剖視圖。於圖44之發光裝置30中，基底部4局部配置為狹縫狀，例如，第1孔H1之底部位於基底半導體部8之下表面。於該情形時，於半導體基板10上形成到達基底半導體部8之下表面之第1孔H1後，藉由蝕刻等去除遮罩6，藉此露出基底半導體部8之底部。第1發光部L1於非連接區域8D之上方於俯視下與非連接區域8D重疊，第1發光部L1於第2部分SD之上方於俯視下與第2部分SD重疊。於該情形時，不需要去除基底部4之步驟，因此製程縮短。又，從第1發光部L1至第1孔H1之底部之(Z方向上之)距離變短，因此提高了來自第1孔H1之光之提取效率。
[實施例6] 於實施例1～5中，可將基底半導體部8設為GaN層，但並不限定於此。亦可將實施例1～5之基底半導體部8設為作為GaN系半導體層之InGaN層。InGaN層之橫向成膜例如在低於1000℃之低溫下進行。其原因在於銦之蒸氣壓於高溫下會增高，無法有效地被擷取至膜中。藉由使成膜溫度成為低溫，有減少遮罩部5與InGaN層之相互反應之效果。又，InGaN層亦具有與遮罩部5之反應性低於GaN層與遮罩部5之反應性之效果。當銦以1%以上之In組成水準被擷取至InGaN層中時，與遮罩部5之反應性會進一步降低，因此較理想。作為鎵原料氣體，較佳為使用三乙基鎵(TEG)。
[實施例7] 圖45係表示實施例7之顯示裝置之模式性俯視圖。如圖45所示，亦可於驅動基板TK上並排安裝複數個實施例1～6之發光裝置30，作為顯示裝置50。亦可將複數個發光裝置30排列成矩陣狀。驅動基板TK中亦可包含第1及第2驅動電路D1、D2及控制該等之控制電路DC(參照圖18)。如此，可良率較高地製造大型顯示裝置。
[實施例8] 圖46係表示實施例8之電子機器之構成之模式圖。圖46之電子機器90包含：包含實施例1～6之發光裝置30之顯示裝置50、及包含處理器之控制部80。作為電子機器90，可例舉通信裝置、資訊處理裝置、醫療設備、電動汽車(EV)、監視器、電視等。
上述實施方式及實施例之記載之目的在於例示及說明，並不在於進行限定。業者知曉，基於該等例示及說明，能夠實現多種變化方式。
[附記事項] 以上，基於各圖式及實施例對本申請之發明進行了說明。但是，本申請之發明並不限定於上述各實施方式。即，本申請之發明能夠於本申請中所示之範圍內進行各種變更，將不同之實施方式中分別揭示之技術手段適當組合所得之實施方式亦包括於本申請之發明之技術範圍內。即，應注意，業者可容易地基於本申請進行各種變化或修正。又，應注意，該等變化或修正包括於本申請之範圍內。
1:主基板 1U:主基板1之背面 2:緩衝部 3:晶種部 4:基底部 5:遮罩部 6:遮罩 7:模板基板 8:基底半導體部 8A,8B:基底半導體部 8C:連接區域 8D:非連接區域 8F:第1區域 8S:第2區域 9:化合物半導體部 10:半導體基板 24:基板 25:n通道MOS電晶體 26:p通道MOS電晶體 27:CMOS電路 30:發光裝置 34:活性層 35:電子阻斷層 36:p型半導體層 50:顯示裝置 70:製造裝置 72:半導體形成部 73:基板加工部 74:控制部 80:控制部 90:電子機器 CL:光學層 CP:電容 D1:第1驅動器 D2:第2驅動器 DC:控制電路 DF:絕緣膜 DL:絕緣層 DT:驅動電晶體 E1:第1電極 E2:第2電極 E3:第3電極 E4:第4電極 E5:第5電極 ED:發光元件 EH:凹部 GL:掃描線 H1:第1孔 H2:第2孔 H3:第3孔 HD:第1部分 J1:第1波長轉換層 J2:第2波長轉換層 J3:第3波長轉換層 K1,K2:開口部 KB:開口 KG:開口 KR:開口 L1:第1發光部 L2:第2發光部 L3:第3發光部 P1:第1焊墊 P2:第2焊墊 PK:導電墊 PL:低電位側電源 QF:第1阻隔壁部 QS:第2阻隔壁部 QT:第3阻隔壁部 QY:遮光層 SD:第2部分 SL:初始生長層 TK:驅動基板 UK:基底基板 WT:寫入電晶體 XC:像素電路 YL:資料線
圖1係表示本實施方式之發光裝置之構成之剖視圖。 圖2係表示本實施方式之發光裝置之製造方法之一例的流程圖。 圖3係表示本實施方式之發光裝置之製造裝置之一例的方塊圖。 圖4係表示本實施方式之顯示裝置之構成之剖視圖。 圖5係表示實施例1之發光裝置之沿X方向之剖視圖。 圖6係表示實施例1之發光裝置之沿Y方向之剖視圖。 圖7係實施例1之發光裝置之俯視圖。 圖8係表示實施例1之發光裝置之另一構成之俯視圖。 圖9係表示實施例1之發光裝置之另一構成之俯視圖。 圖10係表示實施例1之發光裝置之製造方法之一例的流程圖。 圖11係表示實施例1之發光裝置之製造方法之一例的剖視圖。 圖12係表示實施例1之發光裝置之製造方法之另一例的流程圖。 圖13係表示圖12之發光裝置之製造方法之剖視圖。 圖14係表示基底半導體部之橫向生長之一例之剖視圖。 圖15係表示基底半導體部及化合物半導體部之構成之模式性剖視圖。 圖16係表示實施例1之顯示裝置之構成之剖視圖。 圖17係表示實施例1之顯示裝置之構成之剖視圖。 圖18係表示實施例1之顯示裝置之構成之方塊圖。 圖19係表示驅動基板之一例之剖視圖。 圖20係實施例2之發光裝置之沿X方向之剖視圖。 圖21係實施例2之發光裝置之沿Y方向之剖視圖。 圖22係實施例2之發光裝置之俯視圖。 圖23係表示實施例2之發光裝置之另一構成之剖視圖。 圖24係表示實施例2之發光裝置之另一構成之剖視圖。 圖25係表示實施例2之發光裝置之另一構成之剖視圖。 圖26係表示實施例2之發光裝置之另一構成之剖視圖。 圖27係表示實施例2之發光裝置之另一構成之剖視圖。 圖28係表示實施例2之發光裝置之另一構成之剖視圖。 圖29係表示實施例2之發光裝置之另一構成之剖視圖。 圖30係表示實施例2之發光裝置之另一構成之剖視圖。 圖31係實施例3之發光裝置之沿X方向之剖視圖。 圖32係實施例3之發光裝置之沿Y方向之剖視圖。 圖33係實施例3之發光裝置之俯視圖。 圖34係表示實施例3之發光裝置之另一構成之剖視圖。 圖35係表示實施例3之發光裝置之另一構成之剖視圖。 圖36係表示實施例3之發光裝置之另一構成之剖視圖。 圖37係表示實施例3之發光裝置之另一構成之俯視圖。 圖38係表示實施例4之發光裝置之另一構成之剖視圖。 圖39係表示實施例4之發光裝置之另一構成之剖視圖。 圖40係表示實施例5之發光裝置之製造方法之流程圖。 圖41係表示實施例5之發光裝置之構成之剖視圖。 圖42係表示實施例5之發光裝置之另一製造方法之流程圖。 圖43係表示實施例5之發光裝置之另一構成之剖視圖。 圖44係表示實施例5之發光裝置之另一構成之剖視圖。 圖45係表示實施例7之顯示裝置之模式性俯視圖。 圖46係表示實施例8之電子機器之構成之模式圖。
1:主基板
1U:主基板1之背面
4:基底部
5:遮罩部
6:遮罩
7:模板基板
8:基底半導體部
9:化合物半導體部
10:半導體基板
30:發光裝置
E1:第1電極
H1:第1孔
J1:第1波長轉換層
K1:開口部
KR:開口
L1:第1發光部

Claims (62)

  1. 一種發光裝置，其具備： 半導體基板，其具備主基板、位於較上述主基板更上方且包含遮罩部及開口部之遮罩、以及位於較上述遮罩更上方之基底半導體部；及 化合物半導體部，其位於較上述半導體基板更上方且具有第1發光部； 上述半導體基板包含於厚度方向上貫通上述主基板，並且於上述第1發光部之下方與上述第1發光部重疊之第1孔。
  2. 如請求項1之發光裝置，其中於俯視下，上述第1發光部與上述遮罩部重疊。
  3. 如請求項1之發光裝置，其中於俯視下，上述第1孔與上述遮罩部重疊。
  4. 如請求項1之發光裝置，其具備配置於上述第1孔且發出具有比受光波長更長之波長之光之第1波長轉換層。
  5. 如請求項1之發光裝置，其具備位於上述主基板上之基底部， 上述第1孔之底部之至少一部分包含於上述基底部中。
  6. 如請求項1之發光裝置，其中上述第1孔之底部之至少一部分包含於上述遮罩中。
  7. 如請求項1之發光裝置，其中上述第1孔貫通上述遮罩，上述第1孔之底部之至少一部分包含於上述基底半導體部中。
  8. 如請求項1之發光裝置，其包含第1電極及第2電極， 於俯視下，上述第1電極重疊於上述第1發光部。
  9. 如請求項8之發光裝置，其中上述第1電極具有光反射性。
  10. 如請求項8之發光裝置，其包含連接於上述第1電極之第1焊墊、及連接於上述第2電極之第2焊墊。
  11. 如請求項10之發光裝置，其中上述第1焊墊之至少一部分不與上述第1孔重疊。
  12. 如請求項10之發光裝置，其中上述第1焊墊之至少一部分不與上述第1發光部重疊。
  13. 如請求項10之發光裝置，其中於俯視下，上述第2焊墊之至少一部分不與上述第1孔重疊。
  14. 如請求項10之發光裝置，其中上述第1焊墊及上述第2焊墊之上表面之位置一致。
  15. 如請求項8之發光裝置，其中於俯視下，上述第2電極與上述遮罩之開口部重疊。
  16. 如請求項8之發光裝置，其中上述第2電極與上述基底半導體部相接。
  17. 如請求項8之發光裝置，其中上述第2電極具有凹部，並且於上述凹部設置有絕緣層。
  18. 如請求項8之發光裝置，其中上述第1電極為陽極，上述第2電極為陰極。
  19. 如請求項8之發光裝置，其中上述基底半導體部包含GaN系半導體， 上述第1電極及上述第2電極排列於上述GaN系半導體之＜1-100＞方向。
  20. 如請求項8之發光裝置，其中上述基底半導體部包含GaN系半導體， 上述第1電極及上述第2電極排列於上述GaN系半導體之＜11-20＞方向。
  21. 如請求項4之發光裝置，其中於上述第1孔之底部與上述第1波長轉換層之間隙配置有透明樹脂層。
  22. 如請求項21之發光裝置，其中上述透明樹脂層與上述第1波長轉換層之接觸面位於上述主基板內。
  23. 如請求項1之發光裝置，其中上述基底半導體部包含位於上述開口部上之第1部分、及位於上述遮罩部上且貫穿差排密度為5×10 6/cm 2以下之第2部分， 上述第2部分於俯視下與上述第1發光部重疊。
  24. 如請求項8之發光裝置，其具備第3電極及第4電極， 上述化合物半導體部具有第2發光部， 上述主基板具有第2孔，該第2孔係厚度方向之貫通孔且於俯視下與上述第2發光部重疊， 於俯視下上述第3電極重疊於上述第2發光部。
  25. 如請求項24之發光裝置，其中上述基底半導體部包含GaN系半導體， 上述第1電極、上述第2電極、上述第3電極及上述第4電極依序排列於上述GaN系半導體之＜11-20＞方向。
  26. 如請求項24之發光裝置，上述基底半導體部包含GaN系半導體， 上述第2電極、上述第1電極、上述第4電極及上述第3電極依序排列於上述GaN系半導體之＜11-20＞方向。
  27. 如請求項1之發光裝置，其中上述化合物半導體部具有第2發光部及第3發光部， 上述主基板包含：第2孔，其係厚度方向之貫通孔且於俯視下與上述第2發光部重疊；及第3孔，其係厚度方向之貫通孔且於俯視下與上述第3發光部重疊。
  28. 如請求項27之發光裝置，其中於上述第2孔設置有發出具有比受光波長更長之波長之光之第2波長轉換層， 顏色彼此不同之光從上述第1～第3孔出射。
  29. 如請求項27之發光裝置，其中上述第1～第3發光部各自之發光峰值波長處於430～640[nm]之波長區域內。
  30. 如請求項27之發光裝置，其中於上述第3孔設置有發出具有比受光波長更長之波長之光之第3波長轉換層。
  31. 如請求項27之發光裝置，其中於上述第3孔未設置波長轉換層，藍光從上述第3孔出射。
  32. 如請求項27之發光裝置，其包含於俯視下位於上述第1發光部與上述第2發光部之間隙內之第1阻隔壁部。
  33. 如請求項32之發光裝置，其中上述第1阻隔壁部於俯視下與上述遮罩之上述開口部重疊。
  34. 如請求項32之發光裝置，其中上述第1阻隔壁部具有遮光性或低於上述基底半導體部之折射率。
  35. 如請求項27之發光裝置，其包含於俯視下位於上述第2發光部與上述第3發光部之間隙內之第2阻隔壁部。
  36. 如請求項35之發光裝置，其中上述第2阻隔壁部於俯視下與上述遮罩部中央重疊。
  37. 如請求項35之發光裝置，其中上述第2阻隔壁部具有遮光性或低於上述基底半導體部之折射率。
  38. 如請求項1之發光裝置，其中上述基底半導體部包含彼此分離之複數個區域， 各區域為長條形狀。
  39. 如請求項1之發光裝置，其中上述基底半導體部及上述化合物半導體部分別包含GaN系半導體。
  40. 如請求項39之發光裝置，其中上述主基板為晶格常數與上述GaN系半導體不同之異質基板。
  41. 如請求項40之發光裝置，其中上述主基板具有遮光性。
  42. 如請求項40之發光裝置，其中上述異質基板為矽基板。
  43. 如請求項1之發光裝置，其中上述第1孔為朝著上述基底半導體部側變得尖細之錐形。
  44. 如請求項4之發光裝置，其中上述第1波長轉換層包含螢光體及磷光體中之至少一者。
  45. 如請求項4之發光裝置，其中於上述第1孔設置有位於較上述第1波長轉換層更靠近光出射面側之光學層。
  46. 如請求項45之發光裝置，其中上述光學層具有光擴散功能及偏光功能中之至少一者。
  47. 如請求項1之發光裝置，其中於上述第1孔之孔壁之至少一部分設置有光反射膜。
  48. 如請求項24之發光裝置，其中於上述第1孔設置有發出具有比受光波長更長之波長之光之第1波長轉換層， 於上述第2孔設置有發出具有比受光波長更長之波長之光之第2波長轉換層， 第1波長轉換層之發光波長長於第2波長轉換層之發光波長， 上述第1電極及上述第1波長轉換層間之距離大於上述第3電極及上述第2波長轉換層間之距離。
  49. 如請求項11之發光裝置，其中於上述第1焊墊與上述基底半導體部之間配置有透明之絕緣膜。
  50. 如請求項1之發光裝置，其具備位於上述主基板上之基底部， 上述基底部以於俯視下與上述遮罩之開口部重疊之方式局部地設置。
  51. 一種發光裝置，其具備： 半導體基板，其具有包含主基板之基底基板、及位於較上述基底基板更上方之基底半導體部；及 化合物半導體部，其位於較上述半導體基板更上方且具有第1發光部； 上述基底半導體部包含與上述基底基板相接之連接區域、及與上述基底基板相離之非連接區域， 上述半導體基板包含於厚度方向上貫通上述主基板，並且於上述第1發光部之下方與上述第1發光部重疊之第1孔。
  52. 如請求項51之發光裝置，其中上述第1發光部於上述非連接區域之上方與上述非連接區域重疊。
  53. 一種發光裝置，其具備： 半導體基板，其具有包含主基板之基底基板、及位於較上述基底基板更上方之基底半導體部；及 化合物半導體部，其位於較上述半導體基板更上方且具有第1發光部； 上述基底半導體部包含第1部分、及沿厚度方向延伸之差排之密度小於上述第1部分之第2部分， 上述半導體基板包含於厚度方向上貫通上述主基板，並且於上述第1發光部之下方與上述第1發光部重疊之第1孔。
  54. 如請求項53之發光裝置，其中上述第1發光部於上述第2部分之上方與上述第2部分重疊。
  55. 如請求項51或53之發光裝置，其包含與上述基底半導體部之下表面相接之中空部。
  56. 如請求項55之發光裝置，其中上述中空部與上述基底基板相接。
  57. 一種顯示裝置，其包含如請求項1至56中任一項之發光裝置、及安裝有上述發光裝置之驅動基板。
  58. 一種電子機器，其包含如請求項1至56中任一項之發光裝置。
  59. 一種發光裝置之製造方法，其係如請求項1、51、53中任一項之發光裝置之製造方法， 進行以下步驟：藉由使用選擇性生長用遮罩之ELO法來形成上述基底半導體部；及 從上述主基板之背面進行蝕刻，形成上述第1孔。
  60. 如請求項59之發光裝置之製造方法，其中於形成上述第1孔前，進行使上述半導體基板及上述化合物半導體部保持於驅動基板之步驟。
  61. 如請求項59之發光裝置之製造方法，其中於形成上述第1孔前，進行減小上述主基板之厚度之步驟。
  62. 一種發光裝置之製造裝置，其係如請求項1、51、53中任一項之發光裝置之製造裝置， 進行以下步驟：藉由使用選擇性生長用遮罩之ELO法來形成上述基底半導體部；及 從上述主基板之背面進行蝕刻，形成上述第1孔。
TW111126871A 2021-07-21 2022-07-18 發光裝置、顯示裝置、電子機器及發光裝置之製造方法、以及製造裝置 TWI854258B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-120982 2021-07-21
JP2021120982 2021-07-21

Publications (2)

Publication Number Publication Date
TW202310441A true TW202310441A (zh) 2023-03-01
TWI854258B TWI854258B (zh) 2024-09-01

Family

ID=

Also Published As

Publication number Publication date
KR20240021984A (ko) 2024-02-19
EP4376105A1 (en) 2024-05-29
WO2023002929A1 (ja) 2023-01-26
CN117678081A (zh) 2024-03-08
JPWO2023002929A1 (zh) 2023-01-26

Similar Documents

Publication Publication Date Title
TWI425558B (zh) 形成電路結構的方法
JP5956604B2 (ja) 発光ダイオード
JP5270088B2 (ja) 垂直型発光素子及びその製造方法
US8853671B2 (en) Nanorod light emitting device and method of manufacturing the same
US20240072198A1 (en) Semiconductor substrate, semiconductor device, and electronic device
US20130193448A1 (en) Patterned substrate and stacked light emitting diode
US20240079856A1 (en) Method of fabricating a resonant cavity and distributed bragg reflector mirrors for a vertical cavity surface emitting laser on a wing of an epitaxial lateral overgrowth region
KR20050039734A (ko) 반도체 발광소자와 그 제조방법, 집적형 반도체발광장치와 그 제조방법, 화상 표시장치와 그 제조방법,및 조명 장치와 그 제조방법
CN102983243A (zh) 发光器件及包括该发光器件的发光器件封装
JP2014036231A (ja) 半導体素子の製造方法
KR20170108623A (ko) 발광소자 및 이를 포함하는 표시장치
TW201034238A (en) Semiconductor optoelectronic device with enhanced light extraction efficiency and fabricating method thereof
TWI854258B (zh) 發光裝置、顯示裝置、電子機器及發光裝置之製造方法、以及製造裝置
JP2003243702A (ja) 半導体発光素子およびその製造方法
TW202310441A (zh) 發光裝置、顯示裝置、電子機器及發光裝置之製造方法、以及製造裝置
WO2022145453A1 (ja) 半導体基板、半導体基板の製造方法、半導体基板の製造装置、電子部品および電子機器
US20230411554A1 (en) Small size light emiting diodes fabricated via regrowth
TW201842687A (zh) 半導體裝置
CN116762174A (zh) 显示装置
JP5492117B2 (ja) 窒化物半導体の積層構造およびその製造方法並びに窒化物半導体装置
WO2022264954A1 (ja) 半導体デバイス、半導体デバイスの製造方法および製造装置、並びに電子機器
US20220238595A1 (en) Light Emitting Apparatus, Method For Manufacturing Light Emitting Apparatus, And Projector
WO2023027086A1 (ja) 半導体デバイスの製造方法および製造装置
WO2022255252A1 (ja) 半導体デバイス、半導体デバイスの製造方法および製造装置、並びに電子機器
KR101363432B1 (ko) 질화물 반도체 발광소자 및 그의 제조 방법