TW201842687A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201842687A
TW201842687A TW107105307A TW107105307A TW201842687A TW 201842687 A TW201842687 A TW 201842687A TW 107105307 A TW107105307 A TW 107105307A TW 107105307 A TW107105307 A TW 107105307A TW 201842687 A TW201842687 A TW 201842687A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor
semiconductor device
electrode
disposed
Prior art date
Application number
TW107105307A
Other languages
English (en)
Other versions
TWI753106B (zh
Inventor
李尙烈
金靑松
文智炯
朴鮮雨
趙炫旻
Original Assignee
韓商Ｌｇ伊諾特股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170021276A external-priority patent/KR20180094750A/ko
Priority claimed from KR1020170021277A external-priority patent/KR102715924B1/ko
Priority claimed from KR1020170128157A external-priority patent/KR102528386B1/ko
Priority claimed from KR1020170136025A external-priority patent/KR102415244B1/ko
Application filed by 韓商Ｌｇ伊諾特股份有限公司 filed Critical 韓商Ｌｇ伊諾特股份有限公司
Publication of TW201842687A publication Critical patent/TW201842687A/zh
Application granted granted Critical
Publication of TWI753106B publication Critical patent/TWI753106B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本發明半導體裝置，包括：半導體結構，包括第一導電型半導體層、第二導電型半導體層及安置於第一導電型半導體層與第二導電型半導體層之間的作用層；第一電極及第二電極分別電性連接至第一及第二導線型半導體層，其中半導體結構包括第一電極安置所在之第一頂部表面、第二電極安置所在之第二頂部表面及安置於第一頂部表面與第二頂部表面之間的傾斜表面，自該半導體結構之底部表面至第二頂部表面的第一最小高度與自半導體結構之底部表面至第一頂部表面的第二最小高度之一比在1：0.6至1：0.95的範圍內，且第一最小高度與第二最小高度之間的差小於2μm。

Description

半導體裝置
本發明係關於半導體裝置。
包括諸如GaN及AlGaN之化合物的半導體裝置具有許多優點，諸如在容易可調之寬帶隙中之能量及其類似者，且可不同地用於發光裝置、光接收裝置、各種二極體等。
特定言之，諸如使用III-V族或II-VI族化合物半導體材料之發光二極體(light emitting diode，LED)或雷射二極體(laser diode，LD)的發光裝置可實現各種色彩，諸如紅色、綠色、藍色等，及隨著薄膜生長技術及裝置材料之發展可實現紫外線(UV)光。藉由使用磷光體材料或組合色彩，發光裝置可以高效率實現白光。在與諸如螢光燈、白熾燈等之習知光源相比時，發光裝置具有低電力消耗、半永久壽命、快速回應速度、安全性以及環境友好的優點。
另外，當諸如光偵測器及太陽能電池之光接收裝置係使用III-V族或II-VI族化合物半導體材料製造時，由於裝置材料之發展，光接收裝置可吸收各種波長範圍中的光且產生光電流，使得可使用自伽馬射線至無線電波長範圍的各種波長範圍中之光。此外，由於光接收裝置具有快速回應速度、安全性、環境友好以及裝置材料容易控制的優點，因此光接收裝置可容易應用於電力控制或微波電路或通信模組。
因此，半導體裝置之應用正擴展至光通信單元之傳輸模組、能夠替換構成液晶顯示(liquid crystal display，LCD)裝置之背光的冷陰極螢光燈(cold cathode fluorescent lamp，CCFL)之LED背光、能夠替換螢光燈及白熾燈泡的白色LED光裝置、汽車頭燈、信號燈以及經組態以偵測 氣體或火的感測器。此外，半導體裝置之應用可擴展至微波應用電路、其他電力控制裝置及通信模組。
然而，微尺寸之LED的尺寸極小且因此易受碰撞。詳言之，存在之問題是當LED之經蝕刻表面匹配解理面或其平台角較大時，LED容易破損，哪怕是小碰撞。
另外，當LED具有大台階時，晶片之位置或水平狀態可在轉移晶片之程序期間改變。
實施例提供具有減小的工作電壓之半導體裝置。
實施例提供具有低電力消耗之半導體裝置。
實施例提供具有增大的電極面積之半導體裝置。
實施例提供經組態以減少裂痕的出現之半導體裝置。
實施例提供強力抵抗外部碰撞之半導體裝置。
此外，實施例提供位置在轉移程序期間不變形之半導體裝置。
另外，實施例提供包括具有經改良之光提取效率之側表面的半導體裝置。
本發明概念之態樣不應受以上描述限制且可包括一般熟習此項技術者自本文中所描述之例示性實施例能夠理解的目標及效應。
根據本發明之一態樣，提供一種半導體裝置，其包括：一半導體結構，其包括一第一導電型半導體層、一第二導電型半導體層及安置於該第一導電型半導體層與該第二導電型半導體層之間的一作用層；一第一電極，其電連接至該第一導電型半導體層；及一第二電極，其電連接至該第二導電型半導體層，其中該半導體結構包括該第一電極安置所在之一第一頂部表面、該第二電極安置所在之一第二頂部表面及安置於該第一頂部表面與該第二頂部表面之間的一傾斜表面，自該半導體結構之一底部表面至該第二頂部表面的一第一最小高度與自該半導體結構之該底部表面至該第一頂部表面的一第二最小高度之一比在1：0.6至1：0.95的範圍內，且該第一最小高度與該第二最小高度之間的一差小於2μm。
該半導體結構之一頂部表面的一面積與該半導體結構之一側表面的一面積之一比可在1：0.4至1：0.9的範圍內。
由該半導體結構之一側表面與一水平平面形成的一第一傾角可大於由該傾斜表面與該水平平面形成的一第二傾角。
該第一傾角可在70°至90°的範圍內，且該第二傾角可在20°至70°的範圍內。
該傾斜表面與該第一頂部表面相會而成的一邊界線在從上方觀看時可與該半導體結構之複數個晶體定向相交。
該傾斜表面與該第一頂部表面相會而成的該邊界線可安置於鄰近的晶體定向之間。
該半導體裝置可進一步包括安置於該第一導電型半導體層、該作用層及該第二導電型半導體層上的一絕緣層。
該絕緣層可包括形成於其一末端部分上之一凸凹部分。
該半導體裝置可進一步包括安置於該半導體結構之一側表面及一頂部表面中的孔，且該等孔可暴露該第一電極及該第二電極。
該半導體結構可包括安置於其一側表面上的複數個凹凸圖案。
1‧‧‧生長基板
2‧‧‧轉移部件
2a‧‧‧接合層
3‧‧‧面板基板
3a‧‧‧固定層
10‧‧‧半導體裝置
10-1‧‧‧第一半導體裝置
10-2‧‧‧第二半導體裝置
10-3‧‧‧第三半導體裝置
10-4‧‧‧第四半導體裝置
110‧‧‧基板
120‧‧‧半導體結構
120B‧‧‧GaAs為主之半導體結構
121‧‧‧第一導電型半導體層
122‧‧‧作用層
123‧‧‧第二導電型半導體層
124‧‧‧犧牲層
130‧‧‧電極層
131‧‧‧第一電極
132‧‧‧第二電極
141‧‧‧絕緣層
141a‧‧‧不規則凹凸圖案
200‧‧‧半導體裝置
210‧‧‧遮罩層/轉移機構
211‧‧‧第一接合層
212‧‧‧轉移框架
220‧‧‧抗蝕劑層/犧牲層
230‧‧‧耦合層
240‧‧‧半導體結構
241‧‧‧第一導電型半導體層
242‧‧‧第一包覆層
243‧‧‧作用層
244‧‧‧第二導電型半導體層
244a‧‧‧第一之第二導電型半導體層
244b‧‧‧第二之第二導電型半導體層
251‧‧‧第一電極
252‧‧‧第二電極
300‧‧‧面板基板
310‧‧‧第二接合層
410‧‧‧第二面板基板
430‧‧‧平坦化層
440‧‧‧閘極絕緣層
450‧‧‧凹槽
A‧‧‧部分
AE‧‧‧像素電極
B1‧‧‧底部表面
C1‧‧‧傾斜表面
CE‧‧‧共同電極
CL‧‧‧共同電力供應線
d1‧‧‧第一最小高度
d2‧‧‧第二最小高度
d3‧‧‧高度差
d12‧‧‧厚度
DE‧‧‧汲極電極
D2‧‧‧法線
D11‧‧‧晶體定向
D12‧‧‧晶體定向
D13‧‧‧晶體定向
D14‧‧‧解理面
D15‧‧‧解理面
D16‧‧‧解理面
D17‧‧‧解理面
F1‧‧‧面積
F2‧‧‧面積
GE‧‧‧閘極電極
H1‧‧‧孔
H2‧‧‧孔
L1‧‧‧寬度
L2‧‧‧寬度
L3‧‧‧線
LS1‧‧‧雷射光束
LS2‧‧‧UV光
OCL‧‧‧歐姆接觸層
P1‧‧‧邊界線/第一側表面
P2‧‧‧第二側表面
P3‧‧‧第三側表面
P4‧‧‧第四側表面
Q11‧‧‧凹凸圖案
Q21‧‧‧第一凹凸圖案
Q22‧‧‧第二凹凸圖案
R‧‧‧剩餘第一導電型半導體層
R1‧‧‧裂痕
SCL‧‧‧半導體層
SE‧‧‧源極電極
S11‧‧‧第一頂部表面
S12‧‧‧第二頂部表面
S13‧‧‧頂部表面/傾斜表面
S21‧‧‧側表面
S22‧‧‧長邊表面/側表面
S23‧‧‧短邊表面/側表面
S24‧‧‧側表面
T2‧‧‧驅動薄膜電晶體(TFT)
W‧‧‧分離空間
W1‧‧‧寬度
W2‧‧‧寬度
θ1‧‧‧第一傾角
θ2‧‧‧第二傾角
θ31‧‧‧角度差
θ32‧‧‧角度差
θ41‧‧‧第一交角
θ42‧‧‧第二交角
對於一般熟習此項技術者而言，藉由參看附圖詳細地描述例示性實施例，本發明之以上及其他目標、特徵及優點將變得更加顯而易見，其中：圖1展示根據一實施例之半導體裝置的截面圖及平面圖；圖2係展示作用層與第二電極之面積比的圖式；圖3展示圖1之經修改實例；圖4展示根據各種實例及比較實例之半導體裝置的平面圖；圖5係根據實施例、實例及比較實例之半導體裝置的工作電壓及電流的圖；圖6係當根據實施例、實例及比較實例之半導體裝置具有單位面積的第二電極之相同電流密度時的工作電壓的圖； 圖7係當根據實施例、實例及比較實例之半導體裝置具有單位面積的作用層之相同電流密度時的工作電壓的圖；圖8係展示光輸出相對於根據實施例及實例之半導體裝置中的作用層之面積的圖；圖9A至圖9F係用於描述製造根據一實施例之半導體裝置之方法的圖式；圖10係根據該實施例之半導體裝置的照片；圖11A至圖11C係用於描述第二傾角之範圍的圖式；圖12A至圖12D係轉移半導體裝置之程序的圖式；圖13係根據本發明之一個實施例之半導體裝置的截面圖；圖14係圖13之平面圖；圖15及圖16係展示半導體裝置之位置的照片，該位置在轉移半導體裝置之程序期間改變；圖17係根據本發明之一個實施例的傾斜表面之角度減小之半導體裝置的截面圖；圖18係圖17之平面圖；圖19A至圖19F係根據本發明之一實施例之半導體裝置的製造操作的圖式；圖20A至圖20E係用於描述將半導體裝置轉移至根據一實施例的顯示設備之程序的圖式。
圖21係根據另一實施例之半導體裝置的截面圖；圖22A係展示藍寶石基板之晶體定向的圖式；圖22B係半導體結構之晶體定向的圖式；圖23係展示半導體結構之晶體晶格的圖式；圖24A係台面蝕刻製程在晶體定向上執行之複數個半導體裝置的圖式；圖24B係圖24A之部分A的放大視圖；圖24C係圖24A之側視圖；圖25係台面蝕刻方向與晶體定向未對準的半導體裝置之圖式； 圖26係圖25之第一經修改實例；圖27係圖25之第二經修改實例；圖28係展示GaAs半導體結構之晶體定向的圖式；圖29係台面蝕刻方向與GaAs半導體結構之晶體定向未對準的半導體裝置之圖式；圖30係根據本發明之一個實施例之半導體裝置的截面圖；圖31A係圖1之半導體結構的透視圖；圖31B係圖1之半導體結構的平面圖；圖32係根據本發明之一個實施例的半導體裝置之側表面的掃描電子顯微鏡(SEM)照片；圖33係不含凹入及凸出部分之半導體裝置之側表面的SEM照片；圖34展示圖30之經修改實例；圖35係根據本發明之另一例示性實施例之半導體裝置的截面圖；圖36係圖35之平面圖；圖37係根據另一例示性實施例之半導體裝置之側表面的SEM照片；圖38A至圖38E係根據一實施例之半導體裝置之製造操作的圖式；圖39A至圖39E係用於描述將半導體裝置轉移至根據一實施例的顯示設備之程序的圖式；且圖40係半導體裝置轉移至的根據一個實施例之顯示設備的概念圖。
本發明之實施例可以其他形式修改，或若干實施例可彼此組合。本發明之範疇不限於下文所描述之實施例中的每一者。
即使當一特定實施例中所描述之內容不在其他實施例中描述時，該內容亦可理解為與其他實施例相關，除非另外加以描述或該內容在其他實施例中與特定實施例矛盾。
舉例而言，當組件A之特徵係於一特定實施例中描述且組件B之特徵係於另一實施例中描述時，應理解，組件A與組件B組合的實施例在本發明之範疇及精神內，即使在未明確地描述該等實施例時。
如本文中所使用，將理解，當一元件被稱為形成於另一元件 「上或下」時，該元件可與該另一元件直接接觸，或亦可存在至少一個介入元件。此外，術語「上(上方)」或「下(下方)」可涵蓋上方及下方之定向兩者。
在下文中，將參看附圖更全面地描述本發明之實施例，使得熟習此項技術者可容易地實施該等實施例。
圖1展示根據一實施例之半導體裝置的截面圖及平面圖，且圖2係展示作用層與第二電極之面積比的圖式。
參看圖1，根據該實施例之半導體裝置可包括基板110、半導體結構120、第一電極131以及第二電極132。
基板110可由選自以下各者中之材料形成：藍寶石(Al2O3)、砷化鎵(GaAs)、碳化矽(SiC)、氮化鎵(GaN)、氧化鋅(ZnO)、矽(Si)、磷化鎵(GaP)、磷化銦(InP)以及鍺(Ge)，但可無任何特定限制地使用能夠透射可見光的任何材料。作為一實例，基板110可包括金屬或半導體材料。在必要時，基板110可省略。
半導體結構120可安置於基板110上。根據該實施例之半導體結構120可包括第一導電型半導體層121、第二導電型半導體層123及安置於第一導電型半導體層121與第二導電型半導體層123之間的作用層122。
第一導電型半導體層121可安置於基板110上。
第一導電型半導體層121可使用諸如III-V族半導體及II-VI族半導體的化合物半導體來實施，且第一導電型半導體層121可摻雜有第一摻雜劑。第一導電型半導體層121可由選自具有組成化學式Inx1Aly1Ga1-x1-y1N(0x11，0y11，0x1+y11)之半導體材料，例如GaN、AlGaN、InGaN以及InAlGaN，中之一者形成。此外，第一摻雜劑可為n型摻雜劑，諸如Si、Ge、Sn、Se以及Te。當第一摻雜劑係n型摻雜劑時，摻雜有第一摻雜劑之第一導電型半導體層121可為n型半導體層。
作用層122可安置於第一導電型半導體層121上。此外，作用層122可安置於第一導電型半導體層121與第二導電型半導體層123之 間。
作用層122可具有在第一方向(x軸方向)上的20μm至25μm之寬度L2。然而，作用層122之寬度L2不限於此，且可根據半導體裝置之尺寸而不同地改變。此外，第一方向(x軸方向)可定義為垂直於半導體結構120之厚度方向的方向。
作用層122可為經由第一導電型半導體層121施加之電子(或電洞)與經由第二導電型半導體層123施加之電洞(或電子)相會的層。作用層122可由於電子與電洞之間的再結合而轉變至低能量位準，且可因此產生一波長之光。
作用層122可具有單井結構、量子井結構、單量子井(single quantum well，SQW)結構、多量子井(multiple quantum well，MQW)結構、量子點結構以及量子線結構中之任一者，且作用層122之結構不限於此。作用層122可包括鋁(Al)。
作用層122可輸出藍色、綠色及紅色波長帶中之任一者中的光。然而，本發明不必限於此，且作用層122可產生紫外線(UV)波長帶中之光或紅外線(IR)波長帶中之光。
第二導電型半導體層123可安置於作用層122上。第二導電型半導體層123可形成於作用層122上且使用諸如III-V族半導體及II-VI族半導體的化合物半導體來實施，且第二導電型半導體層123可摻雜有第二摻雜劑。第二導電型半導體層123可由具有組成化學式Inx5Aly2Ga1-x5-y2N(0x51，0y21，0x5+y21)之半導體材料或選自以下各者中之材料形成：氮化鋁銦(AlInN)、砷化鋁鎵(AlGaAs)、磷化鎵(GaP)、砷化鎵(GaAs)、磷砷化鎵(GaAsP)以及磷化鋁鎵銦(AlGaInP)。當第二摻雜劑係諸如鎂(Mg)、鋅(Zn)、鈣(Ca)、鍶(Sr)以及鋇(Ba)的p型摻雜劑時，摻雜有第二摻雜劑之第二導電型半導體層123可為p型半導體層。
第一電極131可安置於第一導電型半導體層121上。第一電極131可電連接至第一導電型半導體層121。第二電極132可安置於第二導電型半導體層123上。第二電極132可電連接至第二導電型半導體層123。
第一電極131及第二電極132中之每一者可由以下各者形成，但不限於此：氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化銦鋅錫(IZTO)、氧化銦鋁鋅(IAZO)、氧化銦鎵鋅(IGZO)、氧化銦鎵錫(IGTO)、氧化鋁鋅(AZO)、氧化銻錫(ATO)、氧化鎵鋅(GZO)、氮化IZO(IZON)、Al-Ga ZnO(AGZO)、In-Ga ZnO(IGZO)、ZnO、IrOx、RuOx、NiO、RuOx/ITO、Ni/IrOx/Au，或Ni/IrOx/Au/ITO、Ag、Ni、Cr、Ti、Al、Rh、Pd、Ir、Sn、In、Ru、Mg、Zn、Pt、Au以及Hf中的至少一種。
半導體裝置可包括絕緣層141(參見圖13)，該絕緣層可僅暴露第一及第二電極131及132之部分且覆蓋半導體結構120。半導體結構120可藉由該絕緣層而與外部電絕緣。該絕緣層可包括SiO2、SixOy、Si3N4、SixNy、SiOxNy、Al2O3、TiO2以及AlN中之至少一種，但本發明不限於此。
第二電極132之側表面中的第一至第三側表面P1、P2及P3可使用與用於半導體結構120之蝕刻製程相同的蝕刻製程形成。亦即，當蝕刻半導體結構120時，亦可蝕刻第二電極132之第一至第三側表面P1、P2及P3。因此，第一至第三側表面P1、P2及P3之側表面可具有與半導體結構120之側表面的傾角相同的傾角。具體言之，第一至第三側表面P1、P2及P3可自第二導電型半導體層123之側表面延伸且形成具有與第二導電型半導體層123之側表面的傾角相同的傾角之表面。
第一至第三側表面P1、P2及P3之傾角可等於第二導電型半導體層123之側表面的傾角。在此情況下，第一至第三側表面P1、P2及P3之寬度可等於第二導電型半導體層123之側表面的寬度。
然而，本發明不必限於此，且半導體結構120之僅一或兩個側表面可對應於第二電極132之一或兩個側表面。作為一實例，在平面圖中，僅作為第二電極132之側表面之對置側的第二側表面P2及第三側表面P3可具有與半導體結構120之側表面之傾角相同的傾角。
根據例示性實施例，由於除了面向第一電極131之第四側表面P4以外，第二電極132之側表面中的第一至第三側表面P1、P2及P3具有與第二導電型半導體層123之側表面共面的經蝕刻表面，因此第二電極132之面積可增大。
參看圖2，作用層122之面積F2與第二電極132之面積F1的比(作用層面積：第二電極面積)可在1：0.5至1：0.95的範圍內。在此情況下，作用層122與第二電極132重疊之面積可等於第二電極132之面積F1。
當作用層122之面積F2與第二電極132之面積F1的比小於1：0.5時，製造小尺寸之第二電極132可存在極限。
此外，當作用層122之面積F2與第二電極132之面積F1的比大於1：0.95時，半導體裝置之尺寸可增大，使得與工作電壓相比的縮小比不會很大且半導體裝置之製造尺寸可受限制。
亦即，在半導體裝置中，第二電極132之面積F1可具有對應於作用層122之面積F2的合適部分的尺寸。因此，第二電極132之單位面積中的注入電流之密度可增加，因此工作電壓可減小。
根據該實施例之半導體裝置可構成顯示器之單位像素的微型發光二極體(LED)。因此，該半導體裝置可具有比典型LED小得多的尺寸。舉例而言，根據該實施例之半導體裝置可具有100μm或更小之尺度。因此，製造第二電極132以具有相對大的尺寸可為有利的。
參看圖1，第二電極132可具有在第一方向(x軸方向)上的10μm至30μm之寬度L1。第一方向上的第二電極132之寬度L1與第一方向上的作用層122之寬度L2之比可在1：1.24至1：1.56的範圍內。當寬度L1與寬度L2之比滿足該範圍時，驅動電壓可減小且發射區域可增大。
作為半導體結構120及第二電極132之側表面之傾角的第一傾角θ1可在70°至90°的範圍內。在此情況下，半導體結構120之整個側表面可具有第一傾角θ1(參見圖31A)。第二電極132之部分側表面可具有第一傾角θ1。
當第一傾角θ1在70°至90°的範圍內時，第二電極132及第二導電型半導體層123之側表面的寬度可自基板110朝向發光結構120增加。因此，作為一實例，第二導電型半導體層123之頂部表面的側面之寬度可等於第二電極132之底部表面的側面之寬度。
另外，當半導體結構120及第二電極132之側表面具有90°的第一傾角θ1時，除了安置於第二電極132與第一電極131之間的第四側 表面P4以外，在平面圖中，第二電極132之側表面中的第一至第三側表面P1、P2及P3可對應於作用層122之側表面。此外，除了第二電極132及第二導電型半導體層123的在第一方向(X方向)上面向第一電極131之側表面以外，第二電極132及第二導電型半導體層123之所有側表面可具有相同寬度。因此，安置於半導體結構120上之第二電極132可具有相對大的面積。
參看圖3，如上所述，半導體結構120及第二電極132之側表面的傾角可在70°至90°的範圍內。該傾角可因各種製程條件而產生或有意地控制。在此情況下，在平面圖中，半導體結構120之頂部表面的側面可匹配第二電極132之底部表面的側面。亦即，連接半導體結構120之底部部分與第二電極132之頂部部分的線L3可為實質上的直線。
作用層122可具有介於第一電極131與第二電極132之間的傾斜表面C1。傾斜表面C1可具有20°至70°或20°至50°之第二傾角θ2。
當第二傾角θ2大於70°時，第一導電型半導體層121之一部分在製造半導體裝置之程序期間可保留在鄰近的半導體裝置之間。此外，當第二傾角θ2小於20°時，發射區域之面積減小且因此光輸出減少。因此，第二傾角θ2可小於第一傾角θ1。
然而，本發明不必限於此，且第二傾角θ2可根據半導體結構120之台面蝕刻製程而具有各種角度。
圖4展示根據各種實例及比較實例之半導體裝置的平面圖。
圖4A係包括面積比圖2之半導體裝置之面積小的第二電極之半導體裝置(比較實例1)的平面圖。圖4B係包括面積比圖4之第二電極之面積大且比圖2之第二電極之面積小的第二電極之半導體裝置(比較實例2)的平面圖。圖4C係面積比圖2之半導體裝置之面積小的半導體裝置(實例2)的平面圖。圖4D係面積比圖4C之半導體裝置之面積大且比圖2之半導體裝置小的半導體裝置(實例3)的平面圖。
下表展示圖2及圖4A至圖4D之半導體裝置中之每一者的作用層122之面積、注入電流、電流密度以及工作電壓之量測結果。在表1中，發射區域係指作用層122之頂部表面。
參考表1，在該實施例中，當4.7μA之電流經施加至發射區域且電流密度為1A/cm2時，工作電壓為2.587V。當47.2μA之電流經施加至發射區域且電流密度為10A/cm2時，工作電壓為2.758V。
在比較實例1(當第二電極之面積為實施例的33.3%時)中，當4.7μA之電流經施加至發射區域且電流密度為1A/cm2時，工作電壓為2.659V。當47.2μA之電流經施加至發射區域且電流密度為10A/cm2時，工作電壓為2.869V。
在比較實例2(當第二電極之面積為實施例的43.8%時)中，當4.7μA之電流經施加至發射區域且電流密度為1A/cm2時，工作電壓為2.634V。當47.2μA之電流經施加至發射區域且電流密度為10A/cm2時，工作電壓為2.825V。
在實例2(當發射區域係實施例的55%，且第二電極之面積為彼實施例的59.1%時)中，當2.6μA之電流經施加至發射區域且電流密度為1A/cm2時，工作電壓為2.568V。當26.0μA之電流經施加至發射區域且電流密度為10A/cm2時，工作電壓為2.746V。
在實例3(當發射區域係實施例的62%，且第二電極之面積為彼實施例的68.1%時)中，當2.9μA之電流經施加至發射區域且電流密度為1A/cm2時，工作電壓為2.579V。當29.3μA之電流經施加至發射區域且電流密度為10A/cm2時，工作電壓為2.753V。
當實施例、比較實例1、比較實例2、實施例2以及實施例3經比較且具有單位面積的發射區域之相同電流密度時，在第二電極之面積小於作用層之面積的50%之情況下，可看出，工作電壓增加。
圖5係根據實施例、實例及比較實例之半導體裝置之工作電壓及電流的圖。
參看圖5，當注入電流等同時，可看出，工作電壓根據第二電極之面積改變。亦即，工作電壓隨著第二電極之面積增大而減小。因此，形成具有大面積之第二電極可對減小工作電壓有利。為此目的，除了安置於第二電極與鄰近的第二電極之間的側表面以外，第二電極之側表面可具有與第二導電型半導體層之側表面共面的經蝕刻表面。
圖6係當根據實施例、實例及比較實例之半導體裝置具有單位面積的第二電極之相同電流密度時的工作電壓的圖。
圖6展示具有單位面積的第二電極之相同電流密度的實施例、實例及比較實例之工作電壓曲線。當半導體裝置具有單位面積的第二電極之相同電流密度時，工作電壓等同，如圖6中所示。亦即，工作電壓受單位面積的第二電極之電流密度影響。
圖7係當根據實施例、實例及比較實例之半導體裝置具有單位面積的作用層之相同電流密度時的工作電壓的圖。
參看圖7，不同於圖6中，當半導體裝置具有單位面積的發射區域(即，作用層)之相同電流密度時，可看出，工作電壓在第二電極具有大面積之實施例中最低。
亦即，當比較圖5與圖7時，可看出，工作電壓不受發射區域(或作用層之頂部表面)影響，但受第二電極之面積影響。因此，當第二電極之面積增大時，半導體裝置藉由減小工作電壓來降低電力消耗。根據該實施例，由於除了面向鄰近第二電極之側表面以外，第二電極之側表面具有與第二導電型半導體層之側表面的傾角相同的傾角，因此第二電極之面積增大。因此，工作電壓減小。
圖8係展示光輸出相對於根據實施例及實例之半導體裝置中的作用層之面積的圖。
參看圖8，可看出，半導體裝置之光輸出隨著發射區域之面積(或晶片面積)增大而增加。
具體言之，基於實施例之發射區域的面積(當實施例之發射區域的面積經設定至100%時)，實施例2之發射區域的面積係實施例之發射區域的面積之84.9%，且實施例3之發射區域的面積係實施例之發射區域的面積之87.7%。此外，隨著發射區域之面積增大，因電子與電洞之間的再結合所產生的光之量增加，使得光輸出經改良。
亦即，當第一傾角大時，可提供具有經改良輸出之半導體裝置。舉例而言，當具有相同底部面積之半導體結構的第一傾角大時，作用層之面積(或發射區域之面積)可比當第一傾角小時的大。換言之，作用層之面積(發射區域之面積)可根據第一傾角來控制。因此，第一傾角可控制為70°或更大，以增大發射區域之面積。結果，可提供具有經改良光輸出之半導體裝置。
圖9A至圖9F係用於描述製造根據一實施例之半導體裝置之方法的圖式。
參看圖9A，半導體結構120可形成於生長基板1上。
生長基板1可由選自以下各者中之材料形成：藍寶石(Al2O3)、GaAs、SiC、GaN、ZnO、Si、GaP、InP以及Ge，但可無任何特定限制地使用能夠透射可見光的任何材料。
第一導電型半導體層121、作用層122及第二導電型半導體層123可安置於生長基板1上。第一導電型半導體層121、作用層122及第二導電型半導體層123中之每一者可具有與上述結構中之各者相同的組態。
參看圖9B，半導體結構120可經台面蝕刻。台面蝕刻製程可執行直至第一導電型半導體層121之一部分。台面蝕刻製程之角度可在20°至70°的範圍內。因台面蝕刻製程所致，第一導電型半導體層121與作用層122之間的界面可形成具有20°至70°之第二傾角。
電極層130可全部形成於經蝕刻的半導體結構120上。
參看圖9C，電極層130可使用遮罩(未圖示)進行蝕刻且被分成第一電極131及第二電極132。因此，第一電極131可形成於第一導 電型半導體層121上，且第二電極132可形成於第二導電型半導體層123上。
參看圖9D，遮罩層210可安置於半導體結構120、第一電極131及第二電極132上。遮罩層210可包括有機材料。有機材料可包括SiO2或氧化物。
抗蝕劑層220可安置於遮罩層210上。抗蝕劑層220可包括光阻。抗蝕劑層220可根據半導體裝置之所要製造尺寸而安置於遮罩層210上。因此，抗蝕劑層220可形成為自第一電極131延伸至第二電極132。
參看圖9E，可蝕刻除了抗蝕劑層220形成所在之區域以外的遮罩層210。在此情況下，可對遮罩層210執行蝕刻製程。由於遮罩層210包括有機材料，因此遮罩層210之蝕刻速率可低於半導體結構120之蝕刻速率。舉例而言，遮罩層210之蝕刻速率可比半導體結構120之蝕刻速率慢10倍。因此，由於遮罩層210之蝕刻速率低，因此可精密地調整蝕刻角度。
參看圖9F，可以在圖9E中所獲得之蝕刻角度執行蝕刻製程直至半導體結構120之一下部部分。因此，半導體結構120之側表面及第二電極132之側表面可具有共面的經蝕刻表面。
半導體結構120及第二電極132之第一傾角可被控制在70°至90°的範圍內。當第一傾角小於70°時，第二電極132之面積可減小，使得工作電壓可增加。此外，當第一傾角小於70°時，裂痕可在使用雷射剝離(laser lift-off，LLO)製程將半導體結構120與生長基板1分開期間出現在半導體結構120中，使得半導體裝置之可靠性可降級。舉例而言，隨著第一傾角減小，安置在半導體結構120下的第一導電型半導體層121之邊緣之厚度可逐漸減小。結果，半導體結構120可與生長基板1分開，且裂痕可出現在第一導電型半導體層121之邊緣中。
此外，第一傾角可較佳在85°至90°的範圍內。在此情況下，由於第一導電型半導體層121之邊緣側之厚度的變化小，因此因厚度所致的裂痕之出現可如上所述地減小。另外，第一傾角可增大，且發射區域之面積可增大。結果，半導體裝置可提供經改良光輸出。
另外，半導體結構120、第一電極131及第二電極132可在蝕刻製程期間同時地經蝕刻。除了面向第一電極131的第二電極132之側表面以外，第二電極132之側表面可具有與半導體結構120之側表面相同的傾斜表面。因此，安置於半導體結構120上之第二電極132之面積可增大。
此外，複數個半導體裝置可經由蝕刻製程而彼此隔離。具體言之，複數個半導體裝置可安置於生長基板1上且在結構上彼此分開。亦即，分離空間W可形成於鄰近的半導體裝置之間。因此，形成於生長基板1上的複數個半導體裝置中之每一者可使用雷射剝離(LLO)製程轉移至轉移基板。
圖10係根據該實施例之半導體裝置的照片。
參看圖10，可看出，分離空間W由於蝕刻製程而形成於複數個半導體裝置之間。根據該實施例之半導體裝置可具有具長軸及短軸的矩形形狀。此外，半導體裝置之側表面可在離開基板之方向(或厚度方向)上傾斜。
圖11A至圖11C係用於描述形成保留在圖10之分離空間W中的第一導電型半導體層121之程序的圖式。
參看圖11A，以一角度執行台面蝕刻製程，該角度大於對圖9B中之半導體結構120執行台面蝕刻製程所用的角度，且第一電極131、第二電極132、遮罩層210以及抗蝕劑層220接著可形成於半導體結構120上。
此外，與圖9E中相同，可蝕刻除了抗蝕劑層220形成所在之區域以外的遮罩層210。然而，當對半導體結構120執行之台面蝕刻製程的角度很大時，抗蝕劑層220之一部分可由於台階而保留。
參看圖11C，抗蝕劑層220之一部分可由於第一電極131與第二電極132之間的台階而保留在鄰近的半導體裝置之間。由於此組態，安置在剩餘抗蝕劑層220下之第一導電型半導體層121在蝕刻製程之後可保留。
因此，當蝕刻角度在半導體結構120之台面蝕刻製程期間大 於70°時，剩餘第一導電型半導體層R可形成於鄰近的半導體裝置之間。當半導體結構120之台面蝕刻製程之角度小於70°時，抗蝕劑層220可由於第一電極131與第二電極132之間的台階而不保留在鄰近的半導體裝置之間。因此，可阻止剩餘第一導電型半導體層R之形成。
此外，當第二傾角小於20°時，存在之問題是發射區域之面積與半導體裝置之面積的比很小。
圖12A至圖12E係轉移半導體裝置之方法的圖式。
參看圖12A，複數個半導體裝置10中之一者可接合至轉移部分2之接合層2a。轉移部件2可包括透光材料。具體言之，接合層2a可包括諸如藍寶石(Al2O3)、玻璃、SU-8以及聚二甲基矽氧烷(PDMS)的材料。接合層2a可包括UV感光樹脂。亦即，接合層2a可包括物理性質會由UV光改變，從而導致接合強度之損失之材料。
參看圖12B，雷射光束可投射至生長基板1之底部表面上，使得半導體裝置10可與生長基板1分開。分開生長基板1之技術可用途已知LLO技術中之任一者。雷射光束LS1可僅投射至黏附至接合層2a的半導體裝置10上。然而，本發明不限於此，且雷射光束可投射至所有複數個半導體裝置10上。
生長基板1可透射雷射光束，且安置在半導體裝置10下之犧牲層124可吸收雷射光束LS1。犧牲層124可吸收雷射光束且被熱化學溶解。歸因於該反應，犧牲層124可得以部分地或全部移除，且半導體裝置10可自基板1剝離。犧牲層124可由能夠吸收雷射光束且無任何特定限制地溶解的任何材料形成。
參看圖12C，半導體裝置10可安置於面板基板3上。在此情況下，半導體裝置10可接合至轉移構件2且移動。
固定層3a可安置於面板基板3上。半導體裝置10可藉由固定層3a而固定在面板基板3上。固定層3a可包括黏合材料。詳言之，固定層3a可包括藉由UV光LS2固化之材料。
參看圖12D，當光射出至轉移部分2上時，半導體裝置10可與轉移部件2分開且固定至面板基板3。在此情況下，光可自轉移部件2 上方射出。射出至半導體裝置10上之光可為UV光。
UV光可吸收至接合層2a中。在此情況下，接合層2a可吸收光且損失接合強度。相反地，固定層3a可吸收光且固化。亦即，由於光之發射，半導體裝置10可與接合層2a分開。此外，由於光之發射，半導體裝置10可接合至面板基板3之頂部表面。
如上所述，半導體裝置10可選擇性地轉移，且選定的半導體裝置接著可轉移至面板，由此容易實現紅色、綠色及藍色(RGB)像素。
圖13係根據一個實施例之半導體裝置的截面圖，且圖14係圖13之平面圖。
參看圖13及圖14，根據該實施例之半導體裝置10可包括半導體結構120、第一電極131、第二電極132以及絕緣層141。
半導體結構120可包括第一導電型半導體層121、作用層122及第二導電型半導體層123。半導體結構120可具有第一導電型半導體層121、作用層122及第二導電型半導體層123在厚度方向(Y軸方向)上依序堆疊之結構。第一導電型半導體層121、作用層122及第二導電型半導體層123可與參看圖1所描述之各者具有相同的結構。
半導體結構120可使用諸如以下各者之方法形成：金屬有機化學氣相沈積(metal organic chemical vapor deposition，MOCVD)製程、化學氣相沈積(CVD)製程、電漿增強型CVD(PECVD)製程、分子束磊晶(molecular beam epitaxy，MBE)製程、氫化物氣相磊晶(hydride vapor-phase epitaxy，HVPE)製程以及濺鍍製程。
作為一實例，第一導電型半導體層121可具有3.0μm至6.0μm之厚度。作用層122可具有100nm至180nm之厚度。此外，第二導電型半導體層123可具有250nm至350nm之厚度。然而，第一導電型半導體層121、作用層122及第二導電型半導體層123中之每一者的厚度可根據半導體裝置10之尺寸有不同改變。
第一電極131可安置於第一導電型半導體層121上。此處，第一導電型半導體層121之一部分可藉由蝕刻製程暴露。此外，第一電極131可安置於藉由蝕刻製程暴露之第一導電型半導體層121上。
第一電極131可電連接至第一導電型半導體層121。第二電極132可安置於第二導電型半導體層123上。第二電極132可電連接至第二導電型半導體層123。作為一實例，第一電極131及第二電極132中之每一者可由ITO形成，但第一及第二電極131及132之材料不限於此。
第一電極131及第二電極132中之每一者可具有40nm至70nm之厚度。然而，本發明不必限於此，且第一電極131及第二電極132可具有不同的厚度及組成物。在此情況下，第一電極131之至少一個側表面可與參看圖1所描述的半導體結構120之側表面具有相同的傾斜表面。
絕緣層141可安置於半導體結構120之側表面上的頂部表面上。絕緣層141可包括暴露第一電極131及第二電極132之部分的孔H1及H2。
絕緣層141可將半導體結構120與外部電絕緣。絕緣層141可包括SiO2、SixOy、Si3N4、SixNy、SiOxNy、Al2O3、TiO2以及AlN中之至少一者，但本發明不限於此。
根據該實施例之半導體結構120之頂部表面S11、S12及S13可包括第一電極131安置所在的第一頂部表面S11、第二電極132安置所在的第二頂部表面S12及安置於第一頂部表面S11與第二頂部表面S12之間的傾斜表面S13。
第一頂部表面S11可界定為藉以暴露第一導電型半導體層121之表面，且第二頂部表面S12可界定為第二導電型半導體層123之頂部表面。此外，傾斜表面S13可界定為由於台面蝕刻製程而形成於第一頂部表面S11與第二頂部表面S12之間的傾斜區域。
由傾斜表面S13與假想水平平面形成之第二傾角θ2可在20°至70°的範圍。當第二傾角θ2小於20°時，第二頂部表面S12之面積可減小且因此光輸出可減少。此外，當第二傾角θ2大於70°時，傾角可增大且因此因外部碰撞所致的斷裂之風險可增加，如下文將描述。
由半導體結構120之側表面與水平平面形成之第一傾角θ1可在70°至90°的範圍內。當第一傾角θ1小於70°時，第二頂部表面S12之面積可減小且因此光輸出可減少。
第二頂部表面S12可比第一頂部表面S11高出一蝕刻厚度。亦即，隨著蝕刻深度增大，第一頂部表面S11與第二頂部表面S12之間的高度差d3可增大。
當第一頂部表面S11與第二頂部表面S12之間的高度差d3大於2μm時，晶片之水平狀態可在轉移程序期間改變，如圖15及圖16中所示。轉移程序可指將晶片自生長基板轉移至另一基板之操作。亦即，隨著台階之尺寸增大，使晶片保持水平狀態可變得更困難。
返回參看圖13，自半導體結構120之底部表面B1至第二頂部表面S12的第一最小高度d1與自半導體結構120之底部表面B1至第一頂部表面S11的第二最小高度d2的比(d1：d2)可在1：0.6至1：0.95的範圍內。
當高度比(d1：d2)小於1：0.6時，台階可變大，使得故障率可增加。當高度比(d1：d2)大於1：0.95時，台面蝕刻深度可減小，使得第一導電型半導體層121可能並未部分地暴露。
自半導體結構120之底部表面B1至第二頂部表面S12的第一最小高度d1可在5μm至8μm的範圍內。亦即，第一最小高度d1可為半導體結構120之總厚度。自半導體結構120之底部表面B1至第一頂部表面S11的第二最小高度d2可在3.0μm至7.6μm之範圍內。
在此情況下，第一最小高度d1與第二最小高度d2之間的差d3可在350nm至2.0μm的範圍內。當高度差d3大於2.0μm時，失真可在轉移半導體裝置之程序期間出現，使得可能難以將半導體裝置轉移至所要位置。此外，當高度差d3小於350nm時，第一導電型半導體層121可能並未部分地暴露。
當第一最小高度d1與第二最小高度d2之間的差d3小於1.0μm時，半導體結構之頂部表面可幾乎為平面的，使得可促進轉移程序且可減少裂痕之出現。作為一實例，第一最小高度d1與第二最小高度d2之間的差d3可為0.6μm±0.2μm，但本發明不限於此。
參看圖14，在平面圖中，根據該實施例之半導體裝置可具有長邊表面S22及短邊表面S23。亦即，根據該實施例之半導體裝置可具有 矩形形狀。長邊表面S22可具有30μm至60μm之長度，且短邊表面S23可具有8μm至35μm之長度。作為一實例，長邊表面S22可具有45μm±5μm之長度，且短邊表面S23可具有21μm±5μm之長度，但本發明不限於此。
圖17係根據本發明之一個實施例的傾斜表面之角度減小之半導體裝置的截面圖，且圖18係圖17之平面圖。
參看圖17及圖18，由傾斜表面S13與假想水平平面形成之第二傾角θ2可在20°至70°的範圍內或在20°至50°的範圍內。當第二傾角θ2大於20°時，傾斜表面S13之寬度可減小，使得第二頂部表面S12之面積可相對增加。因此，光輸出可得到改良。
此外，當第二傾角θ2變得小於70°時，由於外部碰撞而出現在傾斜表面S13中之裂痕可減少。作為一實例，當傾斜表面S13平行於發光裝置之解理面時，裂痕之機率可為高。然而，根據該實施例，當傾斜表面S13之角度減小至70°或更小時，裂痕之機率可減小。
圖19A至圖19F係製造根據一實施例之半導體裝置之方法的圖式。
參看圖19A，半導體結構120可形成於生長基板1上。
生長基板1可由選自以下各者中之材料形成：藍寶石(Al2O3)、GaAs、SiC、GaN、ZnO、Si、GaP、InP以及Ge，但可無任何特定限制地使用能夠透射可見光的任何材料。
第一導電型半導體層121、作用層122及第二導電型半導體層123可依序形成於生長基板1上。半導體結構120可使用諸如MOCVD製程、CVD製程、PECVD製程、MBE製程、HVPE製程以及濺鍍製程的方法形成。
參看圖19B，半導體結構120可經台面蝕刻。台面蝕刻製程可執行直至第一導電型半導體層121之一部分。台面蝕刻角度可在20°至70°的範圍內。此處，第二傾角θ2可由台面蝕刻角度形成之角度。
參看圖19C及圖19D，第二電極132可形成於第二導電型半導體層123上，且第一電極131可形成於第一導電型半導體層121上。 在此情況下，第一電極131之一個側表面可在蝕刻半導體結構120之一側表面的隔離程序期間經蝕刻。第一電極131及第二電極132中之每一者可由以下各者中的至少一種形成，但不限於此：氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化銦鋅錫(IZTO)、氧化銦鋁鋅(IAZO)、氧化銦鎵鋅(IGZO)、氧化銦鎵錫(IGTO)、氧化鋁鋅(AZO)、氧化銻錫(ATO)、氧化鎵鋅(GZO)、氮化IZO(IZON)、Al-Ga ZnO(AGZO)、In-Ga ZnO(IGZO)、ZnO、IrOx、RuOx、NiO、RuOx/ITO以及Ni/IrOx/Au。
參看圖19E，可使用蝕刻製程將一個半導體結構與生長基板1分開，以作為一個半導體裝置。亦即，複數個半導體裝置可使用蝕刻製程來彼此隔離。
在此情況下，半導體裝置的外部側表面之傾斜可藉由蝕刻角度來調整。此外，上述第一傾角θ1可為由蝕刻角度形成之角度。第一傾角θ1可在70°至90°的範圍內。當第一傾角θ1小於70°時，第二電極132之面積可減小，使得工作電壓可增加。此外，當第一傾角θ1大於90°時，裂痕可在使用LLO程序將半導體結構120與生長基板1分開之程序期間出現在半導體結構120中，使得半導體裝置之可靠性可降級。
此外，第一傾角θ1可大於第二傾角θ2。另外，蝕刻製程可執行直至半導體結構120之下部部分。因此，在半導體結構120中，第一導電型半導體層121、作用層122及第二導電型半導體層123可歸因於蝕刻製程而具有共面的經蝕刻表面及相同的傾角。
參看圖19F，絕緣層141可安置於複數個半導體裝置上。具體言之，絕緣層141可安置於半導體結構120、第一電極131及第二電極132之側表面及頂部表面上。
圖20A至圖20E係用於描述將半導體裝置轉移至根據一實施例的顯示設備之程序的圖式。
參看圖20A至圖20E，製造根據該實施例的顯示設備之方法可包括將雷射光束選擇性地投射至包括安置於生長基板1上之複數個半導體裝置的半導體裝置上以將半導體裝置與生長基板1分開，及將分開的半導體裝置安置於面板基板300上。
此處，半導體裝置可包括一第一導電型半導體層、安置於上該第一導電型半導體層上之一作用層、安置於該作用層上之一第二導電型半導體層、安置於該第一導電型半導體層上的一第一電極、安置於該第二導電型半導體層上的一第二電極以及覆蓋一半導體結構之一絕緣層。
首先，參看圖20A，生長基板1可與上文參看圖19A至圖19F所描述之生長基板1相同。此外，複數個半導體裝置可安置於該生長基板上。
舉例而言，該複數個半導體裝置可包括第一半導體裝置10-1、第二半導體裝置10-2、第三半導體裝置10-3以及第四半導體裝置10-4。然而，半導體裝置之數目不限於此，且可提供各種數目的半導體裝置。
參看圖20B，選自複數個半導體裝置10-1、10-2、10-3以及10-4之至少一個半導體裝置可使用轉移機構210與生長基板1分開。轉移機構210可包括安置於其下部部分中之第一接合層211及轉移框架212。作為一實例，轉移框架212可為一凹凸結構，半導體裝置可藉由其易於接合至第一接合層211。然而，轉移框架212不限於該形狀。第一接合層211可包括諸如聚二甲基矽氧烷(PDMS)之材料。第一接合層211可由UV感光樹脂形成。亦即，第一接合層211可包括物理性質會由UV光改變，從而導致接合強度之損失之材料。
參看圖20C，雷射光束LS1可投射至選定半導體裝置之底部表面上，使得該選定半導體裝置可與生長基板1分開。在此情況下，轉移機構210可向上移動，且半導體裝置亦可由於轉移機構210之移動而移動。舉例而言，雷射光束可投射至生長基板1之區域之底部表面上，第一半導體裝置10-1及第三半導體裝置10-3係安置於底部表面中，使得生長基板1可與第一半導體裝置10-1及第三半導體裝置10-3分開。本發明不限於此，且轉移機構210可形成，使得接合層211可接合至一個半導體裝置，使得一個半導體裝置一次性地與生長基板1分開。
舉例而言，將半導體裝置與生長基板1分開的方法可藉由使用光子束(使用一特定波長帶)之雷射剝離(LLO)製程來執行。在此情況下，為了防止因LLO製程所致而出現在半導體裝置之間的實體損壞，保 護層(未圖示)可安置於半導體裝置與生長基板1之間。然而，本發明不限於上述組態。
另外，與生長基板1分開之該等半導體裝置在其間可具有預定間隔距離。如上所述，第一半導體裝置10-1及第三半導體裝置10-3可與生長基板分開，且第二半導體裝置10-2及第四半導體裝置10-4可以相同方式彼此分開，第二半導體裝置及第四半導體裝置可以與第一半導體裝置10-1與第三半導體裝置10-3之間的間距距離相同的間距距離彼此間隔開。因此，彼此間隔開相同間距距離之半導體裝置可轉移至顯示面板。
在此情況下，當半導體裝置具有如上所述的大台階時，半導體裝置之一部分可在將半導體裝置接合至接合層211之程序期間失真。替代地，半導體裝置之頂部表面之一部分可不接合至接合層211。因此，如上所述，第一頂部表面S11與第二頂部表面S12之間的高度差d3可設定成小於2μm。
參看圖20D，選定半導體裝置可安置於面板基板300上。舉例而言，第一半導體裝置10-1及第三半導體裝置10-3可安置於面板基板300上。
具體言之，第二接合層310可安置於面板基板300上，且第一半導體裝置10-1及第三半導體裝置10-3可安置於第二接合層310上。因此，第一半導體裝置10-1及第三半導體裝置10-3可接合至第二接合層310。歸因於上述方法，彼此間隔開一間距距離之半導體裝置可安置於一面板結構上，由此改良轉移程序之效率。
另外，光LS2可射出以將第一接合層211與選定半導體裝置分開。舉例而言，當UV光自轉移機構210上方射出時，第一接合層211可與選定半導體裝置實體上分開。第一接合層211可包括在UV光發射期間失去接合強度之各種聚合物材料。
參看圖20E，當轉移機構210在發射UV光之後向上移動時，第一半導體裝置10-1及第三半導體裝置10-3可與轉移機構210分開。此外，第二接合層310可耦接至第一半導體裝置10-1及第三半導體裝置10-3。
圖21係根據另一實施例之半導體裝置的截面圖。
參看圖21，根據另一實施例之半導體裝置200可為例如經組態以產生紅光之半導體裝置。因此，儘管下文所描述之每一層的結構可不同於圖1中之結構，但可應用與圖1中相同的每一層之厚度的X軸及Y軸方向。
半導體裝置200可包括犧牲層220、安置於犧牲層220上之耦接層230、第一導電型半導體層241、作用層243、第二導電型半導體層244、連接至第一導電型半導體層241的第一電極251以及連接至第二導電型半導體層244的第二電極252。
犧牲層220可安置於一基板(未示出)上。犧牲層220可在將半導體裝置轉移至顯示設備之程序期間移除。舉例而言，當將半導體裝置轉移顯示設備時，犧牲層220可在轉移程序期間由於投射的雷射光束而分開。在此情況下，犧牲層220可形成而藉由一波長之投射雷射光束分開。雷射光束之波長可在532nm或1064nm的範圍內。
犧牲層220可包括氧化物或氮化物。然而，本發明不限於此。當犧牲層220為旋塗玻璃(spin-on-glass，SOG)薄膜時，犧牲層220可矽酸鹽型層或環酸型層。當犧牲層220為旋塗介電質(spin on dielectrics，SOD)薄膜時，犧牲層220可包括矽酸鹽、矽氧烷、甲基倍半矽氧烷(MSQ)、氫倍半矽氧烷(HSQ)、MQS+HSQ、全氫矽氮烷(TCPS)、聚矽氮烷、ITO或Ti。然而，本發明不限於此。
犧牲層220可使用電子光束(電子束)蒸鍍製程、熱蒸鍍製程、MOCVD製程、濺鍍製程以及脈衝雷射沈積(pulsed laser deposition，PLD)製程形成，但形成犧牲層220之方法不限於此。
耦接層230可安置於犧牲層220上。然而，本發明不限於此，且耦接層230可安置於犧牲層220下。耦接層230可包括Si、C、O、N以及H中之一者。舉例而言，耦接層230可包括樹脂或SiO2。
犧牲層220及耦接層230可為經提供以用於如上所述之轉移程序的層。當藉由執行藉由投射具有高波長之雷射光束的LLO製程將半導體裝置轉移至顯示面板時，犧牲層220及耦接層230可移除。
耦接層230可具有1.8μm至2.2μm之厚度。然而，本發明不限於此。此處，厚度可為在Y軸方向上量測之長度。
半導體結構240可安置於耦接層230上。
半導體結構240可包括第一導電型半導體層241、第二之第二導電型半導體層244b及安置於第一導電型半導體層241與第二之第二導電型半導體層244b之間的作用層243。
第一導電型半導體層241可安置於耦接層230上。第一導電型半導體層241可具有1.8μm至2.2μm之厚度。然而，本發明不限於此。第一導電型半導體層241可具有與上文所述之組態相同的組態。
第一包覆層242可安置於第一導電型半導體層241上。第一包覆層242可安置於第一導電型半導體層241與作用層243之間。第一包覆層242可包括複數個層。第一包覆層242可包括AlInP為主之層/AlInGaP為主之層。
第一包覆層242可具有0.45μm至0.55μm之厚度。然而，本發明概念不限於此。
作用層243可安置於第一包覆層242上。作用層243可安置於第一導電型半導體層241與第二之第二導電型半導體層244b之間。作用層243可產生紅色波長之光。作用層243可具有0.54μm至0.66μm之厚度。然而，本發明不限於此。電子可在第一包覆層242中冷卻以增加由作用層243產生之輻射再結合。
第二導電型半導體層244可安置於作用層243上。第二導電型半導體層244可包括第一之第二導電型半導體層244a及第二之第二導電型半導體層244b。
第一之第二導電型半導體層244a可安置於作用層243上。第二之第二導電型半導體層244b可安置於第一之第二導電型半導體層244a上。
第一之第二導電型半導體層244a可包括拉伸應變障壁減小(tensile strain barrier reducing，TSBR)層或P-AllnP。第一之第二導電型半導體層244a可具有0.57μm至0.70μm之厚度。然而，本發明不限於此。
摻雜有第二摻雜劑的第一之第二導電型半導體層244a可為p型半導體層。
第二之第二導電型半導體層244b可安置於第一之第二導電型半導體層244a上。第二之第二導電型半導體層244b可包括p型的GaP為主之層。
第二之第二導電型半導體層244b可包括GaP層/InxGa1-xP層(此處，0x1)之超晶格結構。
舉例而言，第二之第二導電型半導體層244b可摻雜有濃度為10×10-18的鎂(Mg)，但本發明不限於此。
此外，第二之第二導電型半導體層244b可包括複數個層，且該等層中僅一些摻雜有鎂。
第二之第二導電型半導體層244b可具有0.9μm至1.1μm之厚度d12。然而，本發明不限於此。
第二電極252可安置於第二之第二導電型半導體層244b上。第二電極252可電連接至第二之第二導電型半導體層244b。
在此情況下，自半導體結構120之底部表面至第二頂部表面S12的第一最小高度d1與自半導體結構120之底部表面至第一頂部表面S11的第二最小高度d2之比可在1：0.6至1：0.95的範圍內。
自半導體結構120之底部表面至第二頂部表面S12的第一最小高度d1可在5μm至8μm的範圍內。亦即，第一最小高度d1可為半導體結構120之總厚度。
自半導體結構120之底部表面至第一頂部表面S11的第二最小高度d2可在3.0μm至7.6μm的範圍內。在此情況下，第一最小高度d1與第二最小高度d2之間的差d3可為2.0μm或更小。當高度差d3大於2.0μm時，失真可在轉移半導體裝置之程序期間出現，使得可能難以將半導體裝置轉移至所要位置。當第一最小高度d1與第二最小高度d2之間的差d3係1.0μm或更小時，半導體結構之頂部表面可幾乎為平面的，使得可促進轉移程序且可抑制裂痕之出現。
圖22A係展示藍寶石基板之晶體定向的圖式，且圖22B係 半導體結構之晶體定向的圖式。圖23係展示半導體結構之晶體晶格的圖式。
參看圖22A，生長基板1可具有六方密集(hexagonal close-packed，HCP)晶體結構。作為一實例，生長基板1可為藍寶石基板。HCP晶體結構可具有複數個晶體定向，且平行於晶體定向D11、D12及D13之表面(在下文中，解理面)容易有裂痕。此處，晶體定向可指連接HCP晶體結構之C平面上之相對頂點的線。
參看圖22B，GaN薄膜可旋轉30°且在藍寶石基板1上生長。旋轉可由於晶格失配而出現。因此，晶體定向D11、D12及D13及/或解理面亦可相對於藍寶石基板1旋轉30°。當GaN薄膜之傾斜表面在晶體定向D11、D12及D13上形成及/或沿著解理面形成時，裂痕可容易沿著傾斜表面傳播。
參看圖23，GaN半導體結構之晶體結構可包括C平面、A平面及M平面。在該等平面中，M平面可為解理面。GaN半導體結構可具有六個解理面。
圖24A係台面蝕刻製程在晶體定向上執行之複數個半導體裝置的圖式，圖24B係圖24A之部分A的放大視圖，且圖24C係圖24A之側視圖。
參看圖24A，形成於藍寶石基板1上之半導體結構120可各自隔離以製造複數個半導體裝置10。在此情況下，台面蝕刻製程可執行直至第一導電型半導體層之一部分區域。製造半導體裝置之特定方法可與參看圖19A至圖19F所描述之方法相同。
參看圖24B及圖24C，半導體裝置10可包括半導體結構120，該半導體結構包括：第一導電型半導體層121、第二導電型半導體層123及作用層122、具有第一導電型半導體層121暴露所在之暴露區域的第一電極131以及安置於第二導電型半導體層123上之第二電極132。
當執行台面蝕刻製程以暴露第一導電型半導體層121時，第一電極131安置所在的第一頂部表面S11、第二電極132安置所在的第二頂部表面S12及安置於第一頂部表面S11與第二頂部表面S12之間的傾斜表面S13可形成於半導體結構120之頂部表面上。如上所述，第二傾角可在 20°至70°的範圍內。
在此情況下，當傾斜表面S13與第一頂部表面S11相會而成的一邊界線P1延伸之方向形成為平行於半導體結構120之晶體定向D11、D12及D13及/或解理面(M表面)時，裂痕可在轉移半導體裝置10之程序期間在傾斜表面S13中產生。亦即，當傾斜表面S13具有晶體晶格之M表面(解理面)時，由於裂痕容易產生，因此晶片在LLO製程之後容易損壞。在圖24A及圖24C中，由於傾斜表面S13在Z軸方向上延伸，因此傾斜表面S13可延伸成平行於晶體定向D13，使得裂痕R1可容易在傾斜表面S13中產生。
圖25係台面蝕刻方向與晶體定向未對準的半導體裝置之圖式，圖26係圖25之第一經修改實例，且圖27係圖25之第二經修改實例。
參看圖25，在根據該實施例之半導體裝置10中，作用層122之邊界線P1延伸之方向可不平行於晶體定向D11、D12及D13及域解理面(M平面)。作為一實例，邊界線P1延伸之方向(X方向)可對應於垂直於晶體定向D11、D12及D13之法線D2。亦即，邊界線P1延伸之方向可垂直於晶體定向D11、D12及D13。作為一實例，邊界線P1可具有HCP晶體晶格之A平面。因此，裂痕之出現可減少。
然而，本發明不必限於此。如圖26及圖27所示，邊界線P1延伸之方向可與所有複數個晶體定向D11、D12及D13及解理面(M平面)相交。亦即，邊界線P1延伸之方向可安置成不平行於或垂直於複數個晶體定向D11、D12及D13及解理面(M平面)。
作為一實例，邊界線P1延伸之方向可安置於兩個鄰近的晶體定向D11及D12之間。亦即，邊界線P1延伸之方向可安置於第一晶體定向D11與第二晶體定向D12之間、第一晶體定向D11與第三晶體定向D13之間及第二晶體定向D12與第三晶體定向D13之間。
具體言之，邊界線P1延伸之方向可與經組態以平分兩個鄰近的晶體定向D11及D12之法線D2具有-10°至+10°的角度差θ31及θ32。當與法線D2之角度差θ31及θ32小於-10°或大於+10°時，邊界線P1延伸之方向可變得接近於晶體定向D11、D12及D13，使得裂痕之風險可增加。此外， 當與法線D2之角度差θ31及θ32小於-10°或大於+10°時，邊界線P1延伸之方向可安置成實質上平行於解理面(M平面)，使得裂痕之風險可增加。
圖28係展示GaAs半導體結構之晶體定向的圖式。圖29係台面蝕刻方向與GaAs半導體結構之晶體定向未對準的半導體裝置之圖式。
參看圖28及圖29，GaAs為主之半導體結構120B可安置成相對於解理面D14、D15、D16以及D17傾斜。作為一實例，解理面D14、D15、D16以及D17可界定為水平解理面D14及D15，及垂直解理面D16及D17。
在此情況下，GaAs為主之半導體結構120B的邊界線P1延伸之方向可安置成相對於水平解理面D14及D15及垂直解理面D16及D17兩者傾斜。亦即，GaAs為主之半導體結構120B的邊界線P1延伸之方向可安置成不平行於或垂直於解理面D14、D15、D16以及D17中的任一者。歸因於此組態，即使當施加外部碰撞時，裂痕不可輕易地傳播至GaAs為主之半導體結構120B。
具體言之，由半導體結構之邊界線P1延伸之方向與垂直解理面D16及D17形成的第一交角θ41可在30°至60°的範圍內。由半導體結構之邊界線P1延伸之方向與水平解理面D14及D15形成的第二交角θ42可在30°至60°的範圍內。在此情況下，第一交角θ41及第二相角θ42之總和可為90°。
圖30係根據本發明之一個實施例之半導體裝置的截面圖。圖31A係圖1之半導體結構的透視圖。圖31B係圖1之半導體結構的平面圖。圖32係根據本發明之一個實施例的半導體裝置之側表面的掃描電子顯微鏡(SEM)照片，且圖33係不含凹入及凸出部分之半導體裝置之側表面的SEM照片。
參看圖30及圖31，根據該實施例之半導體裝置10可包括基板、半導體結構120、第一電極131、第二電極132以及絕緣層141。
半導體結構120可包括第一導電型半導體層121、作用層122及第二導電型半導體層123。半導體結構120可具有第一導電型半導體層121、作用層122及第二導電型半導體層123在厚度方向(Y軸方向)上依 序堆疊之結構。第一導電型半導體層121、作用層122及第二導電型半導體層123中之每一者可與上文所述之各者具有相同的結構。
第一電極131可安置於第一導電型半導體層121上。此處，第一導電型半導體層121之一部分可藉由蝕刻製程暴露。此外，第一電極131可安置於藉由蝕刻製程暴露之第一導電型半導體層121上。
第一電極131可電連接至第一導電型半導體層121。第二電極132可安置於第二導電型半導體層123上。第二電極132可電連接至第二導電型半導體層123。
第一電極131及第二電極132中之每一者可由以下各者中的至少一種形成，但不限於此：ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO、GZO、IZON、AGZO、IGZO、ZnO、IrOx、RuOx、NiO、RuOx/ITO以及Ni/IrOx/Au。作為一實例，第一電極131及第二電極132中之每一者可由ITO形成，但第一及第二電極131及132之材料不限於此。
第一電極131及第二電極132中之每一者可具有40nm至70nm之厚度。然而，本發明不必限於此，且第一電極131及第二電極132可具有不同的厚度或組成物。
絕緣層141可安置於半導體結構120之頂部表面及側表面上。絕緣層141可包括暴露第一電極131之一部分的第一孔H1及暴露第二電極132之一部分的第二孔H2。
絕緣層141可使半導體結構120電絕緣。絕緣層141可包括SiO2、SixOy、Si3N4、SixNy、SiOxNy、Al2O3、TiO2以及AlN中之至少一者，但本發明不限於此。
根據該實施例之半導體結構120之頂部表面S11、S12及S13可包括第一電極131安置所在的第一頂部表面S11、第二電極132安置所在的第二頂部表面S12及安置於第一頂部表面S11與第二頂部表面S12之間的傾斜表面S13。
第一頂部表面S11可界定為藉以暴露第一導電型半導體層121之表面，且第二頂部表面S12可界定為第二導電型半導體層123之頂部表面。此外，傾斜表面S13可界定為由於台面蝕刻製程而形成於第一頂部 表面S11與第二頂部表面S12之間的傾斜區域。亦即，傾斜表面S13可界定為第一導電型半導體層121、作用層122及第二導電型半導體層123之側表面，該等側表面藉由台面蝕刻製程暴露。
由傾斜表面S13與假想水平平面形成之第二傾角θ2可在20°至70°的範圍內或在20°至50°的範圍內。當第二傾角θ2小於20°時，第二頂部表面S12之面積可減小且因此光輸出可減少。此外，當第二傾角θ2大於70°時，傾角可增大且因此因外部碰撞所致的斷裂之風險可增加。
由半導體結構120之側表面與水平平面形成之第一傾角θ1可在70°至90°的範圍內。當第一傾角θ1小於70°時，第二頂部表面S12之面積可減小且因此光輸出可減少。
第二頂部表面S12可比第一頂部表面S11高出一蝕刻厚度。亦即，隨著蝕刻深度增大，第一頂部表面S11與第二頂部表面S12之間的高度差d3可增大。
當第一頂部表面S11與第二頂部表面S12之間的高度差d3大於2μm時，晶片之水平狀態可在轉移程序期間改變。亦即，隨著台階之尺寸增大，使晶片保持水平狀態可變得更困難。轉移程序可指將晶片自生長基板轉移至另一基板之操作。
自半導體結構120之底部表面B1至第二頂部表面S12的第一最小高度d1與自半導體結構120之底部表面B1至第一頂部表面S11的第二最小高度d2之比(d1：d2)可在1：0.6至1：0.95的範圍內。
當高度比(d1：d2)小於1：0.6時，台階之尺寸可增大，使得故障率可增加。當高度比(d1：d2)小於1：0.95時，台面蝕刻深度可減小，使得第一導電型半導體層121可能並未部分地暴露。
自半導體結構120之底部表面B1至第二頂部表面S2的第一最小高度d1可在5μm至8μm的範圍內。亦即，第一最小高度d1可為半導體結構120之總厚度。自半導體結構120之底部表面B1至第一頂部表面S11的第二最小高度d2可在3.0μm至7.6μm之範圍內。
在此情況下，第一最小高度d1與第二最小高度d2之間的差d3可在350nm至2.0μm的範圍內。當高度差d3大於2.0μm時，失真可 在轉移半導體裝置之程序期間出現，使得可能難以將半導體裝置轉移至所要位置。當高度差d3小於350nm時，第一導電型半導體層121可能並未部分地暴露。
當第一最小高度d1與第二最小高度d2之間的差d3係1.0μm或更小時，半導體結構之頂部表面可幾乎為平面的，使得可促進轉移程序且可減少裂痕之出現。作為一實例，第一最小高度d1與第二最小高度d2之間的差d3可為0.6μm±0.2μm，但本發明不限於此。
參看圖31A，根據該實施例之半導體結構120的四個側表面S21、S22、S23以及S24可以相同角度傾斜。亦即，半導體結構120之四個側表面S21、S22、S23以及S24可具有可在70°至90°的範圍內之第一傾角θ1。
在此情況下，由於傾斜表面S13之側表面亦形成半導體結構之側表面，因此傾斜表面S13之寬度可自第一頂部表面S11朝向第二頂部表面S12減小(W4>W3)。此結構亦可相同地應用於圖1及圖13之半導體結構。
參看圖31B，在根據該實施例之半導體裝置中，在平面圖中，第一側表面S21及第二側表面S22可形成長邊表面，且第三側表面S23及第四側表面S24可形成短邊表面。亦即，根據該實施例之半導體裝置可具有矩形形狀。第一側表面S21可具有30μm至60μm之寬度W1，且第三側表面S23可具有8μm至35μm之寬度W2。作為一實例，第一側表面S21可具有45μm±5μm之寬度W1，且第三側表面S23可具有21μm±5μm之寬度W2，但本發明不限於此。
根據該實施例之半導體裝置之頂部表面的面積與其側表面之面積之比可在1：0.4至1：0.9的範圍內。如上所述，在根據該實施例之半導體裝置中，長邊表面及短邊表面中之每一者具有50μm或更小的微尺寸，側表面之間的面積比可相對較大。因此，在微尺寸發光裝置中，側表面之光提取效率可極大地影響整個發射效率。
參看圖31B及圖32，在根據該實施例之半導體結構中，凹凸圖案Q11可安置於複數個側表面S21、S22、S23以及S24上。凹凸圖案 Q11可自半導體結構之下部部分延伸至其上部部分(厚度方向)且係沿著半導體結構之側表面不連續地安置。凹凸圖案Q11可改良半導體結構之側表面的光提取效率。因此，發射效率在具有相同大小之半導體裝置中可得到改良。
凹凸圖案Q11可藉由調整用以隔離複數個半導體結構之蝕刻劑的混合比來控制。作為一實例，圖3之凹凸圖案Q11可使用包括BCl3及Cl2之混合物的蝕刻劑形成。在此情況下，具有柱形狀之凹凸部分可藉由將BCl3含量調整至10wt%或更低來形成。
蝕刻製程可包括用一遮罩(未圖示)覆蓋半導體結構的上部部分，及藉由噴塗蝕刻劑至半導體結構之側表面來蝕刻半導體結構之側表面。
在此情況下，圖32中所示之凹凸部分可藉由以60°或更大的傾角形成遮罩之側表面來形成。當遮罩以小於60°的傾角形成時，可看出，凹凸部分不形成於半導體結構之側表面上，如圖33所示。
在根據該實施例之半導體結構中，凹凸圖案Q11可形成於側表面S21、S22、S23以及S24上，由此改良光提取效率。然而，半導體結構之傾斜表面S13及半導體結構之底部表面B1(參見圖30)與側表面S21、S22、S23以及S24相比可相對平坦。
由於傾斜表面S13具有2μm或更小的極小台階，因此凹凸部分幾乎不可形成。此外，由於底部表面B1係使用LLO製程與基板分開，因此底部表面B1可具有相對平坦之表面。亦即，傾斜表面S13及底部表面B1的表面粗糙度可低於半導體結構之側表面的表面粗糙度。
圖34展示圖30之經修改實例。
參看圖34，根據一實施例之絕緣層141可暴露半導體結構120之側表面的下部部分。由於凹凸圖案Q11係形成於根據該實施例之半導體結構120之側表面上，因此絕緣層141可具有相對低的接合強度。因此，絕緣層141不可完全地覆蓋半導體結構120之側表面，而是暴露半導體結構120之一部分。
替代地，絕緣層141之一部分可在將根據該實施例之半導體 裝置與生長基板分開的程序期間經切割。因此，根據該實施例之絕緣層141之末端表面可具有在切割絕緣層141時形成的不規則凹凸圖案141a。
圖35係根據本發明之另一例示性實施例之半導體裝置的截面圖。圖36係圖35之平面圖，且圖37係根據另一例示性實施例之半導體裝置之側表面的SEM照片。
參看圖35至圖37，複數個凹凸圖案Q21及Q22可安置於半導體結構120之側表面上。在此情況下，凹凸圖案Q21及Q22可包括第一凹凸圖案Q21及安置於第二凹凸圖案Q21上的第二凹凸圖案Q22。
第一凹凸圖案Q21可安置於半導體結構120之側表面的下部部分上，且第二凹凸圖案Q22可安置於半導體結構120之側表面的中間位置處。第一凹凸圖案Q21自半導體結構120之側表面突出的程度大於第二凹凸圖案Q22。
該等凹凸圖案可藉由調整在將複數個半導體結構彼此隔離時的蝕刻劑之混合比來控制。作為一實例，圖37之第一凹凸圖案Q21及第二凹凸圖案Q22可使用包括BCl3及Cl2之混合物的蝕刻劑來形成。在此情況下，具有台階之凹凸部分可藉由將BCl3含量調整至10wt%或更大來形成。在此情況下，凹凸部分可藉由如上所述地以60°或更大的傾角形成遮罩之側表面來形成。
根據該實施例之凹凸圖案Q21及Q22可安置於比作用層122低的區域處。當凹凸圖案Q21及Q22覆蓋作用層122之側表面時，光提取效率可降級。凹凸圖案Q21及Q22之高度可藉由控制蝕刻時間來調整。作為一實例，隨著蝕刻時間增加，第一凹凸圖案Q21及第二凹凸圖案Q22之高度可逐漸減小。
圖38A至圖38E係製造根據一實施例之半導體裝置之方法的圖式。
參看圖38A，半導體結構120可形成於生長基板1上。
生長基板1可由選自以下各者中之材料形成：藍寶石(Al2O3)、GaAs、SiC、GaN、ZnO、Si、GaP、InP以及Ge，但可無任何特定限制地使用能夠透射可見光的任何材料。
第一導電型半導體層121、作用層122及第二導電型半導體層123可依序形成於生長基板1上。半導體結構120可使用諸如MOCVD製程、CVD製程、PECVD製程、MBE製程、HVPE製程以及濺鍍製程的方法形成。
參看圖38B，半導體結構120可經台面蝕刻。台面蝕刻製程可執行直至第一導電型半導體層121之一部分。台面蝕刻角度可在20°至70°的範圍內。此處，第二傾角θ2可藉由台面蝕刻製程形成。
參看圖38C，第二電極132可形成於第二導電型半導體層123上，且第一電極131可形成於第一導電型半導體層121上。
參看圖38D，可使用蝕刻製程將一個半導體結構與生長基板1分開，以作為一個半導體裝置。亦即，複數個半導體裝置可使用蝕刻製程來彼此隔離。
在此情況下，半導體裝置之側表面之傾斜可藉由蝕刻角度來調整。此外，上述第一傾角θ1可為由蝕刻角度形成之角度。第一傾角θ1可在70°至90°的範圍內。
舉例而言，隨著第一傾角θ1減小，安置在半導體結構120下的第一導電型半導體層121之邊緣的厚度可逐漸減小。結果，當半導體結構120可與生長基板1分開，裂痕可出現在第一導電型半導體層121之邊緣中。
另外，第一傾角θ1可大於第二傾角θ2。此外，蝕刻製程可執行直至半導體結構120之下部部分。因此，在半導體結構120中，第一導電型半導體層121、作用層122及第二導電型半導體層123可歸因於蝕刻製程而具有共面的經蝕刻表面及相同的傾角。在此情況下，凹凸圖案Q11可形成於半導體結構120之側表面中。
參看圖38E，絕緣層141可安置於複數個半導體裝置上。具體言之，絕緣層141可安置於半導體結構120、第一電極131及第二電極132之側表面及頂部表面上。
圖39A至圖39E係用於描述將半導體裝置轉移至根據一實施例的顯示設備之程序的圖式。
參看圖39A至圖39E，根據一例示性實施例的製造顯示設備之方法可包括將雷射光束選擇性地投射至包括安置於生長基板1上之複數個半導體裝置的半導體裝置上以將半導體裝置與生長基板1分開，及將分開的半導體裝置安置於面板基板300上。
此處，半導體裝置可包括一第一導電型半導體層、安置於上該第一導電型半導體層上之一作用層、安置於該作用層上之一第二導電型半導體層、安置於該第一導電型半導體層上的一第一電極、安置於該第二導電型半導體層上的一第二電極以及覆蓋一半導體結構之一絕緣層。
首先，參看圖39A，生長基板1可與上文參看圖38A至圖38F所描述之生長基板1相同。F此外，複數個半導體裝置可安置於生長基板1上。在此情況下，絕緣層141可沿著該複數個半導體裝置之頂部表面及側表面連續地形成。
舉例而言，該複數個半導體裝置可包括第一半導體裝置10-1、第二半導體裝置10-2、第三半導體裝置10-3以及第四半導體裝置10-4。然而，半導體裝置之數目不限於此，且可提供各種數目的半導體裝置。當生長基板1為半導體晶圓時，極大數目之微型尺寸半導體裝置可安置於生長基板1上。
參看圖39B，選自複數個半導體裝置10-1、10-2、10-3以及10-4之至少一個半導體裝置可使用轉移機構210與生長基板1分開。轉移機構210可包括安置於其下部位置處之第一接合層211及轉移框架212。作為一實例，轉移框架212可為一凹凸結構，半導體裝置可藉由其易於接合至第一接合層211。然而，轉移框架212不限於該形狀。
參看圖39C，雷射光束可投射至選定半導體裝置之底部表面上，使得該選定半導體裝置可與生長基板1分開。在此情況下，轉移機構210可向上移動，且半導體裝置亦可由於轉移機構210之移動而移動。舉例而言，雷射光束可投射至生長基板1之區域之底部表面上，第一半導體裝置10-1及第三半導體裝置10-3係安置於底部表面中，使得生長基板1可與第一半導體裝置10-1及第三半導體裝置10-3分開。本發明不限於此，且突出的轉移機構210可形成，使得接合層211可接合至一個半導體裝置以一 次性將一個半導體裝置與生長基板1分開。
將半導體裝置與生長基板1分開之方法可藉由使用光子束(使用一特定波長帶)之LLO製程來執行。在此情況下，為了防止因LLO製程所致而出現在半導體裝置之間的實體損壞，保護層(未圖示)可安置於半導體裝置與生長基板1之間。然而，本發明不限於上述組態。
另外，與生長基板1分開的半導體裝置可彼此間隔開一預定間距距離。如上所述，第一半導體裝置10-1及第三半導體裝置10-3可與生長基板1分開，且第二半導體裝置10-2及第四半導體裝置10-4可以相同方式彼此分開，第二半導體裝置及第四半導體裝置可以與第一半導體裝置10-1與第三半導體裝置10-3之間的間距距離相同的間距距離彼此間隔開。因此，彼此間隔開相同間距距離之半導體裝置可轉移至顯示面板。
在此情況下，絕緣層141可在將第一半導體裝置10-1及第三半導體裝置10-3與生長基板1分開的程序期間經切割。因此，形成於半導體裝置之側表面上的絕緣層141可形成凹凸圖案141a。
參看圖39D，選定半導體裝置可安置於面板基板300上。舉例而言，第一半導體裝置10-1及第三半導體裝置10-3可安置於面板基板300上。
具體言之，第二接合層310可安置於面板基板300上，且第一半導體裝置10-1及第三半導體裝置10-3可安置於第二接合層310上。因此，第一半導體裝置10-1及第三半導體裝置10-3可接合至第二接合層310。歸因於上述方法，彼此間隔開一間距距離之半導體裝置可安置於一面板結構上，由此改良轉移程序之效率。
另外，可投射雷射光束以將第一接合層211與選定半導體裝置分開。舉例而言，當雷射光束自轉移機構210上方投射時，第一接合層211可與選定半導體裝置實體上分開。第一接合層211可包括在雷射光束輻照期間失去接合強度之各種聚合物材料。
參看圖39E，當轉移機構210在投射雷射光束之後向上移動時，第一半導體裝置10-1及第三半導體裝置10-3可與轉移機構210分開。此外，第二接合層310可耦接至第一半導體裝置10-1及第三半導體裝置 10-3。
圖40係半導體裝置轉移至的根據一個實施例之顯示設備的概念圖。
參看圖40，包括根據該實施例之半導體裝置的顯示設備可包括第二面板基板410、驅動薄膜電晶體(TFT)T2、平坦化層430、共同電極CE、像素電極AE以及半導體裝置。
驅動TFT T2可包括閘極電極GE、半導體層SCL、歐姆接觸層OCL、源極電極SE以汲極電極DE。
作為驅動裝置之驅動TFT T2可電連接至半導體裝置且驅動半導體裝置。
閘極電極GE可與閘極線一起形成。閘極電極GE可由閘極絕緣層440覆蓋。
閘極絕緣層440可包括包括無機材料之單層或多個層，且可由氧化矽(SiOx)及氮化矽(SiNx)形成。
半導體層SCL可以預定圖案(或島狀)形狀安置於閘極絕緣層440上且與閘極電極GE重疊。半導體層SCL可由包括非晶矽、多晶矽氧化物及有機材料中之任一者的半導體材料形成，但本發明不限於此。
歐姆接觸層OCL可以預定圖案(或島狀)形狀安置於半導體層SCL上。可提供歐姆接觸層OCL以用於半導體層SCL與源極/汲極電極SE及DE之間的歐姆接觸。
源極電極SE可與半導體層SCL之一側重疊且可形成於歐姆接觸層OCL之另一側上。
汲極電極可形成於歐姆接觸層OCL之另一側上，使得汲極電極DE可與半導體層SCL之另一側重疊以與源極電極SE隔開。汲極電極DE可與源極電極SE一起形成。
平坦化層430可安置於第二面板基板410之整個表面上。驅動TFT T2可安置於平坦化層430中。根據該實施例之平坦化層430可包括諸如苯并環丁烯(BCB)或光丙烯系物(photo acryl)的有機材料，但不限於此。
半導體裝置可安置於凹槽450中，該凹槽係預定發射區域。此處，發射區域可界定為除了根據該實施例的顯示設備中之電路區域以外的區域。
凹槽450可凹入地形成於平坦化層430中，但本發明不限於此。
半導體裝置可安置於凹槽450中。半導體裝置之第一電極及第二電極可連接至顯示設備之電路(未示出)。
半導體裝置可經由黏接層420而黏附至凹槽450。此處，黏接層420可為第二接合層，但本發明不限於此。
半導體裝置之第二電極132可經由像素電極AE而電連接至驅動TFT T2之源極電極SE。此外，半導體裝置之第一電極131可經由共同電極CE而連接至共同電力供應線CL。
第一及第二電極131及132可為階梯形，且第一及第二電極131及132中安置於相對低位準處的第一電極131可安置成與平坦化層430之頂部表面共面。然而，本發明不限於此。
像素電極AE可電連接驅動TFT T2之源極電極SE與半導體裝置之第二電極132。
共同電極CE可電連接共同電力供應線CL與半導體裝置之第一電極131。
像素電極AE及共同電極CE中之每一者可包括透明導電材料。透明導電材料可包括但不限於諸如ITO或IZO之材料。
根據該實施例之顯示設備可經實施具有標準清晰度(SD)解析度(760×480)、高清晰度(HD)解析度(1180×720)、全HD(FHD)解析度(1920×1080)、超HD(UH)解析度(3480×2160)或UHD或更高解析度(例如，4K(K=1000)及8K)。在此情況下，根據該實施例之複數個半導體裝置可根據解析度來配置及連接。
此外，顯示設備可為具有100吋或更大的對角線尺寸之顯示板或電視(TV)，且像素可由LED實施。因此，顯示設備可具有低電力消耗及長壽命以及低維護成本且提供為具有高亮度之自發光顯示器。
由於根據該實施例之顯示設備使用半導體裝置來實現影像，因此顯示設備可具有極佳色彩純度及彩色再現之優點。
由於根據該實施例之顯示設備使用具有極佳線性之發光裝置封裝體來實現影像，因此可實現尺寸為100吋或更大的相當大高解析度顯示設備。
根據該實施例之顯示設備可以低成本實現尺寸為100吋或更大的大型高解析度顯示裝置。
根據該實施例之半導體裝置可進一步包括諸如光導板、稜鏡片及漫射片之光學構件，且可充當背光單元。另外，根據該實施例之半導體裝置可進一步應用於顯示設備、光照設備及指標設備。
在此情況下，顯示設備可包括底蓋、反射板、發光模組、光導板、光學薄片、顯示面板、影像信號輸出電路以及彩色濾光片。底蓋、反射板、發光模組、光導板以及光學薄片可形成背光單元。
反射板可安置於底蓋上，且發光模組可發光。光導板可安置於反射板前面且向前導引由發光模組射出之光。光學薄片可包括稜鏡片且安置於光導板前面。顯示面板可安置於光學薄片的前面，影像信號輸出電路可供應影像信號至顯示面板，且彩色濾光片可安置於顯示面板前面。
此外，照明設備可包括：光源模組，其包括基板及根據該實施例之半導體裝置；散熱單元，其經組態以耗散光源模組之熱；及電力供應單元，其經組態以處理或轉換提供自外部的電信號且將經處理或經轉換之電信號提供至光源模組。此外，照明設備可包括燈、頭燈或路燈。
另外，行動終端之攝影機閃光燈可包括光源模組，其包括根據該實施例之半導體裝置。
根據該實施例，顯示器之像素可使用半導體裝置來實施。
此外，可製造具有減小工作電壓的半導體裝置。
可製造具有低電力消耗及經改良電極面積的半導體裝置。
可製造能夠減少裂痕之出現的半導體裝置。
可製造強力抵抗外部碰撞之半導體裝置。
此外，可製造位置在轉移程序期間不變形之半導體裝置。
可製造包括光提取效率經改良之側表面的半導體裝置。
本發明之各種優點及效應不應限於以上描述，且自對本發明之特定實施例待詳細描述可更容易理解。
雖然本發明已參考其例示性實施例加以特定展示及描述，但應瞭解，可對其中進行形式及細節上的各種改變而不背離以下申請專利範圍之精神及範疇。舉例而言，可修改及實施該等實施例中所特定展示之每一組件。此外，與修改及應用相關之所有差異會被解釋為包括於如由所附申請專利範圍界定的本發明之範疇中。

Claims (10)

  1. 一種半導體裝置，包含：一半導體結構，包含一第一導電型半導體層、一第二導電型半導體層及安置於該第一導電型半導體層與該第二導電型半導體層之間的一作用層；一第一電極，其電連接至該第一導電型半導體層；及一第二電極，其電連接至該第二導電型半導體層，其中該半導體結構包含該第一電極安置所在之一第一頂部表面、該第二電極安置所在之一第二頂部表面及安置於該第一頂部表面與該第二頂部表面之間的一傾斜表面，自該半導體結構之一底部表面至該第二頂部表面的一第一最小高度與自該半導體結構之該底部表面至該第一頂部表面的一第二最小高度之一比在1：0.6至1：0.95的範圍內，且該第一最小高度與該第二最小高度之間的一差小於2μm。
  2. 如申請專利範圍第1項之半導體裝置，其中該半導體結構之一頂部表面的一面積與該半導體結構之一側表面的一面積之一比在1：0.4至1：0.9的範圍內。
  3. 如申請專利範圍第1項之半導體裝置，其中由該半導體結構之一側表面與一水平平面形成的一第一傾角大於由該傾斜表面與該水平平面形成的一第二傾角。
  4. 如申請專利範圍第3項之半導體裝置，其中該第一傾角在70°至90°的範圍內，且該第二傾角在20°至70°的範圍內。
  5. 如申請專利範圍第1項之半導體裝置，其中該傾斜表面與該第一頂部表面相會而成的一邊界線在從上方觀看時與該半導體結構之複數個晶體定向相交。
  6. 如申請專利範圍第5項之半導體裝置，其中該傾斜表面與該第一頂部表面相會而成的該邊界線安置於鄰近的晶體定向之間。
  7. 如申請專利範圍第1項之半導體裝置，其進一步包含安置於該第一導電型半導體層、該作用層及該第二導電型半導體層上的一絕緣層。
  8. 如申請專利範圍第7項之半導體裝置，其中該絕緣層包含形成於其一末端部分上之一凸凹部分。
  9. 如申請專利範圍第1項之半導體裝置，其進一步包含安置於該半導體結構之一側表面及一頂部表面中的孔，其中該等孔暴露該第一電極及該第二電極。
  10. 如申請專利範圍第1項之半導體裝置，其中該半導體結構包含安置於其一側表面上的複數個凹凸圖案。
TW107105307A 2017-02-16 2018-02-13 半導體裝置 TWI753106B (zh)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
KR10-2017-0021276 2017-02-16
??10-2017-0021276 2017-02-16
??10-2017-0021277 2017-02-16
KR1020170021276A KR20180094750A (ko) 2017-02-16 2017-02-16 반도체 소자
KR10-2017-0021277 2017-02-16
KR1020170021277A KR102715924B1 (ko) 2017-02-16 2017-02-16 반도체 소자
KR1020170128157A KR102528386B1 (ko) 2017-09-29 2017-09-29 반도체 소자
??10-2017-0128157 2017-09-29
KR10-2017-0128157 2017-09-29
??10-2017-0136025 2017-10-19
KR1020170136025A KR102415244B1 (ko) 2017-10-19 2017-10-19 반도체 소자
KR10-2017-0136025 2017-10-19

Publications (2)

Publication Number Publication Date
TW201842687A true TW201842687A (zh) 2018-12-01
TWI753106B TWI753106B (zh) 2022-01-21

Family

ID=63169538

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107105307A TWI753106B (zh) 2017-02-16 2018-02-13 半導體裝置

Country Status (2)

Country Link
TW (1) TWI753106B (zh)
WO (1) WO2018151553A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111525013A (zh) * 2019-02-01 2020-08-11 隆达电子股份有限公司 发光二极管及其制造方法
CN113410356B (zh) * 2021-07-21 2023-11-17 山西中科潞安紫外光电科技有限公司 一种倒装结构深紫外发光二极管芯片及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714626B1 (ko) * 2005-10-11 2007-05-07 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
CN102779918B (zh) * 2007-02-01 2015-09-02 日亚化学工业株式会社 半导体发光元件
KR101861997B1 (ko) * 2011-10-31 2018-05-29 엘지이노텍 주식회사 발광소자 및 발광소자 제조방법
KR102013363B1 (ko) * 2012-11-09 2019-08-22 서울바이오시스 주식회사 발광 소자 및 그것을 제조하는 방법
KR101420787B1 (ko) * 2012-12-04 2014-07-18 주식회사 세미콘라이트 반도체 발광소자 및 이를 제조하는 방법
WO2014088322A1 (ko) * 2012-12-04 2014-06-12 주식회사 세미콘라이트 반도체 발광소자 및 이를 제조하는 방법
US20150372192A1 (en) * 2013-03-13 2015-12-24 Koninklijke Philips N.V. Method and apparatus for creating a porus reflective contact
JP2016195176A (ja) * 2015-03-31 2016-11-17 ウシオ電機株式会社 窒化物半導体発光素子

Also Published As

Publication number Publication date
WO2018151553A1 (ko) 2018-08-23
TWI753106B (zh) 2022-01-21

Similar Documents

Publication Publication Date Title
US11398581B2 (en) Semiconductor device
JP5270088B2 (ja) 垂直型発光素子及びその製造方法
KR102322842B1 (ko) 발광 소자 어레이
US10615311B2 (en) Light emitting device and display comprising same
KR102322841B1 (ko) 발광소자 및 이를 포함하는 발광소자 어레이
CN103178183A (zh) 发光器件
CN102983243A (zh) 发光器件及包括该发光器件的发光器件封装
US8741671B2 (en) Method for manufacturing light emitting device having an active layer formed over a Ga-face
KR102573586B1 (ko) 표시 장치 및 이의 제조 방법
TWI767986B (zh) 半導體裝置及具有其之顯示設備
KR20170143336A (ko) 반도체 소자 및 이를 포함하는 표시 장치
KR20120111364A (ko) 발광 소자 및 발광 소자 패키지
KR102483533B1 (ko) 반도체 소자 어레이 및 그 제조방법
TWI753106B (zh) 半導體裝置
KR102294318B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 어레이
US11450788B2 (en) Semiconductor device
KR102528386B1 (ko) 반도체 소자
KR102385209B1 (ko) 반도체 소자
KR102633028B1 (ko) 반도체 소자 및 이를 포함하는 디스플레이 장치
KR102715924B1 (ko) 반도체 소자
KR102367758B1 (ko) 반도체 소자
KR102261951B1 (ko) 반도체 소자 및 반도체 소자 제조 방법
KR102462718B1 (ko) 반도체 소자
KR20190119852A (ko) 반도체 소자
KR102415244B1 (ko) 반도체 소자