JP2012114263A - 半導体素子およびその製造方法 - Google Patents
半導体素子およびその製造方法 Download PDFInfo
- Publication number
- JP2012114263A JP2012114263A JP2010262313A JP2010262313A JP2012114263A JP 2012114263 A JP2012114263 A JP 2012114263A JP 2010262313 A JP2010262313 A JP 2010262313A JP 2010262313 A JP2010262313 A JP 2010262313A JP 2012114263 A JP2012114263 A JP 2012114263A
- Authority
- JP
- Japan
- Prior art keywords
- gan
- based semiconductor
- layer
- electrode
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【解決手段】半導体素子は、GaN系半導体と異なる物質からなる基板11と、基板11上に直接または間接的に設けられ、一つまたは複数のストライプ状の開口12aを有する成長マスク12と、成長マスク12を用いて基板11上に(0001)面方位に成長された一つまたは複数の島状のGaN系半導体層13とを有する。成長マスク12のストライプ状の開口12aはGaN系半導体層13の〈1−100〉方向に平行な方向に延在している。
【選択図】図1
Description
すなわち、この発明が解決しようとする課題は、異種基板上に高品質半導体結晶からなる島状のGaN系半導体層を基板の湾曲を抑えて成長させることができ、しかもGaN系半導体層が極めて厚くてもクラックなどの発生を抑えることができ、大面積の半導体素子を容易に実現することができる半導体素子およびその製造方法を提供することである。
GaN系半導体と異なる物質からなる基板と、
上記基板上に直接または間接的に設けられ、一つまたは複数のストライプ状の開口を有する成長マスクと、
上記成長マスクを用いて上記基板上に(0001)面方位に成長された一つまたは複数の島状のGaN系半導体層とを有し、
上記成長マスクの上記ストライプ状の開口は上記GaN系半導体層の〈1−100〉方向に平行な方向に延在していることを特徴とする半導体素子である。
GaN系半導体と異なる物質からなる基板上に直接または間接的に複数のストライプ状の開口を有する成長マスクを形成する工程と、
上記成長マスクを用いて上記基板上に複数の島状のGaN系半導体層を(0001)面方位に、かつ上記GaN系半導体層の〈1−100〉方向が上記成長マスクの上記ストライプ状の開口に平行な方向に延在するように成長させる工程とを有する半導体素子の製造方法である。
GaN系半導体と異なる物質からなる基板上に直接または間接的に複数のストライプ状の開口を有する成長マスクを形成する工程と、
上記成長マスクを用いて上記基板上に複数の島状のGaN系半導体層を(0001)面方位に、かつ上記GaN系半導体層の〈1−100〉方向が上記成長マスクの上記ストライプ状の開口に平行な方向に延在するように成長させる工程と、
上記GaN系半導体層の上面に一つまたは複数の第1の電極を形成する工程と、
上記第1の電極を形成した後、上記成長マスクの少なくとも一部を除去する工程と、
上記成長マスクの少なくとも一部を除去した後、上記GaN系半導体層の上記第1の電極が形成された上記上面側に第1の支持基板を有機系接着層を介して接着する工程と、
上記第1の支持基板および上記GaN系半導体層を上記基板から剥離する工程と、
上記第1の支持基板および上記GaN系半導体層を上記基板から剥離した後、上記GaN系半導体層の露出した面に一つまたは複数の第2の電極を形成する工程と、
上記第1の電極および上記第2の電極が形成された上記GaN系半導体層を上記第1の支持基板から剥離する工程とを有することを特徴とする半導体素子の製造方法である。
GaN系半導体と異なる物質からなる基板上に直接または間接的に複数のストライプ状の開口を有する成長マスクを形成する工程と、
上記成長マスクを用いて上記基板上に複数の島状のGaN系半導体層を(0001)面方位に、かつ上記GaN系半導体層の〈1−100〉方向が上記成長マスクの上記ストライプ状の開口に平行な方向に延在するように成長させる工程と、
上記GaN系半導体層の上面に一つまたは複数の第1の電極を形成する工程と、
上記第1の電極を形成した後、上記成長マスクの少なくとも一部を除去する工程と、
上記成長マスクの少なくとも一部を除去した後、上記第1の電極が形成された上記GaN系半導体層を上記基板から剥離する工程と、
上記第1の電極が形成された上記GaN系半導体層を上記基板から剥離した後、上記第1の電極が形成された上記GaN系半導体層の上記第1の電極側を第1の支持基板の一方の主面に形成された第1の有機系接着層に押し付けて接着する工程と、
上記GaN系半導体層の側面に絶縁体からなるサイドウォールスペーサを形成する工程と、
上記サイドウォールスペーサが側面に形成された上記GaN系半導体層を真空吸着により上記第1の支持基板から剥離した後、第2の支持基板の一方の主面に形成された第2の有機系接着層に複数の上記GaN系半導体層を上記サイドウォールスペーサを介して互いに接近した状態で接着する工程と、
上記第2の支持基板の上記第2の有機系接着層に接着した複数の上記GaN系半導体層の露出した面に一つまたは複数の第2の電極を形成する工程と、
上記第1の電極および上記第2の電極が形成された上記GaN系半導体層を上記第2の支持基板から剥離する工程とを有することを特徴とする半導体素子の製造方法である。
また、GaN系半導体層の両面に電極が形成された半導体素子を容易に製造することができる。
第1の実施の形態
第1の実施の形態によるGaN系半導体素子およびその製造方法について説明する。
この第1の実施の形態においては、図1Aに示すように、まず、ベース基板11上に、複数のストライプ状の開口(以下、ストライプウインドウと言う)12aおよび、必要に応じてこれに加えて後述の複数の補助的なストライプ状の開口(以下、補助ストライプウインドウと言う)を有する成長マスク12を形成する。ベース基板11としては、GaN系半導体と異なる物質からなる基板、例えばC面サファイア基板や(111)面方位のSi基板などの上に例えばGaN層などのGaN系半導体層を(0001)面方位に成長させたものを用いてもよいし、C面サファイア基板をそのまま用いてもよい。C面サファイア基板や(111)面方位のSi基板などの上に成長させるGaN層などのGaN系半導体層の厚さは例えば1〜2μmとするが、これに限定されるものではない。成長マスク12は、例えば、ベース基板11上に例えばプラズマ化学気相成長(CVD)法などにより絶縁膜、例えばSiO2 膜を形成した後、このSiO2 膜を所定のフォトマスクを用いたフォトリソグラフィーおよびエッチングによりパターニングすることにより形成することができる。このSiO2 膜の厚さは例えば0.3μmとするが、これに限定されるものではない。この成長マスク12のストライプウインドウ12aおよび補助ストライプウインドウの形状、配置などについては後述する。
次に、こうして成長マスク12上に成長した島状の各GaN系半導体層13を必要に応じて加工し、さらに必要な電極(図示せず)を形成する。
この後、上述のようにして素子構造が形成されたベース基板11を例えば一つのチップに一つの島状のGaN系半導体層13が含まれるようにチップ化し、目的とするGaN系半導体素子を製造する。
図2に示す成長マスク12は、(0001)面方位のGaN系半導体層13の〈11−20〉方向に平行な第1の方向およびGaN系半導体層13の〈1−100〉方向に平行な第2の方向にそれぞれ周期p1 およびp2 で周期的に配列され、第2の方向に延在する複数のストライプウインドウ12aを有する。成長マスク12はさらに、第1の方向の互いに隣接する一対のストライプウインドウ12aの間の領域の二等分線上に、第2の方向の互いに隣接する一対のストライプウインドウ12aの互いに対向する末端部とそれぞれ長さqだけ重なり合うように設けられた補助ストライプウインドウ12bを有する。この補助ストライプウインドウ12bは、後述のように、GaN系半導体層13の〈1−100〉方向の両端部の盛り上がりを防止するためのものである。ストライプウインドウ12aの長さはa、幅はb、補助ストライプウインドウ12bの長さはc、幅はdである。成長マスク12のうちのストライプウインドウ12aおよび補助ストライプウインドウ12b以外の部分がマスク部12cとなる。ストライプウインドウ12aの長さaは例えば200〜2000μm、幅bは例えば2〜20μm、ストライプウインドウ12aの周期p1 は例えば6〜120μm、周期p2 は例えば505〜1050μm、補助ストライプウインドウ12bの長さcは概略((p2 −a)+(p1 −b−d)÷tan30°)程度で与えられるが、例えばa=800μm、b=5μm、d=5μm、p1 =55μm、p2 =810μmのときは80〜90μmである。幅dは例えば幅bと同じである。マスク部12cの幅は例えば、p1 −bであるので50μm、補助ストライプウインドウ12bとストライプウインドウ12aとの重なり合いの長さqは(p1 −b−d)÷tan30°÷2であるので上記設定の場合、35〜40μmである。
詳細は後述するが、GaN系半導体の(0001)面成長においては、その面に平行な方向の横方向成長速度は〈11−20〉方向が最も大きく、〈1−100〉方向が最も小さい。図2または図3に示す成長マスク12においては、ストライプウインドウ12aの長手方向が〈1−100〉方向であるため、このストライプウインドウ12aの両端ではGaN系半導体の成長速度が小さく、〈1−100〉方向の相対する島状のGaN系半導体層13同士が合体せず、島状のGaN系半導体層13同士を分離することができる。このとき、〈1−100〉方向の島状のGaN系半導体層13の大きさはストライプウインドウ12aの長さaとほぼ等しくなる。
ベース基板としてC面サファイア基板上にMOCVD法により厚さ2μmのGaN層を成長させたものを用いた。次に、このベース基板上にプラズマCVD法により厚さ0.3μmのSiO2 膜を形成した。次に、図10に示すように、フォトリソグラフィーおよびエッチングにより長さ800μm、幅20μmのストライプウインドウ12aを角度10°毎に扇状に形成した。図10の横軸方向が角度0°である。この角度0°の方向はストライプウインドウ12aの長手方向が〈11−20〉方向となる方向であり、ストライプウインドウ12aからGaNがジャスト〈1−100〉方向に成長する方向である。こうしてベース基板上に扇状にストライプウインドウ12aが形成されたものを再びMOCVD装置内に導入し、MOCVD法により、ストライプウインドウ12aからGaN層を選択成長させ、成長マスク12上のGaN層の横方向成長量(長さ)を測定した。このGaN層の成長は温度1100℃、圧力30kPaで行った。このGaN層の成長時には、原料ガスとしてTMGおよびNH3 を用い、キャリアガスとしてH2 およびN2 を用いた。その結果を図11に示す。図11の横軸はストライプウインドウ12aの長手方向の、GaN〈11−20〉方向からの角度、縦軸は成長マスク12上の横方向成長量を示す。図11に示すように、ストライプウインドウ12aの長手方向の、〈11−20〉方向からの角度が30°および90°である場合、言い換えると、ストライプウインドウ12aの長手方向が〈1−100〉方向である場合には、〈11−20〉方向の成長マスク12上のGaN層の横方向成長量は約14μmである。これに対して、ストライプウインドウ12aの長手方向の、〈11−20〉方向からの角度が0°および60°である場合、言い換えると、ストライプウインドウ12aの長手方向が〈11−20〉方向である場合には、〈1−100〉方向の成長マスク12上の横方向成長量は約3μmと極めて小さい。従って、GaN層は〈1−100〉方向には実質的に成長しないと言うことができる。なお、この〈1−100〉方向のGaN層の側面は傾斜している傾向にあり、(1−10α)面で、αは−2から2の間にあった。α=0が垂直面である。従って、島状のGaN系半導体層を成長させる場合には(1−100)面で区画することが可能である。
以上により、高品質半導体結晶からなる島状のGaN系半導体層13をベース基板11の湾曲を抑えて成長させることができ、しかもGaN系半導体層13が極めて厚くてもクラックなどの発生を抑えることができ、大面積のGaN系半導体素子を容易に実現することができる。
第2の実施の形態によるGaN系ショットキーダイオードおよびその製造方法について説明する。
まず、第1の実施の形態と同様にして、図12Aに示すように、ベース基板21上に成長マスク22を形成する。ベース基板21としてはC面サファイア基板上に厚さ2μmのGaN層を成長させたものを用いた。成長マスク22は、図2に示す成長マスク12と同様にストライプウインドウ22aおよび補助ストライプウインドウ(図示せず)を有し、〈11−20〉方向の設計上のGaN系半導体層の両端部の直ぐ内側の部分の成長マスク22のストライプウインドウ22aは図4に示すように〈1−100〉方向と等価な方向の辺を有するジグザグ形状を有する。例えば、成長マスク22は厚さ0.3μmのSiO2 膜により形成し、ストライプウインドウ22aの長さaは800μm、幅bは5μm、ストライプウインドウ22aの周期p1 は55μm、周期p2 は810μm、マスク部の幅は50μm、補助ストライプウインドウの長さcは80μm、幅dは5μm、〈1−100〉方向のストライプウインドウ22aとストライプウインドウ22aとの間隔は5μm、ストライプウインドウ22aの末端部と補助ストライプウインドウ22bとの重なり合いの長さqは35μmである。
この後、上述のようにしてダイオード構造が形成されたベース基板21を例えば一つのチップに一つの島状のn+ 型GaN層23およびn型GaN層24が含まれるようにチップ化し、目的とするGaN系ショットキーダイオードを製造する。
第2の実施の形態によれば、GaN系ショットキーダイオードにおいて第1の実施の形態と同様な利点を得ることができる。
第3の実施の形態によるGaN系ショットキーダイオードおよびその製造方法について説明する。
まず、第1の実施の形態と同様にして、図15Aに示すように、ベース基板31上に成長マスク32を形成する。ベース基板31としてはC面サファイア基板上に厚さ2μmのGaN層を成長させたものを用いた。成長マスク32は、成長マスク12と同様にストライプウインドウ32aおよび補助ストライプウインドウ(図示せず)を有する。例えば、成長マスク32は厚さ0.3μmのSiO2 膜により形成し、ストライプウインドウ32aの長さaは1000μm、幅bは10μm、ストライプウインドウ32aの周期p1 は90μm、周期p2 は1010μm、マスク部の幅は80μm、補助ストライプウインドウの長さcは120μm、幅dは10μm、〈1−100〉方向のストライプウインドウ32aとストライプウインドウ32aとの間隔は10μm、ストライプウインドウ32aの末端部と補助ストライプウインドウ32bとの重なり合いの長さqは55μmである。
この後、上述のようにしてダイオード構造が形成されたベース基板31を例えば一つのチップに一つの島状のn+ 型GaN層33およびn型GaN層34が含まれるようにチップ化し、目的とするGaN系ショットキーダイオードを製造する。
第3の実施の形態によれば、GaN系ショットキーダイオードにおいて第1の実施の形態と同様な利点を得ることができる。
第4の実施の形態によるGaN系ショットキーダイオードおよびその製造方法について説明する。
まず、図16Aに示すように、(111)面方位のSi基板41a上に、例えば、厚さ5nmのAlN膜と厚さ20nmのGaN膜とを交互に積層した例えば厚さが約1μm程度のAlN/GaN多層膜41bを成長させたベース基板41上に第1の実施の形態と同様にして成長マスク42を形成する。成長マスク42は、成長マスク12と同様にストライプウインドウ42aおよび補助ストライプウインドウ(図示せず)を有する。例えば、成長マスク42は厚さ0.3μmのSiO2 膜により形成し、ストライプウインドウ42aの長さaは1000μm、幅bは10μm、ストライプウインドウ42aの周期p1 は90μm、周期p2 は1010μm、マスク部の幅は80μm、補助ストライプウインドウの長さcは120μm、幅dは10μm、〈1−100〉方向のストライプウインドウ42aとストライプウインドウ42aとの間隔は10μm、ストライプウインドウ42aの末端部と補助ストライプウインドウ42bとの重なり合いの長さqは55μmである。
次に、ベース基板41のSi基板41aを裏面側から研磨などにより例えば厚さ50〜100μm程度に薄層化した後、成長マスク42のストライプウインドウ42aに対応する部分のSi基板41aに例えば幅が約20μm程度のストライプ状のビアホール48を形成し、このビアホール48の底部のAlN/GaN多層膜41bを露出させる。
次に、Si基板41aの裏面側から例えば真空蒸着法によりオーミック金属膜を形成して下部電極49を形成する。オーミック金属膜としては、例えば、Ti/Al/NiAu多層膜を用いる。
この後、上述のようにしてダイオード構造が形成されたベース基板41を例えば一つのチップに一つの島状のn+ 型GaN層43およびn型GaN層44が含まれるようにチップ化し、目的とするGaN系ショットキーダイオードを製造する。
第4の実施の形態によれば、GaN系ショットキーダイオードにおいて第1の実施の形態と同様な利点を得ることができる。
第5の実施の形態によるGaN系MIS(金属−絶縁体−半導体)電界効果トランジスタ(FET)およびその製造方法について説明する。
まず、図17Aに示すように、(111)面方位のSi基板51a上に、例えば厚さ5nmのAlN膜と厚さ20nmのGaN膜とを交互に積層した例えば厚さが約1μm程度のAlN/GaN多層膜51bを成長させたベース基板51上に第1の実施の形態と同様にして成長マスク52を形成する。成長マスク52は、成長マスク12と同様にストライプウインドウ52aおよび補助ストライプウインドウ(図示せず)を有する。例えば、成長マスク52は厚さ0.3μmのSiO2 膜により形成し、ストライプウインドウ52aの長さaは1000μm、幅bは10μm、ストライプウインドウ52aの周期p1 は90μm、周期p2 は1010μm、マスク部の幅は80μm、補助ストライプウインドウの長さcは120μm、幅dは10μm、〈1−100〉方向のストライプウインドウ52aとストライプウインドウ52aとの間隔は10μm、ストライプウインドウ52aの末端部と補助ストライプウインドウ52bとの重なり合いの長さqは55μmである。
次に、n型GaN層57およびn+ 型GaN層58をフォトリソグラフィーおよびエッチングにより所定形状にパターニングした後、フォトリソグラフィーおよびエッチングによりn+ 型GaN層58の一部を除去する。このエッチングは、例えば塩素系のガスを用いたICP−RIEにより行う。
次に、例えば真空蒸着法により全面にNi膜を形成した後、このNi膜を例えばフォトリソグラフィーおよびエッチングにより所定形状にパターニングすることによりゲート絶縁膜59上にゲート電極60を形成する。
次に、ベース基板51のSi基板51aを裏面側から研磨などにより例えば厚さ50〜100μm程度に薄層化した後、成長マスク52のストライプウインドウ52aに対応する部分のSi基板51aに例えば幅が約20μm程度のストライプ状のビアホール62を形成し、このビアホール62の底部にAlN/GaN多層膜51bを露出させる。
次に、ベース基板51の裏面側から例えば真空蒸着法によりオーミック金属膜を形成してドレイン電極63を形成する。オーミック金属膜としては、例えば、Ti/Al/NiAu多層膜を用いる。
以上により、目的とするGaN系MISFETが製造される。
また、必要に応じて、ビアホール62の内部を例えばAu、Cuなどをメッキすることにより完全に埋めてベース基板51の裏面側の表面を平坦化した後にドレイン電極63を形成するようにしてもよい。このようにビアホール62の内部をAu、Cuなどで埋めることにより熱伝導性を向上させることができ、GaN系MISFETの動作時の発熱による温度上昇を抑えることができる。
このGaN系MISFETにおいては、n+ 型GaN層58がソース領域、n+ 型GaN層53がドレイン領域、n型GaN層54、57がチャネル領域となる。チャネル領域としてのn型GaN層57の下部には、高不純物濃度のp+ 型GaN層56が設けられている。ゲート電極60のソース電極61側の端部の直下にはn+ 型GaN層58が形成されていないため、チャネル領域としてのn型GaN層57にはp+ 型GaN層56による空乏層が広がる。このため、このGaN系MISFETはノーマリーオフ構造である。ゲート電極60に正(+)のバイアス電圧を印加することにより、このゲート電極60の直下のゲート絶縁膜59との界面付近のn型GaN層57に電子が誘起され、その結果、ソース電極61とドレイン電極63との間にチャネルが形成されるため、このGaN系MISFETはオン状態となり、ソース電極61とドレイン電極63との間に電流が流れる。このGaN系MISFETにおいては、p+ 型GaN層56が持つ高いエネルギー障壁により、高いドレイン耐圧を得ることができる。また、高不純物濃度のn+ 型GaN層58がソース領域を形成しているため、ソース抵抗を小さくすることができる。また、p+ 型GaN層56の下のn型GaN層54の厚さは5μm程度と薄いにもかかわらず、GaNの破壊電圧は300V/μmと十分に大きいため、高いドレイン耐圧を得ることができる。
この第5の実施の形態によれば、GaN系MISFETにおいて第1の実施の形態と同様な利点を得ることができる。
第6の実施の形態においては、第3の実施の形態によるGaN系ショットキーダイオードの製造方法において、特に、ベース基板31としてC面サファイア基板を用いる場合について説明する。
まず、第3の実施の形態と同様にして、図15Aに示すように、ベース基板31としてのC面サファイア基板上に直接、成長マスク32を形成する。
次に、こうして成長マスク32を形成したC面サファイア基板をMOCVD装置に導入し、例えば、H2 とN2 との混合ガスからなるキャリアガス中において1100℃で5分間保持することにより表面清浄化を行う。
次に、NH3 を流しながら温度を1150℃に上昇させ、この温度で10分間保持した後、例えば1050〜1100℃の温度でTMGおよびSiH4 を供給し、n+ 型GaN層33およびn型GaN層34を成長させる。こうすることで、島状のn+ 型GaN層33およびn型GaN層34を成長させることができる。
この後の工程は第3の実施の形態と同様である。
この第6の実施の形態によれば、第3の実施の形態と同様な利点に加えて、ベース基板31としてC面サファイア基板そのものを用いることができるため、C面サファイア基板上にGaN層を成長させる必要がなく、その分だけGaN系ショットキーダイオードの製造工程の簡略化を図ることができ、GaN系ショットキーダイオードの製造コストの低減を図ることができるという利点も得ることができる。
第7の実施の形態によるGaN系半導体素子の製造方法について説明する。
この第7の実施の形態においては、第1の実施の形態と同様にして、図18Aに示すように、ベース基板11上に図3に示す成長マスク12を用いてGaN系半導体層13を(0001)面方位に島状に成長させた後、このGaN系半導体層13の上面(以下、「第1の面13a」と称する。)上に必要な第1の電極14を形成する。この第1の電極14の材料およびこの第1の電極14の形成方法は必要に応じて選ばれる。この第1の電極14の材料は、この第1の電極14がオーミック電極であるかショットキー電極であるか、あるいは、この第1の電極14がコンタクトするGaN系半導体層13の最上層の導電型に応じて適宜選ばれる。具体的には、この第1の電極14は、例えば、下から順にNi/Au/Niの多層膜を用い、各膜の厚さは例えば、一層目のNi膜は5nm、Au膜は500nm、二層目のNi膜は100nmとする。また、この第1の電極14は、例えば、真空蒸着法やスパッタリング法などにより全面に第1の電極14の形成用の金属膜または合金膜を形成した後、これらの金属膜または合金膜をフォトリソグラフィーおよびエッチングにより所定形状にパターニングすることにより形成する。図18Aにおいては、第1の電極14は、GaN系半導体層13の第1の面13aの周辺部を除いた部分、例えば縁から6μm以上内側の部分に形成されているが、GaN系半導体層13の第1の面13aの全体に形成してもよい。
第8の実施の形態による縦伝導型GaN系ショットキーダイオードの製造方法について説明する。
まず、図26に示すように、ベース基板31上に、図3に示す成長マスク12と同様な成長マスク32を形成する。
第9の実施の形態による大面積パワーGaN系ショットキーダイオードの製造方法について説明する。
まず、図27に示すように、ベース基板(図示せず)上に成長マスク71を形成する。この成長マスク71は、最終的に一つの素子となる長方形のチップ領域72毎に、図2に示す成長マスク12のストライプウインドウ12aと同様なストライプウインドウ71aを有する。一つのチップ領域72には、〈11−20〉方向にストライプウインドウ71aが複数本、例えば600本含まれる。例えば、ストライプウインドウ71aの長さaは1200μm、幅bは1μm、マスク部71cの幅は3μm、ストライプウインドウ71aの周期p1 は4μmである。この場合、例えば、チップ領域72の大きさは、〈11−20〉方向は2400μm、〈1−100〉方向は1300μmである。この場合、成長マスク71は、ストライプウインドウ71aに加えて、互いに隣接するチップ領域72の互いに対向する一対の辺に沿って、各ストライプウインドウ71aから成長する島状のGaN系半導体層13同士が〈11−20〉方向において合体しないようにするための合体防止用ウインドウ71dを有する。この合体防止用ウインドウ71dは、ストライプウインドウ71aと同様な形状のウインドウの一辺に、例えば20μmのピッチで形成され、〈11−20〉方向および〈1−100〉方向に平行な辺を有する大きさs1 ×s2 (例えば、s1 =4μm、s2 =10μm)の長方形のウインドウを設けたものにより構成されている。互いに隣接するチップ領域72の互いに対向する一対の辺に沿って形成された合体防止用ウインドウ71d間の間隔は例えば15μmである。
第10の実施の形態によるGaN系ショットキーダイオードの製造方法について説明する。
まず、第4の実施の形態と同様な(111)面方位のSi基板41a上に、例えば厚さ30nmのAlN膜および厚さ20nmのGaN膜を例えばMOCVD法により例えば1100℃の温度で順次成長させ、こうして得られたベース基板上に第1の実施の形態と同様にして成長マスク42を形成する。成長マスク42は、第1の実施の形態の成長マスク12と同様にストライプウインドウ42aおよび補助ストライプウインドウ(図示せず)を有する。例えば、成長マスク42は厚さ0.3μmのSiO2 膜により形成し、ストライプウインドウ42aの長さaは1000μm、幅bは10μm、ストライプウインドウ42aの周期p1 は90μm、周期p2 は1010μm、マスク部の幅は80μm、補助ストライプウインドウの長さcは120μm、幅dは10μm、〈1−100〉方向のストライプウインドウ42aとストライプウインドウ42aとの間隔は10μm、ストライプウインドウ42aの末端部と補助ストライプウインドウ42bとの重なり合いの長さqは55μmである。
第11の実施の形態によるGaN系発光ダイオードの製造方法について説明する。
まず、第1の実施の形態と同様にして、図28に示すように、ベース基板81上に成長マスク82を形成する。ベース基板81としては、C面サファイア基板上に厚さ2μmのGaN層を成長させたものを用いる。成長マスク82は、成長マスク12と同様にストライプウインドウ82aおよび補助ストライプウインドウ(図示せず)を有する。例えば、成長マスク82は厚さ0.3μmのSiO2 膜により形成し、ストライプウインドウ82aの長さaは1000μm、幅bは10μm、ストライプウインドウ82aの周期p1 は90μm、周期p2 は1010μm、マスク部の幅は80μm、補助ストライプウインドウの長さcは120μm、幅dは10μm、〈1−100〉方向のストライプウインドウ32aとストライプウインドウ32aとの間隔は10μm、ストライプウインドウ32aの末端部と補助ストライプウインドウ32bとの重なり合いの長さqは55μmである。
次に、ベース基板81の剥離によって露出したn+ 型GaN層83の表面に透明オーミック電極として例えばZnO薄膜を形成する。
以上により、目的とするGaN系発光ダイオードを製造することができる。
第11の実施の形態によれば、GaN系発光ダイオードにおいて第1および第7の実施の形態と同様な利点を得ることができる。
第12の実施の形態による2端子・3端子GaN系複合半導体素子の製造方法について説明する。
まず、第1の実施の形態と同様にして、図29に示すように、ベース基板91上に成長マスク92を形成する。ベース基板91としては、例えば、C面サファイア基板上に厚さ2μmのGaN層を成長させたものを用いる。成長マスク92は、成長マスク12と同様にストライプウインドウ92aおよび補助ストライプウインドウ(図示せず)を有する。例えば、成長マスク92は厚さ0.3μmのSiO2 膜により形成し、ストライプウインドウ92aの長さaは1000μm、幅bは5μm、ストライプウインドウ92aの周期p1 は90μm、周期p2 は1010μm、マスク部の幅は80μm、補助ストライプウインドウの長さcは120μm、幅dは10μm、〈1−100〉方向のストライプウインドウ92aとストライプウインドウ92aとの間隔は10μm、ストライプウインドウ92aの末端部と補助ストライプウインドウ92bとの重なり合いの長さqは55μmである。
次に、例えば真空蒸着法により全面にショットキー電極形成用の金属膜を形成した後、この金属膜をフォトリソグラフィーおよびエッチングにより所定形状にパターニングする。この金属膜としては、例えば、Ni/Au二層膜(各膜の厚さは、一層目のNi膜は50nm、一層目のAu膜は500nm)を形成する。こうして、ゲート絶縁膜98上にゲート電極99が形成される。
次に、成長マスク92のストライプウインドウ92aの直上の部分のp+ 型GaN層95をエッチング除去する。これは、2端子素子と3端子素子との間の素子分離を行うためである。
以上により、2端子・3端子GaN系複合半導体素子が完成する。
第12の実施の形態によれば、2端子・3端子GaN系複合半導体素子において第1および第7の実施の形態と同様な利点を得ることができる。
第13の実施の形態によるGaN系半導体素子の製造方法について説明する。
この第13の実施の形態においては、第7の実施の形態と同様に工程を進めて、図18Bに示す工程まで実施する。
この第13の実施の形態によれば、第7の実施の形態と同様な利点を得ることができる。
第14の実施の形態によるGaN系半導体素子の製造方法について説明する。
この第14の実施の形態においては、第7の実施の形態と同様に工程を進めて、図18Bに示す工程まで実施する。
次に、図37に示すように、真空ピンセット116により真空吸着したGaN系半導体層13および第1の電極14を移送し、第1の支持基板16の一方の主面に形成された有機系接着層111に接着する。GaN系半導体層13同士の間隔は必要に応じて選ばれるが、例えば数μm〜数10μm程度である。
この第14の実施の形態によれば、第7の実施の形態と同様な利点を得ることができる。
また、例えば、第13の実施の形態において、第1の支持基板16の一方の主面に有機系接着層111を形成する代わりに、図18Bに示す状態まで工程を進めた後、第1の電極14側の表面にスピンコートなどにより有機系接着層111を塗布するようにしてもよい。この場合、第1の支持基板16をこの有機系接着層111にプレスし、紫外線照射を行ってキュアリング(UVキュアリング)により有機系接着層111を固化する。
Claims (18)
- GaN系半導体と異なる物質からなる基板上に直接または間接的に複数のストライプ状の開口を有する成長マスクを形成する工程と、
上記成長マスクを用いて上記基板上に複数の島状のGaN系半導体層を(0001)面方位に、かつ上記GaN系半導体層の〈1−100〉方向が上記成長マスクの上記ストライプ状の開口に平行な方向に延在するように成長させる工程と、
上記GaN系半導体層の上面に一つまたは複数の第1の電極を形成する工程と、
上記第1の電極を形成した後、上記成長マスクの少なくとも一部を除去する工程と、
上記成長マスクの少なくとも一部を除去した後、上記GaN系半導体層の上記第1の電極が形成された上記上面側に第1の支持基板を有機系接着層を介して接着する工程と、
上記第1の支持基板および上記GaN系半導体層を上記基板から剥離する工程と、
上記第1の支持基板および上記GaN系半導体層を上記基板から剥離した後、上記GaN系半導体層の露出した面に一つまたは複数の第2の電極を形成する工程と、
上記第1の電極および上記第2の電極が形成された上記GaN系半導体層を上記第1の支持基板から剥離する工程とを有することを特徴とする半導体素子の製造方法。 - 上記GaN系半導体層の側面が(1−10α)面(αは任意の整数)、(11−2β)面(βは任意の整数)もしくはこれらと結晶学的に等価な面により形成され、または、上記GaN系半導体層の側面が(1−10α)面(αは任意の整数)を含むことを特徴とする請求項1記載の半導体素子の製造方法。
- 上記成長マスクは、上記GaN系半導体層の〈11−20〉方向に平行な第1の方向および上記GaN系半導体層の〈1−100〉方向に平行な第2の方向にそれぞれ第1の周期および第2の周期で周期的に配列され、上記第2の方向に延在する複数のストライプ状の開口と、上記第1の方向の互いに隣接する一対の上記ストライプ状の開口の間の領域の二等分線上に、上記第2の方向の互いに隣接する一対の上記ストライプ状の開口の互いに対向する末端部とそれぞれ所定距離重なり合うように設けられた補助的なストライプ状の開口とを有することを特徴とする請求項1または2記載の半導体素子の製造方法。
- 上記成長マスクは、上記GaN系半導体層の〈11−20〉方向に平行な第1の方向に周期的に配列され、上記GaN系半導体層の〈1−100〉方向に平行な第2の方向に延在する複数のストライプ状の開口と、上記第1の方向に上記ストライプ状の開口と同じ周期でかつ上記ストライプ状の開口に対して半周期ずれて周期的に配列され、上記第2の方向の上記ストライプ状の開口の末端部と所定距離重なり合うように上記第2の方向に延在する複数のストライプ状の開口とを有することを特徴とする請求項1または2記載の半導体素子の製造方法。
- 上記GaN系半導体層はn型層、アンドープ層およびp型層のうちの少なくとも一つを含む2層以上の層で構成されていることを特徴とする請求項1〜4のいずれか一項記載の半導体素子の製造方法。
- 上記基板上に上記GaN系半導体層を成長させた後、上記成長マスクのほぼ全てを除去する請求項1〜5のいずれか一項記載の半導体素子の製造方法。
- 上記第2の電極側に第2の支持基板を貼り付けた後、上記第1の電極および上記第2の電極が形成された上記GaN系半導体層を上記第1の支持基板から剥離する請求項1〜6のいずれか一項記載の半導体素子の製造方法。
- 上記第2の電極を形成した後、上記第1の電極および上記第2の電極が形成された上記GaN系半導体層を上記第1の支持基板から剥離する前に、上記第2の電極を含む全面に金属層を形成する工程をさらに有する請求項1〜7のいずれか一項記載の半導体素子の製造方法。
- 上記金属層を形成した後、上記第1の電極および上記第2の電極が形成された上記GaN系半導体層を上記第1の支持基板から剥離する前に、一つまたは複数の上記GaN系半導体層毎に上記金属層に溝を形成する工程をさらに有する請求項8記載の半導体素子の製造方法。
- 上記第2の支持基板はダイシングテープまたは延伸テープである請求項7記載の半導体素子の製造方法。
- GaN系半導体と異なる物質からなる基板上に直接または間接的に複数のストライプ状の開口を有する成長マスクを形成する工程と、
上記成長マスクを用いて上記基板上に複数の島状のGaN系半導体層を(0001)面方位に、かつ上記GaN系半導体層の〈1−100〉方向が上記成長マスクの上記ストライプ状の開口に平行な方向に延在するように成長させる工程と、
上記GaN系半導体層の上面に一つまたは複数の第1の電極を形成する工程と、
上記第1の電極を形成した後、上記成長マスクの少なくとも一部を除去する工程と、
上記成長マスクの少なくとも一部を除去した後、上記第1の電極が形成された上記GaN系半導体層を上記基板から剥離する工程と、
上記第1の電極が形成された上記GaN系半導体層を上記基板から剥離した後、上記第1の電極が形成された上記GaN系半導体層の上記第1の電極側を第1の支持基板の一方の主面に形成された第1の有機系接着層に押し付けて接着する工程と、
上記GaN系半導体層の側面に絶縁体からなるサイドウォールスペーサを形成する工程と、
上記サイドウォールスペーサが側面に形成された上記GaN系半導体層を真空吸着により上記第1の支持基板から剥離した後、第2の支持基板の一方の主面に形成された第2の有機系接着層に複数の上記GaN系半導体層を上記サイドウォールスペーサを介して互いに接近した状態で接着する工程と、
上記第2の支持基板の上記第2の有機系接着層に接着した複数の上記GaN系半導体層の露出した面に一つまたは複数の第2の電極を形成する工程と、
上記第1の電極および上記第2の電極が形成された上記GaN系半導体層を上記第2の支持基板から剥離する工程とを有することを特徴とする半導体素子の製造方法。 - 上記GaN系半導体層の側面が(1−10α)面(αは任意の整数)、(11−2β)面(βは任意の整数)もしくはこれらと結晶学的に等価な面により形成され、または、上記GaN系半導体層の側面が(1−10α)面(αは任意の整数)を含むことを特徴とする請求項11記載の半導体素子の製造方法。
- 上記成長マスクは、上記GaN系半導体層の〈11−20〉方向に平行な第1の方向および上記GaN系半導体層の〈1−100〉方向に平行な第2の方向にそれぞれ第1の周期および第2の周期で周期的に配列され、上記第2の方向に延在する複数のストライプ状の開口と、上記第1の方向の互いに隣接する一対の上記ストライプ状の開口の間の領域の二等分線上に、上記第2の方向の互いに隣接する一対の上記ストライプ状の開口の互いに対向する末端部とそれぞれ所定距離重なり合うように設けられた補助的なストライプ状の開口とを有することを特徴とする請求項11または12記載の半導体素子の製造方法。
- 上記成長マスクは、上記GaN系半導体層の〈11−20〉方向に平行な第1の方向に周期的に配列され、上記GaN系半導体層の〈1−100〉方向に平行な第2の方向に延在する複数のストライプ状の開口と、上記第1の方向に上記ストライプ状の開口と同じ周期でかつ上記ストライプ状の開口に対して半周期ずれて周期的に配列され、上記第2の方向の上記ストライプ状の開口の末端部と所定距離重なり合うように上記第2の方向に延在する複数のストライプ状の開口とを有することを特徴とする請求項11または12記載の半導体素子の製造方法。
- 上記GaN系半導体層はn型層、アンドープ層およびp型層のうちの少なくとも一つを含む2層以上の層で構成されていることを特徴とする請求項11〜14のいずれか一項記載の半導体素子の製造方法。
- 上記基板上に上記GaN系半導体層を成長させた後、上記成長マスクのほぼ全てを除去する請求項11〜15のいずれか一項記載の半導体素子の製造方法。
- 上記第2の電極を形成した後、上記第1の電極および上記第2の電極が形成された上記GaN系半導体層を上記第2の支持基板から剥離する前に、上記第2の電極を含む全面に金属層を形成する工程をさらに有する請求項11〜16のいずれか一項記載の半導体素子の製造方法。
- 上記金属層を形成した後、上記第1の電極および上記第2の電極が形成された上記GaN系半導体層を上記第2の支持基板から剥離する前に、一つまたは複数の上記GaN系半導体層毎に上記金属層に溝を形成する工程をさらに有する請求項17記載の半導体素子の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010262313A JP5681937B2 (ja) | 2010-11-25 | 2010-11-25 | 半導体素子およびその製造方法 |
TW100143045A TW201230149A (en) | 2010-11-25 | 2011-11-24 | Semiconductor device and its fabricating method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010262313A JP5681937B2 (ja) | 2010-11-25 | 2010-11-25 | 半導体素子およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012114263A true JP2012114263A (ja) | 2012-06-14 |
JP5681937B2 JP5681937B2 (ja) | 2015-03-11 |
Family
ID=46498148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010262313A Expired - Fee Related JP5681937B2 (ja) | 2010-11-25 | 2010-11-25 | 半導体素子およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5681937B2 (ja) |
TW (1) | TW201230149A (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014157978A (ja) * | 2013-02-18 | 2014-08-28 | Sumitomo Electric Ind Ltd | Iii族窒化物複合基板およびその製造方法、ならびにiii族窒化物半導体デバイスの製造方法 |
JP2016072631A (ja) * | 2014-09-26 | 2016-05-09 | クヮンジュ・インスティテュート・オブ・サイエンス・アンド・テクノロジー | 高品位窒化物系半導体成長方法 |
US9917004B2 (en) | 2012-10-12 | 2018-03-13 | Sumitomo Electric Industries, Ltd. | Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device |
US9923063B2 (en) | 2013-02-18 | 2018-03-20 | Sumitomo Electric Industries, Ltd. | Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same |
US9953961B2 (en) | 2012-10-01 | 2018-04-24 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP2019110344A (ja) * | 2012-12-26 | 2019-07-04 | パナソニックIpマネジメント株式会社 | 窒化物半導体装置および窒化物半導体基板 |
JPWO2021085556A1 (ja) * | 2019-10-29 | 2021-05-06 | ||
JP2021525007A (ja) * | 2018-05-30 | 2021-09-16 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニアThe Regents Of The University Of California | 半導体層を半導体基板から取り外す方法 |
KR20220051421A (ko) * | 2017-11-02 | 2022-04-26 | 가부시키가이샤 니콘 | 적층 기판의 제조 방법, 제조 장치, 및 적층 반도체 장치 |
WO2022145453A1 (ja) * | 2020-12-29 | 2022-07-07 | 京セラ株式会社 | 半導体基板、半導体基板の製造方法、半導体基板の製造装置、電子部品および電子機器 |
WO2022145454A1 (ja) * | 2020-12-29 | 2022-07-07 | 京セラ株式会社 | 半導体基板、半導体デバイス、電子機器 |
WO2022270309A1 (ja) * | 2021-06-21 | 2022-12-29 | 京セラ株式会社 | 半導体デバイスの製造方法および製造装置、半導体デバイスならびに電子機器 |
WO2023002929A1 (ja) * | 2021-07-21 | 2023-01-26 | 京セラ株式会社 | 発光デバイス、表示デバイス、電子機器、並びに発光デバイスの製造方法および製造装置 |
WO2023002865A1 (ja) * | 2021-07-21 | 2023-01-26 | 京セラ株式会社 | テンプレート基板並びにその製造方法および製造装置、半導体基板並びにその製造方法および製造装置、半導体デバイス、電子機器 |
WO2023027086A1 (ja) * | 2021-08-27 | 2023-03-02 | 京セラ株式会社 | 半導体デバイスの製造方法および製造装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI493617B (zh) * | 2013-10-07 | 2015-07-21 | Nat Univ Tsing Hua | 部分隔離矽基板之三族氮化物半導體裝置之製作方法 |
TWI630700B (zh) * | 2017-05-10 | 2018-07-21 | 新唐科技股份有限公司 | 半導體元件 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1192296A (ja) * | 1997-09-24 | 1999-04-06 | Mitsubishi Cable Ind Ltd | GaN系結晶成長用基板およびその用途 |
JP2000228565A (ja) * | 1999-02-08 | 2000-08-15 | Toshiba Corp | 窒化物系半導体レーザ装置及びその製造方法 |
JP2006237339A (ja) * | 2005-02-25 | 2006-09-07 | Sanyo Electric Co Ltd | 窒化物系半導体素子の作製方法 |
JP2007096114A (ja) * | 2005-09-29 | 2007-04-12 | Sanyo Electric Co Ltd | 半導体発光素子及び半導体発光素子の製造方法 |
US20100062551A1 (en) * | 2008-09-10 | 2010-03-11 | Ding-Yuan Chen | Method of Separating Light-Emitting Diode from a Growth Substrate |
US20100148309A1 (en) * | 2008-12-17 | 2010-06-17 | Stanley Electric Co., Ltd. | Method for manufacturing semiconductor device |
-
2010
- 2010-11-25 JP JP2010262313A patent/JP5681937B2/ja not_active Expired - Fee Related
-
2011
- 2011-11-24 TW TW100143045A patent/TW201230149A/zh unknown
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1192296A (ja) * | 1997-09-24 | 1999-04-06 | Mitsubishi Cable Ind Ltd | GaN系結晶成長用基板およびその用途 |
JP2000228565A (ja) * | 1999-02-08 | 2000-08-15 | Toshiba Corp | 窒化物系半導体レーザ装置及びその製造方法 |
JP2006237339A (ja) * | 2005-02-25 | 2006-09-07 | Sanyo Electric Co Ltd | 窒化物系半導体素子の作製方法 |
JP2007096114A (ja) * | 2005-09-29 | 2007-04-12 | Sanyo Electric Co Ltd | 半導体発光素子及び半導体発光素子の製造方法 |
US20100062551A1 (en) * | 2008-09-10 | 2010-03-11 | Ding-Yuan Chen | Method of Separating Light-Emitting Diode from a Growth Substrate |
US20100148309A1 (en) * | 2008-12-17 | 2010-06-17 | Stanley Electric Co., Ltd. | Method for manufacturing semiconductor device |
JP2010147166A (ja) * | 2008-12-17 | 2010-07-01 | Stanley Electric Co Ltd | 半導体素子の製造方法 |
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9953961B2 (en) | 2012-10-01 | 2018-04-24 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing the same |
US11094537B2 (en) | 2012-10-12 | 2021-08-17 | Sumitomo Electric Industries, Ltd. | Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device |
US9917004B2 (en) | 2012-10-12 | 2018-03-13 | Sumitomo Electric Industries, Ltd. | Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device |
US10600676B2 (en) | 2012-10-12 | 2020-03-24 | Sumitomo Electric Industries, Ltd. | Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device |
JP2019110344A (ja) * | 2012-12-26 | 2019-07-04 | パナソニックIpマネジメント株式会社 | 窒化物半導体装置および窒化物半導体基板 |
US10186451B2 (en) | 2013-02-08 | 2019-01-22 | Sumitomo Electric Industries, Ltd. | Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device |
US9923063B2 (en) | 2013-02-18 | 2018-03-20 | Sumitomo Electric Industries, Ltd. | Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same |
JP2014157978A (ja) * | 2013-02-18 | 2014-08-28 | Sumitomo Electric Ind Ltd | Iii族窒化物複合基板およびその製造方法、ならびにiii族窒化物半導体デバイスの製造方法 |
JP2016072631A (ja) * | 2014-09-26 | 2016-05-09 | クヮンジュ・インスティテュート・オブ・サイエンス・アンド・テクノロジー | 高品位窒化物系半導体成長方法 |
KR102523425B1 (ko) | 2017-11-02 | 2023-04-19 | 가부시키가이샤 니콘 | 적층 기판의 제조 방법, 제조 장치, 및 적층 반도체 장치 |
KR20220051421A (ko) * | 2017-11-02 | 2022-04-26 | 가부시키가이샤 니콘 | 적층 기판의 제조 방법, 제조 장치, 및 적층 반도체 장치 |
JP2021525007A (ja) * | 2018-05-30 | 2021-09-16 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニアThe Regents Of The University Of California | 半導体層を半導体基板から取り外す方法 |
JP7295888B2 (ja) | 2018-05-30 | 2023-06-21 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 半導体層を半導体基板から取り外す方法 |
JPWO2021085556A1 (ja) * | 2019-10-29 | 2021-05-06 | ||
WO2021085556A1 (ja) * | 2019-10-29 | 2021-05-06 | 京セラ株式会社 | 半導体素子および半導体素子の製造方法 |
JP7343607B2 (ja) | 2019-10-29 | 2023-09-12 | 京セラ株式会社 | 半導体素子および半導体素子の製造方法 |
WO2022145454A1 (ja) * | 2020-12-29 | 2022-07-07 | 京セラ株式会社 | 半導体基板、半導体デバイス、電子機器 |
WO2022145453A1 (ja) * | 2020-12-29 | 2022-07-07 | 京セラ株式会社 | 半導体基板、半導体基板の製造方法、半導体基板の製造装置、電子部品および電子機器 |
WO2022270309A1 (ja) * | 2021-06-21 | 2022-12-29 | 京セラ株式会社 | 半導体デバイスの製造方法および製造装置、半導体デバイスならびに電子機器 |
WO2023002865A1 (ja) * | 2021-07-21 | 2023-01-26 | 京セラ株式会社 | テンプレート基板並びにその製造方法および製造装置、半導体基板並びにその製造方法および製造装置、半導体デバイス、電子機器 |
WO2023002929A1 (ja) * | 2021-07-21 | 2023-01-26 | 京セラ株式会社 | 発光デバイス、表示デバイス、電子機器、並びに発光デバイスの製造方法および製造装置 |
WO2023027086A1 (ja) * | 2021-08-27 | 2023-03-02 | 京セラ株式会社 | 半導体デバイスの製造方法および製造装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5681937B2 (ja) | 2015-03-11 |
TW201230149A (en) | 2012-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5681937B2 (ja) | 半導体素子およびその製造方法 | |
JP4638958B1 (ja) | 半導体素子の製造方法 | |
TWI767741B (zh) | 與工程基板整合之電力元件 | |
JP5003033B2 (ja) | GaN薄膜貼り合わせ基板およびその製造方法、ならびにGaN系半導体デバイスおよびその製造方法 | |
TWI395341B (zh) | Group III nitride semiconductor crystal and its manufacturing method, Group III nitride semiconductor device and manufacturing method thereof, and light emitting machine | |
US8884306B2 (en) | Semiconductor device and method for manufacturing the same | |
US10128403B2 (en) | Semiconductor substrate, semiconductor device, and manufacturing methods thereof | |
US20090078943A1 (en) | Nitride semiconductor device and manufacturing method thereof | |
JP2010056458A (ja) | 発光素子の製造方法 | |
CN103137446A (zh) | 硅衬底上氮化镓生长方法 | |
JP2011066398A (ja) | 半導体素子およびその製造方法 | |
JP4210823B2 (ja) | シヨットキバリアダイオード及びその製造方法 | |
JPWO2013046267A1 (ja) | 半導体素子およびその製造方法 | |
JP5771968B2 (ja) | 半導体デバイスの製造方法、エピ成長用積層支持基板およびデバイス用積層支持基板 | |
WO2012014675A1 (ja) | 半導体素子、hemt素子、および半導体素子の製造方法 | |
JP5564799B2 (ja) | 窒化ガリウム系半導体電子デバイスを作製する方法 | |
JP7052503B2 (ja) | トランジスタの製造方法 | |
JP3862602B2 (ja) | 半導体装置の製造方法 | |
JP4058595B2 (ja) | 半導体発光素子及びその製造方法 | |
KR20090105462A (ko) | 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법 | |
JP6222540B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
JP6469795B2 (ja) | 絶縁ゲート型電界効果トランジスタ | |
US20230154785A1 (en) | N-face polar gan-based device and composite substrate thereof, and method of manufacturing composite substrate | |
JP2012142366A (ja) | 半導体デバイスの製造方法およびエピタキシャル成長用の支持基板 | |
JP4058592B2 (ja) | 半導体発光素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141028 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141212 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5681937 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |