JP7295888B2 - 半導体層を半導体基板から取り外す方法 - Google Patents

半導体層を半導体基板から取り外す方法 Download PDF

Info

Publication number
JP7295888B2
JP7295888B2 JP2020566884A JP2020566884A JP7295888B2 JP 7295888 B2 JP7295888 B2 JP 7295888B2 JP 2020566884 A JP2020566884 A JP 2020566884A JP 2020566884 A JP2020566884 A JP 2020566884A JP 7295888 B2 JP7295888 B2 JP 7295888B2
Authority
JP
Japan
Prior art keywords
island
substrate
iii
film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020566884A
Other languages
English (en)
Other versions
JP2021525007A (ja
Inventor
シュリーニヴァス ガンドロテューラ
剛 神川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of California
Original Assignee
University of California
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of California filed Critical University of California
Publication of JP2021525007A publication Critical patent/JP2021525007A/ja
Application granted granted Critical
Publication of JP7295888B2 publication Critical patent/JP7295888B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Description

（関連出願への相互参照）
本願は、係属中且つ譲受人同一たる以下の出願、即ち
米国暫定特許出願第６２／６７７８３３号、出願日：２０１８年５月３０日、出願人：Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ及びＴａｋｅｓｈｉ Ｋａｍｉｋａｗａ、名称「半導体層を半導体基板から取り外す方法」(METHOD OF REMOVING SEMICONDUCTING LAYERS FROM A SEMICONDUCTING SUBSTRATE)、代理人事件番号第Ｇ＆Ｃ３０７９４．０６８２ＵＳＰ１（ＵＣ２０１８－６１４－１）、
に基づき米国特許法第１１９条（ｅ）の規定による利益を主張する出願であるので、参照により当該出願を本願に繰り入れることにする。
本願は、係属中且つ譲受人同一たる以下の出願、即ち
国際特許出願第ＰＣＴ／ＵＳ１９／３２９３６号、出願日：２０１９年５月１７日、出願人：Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ及びＳｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、名称「１個又は複数個のデバイスからなるバーを分割する方法」(METHOD FOR DIVIDING A BAR OF ONE OR MORE DEVICES)、代理人事件番号第３０７９４．０６８１ＷＯＵ１（ＵＣ２０１８－６０５－２）なる出願であり、係属中且つ譲受人同一たる米国暫定特許出願第６２／６７２９１３号、出願日：２０１８年５月１７日、出願人：Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ及びＳｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、名称「１個又は複数個のデバイスからなるバーを分割する方法」(METHOD FOR DIVIDING A BAR OF ONE OR MORE DEVICES)、代理人事件番号第Ｇ＆Ｃ３０７９４．０６８２ＵＳＰ１（ＵＣ２０１８－６０５－１）なる出願に基づき米国特許法第１１９条（ｅ）の規定による利益を主張する出願、
国際特許出願第ＰＣＴ／ＵＳ１８／３１３９３号、出願日：２０１８年５月７日、出願人：Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、Ｈｏｎｇｊｉａｎ Ｌｉ及びＤａｎｉｅｌ Ａ． Ｃｏｈｅｎ、名称「基板除去方法」(METHOD OF REMOVING A SUBSTRATE)、代理人事件番号第３０７９４．０６５３ＷＯＵ１（ＵＣ２０１７－６２１－２）なる出願であり、係属中且つ譲受人同一たる米国暫定特許出願第６２／５０２２０５号、出願日：２０１７年５月５日、出願人：Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、Ｈｏｎｇｊｉａｎ Ｌｉ及びＤａｎｉｅｌ Ａ． Ｃｏｈｅｎ、名称「基板除去方法」(METHOD OF REMOVING A SUBSTRATE)、代理人事件番号第３０７９４．０６５３ＵＳＰ１（ＵＣ２０１７－６２１－１）なる出願に基づき米国特許法第１１９条（ｅ）の規定による利益を主張する出願、並びに
国際特許出願第ＰＣＴ／ＵＳ１８／５１３７５号、出願日：２０１８年９月１７日、出願人：Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ及びＨｏｎｇｊｉａｎ Ｌｉ、名称「劈開技術で以て基板を除去する方法」(METHOD OF REMOVING A SUBSTRATE WITH A CLEAVING TECHNIQUE)、代理人事件番号第３０７９４．０６５９ＷＯＵ１（ＵＣ２０１８－０８６－２）なる出願であり、係属中且つ譲受人同一たる米国暫定特許出願第６２／５５９３７８号、出願日：２０１７年９月１５日、出願人：Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ及びＨｏｎｇｊｉａｎ Ｌｉ、名称「劈開技術で以て基板を除去する方法」(METHOD OF REMOVING A SUBSTRATE WITH A CLEAVING TECHNIQUE)、代理人事件番号第３０７９４．０６５９ＵＳＰ１（ＵＣ２０１８－０８６－１）なる出願に基づき米国特許法第１１９条（ｅ）の規定による利益を主張する出願、
に関連しているので、それら出願全てを参照により本願に繰り入れることにする。
（発明の分野）
本発明は、剥離技術で以て半導体基板から半導体エピタキシャル層を取り外す方法に関する。
本発明では、ＩＩＩ族窒化物ベース基板からのＩＩＩ族窒化物エピタキシャル層の取外しに注目しているが、一般に、本発明は全ての半導体基板に適用することができる。
多くのデバイス製造業者にて、自立バルクＧａＮ基板を用いたレーザダイオード（ＬＤ）及び発光ダイオード（ＬＥＤ）の生産が、照明、光学ストレージその他の目的向けに行われている。ＧａＮ基板の魅力は、ＧａＮ基板上でのホモエピタキシャル成長によって、欠陥密度が低く高品質なＩＩＩ族窒化物ベース半導体層が、容易に得られることにある。
しかしながら、ＧａＮ基板は、通常はＨＶＰＥ（ハイブリッド気相エピタキシ）を用い生産されており、非常に高価である。更に、非極性や半極性のＧａＮ基板は有極性（ｃ面）ＧａＮ基板よりも高価である。例えば、２インチの有極性ＧａＮ基板の価格が約１０００米ドル／ウェハであるのに対し、２インチの非極性又は半極性ＧａＮ基板の価格は約１００００米ドル／ウェハである（１インチ＝約２．５ｃｍ）。
これを踏まえ、研究者らは、デバイス製造後にＧａＮ基板からＩＩＩ族窒化物ベース半導体層を取り外すことを研究している。そうした技術があればＧａＮ基板をリサイクルできるので、最終的には非常に安価で高品質なＧａＮデバイスが消費者に提供されることとなろう。
外来基板からエピタキシャル層を取り外すこと、例えばサファイア／ＧａＮ、Ｓｉ／ＧａＮ等々からヘテロ界面にてレーザアブレーションその他の技術を用い取り外すことは容易である。けれども、ＧａＮ基板とＩＩＩ族窒化物ベース半導体層とではヘテロ界面が生じないので、ＧａＮ基板からＩＩＩ族窒化物ベース半導体層を取り外すのは難しい。
そのため、容易な要領でＩＩＩ族窒化物ベース基板又は層からＩＩＩ族窒化物ベース半導体層を取り外す技術が必要とされている。
従来技術の一つに、引張歪下にあり金属からなるストレッサ層によってＧａＮ層をスポーリングするものがある。例えば、参照により本願に繰り入れられるところの非特許文献１及び特許文献１～４を参照されたい。具体的には、この技術では、ＧａＮ層の中庸にてスポーリングを用いている。
しかしながら、スポーリング面上の表面モルフォロジは粗く、そのスポーリング位置を制御することができない。更に、この取外し方法では、取り外されつつある層における過剰な反りにより、意図しない方向に沿いクラックが生じることがあるため、それら半導体層が損傷することがある。従って、そうした損傷及び表面粗さを何れも低減する必要がある。
もう一つの従来技術は、犠牲層の光電気化学的（ＰＥＣ）エッチングを用いＧａＮ基板からデバイス構造を取り外すものであるが、これには長い時間がかかるし幾通りかの込み入ったプロセスもつきものである。更に、それらプロセスからの収率も産業的期待水準に達していない。
米国特許第８４５０１８４号明細書 米国特許第９７４８３５３号明細書 米国特許第９２４５７４７号明細書 米国特許第９０５８９９０号明細書
Applied Physics Express 6 (2013) 112301
このように、本件技術分野では、ＩＩＩ族窒化物ベース半導体層からＩＩＩ族窒化物ベース基板を除去する方法を改善すること、特にＧａＮ薄膜がＧａＮ基板上で成長するそれが求められている。本発明はこの需要を満たすものである。
上述の従来技術における制約事項を克服するため、並びに本明細書を一読及び理解することで明らかになるであろう他の制約事項を克服するため、本発明では、半導体基板から島状半導体層を取り外す方法、とりわけポリマ／接着フィルムを用い且つ周囲温度及び圧力を制御し、ＩＩＩ族窒化物ベース基板又はヘテロ基板から島状ＩＩＩ族窒化物半導体層を取り外す方法を開示している。
本方法では、エピタキシャル横方向過成長（ＥＬＯ）機構を用いＩＩＩ族窒化物ベース半導体層を形成して水平トレンチ付島状構造とし、その島状構造の中央に向かい内方に延びる水平トレンチが各島状構造の下部に備わるようにする。その島状構造にポリマ／接着フィルムを接合し、それら島状構造・ポリマ／接着フィルム間の熱膨張差によってその島状構造に応力を印加する。そのポリマ／接着フィルムとしては、少なくとも基板とは異なる熱膨張係数、例えばより大きな熱膨張係数を有するものを選択する。
取外し後はその基板、とりわけＩＩＩ族窒化物ベース基板又はヘテロ基板をリサイクルすることができ、それによりデバイス作成コスト節約がもたらされる。加えて、本方法は、全ての島状構造が取り外されるまで同一基板を対象に数回適用することができるため、リードタイム延長無しで１００％歩留まりを確保することができる。
本方法はレーザダイオード及び発光ダイオード双方の作成に際し長所、即ちＩＩＩ族窒化物ベース基板又はヘテロ基板の除去が容易なこと、ＩＩＩ族窒化物ベース半導体層がほとんど損傷を被らないこと、劈開面が平滑なこと、並びに処理時間が短く低コストなこと、という長所を提供する。
以下参照する図面では、全体を通じ、対応する諸部分を類似する参照符号により表している。
本発明のタイプ１デザインに従い作成されたデバイス構造を描いた断面図である。 本発明のタイプ１デザインに従い作成されたデバイス構造を描いた頂面図である。 レーザダイオードデバイスの典型的構造を示す図である。 発光ダイオードデバイスを示す図である。 タイプ２デザインを表す図である。 タイプ３デザインを表す図である。 ドライエッチングされたタイプ３デザインを描いた図である。 タイプ２デザインのサブマスクパッチのうち一つの拡大頂面外観を示す図であり、タイプ３デザインをドライエッチングして得られるサブマスクパッチパターンも描かれている。 断面外観を示す図である。 タイプ２及びタイプ３デザイン上のレーザダイオードの典型的構造を描いた図である。 タイプ２及びタイプ３デザイン上の発光ダイオードデバイスの典型的構造を描いた図である。 本発明のタイプ４デザインに係る典型的マスクを描いた図である。 タイプ４デザイン上のエピタキシャル横方向過成長層の頂面図である。 タイプ４デザイン上のエピタキシャル横方向過成長層の断面図である。 タイプ４デザイン上のデバイスの典型的構造を示す図である。 タイプ４デザインを用い実現されうるデザインパターンの模式図である。 タイプ４デザインを用い実現されうるデザインパターンの模式図である。 タイプ４デザインを用い実現されうるデザインパターンの模式図である。 タイプ４デザインを用い実現されうるデザインパターンの模式図である。 ＩＩＩ族窒化物層を成長させる工程を描いた模式図である。 成長制限マスクを溶解させる工程を描いた模式図である。 タイプ１及びタイプ４デザインの頂部上にポリマ／接着フィルムを配置する工程の模式図である。 タイプ２及びタイプ３デザインの頂部上にポリマ／接着フィルムを配置する工程の模式図である。 タイプ１及びタイプ４デザイン上に圧力を印加する工程の模式図である。 タイプ２及びタイプ３デザイン上に圧力を印加する工程の模式図である。 可圧縮性素材を用いそれらデザインのエピタキシャル横方向過成長層上にポリマ／接着フィルムを付着させる工程の模式図である。 可圧縮性素材を用いそれらデザインのエピタキシャル横方向過成長層上にポリマ／接着フィルムを付着させる工程の模式図である。 本発明にて言及する諸技術のうち一つに係る概念証明画像を示す図であり、少なくとも２個のエピタキシャル横方向過成長層を一度に取り外す際にポリマ／接着フィルムをＩＩＩ族窒化物ベース基板に到達させる必要がないことを示している。 本発明にて言及する諸技術のうち一つに係る概念証明画像を示す図であり、少なくとも２個のエピタキシャル横方向過成長層を一度に取り外す際にポリマ／接着フィルムをＩＩＩ族窒化物ベース基板に到達させる必要がないことを示している。 本発明にて用いた原型器具を示す模式図である。 本発明にて用いた原型器具を示す図面代用写真である。 本発明にて用いた原型器具を示す図面代用写真である。 本発明に従い構造の温度を低下又は上昇させる工程の模式図である。 成長制限マスクのうち開エリア上に成長させたエピタキシャル横方向過成長層の模式図である。 エピタキシャル横方向過成長層・基板間界面のうち開エリアの縁付近にあるものの透過型電子顕微鏡（ＴＥＭ）断面像を示す図である。 本発明を実現するのに必要な諸機能及び諸要素を有する商用自動化チャンバの模式図である。 プロセスフローを描出するフローチャートである。 ポリマ／接着フィルムを配置した後における基板の模式図である。 ポリマ／接着フィルムの剥離方向を表す頂面図である。 ポリマ／接着フィルムの剥離方向を表す断面図である。 島状ＩＩＩ族窒化物半導体層内に水平トレンチを形成する手法の一つを示す模式図である。 島状ＩＩＩ族窒化物半導体層内に水平トレンチを形成する手法の一つを示す模式図である。 島状ＩＩＩ族窒化物半導体層内に水平トレンチを形成する手法の一つを示す模式図である。 本発明を実現する際用いるフィルムの別例の模式図である。 本発明を実現する際用いるフィルムの別例の模式図である。 エピタキシャル横方向過成長のウィング領域に亘るレーザダイオードデバイスの模式図及びそれを設計する際に関わってくる典型的な諸層の模式図である。 チップスクライビングをどう実行するかを描いた図である。 チップスクライビングをどう実行するかを描いた図である。 島状ＩＩＩ族窒化物半導体層を取り外す前のＩＩＩ族窒化物ベース基板の（０００１）表面の走査型電子顕微鏡（ＳＥＭ）画像を示す図である。 島状ＩＩＩ族窒化物半導体層を取り外す前のＩＩＩ族窒化物ベース基板の（０００１）表面のＳＥＭ画像を示す図である。 島状ＩＩＩ族窒化物半導体層を取り外した後のＩＩＩ族窒化物ベース基板の（０００１）表面のＳＥＭ画像を示す図である。 島状ＩＩＩ族窒化物半導体層を取り外した後のＩＩＩ族窒化物ベース基板の（０００１）表面のＳＥＭ画像を示す図である。 島状ＩＩＩ族窒化物半導体層を取り外した後のＩＩＩ族窒化物ベース基板の（０００１）表面のＳＥＭ画像を示す図である。 取り外されていてポリマ／接着フィルム上にある島状ＩＩＩ族窒化物半導体層の光学顕微鏡画像を示す図である。 取り外されていてポリマ／接着フィルム上にある島状ＩＩＩ族窒化物半導体層の光学顕微鏡画像を示す図である。 取り外されていてポリマ／接着フィルム上にある島状ＩＩＩ族窒化物半導体層の光学顕微鏡画像を示す図である。 取り外された島状ＩＩＩ族窒化物半導体層の背表面のＳＥＭ画像を示す図である。 取り外された島状ＩＩＩ族窒化物半導体層の背表面のＳＥＭ画像を示す図である。 温度を加えず本発明を実施しエピタキシャル横方向過成長層を取り外した後にｃ面基板からもたらされる参照画像を示す図である。 温度を加えず本発明を実施しエピタキシャル横方向過成長層を取り外した後にｃ面基板からもたらされる参照画像を示す図である。 ＩＩＩ族窒化物ベース基板の（１０－１０）表面から島状ＩＩＩ族窒化物半導体層を取り外す前後の光学顕微鏡画像を示す図である。 ＩＩＩ族窒化物ベース基板の（１０－１０）表面から島状ＩＩＩ族窒化物半導体層を取り外す前後の光学顕微鏡画像を示す図である。 ＩＩＩ族窒化物ベース基板の（１０－１０）表面から島状ＩＩＩ族窒化物半導体層を取り外す前後の光学顕微鏡画像を示す図である。 ＩＩＩ族窒化物ベース基板の（１０－１０）表面から島状ＩＩＩ族窒化物半導体層を取り外す前後の光学顕微鏡画像を示す図である。 取り外されていてポリマ／接着フィルム上にあるエピタキシャル横方向過成長層の光学顕微鏡画像を示す図であり、本発明を用い取り外すことができる開エリアの範囲を示している。 本発明を用い取り外されたポリマ／接着フィルム上の不規則形状の光学顕微鏡画像を示す図である。 本発明にて言及しているタイプ２デザインに関し概念証明表明を描出する光学顕微鏡画像を示す図であり、エピタキシャル横方向過成長層を取り外した後の基板画像を示している。 本発明にて言及しているタイプ２デザインに関し概念証明表明を描出する光学顕微鏡画像を示す図であり、取り外されていてポリマ／接着フィルム上にあるエピタキシャル横方向過成長層の光学顕微鏡画像を示している。 本発明にて言及しているタイプ２デザインに関し概念証明表明を描出する光学顕微鏡画像を示す図であり、取り外されていてポリマ／接着フィルム上にあるエピタキシャル横方向過成長層の光学顕微鏡画像を示している。 本発明にて言及しているタイプ２デザインに関し概念証明表明を描出する光学顕微鏡画像を示す図であり、取り外されていてポリマ／接着フィルム上にあるエピタキシャル横方向過成長層の光学顕微鏡画像を示している。 本発明にて言及しているタイプ２デザインに関し概念証明表明を描出する光学顕微鏡画像を示す図であり、エピタキシャル横方向過成長層を取り外した後の基板画像を示している。 本発明にて言及しているタイプ４デザインに関し概念証明表明を描出する光学顕微鏡画像を示す図であり、エピタキシャル横方向過成長層を取り外した後の基板画像を示している。 本発明にて言及しているタイプ４デザインに関し概念証明表明を描出する光学顕微鏡画像を示す図であり、ポリマ／接着フィルム上のエピタキシャル横方向過成長層を示している。 本発明にて言及しているタイプ４デザインに関し概念証明表明を描出する光学顕微鏡画像を示す図であり、エピタキシャル横方向過成長層を取り外した後の基板画像を示している。 本発明にて言及しているタイプ４デザインに関し概念証明表明を描出する光学顕微鏡画像を示す図であり、エピタキシャル横方向過成長層を取り外した後の基板画像を示している。 ２μｍ、４μｍ及び６μｍ幅の開エリアを有する島状ＩＩＩ族窒化物半導体層を取り外した後における（１０－１０）、（２０－２１）、（２０－２－１）方位基板の光学顕微鏡画像を示す図である。 （１０－１０）、（２０－２１）、（２０－２－１）方位基板から取り外されておりポリマ／接着フィルム上にあるエピタキシャル横方向過成長層の画像を示す図である。 エピタキシャル横方向過成長層を取り外した後のｍ面基板の表面の画像を示す図である。 ＡｌＧａＮで組成されたエピタキシャル横方向過成長層の光学顕微鏡画像を示す図であり、ＩＩＩ族窒化物ベース基板から取り外される前のものを示している。 ＡｌＧａＮで組成されたエピタキシャル横方向過成長層の光学顕微鏡画像を示す図であり、ＩＩＩ族窒化物ベース基板から取り外される前のものを示している。 ＡｌＧａＮで組成されたエピタキシャル横方向過成長層の光学顕微鏡画像を示す図であり、ＩＩＩ族窒化物ベース基板から取り外された後のものを示している。 ＡｌＧａＮで組成されたエピタキシャル横方向過成長層の光学顕微鏡画像を示す図であり、ＩＩＩ族窒化物ベース基板から取り外された後のものを示している。 ＡｌＧａＮで組成されたエピタキシャル横方向過成長層の光学顕微鏡画像を示す図であり、ＩＩＩ族窒化物ベース基板から取り外された後のものを示している。 ＩＩＩ族窒化物ベース基板上に成長させたエピタキシャル横方向過成長層との界面に対するＳｉＯ２及びＳｉＮの効果を描出する模式図及びＳＥＭ画像双方を含み、それらの層の裏側部分に対する界面効果をそれら画像により示す図である。 本発明を実現するポリマ／接着フィルム装着方法の別例を示す模式図であり、この技術では温度を低下又は上昇させつつ印加応力を修正する。 本発明を実現するポリマ／接着フィルム装着方法の別例を示す模式図であり、この技術では温度を低下又は上昇させつつ印加応力を修正する。 本発明を実現するポリマ／接着フィルム装着方法の別例を示す模式図であり、この技術では温度を低下又は上昇させつつ印加応力を修正する。 本発明を実現するポリマ／接着フィルム装着方法の別例を示す模式図であり、この技術では温度を低下又は上昇させつつ印加応力を修正する。 （１０－１０）、（１０－１１）、（２０－２１）、（３０－３１）、（１１－２２）、（１０－１－１）、（２０－２－１）、（３０－３－１）、（１１－２－２）方位基板上にＭＯＣＶＤを用い成長させた島状ＩＩＩ族窒化物半導体層の光学顕微鏡画像を示す図であり、それら島状ＩＩＩ族窒化物半導体層がポリマ／接着フィルムを用いそれらの基板から取り外された後のものを示している。 （１０－１０）、（１０－１１）、（２０－２１）、（３０－３１）、（１１－２２）、（１０－１－１）、（２０－２－１）、（３０－３－１）、（１１－２－２）方位基板上にＭＯＣＶＤを用い成長させた島状ＩＩＩ族窒化物半導体層の光学顕微鏡画像を示す図であり、それら島状ＩＩＩ族窒化物半導体層がポリマ／接着フィルムを用いそれらの基板から取り外された後のものを示している。 （１０－１０）、（１０－１１）、（２０－２１）、（３０－３１）、（１１－２２）、（１０－１－１）、（２０－２－１）、（３０－３－１）、（１１－２－２）方位基板上にＭＯＣＶＤを用い成長させた島状ＩＩＩ族窒化物半導体層の光学顕微鏡画像を示す図であり、それら島状ＩＩＩ族窒化物半導体層がポリマ／接着フィルムを用いそれらの基板から取り外された後のものを示している。 （１０－１０）、（１０－１１）、（２０－２１）、（３０－３１）、（１１－２２）、（１０－１－１）、（２０－２－１）、（３０－３－１）、（１１－２－２）方位基板上にＭＯＣＶＤを用い成長させた島状ＩＩＩ族窒化物半導体層の光学顕微鏡画像を示す図であり、それら島状ＩＩＩ族窒化物半導体層がポリマ／接着フィルムを用いそれらの基板から取り外された後のものを示している。 （１０－１０）、（１０－１１）、（２０－２１）、（３０－３１）、（１１－２２）、（１０－１－１）、（２０－２－１）、（３０－３－１）、（１１－２－２）方位基板上にＭＯＣＶＤを用い成長させた島状ＩＩＩ族窒化物半導体層の光学顕微鏡画像を示す図であり、それら島状ＩＩＩ族窒化物半導体層がポリマ／接着フィルムを用いそれらの基板から取り外された後のものを示している。 （１０－１０）、（１０－１１）、（２０－２１）、（３０－３１）、（１１－２２）、（１０－１－１）、（２０－２－１）、（３０－３－１）、（１１－２－２）方位基板上にＭＯＣＶＤを用い成長させた島状ＩＩＩ族窒化物半導体層の光学顕微鏡画像を示す図であり、それら島状ＩＩＩ族窒化物半導体層がポリマ／接着フィルムを用いそれらの基板から取り外された後のものを示している。 温度を低下又は上昇させつつ印加応力を修正するポリマ／接着フィルム装着方法の別例の模式図の模式図である。 温度を低下又は上昇させつつ印加応力を修正するポリマ／接着フィルム装着方法の別例の模式図の模式図である。 温度を低下又は上昇させつつ印加応力を修正するポリマ／接着フィルム装着方法の別例の模式図の模式図である。 温度を低下又は上昇させつつ印加応力を修正するポリマ／接着フィルム装着方法の別例の模式図の模式図である。 ポリマ／接着フィルムを用い且つ局所熱応力を印加することで大規模ウェハからエピタキシャル層をどう剥離させるかを示す模式図である。 ポリマ／接着フィルムを用い且つ局所熱応力を印加することで大規模ウェハからエピタキシャル層をどう剥離させるかを示す模式図である。 ポリマ／接着フィルムを用い且つ局所熱応力を印加することで大規模ウェハからエピタキシャル層をどう剥離させるかを示す模式図である。 ポリマ／接着フィルムを用い且つ局所熱応力を印加することで大規模ウェハからエピタキシャル層をどう剥離させるかを示す模式図である。 少なくとも２個のエピタキシャル横方向過成長層を、指定領域にて、それらを基板上に成長させた後にどう剥離させるかを示す模式図である。 少なくとも２個のエピタキシャル横方向過成長層を、指定領域にて、それらを基板上に成長させた後にどう剥離させるかを示す模式図である。 少なくとも２個のエピタキシャル横方向過成長層を、指定領域にて、それらを基板上に成長させた後にどう剥離させるかを示す模式図である。 少なくとも２個のエピタキシャル横方向過成長層を、指定領域にて、それらを基板上に成長させた後にどう剥離させるかを示す模式図である。 本発明のレーザダイオードデバイスを用いたディスプレイをどう大量生産するかを示す模式図である。 本発明のレーザダイオードデバイスを用いたディスプレイをどう大量生産するかを示す模式図である。 本発明のレーザダイオードデバイスを用いたディスプレイをどう大量生産するかを示す模式図である。 本発明の発光ダイオードデバイスを用いたディスプレイをどう大量生産するかを示す模式図である。 本発明の発光ダイオードデバイスを用いたディスプレイをどう大量生産するかを示す模式図である。 少なくとも１個のエピタキシャル横方向過成長層を、指定領域にて、成長先の基板からどう剥離させるかを示す模式的手順図である。 ５０μｍの開エリア及び５０μｍのマスク縞を有する成長制限マスクを用いｍ面基板上に成長させたエピタキシャル横方向過成長層の画像を示す図である。 本発明を用いポリマ／接着フィルム上へと転写されたエピタキシャル横方向過成長層の画像を示す図である。 １００μｍの開エリア及び５０μｍのマスク縞を有する成長制限マスクを用いｍ面基板上に成長させたエピタキシャル横方向過成長層の画像を示す図である。 本発明を用いポリマ／接着フィルム上へと転写されたエピタキシャル横方向過成長層の画像を示す図である。 ２００μｍの開エリア及び５０μｍのマスク縞を有する成長制限マスクを用いｍ面基板上に成長させたエピタキシャル横方向過成長層の画像を示す図である。 本発明を用いポリマ／接着フィルム上へと転写されたエピタキシャル横方向過成長層の画像を示す図である。 開エリアでの島状ＩＩＩ族窒化物半導体層の取外しを経た基板の表面の画像を示す図である。 開エリアでの島状ＩＩＩ族窒化物半導体層の取外しを経た基板の表面を描出する模式図である。 開エリアでの島状ＩＩＩ族窒化物半導体層の取外しを経た基板の表面を描出する模式図である。 基板から半導体層を取り外す方法を描出するフローチャートである。
好適実施形態についての以下の記述では、本発明が実施されうる具体的実施形態を参照する。ご理解頂けるように、本発明の技術的範囲から離隔することなく他実施形態を利用すること及び構造的改変を施すことができる。
［概観］
本発明では、エピタキシャル半導体層による島状構造の下部に、その構造の中央に向かい内方に延びる水平トレンチを設け、そのエピタキシャル半導体層を分離させることで、半導体基板からエピタキシャル半導体層を取り外す方法を開示する。水平トレンチ形成策には、化学エッチング及びドライエッチングの併用、並びにエピタキシャル横方向過成長（ＥＬＯ）という二策があるが、本発明はこれらの策に限定されない。ＥＬＯ法は、ＩＩＩ族窒化物ベース半導体層上にて水平トレンチを得る上で、とりわけ役立つ。
エピタキシャル成長させたＩＩＩ族窒化物ベース半導体層をＩＩＩ族窒化物ベース基板又はヘテロ基板から取り外す際には、ポリマ／接着フィルムを用いるのと併せ一群のパラメタを制御するのであり、例えば、そのフィルムをＩＩＩ族窒化物ベース半導体層に接合した後に温度を上昇又は低下させ、更にある量の圧力をそれらフィルム及びＩＩＩ族窒化物ベース半導体層に印加しつつ温度を低下又は上昇させ、それに続きそのＩＩＩ族窒化物ベース半導体層を劈開又は開裂させることで、それらを基板から取り外すこと及びその基板をリサイクルすることが可能になる。
成長制限マスクを通じたＩＩＩ族窒化物層の成長が可能である限り、例えばＧａＮ等、どのようなＩＩＩ族窒化物ベース基板を用いてもよい。更に、本技術を適用することで、結晶方位とは関わりなくどのような面のＩＩＩ族窒化物ベース基板からもＩＩＩ族窒化物半導体層を取り外すことができる。
これに代わる実施形態としては、ＩＩＩ族窒化物ベース基板を外来又はヘテロ基板、例えばサファイア（Ａｌ２Ｏ３）、ＳｉＣ、ＬｉＡｌＯ２、Ｓｉ等々に置き換えたものがある。加えて、他素材例えばＩｎＰ、ＧａＡｓ、ＧａＡｓＩｎＰ等々を含有する半導体層の取外しに本発明を敷衍することもできる。
ＩＩＩ族窒化物ベース半導体層及びＩＩＩ族窒化物ベース基板とは、化学式ＢｗＡｌｘＧａｙＩｎｚＮ、但し０≦ｗ≦１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１及びｗ＋ｘ＋ｙ＋ｚ＝１を呈する（Ｂ，Ａｌ，Ｇａ，Ｉｎ）Ｎ半導体に係る何らかの組成又は素材のもののことである。更に、本発明の技術的範囲に属する組成及び素材のなかに、ドーパント及び／又は他の不純物及び／又は他のインクルージョン（混入）物質、例えばＭｇ、Ｓｉ、Ｏ、Ｃ、Ｈ等々の量を含めてもよい。
島状ＩＩＩ族窒化物半導体層は、ＩＩＩ族窒化物ベース基板及び／又は中間層の上又は上方でエピタキシャル成長させる。そうした島状ＩＩＩ族窒化物半導体層の質は非常に高いので、それらＩＩＩ族窒化物ベース半導体層で構成されるデバイスも極めて高品質になる。とはいえ、ＩＩＩ族窒化物ベース半導体層をＩＩＩ族窒化物ベース基板から分離させるのは困難である。発見されたところによれば、温度及び圧力制御下でポリマ／接着フィルムを用いることで、ＥＬＯ－ＩＩＩ族窒化物層をＩＩＩ族窒化物ベース基板から容易に取り外すことができる。
一技術としては、誘電体膜又は金属、例えばＳｉＯ２、ＳｉＮ、ＨｆＯ２、Ａｌ２Ｏ３、ＭｇＦ、ＴｉＮ、Ｔｉ等々たる成長制限マスクを、この基板除去技術にて用いることができる。このマスク上でＥＬＯにより何らかの後続ＩＩＩ族窒化物ベース半導体層を成長させたとき、成長制限マスクとその層との間の界面は接合強度が低い面になる。接合エリアはデバイスサイズ未満となるよう制御する。そのため、ＥＬＯ－ＩＩＩ族窒化物層を用いたＩＩＩ族窒化物デバイス層を、基板から容易に取り外すことができる。
成長制限マスクをパターニングし、そのパターニングされたマスク上に、ＥＬＯ－ＩＩＩ族窒化物層を手始めとして島状ＩＩＩ族窒化物半導体層を成長させる。隣り合う島状ＩＩＩ族窒化物半導体層を合体させないようにして、それらの間に窪み領域となる空間を残すことで、後にクラック又は劈開により基板からＩＩＩ族窒化物ベース半導体層を分ける際にその空間が用いられるようにする。また、こうした非合体パターンのＥＬＯ－ＩＩＩ族窒化物層にすることは、それらの層の内部歪を解放し、あらゆるクラック発生を回避し、本技術を用い作成されるデバイスを優れた性能が得られるようにすることにも役立つ。加えて、島間にこうした空間があるため、側部沿いのより深いところに達するアクセスが可能となり、ポリマ／接着フィルム・ＩＩＩ族窒化物ベース半導体層間接触部分が拡張・増強される。
とりわけ紫外（ＵＶ）光デバイス分野では、ＩＩＩ族窒化物半導体分野でのそれと似た問題が現れている。機能的なＵＶ光デバイスを実現するには、ＡｌＧａＮ、ＡｌＮ等々からなる高アルミニウム組成比エピタキシャル層を、それらの層の成長をサポートする基板上に成長させねばならない。そして、最後に、所望動作波長を吸収する基板を除去して適正なデバイス動作を図ることが望ましい。本発明では、以下言及する技術を実施することにより、顕著なエピ層内応力を伴わない島状パターン成長を通じ高Ａｌ組成比エピタキシャル層を実現すること、並びにそのデバイスから不要な基板を除去することで、これらの要請が双方とも充足されよう。
本方法における破断点はデバイス層・基板表面間界面付近にある。この破断点は基板面、基板素材並びに成長制限マスクの厚み及び素材次第で異なる。
本方法では、基板除去に先立ちフッ化水素酸（ＨＦ）、バッファドＨＦ（ＢＨＦ）その他のエッチャントを用いマスクを溶解させる。その後、エピ層の頂部上に圧力を僅かに印加することで、ＩＩＩ族窒化物ベース半導体層をポリマ／接着フィルムに接合し、追ってそのフィルムを溶剤中で化学的に溶解させる。
成長制限マスクを溶解させた後は、ポリマ／接着フィルムをＩＩＩ族窒化物半導体層に装着する。他方、実施に際し観測されたところによれば、そのフィルムにより効果的に包み込むことで、ＥＬＯ成長させたＩＩＩ族窒化物半導体層とポリマ／接着フィルムとの間の接触領域を大きくして、より良好な歩留まりを得ることができる。これを達成するため、上掲の近隣島状層間空間を用いる。
好ましくはそのポリマ／接着フィルムを二層以上で構成する。例えば二層の場合、上層を下層よりも硬質にし、それをエピ層に接触させる。こうした構造であれば、それらの層への圧力印加に先立ち、近隣島状ＩＩＩ族窒化物ベース半導体層間の窪み部分内に下層を容易に配置することができる。そうすることで、ポリマ／接着フィルムにより、島状ＩＩＩ族窒化物ベース半導体層の側部ファセット（切子面）側から、効率的に圧力を印加することができる。更に、その温度を変化させること、例えばポリマ／接着フィルムを付着させている間に温度を低下させることで、ポリマ／接着フィルム収縮時にクラックが形成されることが回避される。
ポリマ／接着フィルムを島状ＩＩＩ族窒化物ベース半導体層に装着した後は、その複合体に対し圧力を印加し、その構造を液体窒素槽内に入れることでその複合体の温度を変化させる。その後、その複合体をその温度槽から抜き出し、乾燥窒素ガスを浴びせることで室温に引き戻す。
本発明の根幹技術の一つは、ポリマ／接着フィルム及び基板の温度を低下させることで、二種類の機構を同時に発動させることである。一つ目は、ポリマ／接着フィルム・島状ＩＩＩ族窒化物ベース半導体層間差異を用い（凹領域及び凸領域内で）島状ＩＩＩ族窒化物ベース半導体層に圧力を印加する機構である。もう一つは、温度を低下させることでポリマ／接着フィルムを硬化させる機構である。これら二種類の機構は、島状ＩＩＩ族窒化物ベース半導体層に対し効率的且つ均一に圧力を印加することを、容易にするものである。更に、ポリマ／接着フィルムの下表面を少なくとも凸領域の表面より下方に到達させるのがより望ましい。こうすることで、その圧力が効率的に、島状ＩＩＩ族窒化物ベース半導体層に印加されることとなる。
この温度サイクルの途上でポリマ／接着フィルムが被る急峻な伸縮衝撃、並びにポリマ／接着フィルム・島状ＩＩＩ族窒化物ベース半導体層間の熱膨張及び収縮挙動差により、それら層・基板間の界面にてクラック又は劈開が始まる。
本技術は、温度を上昇及び低下させることでも実施することができる。また、ＩＩＩ族窒化物ベース基板に対し熱膨張差を有する非可撓的な支持基板を、用いることもできる。そしてそれらの複合体をポリマ／接着フィルム接合後に加熱する。基板間熱膨張差による応力が、その支持基板に接合されている島状ＩＩＩ族窒化物ベース半導体層に印加される。
この応力の印加先は、島状ＩＩＩ族窒化物ベース半導体層・ＩＩＩ族窒化物ベース基板間の最弱点、即ちＥＬＯ－ＩＩＩ族窒化物層のうち成長制限マスクの開エリアにあるところである。破断はその開エリアの側部、即ち成長制限マスクの縁から始まり、その縁とは逆の側部へと進んでいく。
デバイス又はチップのサイズ、即ち島状ＩＩＩ族窒化物半導体層の幅は、一般に、剥離面に沿った剥離長よりも大きい。結果として、あまり力又は圧力を用いずとも、島状ＩＩＩ族窒化物ベース半導体層を取り外すことができる。これによりそのデバイスの劣化及び歩留まりの低下が回避される。
剥離又は劈開技術では、トリガを用い（破断）劈開を開始させる。熱膨張差に由来する応力がそのトリガとなりうるが、それに代え他のトリガを用いてもよい。例えば、超音波等の機械力をその劈開技術向けにトリガとして用いることができる。
また、ＥＬＯ成長機構の場合、開エリアの側部に脆弱領域がよく現れるので、そこでクラック又は劈開のトリガがかかることとなろう。ＥＬＯ－ＩＩＩ族窒化物層は、成長制限マスクのうち開エリアの側部にあるところの上方、基板・成長制限マスク間界面付近で反り返る。この反りプロセスの途上で、基板の開エリアに発する欠陥も成長制限マスクの方へと反るので、そのエピタキシャル層の他部分に比べ欠陥密度が高めな領域がその界面にて開エリアの側部に生じ、ひいてはその開領域の側部付近に脆弱領域が生じる。
機械力を用いた場合、ＩＩＩ族窒化物ベース基板の除去が非常に弱い応力で以て速やかに達成される。更に、その劈開点が楔形となることがあり、それにより劈開が単純化される。劈開点の形状は、高歩留まりを達成する上で重要である。
これらの方法を用いた場合、デバイス層をＩＩＩ族窒化物ベース基板及びウェハ、例えば２インチ超等といった大型ウェハから容易に取り外すことができる（１インチ＝約２．５ｃｍ）。ＡｌＧａＮ層を必要とするデバイスでは、特に高Ａｌ含量層の場合、これが非常に役立つ。
［技術的記述］
大略、本発明で述べる半導体デバイス製造方法は、複数個の開エリアを有する成長制限マスクをＩＩＩ族窒化物ベース半導体たる基板上に直接又は間接形成する工程、並びに成長制限マスクの縞状開エリアに対し平行な方向に成長が進むよう且つ島状ＩＩＩ族窒化物半導体層が合体しないようその成長制限マスクを用いその基板上に複数個の島状ＩＩＩ族窒化物半導体層を成長させる工程を有している。
但し、本発明は層が合体しないものに限定されない。例えば、エピタキシャル横方向過成長によりある領域にて成長制限マスクが埋没することがある。この場合、まずドライエッチングプロセスにより成長制限マスクを露出させた上で化学エッチャントを用いそれを溶解させることで、凹凸形状領域がはっきりしたものになる。
ＩＩＩ族窒化物ベース半導体層は、ウェットエッチング技術を用い成長制限マスクを少なくとも部分的に溶解させることで、ＩＩＩ族窒化物ベース基板から取り外せるようになる。その後は、剥離（劈開）技術を用い、それらＩＩＩ族窒化物ベース半導体層をＩＩＩ族窒化物ベース基板から分離させる。
ｎ電極及びボンディングパッドをそのデバイスの逆側に堆積させる。逆側とは、基板から取り外された方のファセットのことである。無論、電極を上表面上に堆積させることもできる。デバイスの例としては発光ダイオード、レーザダイオード、ショットキバリアダイオードや、金属酸化物半導体電界効果トランジスタ、マイクロ発光ダイオード、垂直共振器面発光レーザデバイスがある。
そして、除去したＩＩＩ族窒化物ベース基板を、その基板の表面を磨いてリサイクルすることができる。諸工程を反復することで、そのＩＩＩ族窒化物ベース基板上にＩＩＩ族窒化物ベース半導体層が再堆積される。
具体的には、本方法は以下の諸工程を有している。
１．半導体層
本発明は以下の様々な成長制限マスクデザインに適用されるが、それらのデザインには限定されない。例えばＳｉＯ２、ＳｉＮ、或いはＳｉＯ２及びＳｉＮの組合せ、或いはＨｆＯ２、Ａｌ２Ｏ３、ＭｇＦ、ＴｉＮ、Ｔｉ等々といった諸素材のうち何れかを含有する成長制限マスクで以てＩＩＩ族窒化物ベース基板をパターニングし、そのマスクで以てエピタキシャルＧａＮ層をＩＩＩ族窒化物ベース基板上に成長させる。
図１（ａ）及び図１（ｂ）はタイプ１デザインに従い作成されたデバイス構造を描出しており、図１（ａ）は断面図、図１（ｂ）は頂面図である。
本例では、ＩＩＩ族窒化物ベース基板１０１例えばバルクＧａＮ基板１０１を準備し、その基板１０１の上又は上方に成長制限マスク１０２を形成する。開エリア１０３を成長制限マスク１０２内に設けることで縞付の成長制限マスク１０２とする。
成長制限マスク１０２の幅は５０μｍ～１００μｍの範囲内、間隔は２μｍ～２００μｍとし、図１（ｂ）記載の通り、開エリア１０３の長さ方向を第１方向１１１、開エリア１０３の幅方向を第２方向１１２沿いとする。成長制限マスク１０２の縞は、半極性や非極性のＩＩＩ族窒化物ベース基板１０１向けでは＜１１－２０＞軸に対し垂直とし、Ｃ面ＩＩＩ族窒化物ベース基板１０１向けでは非極性方向沿いとする。
成長制限マスク１０２内の近隣開エリア１０３から成長してきたＥＬＯ－ＩＩＩ族窒化物層１０５が成長制限マスク１０２の頂部上で合体しなかったときには、無成長領域１０４が発生する。成長コンディションを適宜最適化することで、ＥＬＯ－ＩＩＩ族窒化物層１０５の横幅をそのウィング領域上で２０μｍとすることができる。
付加的なＩＩＩ族窒化物半導体デバイス層１０６、例えば能動領域１０６ａ、電子遮蔽層（ＥＢＬ）１０６ｂ、クラッディング層１０６ｃその他の諸層を含むものを、ＥＬＯ－ＩＩＩ族窒化物層１０５の上又は上方に堆積させる。
ＥＬＯ－ＩＩＩ族窒化物層１０５の厚みは、１個又は複数個の平坦面領域１０７の幅と、その縁にあり無成長領域１０４に面する層反り領域１０８の幅とがそれにより決まるので、重要である。平坦面領域１０７の幅は、好ましくは少なくとも５μｍとし、より好ましくは１０μｍ以上とし、最も好ましくは２０μｍ以上とする。
ＥＬＯ－ＩＩＩ族窒化物層１０５及び付加的ＩＩＩ族窒化物半導体デバイス層１０６のことを島状ＩＩＩ族窒化物半導体層１０９と呼び、その島状ＩＩＩ族窒化物半導体層１０９のうち隣り合うものを無成長領域１０４により分離させる。島状ＩＩＩ族窒化物半導体層１０９同士の距離が無成長領域１０４の幅に当たる。隣り合う島状ＩＩＩ族窒化物半導体層１０９間の距離は概ね２０μｍ以下、好ましくは５μｍ以下とするが、これらの値には限定されない。
個々の島状ＩＩＩ族窒化物半導体層１０９を処理することで、個別のデバイス１１０にすることができる。平坦面領域１０７及び／又は開エリア１０３上での処理により、そのデバイス１１０、例えば発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）、ショットキバリアダイオード（ＳＢＤ）又は金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）が得られる。更に、デバイス１１０の形状は一般にバー状とする。
図２（ａ）に示すのはレーザダイオードデバイス１１０であり、透明導電酸化物（ＴＣＯ）層２０１、二酸化ジルコニウム（ＺｒＯ２）電流制限層２０２及びｐ型パッド２０３で構成される畝縞が処理によって組み込まれている。図２（ｂ）に示すのは発光ダイオードデバイス１１０であり、ＴＣＯ層２０１及びｐ型パッド２０３を有している。
タイプ２デザインでは、図３（ａ）記載の通り、成長制限マスク１０２に幾つかのサブマスク３０１が備わる。各サブマスク３０１の長さ寸法及び幅寸法は３０μｍ～３００μｍの範囲内とする。各サブマスク３０１における成長制限マスク１０２の開エリア１０３の幅は３μｍ～７μｍ、間隔は７μｍ～３μｍとする。各サブマスク３０１内で成長してきたＥＬＯ－ＩＩＩ族窒化物層１０５同士を合体させる一方、注意を払い近隣サブマスク３０１間合体を阻止する。
タイプ３デザインでは、図３（ｂ）記載の通り、成長制限マスク１０２の開エリア１０３の幅を３μｍ～７μｍ、間隔を７μｍ～３μｍとし、それら開エリアを成長制限マスク１０２全体に亘りパターニングし、またその成長制限マスク１０２の縞を、半極性や非極性のＩＩＩ族窒化物ベース基板１０１向けでは＜１１－２０＞軸に対し垂直、Ｃ面ＩＩＩ族窒化物ベース基板１０１向けでは非極性方向沿いとする。
成長制限マスク１０２内の開エリア１０３から成長してきたＥＬＯ－ＩＩＩ族窒化物層１０５は、図３（ｂ）記載の通り成長制限マスク１０２の頂部上で合体して全表面を覆う。その後、図３（ｃ）記載の通り、領域３０３内エッチングによりＥＬＯ－ＩＩＩ族窒化物層１０５を分割してサブマスク３０１のパッチ３０２にする。図３（ｄ）ではそのサブマスク３０１のパッチ３０２が拡大図示されている。
得られる構造、即ち基板１０１、成長制限マスク１０２、開エリア１０３及び島状ＩＩＩ族窒化物半導体層１０９を有するそれの縦断面を、図３（ｅ）に示す。図３（ｆ）記載の通り、畝形成プロセスを実行することでＬＤデバイス１１０、例えばＴＣＯ層２０１、ＺｒＯ２電流制限層２０２及びｐ型パッド２０３を有するそれを、形成することができる。これに対し、図３（ｇ）記載の通り、ＬＥＤデバイス１１０を形成する際には畝形成プロセスが必要なく、ＴＣＯ層２０１及びｐ型パッド２０３を堆積させる。
タイプ４デザインでは、図４（ａ）記載の通り、成長制限マスク１０２の開エリア１０３の幅を３０μｍ～１００μｍ、間隔を２０μｍ～３０μｍとし、全基板１０１に亘りそれらをパターニングする。それらの開エリア１０３上に、図４（ｂ）記載の通りＥＬＯ－ＩＩＩ族窒化物層１０５を成長させる。図４（ｃ）に、成長させたＥＬＯ－ＩＩＩ族窒化物層１０５の断面外観を示す。図４（ｄ）記載の通り、その島状ＩＩＩ族窒化物半導体層１０９上にＴＣＯ層２０１及びｐ型パッド２０３を堆積させる。
また、正方形や長方形とは異なる形状の開エリア１０３を有する成長制限マスク１０２であっても、そのマスク１０２の開エリア１０３を１μｍ２超の大きさに保つことで、図４（ｅ）～４（ｈ）記載の通りタイプ４デザイン向けパターンを提供することができる。
２．成長制限マスクを除去する
図５（ａ）に、基板１０１、成長制限マスク１０２、開エリア１０３及び島状ＩＩＩ族窒化物半導体層１０９であり成長を経たものを示す。図５（ｂ）記載の通り、ここで化学溶剤例えばフッ化水素酸（ＨＦ）又はバッファドＨＦを用い成長制限マスク１０２を除去することで、島状ＩＩＩ族窒化物半導体層１０９下に水平トレンチ５０１が発生する。これに代え、ドライエッチングを実行することでも、成長制限マスク１０２を除去することができる。
３．フィルムを装着する
図６（ａ）及び図６（ｂ）記載の通り、成長制限マスク１０２を溶解させた後にポリマ／接着フィルム６０１を島状ＩＩＩ族窒化物半導体層１０９に付着させる。好ましくはポリマ／接着フィルム６０１の厚みをＨｔ－Ｈｂとし、長さＨＬに亘り島状ＩＩＩ族窒化物半導体層１０９上に延設する。
観測によれば、無成長領域１０４を近隣島状ＩＩＩ族窒化物半導体層１０９間に残し、それを助力とすることで、ポリマ／接着フィルム６０１を島状ＩＩＩ族窒化物半導体層１０９に対し共形的にフィットさせること、ひいては取り外されたデバイス１１０の品質及び歩留まりを改善することができる。このデザインにおける無成長領域１０４は、タイプ１及びタイプ４デザインでは近隣島状ＩＩＩ族窒化物半導体層１０９間、タイプ２デザインでは近隣パッチ３０２間にあり、タイプ３デザインでは近隣パッチ３０２を隔てるエッチド部分とされる。
４．圧力を印加する
図７（ａ）及び図７（ｂ）は、ポリマ／接着フィルム６０１装着後に、その島状ＩＩＩ族窒化物半導体層１０９のクラック発生限界を超過しない範囲で、好適ツール７０１を用い島状ＩＩＩ族窒化物半導体層１０９の一側面又は複数側面に抗しポリマ／接着フィルム６０１を僅かに加圧することで、ポリマ／接着フィルム６０１の下表面Ｈｂを少なくとも島状ＩＩＩ族窒化物半導体層１０９の上表面ＨＬよりも下方に到達させるやり方を、描いたものである。
これに代え、図７（ｃ）及び図７（ｄ）記載の通り、ポリマ／接着フィルム６０１を島状ＩＩＩ族窒化物半導体層１０９上に配置した後、そのポリマ／接着フィルム６０１の上方に可圧縮性素材７０２を配置し、それによりその島状ＩＩＩ族窒化物半導体層１０９の形状に沿い圧力を印加することもできる。この場合、無成長領域１０４ではポリマ／接着フィルム６０１・基板１０１間に何ら物質が存していないため、可圧縮性素材７０２に対する印加圧力が島状ＩＩＩ族窒化物半導体層１０９の縁周囲で効果的に分散する結果、島状ＩＩＩ族窒化物半導体層１０９の周囲にポリマ／接着フィルム６０１による枠が形成されることとなる。
圧力印加中に被制御形態にて周囲温度を上昇又は低下させ、ポリマ／接着フィルム６０１を島状ＩＩＩ族窒化物半導体層１０９の周囲にフィットさせるようにすれば、より効率的なやり方を実現することができる。
図８（ａ）及び図８（ｂ）は、順に、フィルム６０１を基板１０１に接触させた場合及びさせなかった場合を表す画像である。図８（ａ）にはフィルム６０１が残した残留物が示されているが、図８（ｂ）には示されていない。どちらの場合も、島状ＩＩＩ族窒化物半導体層１０９は取り外してある。島状ＩＩＩ族窒化物半導体層１０９を取り外すためポリマ／接着フィルム６０１を基板１０１に接触させる必要はない。
図９（ａ）は代替的実施形態を実現する際に用いられた実際の器具の模式図、図９（ｂ）及び図９（ｃ）はその画像であり、基板１０１及び島状ＩＩＩ族窒化物半導体層１０９を備える標本にポリマ／接着フィルム６０１を付着させ、その標本１０１，１０９の両側に石英板９０１を添え、それらポリマ／接着フィルム６０１及び石英板９０１を金属クリップ９０２でしっかり挟み込むことで、フィルム６０１に圧力を印加している。
５．温度を変化させる
図１０に描かれている装置１００１は、ポリマ／接着フィルム６０１を有する標本１０１，１０９を金属クランプ９０２で以て２枚の石英板９０１間に挟み込み、その温度を変化させるものである。温度は圧力を印加しつつ室温から低下／上昇させる。その後は、装置１００１全体に亘り乾燥窒素ガスを持続的に吹き付けることで装置１００１をハンドリング温度例えば室温に復帰させ、ポリマ／接着フィルム６０１付の標本１０１，１０９に対する圧力を解除する。
ポリマ／接着フィルム６０１付標本１０１，１０９をハンドリング温度に復帰させうる手法は幾つかあり、例えばその構造をホットプレート、ヒートシンク等々の上に配置しその温度を上昇／低下させることで達成することができる。
これに代え、ポリマ／接着フィルム６０１付標本１０１，１０９に対する圧力を温度低下又は上昇前に解除すること、即ちポリマ／接着フィルム６０１により申し分ないレイアウトが島状ＩＩＩ族窒化物半導体層１０９を巡り形成されたときに解除することもできる。
この温度サイクル中にポリマ／接着フィルム６０１が被る急峻な伸縮衝撃、並びにポリマ／接着フィルム６０１・島状ＩＩＩ族窒化物半導体層１０９間熱膨張差により、島状ＩＩＩ族窒化物半導体層１０９・基板１０１間界面にてクラック又は劈開を開始させることができる。
また、ＥＬＯ成長機構の場合、開エリア１０３の１個又は複数個の側部に脆弱領域が現れることが多く、そこでクラック又は劈開が起こることとなろう。成長制限マスク１０２の上方におけるＥＬＯ－ＩＩＩ族窒化物層１０５の反りは、開エリア１０３の側部、基板１０１・成長制限マスク１０２間界面付近に現れる。ＥＬＯ－ＩＩＩ族窒化物層１０５の他部分に比べ欠陥密度が高い領域が、開エリア１０３の側部、界面にて現れるため、開エリア１０３の側部付近に脆弱領域が生じる。
図１１（ａ）及び図１１（ｂ）は、基板１０１・ＥＬＯ－ＩＩＩ族窒化物層１０５間界面付近の模式図及び開エリア１０３の一側部を捉えた透過型電子顕微鏡（ＴＥＭ）画像である。このＴＥＭ画像から察するに、ＥＬＯ－ＩＩＩ族窒化物層１０５内欠陥は、そのＥＬＯ－ＩＩＩ族窒化物層１０５の他領域に比べ、開エリア１０３の側部に集まっている。これらの欠陥の存在が、欠陥に係りＥＬＯ－ＩＩＩ族窒化物層１０５に働く応力が原因でクラックが始まる一因であろう。
事業化段階では、この技術を自動化チャンバ、例えば標本ハンドリング、被制御環境用ガスバルブ、標本配置先ホットプレートを有するそれで以て実施することができ、またそのチャンバに音波処理及び圧力印加アーム等々を組み込むことができる。図１２（ａ）は、制御環境箱１２０１、ロボットアーム１２０２、音波処理機能付温度制御基台１２０３及び標本ハンドリングポート１２０４を含め、本発明を実現するのに必要な諸機能及び諸要素を有する自動化チャンバの模式図であり、図１２（ｂ）は、標本１０１，１０９を挿入する工程（１２０５）、ポリマフィルム６０１を装着する工程（１２０６）、諸パターンに従い基板１０１上にレイアウトを形成する工程（１２０７）、設定に従い温度及び／又は圧力を変化させる工程（１２０８）、並びにその温度に達したときに標本１０１，１０９をハンドリングする工程（１２０９）を含むプロセスフローを描出するフローチャートである。
温度変更は、乾燥空気又は乾燥窒素雰囲気中で実行するのが望ましい。
６．基板からエピタキシャル層を剥離させる
図１３（ａ）は島状ＩＩＩ族窒化物半導体層１０９上にポリマ／接着フィルム６０１を配置した後における基板１０１の模式図、図１３（ｂ）はそのフィルム６０１の剥離方向１３０１を表す頂面図、図１３（ｃ）はそのフィルム６０１の剥離方向１３０１を表す断面図である。
通常は、ハンドリング温度に達した後に、標本１０１，１０９からポリマ／接着フィルム６０１をゆっくりと剥離させる。
ポリマ／接着フィルム６０１が接着性の界面を有している場合、それを島状ＩＩＩ族窒化物半導体層１０９に接触させることで、それら島状ＩＩＩ族窒化物半導体層１０９がそのポリマ／接着フィルム６０１に付着することとなろう。
ポリマ／接着フィルム６０１に備わる界面が接着性でなく、島状ＩＩＩ族窒化物半導体層１０９が基板１０１上に残った場合は、基板１０１に対する更なるデバイスハンドリングを、個別の島状ＩＩＩ族窒化物半導体層１０９をピックするか一群の島状ＩＩＩ族窒化物半導体層１０９をピックし、それを支持基板上にプレースすることで、実行すればよい。
個別又は一群の島状ＩＩＩ族窒化物半導体層１０９をポリマ／接着フィルム６０１に付着させたら、それらをハンドリングして処理に供し、紫外（ＵＶ）又は赤外（ＩＲ）照射下で又は適切な溶剤を用いそのポリマ／接着フィルム６０１を処置することによりポリマ／接着フィルム６０１を除去した上で、デバイス１１０とする。その後は、支持基板を助けにして、更なるデバイス１１０処理工程を実行する。
本発明では、島状ＩＩＩ族窒化物半導体層１０９を、基板１０１から、ポリマ／接着フィルム６０１を用い上述の容易なやり方にて取り外すことができる。本方法は大量生産にて用いることができ、短いリードタイムで以て安価且つ容易に実施することができる。更に、島状ＩＩＩ族窒化物半導体層１０９が、その取外し後にポリマ／接着フィルム６０１上で自動整列することとなる。これは大量生産、特にマイクロＬＥＤ、レーザダイオードアレイ等に係るそれで役立つ。
［用語の定義］
（ＩＩＩ族窒化物ベース基板）
成長制限マスク１０２を通じたＩＩＩ族窒化物ベース半導体層１０５，１０６，１０９の成長が可能なＩＩＩ族窒化物ベース基板１０１である限り、バルクＧａＮ結晶からスライスされたＧａＮ基板１０１等、バルクＩＩＩ族窒化物ベース結晶から（０００１）、（１－１００）、（２０－２１）又は（２０－２－１）面或いはその他の面上でスライスされた何れのＩＩＩ族窒化物ベース基板１０１も用いることができる。島状ＩＩＩ族窒化物半導体層１０９をＩＩＩ族窒化物ベース基板１０１から剥離により取り外す際、その剥離面内に、非極性や半極性の基板１０１の場合はｍ面ファセット、有極性基板１０１の場合は有極性の表面があってもよい。
（ＩＩＩ族窒化物ベース半導体層）
ＩＩＩ族窒化物ベース半導体層の例はＥＬＯ－ＩＩＩ族窒化物層１０５、ＩＩＩ族窒化物半導体デバイス層１０６及び島状ＩＩＩ族窒化物半導体層１０９である。半導体デバイス１１０では、通常、島状ＩＩＩ族窒化物半導体層１０９の側部を（１－１０ａ）面（但しａは任意の整数）、（１１－２ｂ）面（但しｂは任意の整数）又はそれらに対し結晶学的に等価な面で以て形成し、或いは島状ＩＩＩ族窒化物半導体層１０９の側部を（１－１０ａ）面（但しａは任意の整数）を含むものとする。
ＩＩＩ族窒化物ベース半導体デバイス層１０６は、一般に、ｎ型層、アンドープ層及びｐ型層のうち少なくとも一層を含め２個超の層を備える。ＩＩＩ族窒化物ベース半導体デバイス層１０６は、ＧａＮ層、ＡｌＧａＮ層、ＡｌＧａＩｎＮ層、ＩｎＧａＮ層等々で構成することができる。
デバイス１１０が複数個のＩＩＩ族窒化物ベース半導体層１０５，１０６，１０９を有する場合、互いに隣り合う島状ＩＩＩ族窒化物半導体層１０９間の距離を、タイプ１及びタイプ４デザインでは一般に３０μｍ以下、好ましくは１０μｍ以下とするが、これらの値には限定されない。この値は、タイプ２デザインでは隣接パッチ間での好適値、タイプ３デザインではドライエッチング領域空間でのそれとなる。島状ＩＩＩ族窒化物半導体層１０９間の距離が好ましくも無成長領域１０４の幅となる。
半導体デバイス１１０では、その半導体デバイス１１０の種類に応じた個数の電極が所定部分に配置される。半導体デバイス１１０により例えばショットキダイオード、発光ダイオード、半導体レーザ、フォトダイオード、トランジスタ等々を構成することができるが、これらのデバイスには限定されない。本件開示は、マイクロＬＥＤ及びレーザダイオード、例えば端面発光レーザ及び垂直共振器面発光レーザ（ＶＣＳＥＬ）向けでとりわけ有用である。
（成長制限マスク）
成長制限マスク１０２は誘電体層、例えばＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３、ＡｌＮ、ＡｌＯＮ、ＭｇＦ、ＴｉＮ、Ｔｉか、耐火金属例えばＷ、Ｍｏ、Ｔａ、Ｎｂ、Ｐｔ等々で構成する。成長制限マスク１０２を、上掲の諸素材から選抜されたもののラミネート構造としてもよい。成長制限マスク１０２を、上掲の諸素材から選ばれたものの積層構造としてもよい。
一実施形態に係る成長制限マスク１０２の厚みは約０．０５～１．０５μｍである。
縞状開エリア１０３は、非極性や半極性のＩＩＩ族窒化物ベース基板１０１向けの場合、ＩＩＩ族窒化物ベース半導体層１０５，１０６，１０９の＜１１－２０＞方向に対し垂直な第１方向と、そのＩＩＩ族窒化物ベース半導体層１０５，１０６，１０９の＜１１－２０＞方向に対し平行な第２方向とに沿い、それぞれ第１間隔，第２間隔にて周期配列し、第２方向に沿い延設する。縞状開エリア１０３の幅は、通常は第２方向沿いで一定とするが、必要であれば第２方向沿いで変化させてもよい。
縞状開エリア１０３は、有極性ＩＩＩ族窒化物ベース基板１０１向けの場合、ＩＩＩ族窒化物ベース半導体層１０５，１０６，１０９の＜１１－２０＞方向に対し平行な第１方向と、そのＩＩＩ族窒化物ベース半導体層１０５，１０６，１０９の＜１－１００＞方向に対し平行な第２方向とに沿い、それぞれ第１間隔，第２間隔にて周期配列し、第２方向に沿い延設する。縞状開エリア１０３の幅は、通常は第２方向沿いで一定とするが、必要であれば第２方向沿いで変化させてもよい。
（平坦面領域）
平坦面領域１０７は層反り領域１０８同士の間にある。更に、平坦面領域１０７は成長制限マスク１０２上にも開エリア１０３上にもある。
半導体デバイス１１０の作成は、主にこの平坦面エリア１０７上で実行する。これは、デバイス１１０を成長制限マスク１０２上、開エリア１０３上、或いは成長制限マスク１０２及び開エリア１０３双方の上に設けうる、ということである。半導体デバイス１１０の作成が部分的に層反り領域１０８内で実行されても問題とならない。更に好ましいことに、その層反り層１０８はエッチングにより除去することができる。
平坦面領域１０７の幅は、好ましくは少なくとも５μｍ、より好ましくは１０μｍ以上とする。平坦面領域１０７では、その平坦面領域１０７内の半導体層１０５，１０６，１０９それぞれの厚みに高度な均一性が現れる。
（層反り領域）
能動層１０６ａを有する層反り領域１０８がＬＥＤデバイス１１０内に残っていると、その能動層１０６ａからの放射光のうち一部分が再吸収される。結局、それらデバイス１１０内の層反り領域１０８は除去した方がよい。
能動層１０６ａを有する層反り領域１０８がＬＤデバイス１１０内に残っていると、低屈折率故にその層反り領域１０８によりレーザモードが影響されうる（例．ＩｎＧａＮ層）。結局、それらデバイス１１０内の層反り領域１０８は除去した方がよい。
層反り領域１０８がＬＤデバイス１１０内に残る場合は、畝縞構造の縁の在処を、その層反り領域１０８の縁から少なくとも１μｍ以上のところとすべきである。
別の視点によれば、開エリア１０３以外の平坦面領域１０７に備わるエピタキシャル層では、開エリア１０３に備わるＥＬＯ－ＩＩＩ族窒化物層１０５よりも欠陥密度が低くなる。従って、畝縞構造の在処を、開エリア１０３を除く平坦面領域１０７内とすべきである。
（水平トレンチ）
水平トレンチ５０１は島状ＩＩＩ族窒化物半導体層１０９の下部に生じる構造であり、その構造の中央に向かい内方に延びるものである。
以下の通り、様々な方法で水平トレンチ５０１を得ることができる。
方法１：
島状ＩＩＩ族窒化物半導体層１０９を基板１０１上で成長させた後、ドライエッチングを用いそれら島状ＩＩＩ族窒化物半導体層１０９を分割して本発明実施上とりわけ有用な分離幅とした上で、その構造の中央内方に延びる水平トレンチ５０１を化学エッチングの助力により実現する。
具体的には、例えば島状ＩＩＩ族窒化物半導体層１０９内で最下、基板１０１のすぐ上にある少なくとも１個の層を、少なくとも一種類のＩＩＩ族元素（Ｉｎ、Ｇａ、Ａｌ）を含有していて化学エッチング例えばＰＥＣに対し感応的な層として形成し（ＩｎｘＡｌｙＧａ１－（ｘ＋ｙ）Ｎ）、それに続き、本件開示中の他個所で言及した島状ＩＩＩ族窒化物半導体層１０９、例えばｎ型ＧａＮ、能動領域たるＩｎＧａＮ／ＧａＮ－ＭＱＷ、ｐ型ＧａＮを形成する。金属有機化学気相堆積（ＭＯＣＶＤ）をその素材成長に用いる。トリメチルガリウム（ＴＭＧａ）、トリメチルインジウム（ＴＭＩｎ）及びトリエチルアルミニウム（ＴＭＡｌ）をＩＩＩ族元素源として用いる。アンモニア（ＮＨ３）を、窒素を供給する生ガスとして用いる。水素（Ｈ２）及び窒素（Ｎ２）をキャリアガスとして用いる。塩及びビス（シクロペンタジエニル）マグネシウム（Ｃｐ２Ｍｇ）をｎ型及びｐ型のドーパントとして用いる。圧力は５０～７６０Ｔｏｒｒに設定する。ＧａＮ成長温度は９００～１２５０℃の範囲内とし、化学感応層成長温度は８００～１１５０℃とする。ＩｎｘＡｌｙＧａ１－（ｘ＋ｙ）Ｎ化学感応層の厚みは１～１００ｎｍとする。組成比ｘ及びｙは０～１とし、ｘ＋ｙも０～１の範囲内とする。
ドライエッチングを実行することで、島状ＩＩＩ族窒化物半導体層１０９を、その最下、基板１０１のすぐ上にある化学感応層を含め、露出させる。このドライエッチングの深さは、化学エッチングに対し感応的な最下層の一部が少なくとも露出する深さとすべきである。
角度付ドライエッチング、例えば反応性イオンエッチング（ＲＩＥ）等々を実行することで、本件開示でいう剥離を容易化してもよい。例えばＳｉＣl４をエッチングガスとして用いてもよい。エッチング角は０～９０°とする。
図１４（ａ）、図１４（ｂ）及び図１４（ｃ）は、島状ＩＩＩ族窒化物半導体層１０９内に水平トレンチ５０１を形成する手法の一つを示す模式図である。図１４（ａ）に示すように、最下層たる化学感応層１４０１例えばＩｎＡｌＧａＮを含め、ＩＩＩ族窒化物半導体層１０５，１０６を成長させる。図１４（ｂ）に示すように、ＩＩＩ族窒化物半導体層１０５，１０６をエッチングすることでエッチド領域１４０２を発生させ、ひいては島状ＩＩＩ族窒化物半導体層１０９を形成する。図１４（ｃ）に示すように、化学感応層１４０１を部分的にエッチングすることで、島状ＩＩＩ族窒化物半導体層１０９の片側又は両側に水平トレンチ５０１を形成する。好ましいことに、化学感応層１４０１を化学的にエッチングすることで、例えば水平トレンチ５０１を実現することができる。
方法２：
水平トレンチ５０１が得られる第２の方法はエピタキシャル横方向過成長（ＥＬＯ）である。分解無しでＭＯＣＶＤ温度に保持でき且つ後刻成長させる半導体エピタキシャル層とほとんど反応しない成長制限マスク１０２で以て、基板１０１をマスクする。基板１０１上のそのマスク１０２を、幾つかの開エリア１０３が周期的又は非周期的に備わるものとし、それにより島状ＩＩＩ族窒化物半導体層１０９の成長を助長する。ＥＬＯ－ＩＩＩ族窒化物層１０５は開エリア１０３からマスク１０２上を通り横方向に成長していき、トレンチ５０１の長さによりその層１０５の幅が定まることとなる。トレンチ５０１の長さは０．１μｍ以上が好ましかろう。
例えばＩＩＩ族窒化物半導体の場合、後に詳細に定義する通り、本件開示にて論じた幾通りかのデザインタイプがある成長制限マスク１０２を配置することで、島状ＩＩＩ族窒化物半導体層１０９を取り外せる水平トレンチ５０１を実現することができる。
（ポリマ／接着フィルム）
大まかには、ポリマ／接着フィルム６０１を、島状ＩＩＩ族窒化物半導体層１０９上で且つその上へと転がせばよい。加えて、ポリマ／接着フィルム６０１を、例えば畝縞、ｐ電極等々を含め完成したデバイス１１０構造上で且つその上へと転がすこともできる。
図１５（ａ）及び図１５（ｂ）記載の通り、ポリマ／接着フィルム６０１の構造は、順に図１５（ａ），図１５（ｂ）に記載の通り３個，２個の層１５０１，１５０２，１５０３で構成できるが、それらの層には限定されない。一実施形態に係るベースフィルム１５０１の素材は約８０μｍ厚でポリビニルクロライド（ＰＶＣ）製であり、裏打ちフィルム１５０２の素材は約３８μｍ厚でポリエチレンテレフタレート（ＰＥＴ）製であり、接着剤層１５０３は約１５μｍ厚でアクリル製である。
更に、ポリマ／接着フィルム６０１をＵＶ感応又はＩＲ感応テープとしてもよい。島状ＩＩＩ族窒化物半導体層１０９を基板１０１から取り外した後に、そのフィルム６０１をＵＶ又はＩＲ照射に曝すことで、そのフィルム６０１の接着性を激しく低下させて除去を容易化することができる。
更に、島状ＩＩＩ族窒化物半導体層１０９間にその高さ又は深さが１μｍ以上の凸及び／又は凹領域があってもよい。その場合、重要なことに、ポリマ／接着フィルム６０１をその凹及び／又は凸部分内に配置することができ、且つそのフィルム６０１をその領域に対し共形にすることができる。
これとの関連で、ポリマ／接着フィルム６０１を、少なくとも軟質層及び硬質層が備わる多層膜としてもよい。例えばＰＶＣ層はＰＥＴ層よりも硬質であるので、ＰＥＴをそうした領域内に容易に配置すること及びその領域に対し共形にすることができる。ＰＶＣによりＰＥＴを助け、温度変化中のクラック及び破断を避けることもできる。
（支持基板）
本半導体デバイス製造方法には、必要に応じ、更に、剥離プロセスが終了した後にそのＩＩＩ族窒化物ベースエピ構造の露出面側を接合／装着する工程を、設けることができる。ポリマ／接着フィルム６０１を用いる場合、そのポリマ／接着フィルム６０１上に付着しているエピ層を支持基板に接合して更なる処理に供する。
或いは、ポリマ／接着フィルム６０１を剥離プロセスで用いる場合、ＩＩＩ族窒化物ベース基板１０１の処置済エピ層を、支持基板をＩＩＩ族窒化物ベース基板１０１上に接合することでハンドリングする。
その支持基板は元素半導体、化合物半導体、金属、合金、窒化物ベースセラミクス、酸化物ベースセラミクス、ダイアモンド、炭素、プラスチック等々で構成でき、またそれらの素材による単層構造又は多層構造を備えるものとすることができる。金属例えば半田等々か有機接着剤を支持基板の接合に用いることができ、またそれが必要に応じ選定される。
［作成方法］
本半導体デバイス製造方法に、更に、ＩＩＩ族窒化物ベース半導体層の露出部分に支持基板を接合する工程を含めてもよい。ポリマ／接着フィルム６０１を剥離プロセスにて用いる際には、ＩＩＩ族窒化物エピ層の露出部分を下表面即ちＩＩＩ族窒化物ベース基板・ＩＩＩ族窒化物エピ層間界面とすることができる。これに代え、ＩＩＩ族窒化物エピ層の露出部分を、ＩＩＩ族窒化物ベース基板上に成長させたＩＩＩ族窒化物エピ構造の頂部とすることもできる。
加えて、本方法に、更に、ＩＩＩ族窒化物ベース半導体層の表面上にあり、そのＩＩＩ族窒化物ベース半導体層を基板から剥離させたときに露わになるところに、１個又は複数個の電極を形成する工程を、含めることができる。
必要に応じ、本半導体デバイス製造方法に、更に、ＩＩＩ族窒化物ベース半導体層を基板上に成長させた後に、そのＩＩＩ族窒化物ベース半導体層の上表面上に１個又は複数個の電極を形成する工程を、含めることができる。この電極は、剥離技術を用いＩＩＩ族窒化物ベース半導体層を取り外した後に、形成すればよい。
本方法に、更に、成長制限マスクのうち少なくとも一部分、好ましくはほぼ全て、最も好ましくは全てをウェットエッチャントにより除去する工程を、含めてもよい。但し、このプロセスが基板除去のため常に必要なわけではない。また、必要に応じ、支持基板上、ＩＩＩ族窒化物ベース半導体層と接合された側に、導体薄膜又は導体ラインを形成してもよい。
本発明によれば、成長制限マスクの縞状開口からその成長制限マスク上で横方向に成長する島状ＩＩＩ族窒化物半導体層の結晶化度は非常に高く、高品質半導体結晶からなるＩＩＩ族窒化物ベース半導体層を得ることができる。
更に、ＩＩＩ族窒化物ベース基板を用い二通りの長所を得ることができる。一方の長所は、高品質島状ＩＩＩ族窒化物半導体層、例えば欠陥密度が非常に低いものが得られることである。他方の長所は、エピ層及び基板の双方に類似又は同一素材を用いることで、エピタキシャル層内歪を低減できることである。それに、熱膨張が類似又は同一であるので、本方法によりエピタキシャル成長中の基板反り量を減らすことができる。その効果は、上述の通り、生産歩留まりを高めて温度均一性を改善できることにある。
他方で、外来又はヘテロ基板例えばサファイア、ＬｉＡｌＯ２、ＳｉＣ、Ｓｉ等々を用い、ＩＩＩ族窒化物ベース半導体層を成長させることができる。外来又はヘテロ基板は、その界面領域における接合強度が弱いため容易に除去することができる。
このように、本発明は、ＩＩＩ族窒化物ベース半導体で構成された基板、１個又は複数個の縞状開口を有する成長制限マスクでありその基板上に直接又は間接配置されたもの、並びにその成長制限マスクを用いその基板上に成長させた１個又は複数個の島状ＩＩＩ族窒化物半導体層を開示するものである。
一実施形態に係る成長制限マスクは、スパッタリングか電子ビーム蒸着かＰＥＣＶＤ（プラズマ加速化学気相堆積）により堆積されるが、こうした方法には限定されない。また、複数個の島状ＩＩＩ族窒化物半導体層を成長させる際に、それらの層が相互分離される、即ち分離状態で形成されるので、各ＩＩＩ族窒化物ベース半導体層内で生じた引張応力又は圧縮応力をそのＩＩＩ族窒化物ベース半導体層内に留め、その引張応力又は圧縮応力の影響が他のＩＩＩ族窒化物ベース半導体層に及ばないようにすることができる。但し、島状ＩＩＩ族窒化物半導体層を分離させることは必須ではない。
また、成長制限マスク及びＩＩＩ族窒化物ベース半導体層を化学的に接合していないので、成長制限マスク・ＩＩＩ族窒化物ベース半導体層間界面にて摺動が生じうるため、そのＩＩＩ族窒化物ベース半導体層内の応力を緩和することができる。
また、各島状ＩＩＩ族窒化物半導体層間のギャップ、いわゆる無成長領域１０４の存在により、複数個の島状ＩＩＩ族窒化物半導体層１０９からなる複数本のローがその基板１０１に備わり可撓性を呈することとなるため、外力印加時にそれを容易に変形させ反らせることができる。
従って、僅かな反り、湾曲又は変形が基板１０１にて生じた場合でさえも、些少な外力によってそれをたやすく補正してクラックの発生を回避することができる。結果として、真空チャッキングによる基板１０１のハンドリングを行えるので、半導体デバイス１１０の製造プロセスをより容易に実行できるようになる。
既説の通り、基板１０１の湾曲を抑えることで高品質半導体結晶からなる島状ＩＩＩ族窒化物半導体層１０９を成長させることができ、更に、ＩＩＩ族窒化物ベース半導体層１０５，１０６，１０９が非常に厚い場合でもクラックの発生等々を抑えることができるので、大面積半導体デバイス１１０を容易に実現することができる。
［代替的諸実施形態］
（第１実施形態）
第１実施形態に係るＩＩＩ族窒化物ベース半導体デバイス及びその製造方法を説明する。
第１実施形態では、まずベース基板１０１を準備し、複数個の縞状開エリア１０３を有する成長制限マスク１０２をその基板１０１上に形成する。本実施形態ではベース基板１０１をＩＩＩ族窒化物ベース半導体で作成する。
そのＩＩＩ族窒化物ベース半導体層の厚み、例えばＧａＮ基板上に成長させるＧａＮ層等々の厚みは例えば１～６０μｍとするが、これらの値には限定されない。本願記載の通り、ＩＩＩ族窒化物ベース半導体層の厚みは、成長制限マスク１０２の表面から島状ＩＩＩ族窒化物ベース半導体層１０９の上表面までを測ったものである。
成長制限マスク１０２は、絶縁体膜例えばＳｉＯ２膜を例えばプラズマ化学気相堆積（ＣＶＤ）法、スパッタリング、イオンビーム堆積（ＩＢＤ）等々によりベース基板１０１上に堆積させた上で、所定のフォトマスク及びエッチングを用いたフォトリソグラフィによりそのＳｉＯ２膜をパターニングすることで、形成することができる。本実施形態ではＳｉＯ２膜の厚みを例えば０．０２μｍ～０．３μｍとするが、この値には限定されない。
成長制限マスク１０２を用い、気相堆積法例えば金属有機化学気相堆積（ＭＯＣＶＤ）法によって、１個又は複数個のＥＬＯ－ＩＩＩ族窒化物層１０５を成長させる。この場合、ベース基板１０１の表面が開エリア１０３内で露わになっているため、ＥＬＯ－ＩＩＩ族窒化物層１０５がその上で選択的に成長し、その成長制限マスク１０２上で途切れなく横方向に成長していく。
タイプ１デザインでは、この成長を、近隣のＥＬＯ－ＩＩＩ族窒化物層１０５同士が合体する前に停止させる。
タイプ３デザインはタイプ１デザインと似ているが、開エリア１０３及び成長制限マスク１０２の縞がタイプ１と比べ小さい点で異なっており、それらＥＬＯ－ＩＩＩ族窒化物層１０５同士を合体させた後にＥＬＯ－ＩＩＩ族窒化物層１０５を分割して所望形状にするものである。
タイプ１デザインでは、それにより平坦面領域１０７の幅が決まるため、ＥＬＯ－ＩＩＩ族窒化物層１０５の厚みが重要である。好ましくは、平坦面領域１０７の幅を２０μｍ以上とする。好ましくは、ＥＬＯ－ＩＩＩ族窒化物層１０５の厚みをできるだけ小さくする。これは、プロセス時間を縮めるため及び開エリア１０３のエッチングを容易にするためである。ＥＬＯ成長比は、基板１０１に対し垂直な垂直方向の成長速度に対する横方向の成長速度の比である。成長コンディションを最適化することで、このＥＬＯ成長比を０．４～４に制御することができる。
次に、ＩＩＩ族窒化物半導体デバイス層１０６をＥＬＯ－ＩＩＩ族窒化物層１０５上で成長させる。ＩＩＩ族窒化物半導体デバイス層１０６は複数個のＩＩＩ族窒化物ベース層で構成する。
成長制限マスク：
成長制限マスク１０２の様々な例を示してきた。どのデザインでも、成長制限マスク１０２の縞の第１方向を＜１１－２０＞軸に対し垂直とし、第２方向を半極性や非極性のＩＩＩ族窒化物ベース基板１０１例えば（１０－１－１）、（１０－１１）、（２０－２－１）、（２０－２－１）、（３０－３－１）、（３０－３１）、（１－１００）等々では＜１１－２０＞に沿わせ、Ｃ面（０００１）ＩＩＩ族窒化物ベース基板１０１では＜１１－２０＞及び＜１－１００＞それぞれに沿わせている。
成長制限マスク１０２の方向を適宜決めることで、そのエピ層に関し円滑な表面モルフォロジを得ることができる。そのエピ層の取外しに関しては、この方向は問題にならない。本発明ではあらゆる方向が採用される。
タイプ１デザインでは、第１方向における開エリア１０３の長さを例えば２００～５０００μｍとし、第２方向における開エリア１０３の幅を例えば５～２００μｍとする。
タイプ３デザインでは、成長制限マスク１０２に複数個の開エリア１０３を設け、その開口窓３０１の幅を３μｍ～７μｍ、間隔を７μｍ～３μｍとすることで、基板１０１上に１０μｍ周期のパターンを形成する。それらパターン上で、合体したＥＬＯ－ＩＩＩ族窒化物層１０５が得られた後に、そのＥＬＯ－ＩＩＩ族窒化物層１０５を規則的なｘ方向及びｙ方向沿い間隔を用い３０３にてエッチングすることで、所望形状３０２を生成することができる。
典型的には、本発明にて用いられる成長制限マスク１０２の寸法を、以下に示すものとする。第１実施形態ではＣ面ＧａＮ基板１０１を用いる。成長制限マスク１０２を０．２μｍ厚ＳｉＯ２膜で以て形成し、＜１１－２０＞方向に沿った開エリア１０３の長さを５０００μｍ、＜１－１００＞方向に沿った開エリア１０３間距離を５μｍとする。
島状ＩＩＩ族窒化物半導体層１０９の成長コンディションとして、ＥＬＯ技術のそれと同じＭＯＣＶＤコンディションを用いることができる。例えば、ＧａＮ層の成長を９５０～１１５０℃なる温度、３０ｋＰａなる圧力にて行う。ＧａＮ層成長の場合、トリメチルガリウム（ＴＭＧａ）及びアンモニア（ＮＨ３）を生ガス、水素（Ｈ２）及び窒素（Ｎ２）をキャリアガスとして用い、ＡｌＧａＮ層成長の場合はトリエチルアルミニウム（ＴＭＡｌ）を生ガスとして用い、ＩｎＧａＮ層成長の場合はトリメチルインジウム（ＴＭＩｎ）を生ガスとして用いる。これらのコンディションを用い、後続の諸層を成長制限マスク１０２で以てＧａＮ基板１０１上に成長させた。
図１６は光共振器に対し垂直な方向に沿ったレーザダイオードデバイス１１０の断面図であり、このレーザダイオードデバイス１１０には、ＥＬＯ－ＩＩＩ族窒化物層１０５及びＩＩＩ族窒化物半導体デバイス層１０６が備わっており、後者には５×ＩｎＧａＮ／ＧａＮ多重量子井戸（ＭＱＷ）能動層１０６ａ、ＡｌＧａＮ電子遮蔽層（ＥＢＬ）１０６ｂ及びｐ型ＧａＮクラッディング層１０６ｃが備わっている。その光共振器には畝縞構造が備わっており、ｐ－ＧａＮクラッディング層１０６ｃ、ＺｒＯ２電流制限層２０２及びｐ電極２０３で構成されるそれにより、水平方向沿い光閉じ込めが行われている。その畝縞構造の幅は１．０～４０μｍオーダ、典型的には１０μｍとする。
一実施形態に係るｐ電極２０３は、Ｐｄ、Ｎｉ、Ｔｉ、Ｐｔ、Ｍｏ、Ｗ、Ａｇ、Ａｕ等々の素材のうち、一種類又は複数種類で組成することができる。例えば、ｐ電極２０３の構成をＰｄ－Ａｇ－Ｎｉ－Ａｕ（３－５０－３０－３００ｎｍ厚）とすることができる。これらの素材は電子ビーム蒸着、スパッタリング、加熱式熱蒸着等々により堆積させることができる。加えて、図２（ａ）及び図２（ｂ）にてＺｒＯ２層２０２・ｐパッド２０３間のＴＣＯクラッディング層２０１により描出されている通り、ｐ－ＧａＮクラッディング層１０６ｂ・ｐ電極２０３間にＴＣＯクラッディング層（例えばＩＴＯで構成されたもの）を付加することもできる。
在来の一般的な方法、例えばフォトリソグラフィ及びドライエッチングを用い、図１７（ａ）及び図１７（ｂ）記載の畝縞構造１７０１をＭＯＣＶＤ成長後に作成した。その畝深さは、シミュレーション又は従前の実験データを踏まえドライエッチング実行前に予め定めておいた。この畝構造形成を、開エリア１０３を含め島状ＩＩＩ族窒化物ベース半導体層１０９の平坦面領域１０７全体に対し実行してもよいし、成長制限マスク１０２上のみに実行してもよい。
ファセットを作成する：
図１７（ａ）及び図１７（ｂ）記載の通り、光共振長を踏まえエッチド鏡ファセット１７０２の在処を決める。Ａｒイオンビーム及びＣｌ２雰囲気ガスを用いたエッチングプロセスによりＧａＮエッチングを行う。エッチング深さは約１μｍ～約４μｍとする。ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、ＡｌＯＮ、ＳｉＮ、ＳｉＯＮ、ＴｉＯ２、Ｔａ２Ｏ５、Ｎｂ２Ｏ５、Ｚｒ２Ｏ等々からなる集合から誘電体膜を選び、それによりエッチド鏡ファセット１７０２を被覆してもよい。
これに代え、ＩＩＩ族窒化物ベース基板１０１から島状ＩＩＩ族窒化物ベース半導体層１０９を転写させた後に、機械的に劈開させてファセット１７０２を形成してもよい。
成長制限マスクを除去する：
エッチングを用い成長制限マスク１０２を除去する。ドライエッチング又はウェットエッチング、或いは両プロセスの組合せを用いることで、成長制限マスク１０２を少なくとも部分的に溶解させることができる。本発明は、成長制限マスク１０２を溶解させることなく実施することもできるが、より良好な歩留まり及び品質にするため少なくとも部分に溶解させることが推奨される。
フィルムを装着する：
その後は、ポリマ／接着フィルム６０１を島状ＩＩＩ族窒化物半導体層１０９の上方に配置し、その島状ＩＩＩ族窒化物半導体層１０９の破断点に達しない範囲で僅かに押圧する。本工程は、島状ＩＩＩ族窒化物半導体層１０９のレイアウトの周りにポリマ／接着フィルム６０１によって好適に枠が形成されるようにするためのものである。
これに代え、ポリマ／接着フィルム６０１の温度を僅かに上昇させること、例えばこの値に限られないが約１００℃まで上昇させることでも、より良好な結果を得ることができるし、ポリマ／接着フィルム６０１の融点より僅かに低い値でもうまくいくであろう。その後、僅かな圧力を印加し、及び／又は、標本及びそれに装着されている加熱中のポリマ／接着フィルム６０１をスピナを用い回動させ、それを助力として、島状ＩＩＩ族窒化物半導体層１０９のレイアウトに従いそのフィルム６０１を反らせることができる。
圧力を印加する：
上掲の複合体、即ち島状ＩＩＩ族窒化物半導体層１０９にポリマ／接着フィルム６０１を装着したものを、好適なツールを用い上側及び下側から押圧し、一体に挟み込む。例えば、その複合体の下側及び上側に１枚ずつ石英板を配し、それら石英板を一緒に挟み込むことで、島状ＩＩＩ族窒化物半導体層１０９上でのポリマ／接着フィルム６０１の好適な固定を実現できよう。
何らかの代替的な方法、例えば可圧縮性素材を用いる前述の手法を用いることで、島状ＩＩＩ族窒化物半導体層１０９のレイアウトに対しポリマ／接着フィルム６０１を完全にフィットさせることができるのならば、この段階で圧力を印加することなく本発明を実施することもできる。
導電性のポリマ／接着フィルム６０１上に電極（群）をパターニングし、フィルム６０１をデバイス１１０上の事前作成済電極と重ねることによって、本発明を実施することもできる。
温度を変化させる：
次いで、この新たな複合体（挟み込み構造）の温度を、その構造に働く圧力を保ちつつ上昇又は低下させる。その上で、その構造の温度を低下／上昇させてハンドリング温度に戻す。或いは、ペルチエデバイスを用い温度を変化させることで、上昇及び低下に係るランプレートを所望の如く制御することもできる。
これに代え、本発明を幾つかの代替形態で以て実行すること、例えばその構造に働く圧力を温度変更プロセス中に制御又は解除することもできる。図１２（ａ）記載のものと同様、幾本かのロボット機能アーム１２０２により挟み込み動作、加熱ベース制御、圧力制御、ガスポートによる標本の周囲コンディション改変等々を実行する。
フィルムを剥離させる
この温度サイクルの途上でポリマ／接着フィルム６０１が被る急峻な伸縮衝撃、並びにポリマ／接着フィルム６０１・ＩＩＩ族窒化物半導体層１０５，１０６，１０９間の熱膨張差により、ＥＬＯ－ＩＩＩ族窒化物層１０５・基板１０１間界面にてクラック又は劈開が始まる。
ハンドリング温度到達後は、図１３（ａ）、図１３（ｂ）及び図１３（ｃ）記載の通り、ポリマ／接着フィルム６０１を標本からゆっくり剥離させる。ポリマ／接着フィルム６０１がポリマ／接着剤によるフィルムであれば、ポリマ／接着フィルム６０１に島状ＩＩＩ族窒化物半導体層１０９が付着する。
ポリマ／接着フィルム６０１・島状ＩＩＩ族窒化物半導体層１０９間界面を化学的に、或いはＵＶ又はＩＲ照射により溶解させた後は、ポリマ／接着フィルム６０１上に付着している島状ＩＩＩ族窒化物半導体層１０９を、真空チャック又は何らかの産業的に成熟したプロセスを用い、個別的に又は一括してハンドリングすることができる。
これに対し、ポリマ／接着フィルム６０１が接着型でない場合、ポリマ／接着フィルム６０１を除去した後に島状ＩＩＩ族窒化物半導体層１０９が基板１０１上に残ることがある。その場合、先に言及した方法のうち何れかを用い、基板１０１から島状ＩＩＩ族窒化物半導体層１０９をハンドリングすることができる。
図１８（ａ）～図１８（ｊ）はＩＩＩ族窒化物ベースＣ面半導体基板１０１から剥離させたＥＬＯ－ＩＩＩ族窒化物層１０５のＳＥＭ画像及び顕微鏡画像である。図１８（ａ）及び図１８（ｂ）に示すのは、ＩＩＩ族窒化物ベース基板１０１のＣ面（０００１）表面上のＥＬＯ－ＩＩＩ族窒化物層１０５である。図１８（ｃ）、図１８（ｄ）及び図１８（ｅ）は、ＥＬＯ－ＩＩＩ族窒化物層１０５を取り外した後のＣ面ＩＩＩ族窒化物ベース基板１０１の画像であり、第１方向に沿ったＥＬＯ－ＩＩＩ族窒化物層１０５の最大除去長が２．６ｍｍであることを、図１８（ｃ）の画像にて看取することができる。図１８（ｄ）及び図１８（ｅ）はＣ面ＩＩＩ族窒化物基板１０１上の除去領域の拡大版である。
剥離されポリマ／接着フィルム６０１上にあるＥＬＯ－ＩＩＩ族窒化物層１０５が、図１８（ｆ）、図１８（ｇ）及び図１８（ｈ）の画像中に示されている。Ｃ面ＩＩＩ族窒化物ベース基板１０１から剥離されたＥＬＯ－ＩＩＩ族窒化物層１０５のＳＥＭ画像が、図１８（ｉ）及び図１８（ｊ）に示されている。その背表面、即ちＩＩＩ族窒化物ベース基板１０１・ＥＬＯ－ＩＩＩ族窒化物層１０５間界面が、図１８（ｉ）及び図１８（ｊ）の画像中に示されている。
ＩＩＩ族窒化物半導体層１０５，１０６，１０９をＩＩＩ族窒化物ベース基板１０１から取り外した暁には、その基板１０１をリサイクルすることができる。リサイクルに先立ち、その基板１０１の表面をポリッシャで再研磨した方がよい。リサイクルプロセスは繰り返し行うことができるので、それによりＩＩＩ族窒化物ベース半導体デバイスを作成するコストが低減されることとなる。
ｎ電極を堆積させる：
ｎ電極をＩＩＩ族窒化物半導体層１０９の背面上に配置してもよい。通常、そのｎ電極をＴｉ、Ｈｆ、Ｃｒ、Ａｌ、Ｍｏ、Ｗ、Ａｕなる素材のうち一種類又は複数種類で組成するが、これらの素材には限定されない。
例えば、ｎ電極の構成をＴｉ－Ａｌ－Ｐｔ－Ａｕ（３０－１００－３０－５００ｎｍ厚）とすることができるが、これらの素材には限定されない。これら素材の堆積は、電子ビーム蒸着、スパッタリング、加熱式熱蒸着等々により実行することができる。好ましくはｐ電極をＩＴＯ上に堆積させる。
もう一つの選択肢はＩＴＯ及びＺｎＯをｎ電極向けに用いることであるが、ｎ電極はそれらの素材には限定されない。
チップに分割する：
チップ又はデバイス１１０への分割方法には２個の工程がある。第１の工程では島状ＩＩＩ族窒化物半導体層をスクライビングする。第２の工程ではレーザスクライビング等々を用い支持基板を分割する。
図１７（ａ）～図１７（ｂ）記載の通り、チップスクライブライン１７０３をダイアモンドスクライビング機又はレーザスクライビング機により作成する。チップスクライブライン１７０３の作成先は島状ＩＩＩ族窒化物半導体層１０９の背面上である。チップスクライブライン１７０３を実線としても破線としてもよい。
次に、やはりレーザスクライビングによりポリマ／接着フィルム６０１を分割することで、レーザダイオードデバイス１１０を取得する。チップスクライブライン１７０３を作成する際には、このデバイス１１０の畝縞構造を避けた方がよい。
この技術を、取外しプロセス中の温度変化と併せ用いてもよいし、それ抜きで用いてもよい。温度変化抜きでの結果を図１９（ａ）及び図１９（ｂ）、即ち温度変化不適用時にｃ面ＩＩＩ族窒化物ベース基板１０１からのＥＬＯ－ＩＩＩ族窒化物層１０５の取外しでもたらされる参照画像に示す。とはいえ、本技術を用いると共に取外しプロセス中に温度を変化させることが、一般には望ましい。
（第２実施形態）
第２実施形態は第１実施形態とほぼ同じであるが、基板１０１の面が異なっている。本実施形態では、ＥＬＯ－ＩＩＩ族窒化物層１０５をｍ面ＩＩＩ族窒化物基板１０１上で成長させる。成長制限マスク１０２における開エリア１０３の幅及び長さはそれぞれ３０μｍ及び１２００μｍ超、ＥＬＯ－ＩＩＩ族窒化物層１０５の厚みは約１５μｍである。
図２０（ａ）、図２０（ｂ）、図２０（ｃ）及び図２０（ｄ）はＩＩＩ族窒化物ベース基板１０１の（１０－１０）表面からＥＬＯ－ＩＩＩ族窒化物層１０５を取り外す前後の光学顕微鏡画像、図２０（ｅ）に示すのは取り外されポリマ／接着フィルム６０１上にあるＥＬＯ－ＩＩＩ族窒化物層１０５の光学顕微鏡画像であり取り外せる開エリア１０３の範囲を示すもの、図２０（ｆ）はポリマ／接着フィルム６０１を用い取り外されたＥＬＯ－ＩＩＩ族窒化物層１０５が呈する不規則形状の光学顕微鏡画像である。これらの画像では、ポリマ／接着フィルム６０１上へと転写されたＥＬＯ－ＩＩＩ族窒化物層１０５の最大長が約１ｍｍ、幅は約６５μｍとなっている。
一般に、開エリア１０３の幅が狭いほどＥＬＯ－ＩＩＩ族窒化物層１０５を取り外しやすい。例えば、開エリア１０３の幅が１μｍ未満であれば、ＥＬＯ－ＩＩＩ族窒化物層１０５を取り外すことは難しくない。他方、平坦面領域１０７上にデバイス１１０を形成するにはＥＬＯ－ＩＩＩ族窒化物層１０５の幅を広げることが必要となろう。例えば、１００μｍ超の幅を有するＥＬＯ－ＩＩＩ族窒化物層１０５を得るには、各側に５０μｍずつの横方向成長が必要であるので、長い成長時間がかかる。このように、開エリア１０３の幅とＥＬＯ－ＩＩＩ族窒化物層１０５の幅との間に、トレードオフ関係がある。
とはいえ、このトレードオフ関係は本発明で以て解消することができる。図２０（ａ）～図２０（ｆ）に示す通り、本発明によれば、３０μｍ以上の幅広な開エリア１０３で以て基板１０１と接触するＥＬＯ－ＩＩＩ族窒化物層１０５を、取り外すことができる。開エリア１０３の幅が３０μｍであれば、ＥＬＯ－ＩＩＩ族窒化物層１０５の横方向成長を開エリア１０３の各側にて３０μｍとすることだけで、商用レーザダイオードデバイス１１０を実現することができ、それが成長時間短縮につながっている。
本技術を用い、より幅広なＥＬＯ－ＩＩＩ族窒化物層１０５を取り外すこともできる。図２０（ｄ）に示すのは取り外されポリマ／接着フィルム６０１上にあるＥＬＯ－ＩＩＩ族窒化物層１０５の画像であり、８μｍ～８０μｍの範囲に属する様々な開エリア１０３を有している。これらの結果が示すところによれば、少なくとも約８０μｍに及ぶ開エリア１０３を本発明にて用いることができるが、商用環境及び機器であれば、より大きな値にしても成果を得られるかもしれない。
本発明のもう一つの長所は、ＥＬＯ層の形状が重要とされないことである。本技術によれば、どのような形状のＥＬＯでも基板から取り外すことができる。これはデバイス設計の柔軟性に関わる付加価値である。図２０（ｅ）に示す通り、ＥＬＯ層の形状は、＜１１－２０＞と、＜１１－２０＞に対する垂線のうちＩＩＩ族窒化物ｍ面基板上にあるものとの間で、二次元的に広がる。
（第３実施形態）
第３実施形態は第１実施形態とほぼ同じであるが、デザインのタイプが異なっている。本実施形態でもたらされるのは、Ｃ面ＩＩＩ族窒化物ベース基板１０１から剥離されたＥＬＯ－ＩＩＩ族窒化物層１０５であり、マスクデザインがタイプ２のものである。
タイプ２デザインでは、図３（ａ）記載の通り成長制限マスク１０２がサブマスク３０１を有する。各サブマスク３０１でのＥＬＯ－ＩＩＩ族窒化物層１０５の成長によって、５０μｍ～３００μｍの長さ及び幅寸法を有するパッチ３０２がもたらされる。各サブマスク３０１では、成長制限マスク１０２に備わる複数個の開エリア１０３が３μｍ～７μｍ幅、７μｍ～３μｍ間隔、ひいては１０μｍ周期のパターンとされ、それらが図３（ａ）に示す如く埋め込まれる。但し、これらの値には限定されない。
タイプ２デザインでは、サブマスク３０１内でＥＬＯ－ＩＩＩ族窒化物層１０５同士を合体させる一方、最寄りのサブマスク３０１に発する近隣ＥＬＯ－ＩＩＩ族窒化物層１０５との合体は防がねばならない。その後は、図７（ｂ）記載の通り、ポリマ／接着フィルム６０１を用いＥＬＯ－ＩＩＩ族窒化物層１０５を取り外す。
図２１（ａ）及び図２１（ｂ）に示すのはそれぞれポリマ／接着フィルム６０１を用いＩＩＩ族窒化物ベース基板１０１からＥＬＯ－ＩＩＩ族窒化物層１０５を取り外した後のＩＩＩ族窒化物ベース基板１０１及びＥＬＯ－ＩＩＩ族窒化物層１０５であり、図２１（ｃ）は剥離されポリマ／接着フィルム６０１上にあるＥＬＯ－ＩＩＩ族窒化物層１０５のレーザ顕微鏡画像であり、図中のパッチは５０μｍ×５０μｍ、１００μｍ×１００μｍ、２００μｍ×２００μｍ及び３００μｍ×３００μｍなるエリアを有している。ポリマ／接着フィルム６０１上のパッチのうち３００μｍ×３００μｍのエリア内のものの拡大画像を、図２１（ｄ）に示す。図２１（ｅ）に示すのはＥＬＯ－ＩＩＩ族窒化物層１０５を取り外した後のＩＩＩ族窒化物ベース基板１０１のＳＥＭ画像であり、嵌め込みは基板１０３の開エリア１０３の拡大ＳＥＭ画像を示している。
（第４実施形態）
第４実施形態は第１実施形態とほぼ同じであるが、デザインのタイプが異なっている。本実施形態でもたらされるのは、Ｃ面ＩＩＩ族窒化物ベース基板１０１から剥離されたＥＬＯ－ＩＩＩ族窒化物層１０５であり、デザインがタイプ４のものである。
タイプ４デザインでは、図４（ａ）記載の通り、第１方向に沿った開エリア１０３の長さを例えば３０～１００μｍ、第２方向に沿った開エリア１０３の幅を例えば３０～１００μｍとする。
タイプ１デザインと同様、タイプ４デザインでは、ＥＬＯ－ＩＩＩ族窒化物層１０５が自身に最も近い近隣ＥＬＯ－ＩＩＩ族窒化物層１０５に到達し又はそれと合体する前に成長を停止させ、またその開エリア１０３を比較的小面積のもの、例えば値１００μｍ×１００μｍを有し正方形パターンを呈するものに制限する。その形状は任意に定めることができ、例えば、図４（ｅ）～図４（ｈ）記載の通り円、三角形、正方形／長方形、五角形、六角形、或いは単純に多角形とすることができる。開エリア１０３を適宜設計することで、先に言及した形状それぞれの値を約０．０１ｍｍ２とすることができる。とはいえ、後掲の諸実施形態に記載の通り、相応な産業的セットアップで以て、及び／又は、ＩＩＩ族窒化物ベース基板１０１・ＥＬＯ－ＩＩＩ族窒化物層１０５間に弱接合界面層を挿入することによって、かなり大きな値を含め他の値を用いることもできる。
サブマスク３０１のパターン上にポリマ／接着フィルム６０１を配置し、それによりＥＬＯ－ＩＩＩ族窒化物層１０５を取り外す。図２２（ａ）及び図２２（ｂ）は、順に、ＥＬＯ－ＩＩＩ族窒化物層１０５が取り外された後のＩＩＩ族窒化物ベース基板１０１と、取り外されたＥＬＯ－ＩＩＩ族窒化物層１０５付のポリマ／接着フィルム６０１とを示している。図２２（ｃ）及び図２２（ｄ）は、順に、５０μｍ×５０μｍ，１００μｍ×１００μｍのパッチを有するＩＩＩ族窒化物ベース基板１０１のＳＥＭ画像であり、ＥＬＯ－ＩＩＩ族窒化物層１０５が取り外された後のものを表している。
（第５実施形態）
第５実施形態は第１実施形態とほぼ同じであるが、基板１０１の面が異なっている。本実施形態は他の面、例えば（２０－２１）、（２０－２－１）、（１－１００）等々の使用によって記述される。島状ＩＩＩ族窒化物半導体層１０９は、パターニングされた半極性や非極性の基板１０１上、例えば（２０－２１）又は（２０－２－１）又は（１－１００）基板１０１上にＭＯＣＶＤにより成長させた約１２μｍ厚のＧａＮ層を備える。従って、島状ＩＩＩ族窒化物半導体層１０９を半極性や非極性の基板１０１から取り外す際には第１実施形態と同じ方法が用いられる。
図２３（ａ）に示すのは（１０－１０）、（２０－２１）、（２０－２－１）方位基板１０１の光学顕微鏡画像であり、２μｍ、４μｍ及び６μｍ幅の開エリア１０３からＥＬＯ－ＩＩＩ族窒化物層１０５を取り外した後のもの、図２３（ｂ）に示すのはポリマ／接着フィルム６０１上のＥＬＯ－ＩＩＩ族窒化物層１０５の画像であり、（１０－１０）、（２０－２１）、（２０－２－１）方位基板１０１から取り外された後のものである。
他の諸実施形態では他の方位、例えば（３０－３１）、（３０－３－１）、（１０－１１）、（１０－１－１）、（１１－２２）、（１１－２－２）等々が用いられうる。加えて、様々なオフ角面基板１０１も遜色なく用いることができる。
本方法は、ＩＩＩ族窒化物ベース基板１０１に代えヘテロ基板２０１を用いる際にも利用することができる。ヘテロ基板２０１に含まれうるものには、これに限られるものではないがサファイア、ＬｉＡｌＯ２（ＬＡＯ）、ＳｉＣ、Ｓｉ等々がある。
ｍ面及びｃ面ＩＩＩ族窒化物基板１０１の場合、そのｍ面及びｃ面の劈開性を用いＥＬＯ－ＩＩＩ族窒化物層１０５を取り外すことができる。図２４は、ＥＬＯ－ＩＩＩ族窒化物層１０５を取り外した後におけるｍ面基板１０１の表面の画像であり、取外しを経た基板１０１の表面が極端に円滑なことを示している。
（第６実施形態）
第６実施形態は第１実施形態とほぼ同じであるが、用いるＥＬＯ－ＩＩＩ族窒化物層１０５が異なっている。具体的には、本実施形態ではＡｌＧａＮをＥＬＯ－ＩＩＩ族窒化物層１０５として用いている。図２５（ａ）、図２５（ｂ）、図２５（ｃ）、図２５（ｄ）及び図２５（ｅ）は、ＡｌＧａＮで構成されたＥＬＯ－ＩＩＩ族窒化物層１０５の光学顕微鏡画像であり、ＩＩＩ族窒化物ベース基板１０１から取り外される前及び取り外された後のものである。
図２５（ａ）は、ＩＩＩ族窒化物ベース基板１０１の非極性（１－１００）面上の縞の顕微鏡画像を構成している。本例では、ＥＬＯ－ＩＩＩ族窒化物層１０５のＡｌ組成比が２～３％、厚みが約２５～３０μｍであり、成長後のクラックはない。
図２５（ｂ）は模式的描写であり、ｍ面ＩＩＩ族窒化物ベース基板１０１、成長制限マスク１０２、並びにｎ－ＡｌＧａＮで形成されたＥＬＯ－ＩＩＩ族窒化物層１０５を含んでいる。
図２５（ｃ）は、ＡｌＧａＮで組成されたＥＬＯ－ＩＩＩ族窒化物層１０５を取り外した後におけるＩＩＩ族窒化物ベース基板１０１の顕微鏡画像である。
図２５（ｄ）～図２５（ｆ）は、ＡｌＧａＮで組成されたＥＬＯ－ＩＩＩ族窒化物層１０５でありポリマ／接着フィルム６０１を用い取り外されたものの顕微鏡画像である。
本実施形態では、高品質低欠陥密度ＧａＮ基板１０１と併せ、ＡｌＧａＮで組成されたＥＬＯ－ＩＩＩ族窒化物層１０５を、低欠陥密度高結晶品質半導体層を得る技術として利用することができる。近ＵＶデバイス１１０をそれら高品質ＡｌＧａＮ－ＥＬＯ－ＩＩＩ族窒化物層１０５の頂部上に作成した後、第１実施形態記載の発明を用い、それらＡｌＧａＮ－ＥＬＯ－ＩＩＩ族窒化物層１０５及び近ＵＶ－ＩＩＩ族窒化物半導体デバイス層１０６を取り外すことが可能である。
近ＵＶ及びＵＶデバイス１１０では、ＧａＮ基板１０１がＵＶ光を吸収するので、それらデバイス１１０の最終構造にてＧａＮ基板１０１を用いることができない。従って、本発明は、ＡｌＧａＮ－ＥＬＯ－ＩＩＩ族窒化物層１０５及び近ＵＶ－ＩＩＩ族窒化物半導体デバイス層１０６をＧａＮ基板１０１から分離させ、近ＵＶ又はＵＶデバイス１１０としての使用に供する点で有用である。
また、本実施形態では、ＡｌＧａＮ－ＥＬＯ－ＩＩＩ族窒化物層１０５同士が合体せず、熱膨張差に由来し加わる歪がＡｌＧａＮ－ＥＬＯ－ＩＩＩ族窒化物層１０５により効率的に解放される。何故なら、ＡｌＧａＮ－ＥＬＯ－ＩＩＩ族窒化物層１０５を含む島状ＩＩＩ族窒化物半導体層１０９を、ＡｌＧａＮ／ＧａＮ基板１０１に対するＡｌＧａＮ－ＥＬＯ－ＩＩＩ族窒化物層１０５の界面にて取り外せるからである。
ＡｌＧａＮ－ＥＬＯ－ＩＩＩ族窒化物層１０５は近ＵＶや深ＵＶのＬＥＤでも役立つであろう。とはいえ、ＧａＮのバンドギャップ故に、３６５ｎｍより短波長の光がＧａＮ基板１０１により吸収されるであろうから、ＧａＮ基板１０１は近ＵＶや深ＵＶのＬＥＤには適さないであろう。ＵＶ光を吸収するＧａＮ基板１０１を本方法により除去することができるので、本方法はＵＶや近ＵＶのＬＥＤ向けに適することとなろう。更に、本方法はＡｌＮ基板１０１で以て利用することができ、これは深ＵＶ－ＬＥＤにふさわしかろう。
以上説明した通り、ＥＬＯ－ＩＩＩ族窒化物層１０５の組成を、基板１０１のそれとは異ならせるのがより望ましい。
（第７実施形態）
第７実施形態は第１実施形態とほぼ同じであるが、用いる成長制限マスク１０２の素材が異なっており、第１実施形態にて用いられているそれより厚手な成長制限マスク１０２を用いている。例えば、第７実施形態では、ＩＩＩ族窒化物ベース基板１０１・ＥＬＯ－ＩＩＩ族窒化物層１０５間界面層として用いる成長制限マスク１０２を窒化シリコン（ＳｉＮ）で組成し、５０ｎｍのＳｉＮに１μｍのＳｉＯ２が後続する成長制限マスク１０２とすることができる。これを例えばｍ面（１－１００）ＩＩＩ族窒化物ベース基板１０１と併用することや、別の面方位例えば（３０－３１）、（３０－３－１）、（２０－２１）、（２０－２－１）、（１０－１１）、（１０－１－１）、（１１－２２）、（１１－２－２）等々を有するＩＩＩ族窒化物基板１０１と併用することができる。
図２６には模式図及びＳＥＭ画像が含まれており、ＩＩＩ族窒化物ベース基板１０１上に成長させたＥＬＯ－ＩＩＩ族窒化物層１０５に対しＳｉＯ２で組成された成長制限マスク１０２又はＳｉＯ２及びＳｉＮ２６０１で構成された成長制限マスク１０２が及ぼす影響がそれらにより描出されており、またそれら画像により層１０５の裏側部分に対する界面効果が示されている。
これらＳＥＭ画像が指し示すところによれば、ＳｉＯ２成長制限マスク１０２・ＩＩＩ族窒化物ベース基板１０１間拡散は、ＳｉＯ２成長制限マスク１０２にＳｉＮを被せたものに比べ多いので、ＳｉＮがＩＩＩ族窒化物ベース基板１０１のリサイクルに益をもたらすこととなろう。後者の場合、ＥＬＯ－ＩＩＩ族窒化物層１０５を取り外した後にＩＩＩ族窒化物ベース基板１０１を磨く必要性が前者に比べ減るので、本発明を用い半導体デバイスを製造する際のコストを更に低減することができる。
（第８実施形態）
第８実施形態は第１実施形態と同様であるが、発明に係る温度を低下及び／又は上昇させている間にポリマ／接着フィルム６０１に対する印加応力の方向を変更する点で異なっている。
図２７（ａ）、図２７（ｂ）、図２７（ｃ）及び図２７（ｄ）は本発明を実現しうるポリマ／接着フィルム６０１装着方法の別例、即ち温度を低下又は上昇させている間に印加応力を修正する技術の模式図である。本実施形態では基板１０１が支持基台２７０１例えば石英板上に座している。
図２７（ａ）では島状ＩＩＩ族窒化物半導体層１０９の側部が第１及び第２方向１１１，１１２に沿い整列しており、接着剤／ポリマ／接着フィルム６０１の一部が図２７（ｂ）記載の通り片側にて基板１０１に接触している。こうすることで、収縮方向２７０２を制御し片側に向けている。温度を低下又は上昇させている間の収縮及び膨張を通じたフィルム６０１の動きは、基板１０１との接触では制限も停止もされない。収縮方向２７０２が一方向、例えば第２方向１１２であることが、島状ＩＩＩ族窒化物半導体層１０９を取り外す際に有効に作用した。
これに代え、図２７（ｃ）記載の通り、フィルム６０１を島状ＩＩＩ族窒化物半導体層１０９のみに装着し、基板１０１に接触させないようにすることができる。
図２７（ｄ）記載の通り、接着剤／ポリマ／接着フィルム６０１の装着先は２個（以上）の別々な島状ＩＩＩ族窒化物半導体層１０９である。更に、２個（以上）の別々な接着剤／ポリマフィルム６０１を設け、個々のフィルム６０１をそれら別々な島状ＩＩＩ族窒化物半導体層１０９のうち１個（以上）に装着してもよい。本例によれば、第２方向１１２に沿い印加される圧力を減らすことで、フィルム６０１が過度にねじれるのを防ぐことができる。こうすることで、島状ＩＩＩ族窒化物半導体層１０９の取外し後に、基板１０１の表面のうち開エリア１０３にあるところが平滑になる。
本実施形態では、島状ＩＩＩ族窒化物半導体層１０９の縁のうち少なくとも１個が、基板１０１が座している支持基台２７０１と共に、雰囲気温度に対し露出される。その温度が変化するにつれ収縮方向２７０１が変化する。ポリマ／接着フィルム６０１の収縮方向２７０１又は膨張方向のこうした制御下変更によって、転写された島状ＩＩＩ族窒化物半導体層１０９の品質及び生産性を改善することができる。
図２８（ａ）、図２８（ｂ）、図２８（ｃ）、図２８（ｄ）、図２８（ｅ）及び図２８（ｆ）は、（１０－１０）、（１０－１１）、（２０－２１）、（３０－３１）、（１１－２２）、（１０－１－１）、（２０－２－１）、（３０－３－１）及び（１１－２－２）面を含め、様々な面に沿った方位を有する基板１０１上にＭＯＣＶＤを用い成長させたＥＬＯ－ＩＩＩ族窒化物層１０５の光学顕微鏡画像であり、ポリマ／接着フィルム６０１を用い基板１０１からＥＬＯ－ＩＩＩ族窒化物層１０５を取り外した後のものである。
様々な面のＩＩＩ族窒化物基板１０１上に成長させたＥＬＯ－ＩＩＩ族窒化物層１０５の光学顕微鏡画像を図２８（ａ）中に低倍率で、またそれと同じ画像を図２８（ｂ）中に高倍率で示す。
様々な面を有する基板１０１の光学顕微鏡画像でありＥＬＯ－ＩＩＩ族窒化物層１０５を取り外した後のものを図２８（ｃ）中に低倍率で、またそれと同じ画像を図２８（ｄ）中に高倍率で示す。
様々な面を有する基板１０１から取り外された後のＥＬＯ－ＩＩＩ族窒化物層１０５の光学顕微鏡画像を図２８（ｅ）中に低倍率で、またそれと同じ画像を図２８（ｆ）中に高倍率で示す。
（第９実施形態）
第９実施形態は第８実施形態と同様であるが、模式図たる図２９（ａ）、図２９（ｂ）、図２９（ｃ）及び図２９（ｄ）に記載の通り、温度を低下及び／又は上昇させている間にポリマ／接着フィルム６０１に対し印加される応力の方向について改善版を付加し、取り外された島状ＩＩＩ族窒化物半導体層１０９の品質及び歩留まりをそれにより改善する点で異なっている。
図２９（ａ）記載の通り、ポリマ／接着フィルム６０１を配置し島状ＩＩＩ族窒化物半導体層１０９全体を覆うのではなく、第１方向１１１に沿い指定間隔にて狭い開口２９０１を呈するようポリマ／接着フィルム６０１を設計する。
図２９（ｂ）及び図２９（ｃ）記載の通り、ポリマ／接着フィルム６０１が、各デバイス１１０の畝の２本のチップスクライブライン１７０３間に所在する。
図２９（ｄ）記載の通り、ポリマ／接着フィルム６０１を基板１０１から剥離させるたびに、島状ＩＩＩ族窒化物半導体層１０９のうち１個又は複数個を取り外すことができる。この技術は、島状ＩＩＩ族窒化物半導体層１０９に加わる歪に対するユニークな制御を提供するものであり、それにより、島状ＩＩＩ族窒化物半導体層１０９をかなり高品質、向上したスループットにて取り外すことが可能となる。第１方向１１１に沿い長く第２方向１１２に沿い幅広な島状ＩＩＩ族窒化物半導体層１０９を、クラック発生やねじれ無しで基板１０１から剥離させることができる。例えば、開エリア１０３の幅が約２５μｍである場合、本技術を用い取り外される島状ＩＩＩ族窒化物半導体層１０９の典型的な長さは約４ｍｍとなる。
（第１０実施形態）
第１０実施形態では、温度を上昇又は低下させることで、ポリマ／接着フィルム６０１・島状ＩＩＩ族窒化物半導体層１０９間に熱応力を誘起させる。その結果、ポリマ／接着フィルム６０１のうち軟質な領域が、島状ＩＩＩ族窒化物半導体層１０９の上及び周囲へと均一に押されることになる。結果として、大きなアスペクト比を有する島状ＩＩＩ族窒化物半導体層１０９や、ランダムな形状を有する島状ＩＩＩ族窒化物半導体層１０９を、基板１０１から非常に効果的に取り外すことができる。例えば、図２８（ａ）、図２８（ｂ）、図２８（ｃ）及び図２８（ｄ）に示す画像は、そのアスペクト比がほぼ７０、長さが約４０００μｍ、幅が約５５μｍのＥＬＯ－ＩＩＩ族窒化物層１０５についてのものである。
こうした例はあれ、大き目なウェハ（２インチ超）からエピ層を取り外すことは、本技術に対し代替的な他の技術、例えばスポーリング及びＰＥＣエッチングでは難題であろう。更に、本技術には更なる長所がある。
図３０（ａ）、図３０（ｂ）、図３０（ｃ）及び図３０（ｄ）は、ポリマ／接着フィルム６０１を用い且つ局所熱応力を印加することで、大規模ウェハで構成される基板１０１から島状ＩＩＩ族窒化物半導体層１０９をどう剥離させるかを示す模式図である。
図３０（ａ）及び図３０（ｂ）記載の通り、ウェハ１０１内には複数個の別々な島状ＩＩＩ族窒化物半導体層１０９があり、ポリマ／接着フィルム６０１の付加先はそのウェハ１０１の表面である。図３０（ｃ）記載の通り、ポリマ／接着フィルム６０１を巻き上げることで、島状ＩＩＩ族窒化物半導体層１０９をウェハ１０１から取り外し、島状ＩＩＩ族窒化物半導体層１０９がそのポリマ／接着フィルム６０１に付着している状態にする。図３０（ｄ）記載の通りポリマ／接着フィルム６０１は管状に巻かれる。
図３１（ａ）、図３１（ｂ）、図３１（ｃ）及び図３１（ｄ）は、ウェハ１０１の指定領域にて少なくとも２個の島状ＩＩＩ族窒化物半導体層１０９をどう剥離させるかを示す模式図である。図３１（ａ）記載の通り、ウェハ１０１上の指定された島状ＩＩＩ族窒化物半導体層１０９上にポリマ／接着フィルム６１０１を配置した後、円筒状ローラ３１０１によってそのポリマ／接着フィルム６０１上に圧力を印加することで、そのポリマ／接着フィルム６０１を、少なくともその指定された島状ＩＩＩ族窒化物半導体層１０９の上表面よりも下に到達させる。そのポリマ／接着フィルム６０１を含め、ウェハ１０１の温度を、円筒状ローラ３１０１を用い途切れなく低下又は上昇させる。ローラ３１０１の役目は、ウェハ１０１上を転がる際の圧力印加器並びに局所除熱器及び／又は熱発生器であると考えることができる。円筒状ローラ３１０１の温度を、ウェハ１０１に触れる領域それぞれで低下及び上昇させると同時に、ポリマ／接着フィルム６０１の一端をその円筒状ローラ３１０１に引っ掛けてそのポリマ／接着フィルム６０１を剥離させることにより、島状ＩＩＩ族窒化物半導体層１０９を、それより大きなサイズのウェハ１０１から取り外すことができる。
本技術では島状ＩＩＩ族窒化物半導体層１０９の剥離に全く化学物質が関わらないので、初回試行後に島状ＩＩＩ族窒化物半導体層１０９のうち幾つかがウェハ１０１上に残った場合にも、円筒状ローラ３１０１がウェハ１０１の他端まで横断した後に、全く又はほとんど下ごしらえせずに同じウェハ１０１を数回反復処理することができる。結果として、本技術によれば、１００％のスループットを、より短いリードタイムで以て、より安価なやり方で得ることができる。
（第１１実施形態）
第１１実施形態は第１０実施形態と同様であるが、他の剥離技術に比べもう１個の長所が加わっている点で異なっている。言及した他の取外し技術、例えばＰＥＣエッチング、スポーリング及びレーザリフトオフを用いウェハ１０１全体のうち指定部分からＥＬＯ－ＩＩＩ族窒化物層１０５をピックすることは、高度に不可能なことである。
図３２（ａ）、図３２（ｂ）及び図３２（ｃ）は、本発明のレーザダイオードデバイス１１０を用いたディスプレイをどう大量生産するかを示す模式図であり、図３２（ｄ）及び図３２（ｅ）は、本発明の発光ダイオードデバイス１１０を用いたディスプレイをどう大量生産するかを示す模式図である。
図３２（ａ）に示すようにデバイス１１０には相異なる種類があり、例えば赤色発光デバイス１１０ａ、緑色発光デバイス１１０ｂ及び青色発光デバイス１１０ｃが全て、別々のストリップをなすポリマ／接着フィルム６０１上に転写されている。ロボットアーム３２０１がこれら様々なデバイス１１０ａ，１１０ｂ，１００ｃをピックし、それらをパッケージ３２０２内にプレースする。
図３２（ｂ）記載の実施形態では、各パッケージ３２０２内に赤色発光レーザダイオードデバイス１１０ａ、緑色発光レーザダイオードデバイス１１０ｂ及び青色発光レーザダイオードデバイス１１０ｃがある。図３２（ｃ）記載の通り、こうしたパッケージ３２０２複数個を組み上げてＬＤディスプレイ３２０３にすることができる。
図３２（ｄ）記載の実施形態では、各パッケージ３２０２内に赤色発光ダイオードデバイス１１０ａ、緑色発光ダイオードデバイス１１０ｂ及び青色発光ダイオードデバイス１１０ｃがある。図３２（ｅ）記載の通り、こうしたパッケージ３２０２複数個を組み上げてＬＥＤディスプレイ３２０３にすることができる。
（第１２実施形態）
第１２実施形態は第１１実施形態と同様である。
今日のディスプレイ産業では、ウェハレベル試験に頼り欠陥デバイス個数を低減している。本実施形態によれば、些少な労力で個々の島状ＩＩＩ族窒化物半導体層１０９又はデバイス１１０を選ぶこと及び基板１０１からピックすることができ、またそれらを他のディスプレイ部品と集積させることができる。例えば、本実施形態によれば、青色発光デバイスを選んでピックし、緑色や赤色の発光デバイスと集積することで、ディスプレイの画素を生成することができる。
図３３は、支持器３３０１上に載っている基板１０１から指定領域にて島状ＩＩＩ族窒化物半導体層１０９のうち少なくとも１個をどう剥離させるかを示す、模式図及び手順図である。
工程１では、指定されている島状ＩＩＩ族窒化物半導体層１０９上にポリマ／接着フィルム６０１をプレースする。
工程２ではそのポリマ／接着フィルム６０１を基板１０１に装着する。例えば、ロボットヘッドピース３３０２に備わりそのロボットヘッドピースの両側部にある伸縮ピン３３０３を、ポリマ／接着フィルム６０１の少なくとも片面が窪み領域内で基板１０１の表面に接触してＨｂがＨｓに等しくなるまで、押し下げればよい。ポリマ／接着フィルム６０１が基板１０１の表面に達したら、それら伸縮ピン３３０３を引き戻す。
工程３では、例えば同じロボットヘッドピース３３０２を用い局所的又は全体的に温度を低下させることで、基板１０１全体を取り巻く雰囲気を制御する。温度が低下するにつれ、ポリマ／接着フィルム６０１の軟質部分のうち、基板１０１の表面と島状ＩＩＩ族窒化物半導体層１０９の上表面との間にある部分が収縮して、島状ＩＩＩ族窒化物半導体層１０９のうち基板１０１上へと押し下げられているところに向かう応力が加わるため、島状ＩＩＩ族窒化物半導体層１０９との界面にてクラックが発生し始める。
工程４では島状ＩＩＩ族窒化物半導体層１０９を基板１０１から剥離させる。フィルム６０１の剥離は、島状ＩＩＩ族窒化物半導体層１０９の最短方向に沿いロボットヘッドピース３３０２を僅かに動かすことで実行でき、それにより島状ＩＩＩ族窒化物半導体層１０９での不要なクラック発生を回避することができる。
その成果はポリマ／接着フィルム６０１に装着された島状ＩＩＩ族窒化物半導体層１０９であり、その後はそれを機能的なディスプレイの他要素と集積すればよい。更に、本技術はディスプレイに限られず、個々の島状ＩＩＩ族窒化物半導体層１０９を選んでピックする必要がある他の用途にも適用することができる。
（第１３実施形態）
第１３実施形態は第１実施形態と同様であるが、開エリア１０３の幅が異なっている。本実施形態では、開エリア１０３の幅が異なり５０、１００又は２００μｍである３個の標本を作成している。
図３４（ａ）は、５０μｍ幅の開エリア１０３及び５０μｍ幅のマスク縞を有する成長制限マスク１０２を用いｍ面基板１０１上に成長させたＥＬＯ－ＩＩＩ族窒化物層１０５の画像であり、図３４（ｂ）はポリマ／接着フィルム６０１上に転写されたＥＬＯ－ＩＩＩ族窒化物層１０５の画像である。
図３５（ａ）は、１００μｍ幅の開エリア１０３及び５０μｍ幅のマスク縞を有する成長制限マスク１０２を用いｍ面基板１０１上に成長させたＥＬＯ－ＩＩＩ族窒化物層１０５の画像であり、図３５（ｂ）はポリマ／接着フィルム６０１上に転写されたＥＬＯ－ＩＩＩ族窒化物層１０５の画像である。
図３６（ａ）は、２００μｍ幅の開エリア１０３及び５０μｍ幅のマスク縞を有する成長制限マスク１０２を用いｍ面基板１０１上に成長させたＥＬＯ－ＩＩＩ族窒化物層１０５の画像であり、図３６（ｂ）はポリマ／接着フィルム６０１上に転写されたＥＬＯ－ＩＩＩ族窒化物層１０５の画像である。
（第１４実施形態）
第１４実施形態で言及するのは本発明を用い作成された半導体層であり、リサイクル上の長所を提供するものである。具体的には、図３７中の画像群は開エリア１０３での島状ＩＩＩ族窒化物半導体層１０９の取外しを経た基板１０１の表面についてのものであり、図３８（ａ）及び図３８（ｂ）は開エリア１０３での島状ＩＩＩ族窒化物半導体層１０９の取外しを経た基板１０１の表面を描出する模式図である。
図３８（ａ）の如く開エリア１０３の幅が４０μｍ以下であるときには、基板１０１に由来する物質が、開エリア１０３にて島状ＩＩＩ族窒化物半導体層１０９の下表面に入り込まない。
これに対し、図３８（ｂ）の如く４０μｍ超の幅を有する開エリア１０３を伴う島状ＩＩＩ族窒化物半導体層１０９には、その下部の二側部間で、基板１０１に由来する物質が入り込む。この現象は、島状ＩＩＩ族窒化物半導体層１０９を基板１０１から機械的に取り外す際に時々発生する。これは、図３７の画像群に表れている基板１０１の窪み部分にも反映する。
図３８（ａ）及び図３８（ｂ）中の表面３８０１には、基板１０１をリサイクルするために必要な研磨深さが示されている。図３８（ａ）では研磨深さが最小となるのに対し、図３８（ｂ）では研磨深さが大きくなる。図３８（ａ）では、図３８（ｂ）とは違い、島状ＩＩＩ族窒化物半導体層１０９を取り外した後の再使用に備えた基板１０１の研磨に際し、基板１０１の諸部分がさほど消費されないため、その基板１０１のリサイクル寿命が延びることとなる。
このように、取り外された島状ＩＩＩ族窒化物半導体層１０９内に基板１０１の一部分が入り込まない方がよい。
［処理工程］
図３９は基板１０１から半導体層を取り外す方法を描いたフローチャートであり、成長制限マスク１０２及びエピタキシャル横方向過成長を用い基板１０１上に成長させた島状ＩＩＩ族窒化物半導体層１０９で以てそれら半導体層を構成し、またそれら島状ＩＩＩ族窒化物半導体層１０９が合体する前にそのエピタキシャル横方向過成長を停止させている。
ブロック３９０１は、ベース基板１０１を準備する工程を表している。一実施形態に係るベース基板１０１は、ＩＩＩ族窒化物ベース基板１０１例えばＧａＮベース基板１０１か、外来又はヘテロ基板２０１である。
ブロック３９０２は、その基板１０１上に中間層を堆積させるオプション的な工程を表している。一実施形態に係る中間層はＩＩＩ族窒化物ベース層、例えばＧａＮベース層である。
ブロック３９０３は、その基板１０１の上又は上方、即ち基板１０１自体の上又は中間層上に、成長制限マスク１０２を形成する工程を表している。成長制限マスク１０２をパターニングすることで複数個の開エリア１０３を設ける。
ブロック３９０４は、エピタキシャル横方向過成長を用い成長制限マスク１０２の上又は上方に１個又は複数個のＩＩＩ族窒化物ベース層１０５を成長させる工程であり、ＩＩＩ族窒化物層１０５のエピタキシャル横方向過成長が成長制限マスク１０２の開エリア１０３に対し平行な方向に進んでいき、成長制限マスク１０２上でそれらＩＩＩ族窒化物層１０５が合体する前にそのエピタキシャル横方向過成長を停止させるものを、表している。一実施形態に係るＥＬＯ－ＩＩＩ族窒化物層１０５はＥＬＯ－ＧａＮベース層１０５である。
ブロック３９０５は、ＥＬＯ－ＩＩＩ族窒化物層１０５上に１個又は複数個の付加的ＩＩＩ族窒化物半導体デバイス層１０６を成長させる工程を表している。これら付加的ＩＩＩ族窒化物半導体デバイス層１０６は、ＥＬＯ－ＩＩＩ族窒化物層１０５と協働して島状ＩＩＩ族窒化物半導体層１０９のうち１個又は複数個を形成するものであり、その形状はランダムに定めることができる。それら島状ＩＩＩ族窒化物半導体層１０９を適宜パターニングすることで、水平トレンチ５０１を島状ＩＩＩ族窒化物半導体層１０９の中央に向かい内方に延設し、少なくともその一側辺をそれら島状ＩＩＩ族窒化物半導体層１０９の垂直方向下方におくことができる。
ブロック３９０６は、それら島状ＩＩＩ族窒化物半導体層１０９からデバイス１１０、例えばレーザダイオードデバイス１１０又は発光ダイオードデバイス１１０を構成するデバイス１１０を作成する工程を、表している。
ブロック３９０７は、島状ＩＩＩ族窒化物半導体層１０９にポリマ／接着フィルム６０１を付着させる工程を表している。
ブロック３９０８は、そのフィルム６０１に一側部又は複数側部から圧力を印加する工程を表している。可圧縮性素材７０２をそのフィルム６０１上に配置することで島状ＩＩＩ族窒化物半導体層１０９に対する装着具合を改善することができ、また圧力をその可圧縮性素材７０２に印加することで島状ＩＩＩ族窒化物半導体層１０９に対するフィルム６０１の接合具合を改善することができる。一実施形態に係るフィルム６０１は上層及び下層を有し、その下層が島状ＩＩＩ族窒化物半導体層１０９間の窪み領域に向かい内方に押し込まれ、またその上層が下層よりも硬質なものである。好ましくは、島状ＩＩＩ族窒化物半導体層１０９の上又は上方にあるフィルム６０１の下表面を、少なくともその島状ＩＩＩ族窒化物半導体層１０９の上表面より低いレベルまで押し込むことで、フィルム６０１の下表面を島状ＩＩＩ族窒化物半導体層１０９の凸領域の表面よりも下方に到達させる。加えて、そのフィルムを島状ＩＩＩ族窒化物半導体層１０９の上表面よりも下方、基板１０１の表面上に付着させてもよい。
ブロック３９０９は、島状半導体層１０９内にクラックが誘起されるようフィルム６０１及び基板１０１の温度を変化させる工程を表しており、この工程では島状ＩＩＩ族窒化物半導体層１０９・基板１０１間界面又はその上方、例えば水平トレンチ５０１にて島状ＩＩＩ族窒化物半導体層１０９内にクラックを誘起させる。実施形態によっては温度を変化させることでフィルム６０１及び基板１０１の温度を低下させ、実施形態によっては温度を変化させることでフィルム６０１及び基板１０１の温度を上昇させる。好ましくは、フィルム６０１の熱膨張係数を、島状ＩＩＩ族窒化物半導体層１０９及び基板１０１と異なるものにする。更に、温度を変化させる前に圧力を解除してもよい。
ブロック３９１０は、圧力を印加し温度を変化させた後にフィルム６０１を島状半導体層１０９と共に基板１０１から剥離させる工程を表しており、この工程では剥離後に島状ＩＩＩ族窒化物半導体層１０９のうち少なくとも一部が基板１０１側に残ることがある。フィルム６０１を島状ＩＩＩ族窒化物半導体層１０９と共に基板１０１から剥離させる方向はどの方向でもよい。
上述の諸工程、即ち島状ＩＩＩ族窒化物半導体層１０９にフィルム６０１を付着させる工程、そのフィルム６０１上に圧力を印加する工程、そのフィルム６０１及び基板１０１の温度を変化させる工程、並びにそのフィルム６０１を島状ＩＩＩ族窒化物半導体層１０９と共に基板１０１から剥離させる工程のうち、１個又は複数個を、自動装置により実行してもよい。
更に、上述の諸工程、即ち島状ＩＩＩ族窒化物半導体層１０９にフィルム６０１を付着させる工程、そのフィルム６０１上に圧力を印加する工程、そのフィルム６０１及び基板１０１の温度を変化させる工程、並びにそのフィルム６０１を島状半導体層１０９と共に基板１０１から剥離させる工程のうち、１個又は複数個を反復することで、島状ＩＩＩ族窒化物半導体層１０９を基板１０１から取り外すようにしてもよい。
本方法によりもたらされる産品には、本方法に従い作成された１個又は複数個のＩＩＩ族窒化物ベース半導体デバイス１１０のほか、本願中で記述及び図示した通り、それらデバイス１１０から取り外された基板１０１でありリサイクル及び再使用が可能なものがある。
［長所及び利点］
本発明では多くの長所及び利点が提供される：
・本発明ではどのような面のＩＩＩ族窒化物ベース基板も用いることができ、また個々のＩＩＩ族窒化物ベース基板上にどのような方向でパターニングされているＥＬＯ－ＩＩＩ族窒化物層でも剥離させることができる。
・本発明はヘテロ基板と併用することができ、ＩＩＩ族窒化物半導体デバイス以外の半導体デバイスとも併用することができる。
・１００μｍ超の開エリアを有する幅広なパターンも除去でき、それによりＭＯＣＶＤ成長時間が短縮されデバイスデザインに対しより多くの柔軟性が付加されることとなるので、例えば電力系電子回路にて本機構を採用すること、即ち幅広な開エリアを有する厚手なＥＬＯ－ＩＩＩ族窒化物層を取り外して絶縁破壊電圧が高いデバイスを実現することができる。
・本プロセスは、ポリマ／接着フィルム以外の剥離用リソースを用いていないため、かなり低価格で実現することができる。
・本発明は現在のディスプレイテクノロジ、例えばレーザダイオードやマイクロＬＥＤディスプレイのように１個ずつハンドリングして他画素と共に集積しなければ機能的ディスプレイを実現できないデバイスに対し、生来的長所を有している。処理されたデバイスが、基板からの取外し後にそのポリマ／接着フィルムに装着されたまま留まりうるからである。そのフィルムの接着性をＵＶ又はＩＲ照射により低下させることができ、その後にツール、例えばロボット式真空チャックを用い各デバイスをピックして他波長画素と集積することで、機能的ディスプレイを実現することができる。
・本プロセスにより、島状ＩＩＩ族窒化物半導体層内応力を解放しうる最良のデザインが提供される。
・商業的に入手可能なデバイスに比べ、デバイス又はチップのサイズが顕著に低減される。
・その接合故にデバイスの熱管理が顕著に改善される。
・本発明は、マイクロＬＥＤ、電力デバイス、ＶＣＳＥＬ等々でも採用することができる。
・本方法は大き目のウェハ（＞２インチ）でも容易に採用することができる。
・本方法は反復的に実施することができる。
・本方法は基板の一部分のみを対象にして実施することができる。
［結論］
これで本発明の好適実施形態についての記述を終わることにする。本発明の１個又は複数個の実施形態についての上掲の記述は例証及び記述を目的として提供されたものである。除外する意図や本発明を被開示形態そのものに限定する意図はない。上掲の教示を手掛かりにして多くの修正及び改変をなすことができる。想定上、本発明の技術的範囲はこの詳細記述により限定されるものではなく、寧ろこれに添付されている特許請求の範囲により限定される。

Claims (23)

  1. 基板から半導体層を取り外す方法であって、
    前記基板上に１個又は複数個の島状半導体層を形成したものを準備し、
    前記島状半導体層にフィルムを付着させ、
    前記フィルムは、軟質層及び硬質層が備わる多層膜であって、
    前記フィルム及び前記基板の温度を変化させることによって前記フィルムと前記島状半導体層との間の熱膨張係数差に起因する熱応力を前記基板と前記島状半導体層との間に生じさせ、前記熱応力により前記基板と前記島状半導体層との間にクラックを生じさせ、前記基板から前記フィルムを前記島状半導体層と共に剥離させる方法。
  2. 請求項１の方法であって、前記フィルムの下面を前記島状半導体層の上面より下方に押し込むことにより前記フィルムを前記島状半導体層の側部に付着させ、前記フィルムにより前記１個又は複数個の島状半導体層の側部から圧力を印加しつつ、前記フィルム及び前記基板の温度を変化させることによって前記フィルムと前記島状半導体層との間の熱膨張係数差に起因する熱応力を前記基板と前記島状半導体層との間に生じさせ、前記熱応力により前記基板と前記島状半導体層との間にクラックを生じさせる方法。
  3. 請求項１の方法であって、前記フィルムは、ＵＶ感応又はＩＲ感応テープである、方法。
  4. 請求項１の方法であって、剥離された前記フィルムをＵＶ又はＩＲ照射に曝すことで、前記フィルムの接着性を低下させて前記フィルムから前記島状半導体層を除去することを容易化する、方法。
  5. 請求項４の方法であって、
    前記フィルムは、上層と下層を有し、
    複数の前記島状半導体層の間の窪み領域へと前記下層を内側に押し込む、方法。
  6. 請求項１の方法であって、前記フィルムの下表面であり前記島状半導体層の上又は上方にあるものを、少なくとも前記島状半導体層の上表面より低いレベルまで押す方法。
  7. 請求項６の方法であって、前記フィルムの前記下表面を前記島状半導体層の凸領域の表面より下方に到達させる方法。
  8. 請求項１の方法であって、前記フィルムを前記島状半導体層の上表面より下方、前記基板の表面上に付着させる方法。
  9. 請求項２の方法であって、可圧縮性素材を前記フィルム上に配置することで前記島状半導体層への装着具合を改善し、前記圧力をその可圧縮性素材に印加することで当該島状半導体層に対するそのフィルムの接合具合を改善する方法。
  10. 請求項１の方法であって、前記フィルム及び前記基板の温度を低下させることにより発生する熱応力によって前記島状半導体層を備える前記フィルムを前記基板から剥離させる、方法。
  11. 請求項１の方法であって、前記フィルムと前記基板の温度を下げることで、前記フィルムを硬化させる、方法。
  12. 請求項２の方法であって、前記温度を変化させる前に前記圧力を解除する方法。
  13. 請求項１の方法であって、前記島状半導体層がＩＩＩ族窒化物ベース半導体層である方法。
  14. 請求項１の方法であって、前記基板がＩＩＩ族窒化物ベース基板又はヘテロ基板である方法。
  15. 請求項１の方法であって、前記島状半導体層に前記フィルムを付着させる工程、前記フィルム及び前記基板の温度を変化させることによって前記基板から前記フィルムを前記島状半導体層と共に剥離させる工程、のうち１個又は複数個を自動装置によって実行する方法。
  16. 請求項１の方法であって、前記島状半導体層をランダムに形状設定する方法。
  17. 請求項１の方法であって、前記フィルムを前記島状半導体層と共に任意方向に沿い前記基板から剥離させる方法。
  18. 請求項１の方法であって、前記島状半導体層に前記フィルムを付着させる工程、前記フィルム及び前記基板の温度を変化させることによって前記基板から前記フィルムを前記島状半導体層と共に剥離させる工程のうち、１個又は複数個を反復することで、前記基板から前記島状半導体層を取り外す方法。
  19. 請求項１の方法であって、前記島状半導体層をパターニングすることで、少なくとも一側部が鉛直方向に沿い前記島状半導体層の下方に備わるものとなるよう、前記島状半導体層の中心に向かい内方へと水平トレンチを延設する方法。
  20. 請求項１の方法であって、剥離された前記島状半導体層を、前記フィルムから別の基板に接合する工程を含む方法。
  21. 請求項１の方法であって、前記剥離後に前記島状半導体層のうち少なくとも一部が前記基板と共に留まる方法。
  22. 請求項１の方法であって、前記剥離後に前記基板のどの部分も前記島状半導体層と共に留まらない方法。
  23. 請求項１の方法であって、成長制限マスク及びエピタキシャル横方向過成長を用い前記基板上に前記島状半導体層を形成し、前記島状半導体層同士が合体する前にそのエピタキシャル横方向過成長を停止させる方法。
JP2020566884A 2018-05-30 2019-05-30 半導体層を半導体基板から取り外す方法 Active JP7295888B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862677833P 2018-05-30 2018-05-30
US62/677,833 2018-05-30
PCT/US2019/034686 WO2019232230A1 (en) 2018-05-30 2019-05-30 Method of removing semiconducting layers from a semiconducting substrate

Publications (2)

Publication Number Publication Date
JP2021525007A JP2021525007A (ja) 2021-09-16
JP7295888B2 true JP7295888B2 (ja) 2023-06-21

Family

ID=68697664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020566884A Active JP7295888B2 (ja) 2018-05-30 2019-05-30 半導体層を半導体基板から取り外す方法

Country Status (5)

Country Link
US (1) US20210242086A1 (ja)
EP (1) EP3803980A4 (ja)
JP (1) JP7295888B2 (ja)
CN (1) CN112204754A (ja)
WO (1) WO2019232230A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7149907B2 (ja) * 2019-09-04 2022-10-07 三菱電機株式会社 半導体装置および半導体素子
GB2586862B (en) * 2019-09-06 2021-12-15 Plessey Semiconductors Ltd LED precursor incorporating strain relaxing structure
KR20230028782A (ko) * 2020-06-19 2023-03-02 더 리전츠 오브 더 유니버시티 오브 캘리포니아 반도체 디바이스를 실현하기 위한 이송 프로세스
JP2023548799A (ja) * 2020-10-23 2023-11-21 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 再成長によって製作される小サイズ発光ダイオード
WO2022131059A1 (ja) * 2020-12-17 2022-06-23 京セラ株式会社 半導体素子の製造方法、半導体素子及び半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004182551A (ja) 2002-12-05 2004-07-02 Sumitomo Electric Ind Ltd 単結晶窒化ガリウム基板、単結晶窒化ガリウム基板の製造方法および窒化ガリウム成長用下地基板
JP2004273596A (ja) 2003-03-06 2004-09-30 Sony Corp 素子転写方法および表示装置
JP2005012034A (ja) 2003-06-20 2005-01-13 Oki Data Corp 半導体薄膜の製造方法及び半導体装置の製造方法
JP2012114263A (ja) 2010-11-25 2012-06-14 Pawdec:Kk 半導体素子およびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE261612T1 (de) * 1996-12-18 2004-03-15 Canon Kk Vefahren zum herstellen eines halbleiterartikels unter verwendung eines substrates mit einer porösen halbleiterschicht
US7351300B2 (en) * 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
US7292381B1 (en) * 2005-09-08 2007-11-06 Hrl Laboratories, Llc Method for conforming a micro-electronic array to arbitrary shapes
MY149190A (en) * 2006-09-20 2013-07-31 Univ Illinois Release strategies for making transferable semiconductor structures, devices and device components
WO2009001836A1 (en) * 2007-06-28 2008-12-31 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
AU2008325223A1 (en) * 2007-11-02 2009-05-14 President And Fellows Of Harvard College Production of free-standing solid state layers by thermal processing of substrates with a polymer
JP4638958B1 (ja) * 2009-08-20 2011-02-23 株式会社パウデック 半導体素子の製造方法
US8546237B2 (en) * 2010-08-31 2013-10-01 Oepic Semiconductors, Inc. Transferring and resizing of epitaxial film arrays and method thereof
US20120309269A1 (en) * 2011-06-01 2012-12-06 King Abdulaziz City For Science And Technology Low-temperature methods for spontaneous material spalling
AU2013222069A1 (en) * 2012-02-26 2014-10-16 Solexel, Inc. Systems and methods for laser splitting and device layer transfer
CN104143497A (zh) * 2013-05-08 2014-11-12 上海华虹宏力半导体制造有限公司 GaN外延或GaN衬底的制作方法
WO2015073089A1 (en) * 2013-08-26 2015-05-21 The Regents Of The University Of Michigan Thin film lift-off via combination of epitaxial lift-off and spalling
US9058990B1 (en) * 2013-12-19 2015-06-16 International Business Machines Corporation Controlled spalling of group III nitrides containing an embedded spall releasing plane
US10181424B2 (en) * 2016-04-12 2019-01-15 Semiconductor Energy Laboratory Co., Ltd. Peeling method and manufacturing method of flexible device
WO2019055936A1 (en) * 2017-09-15 2019-03-21 The Regents Of The University Of California METHOD OF REMOVING A SUBSTRATE USING A CLEAVAGE TECHNIQUE
JP2021525452A (ja) * 2018-05-17 2021-09-24 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニアＴｈｅ Ｒｅｇｅｎｔｓ Ｏｆ Ｔｈｅ Ｕｎｉｖｅｒｓｉｔｙ Ｏｆ Ｃａｌｉｆｏｒｎｉａ １個又は複数個のデバイスが備わるバーを分割する方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004182551A (ja) 2002-12-05 2004-07-02 Sumitomo Electric Ind Ltd 単結晶窒化ガリウム基板、単結晶窒化ガリウム基板の製造方法および窒化ガリウム成長用下地基板
JP2004273596A (ja) 2003-03-06 2004-09-30 Sony Corp 素子転写方法および表示装置
JP2005012034A (ja) 2003-06-20 2005-01-13 Oki Data Corp 半導体薄膜の製造方法及び半導体装置の製造方法
JP2012114263A (ja) 2010-11-25 2012-06-14 Pawdec:Kk 半導体素子およびその製造方法

Also Published As

Publication number Publication date
JP2021525007A (ja) 2021-09-16
CN112204754A (zh) 2021-01-08
EP3803980A1 (en) 2021-04-14
EP3803980A4 (en) 2022-02-23
US20210242086A1 (en) 2021-08-05
WO2019232230A1 (en) 2019-12-05

Similar Documents

Publication Publication Date Title
JP7295888B2 (ja) 半導体層を半導体基板から取り外す方法
CN111095483B (zh) 利用切割技术移除衬底的方法
US8878189B2 (en) Group III nitride semiconductor growth substrate, group III nitride semiconductor epitaxial substrate, group III nitride semiconductor element and group III nitride semiconductor free-standing substrate, and method of producing the same
US9905727B2 (en) Fabrication of thin-film devices using selective area epitaxy
US8643059B2 (en) Substrate structure and method of manufacturing the same
JP2001085736A (ja) 窒化物半導体チップの製造方法
JP2020519026A (ja) 基板を除去する方法
WO2006041134A1 (ja) 窒化化合物半導体素子およびその製造方法
JP2023501122A (ja) 垂直共振器型面発光レーザのための共振空洞および分布ブラッグ反射器鏡をエピタキシャル側方過成長領域のウイング上に製作する方法
JP2021525452A (ja) １個又は複数個のデバイスが備わるバーを分割する方法
JP2022524159A (ja) 隙間部分を使用した素子の除去のための基板
JP3441415B2 (ja) 半導体結晶の製造方法
JP2024016247A (ja) 溝を使用した素子の除去のための方法
WO2020092722A9 (en) Method of obtaining a smooth surface with epitaxial lateral overgrowth
WO2017101520A1 (zh) 氮化物底层及其制作方法
JP7221302B2 (ja) 半導体素子の製造方法、半導体素子および半導体デバイス
JP2023548799A (ja) 再成長によって製作される小サイズ発光ダイオード
JP3849855B2 (ja) 窒化物半導体基板の製造方法
TWI451480B (zh) 三族氮化物半導體之製造方法
KR101118789B1 (ko) 반도체 레이저 다이오드의 거울면 형성방법
KR20120057600A (ko) 반도체 기판, 그 제조방법, 반도체 디바이스 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220222

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220927

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20221212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230609

R150 Certificate of patent or registration of utility model

Ref document number: 7295888

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150