JP2023548799A - 再成長によって製作される小サイズ発光ダイオード - Google Patents

再成長によって製作される小サイズ発光ダイオード Download PDF

Info

Publication number
JP2023548799A
JP2023548799A JP2023524350A JP2023524350A JP2023548799A JP 2023548799 A JP2023548799 A JP 2023548799A JP 2023524350 A JP2023524350 A JP 2023524350A JP 2023524350 A JP2023524350 A JP 2023524350A JP 2023548799 A JP2023548799 A JP 2023548799A
Authority
JP
Japan
Prior art keywords
layer
illustrates
elo
epitaxial
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023524350A
Other languages
English (en)
Inventor
スリニヴァス ガンドロトゥーラ，
剛 神川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of California
Original Assignee
University of California
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of California filed Critical University of California
Publication of JP2023548799A publication Critical patent/JP2023548799A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

エピタキシャル側方過成長（ＥＬＯ）および孤立方法を使用して、小サイズ発光ダイオード（μＬＥＤ）等の高品質かつ製造可能発光素子を製作および転写する方法。ＩＩＩ族窒化物ＥＬＯ層が、成長制限マスクを使用して、ホスト基板上に成長させられ、ＩＩＩ族窒化物素子層が、ＩＩＩ族窒化物ＥＬＯ層のウィング上に成長させられる。結果として生じる素子は、エピタキシャルまたは非エピタキシャルブリッジを備えている接続連結部によって取り付けられている間、ホスト基板から孤立させられる。再成長が、ブリッジの助けを借りて、素子層の選択されたメサ上で実施され、改良された素子を実現する。ブリッジは、切断され、素子は、次いで、ホスト基板から引き抜かれ、ディスプレイパネル上に設置される。

Description

（関連出願の相互参照）
本願は、以下の同時係属中かつ本発明の譲受人に譲渡された出願の３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下の利益を主張する：
Ｓｒｉｎｉｖａｓ ＧａｎｄｒｏｔｈｕｌａおよびＴａｋｅｓｈｉ Ｋａｍｉｋａｗａによって、２０２０年１０月２３日に出願され、「ＳＭＡＬＬ ＳＩＺＥ ＬＩＧＨＴ ＥＭＩＴＩＮＧ ＤＩＯＤＥＳ ＦＡＢＲＩＣＡＴＥＤ ＶＩＡ ＲＥＧＲＯＷＴＨ」と題された米国仮出願第６３／１０４，５８０号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０７８４ＵＳＰ１（ＵＣ ２０２０－５６１－１）号）。その出願は、参照することによって本明細書に組み込まれる。
本願は、以下の同時係属中かつ本発明の譲受人に譲渡された出願に関する。
Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、Ｈｏｎｇｊｉａｎ Ｌｉ、およびＤａｎｉｅｌ Ａ．Ｃｏｈｅｎによって２０１９年１０月２４日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ Ａ ＳＵＢＳＴＲＡＴＥ」と題された米国実用特許出願第１６／６０８，０７１号（弁理士整理番号第３０７９４．０６５３ＵＳＷＯ（ＵＣ２０１７－６２１－２）号）であり、その出願は、３５Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ ３６５（ｃ）（米国特許法第３６５条（ｃ））下、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、Ｈｏｎｇｊｉａｎ Ｌｉ、およびＤａｎｉｅｌ Ａ．Ｃｏｈｅｎによって、２０１８年５月７日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ Ａ ＳＵＢＳＴＲＡＴＥ」と題された同時係属中かつ本発明の譲受人に譲渡されたＰＣＴ国際特許出願第ＰＣＴ／ＵＳ１８／３１３９３号（弁理士整理番号第３０７９４．０６５３ＷＯＵ１（ＵＣ２０１７－６２１－２）号）の利益を主張するものであり、その出願は、３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、Ｈｏｎｇｊｉａｎ Ｌｉ、およびＤａｎｉｅｌ Ａ．Ｃｏｈｅｎによって、２０１７年５月５日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ Ａ ＳＵＢＳＴＲＡＴＥ」と題された同時係属中かつ本発明の譲受人に譲渡された米国仮特許出願第６２／５０２，２０５号（弁理士整理番号第３０７９４．０６５３ＵＳＰ１（ＵＣ２０１７－６２１－１）号）の利益を主張する。
Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、およびＨｏｎｇｊｉａｎ Ｌｉによって、２０２０年２月２６日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ Ａ ＳＵＢＳＴＲＡＴＥ ＷＩＴＨ Ａ ＣＬＥＡＶＩＮＧ ＴＥＣＨＮＩＱＵＥ」と題された米国実用特許出願第１６／６４２，２９８号（弁理士整理番号第３０７９４．０６５９ＵＳＷＯ（ＵＣ２０１８－０８６－２）号）であり、その出願は、３５Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ ３６５（ｃ）（米国特許法第３６５条（ｃ））下、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、およびＨｏｎｇｊｉａｎ Ｌｉによって、２０１８年９月１７日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ Ａ ＳＵＢＳＴＲＡＴＥ ＷＩＴＨ Ａ ＣＬＥＡＶＩＮＧ ＴＥＣＨＮＩＱＵＥ」と題された同時係属中かつ本発明の譲受人に譲渡されたＰＣＴ国際特許出願第ＰＣＴ／ＵＳ１８／５１３７５号（弁理士整理番号第３０７９４．０６５９ＷＯＵ１（ＵＣ２０１８－０８６－２）号）の利益を主張するものであり、その出願は、３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、およびＨｏｎｇｊｉａｎ Ｌｉによって、２０１７年９月１５日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ Ａ ＳＵＢＳＴＲＡＴＥ ＷＩＴＨ Ａ ＣＬＥＡＶＩＮＧ ＴＥＣＨＮＩＱＵＥ」と題された同時係属中かつ本発明の譲受人に譲渡された米国仮特許出願第６２／５５９，３７８号（弁理士整理番号第３０７９４．０６５９ＵＳＰ１（ＵＣ２０１８－０８６－１）号）の利益を主張する。
Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、およびＨｏｎｇｊｉａｎ Ｌｉによって、２０２０年９月４日に出願され、「ＭＥＴＨＯＤ ＯＦ ＦＡＢＲＩＣＡＴＩＮＧ ＮＯＮ－ＰＯＬＡＲ ＡＮＤ ＳＥＭＩ－ＰＯＬＡＲ ＤＥＶＩＣＥＳ ＵＳＩＮＧ ＥＰＩＴＡＸＩＡＬ ＬＡＴＥＲＡＬ ＯＶＥＲＧＲＯＷＴＨ」と題された米国実用特許出願第１６／９７８，４９３号（弁理士整理番号第３０７９４．０６８０ＵＳＷＯ（ＵＣ２０１８－４２７－２）号）であり、その出願は、３５Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ ３６５（ｃ）（米国特許法第３６５条（ｃ））下、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、およびＨｏｎｇｊｉａｎ Ｌｉによって、２０１９年４月１日に出願され、「ＭＥＴＨＯＤ ＯＦ ＦＡＢＲＩＣＡＴＩＮＧ ＮＯＮ－ＰＯＬＡＲ ＡＮＤ ＳＥＭＩ－ＰＯＬＡＲ ＤＥＶＩＣＥＳ ＵＳＩＮＧ ＥＰＩＴＡＸＩＡＬ ＬＡＴＥＲＡＬ ＯＶＥＲＧＲＯＷＴＨ」と題された同時係属中かつ本発明の譲受人に譲渡されたＰＣＴ国際特許出願第ＰＣＴ／ＵＳ１９／２５１８７号（弁理士整理番号第３０７９４．０６８０ＷＯＵ１（ＵＣ２０１８－４２７－２）号）の利益を主張するものであり、その出願は、３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、およびＨｏｎｇｊｉａｎ Ｌｉによって、２０１８年３月３０日に出願され、「ＭＥＴＨＯＤ ＯＦ ＦＡＢＲＩＣＡＴＩＮＧ ＮＯＮ－ＰＯＬＡＲ ＡＮＤ ＳＥＭＩ－ＰＯＬＡＲ ＤＥＶＩＣＥＳ ＵＳＩＮＧ ＥＰＩＴＡＸＩＡＬ ＬＡＴＥＲＡＬ ＯＶＥＲＧＲＯＷＴＨ」と題された同時係属中かつ本発明の譲受人に譲渡された米国仮特許出願第６２／６５０，４８７号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０６８０ＵＳＰ１（ＵＣ２０１８－４２７－１）号）の利益を主張する。
Ｔａｋｅｓｈｉ ＫａｍｉｋａｗａおよびＳｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａによって、２０２０年１０月１６日に出願され、「ＭＥＴＨＯＤ ＦＯＲ ＤＩＶＩＤＩＮＧ Ａ ＢＡＲ ＯＦ ＯＮＥ ＯＲ ＭＯＲＥ ＤＥＶＩＣＥＳ」と題された米国実用特許出願第１７／０４８，３８３号（弁理士整理番号第３０７９４．０６８１ＵＳＷＯ（ＵＣ２０１８－６０５－２）号）であり、その出願は、３５Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ ３６５（ｃ）（米国特許法第３６５条（ｃ））下、Ｔａｋｅｓｈｉ ＫａｍｉｋａｗａおよびＳｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａによって、２０１９年５月１７日に出願され、「ＭＥＴＨＯＤ ＦＯＲ ＤＩＶＩＤＩＮＧ Ａ ＢＡＲ ＯＦ ＯＮＥ ＯＲ ＭＯＲＥ ＤＥＶＩＣＥＳ」と題された同時係属中かつ本発明の譲受人に譲渡されたＰＣＴ国際特許出願第ＰＣＴ／ＵＳ１９／３２９３６号（弁理士整理番号第３０７９４．０６８１ＷＯＵ１（ＵＣ２０１８－６０５－２）号）の利益を主張するものであり、その出願は、３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下、Ｔａｋｅｓｈｉ ＫａｍｉｋａｗａおよびＳｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａによって、２０１８年５月１７日に出願され、「ＭＥＴＨＯＤ ＦＯＲ ＤＩＶＩＤＩＮＧ Ａ ＢＡＲ ＯＦ ＯＮＥ ＯＲ ＭＯＲＥ ＤＥＶＩＣＥＳ」と題された同時係属中かつ本発明の譲受人に譲渡された米国仮出願第６２／６７２，９１３号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０６８１ＵＳＰ１（ＵＣ２０１８－６０５－１）号）の利益を主張する。
Ｓｒｉｎｉｖａｓ ＧａｎｄｒｏｔｈｕｌａおよびＴａｋｅｓｈｉ Ｋａｍｉｋａｗａによって、２０２０年１０月２０日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ ＳＥＭＩＣＯＮＤＵＣＴＩＮＧ ＬＡＹＥＲＳ ＦＲＯＭ Ａ ＳＥＭＩＣＯＮＤＵＣＴＩＮＧ ＳＵＢＳＴＲＡＴＥ」と題された米国実用特許出願第１７／０４９，１５６号（弁理士整理番号第３０７９４．０６８２ＵＳＷＯ（ＵＣ ２０１８－６１４－２）号）、その出願は、３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ ３６５（ｃ）（米国特許法第３６５条（ｃ））下、Ｓｒｉｎｉｖａｓ ＧａｎｄｒｏｔｈｕｌａおよびＴａｋｅｓｈｉ Ｋａｍｉｋａｗａによって、２０１９年５月３０日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ ＳＥＭＩＣＯＮＤＵＣＴＩＮＧ ＬＡＹＥＲＳ ＦＲＯＭ Ａ ＳＥＭＩＣＯＮＤＵＣＴＩＮＧ ＳＵＢＳＴＲＡＴＥ」と題された同時係属中かつ本発明の譲受人に譲渡されたＰＣＴ国際特許出願第ＰＣＴ／ＵＳ１９／３４８６８号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０６８２ＷＯＵ１（ＵＣ ２０１８－６１４－２）号）の利益を主張するものであり、その出願は、３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下、Ｓｒｉｎｉｖａｓ ＧａｎｄｒｏｔｈｕｌａおよびＴａｋｅｓｈｉ Ｋａｍｉｋａｗａによって、２０１８年５月３０日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ ＳＥＭＩＣＯＮＤＵＣＴＩＮＧ ＬＡＹＥＲＳ ＦＲＯＭ Ａ ＳＥＭＩＣＯＮＤＵＣＴＩＮＧ ＳＵＢＳＴＲＡＴＥ」と題された同時係属中かつ本発明の譲受人に譲渡された米国仮出願第６２／６７７，８３３号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０６８２ＵＳＰ１（ＵＣ２０１８－６１４－１）号）の利益を主張する。
それらの出願の全てが、参照することによって本明細書に組み込まれる。
（発明の分野）
本発明は、再成長によって製作される小サイズ発光ダイオード（ＬＥＤ）を対象とする。
マイクロサイズ発光ダイオード（μＬＥＤ）のアレイに基づく、マイクロディスプレイは、広範囲の用途に関して有望な技術である。μＬＥＤは、ミクロン寸法における無機ＬＥＤであり、かつ自己発光型であり、それは、μＬＥＤが、最高コントラスト比を達成し、ディスプレイパネル設計を簡単にすることができることを意味する。
最近、いくつかの研究が、１００～２００μｍのサイズにおけるμＬＥＤを液晶ディスプレイ（ＬＣＤ）における背面光源として採用し、コントラスト比を上昇させ、ＬＣＤアーキテクチャの複雑性を低減させ、視認角度および開口比等の他のディスプレイパラメータを改良することに関心を示している。
μＬＥＤは、微視的スケールで寸法を決定されるので、各μＬＥＤは、モノクロディスプレイにおけるピクセルを表すか、または、３つの赤色、緑色、および青色μＬＥＤが、フルカラーディスプレイにおけるピクセルを形成する。加えて、μＬＥＤは、ＩｎＧａＮまたはＡｌＧａＩｎＰ等の成熟した無機半導体材料から成り、それらは、ＬＣＤおよび有機ＬＥＤ等の既存のディスプレイ技術より優れた利点（高ピーク明るさ、顕著なエネルギー効率、化学ロバスト性、および長動作寿命を含む）を提供する。
２次元アレイでは、各μＬＥＤは、全体的画像の単一ピクセルとして機能する。これらのマイクロディスプレイは、ＴＶ、ラップトップ、スマートフォン、ヘッドアップディスプレイ（ＨＵＤ）、および拡張現実／仮想現実／複合現実（ＡＲ／ＶＲ／ＭＲ）用途に及ぶ用途において使用されることができる。
１つの現在の焦点は、ＩＩＩ族窒化物材料系のμＬＥＤであり、それは、化学式ＧａｘＡｌｙＩｎｚＮから成り、式中、０≦×≦１、０≦ｙ≦１、０≦ｚ≦１、およびｘ＋ｙ＋ｚ＝１である。研究の注目の大部分は、ＩｎＧａＮ系μＬＥＤに当てられているが、ディスプレイ用途のためのＵＶ－Ａ ＡｌＧａＮ μＬＥＤに関するいくつかの研究も存在する。
ＩＩＩ族窒化物材料系の最も不可欠である利点のうちの１つは、量子井戸（ＱＷ）としても知られる、活性領域内のインジウムおよびガリウムの組成パーセンテージを変動させることによる発光波長調節可能性である。何故なら、ＧａＮおよびＩｎＮのバンドギャップが、それぞれ、３．４ｅＶおよび０．７ｅＶであり、ＩｎＧａＮ系の合金が、理論的に、可視スペクトル全体に及び得るからである。
残念ながら、ＩＩＩ族窒化物系ＬＥＤは、露出された表面における非発光性再結合損失に起因して、素子寸法が減るにつれて、非効率的になる。これらの損失は、ガリウム（Ｇａ）原子に関する点瑕疵およびダングリングボンド等の非発光性表面状態から生じ、それらは、主として、プラズマベースの素子パターン化中に導入される。高表面積／体積比に起因して、これらの影響は、マイクロＬＥＤに関してこれまで以上に重要となる。外部量子効率（ＥＱＥ）曲線の分析は、Ｓｈｏｃｋｌｅｙ－Ｒｅａｄ－Ｈａｌｌ（ＳＲＨ）再結合率が、素子寸法が降下すると、１桁を上回って上昇することを示唆している。
ＩＩＩ族窒化物μＬＥＤは、ディスプレイおよび他の新興用途において、優れた潜在性を有するが、大量生産のための商業用製品の実現の前に対処される必要があるいくつかの課題が存在する。ＩＩＩ族窒化物μＬＥＤの３つの不可欠な問題は、サイズ依存効率、色域（長波長発光）、および大量転写技法である。本発明は、これらの問題に対処する。
上記に説明される従来技術における限界を克服し、本明細書の熟読および理解に応じて明白となるであろう他の限界を克服するために、本発明は、半導体層をホスト基板であり、同種または異質基板、または分離された半導体層の材料を含むテンプレートであり得るホスト基板上に製作し、次いで、半導体層をホスト基板から分離する方法を開示する。分離は、エピタキシャル側方過成長（ＥＬＯ）によって成長させられるＩＩＩ族窒化物層のウィングにおいて実施され、それによって、低減させられた転位密度および積層欠陥の観点から良質な結晶品質を有するこれらの層上の素子をもたらす。
具体的に、本発明は、以下のステップを実施する。島状ＩＩＩ族窒化物半導体層が、成長制限マスクおよびＥＬＯ方法を使用して、基板上に成長させられる。ＥＬＯ領域は、ＥＬＯ領域ではない領域と比較して、低減させられた転位密度を伴う領域であることを意味する。マイクロＬＥＤの発光領域の発光開口は、少なくとも部分的に良質な結晶品質層が保証され得るＥＬＯ領域のウィングに限定される。
以下の素子実現は、２つの方法において実施されることができる。１つの方法では、エピタキシャルブリッジが、ＥＬＯ層がｐ－型層を含むとき、構築される。そのようなシナリオでは、より高い温度が、以前に成長させられた活性領域の量子井戸層を損傷または劣化させ得るので、再導入される結晶成長チャンバ温度において、ある程度の注意が、払われなければならない。パルスレーザ堆積技法が、ｐ－型層を堆積させるために使用され得、または代替として、分子線エピタキシャル成長法（ＭＢＥ）機器が、再成長結晶層チャンバとして使用されることができ、その場合、成長温度は、有機金属化学気相エピタキシ（ＭＯＶＰＥ）または有機金属化学蒸着（ＭＯＣＶＤ）等ほど攻撃的ではない。
別の方法では、エピタキシャルブリッジが、ｎ－型ＥＬＯ層の完成後に形成される。ｎ－型層内のキャリア活性化エネルギーは、ｐ－型層からのキャリアの活性化エネルギーと比較して、より小さいので、プラズマエッチングにさらされるときのｎ－型層への損傷は、ｐ－型層ほど深刻ではないこともある。この場合、再成長層のためのメサが、エピタキシャルブリッジを形成することに加え、ＥＬＯウィングにわたって開放される。このシナリオでは、再成長が、上記に述べられた再成長チャンバに加え、素子層を完全に成長させるために実施されるので、はるかに加速されたパラメータが、完全発光素子層を成長させるために使用されることができる。
上記のシナリオの両方において、エピタキシャルブリッジの代わりに、非エピタキシャルブリッジ、すなわち、成長制限マスク材料と異なることも、異ならないこともある層が、結晶層再成長チャンバの中に再導入されるとき、素子層を保持しながら、光開口をＥＬＯウィング上に押すために使用されることができる。
その後、前工程処理が、ｐ－パッドおよびｎ－パッドがＥＬＯウィング上に仕上げられ得るまで、実施され、次いで、素子ユニットが、ホスト基板から引き抜かれる。孤立させられた素子ユニットは、素子プロセスが終了されるまで、エピタキシャルまたは非エピタキシャルブリッジを使用して、まさに最小の連結部を伴って、ホスト基板上に留まることに留意されたい。素子は、次いで、エラストマスタンプ、または真空チャック、または接着剤テープによって、または単に、素子を別個のキャリア基板に接合することによって、または取り付けることによって、基板から除去されることができる。
特に、成長制限マスク表面とＥＬＯ領域とにおける界面は、十分に滑らかである。測定された粗度は、これらの層の表面が、単に、ＥＬＯプロセスのための成長制限マスクの表面の複製であるので、約＜２ｎｍであった。この滑らかさは、電気接続パッド等のさらなる処理のために、素子ユニットをディスプレイパネル上に保つことに役立ち得る。
ＥＬＯウィング上の製作されたままのμＬＥＤは、単純スタンプ、または真空チャック、または糊で取り付けられたキャリアプレート等を用いて、さらなる処理のために、異なるキャリア上に転写されることができる。ＩＩＩ族窒化物半導体層は、島状ＩＩＩ族窒化物半導体層のうちの１つ以上のものが、１つ以上の素子の棒体を形成するように寸法を決定される。こうすることによって、ほぼ同じ素子が、自己集合アレイにおいて、互いに隣接して製作されることができ、したがって、統合によって、スケールアップが、より容易に行われることができる。代替として、ＥＬＯ ＩＩＩ族窒化物層は、それらが、後に、素子の棒体または個々のチップに分割され得るように、最初に、合体するように作製されることができる。
そのような棒体の全ての素子は、適切な製作プロセスを設計することによって、別個に、または他の素子とともに、扱われることができる。例えば、モノリシック統合のために、そのような素子棒体のための共通カソードまたはアノードを作製し得るか、または、フルカラーディスプレイ用途のために個々の素子をアドレスすることができる。その結果、高収率が、取得されることができる。
本発明の大きな利点は、ドライエッチングによって損傷される層が、エピタキシャル層の再成長によって、表面瑕疵を硬化させることを可能にするエピタキシャルおよび非エピタキシャルブリッジを使用して、素子ユニットと開放エリアの上方の層を接続することを含む。
エピタキシャルまたは非エピタキシャルブリッジは、ブリッジが高再成長温度状況にさらされる場合でも、ブリッジの汚染および歪みを回避することができる。重要となる点は、成長制限マスクの除去前、層への損傷を修復するための再成長を実装することである。成長制限マスクは、エピタキシャルブリッジを支持することができ、それは、エピタキシャルブリッジの変形を回避することができる。
さらに、エピタキシャルまたは非エピタキシャルブリッジは、発光開口を基板の表面からの多くの瑕疵を有する開放エリアから離れて位置付けることができる。これは、発光開口内の瑕疵の数を低減させることができる。低瑕疵エリアを成長制限マスク上で使用することは、緑色または赤色発光素子等の長波長素子を作製し、その信頼性を効率的に改良することができる。
本発明の重要な側面は、以下を含む。
・本発明は、産業上の必要性のための製造可能性を拡大するために、ＩＩＩ族窒化物基板、基板上のＩＩＩ族窒化物テンプレート、Ｓｉ、ＳｉＣ、サファイア等の異質基板を含む同種および異種基板を利用することができる。さらに、本発明は、本来の基板の結晶配向から独立している。
・本発明は、素子の発光エリアをＩＩＩ族窒化物ＥＬＯ層のウィング上に製作し、それによって、より良質な結晶品質を発光エリア内に提供し、それは、性能を改良する。
・本発明は、ＩＩＩ族窒化物ＥＬＯ層のウィングに限定されたより小さい占有面積素子を作製することによって、収率を増加させるために利用されることができる。
・素子の発光開口が、ＩＩＩ族窒化物ＥＬＯ層のウィング上に作製され、それは、低減させられた瑕疵および積層欠陥の観点から、本来の基板上に直接作製される発光開口より良質な結晶品質を提供する。
・エピタキシャルまたは非エピタキシャルブリッジが、孤立させられた素子ユニットおよび層を結晶層状成長環境の中に再導入することを補助するであろう。
・再成長させられた結晶層が、メサの生成に伴って経験されるプラズマ系エッチングに関連付けられた損傷を修復する。
・非常に薄い高キャリアドーピング層（ｐ－型）が、再導入された完成された素子層上に再成長させられ、それは、再成長チャンバ内の活性領域の暴露の時間を低減させることによって、損傷を回避し得る。
・代替として、エピタキシャルまたは非エピタキシャルブリッジを伴うｎ－型ＥＬＯ層が、完全な素子結晶層成長のために、再成長チャンバの中に再導入されることができる。
・レーザリフトオフが素子層を基板から分離するために使用されないので、損傷が、発生させられない。
・損傷のない分離プロセスが、同種および異種基板を含む任意の種類の基板に適用され得る。
・素子を転写するためのプロセスは、選択された素子がホスト基板から抽出され得るので、向上させられる。
・真空プロセスまたはスタンププロセスが、素子の選択性を可能にする。
・撓み等のウエハ間接合問題が、本発明がホスト基板から外部キャリア（典型的に、より良質な熱伝導性キャリアである）に別々の素子または分離された素子を接合するので、回避されることができる。別々の素子を外部キャリアに一緒に付着させる（キャリア上の利用可能な熱拡散を制限する）代わりに、より多くの熱空間が、選択的転写によって、キャリア上の各素子に配分されることができる。
・基板は、素子の次のバッチのためにリサイクルされることができる。
方法を使用するいくつかの可能な設計が、以下の本発明の詳細な説明に図示される。本発明は、半導体素子を上記に記載される半導体基板から除去することに関する相互参照された発明と組み合わせられるとき、従来の製造可能素子要素と比較して、多くの利点を有する。
ここで、同様の参照番号が、全体を通して対応する部分を表す図面を参照する。
図１は、本発明の一実施形態による基板、成長制限マスク、非合体ＩＩＩ族窒化物エピタキシャル側方過成長（ＥＬＯ）層、および合体されたＩＩＩ族窒化物ＥＬＯ層の概略図である。
図２Ａ、２Ｂ、および２Ｃは、本発明の一実施形態によるＩＩＩ族窒化物ＥＬＯ層およびＩＩＩ族窒化物素子層が島状ＩＩＩ族窒化物半導体層を一緒に形成することを図示する。 図２Ａ、２Ｂ、および２Ｃは、本発明の一実施形態によるＩＩＩ族窒化物ＥＬＯ層およびＩＩＩ族窒化物素子層が島状ＩＩＩ族窒化物半導体層を一緒に形成することを図示する。 図２Ａ、２Ｂ、および２Ｃは、本発明の一実施形態によるＩＩＩ族窒化物ＥＬＯ層およびＩＩＩ族窒化物素子層が島状ＩＩＩ族窒化物半導体層を一緒に形成することを図示する。
図３Ａおよび３Ｂは、図２Ａおよび２ＢにおけるＥＬＯ層パターンに関係なく、指定されたエピタキシャルブリッジを伴う所望の形状としてホスト基板から孤立させられたＩＩＩ族窒化物ＥＬＯ素子層を図示する。 図３Ａおよび３Ｂは、図２Ａおよび２ＢにおけるＥＬＯ層パターンに関係なく、指定されたエピタキシャルブリッジを伴う所望の形状としてホスト基板から孤立させられたＩＩＩ族窒化物ＥＬＯ素子層を図示する。
図３Ｃおよび３Ｄは、図２Ａおよび２ＢにおけるＥＬＯ層パターンに関係なく、指定された非エピタキシャル連結部を伴う所望の形状としてホスト基板から孤立させられたＩＩＩ族窒化物ＥＬＯ素子層を図示する。 図３Ｃおよび３Ｄは、図２Ａおよび２ＢにおけるＥＬＯ層パターンに関係なく、指定された非エピタキシャル連結部を伴う所望の形状としてホスト基板から孤立させられたＩＩＩ族窒化物ＥＬＯ素子層を図示する。
図４Ａは、開放領域を含む合体された領域を伴うＥＬＯウィングを図示し、図４Ｂは、ＥＬＯウィングの素子層上に形成されるメサ構造を図示し、図４Ｃは、ブランケット堆積させられた不動態化層を図示し、図４Ｄは、ｐ－型層上の発光領域の開口部を図示し、図４Ｅは、エピタキシャルブリッジ構造形成とともに素子メサを図示し、図４Ｆは、成長制限マスクを露出させるための深エッチングを図示し、図４Ｇは、深エッチングにおける素子メサの露出されたエピタキシャル層を保護するための成長制限層を図示し、図４Ｈは、ｐ－層上の再成長メサ開口部を図示し、図４Ｉは、薄ｐ－層再成長を図示し、図４Ｊは、ハンギングエピタキシャルブリッジ素子構造を図示し、図４Ｋは、ＴＣＯ層窓形成を図示し、図４Ｌは、ｐ－パッドおよびｎ－パッド堆積を図示し、図４Ｍは、スタンプを使用して、ハンギングエピタキシャルブリッジ素子構造を引き抜き、次いで、それらをディスプレイパネル上に設置することを図示し、図４Ｎは、マイクロＬＥＤディスプレイパネルを実現するためのプロセスのフローチャートである。 図４Ａは、開放領域を含む合体された領域を伴うＥＬＯウィングを図示し、図４Ｂは、ＥＬＯウィングの素子層上に形成されるメサ構造を図示し、図４Ｃは、ブランケット堆積させられた不動態化層を図示し、図４Ｄは、ｐ－型層上の発光領域の開口部を図示し、図４Ｅは、エピタキシャルブリッジ構造形成とともに素子メサを図示し、図４Ｆは、成長制限マスクを露出させるための深エッチングを図示し、図４Ｇは、深エッチングにおける素子メサの露出されたエピタキシャル層を保護するための成長制限層を図示し、図４Ｈは、ｐ－層上の再成長メサ開口部を図示し、図４Ｉは、薄ｐ－層再成長を図示し、図４Ｊは、ハンギングエピタキシャルブリッジ素子構造を図示し、図４Ｋは、ＴＣＯ層窓形成を図示し、図４Ｌは、ｐ－パッドおよびｎ－パッド堆積を図示し、図４Ｍは、スタンプを使用して、ハンギングエピタキシャルブリッジ素子構造を引き抜き、次いで、それらをディスプレイパネル上に設置することを図示し、図４Ｎは、マイクロＬＥＤディスプレイパネルを実現するためのプロセスのフローチャートである。 図４Ａは、開放領域を含む合体された領域を伴うＥＬＯウィングを図示し、図４Ｂは、ＥＬＯウィングの素子層上に形成されるメサ構造を図示し、図４Ｃは、ブランケット堆積させられた不動態化層を図示し、図４Ｄは、ｐ－型層上の発光領域の開口部を図示し、図４Ｅは、エピタキシャルブリッジ構造形成とともに素子メサを図示し、図４Ｆは、成長制限マスクを露出させるための深エッチングを図示し、図４Ｇは、深エッチングにおける素子メサの露出されたエピタキシャル層を保護するための成長制限層を図示し、図４Ｈは、ｐ－層上の再成長メサ開口部を図示し、図４Ｉは、薄ｐ－層再成長を図示し、図４Ｊは、ハンギングエピタキシャルブリッジ素子構造を図示し、図４Ｋは、ＴＣＯ層窓形成を図示し、図４Ｌは、ｐ－パッドおよびｎ－パッド堆積を図示し、図４Ｍは、スタンプを使用して、ハンギングエピタキシャルブリッジ素子構造を引き抜き、次いで、それらをディスプレイパネル上に設置することを図示し、図４Ｎは、マイクロＬＥＤディスプレイパネルを実現するためのプロセスのフローチャートである。 図４Ａは、開放領域を含む合体された領域を伴うＥＬＯウィングを図示し、図４Ｂは、ＥＬＯウィングの素子層上に形成されるメサ構造を図示し、図４Ｃは、ブランケット堆積させられた不動態化層を図示し、図４Ｄは、ｐ－型層上の発光領域の開口部を図示し、図４Ｅは、エピタキシャルブリッジ構造形成とともに素子メサを図示し、図４Ｆは、成長制限マスクを露出させるための深エッチングを図示し、図４Ｇは、深エッチングにおける素子メサの露出されたエピタキシャル層を保護するための成長制限層を図示し、図４Ｈは、ｐ－層上の再成長メサ開口部を図示し、図４Ｉは、薄ｐ－層再成長を図示し、図４Ｊは、ハンギングエピタキシャルブリッジ素子構造を図示し、図４Ｋは、ＴＣＯ層窓形成を図示し、図４Ｌは、ｐ－パッドおよびｎ－パッド堆積を図示し、図４Ｍは、スタンプを使用して、ハンギングエピタキシャルブリッジ素子構造を引き抜き、次いで、それらをディスプレイパネル上に設置することを図示し、図４Ｎは、マイクロＬＥＤディスプレイパネルを実現するためのプロセスのフローチャートである。 図４Ａは、開放領域を含む合体された領域を伴うＥＬＯウィングを図示し、図４Ｂは、ＥＬＯウィングの素子層上に形成されるメサ構造を図示し、図４Ｃは、ブランケット堆積させられた不動態化層を図示し、図４Ｄは、ｐ－型層上の発光領域の開口部を図示し、図４Ｅは、エピタキシャルブリッジ構造形成とともに素子メサを図示し、図４Ｆは、成長制限マスクを露出させるための深エッチングを図示し、図４Ｇは、深エッチングにおける素子メサの露出されたエピタキシャル層を保護するための成長制限層を図示し、図４Ｈは、ｐ－層上の再成長メサ開口部を図示し、図４Ｉは、薄ｐ－層再成長を図示し、図４Ｊは、ハンギングエピタキシャルブリッジ素子構造を図示し、図４Ｋは、ＴＣＯ層窓形成を図示し、図４Ｌは、ｐ－パッドおよびｎ－パッド堆積を図示し、図４Ｍは、スタンプを使用して、ハンギングエピタキシャルブリッジ素子構造を引き抜き、次いで、それらをディスプレイパネル上に設置することを図示し、図４Ｎは、マイクロＬＥＤディスプレイパネルを実現するためのプロセスのフローチャートである。 図４Ａは、開放領域を含む合体された領域を伴うＥＬＯウィングを図示し、図４Ｂは、ＥＬＯウィングの素子層上に形成されるメサ構造を図示し、図４Ｃは、ブランケット堆積させられた不動態化層を図示し、図４Ｄは、ｐ－型層上の発光領域の開口部を図示し、図４Ｅは、エピタキシャルブリッジ構造形成とともに素子メサを図示し、図４Ｆは、成長制限マスクを露出させるための深エッチングを図示し、図４Ｇは、深エッチングにおける素子メサの露出されたエピタキシャル層を保護するための成長制限層を図示し、図４Ｈは、ｐ－層上の再成長メサ開口部を図示し、図４Ｉは、薄ｐ－層再成長を図示し、図４Ｊは、ハンギングエピタキシャルブリッジ素子構造を図示し、図４Ｋは、ＴＣＯ層窓形成を図示し、図４Ｌは、ｐ－パッドおよびｎ－パッド堆積を図示し、図４Ｍは、スタンプを使用して、ハンギングエピタキシャルブリッジ素子構造を引き抜き、次いで、それらをディスプレイパネル上に設置することを図示し、図４Ｎは、マイクロＬＥＤディスプレイパネルを実現するためのプロセスのフローチャートである。 図４Ａは、開放領域を含む合体された領域を伴うＥＬＯウィングを図示し、図４Ｂは、ＥＬＯウィングの素子層上に形成されるメサ構造を図示し、図４Ｃは、ブランケット堆積させられた不動態化層を図示し、図４Ｄは、ｐ－型層上の発光領域の開口部を図示し、図４Ｅは、エピタキシャルブリッジ構造形成とともに素子メサを図示し、図４Ｆは、成長制限マスクを露出させるための深エッチングを図示し、図４Ｇは、深エッチングにおける素子メサの露出されたエピタキシャル層を保護するための成長制限層を図示し、図４Ｈは、ｐ－層上の再成長メサ開口部を図示し、図４Ｉは、薄ｐ－層再成長を図示し、図４Ｊは、ハンギングエピタキシャルブリッジ素子構造を図示し、図４Ｋは、ＴＣＯ層窓形成を図示し、図４Ｌは、ｐ－パッドおよびｎ－パッド堆積を図示し、図４Ｍは、スタンプを使用して、ハンギングエピタキシャルブリッジ素子構造を引き抜き、次いで、それらをディスプレイパネル上に設置することを図示し、図４Ｎは、マイクロＬＥＤディスプレイパネルを実現するためのプロセスのフローチャートである。 図４Ａは、開放領域を含む合体された領域を伴うＥＬＯウィングを図示し、図４Ｂは、ＥＬＯウィングの素子層上に形成されるメサ構造を図示し、図４Ｃは、ブランケット堆積させられた不動態化層を図示し、図４Ｄは、ｐ－型層上の発光領域の開口部を図示し、図４Ｅは、エピタキシャルブリッジ構造形成とともに素子メサを図示し、図４Ｆは、成長制限マスクを露出させるための深エッチングを図示し、図４Ｇは、深エッチングにおける素子メサの露出されたエピタキシャル層を保護するための成長制限層を図示し、図４Ｈは、ｐ－層上の再成長メサ開口部を図示し、図４Ｉは、薄ｐ－層再成長を図示し、図４Ｊは、ハンギングエピタキシャルブリッジ素子構造を図示し、図４Ｋは、ＴＣＯ層窓形成を図示し、図４Ｌは、ｐ－パッドおよびｎ－パッド堆積を図示し、図４Ｍは、スタンプを使用して、ハンギングエピタキシャルブリッジ素子構造を引き抜き、次いで、それらをディスプレイパネル上に設置することを図示し、図４Ｎは、マイクロＬＥＤディスプレイパネルを実現するためのプロセスのフローチャートである。 図４Ａは、開放領域を含む合体された領域を伴うＥＬＯウィングを図示し、図４Ｂは、ＥＬＯウィングの素子層上に形成されるメサ構造を図示し、図４Ｃは、ブランケット堆積させられた不動態化層を図示し、図４Ｄは、ｐ－型層上の発光領域の開口部を図示し、図４Ｅは、エピタキシャルブリッジ構造形成とともに素子メサを図示し、図４Ｆは、成長制限マスクを露出させるための深エッチングを図示し、図４Ｇは、深エッチングにおける素子メサの露出されたエピタキシャル層を保護するための成長制限層を図示し、図４Ｈは、ｐ－層上の再成長メサ開口部を図示し、図４Ｉは、薄ｐ－層再成長を図示し、図４Ｊは、ハンギングエピタキシャルブリッジ素子構造を図示し、図４Ｋは、ＴＣＯ層窓形成を図示し、図４Ｌは、ｐ－パッドおよびｎ－パッド堆積を図示し、図４Ｍは、スタンプを使用して、ハンギングエピタキシャルブリッジ素子構造を引き抜き、次いで、それらをディスプレイパネル上に設置することを図示し、図４Ｎは、マイクロＬＥＤディスプレイパネルを実現するためのプロセスのフローチャートである。 図４Ａは、開放領域を含む合体された領域を伴うＥＬＯウィングを図示し、図４Ｂは、ＥＬＯウィングの素子層上に形成されるメサ構造を図示し、図４Ｃは、ブランケット堆積させられた不動態化層を図示し、図４Ｄは、ｐ－型層上の発光領域の開口部を図示し、図４Ｅは、エピタキシャルブリッジ構造形成とともに素子メサを図示し、図４Ｆは、成長制限マスクを露出させるための深エッチングを図示し、図４Ｇは、深エッチングにおける素子メサの露出されたエピタキシャル層を保護するための成長制限層を図示し、図４Ｈは、ｐ－層上の再成長メサ開口部を図示し、図４Ｉは、薄ｐ－層再成長を図示し、図４Ｊは、ハンギングエピタキシャルブリッジ素子構造を図示し、図４Ｋは、ＴＣＯ層窓形成を図示し、図４Ｌは、ｐ－パッドおよびｎ－パッド堆積を図示し、図４Ｍは、スタンプを使用して、ハンギングエピタキシャルブリッジ素子構造を引き抜き、次いで、それらをディスプレイパネル上に設置することを図示し、図４Ｎは、マイクロＬＥＤディスプレイパネルを実現するためのプロセスのフローチャートである。 図４Ａは、開放領域を含む合体された領域を伴うＥＬＯウィングを図示し、図４Ｂは、ＥＬＯウィングの素子層上に形成されるメサ構造を図示し、図４Ｃは、ブランケット堆積させられた不動態化層を図示し、図４Ｄは、ｐ－型層上の発光領域の開口部を図示し、図４Ｅは、エピタキシャルブリッジ構造形成とともに素子メサを図示し、図４Ｆは、成長制限マスクを露出させるための深エッチングを図示し、図４Ｇは、深エッチングにおける素子メサの露出されたエピタキシャル層を保護するための成長制限層を図示し、図４Ｈは、ｐ－層上の再成長メサ開口部を図示し、図４Ｉは、薄ｐ－層再成長を図示し、図４Ｊは、ハンギングエピタキシャルブリッジ素子構造を図示し、図４Ｋは、ＴＣＯ層窓形成を図示し、図４Ｌは、ｐ－パッドおよびｎ－パッド堆積を図示し、図４Ｍは、スタンプを使用して、ハンギングエピタキシャルブリッジ素子構造を引き抜き、次いで、それらをディスプレイパネル上に設置することを図示し、図４Ｎは、マイクロＬＥＤディスプレイパネルを実現するためのプロセスのフローチャートである。 図４Ａは、開放領域を含む合体された領域を伴うＥＬＯウィングを図示し、図４Ｂは、ＥＬＯウィングの素子層上に形成されるメサ構造を図示し、図４Ｃは、ブランケット堆積させられた不動態化層を図示し、図４Ｄは、ｐ－型層上の発光領域の開口部を図示し、図４Ｅは、エピタキシャルブリッジ構造形成とともに素子メサを図示し、図４Ｆは、成長制限マスクを露出させるための深エッチングを図示し、図４Ｇは、深エッチングにおける素子メサの露出されたエピタキシャル層を保護するための成長制限層を図示し、図４Ｈは、ｐ－層上の再成長メサ開口部を図示し、図４Ｉは、薄ｐ－層再成長を図示し、図４Ｊは、ハンギングエピタキシャルブリッジ素子構造を図示し、図４Ｋは、ＴＣＯ層窓形成を図示し、図４Ｌは、ｐ－パッドおよびｎ－パッド堆積を図示し、図４Ｍは、スタンプを使用して、ハンギングエピタキシャルブリッジ素子構造を引き抜き、次いで、それらをディスプレイパネル上に設置することを図示し、図４Ｎは、マイクロＬＥＤディスプレイパネルを実現するためのプロセスのフローチャートである。 図４Ａは、開放領域を含む合体された領域を伴うＥＬＯウィングを図示し、図４Ｂは、ＥＬＯウィングの素子層上に形成されるメサ構造を図示し、図４Ｃは、ブランケット堆積させられた不動態化層を図示し、図４Ｄは、ｐ－型層上の発光領域の開口部を図示し、図４Ｅは、エピタキシャルブリッジ構造形成とともに素子メサを図示し、図４Ｆは、成長制限マスクを露出させるための深エッチングを図示し、図４Ｇは、深エッチングにおける素子メサの露出されたエピタキシャル層を保護するための成長制限層を図示し、図４Ｈは、ｐ－層上の再成長メサ開口部を図示し、図４Ｉは、薄ｐ－層再成長を図示し、図４Ｊは、ハンギングエピタキシャルブリッジ素子構造を図示し、図４Ｋは、ＴＣＯ層窓形成を図示し、図４Ｌは、ｐ－パッドおよびｎ－パッド堆積を図示し、図４Ｍは、スタンプを使用して、ハンギングエピタキシャルブリッジ素子構造を引き抜き、次いで、それらをディスプレイパネル上に設置することを図示し、図４Ｎは、マイクロＬＥＤディスプレイパネルを実現するためのプロセスのフローチャートである。 図４Ａは、開放領域を含む合体された領域を伴うＥＬＯウィングを図示し、図４Ｂは、ＥＬＯウィングの素子層上に形成されるメサ構造を図示し、図４Ｃは、ブランケット堆積させられた不動態化層を図示し、図４Ｄは、ｐ－型層上の発光領域の開口部を図示し、図４Ｅは、エピタキシャルブリッジ構造形成とともに素子メサを図示し、図４Ｆは、成長制限マスクを露出させるための深エッチングを図示し、図４Ｇは、深エッチングにおける素子メサの露出されたエピタキシャル層を保護するための成長制限層を図示し、図４Ｈは、ｐ－層上の再成長メサ開口部を図示し、図４Ｉは、薄ｐ－層再成長を図示し、図４Ｊは、ハンギングエピタキシャルブリッジ素子構造を図示し、図４Ｋは、ＴＣＯ層窓形成を図示し、図４Ｌは、ｐ－パッドおよびｎ－パッド堆積を図示し、図４Ｍは、スタンプを使用して、ハンギングエピタキシャルブリッジ素子構造を引き抜き、次いで、それらをディスプレイパネル上に設置することを図示し、図４Ｎは、マイクロＬＥＤディスプレイパネルを実現するためのプロセスのフローチャートである。
図５Ａは、開放領域を含む合体された領域を伴うＥＬＯウィングを図示し、図５Ｂは、ＥＬＯウィングの素子ｎ－型層上に形成される素子メサ構造を図示し、図５Ｃは、エピタキシャルブリッジの形成とともに、素子ユニットを孤立させるための深エッチングを図示し、図５Ｄは、深エッチングにおける素子メサの露出されたエピタキシャル層を保護するための成長制限層を図示し、図５Ｅは、ｎ－型ＥＬＯ層ウィングの上の再成長パッチの開口部を図示し、図５Ｆは、ｎ－型、活性領域、電子遮断層、およびｐ－型層を含む再成長させられた素子層を図示し、図５Ｇは、ＴＣＯブランケット堆積を図示し、図５Ｈは、発光部分を素子メサ上に固定することを図示し、図５Ｉは、短絡回路経路をエッチング除去することを図示し、図５Ｊは、リフトオフ固定マスク層を図示し、図５Ｋは、ｐ－パッドおよびｎ－パッド形成を図示し、図５Ｌは、スタンプを使用して、ハンギングエピタキシャルブリッジ素子構造を引き抜き、次いで、それらをディスプレイパネル上に設置することを図示し、図５Ｍは、マイクロＬＥＤディスプレイパネルを実現するためのプロセスのフローチャートである。 図５Ａは、開放領域を含む合体された領域を伴うＥＬＯウィングを図示し、図５Ｂは、ＥＬＯウィングの素子ｎ－型層上に形成される素子メサ構造を図示し、図５Ｃは、エピタキシャルブリッジの形成とともに、素子ユニットを孤立させるための深エッチングを図示し、図５Ｄは、深エッチングにおける素子メサの露出されたエピタキシャル層を保護するための成長制限層を図示し、図５Ｅは、ｎ－型ＥＬＯ層ウィングの上の再成長パッチの開口部を図示し、図５Ｆは、ｎ－型、活性領域、電子遮断層、およびｐ－型層を含む再成長させられた素子層を図示し、図５Ｇは、ＴＣＯブランケット堆積を図示し、図５Ｈは、発光部分を素子メサ上に固定することを図示し、図５Ｉは、短絡回路経路をエッチング除去することを図示し、図５Ｊは、リフトオフ固定マスク層を図示し、図５Ｋは、ｐ－パッドおよびｎ－パッド形成を図示し、図５Ｌは、スタンプを使用して、ハンギングエピタキシャルブリッジ素子構造を引き抜き、次いで、それらをディスプレイパネル上に設置することを図示し、図５Ｍは、マイクロＬＥＤディスプレイパネルを実現するためのプロセスのフローチャートである。 図５Ａは、開放領域を含む合体された領域を伴うＥＬＯウィングを図示し、図５Ｂは、ＥＬＯウィングの素子ｎ－型層上に形成される素子メサ構造を図示し、図５Ｃは、エピタキシャルブリッジの形成とともに、素子ユニットを孤立させるための深エッチングを図示し、図５Ｄは、深エッチングにおける素子メサの露出されたエピタキシャル層を保護するための成長制限層を図示し、図５Ｅは、ｎ－型ＥＬＯ層ウィングの上の再成長パッチの開口部を図示し、図５Ｆは、ｎ－型、活性領域、電子遮断層、およびｐ－型層を含む再成長させられた素子層を図示し、図５Ｇは、ＴＣＯブランケット堆積を図示し、図５Ｈは、発光部分を素子メサ上に固定することを図示し、図５Ｉは、短絡回路経路をエッチング除去することを図示し、図５Ｊは、リフトオフ固定マスク層を図示し、図５Ｋは、ｐ－パッドおよびｎ－パッド形成を図示し、図５Ｌは、スタンプを使用して、ハンギングエピタキシャルブリッジ素子構造を引き抜き、次いで、それらをディスプレイパネル上に設置することを図示し、図５Ｍは、マイクロＬＥＤディスプレイパネルを実現するためのプロセスのフローチャートである。 図５Ａは、開放領域を含む合体された領域を伴うＥＬＯウィングを図示し、図５Ｂは、ＥＬＯウィングの素子ｎ－型層上に形成される素子メサ構造を図示し、図５Ｃは、エピタキシャルブリッジの形成とともに、素子ユニットを孤立させるための深エッチングを図示し、図５Ｄは、深エッチングにおける素子メサの露出されたエピタキシャル層を保護するための成長制限層を図示し、図５Ｅは、ｎ－型ＥＬＯ層ウィングの上の再成長パッチの開口部を図示し、図５Ｆは、ｎ－型、活性領域、電子遮断層、およびｐ－型層を含む再成長させられた素子層を図示し、図５Ｇは、ＴＣＯブランケット堆積を図示し、図５Ｈは、発光部分を素子メサ上に固定することを図示し、図５Ｉは、短絡回路経路をエッチング除去することを図示し、図５Ｊは、リフトオフ固定マスク層を図示し、図５Ｋは、ｐ－パッドおよびｎ－パッド形成を図示し、図５Ｌは、スタンプを使用して、ハンギングエピタキシャルブリッジ素子構造を引き抜き、次いで、それらをディスプレイパネル上に設置することを図示し、図５Ｍは、マイクロＬＥＤディスプレイパネルを実現するためのプロセスのフローチャートである。 図５Ａは、開放領域を含む合体された領域を伴うＥＬＯウィングを図示し、図５Ｂは、ＥＬＯウィングの素子ｎ－型層上に形成される素子メサ構造を図示し、図５Ｃは、エピタキシャルブリッジの形成とともに、素子ユニットを孤立させるための深エッチングを図示し、図５Ｄは、深エッチングにおける素子メサの露出されたエピタキシャル層を保護するための成長制限層を図示し、図５Ｅは、ｎ－型ＥＬＯ層ウィングの上の再成長パッチの開口部を図示し、図５Ｆは、ｎ－型、活性領域、電子遮断層、およびｐ－型層を含む再成長させられた素子層を図示し、図５Ｇは、ＴＣＯブランケット堆積を図示し、図５Ｈは、発光部分を素子メサ上に固定することを図示し、図５Ｉは、短絡回路経路をエッチング除去することを図示し、図５Ｊは、リフトオフ固定マスク層を図示し、図５Ｋは、ｐ－パッドおよびｎ－パッド形成を図示し、図５Ｌは、スタンプを使用して、ハンギングエピタキシャルブリッジ素子構造を引き抜き、次いで、それらをディスプレイパネル上に設置することを図示し、図５Ｍは、マイクロＬＥＤディスプレイパネルを実現するためのプロセスのフローチャートである。 図５Ａは、開放領域を含む合体された領域を伴うＥＬＯウィングを図示し、図５Ｂは、ＥＬＯウィングの素子ｎ－型層上に形成される素子メサ構造を図示し、図５Ｃは、エピタキシャルブリッジの形成とともに、素子ユニットを孤立させるための深エッチングを図示し、図５Ｄは、深エッチングにおける素子メサの露出されたエピタキシャル層を保護するための成長制限層を図示し、図５Ｅは、ｎ－型ＥＬＯ層ウィングの上の再成長パッチの開口部を図示し、図５Ｆは、ｎ－型、活性領域、電子遮断層、およびｐ－型層を含む再成長させられた素子層を図示し、図５Ｇは、ＴＣＯブランケット堆積を図示し、図５Ｈは、発光部分を素子メサ上に固定することを図示し、図５Ｉは、短絡回路経路をエッチング除去することを図示し、図５Ｊは、リフトオフ固定マスク層を図示し、図５Ｋは、ｐ－パッドおよびｎ－パッド形成を図示し、図５Ｌは、スタンプを使用して、ハンギングエピタキシャルブリッジ素子構造を引き抜き、次いで、それらをディスプレイパネル上に設置することを図示し、図５Ｍは、マイクロＬＥＤディスプレイパネルを実現するためのプロセスのフローチャートである。 図５Ａは、開放領域を含む合体された領域を伴うＥＬＯウィングを図示し、図５Ｂは、ＥＬＯウィングの素子ｎ－型層上に形成される素子メサ構造を図示し、図５Ｃは、エピタキシャルブリッジの形成とともに、素子ユニットを孤立させるための深エッチングを図示し、図５Ｄは、深エッチングにおける素子メサの露出されたエピタキシャル層を保護するための成長制限層を図示し、図５Ｅは、ｎ－型ＥＬＯ層ウィングの上の再成長パッチの開口部を図示し、図５Ｆは、ｎ－型、活性領域、電子遮断層、およびｐ－型層を含む再成長させられた素子層を図示し、図５Ｇは、ＴＣＯブランケット堆積を図示し、図５Ｈは、発光部分を素子メサ上に固定することを図示し、図５Ｉは、短絡回路経路をエッチング除去することを図示し、図５Ｊは、リフトオフ固定マスク層を図示し、図５Ｋは、ｐ－パッドおよびｎ－パッド形成を図示し、図５Ｌは、スタンプを使用して、ハンギングエピタキシャルブリッジ素子構造を引き抜き、次いで、それらをディスプレイパネル上に設置することを図示し、図５Ｍは、マイクロＬＥＤディスプレイパネルを実現するためのプロセスのフローチャートである。 図５Ａは、開放領域を含む合体された領域を伴うＥＬＯウィングを図示し、図５Ｂは、ＥＬＯウィングの素子ｎ－型層上に形成される素子メサ構造を図示し、図５Ｃは、エピタキシャルブリッジの形成とともに、素子ユニットを孤立させるための深エッチングを図示し、図５Ｄは、深エッチングにおける素子メサの露出されたエピタキシャル層を保護するための成長制限層を図示し、図５Ｅは、ｎ－型ＥＬＯ層ウィングの上の再成長パッチの開口部を図示し、図５Ｆは、ｎ－型、活性領域、電子遮断層、およびｐ－型層を含む再成長させられた素子層を図示し、図５Ｇは、ＴＣＯブランケット堆積を図示し、図５Ｈは、発光部分を素子メサ上に固定することを図示し、図５Ｉは、短絡回路経路をエッチング除去することを図示し、図５Ｊは、リフトオフ固定マスク層を図示し、図５Ｋは、ｐ－パッドおよびｎ－パッド形成を図示し、図５Ｌは、スタンプを使用して、ハンギングエピタキシャルブリッジ素子構造を引き抜き、次いで、それらをディスプレイパネル上に設置することを図示し、図５Ｍは、マイクロＬＥＤディスプレイパネルを実現するためのプロセスのフローチャートである。 図５Ａは、開放領域を含む合体された領域を伴うＥＬＯウィングを図示し、図５Ｂは、ＥＬＯウィングの素子ｎ－型層上に形成される素子メサ構造を図示し、図５Ｃは、エピタキシャルブリッジの形成とともに、素子ユニットを孤立させるための深エッチングを図示し、図５Ｄは、深エッチングにおける素子メサの露出されたエピタキシャル層を保護するための成長制限層を図示し、図５Ｅは、ｎ－型ＥＬＯ層ウィングの上の再成長パッチの開口部を図示し、図５Ｆは、ｎ－型、活性領域、電子遮断層、およびｐ－型層を含む再成長させられた素子層を図示し、図５Ｇは、ＴＣＯブランケット堆積を図示し、図５Ｈは、発光部分を素子メサ上に固定することを図示し、図５Ｉは、短絡回路経路をエッチング除去することを図示し、図５Ｊは、リフトオフ固定マスク層を図示し、図５Ｋは、ｐ－パッドおよびｎ－パッド形成を図示し、図５Ｌは、スタンプを使用して、ハンギングエピタキシャルブリッジ素子構造を引き抜き、次いで、それらをディスプレイパネル上に設置することを図示し、図５Ｍは、マイクロＬＥＤディスプレイパネルを実現するためのプロセスのフローチャートである。 図５Ａは、開放領域を含む合体された領域を伴うＥＬＯウィングを図示し、図５Ｂは、ＥＬＯウィングの素子ｎ－型層上に形成される素子メサ構造を図示し、図５Ｃは、エピタキシャルブリッジの形成とともに、素子ユニットを孤立させるための深エッチングを図示し、図５Ｄは、深エッチングにおける素子メサの露出されたエピタキシャル層を保護するための成長制限層を図示し、図５Ｅは、ｎ－型ＥＬＯ層ウィングの上の再成長パッチの開口部を図示し、図５Ｆは、ｎ－型、活性領域、電子遮断層、およびｐ－型層を含む再成長させられた素子層を図示し、図５Ｇは、ＴＣＯブランケット堆積を図示し、図５Ｈは、発光部分を素子メサ上に固定することを図示し、図５Ｉは、短絡回路経路をエッチング除去することを図示し、図５Ｊは、リフトオフ固定マスク層を図示し、図５Ｋは、ｐ－パッドおよびｎ－パッド形成を図示し、図５Ｌは、スタンプを使用して、ハンギングエピタキシャルブリッジ素子構造を引き抜き、次いで、それらをディスプレイパネル上に設置することを図示し、図５Ｍは、マイクロＬＥＤディスプレイパネルを実現するためのプロセスのフローチャートである。 図５Ａは、開放領域を含む合体された領域を伴うＥＬＯウィングを図示し、図５Ｂは、ＥＬＯウィングの素子ｎ－型層上に形成される素子メサ構造を図示し、図５Ｃは、エピタキシャルブリッジの形成とともに、素子ユニットを孤立させるための深エッチングを図示し、図５Ｄは、深エッチングにおける素子メサの露出されたエピタキシャル層を保護するための成長制限層を図示し、図５Ｅは、ｎ－型ＥＬＯ層ウィングの上の再成長パッチの開口部を図示し、図５Ｆは、ｎ－型、活性領域、電子遮断層、およびｐ－型層を含む再成長させられた素子層を図示し、図５Ｇは、ＴＣＯブランケット堆積を図示し、図５Ｈは、発光部分を素子メサ上に固定することを図示し、図５Ｉは、短絡回路経路をエッチング除去することを図示し、図５Ｊは、リフトオフ固定マスク層を図示し、図５Ｋは、ｐ－パッドおよびｎ－パッド形成を図示し、図５Ｌは、スタンプを使用して、ハンギングエピタキシャルブリッジ素子構造を引き抜き、次いで、それらをディスプレイパネル上に設置することを図示し、図５Ｍは、マイクロＬＥＤディスプレイパネルを実現するためのプロセスのフローチャートである。 図５Ａは、開放領域を含む合体された領域を伴うＥＬＯウィングを図示し、図５Ｂは、ＥＬＯウィングの素子ｎ－型層上に形成される素子メサ構造を図示し、図５Ｃは、エピタキシャルブリッジの形成とともに、素子ユニットを孤立させるための深エッチングを図示し、図５Ｄは、深エッチングにおける素子メサの露出されたエピタキシャル層を保護するための成長制限層を図示し、図５Ｅは、ｎ－型ＥＬＯ層ウィングの上の再成長パッチの開口部を図示し、図５Ｆは、ｎ－型、活性領域、電子遮断層、およびｐ－型層を含む再成長させられた素子層を図示し、図５Ｇは、ＴＣＯブランケット堆積を図示し、図５Ｈは、発光部分を素子メサ上に固定することを図示し、図５Ｉは、短絡回路経路をエッチング除去することを図示し、図５Ｊは、リフトオフ固定マスク層を図示し、図５Ｋは、ｐ－パッドおよびｎ－パッド形成を図示し、図５Ｌは、スタンプを使用して、ハンギングエピタキシャルブリッジ素子構造を引き抜き、次いで、それらをディスプレイパネル上に設置することを図示し、図５Ｍは、マイクロＬＥＤディスプレイパネルを実現するためのプロセスのフローチャートである。 図５Ａは、開放領域を含む合体された領域を伴うＥＬＯウィングを図示し、図５Ｂは、ＥＬＯウィングの素子ｎ－型層上に形成される素子メサ構造を図示し、図５Ｃは、エピタキシャルブリッジの形成とともに、素子ユニットを孤立させるための深エッチングを図示し、図５Ｄは、深エッチングにおける素子メサの露出されたエピタキシャル層を保護するための成長制限層を図示し、図５Ｅは、ｎ－型ＥＬＯ層ウィングの上の再成長パッチの開口部を図示し、図５Ｆは、ｎ－型、活性領域、電子遮断層、およびｐ－型層を含む再成長させられた素子層を図示し、図５Ｇは、ＴＣＯブランケット堆積を図示し、図５Ｈは、発光部分を素子メサ上に固定することを図示し、図５Ｉは、短絡回路経路をエッチング除去することを図示し、図５Ｊは、リフトオフ固定マスク層を図示し、図５Ｋは、ｐ－パッドおよびｎ－パッド形成を図示し、図５Ｌは、スタンプを使用して、ハンギングエピタキシャルブリッジ素子構造を引き抜き、次いで、それらをディスプレイパネル上に設置することを図示し、図５Ｍは、マイクロＬＥＤディスプレイパネルを実現するためのプロセスのフローチャートである。
図６Ａ、６Ｂ、および６Ｃは、垂直パッド構成を図示し、基部ＥＬＯ層と成長制限マスクとの間の界面は、ｎ－型電流注入部として使用されるであろう。 図６Ａ、６Ｂ、および６Ｃは、垂直パッド構成を図示し、基部ＥＬＯ層と成長制限マスクとの間の界面は、ｎ－型電流注入部として使用されるであろう。 図６Ａ、６Ｂ、および６Ｃは、垂直パッド構成を図示し、基部ＥＬＯ層と成長制限マスクとの間の界面は、ｎ－型電流注入部として使用されるであろう。
図７は、孤立させられたＩＩＩ族窒化物ＥＬＯ素子層をホスト基板から外に取り出すための真空チャックの設計である。
図８は、本発明による半導体素子を製作する方法を図示するフローチャートである。
以下の好ましい実施形態の説明では、本発明が実践され得る具体的実施形態が、参照される。他の実施形態も、利用され得、構造的変更が、本発明の範囲から逸脱することなく成され得ることを理解されたい。
（概要）
本発明は、ＬＥＤを含む発光素子等の半導体素子を製作する方法を説明し、半導体層は、エピタキシャルブリッジとして知られる非常に壊れやすい接触を伴ってホスト基板上に留まる。ＥＬＯが、依拠されるので、本発明は、Ｓｉ、ＳｉＣ、サファイア、半導体層のテンプレート、またはＥＬＯエンジニアリングされた層テンプレートを含むホスト基板等の異質基板に容易に適用可能である。本発明は、ＬＥＤを取り扱い、微小共振器ＬＥＤが、良質な結晶品質のＥＬＯウィング上に製作されることができ、微小共振器ＬＥＤは、ホスト基板から孤立させられることができ、次いで、選択的に取り出されることができるか、または、ディスプレイ背面パネル上に転写されることができる。
図１は、概略図１００Ａおよび１００Ｂを使用して、方法を図示する。方法は、最初に、バルクＧａＮ基板１０１等のＩＩＩ族窒化物系基板１０１を提供する。
概略図１００Ａでは、成長制限マスク１０２が、ＩＩＩ族窒化物系基板１０１上またはその上方に形成される。具体的に、成長制限マスク１０２は、直接、基板１０１と接触して配置されるか、または、間接的に、基板１０１上に堆積させられたＩＩＩ族窒化物系半導体層またはテンプレートから作製されるＭＯＣＶＤ等によって成長させられる中間層を通して、配置される。
成長制限マスク１０２は、絶縁体フィルム、例えば、例えば、プラズマ化学蒸着（ＣＶＤ）、スパッタリング、イオンビーム堆積（ＩＢＤ）等によって、基部基板１０１上に堆積させられるＳｉＯ２フィルムから形成されることができ、ＳｉＯ２フィルムは、開放エリア１０３および無成長領域１０４（パターン化される場合とそうではないこともある）を含むように、所定の光マスクを使用して、フォトリソグラフィによって、パターン化され、次いで、エッチングされる。本発明は、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、ＴｉＮ等を成長制限マスク１０２として使用することができる。上記の材料から成る多層成長制限マスク１０２が、好ましい。
ＧａＮ系層１０５等のエピタキシャルＩＩＩ族窒化物層１０５が、ＥＬＯ方法を使用して、ＧａＮ基板１０１および成長制限マスク１０２上に成長させられる。ＩＩＩ族窒化物ＥＬＯ層１０５の成長は、最初に、ＩＩＩ族窒化物系基板１０１上の開放エリア１０３内で、次いで、開放エリア１０３から成長制限マスク１０２の上を覆って側方に生じる。ＩＩＩ族窒化物ＥＬＯ層１０５の成長は、隣接する開放エリア１０３におけるＩＩＩ族窒化物ＥＬＯ層１０５が成長制限マスク１０２の上部で合体し得る前に停止させられ（または中断され）得、この中断された成長は、無成長領域１０４を隣接するＩＩＩ族窒化物ＥＬＯ層１０５間にもたらす。代替として、ＩＩＩ族窒化物ＥＬＯ層１０５の成長は、概略図１００Ｂに示されるように、継続され、近隣ＩＩＩ族窒化物ＥＬＯ層１０５と合体し、それによって、増加させられた瑕疵の合体された領域１０６を出合った領域に形成し得る。
図２Ａ、２Ｂ、および２Ｃでは、概略図２００ａ、２００ｂ、２００ｃ、２００ｄ、および２００ｅは、追加のＩＩＩ族窒化物素子層１０７が、ＩＩＩ族窒化物ＥＬＯ層１０５上またはその上方に堆積させられ、活性領域１０７ａ、ｐ－型層１０７ｂ、電子遮断層（ＥＢＬ）１０７ｃ、およびクラッディング層１０７ｄ、および他の層を含み得る方法を図示する。ＩＩＩ族窒化物ＥＬＯ層の開放領域は、領域２０１として標識され、近隣ＩＩＩ族窒化物ＥＬＯ層ウィングが出合うことも、出合わないこともある領域は、領域２０２として標識される。
ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７は、ＩＩＩ族窒化物ＥＬＯ層１０５が、１００ａに示されるように、合体する前に停止させられるとき、またはＩＩＩ族窒化物ＥＬＯ層１０５が、１００ｂに示されるように、合体された領域１０６内で合体するように継続されるとき、１つ以上の平坦表面領域１０８と、無成長領域１０４に隣接した平坦表面領域１０８の縁における層屈曲領域１０９とを含む。平坦表面領域１０８の幅は、少なくとも３μｍ、最も好ましくは、１０μｍ以上である。
素子１１０の発光活性領域１０７ａは、領域２０１の両側の平坦表面領域１０８、好ましくは、開放エリア１０３と縁部分１０９または合体領域１０６との間で処理される。そうすることによって、素子１１０の棒体は、概略図２００ｄおよび２００ｅに示されるように、対またはほぼ同一の発光開口１１１のアレイを棒体の長さに沿って、開放エリア１０３の両側に保有するであろう。
発光領域を基板１０１から除去するための多くの方法が存在する。例えば、本発明は、発光素子１１０を除去するために、ＥＬＯ方法を利用することができる。本発明では、基板１０１とＩＩＩ族窒化物ＥＬＯ層１０５との間の接合強度は、成長制限マスク１０２によって弱められる。この場合、基板１０１とＩＩＩ族窒化物ＥＬＯ層１０５との間の接合エリアは、開放エリア１０３であり、開放エリア１０３の幅は、ＩＩＩ族窒化物ＥＬＯ層１０５より狭い。その結果、接合面積は、方法がエピタキシャル層１０５、１０７を除去するために好ましいように、成長制限マスク１０２によって低減させられる。
本発明は、マイクロＬＥＤ素子を実現するための２つのアプローチを提案する。１つのアプローチでは、図３Ａおよび３Ｂにおける概略図３００ａおよび３００ｂに示されるように、エピタキシャルブリッジ３０１を備えている接続連結部が、形成される。エピタキシャルブリッジ３０１は、領域２０２と素子ユニットパターン３０２とを接続する。図３Ｂに示されるように、エピタキシャルブリッジ３０１は、長さＬおよび幅Ｗ１を有し、幅Ｗ１より小さい幅Ｗ２の狭いテーパを有する。エピタキシャルブリッジ３０１は、所望の素子ユニットパターン３０２を実施しながら形成されることができるか、または、代替として、別個のエッチングステップが、非エピタキシャルブリッジ３０３を実現するために専用に行われ得る。素子ユニットパターン３０２は、正方形、長方形、円形、または任意の恣意的形状であることができる。図３Ａに示されるパターン３０２を形成するために、領域２０１および領域２０２は、図２に説明されるように、プラズマベースの環境内でエッチングされる。このステップは、エピタキシャルブリッジ３０１をホスト基板１０１とともに保ちながら、素子ユニットパターン３０２をホスト基板１０１から孤立させる。
代替として、図３Ｃおよび３Ｄにおける概略図３００ｃおよび３００ｄに示されるように、エピタキシャルブリッジ３０１の代わりに、非エピタキシャルブリッジ３０３を備えている接続連結部が、成長制限マスク１０２以外の材料を用いて、または、成長制限マスク１０２と同じ材料を用いて、生成され得る。分離長３０４は、少なくとも部分的にＥＬＯ層１０５のウィング領域上に留まり、発光開口１１１のための良質な結晶品質と、本明細書で後に説明される方法を使用して素子１１０を取り出すときの脆弱側面とを確実にする。
発光領域を基板１０１から除去する、多くの方法が存在する。例えば、本発明は、発光素子１１０を除去するために、ＥＬＯ方法を利用することができる。本発明では、基板１０１とＩＩＩ族窒化物ＥＬＯ層１０５との間の接合強度は、エピタキシャルブリッジ３０１内のＷ２のより狭い設計によって弱められる。その結果、接合面積は、低減させられ、したがって、方法は、エピタキシャル層１０５、１０７を除去するために好ましい。
一実施形態において、ＩＩＩ族窒化物ＥＬＯ層１０５は、図１における概略図１００ｂによって示されるように、領域１０６において、互いに合体することを可能にされる。ＩＩＩ族窒化物ＥＬＯ層１０５が、領域１０６において合体後、後続ＩＩＩ族窒化物半導体素子層１０７が、堆積させられる。発光要素開口１１１は、製作プロセスにおいて、後に、合体された領域１０６および領域２０１から離れてＩＩＩ族窒化物ＥＬＯ層１０５のウィング上に製作されるであろう。
図３Ａおよび３Ｃに示されるように、ＩＩＩ族窒化物半導体層１０７は、例えば、ドライエッチングまたはレーザスクライビング等を使用して、素子ユニットパターン３０２に分割されることができる。分離距離３０４は、領域２０２の一部をエッチングした後のＩＩＩ族窒化物ＥＬＯ層１０５間の距離である。さらに、エピタキシャルブリッジ３０１または非エピタキシャルブリッジ３０３の長さＬは、分離距離３０４として定義され、それは、素子ユニットパターン３０２を無成長領域１０４から離れて位置付けることによって、ＩＩＩ族窒化物ＥＬＯ層１０５のウィング上の発光開口１１１のための良質な結晶品質を確実にする。特に、無成長領域１０４から少なくとも１μｍの距離は、発光開口１１１のための良質な結晶品質を確実にするであろう。
素子ユニットパターン３０２は、上記に述べられるように、発光開口１１１を備え得、発光開口１１１は、素子１１０の除去を促進する目的のために成長制限マスク１０２の直上またはその上方に設置された分離領域２０２における分離距離３０４において位置する。分離距離３０４は、好ましくは、１μｍ以上であり、それは、接続連結部の破壊および／または劈開によって、エピタキシャルブリッジ３０１または非エピタキシャルブリッジ３０３の切断を促進する。
好ましくは、電流を印加することによって所定の波長光を放出する発光開口１１１の縁は、領域２０２の縁から１μｍを上回って離れる。分離領域２０２が、素子１１０を除去するために破壊されると、発光開口１１１を損傷させ得る。より好ましくは、発光開口１１１は、領域２０１の縁から２μｍ以上離れ、それは、開口１１１エリアにおける瑕疵の数を低減させる。
こうすることによって、収率のためのより大きなプロセス公差が存在することになる。図３Ａおよび３Ｃから分かるように、素子ユニットパターン３０２は、エピタキシャルブリッジ３０１または非エピタキシャルブリッジ３０３を伴って、ホスト基板１０１とともに示される。
エピタキシャルブリッジ３０１または非エピタキシャルブリッジ３０３に対する２つのアプローチは、以下の通りである。
（ｉ）ｐ－型の再成長層を保持するためのエピタキシャルブリッジ
明確にするために、本説明は、図４Ａ－４Ｎに説明されるように、１つの素子１１０に限定される。１つのアプローチでは、エピタキシャル素子層１０７は、完全な素子構造、すなわち、少なくとも、ｎ－型領域と、活性領域と、ｐ－型領域とから成る。
本発明のための典型的製作ステップは、下記にさらに詳細に説明される。
ステップ１：成長制限マスク１０２を複数の縞状開放エリア１０３とともに、直接または間接的に、基板１０１上に形成し、基板１０１は、ＩＩＩ族窒化物系半導体であるか、または、基板は、ヘテロ基板（Ｓｉ、ＳｉＮ、サファイア等）、または成長制限マスク１０２を含むように準備されたテンプレートである。
ステップ２：図４Ａにおける概略図４００ａに示されるように、成長が、成長制限マスク１０２の縞状開放エリア１０３と平行方向に延び、開放エリア１０３の両側のＩＩＩ族窒化物ＥＬＯ層１０５のウィングが領域１０６に合体するように、成長制限マスク１０２を使用して、ＩＩＩ族窒化物ＥＬＯ層１０５を基板１０１上またはその上方に成長させる。その後、複数のエピタキシャル素子層１０７をＩＩＩ族窒化物ＥＬＯ層１０５上に成長させる。このステップは、基板１０１と孤立させられたＩＩＩ族窒化物ＥＬＯ層１０５および素子層１０７との間に、ブリッジ３０１、３０３を備えている接続連結部を形成しながら、成長制限マスク１０２上のＩＩＩ族窒化物ＥＬＯ層１０５および素子層１０７を孤立させる。
ステップ３：図４Ｂにおける概略図４００ｂ１（上面図）、４００ｂ２（側面図）、４００ｂ３（側面図）に示されるように、エリアａ１×ｂ１を伴う発光メサ４０１が、合体された領域１０６から離れて、かつ平坦表面領域１０８上に、光マスクおよび従来の方法を使用してＩＩＩ族窒化物ＥＬＯ層１０５のウィング上に製作され、プラズマベースの環境エッチングによって下層を露出させる。
ステップ４：図４Ｃにおける概略図４００ｃ１（上面図）、４００ｃ２（側面図）、４００ｃ３（側面図）に示されるように、第２の成長制限マスク４０２が、ブランケット堆積させられ、この第２の成長制限マスク４０２は、ＥＬＯパターン化のために以前に使用されたものと類似した材料または異なる材料であることができる。この第２の成長マスク４０２は、プラズマベースのエッチングにおける関連付けられる損傷を修復または改良するために不動態化するための機能も有し得る。図４Ｄにおける概略図４００ｄ１（上面図）、４００ｄ２（側面図）、４００ｄ３（側面図）に示されるように、選択的にマスクされた領域４０３のリフトオフが、周囲のエッチングされた部分を保護しながら、実施されることができる。
ステップ５：図４Ｅにおける概略図４００ｅ１（上面図）、４００ｅ２（側面図）、４００ｅ３（側面図）に示されるように、素子１１０を分離するために、エリア（ａ１×ｂ１）を有する前の発光メサ４０１より大きいエリア（ａ２×ｂ２）を有する構造４０４を形成し、素子１１０は、互いから分離され、以前に述べられたブリッジ３０１、３０３によるホスト基板１０１との接続は、維持される。図４Ｆにおける概略図４００ｆ１（上面図）、４００ｆ２（側面図）、４００ｆ３（側面図）に示されるように、長エッチングが、少なくとも、下層成長制限マスク１０２を露出させるために実施される。このステップでは、長エッチング中、エピタキシャルブリッジ３０１設計は、ｎ－型層連結部４０５が開放エリア１０３とともに留まるようなものであった。メサ（ａ２×ｂ２）を形成するために使用されるメサエッチング層４０６は、ＳｉＯ２、ＳｉＮ等の硬質マスクであることができる。代替として、フォトレジスト（ＰＲ）マスクも、使用され得る。
ステップ６：図４Ｇにおける概略図４００ｇ１（上面図）、４００ｇ２（側面図）、４００ｇ３（側面図）に示されるように、保護層４０７が、ブランケット堆積させられる。層４０６および４０７は、同じ材料または異なる材料であることができる。層４０７は、構造４０４の形成中、露出されたメサ４０１を保護する。図４Ｈにおける概略図４００ｈ１（上面図）、４００ｈ２（側面図）、４００ｈ３（側面図）に示されるように、エリア（ａ３×ｂ３）を有する再成長エリア４０８が、画定される。フォトレジストマスクを使用して、エリア（ａ２×ｂ２）を伴う構造４０４を画定するとき、リフトオフが、保護層４０７をブランケット堆積後、構造４０４を実現するために実施される。そうでなければ、保護層４０７およびメサエッチング層４０６は、再成長のために、ｐ－層上に選択的に露出される。
ステップ７：図４Ｉにおける概略図４００ｉ１（上面図）、４００ｉ２（側面図）、４００ｉ３（側面図）に示されるように、構造４０４は、結晶層成長環境に戻される。露出された再成長エリア４０８は、ｐ－型領域と、活性領域と、ｎ－型領域とから成るので、再成長層のために注意を払わなければならない。ＭＢＥまたは低減させられた温度環境が、薄くてより高いドーピングのｐ－型層を露出された再成長エリア４０８の上を覆って再成長させるために使用されなければならない。代替として、パルスレーザ堆積（ＰＬＤ）またはパルススパッタリング堆積（ＰＳＤ）技法も、以前に成長させられた活性領域への損傷を回避するために使用され得る。エピタキシャルブリッジ３０１（図示せず）およびエピタキシャル層連結部４０５は、若干上昇させられたパラメータにおいても、孤立させられた構造４０４を保持するために十分に強固であり得る。しかしながら、このシナリオでは、活性領域の劣化を回避するために、上記に述べられた堆積方法のいずれかを選定して、薄い高度にドープされたｐ－型層４０９を再成長させ得る。高キャリア密度ｐ－型層４０９をエッチングされたメサ４０１の上を覆って再成長させることは、プラズマベースのエッチング環境によって引き起こされる損傷を修復するであろう。
ステップ８：図４Ｊにおける概略図４００ｊ１（上面図）、４００ｊ２（側面図）、４００ｊ３（側面図）に示されるように、第２の成長制限マスク４０２および保護層４０７は、緩衝フッ化水素酸（ＢＨＦ）またはフッ化水素酸（ＨＦ）等の、化学エッチング液を使用して溶解され、エピタキシャルブリッジ３０１または非エピタキシャルブリッジ３０３をハンギングブリッジとしてもたらす。
ステップ９：図４Ｋにおける概略図４００ｋ１（上面図）、４００ｋ２（側面図）、４００ｋ３（側面図）に示されるように、ＩＴＯ（酸化インジウムスズ）等の透明伝導性酸化物（ＴＣＯ）層４１０が、ハンギングブリッジ素子１１０の上を覆って堆積させられる。エリア（ａ４×ｂ４）を伴うＴＣＯ層４１０のメサ構造のパターン化は、エリア（ａ３×ｂ３）を伴う再成長エリア４０８より小さいように選定され、それによって、差異が、ｐ－型導電性層を設置するために使用され得る。
ステップ１０：図４Ｌにおける概略図４００ｌ１（上面図）、４００ｌ２（側面図）、４００ｌ３（側面図）に示されるように、電気接点パッド４１１が、電気注入のために、ｐ－型層４１２およびｎ－型層４１３の上にかぶせられる。
ステップ１１：完成されたマイクロＬＥＤ素子１１０は、ホスト基板１０１への非常に壊れやすいハンギングブリッジ３０１、３０３を有する。ブリッジ３０１、３０３強度は、ブリッジ３０１、３０３のパラメータを制御することによって、壊れやすいように設計されることができる。図４Ｍの概略図に示されるように、ステップ１０において実現されるハンギングブリッジマイクロＬＥＤ１１０は、スタンプ４１４、真空チャック等によって、ホスト基板１０１から引き抜かれる。例えば、ｃ－面基板が、使用されるとき、エピタキシャルブリッジ３０１は、マイクロＬＥＤ素子１１０を除去する目的のために、ｍ－面の劈開性を利用して、エピタキシャルブリッジ３０１を切断し得る。エピタキシャルブリッジ３０１を使用するとき、スタンプ４１４または真空チャックの機械的力は、連結部３０１を容易に切断し、素子１１０をホスト基板１０１から分離することができる。
ステップ１２：引き抜かれたＬＥＤ素子は、中間インポーザー４１５上に設置され、次いで、ＬＥＤ素子は、インポーザーからディスプレイパネル４１６に分散配置される。ディスプレイパネル４１６は、ｎ－型電気接続４１７のための埋め込まれた電極トラックパッドを有し、ｐ－パッド電気トラック４１８が、絶縁体またはセパレータ４１９上に設置される。マイクロＬＥＤディスプレイ４１６は、ＴＶ、ラップトップ、電話、ＡＲ／ＶＲ／ＭＲ、ＨＵＤ、レティナディスプレイ用途等のいくつかの用途において使用されることができる。
図４Ｎは、上記に記載されるステップ１－１２をさらに図示する、フローチャートである。
（ｉｉ）ｎ－型、活性領域、およびｐ－型の再成長層を保持するためのエピタキシャルブリッジ
明確にするために、本説明は、図５Ａ－５Ｎに説明されるように、１つの素子ユニットに限定される。このアプローチでは、エピタキシャル層は、再成長を実施する前、ｎ－型層のみから成る。
本発明のための典型的製作ステップが、下記にさらに詳細に説明される。
ステップ１：成長制限マスク１０２を複数の縞状開放エリア１０３とともに、直接または間接的に、基板１０１上に形成し、基板１０１は、ＩＩＩ族窒化物系半導体であるか、または、基板は、ヘテロ基板であるか、または、成長制限マスクを含むように準備されたテンプレートである。
ステップ２：図５Ａにおける概略図５００ａに示されるように、成長が、成長制限マスク１０２の縞状開放エリア１０３と平行方向に延び、開放エリア１０３の両側のＩＩＩ族窒化物ＥＬＯ層１０５のウィングが領域１０６に合体するように、成長制限マスク１０２を使用して、複数のＩＩＩ族窒化物ＥＬＯ層１０５を基板１０１上に成長させる。その後、複数のエピタキシャル素子層１０７をＩＩＩ族窒化物ＥＬＯ層１０５上に成長させる。
ステップ３：図５Ｂにおける概略図５００ｂ１（上面図）、５００ｂ２（側面図）に示されるように、ｎ－型層を孤立させられた素子１１０に分離するために、エリア（ａ２×ｂ２）を有する構造４００を形成する。孤立は、各素子１１０をその近隣から分離し、ホスト基板１０１とのブリッジ３０１、３０３の接続を保つ。図５Ｃにおける概略図５００ｃ１（上面図）、５００ｃ２（側面図）に示されるように、より深いエッチングが、少なくとも、下層ＥＬＯ成長制限マスク１０２を露出させるために実施される。このステップでは、エピタキシャルブリッジ３０１の長エッチング中、設計は、ｎ－型層連結部４０５が開放エリア１０３とともに留まるようなものである。メサ（ａ２×ｂ２）を形成するために使用される層４０６は、ＳｉＯ２、ＳｉＮ等の硬質マスクであることができるか、または、フォトレジスト（ＰＲ）も、使用され得る。
ステップ４：図５Ｄにおける概略図５００ｄ１（上面図）、５００ｄ２（側面図）に示されるように、保護層４０７は、ブランケット堆積させられる。層４０７および４０６は、同じ材料または異なる材料からのものであることができる。層４０７は、構造４０４（ａ２×ｂ２）の形成中、露出されたメサ４０１を保護する。図５Ｅにおける概略図５００ｅ１（上面図）、５００ｅ２（側面図）に示されるように、エリア（ａ３×ｂ３）を有する再成長エリア４０８が、画定される。フォトレジストマスクを使用して、エリアａ２×ｂ２を伴う構造４０４を画定するとき、リフトオフが、保護層４０７をブランケット堆積後、構造４０４を実現するために実施される。そうでなければ、保護層４０７およびメサエッチング層４０６は、再成長のために、ｎ－型層上に選択的に露出される。
ステップ５：図５Ｆにおける概略図５００ｆ１（上面図）、５００ｆ２（側面図）に示されるように、構造４０４は、結晶層成長環境に戻される。露出された再成長エリア４０８は、ｎ－型層と、ｎ－層と、活性領域とを備えているので、ｐ－型が、再成長ステップにおいて成長させられる。活性領域が、以前に含まれていないので、通常のＭＯＣＶＤチャンバが、完全な素子１００構造を再成長させるために使用され得る。代替として、ＭＢＥまたは低減させられた温度環境、パルスレーザ堆積（ＰＬＤ）、またはパルススパッタリング堆積（ＰＳＤ）技法も、使用され得る。エピタキシャルブリッジ３０１およびエピタキシャル層連結部４０５は、上昇させられたパラメータにおいても、孤立させられた構造４０４を保持するために十分に強固であり得る。
ステップ６：図５Ｇにおける概略図５００ｇ１（上面図）、５００ｇ２（側面図）に示されるように、ＴＣＯ層４１０が、孤立させられた構造４０４の再成長させられた層および保護層４０７およびメサエッチング層４０６の上を覆って堆積させられる。
ステップ７：図５Ｈにおける概略図５００ｈ１（上面図）、５００ｈ２（側面図）に示されるように、エリアａ４×ｂ４を伴う保護メサ５０１が、再成長エリア４０８（ここでは発光領域である）の上を覆って設置され、ＴＣＯ層４１０を保護する。図５Ｉにおける概略図５００ｉ１（上面図）、５００ｉ２（側面図）に示されるように、残りのＴＣＯ層４１０および保護層４０７は、除去され、エピタキシャルブリッジ３０１がホスト基板１０１への接続のみを維持する結果をもたらす。図５Ｊにおける概略図５００ｊ１（上面図）、５００ｊ２（側面図）に示されるように、保護メサ５０１は、再成長エリア４０８から除去される。
ステップ８：図５Ｋにおける概略図５００ｋ１（上面図）、５００ｋ２（側面図）、５００ｋ３（側面図）に示されるように、電気接点パッド４１１が、電気注入のために、ｐ－型層４１２およびｎ－型層４１３の上を覆ってかぶせられる。
ステップ９：完成されたマイクロＬＥＤ素子１１０は、ホスト基板１０１への非常に壊れやすいハンギングブリッジ３０１、３０３を有する。ブリッジ３０１、３０３強度は、ブリッジ３０１、３０３のパラメータを制御することによって、壊れやすいように設計されることができる。図５Ｌの概略図に示されるように、ステップ８において実現されるハンギングブリッジマイクロＬＥＤ１１０は、スタンプ４１４、真空チャック等によって、ホスト基板１０１から引き抜かれる。エピタキシャルブリッジ３０１を使用するとき、スタンプ４１４または真空チャックの機械的力は、連結部３０１を容易に切断し、素子１１０をホスト基板１０１から分離することができる。
ステップ１０：引き抜かれたＬＥＤ素子は、中間インポーザー４１５上に設置され、次いで、ＬＥＤ素子は、インポーザーからディスプレイパネル４１６に分散配置される。ディスプレイパネル４１６は、ｎ－型電気接続４１７のための埋め込まれた電極トラックパッドを有し、ｐ－パッド電気トラック４１８が、絶縁体またはセパレータ４１９上に設置される。マイクロＬＥＤディスプレイ４１６は、ＴＶ、ラップトップ、電話、ＡＲ／ＶＲ／ＭＲ、ＨＵＤ、レティナディスプレイ用途等のいくつかの用途において使用されることができる。
図５Ｍは、上記に記載されるステップ１－１０をさらに図示する、フローチャートである。
（垂直パッド構成）
エピタキシャルブリッジ３０１は、図６Ａ、６Ｂ、および６Ｃに示されるように、垂直パッド構成チップを抽出するためにも適用され得る。これは、素子１１０を抽出するためのアプローチの方法から独立し、すなわち、再成長がｐ－型層のみのために実施されたかどうか、または完全なＬＥＤ構造が成長させられたかどうかにかかわらずに行われる。背面界面６０１、すなわち、成長制限マスク１０２とＥＬＯ層１０５との間の界面は、図６Ａにおける概略図６００ａ１（上面図）、６００ａ２（側面図）、６００ａ３（側面図）、６００ａ３（上面図）、６００ａ５（側面図）に示されるように、ｎ－型電流注入層として使用されることができる。図６Ｂの概略図に示されるように、ＬＥＤ１１０は、スタンプ４１４、真空チャック等によって、ホスト基板１０１から引き抜かれる。引き抜かれたＬＥＤ素子１１０は、中間インポーザー４１５上に設置され、次いで、ＬＥＤ素子は、インポーザー４１５をディスプレイパネル４１６から分散配置される。図６Ｃの概略図に示されるように、ディスプレイパネル４１６は、ｎ－型電気接続４１７のための埋め込まれた電極トラックパッドを有し、ｐ－パッド電気トラック４１８が、絶縁体またはセパレータ４１９上に設置される。マイクロＬＥＤディスプレイ４１６は、ＴＶ、ラップトップ、電話、ＡＲ／ＶＲ／ＭＲ、ＨＵＤ、レティナディスプレイ用途等のいくつかの用途において使用されることができる。
分離プロセスでは、領域２０１、２０２が、必要に応じて、少なくとも、成長制限マスク１０２を露出させるためにエッチングされ、ＩＩＩ族窒化物ＥＬＯ層１０５は、個々の素子１１０に分割されるか、または、素子１１０の群として一緒に保たれる。分割されたＩＩＩ族窒化物ＥＬＯ層１０５は、依然として、溶媒清掃、ＵＶオゾン暴露等のプロセス等のために、ホスト基板１０１の成長制限マスク１０２上に留まる。したがって、ＲＩＥまたはある他の技法を使用した分離後、ＩＩＩ族窒化物ＥＬＯ層１０５を清掃することは、残留物を除去することに役立ち、清掃することは、エッチング損傷を回復するための接合プロセスまたは化学処理のための表面を準備することにも役立ち得る。これは、プロセス時間およびコストを低減させるための大きな利点である。代替として、上記に示されるように、保護層４０７は、依然として、ＩＩＩ族窒化物素子層をホスト基板に固定するための補助層としての役割を果たす。
ＳｉＯｘ、ＳｉＮｘ、ＡｌＯｘ、ＳｉＯＮｘ、ＡｌＯＮｘ、ＴａＯｘ、ＺｒＯｘ、ＡｌＮｘ、ＴｉＯｘ、ＮｂＯｘ等（ｘ＞０）、多くの種類の材料が、保護層４０７として使用されることができる。保護層４０７は、素子１１０の活性領域１０７ａからの光のために透明層であることが好ましい。何故なら、ＩＩＩ族窒化物ＥＬＯ層１０５を基板１０１から除去後、保護層４０７を除去する必要はないからである。代替として、保護層４０７は、絶縁層であり得る。保護層４０７が絶縁層ではない場合、保護層４０７は、素子１１０のｐ－型層１０７ｂおよびｎ－型層４０５を接続し、それは、最終的に、短絡電流をもたらし、その場合、保護層４０７は、除去される必要がある。したがって、保護層４０７は、透明かつ絶縁層であるべきである。
さらに、ＡｌＯＮｘ、ＡｌＮｘ、ＡｌＯｘ、ＳｉＯｘ、ＳｉＮ、ＳｉＯＮは、素子１１０表面、特に、エッチングされたＧａＮ結晶を不動態化することができる。保護層４０７は、素子１１０の側壁を覆うので、これらの材料を選定することは、素子１１０の側壁から流動する電流漏出を低減させるために好ましい。さらに、素子１１０のサイズが小さいほど、電流漏出はより多い。素子１１０の側壁を不動態化することは、特に、分離領域において非常に重要である。
（成長制限マスクを形成する）
一実施形態において、ＩＩＩ族窒化物系層１０５が、ＥＬＯによって、ＳｉＯ２から成る成長制限マスク１０２でパターン化されたｍ－面ＧａＮ基板１０１等のＩＩＩ族窒化物基板１０１上に成長させられ、ＩＩＩ族窒化物ＥＬＯ層１０５は、成長制限マスク１０２の上部の１０６において、合体することも、合体しないこともある。
成長制限マスク１０２は、縞状開放エリア１０３から成り、開放エリア１０３間の成長制限マスク１０２のＳｉＯ２縞は、１μｍ～２０μｍの幅と、１０μｍ～１００μｍの間隔とを有する。非極性基板が、使用される場合、開放エリア１０３は、＜０００１＞軸に沿って向けられる。半極性（２０－２１）または（２０－２－１）基板が、使用される場合、開放エリア１０３は、それぞれ、［－１０１４］または［１０－１４］と平行方向に向けられる。基板の他の平面も、同様に使用され得、開放エリア１０３は、他の方向に向けられる。
ＩＩＩ族窒化物基板１０１を使用するとき、本発明は、高品質ＩＩＩ族窒化物半導体層１０５、１０７を取得することができる。結果として、本発明は、低減させられた転位および積層欠陥等の低減させられた瑕疵密度を伴う素子１１０を容易に取得することもできる。
さらに、これらの技法は、それが成長制限マスク１０２を通してＥＬＯ ＧａＮ系層１０５の成長を可能にする限り、サファイア、ＳｉＣ、ＬｉＡｌＯ２、Ｓｉ、Ｇａ２Ｏ３等のヘテロ基板とともに使用されることができる。
（成長制限マスクを使用して、複数のエピタキシャル層を基板上に成長させる）
ＩＩＩ族窒化物半導体素子層１０７が、従来の方法によって、平坦領域１０８内のＩＩＩ族窒化物ＥＬＯ層１０５上に成長させられる。一実施形態において、ＭＯＣＶＤが、ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物半導体素子層１０７を含む、島状ＩＩＩ族窒化物半導体層のエピタキシャル成長のために使用される。結果として生じる島状ＩＩＩ族窒化物半導体層１０５、１０７は、ＩＩＩ族窒化物ＥＬＯ層１０５が１０６において合体する前、ＭＯＣＶＤ成長が停止させられるので、互いから分離される。一実施形態において、ＩＩＩ族窒化物ＥＬＯ層１０５は、合体するように作製され、後に、エッチングが、実施され、望ましくない領域を除去する。
トリメチルガリウム（ＴＭＧａ）、トリメチルインジウム（ＴＭＩｎ）、およびトリエチルアルミニウム（ＴＭＡｌ）が、ＩＩＩ元素源として使用される。アンモニア（ＮＨ３）が、生ガスとして使用され、窒素を供給する。水素（Ｈ２）および窒素（Ｎ２）が、ＩＩＩ元素源のキャリアガスとして使用される。水素をキャリアガス中に含み、滑らかな表面エピ層を取得することが重要である。
塩分およびビス（シクロペンタジエニル）マグネシウム（Ｃｐ２Ｍｇ）が、ｎ－型およびｐ－型ドーパントとして使用される。圧力設定は、典型的に、５０～７６０Ｔｏｒｒである。ＩＩＩ族窒化物系半導体層は、概して、７００～１，２５０℃の温度範囲で成長させられる。
例えば、成長パラメータは、以下を含む：ＴＭＧは、１２ｓｃｃｍであり、ＮＨ３は、８ｓｌｍであり、キャリアガスは、３ｓｌｍであり、ＳｉＨ４は、１．０ｓｃｃｍであり、Ｖ／ＩＩＩ比は、約７，７００である。
（限定エリアエピタキシ（ＬＡＥ）ＩＩＩ族窒化物層のＥＬＯ）
従来技術では、いくつかの角錐形の小丘が、成長に続いて、ｍ－面ＩＩＩ族窒化物フィルムの表面上に観察されている。例えば、米国特許出願公開第２０１７／００９２８１０号を参照されたい。さらに、波状表面および陥没した部分が、成長表面上に現れており、それは、表面粗度を悪化させる。これは、非常に深刻な問題である。例えば、いくつかの論文によると、滑らかな表面は、基板の成長表面の偏角（＞１度）を制御することによって、および、Ｎ２キャリアガス条件を使用することによって、取得されることができる。しかしながら、これらは、高生産コストにより、大量生産に関して、非常に限定された条件である。さらに、ＧａＮ基板は、その製作方法から、その原点に対して偏角の大きい変動を有する。例えば、基板が、偏角の大きい面内分布を有する場合、それは、ウエハ内のこれらの点において異なる表面形態形状を有する。この場合、収率は、偏角の大きい面内分布によって低減させられる。したがって、技法が偏角面内分布に依存しないことが必要である。
本発明は、下記に記載されるように、これらの問題を解決する。
１．成長エリアは、基板１０１の縁からの成長制限マスク１０２のエリアによって限定される。
２．基板１０１は、ｍ－面からｃ－面に向かって－１６度～＋３０度に及ぶ偏角配向を有する非極性または半極性ＩＩＩ族窒化物基板１０１である。代替として、ＩＩＩ族窒化物系半導体層が堆積させられるヘテロ基板が、使用され得、層は、ｍ－面からｃ－面に向かって＋１６度～－３０度に及ぶ偏角配向を有する。
３．島状ＩＩＩ族窒化物半導体１０５，１０７層は、ＩＩＩ族窒化物系半導体結晶のａ－軸と垂直である長辺を有する。
４．ＭＯＣＶＤ成長中、水素雰囲気が、使用されることができる。
本発明では、水素雰囲気が、非極性および半極性成長中、使用されることができる。この条件は、水素が開口エリア１０３の縁における過剰な成長が初期成長段階において生じることを防止し得るので、好ましい。
それらの結果は、以下の成長条件によって取得されている。
一実施形態において、成長圧力は、６０～７６０Ｔｏｒｒに及ぶが、成長圧力は、好ましくは、島状ＩＩＩ族窒化物半導体層のための広い幅を取得するために、１００～３００Ｔｏｒｒに及び、成長温度は、９００～１，２００℃度に及び、Ｖ／ＩＩＩ比は、１０～３０，０００に及び、ＴＭＧは、２～２０ｓｃｃｍであり、ＮＨ３は、０．１～１０ｓｌｍに及び、キャリアガスは、水素ガスのみまたは水素および窒素ガスの両方である。滑らかな表面を取得するために、各平面の成長条件は、従来の方法によって最適化される必要がある。
約２～８時間にわたる成長後、ＩＩＩ族窒化物ＥＬＯ層１０５は、約１～５０μｍの厚さ、約５０～１５０μｍの棒体幅を有する。
（素子を製作する）
素子１１０は、従来の方法によって、平坦表面領域１０８において製作され、種々の素子１１０設計が、可能である。例えば、μＬＥＤは、前工程プロセスのみが、素子１１０を実現するために十分である場合、製作され得、例えば、ｐ－パッドおよびｎ－パッドが、図４Ａに示されるように、ＩＩＩ族窒化物ＥＬＯ層１０５のウィングの長さまたは幅のいずれかに沿って、製作されることができる。好ましくは、垂直構成またはウィングの長さに沿ったパッドのいずれかが、より多くの成長回数を回避するために選ばれる。
（素子ユニットを分離するための構造を形成する）
このステップの狙いは、ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７のために、ホスト基板１０１からの孤立を準備することである。選択的エッチングマスクを設置することによって、ＩＩＩ族窒化物素子層１０７が、領域２０１、２０２をエッチングし、少なくとも成長制限マスク１０２を露出させるによって、ホスト基板１０１から分離される。
分割は、ダイヤモンド先端付きスクライバまたはレーザスクライバによるスクライビング（例えば、ＲＩＥ（反応性イオンエッチング）またはＩＣＰ（誘導結合プラズマ）等のツール）によっても実施され得るが、それらの方法に限定されず、他の方法も、素子ユニットを孤立させるために使用され得る。
再成長を実施しながら、孤立させられたＩＩＩ族窒化物素子層１０７をホスト基板１０１上に保つために、エピタキシャルブリッジ３０１が、本発明では提案される。エッチングマスクを修正することによって、孤立させられたＩＩＩ族窒化物素子層１０７がホスト基板１０１上に留まることを確実にすることも可能である。ＩＩＩ族窒化物ＥＬＯ層１０５をホスト基板１０１と直接接続する領域２０１が、ホスト基板１０１との非エピタキシャルブリッジ３０３が、図４Ｈおよび図５Ｅに示されるように、領域２０２において、成長制限マスク１０２を露出させた後も、依然として留まるような方法に修正された。
さらに、エピタキシャルブリッジ３０１は、発光開口１１１を開放エリア１０３から離れて位置付けることに役立ち得、それは、発光開口１１１内に含まれる瑕疵の数を低減させることができる。発光開口１１１を開放エリア１０３から離れて保つ狙いで、ブリッジ３０１、３０３は、誘電層、金属、半導体、および絶縁体等の任意の他の材料から成ることができる。エピタキシャルブリッジ３０１からある側を使用することにおいて、素子１１０は、ＩＩＩ族窒化物層１０５、１０７から完全に分離することができる。換言すると、素子１１０は、成長制限マスク１０２上に設置される。この時点で、開放エリア１０３上のＩＩＩ族窒化物層１０５、１０７は、依然として留まる。加えて、素子１１０は、開放エリア１０３上のＩＩＩ族窒化物層１０５、１０７と接続される。こうすることによって、素子１１０は、成長制限マスク１０２上に保持されることができる。これは、素子１１０を開放エリア１０３から離して作製することを可能にする。これは、素子１１０のための低瑕疵エリアを使用するので、好ましい。
（エピタキシャルブリッジを伴う結晶層の再成長）
本発明は、再成長に関して２つのアプローチに従う。１つのアプローチでは、薄いｐ－層のみが、成長させられ、別のアプローチでは、完全な素子構造層が、ｎ－型ＩＩＩ族窒化物ＥＬＯ層１０５の孤立させられたウィング上に再成長させられた。
これらのアプローチは、それら自身の利点を有する。
（ａ）再成長温度が、概して、より高いので、発光構造４０４を形成する際、再成長は、関連付けられるプラズマ損傷を修復し得る。
（ｂ）プラズマエッチング中に損傷された結晶層は、結晶環境にさらされ、したがって、損傷を修理し得るか、または、エッチングされた瑕疵を修復し得る。
（ｃ）再成長がｐ－型層１０７ｂのみのためのものであるとき、活性領域１０７ａ形成は、均一であり、ウエハ全体を通して均一波長発光につながり得る。
（ｄ）再成長が素子層１０７全体の再成長のために実施されるとき、成長温度は、より高く、したがって、低減させられた結晶瑕疵につながり得る。
（ｅ）再成長がｐ－型層１０７ｂのみのために実施されるとき、層１０７ｂは、非常に薄くなければならず、例えば、より高いドーピング濃度を伴う薄いＭｇドープＧａＮ層１０７ｂが、パルススパッタリング堆積を使用して成長させられることができる。
（ｆ）エピタキシャルブリッジ３０１は、高温で安定していることができる。
（ｇ）素子１１０は、エピタキシャルブリッジ３０１を機械的に切断することによって、ホスト基板１０１から引き抜かれることができる。
（ＥＬＯ ＩＩＩ族窒化物素子層が、基板から除去される）
エピタキシャルブリッジ３０１は、非常に壊れやすく、したがって、超音波または小衝撃が、ブリッジ３０１を切断するために十分である。完成された吊架素子１１０は、以下の方法を使用して、そのホスト基板１０１から転写され得る。
１．エラストマ（ＰＤＭＳ）スタンプ：図４Ｍに示されるように、ＰＤＭＳスタンプ４１４は、孤立させられたＩＩＩ族窒化物素子層１０７をそのホスト基板１０１から取り出すために十分に可撓性である。さらに、図４Ｍに示されるように、層を標的背面パネル４１６上に転写するために、選択的に取り出し得る。
２．真空チャック：本発明は、孤立させられたＩＩＩ族窒化物素子層１０７をそのホスト基板１０１から取り出すための新しい方法を提案する。ＩＩＩ族窒化物素子層１０７は、非常に弱い接続をホスト基板１０１において有するので、図７における概略図７００ａ１および７００ａ２に示されるように、真空制御されたチャック７０１を使用し、下記にさらに詳細に説明されるように、ＩＩＩ族窒化物素子層１０７を除去することは簡単である。加えて、局所的修理が、選択的に取り出すために、真空チャック７０１を使用して背面パネル４１６に対して実施され得る。代替として、ＰＤＭＳスタンプ４１４も、選択的に取り出すために使用され得る。
（素子をディスプレイパネル上に搭載する）
分割／孤立させられた素子１１０は、上記に説明されるアプローチ、すなわち、（１）ＰＤＭＳスタンプ４１４または（２）真空チャック７０１を使用してリフトオフされ、次いで、ディスプレイパネル４１６上に搭載される。
（ＥＬＯ ＩＩＩ族窒化物素子層を取り出すための真空チャックの使用および局所的修理方法）
本発明は、標的化されたサイズが、５０μｍを下回るとき、代替として、発光型無機ピクセルとも呼ばれるより小さい発光開口１１１の大量転写の問題に対する解決策を提供する。ＩＩＩ族窒化物ＥＬＯ層１０５のウィング上に製作されるμＬＥＤが、上記に述べられるように、除去されることができる。特に、これらの素子１１０は、好ましくは、ＩＩＩ族窒化物ＥＬＯ層１０５のより大きいウィング領域と、より小さい開放領域２０１とを有し、すなわち、ＩＩＩ族窒化物ＥＬＯ層１０５のウィング領域と開放領域２０１との間の比率は、１を上回る、より好ましくは、５～１０であるべきであり、特に、開放領域２０１は、約１～５μｍであるべきである。したがって、素子１１０は、ＩＩＩ族窒化物基板１０１からより容易に除去されることができ、容易な様式において、外部キャリアに転写されるか、または、さらなるステップにおいて処理されることができる。
真空チャック７０１は、少なくとも２つのプレート７０２ａ、７０２ｂの組み合わせであり、上部プレート７０２ａは、大きい真空孔７０３ａを有し、底部プレート７０２ｂは、寸法ｄ１を伴う真空孔７０３ｂを有し、寸法ｄ１は、ホスト基板１０１からリフトオフされるべき素子１１０より若干小さく、寸法ｄ１は、孤立させられた素子１１０をホスト基板１０１から外に物理的に抽出するために、電気的または磁気的に制御されることができる。
真空チャック７０１は、ホスト基板１０１上の孤立させられた素子１１０の上を覆って設置され、素子１１０は、弁を使用して真空をオンにすることによって、ホスト基板１０１から外に抽出される。
次いで、チャック７０１によって含まれる素子層は、処理されたキャリアプレート７０４上に設置されるか、または、ディスプレイ背面パネル４１６上に直接取り付けられる。
（用語の定義）
（ＩＩＩ族窒化物系基板）
ＩＩＩ族窒化物系基板１０１は、ＩＩＩ族窒化物系基板が成長制限マスク１０２を通したＩＩＩ族窒化物半導体層１０５、１０７、１０８、１０９の成長を可能にする限り、任意のタイプのＩＩＩ族窒化物系基板を備え得、バルクＧａＮおよびＡｌＮ結晶基板から｛０００１｝、｛１１－２２｝、｛１－１００｝、｛２０－２１｝、｛２０－２－１｝、｛１０－１１｝、｛１０－１－１｝面等または他の面上でスライスされる任意のＧａＮ基板１０１を備え得る。
（ヘテロ基板）
さらに、本発明は、ヘテロ基板を使用することもできる。例えば、ＧａＮテンプレートまたは他のＩＩＩ族窒化物系半導体層が、成長制限マスク１０２に先立って、サファイア、Ｓｉ、ＧａＡｓ、ＳｉＣ、Ｇａ２Ｏ３等のヘテロ基板上に成長させられ得る。ＧａＮテンプレートまたは他のＩＩＩ族窒化物系半導体層は、典型的に、約２～６μｍの厚さまでヘテロ基板上に成長させられ、次いで、成長制限マスク１０２が、ＧａＮテンプレートまたは別のＩＩＩ族窒化物系半導体層上に配置される。
（成長制限マスク）
成長制限マスク１０２は、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３、ＡｌＮ、ＡｌＯＮ、ＭｇＦ、ＺｒＯ２、ＴｉＮ等の誘電体層、またはＷ、Ｍｏ、Ｔａ、Ｎｂ、Ｒｈ、Ｉｒ、Ｒｕ、Ｏｓ、Ｐｔ等の耐熱金属または貴金属から成る。成長制限マスク１０２は、上記の材料から選択される積層構造であり得る。それは、上記の材料から選定される多重スタッキング層構造でもあり得る。
一実施形態において、成長制限マスク１０２の厚さは、約０．０５～３μｍである。成長制限マスク１０２の幅は、好ましくは、２０μｍより大きく、より好ましくは、幅は、４０μｍより大きい。成長制限マスク１０２は、スパッタ、電子ビーム蒸着、プラズマ強化化学蒸着（ＰＥＣＶＤ）、イオンビーム蒸着（ＩＢＤ）等によって堆積させられるが、それらの方法に限定されない。
ｍ－面自立ＧａＮ基板１０１上で、成長制限マスク１０２は、第２の方向に延びている、間隔において周期的に、基板１０１の１１－２０方向と平行な第１の方向および基板１０１の０００１方向と平行な第２の方向に配置される、複数の開放エリア１０３を備えている。開放エリア１０３の長さは、例えば、２００～３５，０００μｍであり、幅は、例えば、２～１８０μｍであり、開放エリア１０３の間隔は、例えば、２０～１８０μｍである。開放エリア１０３の幅は、典型的に、第２の方向に一定であるが、必要に応じて、第２の方向において変化させられ得る。
ｃ－面自立ＧａＮ基板１０１上で、開放エリア１０３は、基板１０１の１１－２０方向と平行な第１の方向および基板１０１の１－１００方向と平行な第２の方向に配置される。
半極性（２０－２１）または（２０－２－１）ＧａＮ基板１０１上で、開放エリア１０３は、それぞれ、［－１０１４］および［１０－１４］と平行な方向に配置される。
代替として、ヘテロ基板１０１が、使用されることができる。ｃ－面ＧａＮテンプレートがｃ－面サファイア基板１０１上に成長させられるとき、開放エリア１０３は、ｃ－面自立ＧａＮ基板１０１と同じ方向にあり、ｍ－面ＧａＮテンプレートが、ｍ－面サファイア基板１０１上に成長させられるとき、開放エリア１０３は、ｍ－面自立ＧａＮ基板１０１と同じ方向にある。こうすることによって、ｍ－面劈開面が、ｃ－面ＧａＮテンプレートを伴う素子１１０の棒体を分割するために使用されることができ、ｃ－面劈開面が、ｍ－面ＧａＮテンプレートを伴う素子１１０の棒体を分割するために使用されることができ、それは、はるかに好ましい。
（ＩＩＩ族窒化物系半導体層）
ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物半導体素子層１０７は、Ｉｎ、Ａｌ、および／またはＢ、およびＭｇ、Ｓｉ、Ｚｎ、Ｏ、Ｃ、Ｈ等の他の不純物を含むことができる。
ＩＩＩ族窒化物系素子層１０７は、概して、ｎ－型層、ドープされていない層、およびｐ型層の中からの少なくとも１つの層を含む、３つ以上の層を備えている。ＩＩＩ族窒化物系素子層１０７は、ＧａＮ層、ＡｌＧａＮ層、ＡｌＧａＩｎＮ層、ＩｎＧａＮ層等を備え得る。素子１１０が複数のＩＩＩ族窒化物半導体層１０５、１０７を有する場合、互いに隣接する島状ＩＩＩ族窒化物半導体層１０５、１０７間の距離は、概して、３０μｍ以下であり、好ましくは、１０μｍ以下であるが、これらの数字に限定されない。半導体素子１１０では、いくつかの電極が、半導体素子１１０のタイプに従って、所定の位置に配置される。
（分離長）
分離長Ｌは、エピタキシャルブリッジ３０１または非エピタキシャルブリッジ３０３のいずれかを使用して形成される。分離長Ｌは、発光開口１１１をＩＩＩ族窒化物ＥＬＯ層１０５の開放領域２０１から離れて保つ。長さＬは、任意の縁損傷、開放領域２０１の近傍の結晶瑕疵等を回避するために、少なくとも１μｍであるように設計される。より長い長さは、ＰＤＭＳスタンプ４１４または真空チャック７０１を用いて押し付けられたときの素子１１０の容易な切断と、発光開口１１１のためのより良質な結晶品質とを保証する。エピタキシャルブリッジ３０１の場合、素子１１０は、長さＬの劈開性平面を使用して、素子１１０をホスト基板１０１から分離し得る。
（エピタキシャル側方過成長の長所）
成長制限マスク１０２の縞状開放エリア１０３から成長制限マスク１０２上でＩＩＩ族窒化物ＥＬＯ層１０５を使用して成長させられる島状ＩＩＩ族窒化物半導体層１０５、１０７の結晶性は、非常に高い。
さらに、２つの利点が、ＩＩＩ族窒化物系基板１０１を使用して取得され得る。１つの利点は、サファイア基板１０１の使用と比較して、非常に低瑕疵密度を伴う等、高品質ＩＩＩ族窒化物半導体層１０７が、ＩＩＩ族窒化物ＥＬＯ層１０５のウィング上に取得され得ることである。
エピ層１０５、１０７の成長のためのサファイア（ｍ－面、ｃ－面）、ＬｉＡｌＯ２、ＳｉＣ、Ｓｉ等のヘテロ基板１０１の使用の利点は、これらの基板１０１が、低コスト基板であることである。これは、大量生産に関して重要な利点である。
素子１１０の品質に関して言えば、自立ＩＩＩ族窒化物系基板１０１の使用が、上記の理由に起因して、より好ましい。他方で、ヘテロ基板１０１の使用は、より安価かつスケーラブルにする。
また、成長制限マスク１０２およびＩＩＩ族窒化物ＥＬＯ層１０５が化学的に接合されないので、ＩＩＩ族窒化物ＥＬＯ層１０５内の応力は、成長制限マスク１０２とＩＩＩ族窒化物ＥＬＯ層１０５との間の界面において引き起こされるスライドによって緩和されることができる。
（平坦表面領域）
平坦表面領域１０８は、屈曲領域１０９間の層である。さらに、平坦表面領域１０８は、成長制限マスク１０２の領域内にある。
半導体素子１１０の製作は、主に、平坦表面領域１０８上で実施される。平坦表面領域１０８の幅は、好ましくは、少なくとも、５μｍ、より好ましくは、１０μｍ以上である。平坦表面領域１０８は、半導体層の各々に関して、高い均一性の厚さを有する。
（層屈曲領域）
図２Ｃは、層屈曲領域１０９を図示する。活性層１０７ａを含む層屈曲領域１０９が、素子１１０内に留まる場合、活性層１０７ａから放出される光の一部は、再吸収される。結果として、層屈曲領域１０９内の活性層１０７ａの少なくとも一部をエッチングによって除去することが好ましい。
別の観点から見ると、平坦表面領域１０８のエピタキシャル層は、開放エリア１０３を除き、開放エリア１０３のエピタキシャル層より少ない瑕疵密度を有する。したがって、開口１１１が、ウィング領域上を含む平坦表面領域１０８内に形成されることがより好ましい。
（半導体素子）
半導体素子１１０は、例えば、ショットキーダイオード、発光ダイオード、半導体レーザ、光ダイオード、トランジスタ等であるが、これらの素子に限定されない。本発明は、特に、マイクロＬＥＤのために有用である。本発明は、特に、空洞形成のための平滑領域を要求する、半導体レーザ素子のために有用である。
（エピタキシャルブリッジ）
ＥＬＯを使用して成長させられる、エピタキシャルブリッジ３０１は、結晶層環境の再成長時、ＩＩＩ族窒化物ＥＬＯおよび素子層１０５、１０７を保持するために特別に構築される。そのような構造の例は、図３、図４Ｆ、および図５Ｃに示される。
（代替実施形態）
以下は、本発明の代替実施形態を説明する。
（第１の実施形態）
第１の実施形態は、半導体素子１１０を含む、ＩＩＩ族窒化物系マイクロディスプレイ４１６を製造する方法を開示する。
第１の実施形態において、図１に示されるように、基部基板またはホスト基板１０１が、最初に、提供され、複数の縞状開放エリア１０３を有する成長制限マスク１０２が、基板１０１上に形成される。
本実施形態において、島状ＩＩＩ族窒化物ＥＬＯ層１０５は、所望の素子１１０のための基礎層を形成するために、近隣層１０５に接触することを可能にされる。その後、多量子井戸構造、導波管、電子遮断層、ｐ－ＧａＮ等の素子層１０７が、上記ＩＩＩ族窒化物ＥＬＯ層１０５上に成長させられた。図４および５に説明されるように、μＬＥＤ等の素子１１０が、ＩＩＩ族窒化物ＥＬＯ層１０５のウィング領域上に製作される。再成長エリア４０８が、素子層１０７上に開放され、次いで、ＩＩＩ族窒化物ＥＬＯ層１０５および素子層１０７は、領域２０１、２０２を除去することによって、下層成長制限マスク１０２を露出させるように下までエッチングすることによって、個々の素子１１０または素子１１０の群に分割される。領域２０１、２０２をエッチングする間、エピタキシャルブリッジ３０１が、図３に示されるように、領域２０１の近傍に形成される。本段階では、ＩＩＩ族窒化物ＥＬＯ層１０５および素子層１０７は、事実上、ホスト基板１０１との接続として、エピタキシャルブリッジ３０１のみを有し、それは、所望されるまで、ＩＩＩ族窒化物ＥＬＯ層１０５および素子層１０７が基板１０１から分離することを防ぐ。
エピタキシャルブリッジ３０１および再成長エリア４０８を保護層４０７とともに含む構造は、薄い高度にドープされたｐ－ＧａＮ層４０９を形成するために、再成長チャンバに送られる。再成長は、プラズマ環境内でのエッチングによって引き起こされる損傷を修復することに役立ち得る。
素子層１０７は、再成長エリア４０８の下方にすでに形成されているので、ｐ－ＧａＮ層４０９を形成するために攻撃的温度成長環境を使用しないことが推奨される。例えば、パルススパッタリング堆積（ＰＳＤ）、パルスレーザ堆積、またはＭＢＥが、高濃度Ｍｇドープｐ－ＧａＮ層４０９を成長させるために使用され得る。これらの再成長層は、ｐ－ＧａＮ層４０９内において改良された電流拡散を取得し、プラズマエッチングにおいて生じ得る素子損傷を修復することに役立ち得る。
再成長が終了すると、成長制限マスク１０２および保護層４０７は、ＢＨＦまたはＨＦを使用してエッチングされ、図４Ｆに示されるように、エピタキシャル層１０５、１０７のみが残される。
ＴＣＯ層４１０が、発光エリアの上を覆ってかぶせられ、環状ｐ－パッドおよびｎ－パッド４１１が、図４Ｉに示されるように、堆積させられる。
次いで、弱く取り付けられたＩＩＩ族窒化物ＥＬＯ層１０５および素子層１０７は、エラストマスタンプ４１４、真空チャック７０１等のツールを使用して、ディスプレイパネル４１６等の所望のキャリア上に転写される。ディスプレイパネル４１６は、ＴＶ、ラップトップ、電話、ＡＲ／ＶＲ／ＭＲヘッドセット、ＨＵＤ等のいくつかの用途において使用されることができる。
（第２の実施形態）
第２の実施形態は、半導体素子１１０を含むＩＩＩ族窒化物系マイクロディスプレイ４１６を開示する。
第１の実施形態において、図１に示されるように、基部基板またはホスト基板１０１が、最初に、提供され、複数の縞状開放エリア１０３を有する成長制限マスク１０２が、基板１０１上に形成される。
第２の実施形態において、島状ＩＩＩ族窒化物ＥＬＯ層１０５は、所望の素子１１０のための基礎または基部層を形成するために、近隣層１０５に接触することを可能にされる。これらの基部ＩＩＩ族窒化物ＥＬＯ層１０５は、ｎ－ＧａＮ層である。本実施形態において、多量子井戸構造、導波管、電子遮断層、ｐ－ＧａＮ等の素子層１０７が、再成長プロセスにおいて、基部ＩＩＩ族窒化物ＥＬＯ層１０５上またはその上方に成長させられた。
再成長エリア４０８が、基部ｎ－ＧａＮ層１０５上に開放され、次いで、ＩＩＩ族窒化物ＥＬＯ層１０５および素子層１０７は、領域２０１、２０２の除去によって、下層成長制限マスク１０２を露出させるためのエッチングによって、個々の素子１１０または素子１１０の群に分割される。領域２０１、２０２をエッチングする間、エピタキシャルブリッジ３０１が、図３に示されるように、領域２０１の近傍に形成される。この段階において、ＩＩＩ族窒化物ＥＬＯ層１０５および素子層１０７は、全く、ホスト基板１０１との接続として、エピタキシャルブリッジ３０１のみを有し、それは、所望されるまで、ＩＩＩ族窒化物ＥＬＯ層１０５および素子層１０７がホスト基板１０１から分離することを妨げる。結果として生じるパターンは、図５Ｅに示される。
保護層４０７を伴うエピタキシャルブリッジ３０１および再成長エリア４０８を含む構造は、ｎ－ＧａＮ層、多量子井戸構造、導波管、電子遮断層、ｐ－ＧａＮ層等の素子層１０７を再成長させるために、再成長チャンバに送られる。再成長は、プラズマ環境におけるエッチングによって引き起こされる損傷を修復することに役立ち得る。
このプロセスでは、再成長は、活性領域１０７ａを成長させるステップを含むので、第１の実施形態に説明されるプロセスより高い温度を使用し得る。より高い温度における成長は、層１０７の結晶品質を高め、それによって、素子１１０の改良された性能が、観察されることができる。
例えば、ＭＯＣＶＤまたはＭＢＥが、再成長のために使用され得る。これらの再成長層１０７は、プラズマエッチングにおいて生じ得る素子１１０損傷を修復することに役立ち得る。
再成長が、終了すると、成長制限マスク１０２および保護層４０７は、ＢＨＦまたはＨＦを使用してエッチングされ、図５Ｉに示されるように、エピタキシャル層１０５、１０７のみが残される。成長制限マスク１０２を除去する前、ＴＣＯ層４１０を設置することによって、保護層４０７を残すことを選定し得る。このアプローチの結果として生じるブリッジ３０１構造は、図５Ｉに示される。
次いで、弱く取り付けられたＩＩＩ族窒化物ＥＬＯ層１０５および素子層１０７は、エラストマスタンプ４１４、真空チャック７０１等のツールを使用して、ディスプレイパネル４１６であり得る所望のキャリア上に転写される。ディスプレイパネル４１６は、ＴＶ、ラップトップ、電話、ＡＲ／ＶＲ／ＭＲヘッドセット、ＨＵＤ等のいくつかの用途において使用されることができる。
（第３の実施形態）
第３の実施形態は、電気注入のための構造を提供する。第１および第２の実施形態において、電気注入は、後の注入として選定される。しかしながら、ＩＩＩ族窒化物ＥＬＯ層１０５の背面界面６０１が、電気注入パッドのうちの１つとして使用され得、それは、図６に示されるように、電気注入の垂直構成につながる。
（第４の実施形態）
第４の実施形態は、ＰＤＭＳスタンプ４１４を使用して、孤立させられた素子１１０をそのホスト基板１０１から除去する方法に関して説明する。孤立させられたＩＩＩ族窒化物ＥＬＯ層１０５は、ホスト基板１０１との接続として、エピタキシャルブリッジ３０１のみを有するので、この接続は、ＰＤＭＳスタンプ４１４の移動を使用して、容易に切断されることができる。図４Ｍに説明されるように、ＰＤＭＳスタンプ４１４は、孤立させられたＩＩＩ族窒化物ＥＬＯ層１０５および素子層１０７の全てを一緒に取り出すように、または、孤立させられたＩＩＩ族窒化物ＥＬＯ層１０５および素子層１０７のうちのいくつかのみを選択的に取り出すようにも設計されることができる。
（第５の実施形態）
第５の実施形態は、真空チャック７０１を使用して、孤立させられたＩＩＩ族窒化物ＥＬＯ層１０５および素子層１０７をホスト基板１０１から取り出し、真空チャック７０１は、少なくとも２つのプレート７０２ａ、７０２ｂを含むように設計される。プレート７０２ｂは、有限寸法孔７０３ｂを含み、それは、素子１１０の寸法より小さい。プレート７０２ａは、プレート７０２ｂの保持プロセスを制御するために、より大きい寸法孔７０３ａを有する。真空孔７０３ａは、機械的方法、電磁方法、または油圧方法のいずれかによって制御され得る。
図７に示されるように、プレート７０２ｂ上の望まない真空孔７０３ｂを閉鎖することによって、真空チャック７０１を使用して、選択された素子１１０のみを取り出し得る。
（第６の実施形態）
第６の実施形態において、ＡｌＧａＮ層が、島状ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７として使用され、それは、種々の偏角基板１０１上に成長させられ得る。ＡｌＧａＮ層は、非常に滑らかな表面を有することができ、島状ＩＩＩ族窒化物ＥＬＯ層１０５および素子層１０７として、種々の偏角基板１０１から除去されることができる。
この場合、ＵＶ－光（ＵＶ－ＡまたはＵＶ－ＢまたはＵＶ－Ｃ）を放出する、活性レーザが、ＡｌＧａＮ ＥＬＯ層１０５上に成長させられることができる。除去後、活性層１０７ａを伴うＡｌＧａＮ ＥＬＯ層１０５は、擬似ＡｌＧａＮ基板１０１を伴うＵＶ素子１１０のように見える。こうすることによって、高品質ＵＶ－ＬＥＤディスプレイパネル４１６を取得することができる。これの用途は、滅菌、照明等につながり得る。
（第７の実施形態）
第７の実施形態において、ＩＩＩ族窒化物ＥＬＯ層１０５が、種々の偏角基板１０１上に成長させられる。偏角配向は、ｍ－面からｃ－面に向かって０～＋１５度および０～－２８度に及ぶ。本発明は、素子１１０の棒体を種々の偏角基板１０１から除去することができる。これは、種々の偏角配向半導体平面素子１１０が、製作プロセスを変化させずに実現され得るので、本技法の大きな利点である。
（第８の実施形態）
第８の実施形態において、ＩＩＩ族窒化物ＥＬＯ層１０５が、２つの異なるミスカット配向を伴って、ｃ－面基板１０１上に成長させられる。次いで、ＩＩＩ族窒化物ＥＬＯおよび素子層１０５、１０７が、本願に説明される本発明を使用して、所望の素子１１０を処理後、除去される。
（第９の実施形態）
第９の実施形態において、緩衝層を伴うサファイア基板１０１が、ヘテロ基板として使用される。結果として生じる構造は、第１の実施形態および第２の実施形態とほぼ同じであるが、サファイア基板１０１および緩衝層を使用する。本実施形態において、緩衝層は、追加のｎ－ＧａＮ層または非ドープＧａＮ層も含み得る。緩衝層は、約５００～７００℃の低温で成長させられる。ｎ－ＧａＮ層または非ドープＧａＮ層は、約９００～１，２００℃のより高い温度で成長させられる。全体の厚さは、約１～３μｍである。次いで、成長制限マスク１０２が、緩衝層およびｎ－ＧａＮ層または非ドープＧａＮ層上に配置される。
他方で、緩衝層を使用する必要はない。例えば、成長制限マスク１０２は、直接、ヘテロ基板１０１上に配置されることができる。その後、ＩＩＩ族窒化物ＥＬＯ層１０５および／またはＩＩＩ族窒化物素子層１０７が、成長させられることができる。
（第１０の実施形態）
第１０の実施形態は、非エピタキシャルブリッジ３０３についてである。第１および第２の実施形態に述べられたプロセスは、エピタキシャルブリッジ３０１を使用することなしでも実現され得る。領域２０１、２０２は、図３Ｂに示されるように、素子層１０７を分離し、素子１１０をホスト基板１０１から孤立させる。次いで、非エピタキシャルブリッジ３０３が、素子層１０７を結晶成長チャンバの中に再導入する前、素子層１０７の上を覆って設置される。非エピタキシャルブリッジ３０３材料は、成長制限マスク１０２に類似した材料であることも、成長制限マスク１０２と異なる材料であることもできる。非エピタキシャルブリッジ３０３の主要機能は、結晶再成長チャンバの中に導入されるとき、素子１１０を成長制限マスク１０２上に保つことである。ブリッジ３０３の分離長Ｌは、発光開口１１１をＩＩＩ族窒化物ＥＬＯ層１０５のウィング領域上に完全に設計することも可能にする。分離長Ｌは、領域２０１からの結晶瑕疵を回避するために、エピタキシャルブリッジ３０１の場合と同様に測定されることができる。少なくとも１μｍが、領域２０１と素子１１０の縁との間に残されなければならない。
エピタキシャルブリッジ３０１の場合のように、第１の実施形態に説明されるように、ｐ－型層４０９再成長のみ、または第２の実施形態に説明されるように、完全な素子層１０７成長が、図３Ｂに示されるように、非エピタキシャルブリッジ３０３の場合でも実施されることができる。
（プロセスステップ）
図８は、本発明による、半導体素子を製作する方法を図示するフローチャートである。
ブロック８０１は、合体または非合体であり得るＩＩＩ族窒化物ＥＬＯ層１０５を形成するステップを表す。
ブロック８０２は、ＩＩＩ族窒化物ＥＬＯ層１０５が、ｎ－ＧａＮ層のみを備えているステップを表す。
ブロック８０３は、側方電極構造を形成するステップを表し、ブロック８０４は、垂直電極構造を形成するステップを表す。
ブロック８０５および８０６の両方は、あるエリアをＩＩＩ族窒化物ＥＬＯ層１０５のウィング領域の表面上に開放するステップを表す。
ブロック８０７は、エピタキシャルまたは非エピタキシャルブリッジ３０１、３０３を形成するステップを表す。
ブロック８０８は、素子層１０７の再成長を実施するステップを表す。
ブロック８０９は、ＴＣＯ層４１０を素子層１０７上に形成するステップを表す。
ブロック８１０は、電気パッド４１１を結果として生じる素子１１０上に設置するステップを表す。
ブロック８１１は、エピタキシャルまたは非エピタキシャルブリッジ３０１、３０３から成る基板１０１との接続を切断した後、素子１１０を基板１０１から引き抜くステップを表す。
ブロック８１２は、素子１１０をディスプレイパネル４１６または別のキャリアまたはサブマウント上に設置するステップを表す。
ブロック８１３は、ＩＩＩ族窒化物素子層１０７をＩＩＩ族窒化物ＥＬＯ層１０５上に形成するステップを表す。
ブロック８１４は、側方電極構造を形成するステップを表し、ブロック８１５は、垂直電極構造を形成するステップを表す。
ブロック８１６および８１７の両方は、あるエリアをＩＩＩ族窒化物ＥＬＯ層１０５のウィング領域上の素子層１０７の表面上に開放するステップを表す。
ブロック８１８は、エピタキシャルまたは非エピタキシャルブリッジ３０１、３０３を形成するステップを表す。
ブロック８１９は、高ドープされたｐ－ＧａＮ層４０９の再成長を実施するステップを表す。
ブロック８２０は、ＴＣＯ層４１０を素子層１０７上に形成するステップを表す。
ブロック８２１は、電気パッド４１１を結果として生じる素子１１０上に設置するステップを表す。
ブロック８２２は、エピタキシャルまたは非エピタキシャルブリッジ３０１、３０３から成る基板１０１との接続を切断した後、素子１１０を基板１０１から引き抜くステップを表す。
ブロック８２３は、素子１１０をディスプレイパネル４１６または別のキャリアまたはサブマウント上に設置するステップを表す。
（結論）
ここで、本発明の好ましい実施形態の説明を結論付ける。本発明の１つ以上の実施形態の前述の説明は、例証および説明の目的のために提示されている。包括的であること、または本発明を開示される精密な形態に限定することは、意図されていない。多くの修正および変形例が、上記の教示に照らして可能である。本発明の範囲は、本発明を実施するための形態によってではなく、むしろ、本明細書に添付される請求項によって限定されることが意図される。
方法を使用するいくつかの可能な設計が、以下の本発明の詳細な説明に図示される。本発明は、半導体素子を上記に記載される半導体基板から除去することに関する相互参照された発明と組み合わせられるとき、従来の製造可能素子要素と比較して、多くの利点を有する。
本発明は、例えば、以下の項目を提供する。
（項目１）
方法であって、前記方法は、
成長制限マスクを使用して、１つ以上のエピタキシャル側方過成長（ＥＬＯ）層および素子層を基板上に成長させることと、
前記成長制限マスク上の前記ＥＬＯ層および素子層を孤立させる一方、接続連結部を前記基板と前記孤立させられたＥＬＯ層および素子層との間に形成することと、
発光開口を前記ＥＬＯ層および素子層のウィング領域上に製作することと、
前記接続連結部を切断することによって、前記ＥＬＯ層および素子層をディスプレイパネルに転写することと
を含む、方法。
（項目２）
前記接続連結部を切断する前、素子製作を実施すること、項目１に記載の方法。
（項目３）
前記接続連結部は、エピタキシャルブリッジである、項目１に記載の方法。
（項目４）
前記接続連結部は、非エピタキシャルブリッジである、項目１に記載の方法。
（項目５）
前記接続連結部は、前記ＥＬＯ層の前記ウィング領域上の発光開口と前記ＥＬＯ層の開放エリアとの間のある分離長を備えている、項目１に記載の方法。
（項目６）
前記分離長は、少なくとも部分的に前記ＥＬＯ層の前記ウィング領域上にある、項目５に記載の方法。
（項目７）
前記切断することは、前記接続連結部の破壊および／または劈開を含む、項目１に記載の方法。
（項目８）
前記孤立させることは、前記ＥＬＯ層および素子層を素子に分離することを含む、項目１に記載の方法。
（項目９）
前記接続連結部は、前記ＥＬＯ層および素子層を前記基板上に保持する、項目１に記載の方法。
（項目１０）
前記転写することは、前記ＥＬＯ層および素子層をより大きいウエハ上に統合する、項目１に記載の方法。
（項目１１）
前記製作することは、前記転写後に実施される、項目１に記載の方法。
（項目１２）
前記転写することは、ピックアンドプレース方法を使用して実施される、項目１に記載の方法。
（項目１３）
前記転写することは、選択的に実施される、項目１に記載の方法。
（項目１４）
前記基板は、半導体基板である、項目１に記載の方法。
（項目１５）
前記半導体基板は、結晶配向から独立している、項目１１に記載の方法。
（項目１６）
項目１に記載の方法によって製作される素子。
（項目１７）
方法であって、前記方法は、
成長制限マスクを使用して、１つ以上のエピタキシャル側方過成長（ＥＬＯ）層を基板上に成長させることと、
前記成長制限マスク上の前記ＥＬＯ層を孤立させる一方、接続連結部を前記基板と前記孤立させられたＥＬＯ層との間に形成することと、
１つ以上の素子層の再成長を前記孤立させられたＥＬＯ層上で実施することと、
発光開口を前記ＥＬＯ層および前記素子層のウィング領域上に製作することと、
前記接続連結部を切断することによって、前記素子層をディスプレイパネルに転写することと
を含む、方法。

Claims (17)

  1. 方法であって、前記方法は、
    成長制限マスクを使用して、１つ以上のエピタキシャル側方過成長（ＥＬＯ）層および素子層を基板上に成長させることと、
    前記成長制限マスク上の前記ＥＬＯ層および素子層を孤立させる一方、接続連結部を前記基板と前記孤立させられたＥＬＯ層および素子層との間に形成することと、
    発光開口を前記ＥＬＯ層および素子層のウィング領域上に製作することと、
    前記接続連結部を切断することによって、前記ＥＬＯ層および素子層をディスプレイパネルに転写することと
    を含む、方法。
  2. 前記接続連結部を切断する前、素子製作を実施すること、請求項１に記載の方法。
  3. 前記接続連結部は、エピタキシャルブリッジである、請求項１に記載の方法。
  4. 前記接続連結部は、非エピタキシャルブリッジである、請求項１に記載の方法。
  5. 前記接続連結部は、前記ＥＬＯ層の前記ウィング領域上の発光開口と前記ＥＬＯ層の開放エリアとの間のある分離長を備えている、請求項１に記載の方法。
  6. 前記分離長は、少なくとも部分的に前記ＥＬＯ層の前記ウィング領域上にある、請求項５に記載の方法。
  7. 前記切断することは、前記接続連結部の破壊および／または劈開を含む、請求項１に記載の方法。
  8. 前記孤立させることは、前記ＥＬＯ層および素子層を素子に分離することを含む、請求項１に記載の方法。
  9. 前記接続連結部は、前記ＥＬＯ層および素子層を前記基板上に保持する、請求項１に記載の方法。
  10. 前記転写することは、前記ＥＬＯ層および素子層をより大きいウエハ上に統合する、請求項１に記載の方法。
  11. 前記製作することは、前記転写後に実施される、請求項１に記載の方法。
  12. 前記転写することは、ピックアンドプレース方法を使用して実施される、請求項１に記載の方法。
  13. 前記転写することは、選択的に実施される、請求項１に記載の方法。
  14. 前記基板は、半導体基板である、請求項１に記載の方法。
  15. 前記半導体基板は、結晶配向から独立している、請求項１１に記載の方法。
  16. 請求項１に記載の方法によって製作される素子。
  17. 方法であって、前記方法は、
    成長制限マスクを使用して、１つ以上のエピタキシャル側方過成長（ＥＬＯ）層を基板上に成長させることと、
    前記成長制限マスク上の前記ＥＬＯ層を孤立させる一方、接続連結部を前記基板と前記孤立させられたＥＬＯ層との間に形成することと、
    １つ以上の素子層の再成長を前記孤立させられたＥＬＯ層上で実施することと、
    発光開口を前記ＥＬＯ層および前記素子層のウィング領域上に製作することと、
    前記接続連結部を切断することによって、前記素子層をディスプレイパネルに転写することと
    を含む、方法。
JP2023524350A 2020-10-23 2021-10-22 再成長によって製作される小サイズ発光ダイオード Pending JP2023548799A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063104580P 2020-10-23 2020-10-23
US63/104,580 2020-10-23
PCT/US2021/056154 WO2022087340A1 (en) 2020-10-23 2021-10-22 Small size light emiting diodes fabricated via regrowth

Publications (1)

Publication Number Publication Date
JP2023548799A true JP2023548799A (ja) 2023-11-21

Family

ID=81289465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023524350A Pending JP2023548799A (ja) 2020-10-23 2021-10-22 再成長によって製作される小サイズ発光ダイオード

Country Status (6)

Country Link
US (1) US20230411554A1 (ja)
EP (1) EP4232621A1 (ja)
JP (1) JP2023548799A (ja)
KR (1) KR20230088832A (ja)
CN (1) CN116568876A (ja)
WO (1) WO2022087340A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023287874A1 (en) * 2021-07-13 2023-01-19 The Regents Of The University Of California Fabrication method for small size light emitting diodes on high-quality epitaxial crystal layers

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
US9558721B2 (en) * 2012-10-15 2017-01-31 Apple Inc. Content-based adaptive refresh schemes for low-power displays
US9178109B2 (en) * 2013-02-17 2015-11-03 Tien Yang Wang Semiconductor light-emitting device and method of manufacturing the same
KR102068980B1 (ko) * 2013-08-01 2020-01-22 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US20210242086A1 (en) * 2018-05-30 2021-08-05 The Regents Of The University Of California Method of removing semiconducting layers from a semiconducting substrate
JP7448994B2 (ja) * 2019-10-23 2024-03-13 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 垂直共振器型面発光レーザのための共振空洞および分布ブラッグ反射器鏡をエピタキシャル側方過成長領域のウイング上に製作する方法

Also Published As

Publication number Publication date
US20230411554A1 (en) 2023-12-21
KR20230088832A (ko) 2023-06-20
CN116568876A (zh) 2023-08-08
WO2022087340A1 (en) 2022-04-28
EP4232621A1 (en) 2023-08-30

Similar Documents

Publication Publication Date Title
US9396943B2 (en) Method for the reuse of gallium nitride epitaxial substrates
JP5270088B2 (ja) 垂直型発光素子及びその製造方法
US7943494B2 (en) Method for blocking dislocation propagation of semiconductor
US7790584B2 (en) Method of growing semi-polar nitride single crystal thin film and method of manufacturing nitride semiconductor light emitting diode using the same
US20080261403A1 (en) Method for obtaining high-quality boundary for semiconductor devices fabricated on a partitioned substrate
US9905727B2 (en) Fabrication of thin-film devices using selective area epitaxy
JP7448994B2 (ja) 垂直共振器型面発光レーザのための共振空洞および分布ブラッグ反射器鏡をエピタキシャル側方過成長領域のウイング上に製作する方法
WO2004084318A1 (ja) 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
US20230238477A1 (en) Transfer process to realize semiconductor devices
EP3803980A1 (en) Method of removing semiconducting layers from a semiconducting substrate
JP2023548799A (ja) 再成長によって製作される小サイズ発光ダイオード
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
KR100773555B1 (ko) 저결함 반도체 기판 및 그 제조방법
US20230402564A1 (en) Method of transferring a pattern to an epitaxial layer of a light emitting device
JPH10341036A (ja) 半導体基板、半導体素子及びそれらの製造方法
WO2023287874A1 (en) Fabrication method for small size light emitting diodes on high-quality epitaxial crystal layers
KR100808197B1 (ko) 수직형 발광 소자 및 그 제조방법
WO2023076607A9 (en) Light emitting diodes containing epitaxial light control features
WO2023069771A1 (en) Methods for fabricating a vertical cavity surface emitting laser

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230523

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240209

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240409