JP2005012034A - 半導体薄膜の製造方法及び半導体装置の製造方法 - Google Patents

半導体薄膜の製造方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2005012034A
JP2005012034A JP2003175715A JP2003175715A JP2005012034A JP 2005012034 A JP2005012034 A JP 2005012034A JP 2003175715 A JP2003175715 A JP 2003175715A JP 2003175715 A JP2003175715 A JP 2003175715A JP 2005012034 A JP2005012034 A JP 2005012034A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor thin
connection support
substrate
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003175715A
Other languages
English (en)
Other versions
JP4315742B2 (ja
Inventor
Mitsuhiko Ogiwara
光彦 荻原
Hiroyuki Fujiwara
博之 藤原
Masaaki Sakuta
昌明 佐久田
Ichimatsu Abiko
一松 安孫子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Oki Digital Imaging Corp
Original Assignee
Oki Data Corp
Oki Digital Imaging Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Data Corp, Oki Digital Imaging Corp filed Critical Oki Data Corp
Priority to JP2003175715A priority Critical patent/JP4315742B2/ja
Priority to US10/870,142 priority patent/US6913985B2/en
Publication of JP2005012034A publication Critical patent/JP2005012034A/ja
Application granted granted Critical
Publication of JP4315742B2 publication Critical patent/JP4315742B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Weting (AREA)
  • Led Devices (AREA)

Abstract

【課題】半導体薄膜を基板上に形成した後剥離する方法において、剥離のためのエッチング液の浸透速度が高く、エッチング速度の均一性を高め、短時間で良好な半導体薄膜を得ることのできるようにする。
【解決手段】複数の半導体薄膜20が基板11上にあるときに、複数の半導体薄膜20を互いに連結して支持するための連結支持体40を設ける。連結支持体としては、基板11の面に垂直な方向又は平行な方向に、エッチング液を通過させる空隙を備えたものを用いる。
【選択図】 図4

Description

【0001】
【発明の属する技術分野】
本発明は、半導体薄膜の製造方法及び半導体装置の製造方法に関し、特に基板上に形成した半導体薄膜を上記基板から剥離して半導体薄膜を得る半導体薄膜の製造方法、及びこのようにして得られた半導体薄膜を第2の基板へ固定する工程を含む半導体装置の製造方法に関する。
【0002】
【従来の技術】
従来のこの種の製造方法として、下記の非特許文献1に開示されるものがある。
【0003】
【非特許文献】
コナガイ他、「膜剥離技術による高効率GaAs薄膜光電池(HIGH EFFICIENCY GaAs THIN FILM SOLAR CELLS BY PEELED FILM TECHNOLOGY)」ジャーナル・オブ・クリスタル・グロウス(Journal of Crystal Growth) 45 (1978) 227 280
【0004】
図32は非特許文献1に開示されている製造方法の概略を示している。この方法は、第1の基板上に形成した半導体薄膜を化学的なリフトオフ法によって第1の基板から剥離する工程を含む。
【0005】
具体的には、図32(a)に示すように、GaAs基板201上に犠牲層(Al0.7Ga0.3As)202を設ける。この基板(GaAs/Al0.7Ga0.3As/GaAs基板)を弗酸(HF)に浸漬し、上部GaAs薄膜を得る(図32(b))。
【0006】
【発明が解決しようとする課題】
上記の方法で大面積の半導体薄膜を剥離する場合には薬液の浸透速度が遅いため半導体薄膜の剥離に長い時間が必要であった。剥離の時間を短時間におさえるために、例えば、半導体基板上に形成されている半導体薄膜を適当な大きさに分割して剥離することが考えられる。パターン化された複数の半導体薄膜を剥離する場合、例えば、複数の半導体薄膜にまたがるシート状の支持体、例えば粘着シートのごとき支持体を設け複数の半導体薄膜を剥離することが考えられる。しかるに、この場合には、シート状の支持体と半導体薄膜を設けた基板の間の、薬液が浸透するスペースが狭いため、量産で使用するような大面積基板に適用する場合にはやはり薬液の浸透速度が十分でない問題が内在していると考えられる。また、エッチング速度が基板上の位置によって一定でないという問題もあった。
【0007】
そこで、例えば、この支持体として多孔性材料を使用することが考えられるが、どのような形態の多孔性材料によって半導体薄膜を良好に支持することができるかについては不明であった。
【0008】
本発明は、所定のパターン形状を持つ半導体薄膜を半導体基板から化学的エッチングによって剥離する工程において、剥離のためのエッチング液の浸透速度が高く、エッチング速度の均一性を高め、短時間で良好な半導体薄膜を得ることのできる方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明は、
基板上に形成した複数の半導体薄膜をエッチング液を用いる化学的エッチングによって上記基板から剥離して半導体薄膜を得る半導体薄膜の製造方法であって、
上記半導体薄膜が上記基板上にあるときに、上記半導体薄膜上に、上記複数の半導体薄膜を互いに連結して支持するための連結支持体を設ける工程を備え、
上記連結支持体が上記基板の面に垂直な方向又は平行な方向に、上記エッチング液を通過させる空隙を備えていることを特徴とする半導体薄膜の製造方法を提供する。
【0010】
【発明の実施の形態】
以下、主として半導体薄膜がLEDアレイとして用いられるものについて説明するが、本発明はこのような応用に限定されない。
【0011】
第1の実施の形態
最初に図1に示すように、基板、例えばn型GaAs基板11上に、例えばGaAsバッファー層12、例えばAlAs剥離層13、例えばp型GaAs下側コンタクト層14、例えばp型AlGa1−xAs下側クラッド層15、例えばp型AlGa1−yAs活性層16、例えばn型AlGa1−zAs上側クラッド層17、例えばn型GaAs上側コンタクト層18を形成する。
これらの層は順にエピタキシャル成長させることにより得られる。
これらの層のうち、下側コンタクト層14、下側クラッド層15、活性層16、上側クラッド層17、及び上側コンタクト層18で半導体薄膜層20aが形成されている。また、半導体薄膜層20aと、バッファー層12、剥離層13をまとめて半導体エピタキシャル層25aと呼ぶ。
【0012】
図1に示す積層構造物の半導体薄膜層20a内において素子分離(例えば発光領域以外の部分の活性層までをエッチング除去する)などを行うことにより、半導体素子を形成する。半導体薄膜層20aは、以下に詳述するように、溝23の形成により複数の半導体薄膜片に分割されるものであり、半導体素子は、各半導体薄膜片形成予定領域内に形成される。本実施の形態では、各半導体薄膜がLEDアレイを構成する場合を想定しており、各半導体薄膜片内に複数のLED素子から成るLEDアレイが形成される。
【0013】
バッファー層12は、欠陥が少ない良好な半導体エピタキシャル層を形成するにあたり、良好な状態の表面を用意するとともに、基板11とAlGaAs層(14、15、17)との格子定数のミスマッチを緩和するとともに、基板11とAlGaAs層(14、15、17)の熱膨張率の差を緩和するためのものである。
【0014】
剥離層13は、半導体薄膜層20a(を後述のように分割することにより形成される半導体薄膜20)を基板11から化学的エッチングによって剥離するためのもので、半導体薄膜層20aの各層に対しエッチング性の低いエッチング液により高速にエッチングされる材料で形成されている。
【0015】
活性層16は、組成AlGa1−yAsにおいて、発光波長が760nmの場合には、y=0.15程度、発光波長が740nmの場合には、y=0.2程度とされる。
下側クラッド層15及び上側クラッド層17は、ポテンシャル障壁によりダブルへテロ構造を形成するために設けられるものであり、例えば組成を表すAlGa1−xAs及びAlGa1−zAsにおいて、x=0.6、z=0.6とされる。
コンタクト層18は、n型GaAs(5×1017〜3×1018cm−3)であり、n側のオーミックコンタクトを取るために高い不純物濃度を有する。
【0016】
なお、活性層を上下2つの層に分け、下側の活性層をp型とし、上側の活性層をn型とすることとしても良い。
さらに、下側コンタクト層15及び下側クラッド層16をn型とし、上側のクラッド層18及び上側コンタクト層をp型としても良い。この場合において、活性層を上下2つの層に分ける場合には、下側をn型とし、上側をp型とする。
【0017】
なおまた、上記のようなヘテロ接合型のLEDとする代わりに、ホモ接合型のLEDを構成することもできる。この場合、各層をエピタキシャル成長させた後、最上層の表面から固相拡散法により不純物拡散を行って活性層内にpn接合を形成する。このように不純物拡散を行ってpn接合を形成する場合には、上記にように発光領域以外の部分のエッチング除去の代わりに、この不純物拡散が素子形成の工程を構成する。また同一の半導体材料でエピタキシャル層を形成し、拡散またはエピタキシャル成長によりp型層及びn型層を形成するなどして、pn接合を形成しても良い。
【0018】
上記のように、素子分離などを行って素子を形成した後、上記の半導体エピタキシャル層25a上に、個別支持体となる層30aを形成する。個別支持体となる層25aは、例えばフォトレジスト材料で形成され、半導体エピタキシャル層25aの全面に塗布、又は貼付することにより、半導体エピタキシャル層25aに固定される。
【0019】
その後、図示しないフォトマスクを用いて層30aを選択的に露光し、現像することにより、パターニングし、個別支持体30を形成する(図2)。
【0020】
次に、個別支持体30をマスクとしてエッチングを行なうことにより、半導体薄膜層20aをエッチング溝23により分割し、パターニングして複数の半導体薄膜20を形成する(図3)。図3には、複数の半導体薄膜のうち二つのみが図示されている。
【0021】
このエッチングは、少なくとも剥離層13の一部が露出するまで、例えば剥離層13がエッチング溝により分割されるまで行なわれる。図示の例では、エッチング溝が剥離層13のみならず、その下に位置するバッファー層12をも貫通し、基板11の表面まで達している。その結果、エピタキシャル層25aも複数のエピタキシャル膜25に分割されている。
【0022】
例えば、AlGaAsで形成された層15、16、17やGaAsで形成された層14、18のエッチングには、エッチング液として、硫酸過水(硫酸、過酸化水素及び水の混合液/HSO:H:HO=16:1:1)、又は燐酸過水(燐酸、過酸化水素及び水の混合液)、又はクエン酸系エッチャントを用いることができる。
【0023】
半導体薄膜20の各々(「薄膜片」或いは「チップ」と呼ぶこともある)の大きさは、半導体薄膜20でLEDアレイを形成する場合、例えば、10μm乃至200μmであり、その他の応用の場合も約5mm以下の範囲にある。
【0024】
次に図4に示すように、例えばポジ型のドライフィルム・レジスト41aを個別支持体30の上面に貼り付け、次にドライフィルム・レジスト41a上にメッシュ状の連結支持体40を加熱圧着する。
【0025】
ドライフィルム・レジスト41aは、加熱圧着によりメッシュ状の連結支持体40の下面及び個別支持体30の上面に接着し、これにより連結支持体40を個別支持体30に接着する。
例えばポジ型ドライフィルム・レジスト41aはまた、一般的に知られているフォトリソグラフィ工程(レジストの露光、現像を含む工程)により、露光領域の選択的除去が可能である。
【0026】
連結支持体40は、後述の剥離層13のエッチングの際、エッチング液が容易に通過できるように、メッシュ状に形成され、隣接する線状部材相互間に開口45を有するものである。メッシュ状の連結部材は、例えば、縦方向の線状部材43の群と横方向の線状部材44の群を編むことにより形勢されている。メッシュを構成する線状部材は、例えば、使用されるエッチング液に対して耐酸性を有するメタルワイヤで形成されている。代りに、それ自体は耐酸性を持たない芯線を耐酸性のポリマー、例えば、ポリイミドでコーティングしたものを使用することができる。
【0027】
上記のように、ドライフィルム・レジスト41aの上に連結支持体40が設けられた構造を得た後、連結支持体40のメッシュを形成する線状部材43、44をフォトマスクとしてドライフィルム・レジストの露光、現像を行なう。これにより、ドライフィルム・レジスト41aのうち、メッシュの線状部材43、44に整列した部分は残って接着層41となり、メッシュの線状部材に整列しない部分、即ちメッシュの開口45に整列した部分のレジスト材料41aは除去される(図5及び図6)。
【0028】
なお、図6では、接着層41が省略され、半導体エピタキシャル層25は、その詳細が省略されている。
また、図4及び図5は、図6のA‐A線の位置における概略部分断面図である。後述の図7、図8、図9、図10も同様の位置における概略部分断面図である。
【0029】
個別支持体30は、それぞれ半導体薄膜20に対応して設けられ、対応する半導体薄膜20を支持する。
連結支持体40は、複数の個別支持体30に共通で、これらを互いに連結して支持する。
上記のように、個別支持体30をマスクとして半導体薄膜層20aをエッチングすることにより半導体薄膜20を形成しているので、半導体薄膜20は個別支持体30に自己整合的に形成されている。
【0030】
次に、図5及び図6に示す、連結支持体40及び個別支持体30を設けた半導体エピタキシャル基板(即ち、基板11と複数のエピタキシャル膜25の組合せ)を、図7に示すように、剥離のためのエッチング液に浸漬し、剥離層13を溶解乃至分解させて、基板11(及びバッファー層12)から半導体薄膜20を剥離する。
剥離のためのエッチング液としては、剥離層13のエッチング速度が高く、半導体薄膜20の各層(14、15、16、17、18)のエッチング速度が低いもの、例えば、10%の弗酸(HF)が用いられる。
この剥離に際し、エッチング液が、連結支持体40のメッシュの開口45を通り、さらにエピタキシャル膜25相互間のエッチング溝23を通って、剥離層13に達する。
【0031】
エッチング液がメッシュ状の連結支持体40の開口を通過することができ、半導体ウエハ全面にわたり、均一な剥離速度を得ることができるため、均一な半導体薄膜の剥離を行なうことができる。
【0032】
メッシュ状の連結支持体40のメッシュの目の大きさが細かすぎると、表面張力などにより、エッチング液が通りにくくなるため、例えば開口46の大きさが、0.5mm以上の目の粗いものを使用するとよい。表面は親水化処理したものが望ましい。
【0033】
一方メッシュの目は、少なくとも一つの方向において、支持すべき薄膜片(チップ)の寸法よりも小さいことが必要である。メッシュの目がいずれの方向においても薄膜辺よりも大きいと支持できない場合があるためである。
図示の例では、メッシュの開口45は略正方形であり、半導体薄膜20が長方形であるので、メッシュの開口45を構成する正方形の辺の長さが、半導体薄膜20の長辺の長さよりも小さくしてある。
【0034】
次に図8に示すごとく、連結支持体40を(例えば、連結支持体40の周縁に設けた枠(図示しない)を)図示しない治具で保持しながら、搬送することで、複数の半導体薄膜20を一括して移動し、次に図9に示すごとく、異種基板、例えばSi基板51上の所定の領域に固定する。この際、例えば、半導体薄膜20の下側コンタクト層14が、Si基板51上の導通層(メタル層)52にボンディングされるようにする。
このボンディング工程においては、所望のボンディング強度を得るために適当な圧力で加圧することができる。また、適宜加熱してもよい。
【0035】
次に、ボンディングされた基板51、半導体薄膜20、支持体30、及び支持体40を含む構造物を、個別支持体30を分解または溶解させる溶剤に浸漬させるなど処理により、連結支持体40と個別支持体30を除去し、基板51と半導体薄膜20の組合せを得る(図10)。
【0036】
上記説明した実施の形態については、種々の変形が可能である。例えば、Si基板51上の導通層52は除いてもよい。
また、Si基板51の代りに、他の材料の基板、例えば、ガラス基板、金属基板、セラミック基板、あるいはSiO膜のような絶縁膜をコーティングした基板を用いても良い。
また、GaAs基板11や半導体薄膜を構成するAlGaAs層(15、16、17)の代りに、他の材料の基板や層を用いられる場合にも本発明を適用することができる。
【0037】
本発明の第1の実施の形態では、半導体薄膜を化学的にエッチングして基板から剥離する工程において、エッチング液がメッシュ状の連結支持体40の開口(メッシュの目)を通過することができ、半導体ウエハ全面にわたり、均一な剥離速度を得ることができ、均一な半導体薄膜の剥離を行なうことができる。
【0038】
第2の実施の形態
上記の第1の実施の形態では、連結支持体としてメッシュ状の連結支持体40を用いたが、代りに図11及び図12に示すような連結支持体60を用いることとしても良い。図12は、図11のB−B線の位置における概略部分断面図である。
【0039】
図11及び図12に示される連結支持体60は、第1の実施の形態の連結支持体40と同じく、複数の個別支持体30を連結して支持するためのものであるが、例えば円形の貫通孔61を有し、また例えば、感光性のポリマーシートで形成されている点で異なる。
【0040】
感光性ポリマーシートは、それ自体接着性を有する。感光性ポリマーシートとしては、例えば、ドライフィルム・レジストを用いるのが望ましい。
ドライフィルム・レジストは、それをラミネートするときには、加熱、圧着により、例えば個別支持体30の上面に接着される。また、露光、現像により選択的除去が可能である。さらに、ポストベークされたあとは、個別支持体30との密着性を保持する一方、他の面、例えば上面には接着性がなくなる。
本実施の形態では、感光性ポリマーシートとして、上記のようなドライフィルム・レジストを用い、それ自体の接着性で、個別支持体30に接着させる。従って、第1の実施の形態で用いた別個の接着層41は不要である。
【0041】
上記のような連結支持体60を備えた構造は以下のようにして得られる。
例えば、図3に引き続き、図13に示すように、連結支持体60となるドライフィルム・レジスト60aを個別支持体30の上に貼り付ける(ラミネートする)。この際、例えば、適当な加圧、加熱下で該感光性ポリマーを、それ自体の接着性により、個別支持体30上に固定することができる。
【0042】
次に、ドライフィルム・レジスト60aに、フォトリソ工程(露光、現像)により、複数の、所定の配置の、貫通孔61を形成して、連結支持体60を得る(図12、図11)。露光工程においては、貫通孔61のパターンに対応したフォトマスクを用いる。
【0043】
貫通孔61は、剥離工程で剥離層13のエッチングに用いられるエッチング液の通過を良好にするため、例えば、孔径を0.5mm以上とすることが望ましい。また、連結支持体60の表面は親水化処理したものが望ましい。
一方、貫通孔61の径は、少なくとも一つの方向において、薄膜片(チップ)の寸法よりも小さくする必要がある。貫通孔の径がいずれの方向においても薄膜片の寸法よりも大きいと、連結支持体60により薄膜片の支持ができない場合があるためである。
【0044】
貫通孔61を形成した後、適宜ポストベークを施して、後の工程で使用される薬液に対する、連結支持体60の耐薬品性を向上させる。
【0045】
以降、第1の実施の形態について説明した、図7乃至図10と同様の工程により、半導体薄膜の剥離、異種基板へのボンディング、及び支持体の除去を行なう。
【0046】
剥離の際、連結支持体60の貫通孔61を通して、エッチング液が通過するので、第1の実施の形態について説明したのと同様、半導体ウエハ全面にわたり、均一な剥離速度を得ることができ、均一な半導体薄膜の剥離を行なうことができる。
【0047】
また、貫通孔61の大きさや形状は、半導体薄膜20のサイズおよび使用するエッチング液の特性に合わせて、自由に調整することができる。
【0048】
なお、図11乃至図13を参照して説明した例では、感光性ポリマーシートで連結支持体を形成しているが、感光性のポリイミドをドライフィルムのごとく、あらかじめシート状態に形成した感光性を備えた感光性ポリイミドシートを用いても良い。感光性ポリイミドシートは、例えば、以下のように作製することができる。まず、ポリエチレンテレフタレートなどのフィルム上に液状の感光性ポリイミド(正確には、感光性ポリアミド)を所望の厚さに塗布し、溶剤を乾燥させ、その上にポリエチレンなどのカバーフィルムを設ける。
ここで、感光性ポリイミドについて、以下概略を説明する。
通常のポリイミド(非感光性ポリイミド)は、その前駆体であるポリアミック酸(芳香族無水物とジアミンを反応させて得られるもの)を約350℃で加熱してポリアミック酸から水分子を外し、イミド環を形成してポイミドが形成される。これに対し、ポリイミドに感光性を持たせたものが、感光性ポリイミドである。芳香族無水物に二重結合を持ったアルコール(例えばメタクリル酸ヒドロキシエチル)を反応させジカルボン酸を形成し、これにジアミンを反応させて、側鎖に二重結合をもったポリアミドを形成する。これはポリアミック酸のカルボキシル基を重合性の二重結合を持った構造に置換した構造に相当する。このポリマーを光開始剤や増感剤、接着助剤と一緒にNMP(n−メチルピロリドン)のような極性溶媒に溶かしたものが、感光性ポリイミドである。
次にこの感光性ポリイミド(ネガ型)を使ったパターン形成について説明する。まず感光性ポリイミドをスピンコートで適当な厚さ(例えば10μm)塗布し、溶剤を乾燥させる。次に所定のフォトマスクを使って露光する。この露光によって光開始剤から発生したラジカルによってポリアミド(出発ポリマー)の側鎖の二重結合同士の重合反応が起こり架橋構造となる。出発ポリマーを有機溶剤で溶解(現像)し、約350乃至400℃で熱処理することにより架橋鎖の部分がはずれ(熱分解して揮散して)、露光された領域にポリイミド構造が形成される。
【0049】
第3の実施の形態
第2の実施の形態では、感光性ポリマーシートで連結支持体60を形成しているが、代りに、図14、図15、図16及び図17に示すように、ポリマーシート基材83に粘着層84を貼り合わせてなるポリマーシート80を連結支持体として用いることができる。図15は、図14のC−C線の位置における概略部分断面図、図16は図14のD−D線の位置における概略部分断面図である。図17は、連結支持体80の平面図である。図示の連結支持体80は、例えばスリット状の貫通孔81を有する。
【0050】
上記のような支持体80を備えた構造は以下のようにして得られる。
図3に示す構造物の作成とは別に、貫通孔81を設けた連結支持体80を用意する。
そして、図3に示す構造物に、上記のように予め貫通孔81を設けた、連結支持体80を、個別支持体30の上に貼り付ける(ラミネートする)。この際、個別支持体30と連結支持体80の固定は、連結支持体80の粘着層84によってなされる。
【0051】
貫通孔81は、剥離工程で剥離層13のエッチングに用いられるエッチング液の通過を良好にするため、例えば、幅を0.5mm以上とすることが望ましい。また連結支持体80の表面は親水化処理したものが望ましい。
【0052】
一方、貫通孔81の幅は、薄膜片(チップ)のサイズ(貫通孔81の幅と同じ方向の寸法)よりも小さくすべきである。貫通孔81がいずれの方向においても薄膜片の寸法よりも大きいと、連結支持体80による薄膜片の支持ができない場合があるためである。
【0053】
以降、第1の実施の形態について説明した、図7乃至図10と同様の工程により、半導体薄膜の剥離、異種基板へのボンディング、及び支持体の除去を行なう。
剥離の際、連結支持体80の貫通孔81を通して、エッチング液が通過するので、第1の実施の形態について説明したのと同様、半導体ウエハ全面にわたり、均一な剥離速度を得ることができ、均一な半導体薄膜の剥離を行なうことができる。
【0054】
また、貫通孔の大きさや形状は、半導体薄膜20のサイズおよび使用するエッチング液の特性に合わせて、自由に調整することができる。
【0055】
第3の実施の形態の変形例
貫通孔81が上記の例のように、スリット状である場合、GaAs基板(ウエハ)の全領域にわたる連続したスリットであってもよく、また断続的なスリット(不連続であって、間に適当な間隔が設けられたもの)であってもよい。
また、貫通孔は、スリット状以外の形状、例えば図18に示すように、正方形状であっても良い。
【0056】
また、連結支持体80としては、図19に示すように、その周縁部に堅固な(剛性の)フレーム85を備え、これにより固定されたものを用いても良い。
【0057】
本発明の第3の実施の形態によれば、第1の実施の形態および第2の実施の形態で得られる効果の他に、連結支持体80と個別支持体30の接着のためにあらたに別の層を設ける必要がないため、工程を省略することができると言う効果もある。
【0058】
第4の実施の形態
連結支持体としては、第1乃至第3の実施の形態で説明したものの代りに、図20乃至図23に示す連結支持体90を用いることができる。なお、図20は連結支持体90を薄膜上に固定した状態の概略部分斜視図、図21は図20のE−E線の位置における概略部分断面図、図22は図20のF‐F線の位置における概略部分断面図、図23は連結支持体の概略部分底面図である。
【0059】
図20乃至図23に示される連結支持体は、第1の実施の形態で説明された連結支持体40と同じく、複数の個別支持体30を連結して支持するためのものである。
この連結支持体90は、シート状部分91と、シート状部分91と個別支持体30の間にスペースを設け、よりエッチング液の通過を可能にするため、橋桁状のスペーサ部92とを有する。
このような連結支持体90は、予め(薄膜上に載置する前に)、精密機械加工によって形成される。
【0060】
連結支持体90と個別支持体30の接着領域にはタック性のある材料、すなわち粘着性や接着性を備えた材料、例えば感光性ポリマー材料が設けられる。ここで、感光性ポリマー材料としては、例えば、液状レジストやドライフィルム・レジストが接着層41として設けられる。
【0061】
本実施の形態の連結支持体90は、例えば、石英、サファイヤ、アクリルなどの透明材料、ポリイミドなどでコーティングされた金属材料、セラミック材料、ポリテトラフルオロエチレン(テフロン(登録商標))材料、ポリエチレン材料、Siのような半導体材料などで形成することが望ましい。
【0062】
以下、透明材料で連結支持体90を形成する場合について、半導体薄膜の製造方法の例を説明する。
【0063】
まず、上記のような連結支持体90を備えた構造を以下のようにして得る。
図3に示す構造物の作成とは連結支持体90を、精密機械加工によって別途作成する。
【0064】
そして、図3に示す構造物を作成した後、ドライフィルム・レジスト41aを個別支持体30の表面に張り付け(ラミネートし)、さらに連結支持体90を、そのスペーサ部92が個別支持体30上の感光性ポリマーシート41aに接するように載せて、貼り付け、加熱、圧接して、個別支持体30に固定する(図24(a))。
【0065】
次に連結支持体90のスペーサ部92以外のドライフィルム・レジスト41aを除去し、接着層41を形成する(図22)。
例えば、ドライフィルム・レジスト41aに対し、一般的に知られている露光及び現像を行うことで、スペーサ部92以外のドライフィルム・レジスト41aを除去することができる。この露光、現像プロセスでは、連結支持体90の上にフォトマスクを位置合わせして露光することができる。図24(b)にこの工程の概略例を示した。ここでは、ネガタイプのドライフィルム(41a)を想定した場合の構成を示した。図24(b)に示したように、連結支持体90の上に、開口部96を持ったフォトマスク95を、スペーサ92の位置に合わせて設置する。次にこのフォトマスクを通してレジスト41aを露光する。光が当たった領域41eではレジストが重合し架橋構造を作る。現像液で未露光領域を除去することによって、露光領域(スペーサ領域の下のレジスト)41eが残留する。レジスト41aは現像前にすでに個別支持体と連結支持体のスペーサと接着されているので、連結支持体が個別支持体に固定される。ここで、フォトマスク面とレジスト面が離れており、フォトマスクの開口部96の幅よりも光が広がるが、ここではスペーサと個別支持体の接着が主目的であって、露光領域41eの幅の広がり、したがって残留するレジストの幅の広がり(パターン形成精度)はここでは問題とならない。
【0066】
なお、上記のように、ドライフィルム・レジストなどの感光性ポリマーで接着層41を形成する代わりに、粘着剤で接着層41bを形成することもできる。この場合の工程は以下のとおりである。
【0067】
連結支持体90のスペーサ部92の下面に、液状の粘着剤ないし接着剤を塗布し、しかる後、溶剤成分を揮発させ、適度な固さおよび接着剤を有する接着層41bを形成する(図25)。
その後、連結支持体90を、そのスペーサ部92が、図3に示される構造物の個別支持体30のパターンに整列させ、接着層41bを個別支持体30の表面に圧接して、接着する(図26)。
【0068】
スペーサ部92の下面に塗布する接着剤(41b)は、光硬化性であっても熱硬化性であっても良く、また、それらの性質を有していない材料であってもよい。
また、スペーサ部92の下面に塗布する接着剤(41b)は、半導体薄膜20を基板11から剥離するためのエッチング液で浸漬した際に、該エッチング液によって溶解ないし分解しないことが必要である。
【0069】
上記のようにして連結支持体90を形成し、図20乃至図22に示される構造物又は図25に示される構造物を得た後、第1の実施の形態について説明した、図7乃至図10と同様の工程により、半導体薄膜の剥離、異種基板へのボンディング、及び支持体の除去を行なう。
【0070】
剥離の際、連結支持体90のスペーサ部92によって、シート状部分91と個別支持体30の上面との間に形成されたスペース93(図20)を、エッチング液が通過する(図20に矢印94で示す)ので、第1の実施の形態について説明したのと同様、半導体ウエハ全面にわたり、均一な剥離速度を得ることができ、均一な半導体薄膜の剥離を行なうことができる。
【0071】
第4の実施の形態の変形例
図20乃至図22に示した連結支持体90の代りに、図27及び図28に示す連結支持体100を用いることもできる。図27は連結支持体100を薄膜上に固定した状態の概略部分斜視図、図28は連結支持体100の概略部分底面図である。この連結支持体100は、図20乃至図22に示すものと同様に、シート状部分101とスペーサ部102とを有するが、さらに、シート状部分101に貫通孔103を有する点で異なる。
【0072】
このように貫通孔103を設ければ、エッチング液の流入経路が増加し、エッチングの速度が一層高くなり、かつエッチング速度の均一性がさらに向上する。
【0073】
図27及び図28に示す連結支持体100の薄膜への固定方法などは、図20乃至図22の例について説明したのと同様である。
【0074】
第5の実施の形態
上記の第1乃至第4の実施の形態の剥離工程は、図29乃至図31に示すようにして行なうことができる。図29乃至図31に示す剥離工程は、剥離のためのエッチング液を支持体と半導体薄膜のスペースに導く方法に特徴がある。図29乃至図31には、第4の実施の形態で説明した連結支持体90を用いるものとして、図示している。
【0075】
図20を参照して説明したように連結支持体90を固定した構造物(薄膜剥離前基板)110と、エッチング液槽111とを、真空層112内に設置する。
次に、真空槽112内を減圧する。ここで真空度は低真空で十分であって、例えば0.1Torr程度とする。
【0076】
次に図30に示すように減圧状態を保持し、薄膜剥離前基板110をエッチング液槽111内に浸漬し、例えば1分乃至1時間程度浸漬した状態に保つ。ここで、薄膜剥離前基板110内の全ての空隙は減圧されているため、エッチング液槽111内に浸漬することによって、速やかに半導体薄膜剥離前基板110内の空隙へエッチング液が浸透し、半導体薄膜剥離前基板110内の空隙がエッチング液によって満たされる。
【0077】
次に、図31に示すように、真空槽112を大気圧に開放し、例えば1時間乃至100時間程度エッチング液に浸漬した状態で放置する。
【0078】
このようにして剥離が終わったら、図9及び図10と同様の工程により、異種基板51へのボンディング、及び支持体の除去を行なう。
【0079】
第5の実施の形態によれば、真空槽内でエッチング液への浸漬を行うので、速やかにエッチング液が隙間に浸透し、均一なエッチングを実行できる。本第5の実施の形態のごとく、真空槽を用いれば、例えば第1の実施の形態のメッシュ連結支持体40のメッシュ開口部の大きさや第2の実施の形態で説明した連結支持体60に形成する孔の径を0.5mm以下、例えば50μm乃至500μmとしても良い。
【0080】
上記の各実施の形態において、個別支持体30を省くこともできる。
例えば、図20の例において、個別支持体30を省き、上側コンタクト層18の上に直接連結支持体90を接着する。
この接着は、半導体薄膜20の剥離、及び別の基板(51)へのボンディング後に、加熱、光照射、剥離液への浸漬、有機溶剤への浸漬、真空(真空中におくこと)、磁気的作用など適当な手段によって、速やかに、連結支持体90と半導体薄膜表面との接着を解除できる形態の接着とするのが望ましい。
【0081】
また、半導体薄膜20などの材料については例示した材料に限定する必要がなく、例えば、他の化合物半導体材料、例えば、AlGaInP系、InGaAsP系、GaN系、AlGaN系、InAlGaN系などであってもよいし、Si系であってもよい。
【0082】
また、支持体の材料についても種々の変形が可能であるし、本発明で説明した形態を適宜組み合わせることも可能である。
【0083】
さらに本発明では、基板11のすべての半導体薄膜20を一括して剥離し、一括してボンディングする例を説明したが、例えば、半導体基板11上の複数の半導体薄膜20の群を複数の群に分割し、群毎に剥離し、ボンディングするなどの変形が可能である。
その他、本実施の形態で説明した半導体薄膜20の支持の形態を利用して、種々の剥離工程を実行することができる。
【0084】
メッシュの目の大きさや貫通孔の大きさ(円形の貫通孔の径や、長方形の貫通孔の幅)が小さい場合には、表面張力によって薬液の通過が阻害されるので、それぞれ十分な大きさを有する必要がある。例えば、0.5mm以上とすべきである。一方、メッシュの目の大きさや貫通孔の大きさ(円形の貫通孔の径や、スリット状の貫通孔の幅)がいずれの方向においても薄膜片(チップ)のサイズ(同じ方向の寸法)よりも大きいと、連結支持体による薄膜片の支持ができない場合が生じるので、メッシュの目の大きさや貫通孔の幅は、少なくとも一つの方向において薄膜片の対応する寸法よりも小さくすべきである。支持体と半導体薄膜の間の空隙を真空排気した後に薬液に浸漬するようにして、メッシュや貫通孔の大きさを、例えば50μm乃至500μmのような小さい孔とすることもできる。
【0085】
また、連結支持体として用いられるメッシュやシートの表面は、エッチング液が進入しやすいように、親水化処理したものを使用することが望ましい。
さらに、個別支持体を同様に親水化処理することとしても良い。また、エッチング液に表面張力を低減する界面活性剤を配合しても良い。
【0086】
【発明の効果】
本発明の製造方法によれば、剥離のためのエッチング液の浸透速度が高く、エッチング速度の均一性を高め、短時間で良好な半導体薄膜を得ることのできる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の製造方法において、半導体薄膜の積層構造を形成した状態を示す概略部分断面図である。
【図2】本発明の第1の実施の形態の製造方法において、個別支持体を形成した状態を示す概略部分断面図である。
【図3】本発明の第1の実施の形態の製造方法において、溝を形成した状態を示す概略部分断面図である。
【図4】本発明の第1の実施の形態の製造方法において、連結支持体を形成した状態を示す概略部分断面図である。
【図5】本発明の第1の実施の形態の製造方法において、連結支持体のメッシュ構造をマスクとして、その下にあるドライフィルム・レジストを部分的に除去した状態を示す概略部分断面図である。
【図6】本発明の第1の実施の形態の製造方法において、連結支持体を形成した状態を示す概略部分斜視図である。
【図7】本発明の第1の実施の形態の製造方法において、剥離層を除去した状態を示す概略部分断面図である。
【図8】本発明の第1の実施の形態の製造方法において、基板から分離された半導体薄膜を示す概略部分断面図である。
【図9】本発明の第1の実施の形態の製造方法において、基板から分離された半導体薄膜を別の基板にボンディングした状態を示す概略部分断面図である。
【図10】本発明の第1の実施の形態の製造方法において、半導体薄膜を別の基板にボンディングした後、連結支持体及び個別支持体を除去した状態を示す概略部分断面図である。
【図11】本発明の第2の実施の形態の製造方法において、連結支持体を形成した状態を示す概略部分斜視図である。
【図12】本発明の第2の実施の形態の製造方法において、連結支持体を形成した状態を示す概略部分断面図である。
【図13】本発明の第2の実施の形態の製造方法において、連結支持体に貫通孔を形成する前の状態を示す概略部分断面図である。
【図14】本発明の第3の実施の形態の製造方法において、連結支持体を形成した状態を示す概略部分斜視図である。
【図15】図14のC−C線の位置における概略部分断面図である。
【図16】図14のD−D線の位置における概略部分断面図である。
【図17】本発明の第3の実施の形態で用いられる連結支持体の平面図である。
【図18】本発明の第3の実施の形態の変形例で用いられる連結支持体の平面図である。
【図19】本発明の第3の実施の形態の他の変形例で用いられる連結支持体の平面図である。
【図20】本発明の第4の実施の形態の製造方法において、連結支持体を形成した状態を示す概略部分斜視図である。
【図21】図20のE−E線の位置における概略部分断面図である。
【図22】図20のF−F線の位置における概略部分断面図である。
【図23】本発明の第4の実施の形態で用いられる連結支持体の概略部分底面図である。
【図24】本発明の第4の実施の形態において、感光性ポリマーシート41を貼り付けた状態、及びその露光、現像を示す概略部分断面図である。
【図25】本発明の第4の実施の形態の変形例において、接着層を形成した状態を示す概略部分断面図である。
【図26】本発明の第4の実施の形態の変形例において、接着層を形成した連結支持体を個別支持体に接着した状態を示す概略部分断面図である。
【図27】本発明の第4の実施の形態の変形例で用いられる連結支持体の概略部分斜視図である。
【図28】図27の連結支持体の概略部分底面図である。
【図29】本発明の第5の実施の形態における剥離工程を示す概略図である。
【図30】本発明の第5の実施の形態における剥離工程を示す概略図である。
【図31】本発明の第5の実施の形態における剥離工程を示す概略図である。
【図32】従来の半導体装置の製造方法を示す概略部分断面図である。
【符号の説明】
11 基板、 12 バッファー層、 13 剥離層、 14 下側コンタクト層、 15 下側クラッド層、 16 活性層、 17 上側クラッド層、18 上側コンタクト層、 20 半導体薄膜、 23 溝、 25 エピタキシャル膜、 30 個別支持体、 40 連結支持体、 41 接着層、 41a ドライフィルム・レジスト、 41b 接着層、 43 縦方向の線状部材、 44 横方向の線状部材、 45 開口、 51 基板、 52 導通層、 60 連結支持体、 61 貫通孔、 80 連結支持体、 81 貫通孔、 90 連結支持体、 91 シート状部分、 92 スペーサ部、 93 スペース、 100 連結支持体、 101 シート状部分、 102 スペーサ部、 103 貫通孔、 111 エッチング液槽、 112 真空槽。

Claims (16)

  1. 基板上に形成した複数の半導体薄膜をエッチング液を用いる化学的エッチングによって上記基板から剥離して半導体薄膜を得る半導体薄膜の製造方法であって、
    上記半導体薄膜が上記基板上にあるときに、上記半導体薄膜上に、上記複数の半導体薄膜を互いに連結して支持するための連結支持体を設ける工程を備え、
    上記連結支持体が上記基板の面に垂直な方向又は平行な方向に、上記エッチング液を通過させる空隙を備えていることを特徴とする半導体薄膜の製造方法。
  2. 上記連結支持体がメッシュ状の支持体であることを特徴とする請求項1に記載の半導体薄膜の製造方法。
  3. 上記連結支持体と上記半導体薄膜の間に位置するドライフィルム・レジストで上記連結支持体を固定する工程と、
    上記ドライフィルム・レジストを上記メッシュ状の連結支持体をマスクとして露光して、現像することにより、上記ドライフィルム・レジストのうち、上記メッシュの線状部材に整列した部分以外の部分を除去する工程と

    をさらに備えたことを特徴とする請求項2に記載の半導体薄膜の製造方法。
  4. 上記連結支持体が粘着層又は接着層を備えたシート状部分を有し、上記シート状部分に貫通孔が設けられていることを特徴とする請求項1に記載の半導体薄膜の製造方法。
  5. 上記連結支持体が感光性のシート状部分を有し、上記連結支持体の上記シート状部分を上記半導体装置半導体薄膜の上に設けた後、上記シート状部分に貫通孔を形成する工程をさらに含むことを特徴とする請求項1に記載の半導体薄膜の製造方法。
  6. 上記感光性のシート状部分が、感光性のエッチングレジスト材料で形成されていることを特徴とする請求項5に記載の半導体薄膜の製造方法。
  7. 上記感光性のシート状部分が、感光性のポリイミドで形成されていることを特徴とする請求項5に記載の半導体薄膜の製造方法。
  8. 上記感光性のシート状部分が、感光性のポリマー材料で形成されていることを特徴とする請求項5に記載の半導体薄膜の製造方法。
  9. 上記連結支持体がシート状部分と、上記シート状部分と半導体薄膜との間に空隙を設けるためのスペーサ部を備えていることを特徴とする請求項1に記載の半導体薄膜の製造方法。
  10. 上記連結支持体のシート状部分には貫通孔が設けられていることを特徴とする請求項9に記載の半導体薄膜の製造方法。
  11. 上記複数の半導体薄膜の上にそれぞれ対応する個別支持体を設ける工程をさらに備え、
    上記連結支持体を設ける工程は、上記複数の個別支持体を連結するように上記連結支持体を設ける
    ことを特徴とする請求項1に記載の半導体薄膜の製造方法。
  12. 貫通孔の大きさが0.5mm以上であることを特徴とする請求項4、5又は10に記載の半導体薄膜の製造方法。
  13. 上記スペーサ部の高さが約0.5mm以上であることを特徴とする請求項9に記載の半導体薄膜の製造方法。
  14. 上記連結支持体を親水化処理する工程をさらに含むことを特徴とする請求項1乃至13のいずれかに記載の半導体薄膜の製造方法。
  15. 上記個別支持体を親水化処理する工程をさらに含むことを特徴とする請求項11に記載の半導体薄膜の製造方法。
  16. 請求項1乃至15のいずれかに記載の方法で製造された半導体薄膜を、第2の基板に固定することを含む半導体装置の製造方法。
JP2003175715A 2003-06-20 2003-06-20 半導体薄膜の製造方法及び半導体装置の製造方法 Expired - Fee Related JP4315742B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003175715A JP4315742B2 (ja) 2003-06-20 2003-06-20 半導体薄膜の製造方法及び半導体装置の製造方法
US10/870,142 US6913985B2 (en) 2003-06-20 2004-06-18 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003175715A JP4315742B2 (ja) 2003-06-20 2003-06-20 半導体薄膜の製造方法及び半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009025704A Division JP4819139B2 (ja) 2009-02-06 2009-02-06 半導体薄膜の製造方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005012034A true JP2005012034A (ja) 2005-01-13
JP4315742B2 JP4315742B2 (ja) 2009-08-19

Family

ID=34098776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003175715A Expired - Fee Related JP4315742B2 (ja) 2003-06-20 2003-06-20 半導体薄膜の製造方法及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4315742B2 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008023617A1 (en) * 2006-08-23 2008-02-28 Sumitomo Chemical Company, Limited Semiconductor device manufacturing method
WO2008050901A1 (en) 2006-10-27 2008-05-02 Canon Kabushiki Kaisha Semiconductor member, semiconductor article manufacturing method, and led array using the manufacturing method
WO2008053907A1 (en) * 2006-10-27 2008-05-08 Canon Kabushiki Kaisha Led array manufacturing method, led array and led printer
US7550305B2 (en) 2006-10-27 2009-06-23 Canon Kabushiki Kaisha Method of forming light-emitting element
US7709353B2 (en) 2006-08-22 2010-05-04 Sony Corporation Method for producing semiconductor device
US20100109024A1 (en) * 2008-11-04 2010-05-06 Canon Kabushiki Kaisha Transfer method of functional region, led array, led printer head, and led printer
KR101116834B1 (ko) * 2008-09-10 2012-02-29 (주) 이피웍스 웨이퍼 레벨 패키지 및 그 제조방법
KR101160137B1 (ko) * 2008-11-04 2012-06-27 캐논 가부시끼가이샤 기능성 영역의 이설 방법, led 어레이, led 프린터 헤드, 및 led 프린터
KR101168881B1 (ko) 2008-11-04 2012-07-30 캐논 가부시끼가이샤 기능성 영역의 이설방법, led 어레이, led 프린터 헤드, 및 led 프린터
US8415230B2 (en) 2009-03-04 2013-04-09 Canon Kabushiki Kaisha Method for transferring functional regions, LED array, LED printer head, and LED printer
EP2104134A3 (en) * 2008-03-19 2013-07-10 Tohoku Techno Arch Co., Ltd. Semiconductor device manufacturing method
WO2016066645A3 (de) * 2014-10-30 2016-06-23 Osram Opto Semiconductors Gmbh Verfahren zur ablösung eines substrats, vorrichtung zur durchführung eines solchen verfahrens und pumpvorrichtung zum pumpen von ätzlösung
JP2017533453A (ja) * 2014-10-17 2017-11-09 インテル・コーポレーション 微小持ち上げ・接合組立法
JP2019153672A (ja) * 2018-03-02 2019-09-12 国立研究開発法人物質・材料研究機構 半導体装置、半導体装置の製造方法、赤外線光電変換素子、赤外線検出素子、および赤外線発光素子
JP2021525007A (ja) * 2018-05-30 2021-09-16 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニアThe Regents Of The University Of California 半導体層を半導体基板から取り外す方法
FR3108777A1 (fr) * 2020-03-24 2021-10-01 Commissariat à l'Energie Atomique et aux Energies Alternatives procede de fabrication d’une structure semiconductrice par report de vignettes sur un substrat support

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7709353B2 (en) 2006-08-22 2010-05-04 Sony Corporation Method for producing semiconductor device
WO2008023617A1 (en) * 2006-08-23 2008-02-28 Sumitomo Chemical Company, Limited Semiconductor device manufacturing method
KR101243522B1 (ko) 2006-10-27 2013-03-21 캐논 가부시끼가이샤 반도체 부재, 반도체 물품의 제조방법, 및 그 제조방법을 사용한 led 어레이
WO2008050901A1 (en) 2006-10-27 2008-05-02 Canon Kabushiki Kaisha Semiconductor member, semiconductor article manufacturing method, and led array using the manufacturing method
WO2008053907A1 (en) * 2006-10-27 2008-05-08 Canon Kabushiki Kaisha Led array manufacturing method, led array and led printer
JP2008135419A (ja) * 2006-10-27 2008-06-12 Canon Inc 半導体部材、半導体物品の製造方法、その製造方法を用いたledアレイ
US7550305B2 (en) 2006-10-27 2009-06-23 Canon Kabushiki Kaisha Method of forming light-emitting element
US8670015B2 (en) 2006-10-27 2014-03-11 Canon Kabushiki Kaisha Semiconductor member, semiconductor article manufacturing method, and LED array using the manufacturing method
US8237761B2 (en) 2006-10-27 2012-08-07 Canon Kabushiki Kaisha Semiconductor member, semiconductor article manufacturing method, and LED array using the manufacturing method
EP2104134A3 (en) * 2008-03-19 2013-07-10 Tohoku Techno Arch Co., Ltd. Semiconductor device manufacturing method
KR101116834B1 (ko) * 2008-09-10 2012-02-29 (주) 이피웍스 웨이퍼 레벨 패키지 및 그 제조방법
US8420501B2 (en) 2008-11-04 2013-04-16 Canon Kabushiki Kaisha Transfer method of functional region, LED array, LED printer head, and LED printer
KR101182181B1 (ko) * 2008-11-04 2012-09-12 캐논 가부시끼가이샤 기능성 영역의 이설 방법, led어레이, led프린터 헤드 및 led프린터
KR101168881B1 (ko) 2008-11-04 2012-07-30 캐논 가부시끼가이샤 기능성 영역의 이설방법, led 어레이, led 프린터 헤드, 및 led 프린터
KR101160137B1 (ko) * 2008-11-04 2012-06-27 캐논 가부시끼가이샤 기능성 영역의 이설 방법, led 어레이, led 프린터 헤드, 및 led 프린터
US8507360B2 (en) 2008-11-04 2013-08-13 Canon Kabushiki Kaisha Transfer method of functional region, LED array, LED printer head, and LED printer
TWI415166B (zh) * 2008-11-04 2013-11-11 Canon Kk 功能區之轉移方法、led陣列、led列印頭、及led列印機
US20100109024A1 (en) * 2008-11-04 2010-05-06 Canon Kabushiki Kaisha Transfer method of functional region, led array, led printer head, and led printer
US8415230B2 (en) 2009-03-04 2013-04-09 Canon Kabushiki Kaisha Method for transferring functional regions, LED array, LED printer head, and LED printer
JP2017533453A (ja) * 2014-10-17 2017-11-09 インテル・コーポレーション 微小持ち上げ・接合組立法
US10242892B2 (en) 2014-10-17 2019-03-26 Intel Corporation Micro pick and bond assembly
US10886153B2 (en) 2014-10-17 2021-01-05 Intel Corporation Display including an LED element having a pressure sensitive adhesive (PSA) for micro pick and bond assembly of the display
WO2016066645A3 (de) * 2014-10-30 2016-06-23 Osram Opto Semiconductors Gmbh Verfahren zur ablösung eines substrats, vorrichtung zur durchführung eines solchen verfahrens und pumpvorrichtung zum pumpen von ätzlösung
JP2019153672A (ja) * 2018-03-02 2019-09-12 国立研究開発法人物質・材料研究機構 半導体装置、半導体装置の製造方法、赤外線光電変換素子、赤外線検出素子、および赤外線発光素子
JP7002126B2 (ja) 2018-03-02 2022-02-04 国立研究開発法人物質・材料研究機構 半導体装置、半導体装置の製造方法、赤外線光電変換素子、赤外線検出素子、および赤外線発光素子
JP2021525007A (ja) * 2018-05-30 2021-09-16 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニアThe Regents Of The University Of California 半導体層を半導体基板から取り外す方法
JP7295888B2 (ja) 2018-05-30 2023-06-21 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 半導体層を半導体基板から取り外す方法
FR3108777A1 (fr) * 2020-03-24 2021-10-01 Commissariat à l'Energie Atomique et aux Energies Alternatives procede de fabrication d’une structure semiconductrice par report de vignettes sur un substrat support

Also Published As

Publication number Publication date
JP4315742B2 (ja) 2009-08-19

Similar Documents

Publication Publication Date Title
JP4315742B2 (ja) 半導体薄膜の製造方法及び半導体装置の製造方法
US6913985B2 (en) Method of manufacturing a semiconductor device
Lee et al. Non‐destructive wafer recycling for low‐cost thin‐film flexible optoelectronics
CN103374751B (zh) 具有微构造的外延结构体的制备方法
US20100326518A1 (en) Solar cell and method of manufacturing solar cell
US9502240B2 (en) Preparation method of crystalline silicon film based on layer transfer
JP2005522030A (ja) ナノワイヤ製造方法及び電子装置
JP5554772B2 (ja) 薄膜化合物太陽電池の製造方法
US8330036B1 (en) Method of fabrication and structure for multi-junction solar cell formed upon separable substrate
JPH05506542A (ja) エピタキシャルリフトオフ工程におけるパターニング方法
JP2013080897A (ja) 複合基板の製造方法
JP6035468B2 (ja) 半導体−オン−ダイヤモンドウェハのハンドルおよび製造方法
JP2003347524A (ja) 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
JP5394091B2 (ja) 半導体装置の製造方法
JP2005051117A (ja) 半導体装置の製造方法
JP4315744B2 (ja) 積層体及び半導体装置の製造方法
JP5225429B2 (ja) 半導体薄膜の製造方法及び半導体装置の製造方法
JP2009212357A (ja) 窒化物系半導体発光素子とその製造方法
JP4819139B2 (ja) 半導体薄膜の製造方法及び半導体装置の製造方法
WO2020181917A1 (zh) 在侧向外延薄膜上自对准形成图形及外延材料的制备方法
JP2004363213A (ja) 半導体装置の製造方法
US10366883B2 (en) Hybrid multilayer device
JP4856861B2 (ja) 半導体装置の製造方法
WO2021192938A1 (ja) 接合ウェーハの製造方法及び接合ウェーハ
JP6155745B2 (ja) 半導体装置の製造方法及び半導体基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090519

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090519

R150 Certificate of patent or registration of utility model

Ref document number: 4315742

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130529

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140529

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees