JP2005522030A - ナノワイヤ製造方法及び電子装置 - Google Patents

ナノワイヤ製造方法及び電子装置 Download PDF

Info

Publication number
JP2005522030A
JP2005522030A JP2003581245A JP2003581245A JP2005522030A JP 2005522030 A JP2005522030 A JP 2005522030A JP 2003581245 A JP2003581245 A JP 2003581245A JP 2003581245 A JP2003581245 A JP 2003581245A JP 2005522030 A JP2005522030 A JP 2005522030A
Authority
JP
Japan
Prior art keywords
layer
nanowire
semiconductor substrate
nanowires
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003581245A
Other languages
English (en)
Inventor
エリク ピー エイ エム バッケルス
フレッディ ローゼブーム
ヨハンネス エフ シー エム フェルホエヴェン
デル スルイス パウル ファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2005522030A publication Critical patent/JP2005522030A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/125—Quantum wire structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)
  • Led Devices (AREA)
  • Bipolar Transistors (AREA)
  • Weting (AREA)

Abstract

本方法において、ナノワイヤが形成されるよう半導体基板がエッチングされる。この基板は、第１の材料の第１の層と第２の材料の第２の層とを相互接合した形で有し、第１の材料と第２の材料とは異なるものである。これらは、ドーピングタイプが異なるものとされうる。或いは、材料の主たる構成要素が異なるものとしてもよく、例えば、Ｓｉに対するＳｉＧｅ若しくはＳｉＣ又はＩｎＡｓに対するＩｎＰとすることができる。得られるナノワイヤにおいては、接合が非常に小さく鋭いものとなる。第１電極と第２電極との間にナノワイヤを持つ電子装置は、これにより非常に良好なエレクトロルミネッセント特性及び光電子特性を有する。

Description

本発明は、
・半導体基板の表面にパターン化されたエッチングマスクを設けるステップと、
・前記半導体基板の表面に略垂直な方向においてナノワイヤを形成するよう前記半導体基板をエッチングするステップと、
を有するナノワイヤ製造方法に関する。
本発明はまた、ナノワイヤに関する。
さらに、本発明は、１つ又は複数のナノワイヤを介して相互接続される第１及び第２の電極を具備する電子装置に関する。
ナノワイヤは、直径１００ｎｍ未満の通常は半導体特性を有する材料のワイヤである。これは、今後の電子工学素子及び光電子工学素子用の構築ブロックと考えられている。かかるナノワイヤは、フォトリソグラフに基づくパターニングによる寸法上の制限に係る問題についての関連性が薄くなるという利点を有する。また、ナノワイヤは、非オーム抵抗などの量子化効果のために、寸法の大きな同じ材料のユニットのものとは異なる特性がある。
冒頭の段落に記述したような方法は、“Liu et al., J.Vac.Sci. Technol. B,
11(1993), 2532-2537”により知られている。この既知の方法では、eビームリソグラフィによってエッチングマスクによりパターンが規定される。このパターンは、反応性イオンエッチングにより半導体基板に転写される。このパターンは、エッチングマスクによりエッチングに対して保護されるべき隔離領域を規定するので、半導体基板にナノワイヤが形成される。これらナノワイヤは、６０ｎｍの直径と１０μｍの長さを有する。ナノワイヤの外殻は、その後８００℃へ加熱することにより酸化させられる。そしてこの外殻は、ＨＦ処理槽におけるエッチングにより除去され、直径６ないし１５ｎｍのナノワイヤが残る。
この方法の不利な点は、このようにして形成されるナノワイヤが固有の機能的要素を有していないことである。
本発明の第１の目的は、このようなナノワイヤを得ることのできる方法を提供することである。
この第１の目的は、前記半導体基板は、互いに隣り合う形で第１材料の第１の層と第２の材料の第２の層とを有し、前記ナノワイヤが前記第１の材料の第１の領域と前記第２の材料の第２の領域とを有するようにナノワイヤを形成するために前記第１及び第２の層に対してエッチングが行われるようにすることにより達成される。
１つ又は複数の（当該ナノワイヤに沿う軸方向における）内部遷移を有するナノワイヤは、本発明による方法によって形成することができる。このような内部遷移を適切に組み入れることにより、トランジスタのチャネルだけでないそれ以上のものとして機能するのに適したナノワイヤがもたらされる。かかるナノワイヤは、主として光を発射したり、高周波整流器として機能したり、量子ドットメモリを形成したりすることが可能である。これらのこと自体は、文献“Gudliksen et al., Nature, 415(2002), 617-620”により知られている。
本発明による方法の第１の利点は、非常に簡単な方法となり、大量生産に適していることである。所望される材料のバリエーションは、ナノワイヤがエッチングにより作られる前に半導体基板に組み入れられたり又は設けられたりすることができる。その後、１５０ｎｍの単一の半導体基板から数１０億ないしは数兆のナノワイヤを得ることができる。
本発明による方法の第２の利点は、得られたナノワイヤにおける第１の領域から第２領域への遷移が非常に鋭いことである。これは、例えば当該遷移がｐｎ接合である場合及び／又はエレクトロルミネッセンスが望まれている場合に重要である。
第１の材料は、多くの観点において第２の材料とは異なるものとしてもよい。第１の実施例では、前記第１及び第２の材料は同じ半導体であるが異なるドーピングを有する。これにより、内部ｐｎ接合が、必要に応じてｐｎｐ接合が得られる。第２の実施例では、第２の材料が第１の材料のものとは異なるバンドギャップを有する。例えば、ＳｉからＳｉＧｅ，ＳｉＣ又は３元若しくは４元化合物への遷移、ＩｎＰ及びＩｎＡｓ又はＧａＡｓ及びＧａＮ若しくはＧａＰの接合、並びに他のＩＩＩ−Ｖ族及びＩＩ−ＶＩ族材料が挙げられる。第３の実施例では、第１の材料は金属であり、第２の材料は半導体である。
当該基板の第１の層や、特に第２の層は、色々な方法で形成可能である。第１の材料がそのドーピングに関して第２の材料と異なる場合には、いわゆるデルタドーピングを行ってもよい。或いは、第１の層と第２の層は、独立して形成可能であり、その後互いに接合可能である。このような接合技術は、ＳＯＩ型基板の製造において特に知られている。
他の実施例では、前記第２の層は、前記第１の層上における前記第２の材料のエピタキシャル成長により形成される。このようなエピタキャシャル成長によって、極めて鋭い遷移の均質層が得られる。これは文献“W.B.de Boer,Adv.in Rapid Thermal and Integrated Processing (Kluwer Press, 1996), 443-463”などからも明らかであり、これを参照されたい。また、第１の層との接続は、単結晶材料のエピタキシャル成長中に形成される。ナノワイヤにおける第１の領域と第２の領域との間の接着は結果として良好なものとなる。この実施例の他の利点は、エピタキシャル成長が工業上普及された技術であることである。
半導体基板は、色々な技術によってエッチング可能である。第１の改変例においては、ドライエッチング又は反応性イオンエッチングが適用される。この場合、小さな寸法の隔離パターンは、パターン化されたマスクに規定される。そして、当該隔離パターンの下にある部分を除いてエッチングにおいて基板全体にわたり除去処理され、当該部分が、ナノワイヤを形成することになる。この実施例の利点は、第１の層と第２の層との間の違いにあまり感応しないことである。
第２の改変例では、アノードエッチングが用いられる。この場合、パターン化されたマスクに開口が規定される。エッチングにおいて当該開口の下に孔が形成される。かかる孔は、当該ナノワイヤだけが孔と孔の間に残るまで電流密度の適切な設定によりさらに広くなる。このアノードエッチングは、第１の材料と第２の材料とが比較的に小さな程度、例えばドーピングにおいてのみ異なる半導体基板に好適である。
さらに他の実施例では、半導体基板に第３の材料の第３の層が設けられ、第２の層は第１の層と第３の層との間に挟まれ、最大で１００ｎｍの厚さを有する。このナノワイヤを形成するため、第１、第２及び第３の層に対してエッチングが行われ、ナノワイヤが第１の領域、第２の領域及び第３の材料の第３の領域を有するようになされる。本発明のこの実施例により、局部的に規定された機能を有する機能的ナノワイヤを作ることができる。一例を挙げると、ＳｉＧｅの領域が局部的に設けられたＳｉのナノワイヤである。Ｓｉ対し小なるバンドギャップのＳｉＧｅによって、ＳｉＧｅに電子を引きつけさせることになる。ここでは、第２の領域は概ねポイント形となっている。これは、存在する量子化により効率的に高い密度で情報を記憶することができる量子ドットとして機能することができる。このようなポイント形ソースはさらに、光電子的再結合中心として、また放射線を発射するためのレーザとして用いるのに極めて好適なものである。この実施例のさらなる改変例では、当該ワイヤにおいて所望の構造が規定可能である。例としては、ｐ−ｎ−ｐ−ｎ−ｐ…やＳｉ−Ｇｅ−Ｓｉ−Ｇｅ−Ｓｉ…，ＩｎＰ−ＩｎＡｓ−ＩｎＰ−ＩｎＡｓ−…というようなドーピング又はバンドギャップの交番構造が挙げられる。
ナノワイヤは好適実施例において基板から取り除かされる。またこれらは分散され基板に設けられてもよい。かかる基板からの除去は、例えば超音波振動によって実現される。
或いは、ナノワイヤを除去せずに当該シリコン基板上にさらにデバイスが構築される。そして、当該応用例に適したパターンにその基板をエッチングするのが好ましい。その後、ナノワイヤは、未公開出願のＥＰ０２０７８２６２．９（本出願人整理番号ＰＨＮＬ０２０７１６）に記述されているように、例えばガラス製の絶縁性の母材に封入されるものとすることができる。これは特に、ディスプレイ応用技術に好適なものとなる。
内部機能を備えたナノワイヤは、“Gudliksen et al., Nature, 415(2002), 617-620”から知られている。第１材料の第１の領域と第２材料の第２領域との遷移が１５ないし２０ｎｍの範囲にわたり次第に変化することは、この既知のナノワイヤの欠点である。このような遷移は、高周波アプリケーションに対し、或いはある波長の光の発射に対して十分鋭いものではない。
したがって、本発明の第２の目的は、第１の材料の第１の領域と第２の材料の第２の領域とを備え、当該第１領域と第２領域との遷移が十分極小のスケールで鋭いものであるナノワイヤを提供することである。
本発明の第３の目的は、第３段落で言及した種類の本発明によるナノワイヤを備える電子装置を提供することである。
上記第２の目的は、本発明による方法によりナノワイヤを得ることを可能にすることにより達成される。
上記第３の目的は、本発明によるナノワイヤを第１の電極と第２の電極との間に設けることにより達成される。
以下、これらの態様及びその他の態様の本発明による方法、ナノワイヤ及び装置を、実施例及び図面に基づいてより詳細に説明する。
図１は、本発明による方法の第１の実施例を示しており、これによりナノワイヤ１０は、ドライエッチングにより半導体基板５に形成される。図１Ａは、ｎ型ドーピングの第１の層１３とｐ型ドーピングの第２の層１４とｎ型ドーピングの第３の層１６とを有する半導体基板５を示している。図１Ｂは、その表面１にエッチングマスク２０が付された半導体基板５を示している。図１Ｃは、ドライエッチング後に形成されたナノワイヤ１０を示しており、この後これらナノワイヤ１０は基板５から取り外される。これについては以下に詳しく説明する。
Ｐ型ドーピングされたＳｉの第２の層１４は、ｎ型ドーピング（ドーピングレベル１０19原子数／ｃｍ３）の第１の層１３上にエピタキシャル成長させられる。第２の層１４の厚さは、概ね１０ないし３０ｎｍである。ｎ型ドーピングのＳiの第３の層１６は、この上にエピタキシャル成長させられる。第３の層１６の厚さは、概して２００ｎｍである。
厚さ４００ｎｍのハードベークされたShipley AZS1830の下層と厚さ８０ｎｍのシリコン製ネガタイプeビームレジストの上層とを有する光感応性二重層は、図１Ａに示されるような結果として得られる半導体基板５上に設けられる。この二重層は放射（ｅビーム，１００ｋＶ，１００μＣ／ｃｍ２）によってパターン化され、これにより隔離領域２０が画定される。これら隔離領域２０は、５０×５０ｎｍの径を有し、互いに０．５μｍだけ離される。当該上層は、キシレンにおいて２０秒間現象させられ、その後３０秒間インプロピルアルコールに浸けられる。そして、このパターンは、０．０７Ｗ／ｃｍ２の低い高周波電力密度及び−１７０Ｖの直流バイアスで０．３Ｐａの酸素プラズマにより当該上層から下層へと異方性をもって転移される。
半導体基板５は、その後表面１に略垂直な方向にエッチングされる。これは、誘導的に結合されたプラズマ（ＩＣＰ）装置によるドライエッチングによって行われる。ここでは、エッチングステップとパッシベートステップとが交互に行われる。この処理は高周波制御される（１３．５６ＭＨｚ）。かかるエッチングステップに用いられる混合ガスは、ＳＦ６／Ｏ２／Ｃ４Ｆ８である。標準的な値としては、ここでは概ね２Ｐａの圧力において１３０ｓｃｃｍのＳＦ６ガス流量、１３ｓｃｃｍのＯ２ガス流量及び４０ｓｃｃｍのＣ４Ｆ８ガス流量である。Ｃ４Ｆ８は、１４０ｓｃｃｍのガス流量レートにおいて当該パッシベートステップのためのガスとして用いられる。エッチングステップの及びパッシベートステップの標準的持続期間は、８秒である。
半導体基板５は、概ね１．０μｍの深さまでエッチングされる。そして先ずエッチングマスク２０が除去される。その後、半導体基板５は、２時間概ね８５０℃まで酸素雰囲気中で加熱される。これにより、シリコンの熱酸化がなされる。そして半導体基板５は、概ね５モル／リットルの濃度のフッ化水素の処理槽に入れられる。当該処理槽の組成を維持するために循環が続けられる。このようにして、ナノワイヤ１０に１０ｎｍの径が付与される。ナノワイヤ１０を持つ半導体基板５は、エタノールの処理槽に入れられる。この処理槽は、超音波装置内に置かれる。ナノワイヤ１０は、超音波振動の手段により基板５から取り外される。こうして、内部ｎ−ｐ−ｎ接合を有するナノワイヤ１０が得られる。
形成されたナノワイヤ１０の分散はシリコン基板上において行われる。電気的接触は、２ｎｍのＴｉ及び１０ｎｍのＡｕの２重層において電子ビーム（ｅビーム）によりフォトリソグラフィ法のようにして規定される。当該ワイヤが適用された後は、４００℃まで加熱される。
半導体基板５は、ｐ型ドーピングを有する第１の層１３とｎ型ドーピングを有する第２の層１４とを備えて製造される。ナノワイヤ１０は、アノードエッチングによりこの半導体基板５から形成される。窪み１５は、この目的のために最初に表面１に形成され、半導体基板５はその後にアノードセル内に入れられる。そして、半導体基板５の背面２は硫酸カリウム溶液に入れられ、この背面２は電気伝導によりアノードに接続される。半導体基板５の表面１はフッ化水素溶液に入れられる。ナノワイヤ１０は、超音波振動により最終的に半導体基板５から剥がされる。或いは、n型ドーピングの第１の層１３とp型ドーピングの第２の層１４を用いてもよい。その場合、半導体基板５の背面２が露出することになる。
図２Ａは、窪み１５が正面１に設けられた後の半導体基板５を示している。窪み１５は、以前に設けられたパターン化されたエッチングマスクにおける開口から形成される。このエッチングマスクは次のように製造される。基板５上に、厚さ１４０ｎｍのＳｉ３Ｓｉ４の層とフォトレジストとがこの順序で形成される。このフォレストレジストは、径１．５μｍの孔があるマスクを介して局部的に露出される。開口部間のピッチ１２は３．５μｍである。このピッチは互いに隣接する２つの開口の中心間の距離として規定される。当該フォトレジストは、当該露出部において溶融し、Ｓｉ３Ｎ４が表面に出る。このＳｉ３Ｎ４は、好ましくはＨ３ＰＯ４の濃縮された溶液によりエッチングされる。そしてこのフォトレジストは酸素プラズマにより除去される。半導体基板５は、７０℃の８．８モルＫＯＨ処理槽において８分間おかれる。これによりＫＯＨ処理槽は、速い（１００）結晶方向に沿ってＳｉの半導体層５をエッチング除去するとともに、遅い（１１１）結晶方向はほとんど影響を受けないままとなる。このようにして、１０億ないし1兆を超えるピラミッド形にポイントされたほぼ同一形状の窪み１５が径１５０ｍｍの半導体基板５の表面１に規定される。これにより形成されたパターンは、六角形の格子様のものとなる。
図２Ｂは、アノードエッチングの期間の後の半導体基板５を示している。このエッチングのために、温度、ＨＦ濃度及び印加電位を、電流密度がピーク電流密度ｉｐｓの９０％を超えるような値に設定される。これは例えば、１３０ｍＡ／ｃｍ２の電流密度でＨＦ濃度３．０Ｍ及び３０℃の温度の処理槽の場合である。エッチングは、最初の段階で等方性をもって行われることが判明した。その後にこのエッチングは異方性をもって続行する。
図２Ｃは、後続の段階における半導体基板を示している。これにより、孔が共通化された後にナノワイヤ１０が得られる。ナノワイヤ１０の長さは１ないし１００μｍの間のうちの所望の値に又はこれより長く設定されうる。これは、エッチング時間の選択により設定される。概して２０分のエッチング時間は、１００μｍ長のナノワイヤを得るための上記設定に必要であった。ナノワイヤ１０は、５０ないし８０μｍ、又はこれにより長い径をもって得られる。概ね８００℃でのナノワイヤ１０の熱的酸化と、ＨＦ溶液における結果として得られるＳｉＯ２のエッチング除去とを経ることによりこの径の減少を図ることもできる。１つの半導体基板５上において得られるナノワイヤ１０の数は２億（２×１０9）を超える。
その第１の材料としてのＳｉを有する第１の層１３の表面は、ＨＦに当該表面を浸けることにより９００℃で洗浄される。第２の層１４は、Ｈ２／ＳｉＨ２Ｃｌ２／ＧｅＨ４混合ガスの化学気相蒸着法により６２５℃において成長する。第２の層１４は、エピタクシー用の商業的に入手可能な標準的な反応装置において大気圧で成長する。第２の層の第２の材料は、ＳｉｘＧｅ１−ｘである。ここでｘは、当該混合ガスにおけるＳｉＨ２Ｃｌ２とＧｅＨ４との互いの濃度に依存する。好ましくは、０．４≦ｘ≦０．６である。第２の層は、厚さ３０ｎｍに形成される。Ｓｉの第３の層１６は、混合ガスをＨ２／ＳｉＨ２Ｃｌ２に変えることにより同じ反応装置においてエピタキシャル成長させられる。第３の層１６は、厚さ４００ｎｍに成長させられる。エッチングマスク２０は、その後実施例１において説明したように半導体基板５上に形成される。これにより、ＳｉＧｅの内部ドットを有するＳｉのナノワイヤ１０が得られる。
図３は、薄膜トランジスタである半導体エレメント１００の概略的断面図である。ソース電極１０１とドレイン電極１０２は、ポリイミド基板１１０上に形成される。電極１０１,１０２は、例えばＡｕを有し、リソグラフ式手段によって規定される。電極１０１,１０２は、好ましくは低い誘電率を有する誘電材料を有するチャネル１０５によって分離される。好適な材料は当業者に知られており、中でも、二酸化シリコン、水素シルセスキオキサン（hydrogen silsesquioxane）及びメチルシルセスキオキサン（methyl silsesquioxane）、多孔性シリカ、ＳｉＬＫ及びベンゾシクロブテン（ＢＣＢ樹脂；benzocyclobutene）がある。材料の選択はまた、基板の選択にも依る。電極１０１,１０２及びチャネル１０５の表面１１は、平坦化されるので、ナノワイヤ１０は、ほぼ平坦な表面１１１上に形成される。ナノワイヤ１０は、ナノワイヤを有する分散の粒子が同時に印加される電圧が掛けられる表面１１１上に設けられるように下方に置かれて位置合わせさせられる。周波数１ｋＨｚで２５Ｖを超えるＡＣ電圧を掛けると、ナノワイヤ１０の位置あわせ（alignment）がなされる。ゲート電極１０３をナノワイヤ１０から分離させる誘電層１０６は、ナノワイヤ１０上に設けられる。代わりに、チャネルを伴う金型が表面１１１上に形成され当該アセンブリ全体が分散したナノワイヤとともに処理槽に入れられるようにして位置合わせされるようにしてもよい。当該金型のチャネル内へナノワイヤを吸引する圧力差によって流動が引き起こされる。これにより位置合わせされたナノワイヤ１０の位置決めがなされる。
当業者であれば明らかであるように、電子装置は、回路を形成するために所望のパターンで相互接続される多数の半導体エレメント１００を具備するのが好ましい。なお、薄膜トランジスタの分野における当業者には知られているように、多数のナノワイヤ１０を、単一の半導体エレメント１００に設けられてもよいし、また、基板１１０,電極１０１，１０２，１０３及び誘電体層１０５，１０６のために色々な材料を選ぶことができる。
本方法の第１実施例を示す第１の図。 本方法の第１実施例を示す第２の図。 本方法の第１実施例を示す第３の図。 本方法の第２実施例を示す第１の図。 本方法の第２実施例を示す第２の図。 本方法の第２実施例を示す第３の図。 本電子装置の概略的断面図。

Claims (9)

  1. ナノワイヤを製造する方法であって、
    ・半導体基板の表面にパターン化されたエッチングマスクを設けるステップと、
    ・前記半導体基板の表面に略垂直な方向においてナノワイヤを形成するよう前記半導体基板をエッチングするステップと、
    を有し、
    ・前記半導体基板は、互いに隣り合う形で第１材料の第１の層と第２の材料の第２の層とを有し、
    ・前記ナノワイヤが前記第１の材料の第１の領域と前記第２の材料の第２の領域とを有するようにナノワイヤを形成するために前記第１及び第２の層に対してエッチングが行われる、
    方法。
  2. 請求項１に記載の方法であって、前記第１及び第２の材料は同じ半導体であるが異なるドーピングを有する、方法。
  3. 請求項１に記載の方法であって、前記第２の層は、前記第１の層上における前記第２の材料のエピタキシャル成長により形成される、方法。
  4. 請求項３に記載の方法であって、前記第１の材料は、Ｓｉを有し、前記第２の材料は、ＳｉＣ，ＳｉＧｅ及びＳｉＧｅＣを有するグループから選ばれる、方法。
  5. 請求項１に記載の方法であって、
    ・前記半導体基板に第３の材料の第３の層が設けられ、
    ・前記第２の層は、前記第１の層と前記第３の層との間に挟まれ、最大１００ｎｍの厚さを有し、
    ・前記ナノワイヤが前記第１の領域、前記第２の領域及び前記第３の材料を有する第３の領域を有するようにナノワイヤを形成するために前記第１、第２及び第３の層に対してエッチングが行われる、方法。
  6. 請求項５に記載の方法であって、前記第３の材料は、前記第１の材料と同等である、方法。
  7. 請求項１ないし６のうちいずれか１つに記載の方法であって、前記ナノワイヤは、前記基板のエッチングの後に前記基板から除去される、方法。
  8. 第１の材料の第１の領域と第２の材料の第２の領域とを具備するナノワイヤであって、この第１の材料と第２の材料とは異なるものであり、前記第１の領域と前記第２の領域は互いに隣り合い、当該ナノワイヤは、請求項１ないし７のうちいずれか１つに記載の方法によって得ることができる、ナノワイヤ。
  9. １つ又は複数のナノワイヤにより相互接続される第１及び第２の電極を備えた電子装置であって、前記第１の電極と前記第２の電極との間に請求項８に記載のナノワイヤが設けられている、電子装置。
JP2003581245A 2002-03-28 2003-03-26 ナノワイヤ製造方法及び電子装置 Pending JP2005522030A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP02076280 2002-03-28
PCT/IB2003/001217 WO2003083919A2 (en) 2002-03-28 2003-03-26 Method of manufacturing nanowires and electronic device

Publications (1)

Publication Number Publication Date
JP2005522030A true JP2005522030A (ja) 2005-07-21

Family

ID=28459540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003581245A Pending JP2005522030A (ja) 2002-03-28 2003-03-26 ナノワイヤ製造方法及び電子装置

Country Status (6)

Country Link
US (1) US7192533B2 (ja)
EP (1) EP1493178B1 (ja)
JP (1) JP2005522030A (ja)
CN (1) CN100380603C (ja)
AU (1) AU2003215837A1 (ja)
WO (1) WO2003083919A2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100643473B1 (ko) 2005-09-06 2006-11-10 엘지전자 주식회사 나노 로드를 갖는 발광 소자 및 그의 제조 방법
JP2007258687A (ja) * 2006-03-23 2007-10-04 Lg Electronics Inc 柱構造、これを用いた半導体素子及び発光素子、並びにその形成方法
JP2008007376A (ja) * 2006-06-29 2008-01-17 National Univ Corp Shizuoka Univ ナノワイヤ部材およびその製造方法
JP2008306156A (ja) * 2007-06-11 2008-12-18 National Chiao Tung Univ 柱状ナノ構造体（ナノロッド）を利用し発光ダイオード（ｌｅｄ）の発光効率を引き上げる方法
JP2011519730A (ja) * 2008-03-25 2011-07-14 インターナショナル・ビジネス・マシーンズ・コーポレーション 超格子／量子井戸ナノワイヤ
JP2011530829A (ja) * 2008-08-11 2011-12-22 コリア リサーチ インスティチュート オブ スタンダーズ アンド サイエンス 量子ドットナノワイヤーアレイを有する太陽電池及びその製造方法
WO2012029381A1 (ja) * 2010-09-01 2012-03-08 シャープ株式会社 発光素子およびその製造方法、発光装置の製造方法、照明装置、バックライト、表示装置、並びにダイオード
JP2012074673A (ja) * 2010-09-01 2012-04-12 Sharp Corp 発光素子およびその製造方法、発光装置の製造方法、照明装置、バックライト並びに表示装置
US9190590B2 (en) 2010-09-01 2015-11-17 Sharp Kabushiki Kaisha Light emitting element and production method for same, production method for light-emitting device, illumination device, backlight, display device, and diode

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7552645B2 (en) * 2003-05-07 2009-06-30 California Institute Of Technology Detection of resonator motion using piezoresistive signal downmixing
US7434476B2 (en) * 2003-05-07 2008-10-14 Califronia Institute Of Technology Metallic thin film piezoresistive transduction in micromechanical and nanomechanical devices and its application in self-sensing SPM probes
US7302856B2 (en) * 2003-05-07 2007-12-04 California Institute Of Technology Strain sensors based on nanowire piezoresistor wires and arrays
US6905975B2 (en) * 2003-07-03 2005-06-14 Micron Technology, Inc. Methods of forming patterned compositions
CN100444338C (zh) * 2003-12-22 2008-12-17 皇家飞利浦电子股份有限公司 制造半导体纳米线组以及包括纳米线组的电器件
US20050208769A1 (en) * 2004-03-19 2005-09-22 Manish Sharma Semiconductor structure
KR100552707B1 (ko) * 2004-04-07 2006-02-20 삼성전자주식회사 나노와이어 발광소자 및 그 제조방법
WO2006046177A2 (en) * 2004-10-27 2006-05-04 Koninklijke Philips Electronics N.V. Semiconductor device with tunable energy band gap
TWI311213B (en) * 2004-12-24 2009-06-21 Au Optronics Corp Crystallizing method for forming poly-si films and thin film transistors using same
EP1786027A3 (en) * 2005-11-14 2009-03-04 Schott AG Plasma etching of tapered structures
WO2007086009A1 (en) * 2006-01-25 2007-08-02 Nxp B.V. Nanowire tunneling transistor
US7924413B2 (en) * 2006-04-28 2011-04-12 Hewlett-Packard Development Company, L.P. Nanowire-based photonic devices
US8643087B2 (en) 2006-09-20 2014-02-04 Micron Technology, Inc. Reduced leakage memory cells
US8025776B2 (en) * 2007-10-29 2011-09-27 Korea Institute Of Science And Technology Glass electrophoresis microchip and method of manufacturing the same by MEMS fabrication
US8405041B2 (en) 2007-11-20 2013-03-26 Nxp B.V. Electrode for an ionization chamber and method producing the same
CN101229912B (zh) * 2007-12-26 2010-06-16 中国科学院上海微系统与信息技术研究所 采用干法刻蚀制备氮化镓纳米线阵列的方法
US8546742B2 (en) 2009-06-04 2013-10-01 Zena Technologies, Inc. Array of nanowires in a single cavity with anti-reflective coating on substrate
US8274039B2 (en) 2008-11-13 2012-09-25 Zena Technologies, Inc. Vertical waveguides with various functionality on integrated circuits
US9000353B2 (en) 2010-06-22 2015-04-07 President And Fellows Of Harvard College Light absorption and filtering properties of vertically oriented semiconductor nano wires
US8866065B2 (en) 2010-12-13 2014-10-21 Zena Technologies, Inc. Nanowire arrays comprising fluorescent nanowires
US8748799B2 (en) 2010-12-14 2014-06-10 Zena Technologies, Inc. Full color single pixel including doublet or quadruplet si nanowires for image sensors
US8229255B2 (en) 2008-09-04 2012-07-24 Zena Technologies, Inc. Optical waveguides in image sensors
US8835831B2 (en) 2010-06-22 2014-09-16 Zena Technologies, Inc. Polarized light detecting device and fabrication methods of the same
US20100148221A1 (en) * 2008-11-13 2010-06-17 Zena Technologies, Inc. Vertical photogate (vpg) pixel structure with nanowires
US9082673B2 (en) 2009-10-05 2015-07-14 Zena Technologies, Inc. Passivated upstanding nanostructures and methods of making the same
US9299866B2 (en) 2010-12-30 2016-03-29 Zena Technologies, Inc. Nanowire array based solar energy harvesting device
US8735797B2 (en) 2009-12-08 2014-05-27 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
US9478685B2 (en) 2014-06-23 2016-10-25 Zena Technologies, Inc. Vertical pillar structured infrared detector and fabrication method for the same
US9343490B2 (en) 2013-08-09 2016-05-17 Zena Technologies, Inc. Nanowire structured color filter arrays and fabrication method of the same
US9515218B2 (en) * 2008-09-04 2016-12-06 Zena Technologies, Inc. Vertical pillar structured photovoltaic devices with mirrors and optical claddings
US8299472B2 (en) 2009-12-08 2012-10-30 Young-June Yu Active pixel sensor with nanowire structured photodetectors
US9406709B2 (en) 2010-06-22 2016-08-02 President And Fellows Of Harvard College Methods for fabricating and using nanowires
US7981772B2 (en) * 2008-12-29 2011-07-19 International Business Machines Corporation Methods of fabricating nanostructures
US8610100B2 (en) * 2009-06-30 2013-12-17 Nokia Corporation Apparatus comprising nanowires
CN102646750A (zh) * 2011-02-22 2012-08-22 中国科学院微电子研究所 一种硅基纳米柱阵列太阳能电池的制备方法
US9852870B2 (en) * 2011-05-23 2017-12-26 Corporation For National Research Initiatives Method for the fabrication of electron field emission devices including carbon nanotube field electron emisson devices
CN102569034A (zh) * 2012-02-15 2012-07-11 中国科学院半导体研究所 在自然氧化的Si衬底上生长InAs纳米线的方法
US8835255B2 (en) * 2013-01-23 2014-09-16 Globalfoundries Inc. Method of forming a semiconductor structure including a vertical nanowire
US9595525B2 (en) 2014-02-10 2017-03-14 International Business Machines Corporation Semiconductor device including nanowire transistors with hybrid channels
US9698025B2 (en) 2014-09-04 2017-07-04 Globalfoundries Inc. Directed self-assembly material growth mask for forming vertical nanowires
US10186577B2 (en) 2014-09-04 2019-01-22 Globalfoundries Inc. Multiple directed self-assembly material mask patterning for forming vertical nanowires
US9865682B2 (en) 2014-09-04 2018-01-09 Globalfoundries Inc. Directed self-assembly material etch mask for forming vertical nanowires
CN105097449B (zh) * 2015-06-09 2018-07-31 华为技术有限公司 一种制作纳米线的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102198A (ja) * 1991-10-04 1993-04-23 Nec Corp 擬１次元電界効果トランジスタとその製造方法
JPH05175123A (ja) * 1991-06-20 1993-07-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH07273084A (ja) * 1994-02-10 1995-10-20 Hikari Gijutsu Kenkyu Kaihatsu Kk 量子細線構造の製造方法
JPH11354532A (ja) * 1998-06-03 1999-12-24 Matsushita Electric Ind Co Ltd 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE544408C (de) * 1929-07-24 1932-02-24 Thomas Henry Jones Rundstrickmaschine mit zwei staendig entgegengesetzt zueinander umlaufenden Schloessern und in Gruppen unterteilten Nadeln
JP3243303B2 (ja) 1991-10-28 2002-01-07 ゼロックス・コーポレーション 量子閉じ込め半導体発光素子及びその製造方法
JPH10106960A (ja) * 1996-09-25 1998-04-24 Sony Corp 量子細線の製造方法
JP2002220300A (ja) * 2001-01-18 2002-08-09 Vision Arts Kk ナノファイバーおよびナノファイバーの作製方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175123A (ja) * 1991-06-20 1993-07-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH05102198A (ja) * 1991-10-04 1993-04-23 Nec Corp 擬１次元電界効果トランジスタとその製造方法
JPH07273084A (ja) * 1994-02-10 1995-10-20 Hikari Gijutsu Kenkyu Kaihatsu Kk 量子細線構造の製造方法
JPH11354532A (ja) * 1998-06-03 1999-12-24 Matsushita Electric Ind Co Ltd 半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100643473B1 (ko) 2005-09-06 2006-11-10 엘지전자 주식회사 나노 로드를 갖는 발광 소자 및 그의 제조 방법
JP2007258687A (ja) * 2006-03-23 2007-10-04 Lg Electronics Inc 柱構造、これを用いた半導体素子及び発光素子、並びにその形成方法
JP2008007376A (ja) * 2006-06-29 2008-01-17 National Univ Corp Shizuoka Univ ナノワイヤ部材およびその製造方法
JP2008306156A (ja) * 2007-06-11 2008-12-18 National Chiao Tung Univ 柱状ナノ構造体（ナノロッド）を利用し発光ダイオード（ｌｅｄ）の発光効率を引き上げる方法
JP2011519730A (ja) * 2008-03-25 2011-07-14 インターナショナル・ビジネス・マシーンズ・コーポレーション 超格子／量子井戸ナノワイヤ
US8878259B2 (en) 2008-03-25 2014-11-04 International Business Machines Corporation Super lattice/quantum well nanowires
JP2011530829A (ja) * 2008-08-11 2011-12-22 コリア リサーチ インスティチュート オブ スタンダーズ アンド サイエンス 量子ドットナノワイヤーアレイを有する太陽電池及びその製造方法
WO2012029381A1 (ja) * 2010-09-01 2012-03-08 シャープ株式会社 発光素子およびその製造方法、発光装置の製造方法、照明装置、バックライト、表示装置、並びにダイオード
JP2012074673A (ja) * 2010-09-01 2012-04-12 Sharp Corp 発光素子およびその製造方法、発光装置の製造方法、照明装置、バックライト並びに表示装置
US9190590B2 (en) 2010-09-01 2015-11-17 Sharp Kabushiki Kaisha Light emitting element and production method for same, production method for light-emitting device, illumination device, backlight, display device, and diode

Also Published As

Publication number Publication date
CN100380603C (zh) 2008-04-09
WO2003083919A3 (en) 2003-12-24
WO2003083919A2 (en) 2003-10-09
CN1643661A (zh) 2005-07-20
AU2003215837A8 (en) 2003-10-13
US20050236357A1 (en) 2005-10-27
US7192533B2 (en) 2007-03-20
EP1493178B1 (en) 2018-09-26
AU2003215837A1 (en) 2003-10-13
EP1493178A2 (en) 2005-01-05

Similar Documents

Publication Publication Date Title
JP2005522030A (ja) ナノワイヤ製造方法及び電子装置
JP4920872B2 (ja) ナノワイヤの製造方法
JP2007088482A (ja) ナノワイヤ素子の製造方法
US20140319459A1 (en) Methods for fabricating self-aligning semiconductor hetereostructures using nanowires
JPH02296338A (ja) 横型トランジスタ及びその製造方法
KR20090105951A (ko) 전자 장치 및 그 제조 방법
US7514282B2 (en) Patterned silicon submicron tubes
US20050189318A1 (en) Method for forming macropores in a layer and products obtained thereof
JP3748726B2 (ja) 量子細線の製造方法
JP2000232219A (ja) 量子細線の製造方法およびその量子細線を用いた半導体素子
JP3109549B2 (ja) 半導体装置の製造方法
TW506020B (en) Hetero-bipolar transistor with T-formed emitter-terminal-contact and its production
WO2003077298A1 (en) Method of manufacturing nanowires and an electronic device
JP2001332561A (ja) バイポーラトランジスタおよびその製造方法
JP2013135175A (ja) 複合基板およびその製造方法
WO2023152873A1 (ja) ナノ構造デバイスの作製方法
KR100395660B1 (ko) 터널접합층을 갖는 질화물반도체 발광소자 제조방법
JPH0897398A (ja) 量子効果装置及びその製造方法
JP3282950B2 (ja) 電界放出型電子素子及びその製造方法
JPH05235378A (ja) Ｓｉ半導体装置とその製造方法
KR20020055475A (ko) 이종 단결정박막의 접합 및 덧성장방법
Ha et al. OPS/Si interface morphology dependent on HF%, resistivity, & current density (for OPS optical micro-lens)
JP2001237438A (ja) 半導体装置及びその製造方法
JPS62173789A (ja) 半導体レ−ザの製造方法
JPH0536649A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100427

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100510

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101021