JP2001237438A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 バンド間トンネル電導を用いた半導体素子に
おける電流密度を向上することを目的とする。 【解決手段】 ｐ型Ｓｉよりなり不純物濃度が４×１０
¹⁵ｃｍ^-3程度の半導体基板１１上の所定領域には、絶縁
膜よりなる素子分離膜１２と、不純物濃度が１×１０¹⁹
ｃｍ^-3以上であって、第１導電型の高濃度半導体層とし
ての縮退したｐ型拡散層１３が形成されており、アスペ
クト比２以上の凹凸形状に加工されている。凹凸の溝と
溝の間隔２１は溝の幅２０以下の寸法になるように加工
されている。ｐ型拡散層１３の上の凹凸形状に沿って、
酸窒化シリコンよりなり厚さが１ｎｍ〜３ｎｍのトンネ
ル絶縁膜１４と、不純物濃度が１×１０¹⁹ｃｍ^-3以上で
あって第２導電型の高濃度半導体層としての縮退したｎ
型電極１５が形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、非線形素子及び該非線形素子
を用いた半導体装置及びその製造方法に関する。

【０００２】

【従来の技術】従来、半導体集積回路は、ＭＯＳ型素子
により形成されてきた。ＭＯＳ型素子は微細化によっ
て、その動作速度、消費電力及び集積度が向上するとい
う特長を有しており、産業上非常に重要な役割を果たし
てきた。しかしながら、微細加工の限界や不純物濃度の
統計的ゆらぎ等により、工業的にはゲート長が０．１μ
ｍ以下のＭＯＳ型素子の実用化は非常に困難であると考
えられている。一方、システム機器側からは今後もさら
なる高集積化及び低消費電力化の要望がある。

【０００３】これまで、ＭＯＳ型素子と動作原理が全く
異なる素子が種々提案されてきている。江崎トンネルダ
イオードはその代表的な素子で、バンド間トンネル現象
に基づく負性抵抗特性を室温で示している（L.Esaki,Ph
ys.Rev.,109,(1953),603）。他にも、江崎トンネルダイ
オードを構成するｐ−ｎ接合間に、非常に薄い膜厚（2n
m以下）のトンネル絶縁膜（酸化膜や窒化膜など）を挿
入した構造を持つSiバンド間トンネル素子（＝IBTD）が
ある（K.Morita et al, Ext.Abst.DRC‘98,42(199
8)）。ＩＢＴＤはこの酸化膜が持つエネルギ障壁によ
り、バンド間トンネル電流に比べて熱的な順方向バイア
ス電流を効果的に抑制し、室温で顕著な負性抵抗特性を
示す。また、この酸化膜はドーパント不純物の相互拡散
を抑制し、急峻なｐ−ｎ接合を高歩留まりで形成でき
る。このＩＢＴＤを用いれば、現行のＭＯＳ型素子では
困難とされる０．５Ｖ以下の超低電圧で動作するスタテ
ィックメモリ回路を構成することが可能である。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
ＩＢＴＤはトンネル絶縁膜を介しているため、電子のト
ンネル確率が小さく、素子の電流密度が減少してしま
う。これにより、ＩＢＴＤを用いたメモリ回路等の回路
のスピードが遅くなるという問題を有している。

【０００５】本発明は、バンド間トンネル電導を用いた
半導体素子における電流密度を向上することを目的とす
る。

【０００６】

【課題を解決するための手段】前記の目的を達成するた
め、本発明は、トンネル絶縁膜を介した縮退した高濃度
ｎ型拡散層と縮退した高濃度ｐ型拡散層の接合面に、凹
凸形状を形成するものである。

【０００７】本発明に係る半導体装置は、半導体基板上
にそれぞれ形成されており、フェルミ準位が伝導帯中に
位置する縮退した高濃度ｎ型半導体層と、フェルミ準位
が価電子帯中に位置する縮退した高濃度ｐ型半導体層
と、高濃度ｎ型半導体層と高濃度ｐ型半導体層との間に
トンネル電流が流れるように形成されたトンネル絶縁膜
とを備えており、トンネル絶縁膜を介した高濃度拡散層
の接合面に凹凸形状を形成している。

【０００８】本発明に係る半導体装置によると、トンネ
ル絶縁膜を介したｐ−ｎ接合面に凹凸形状が形成されて
いることにより、平坦な場合よりも接合面積が大きくな
って電流値が増加するため、同じ素子面積に対する電流
密度が向上すると考えられる。

【０００９】本発明に係る半導体装置において、半導体
基板がシリコンであることが好ましい。

【００１０】本発明に係る半導体装置において、半導体
基板がＳＯＩ基板であることが好ましい。

【００１１】本発明に係る半導体装置の製造方法は、第
１導電型の半導体基板上に第１導電型の不純物イオンを
用いて第１導電型の高濃度拡散層を縮退するように形成
する第１導電型の高濃度拡散層形成工程と、該高濃度拡
散層にレジストパターンを形成してエッチングを行い、
電極形成領域に凹凸形状を有する第１導電型の高濃度拡
散層を形成する高濃度拡散層凹凸形状加工工程と、該半
導体基板の上に全面にわたって、凹凸形状を有する第１
導電型の高濃度拡散層上にトンネル電流が流れるように
トンネル絶縁膜を形成するトンネル絶縁膜形成工程と、
該半導体基板の上に全面にわたって、第２導電型の高濃
度半導体膜を縮退するように形成した後、該電極形成領
域をマスクして、該高濃度半導体膜及びトンネル絶縁膜
に対してエッチングを行なうことにより、該凹凸形状を
有する第１導電型の高濃度拡散層と該トンネル絶縁膜を
介した該第２導電型の高濃度半導体膜からなる電極を形
成する工程とを備えている。

【００１２】本発明に係る半導体装置の製造方法による
と、トンネル絶縁膜を介したｐ−ｎ接合間に凹凸形状を
形成することにより、平坦な場合よりも接合面積が大き
くなって電流値が増加するため、同じ素子面積に対する
電流密度が向上すると考えられる。

【００１３】本発明に係る半導体装置の製造方法におい
て、凹凸形状の加工方法は、従来のＭＯＳプロセスで用
いるエッチング法による一連の工程を用いて製造が可能
であるため、容易に製造することができる。

【００１４】本発明に係る半導体装置の製造方法におい
て、高濃度拡散層をより深くエッチングすることによっ
てアスペクト比が大きな凹凸形状を形成することによ
り、接合面積がより大きくなって電流値が増加するた
め、同じ素子面積に対する電流密度がさらに向上すると
考えられる。

【００１５】

【発明の実施の形態】（第１の実施形態）以下、本発明
の第1の実施形態を図面に基づいて説明する。

【００１６】図１（ａ）は本発明の第1の実施形態に係
る半導体装置であるトンネルダイオードの断面構成を示
している。図１（ａ）に示すように、ｐ型Ｓｉよりなり
不純物濃度が４×１０¹⁵ｃｍ^-3程度の半導体基板１１上
の所定領域には、絶縁膜よりなる素子分離膜１２と、不
純物濃度が１×１０¹⁹ｃｍ^-3以上であって、第１導電型
の高濃度半導体層としての縮退したｐ型拡散層１３が形
成されており、アスペクト比約２の凹凸形状に加工され
ている。ここで、アスペクト比が２とは、凹凸の溝の深
さ１９が幅２０の2倍の寸法であることである。なお、
凹凸の溝と溝の間隔２１は溝の幅２０以下の寸法になる
ように加工されている。半導体基板１１の上におけるｐ
型拡散層１３の上の凹凸形状に沿って且つ素子分離膜１
２側に、酸窒化シリコンよりなり厚さが１ｎｍ〜３ｎｍ
のトンネル絶縁膜１４が形成され、該トンネル絶縁膜１
４と素子分離膜１２との上には、不純物濃度が１×１０
¹⁹ｃｍ^-3以上であって第２導電型の高濃度半導体層とし
ての縮退したｎ型電極１５が形成されている。半導体基
板１１の上に全面にわたって層間絶縁膜１６が堆積さ
れ、層間絶縁膜１６におけるｐ型拡散層１３の上及びｎ
型電極１５の上にそれぞれタングステンよりなるコンタ
クト１７が電気的に接続されるように形成されており、
層間絶縁膜１６におけるコンタクト１７の上にそれぞれ
アルミニウム配線１８が電気的に接続されるように形成
されている。図示はされていないが、半導体基板１１に
もコンタクトを介在させてアルミニウム配線１８が接続
されており、ｐ型拡散層１３，ｎ型電極１５及び半導体
基板１１は、それぞれアルミニウム配線１８を介して電
圧が印加される。

【００１７】これにより、半導体基板１１の基板面に垂
直に形成され、酸窒化シリコンよりなるトンネル絶縁膜
１４を間に挟んだｐ型拡散層１３とｎ型電極１５とが凹
凸形状を有して積層されてなるトンネルダイオードを実
現できる。

【００１８】図１（ｂ）は従来のトンネル絶縁膜を有す
るトンネルダイオードの断面構成を示している。従来の
トンネルダイオードでは、トンネル絶縁膜１４を間に挟
んだｐ型拡散層１３とｎ型電極１５の接合面は平坦であ
る。よって、素子分離膜１２上を含まないｐ型拡散層１
３上のｎ型電極１５の面積である素子面積と、トンネル
絶縁膜１４を間に挟んだｐ型拡散層１３とｎ型電極１５
の接合部分の面積は等しい。

【００１９】ところが、図１（ａ）に示す本発明の第１
の実施形態では、接合部分にアスペクト比約２の凹凸形
状を有するために、凹凸の溝と溝の間隔２１が溝の幅２
０の寸法以下の場合は素子面積に比べて約２倍以上に接
合部分の面積が大きくなるので、同じ素子面積に対する
電流値も約２倍以上増加し、電流密度を向上することが
できると考えられる。

【００２０】このトンネルダイオードの電圧電流特性を
図１（ｃ）に示す。図１（ｃ）において、横軸はｎ型電
極１５に印加される電圧を示し、縦軸はｐ型拡散層１３
とｎ型電極１５との間の電流を示す。図１（ｃ）に示す
ように、ｎ型電極１５に負の電圧を印加すると、バンド
間トンネル電流に基づく負性抵抗特性が生じる。本発明
のトンネルダイオードの特性１ａは、従来のトンネルダ
イオードの特性１ｂに比べて接合部分の面積が大きいた
め、素子面積当たりの電流密度を全体的に約２倍以上向
上できると考えられる。

【００２１】このように、本実施形態によると、トンネ
ル障壁膜１４を介したｐ型拡散層１３とｎ型ゲート電極
１５のｐ−ｎ接合面に凹凸形状を設けているため、従来
の電流電圧特性１ｂを曲線１ａに示すように素子面積当
たりの電流密度の面で向上させることができる。

【００２２】また、ｐ−ｎ接合面の凹凸形状を形成する
溝のアスペクト比が高いほど接合部分の面積が大きくな
るため、素子面積当たりの電流密度もさらに向上すると
考えられる。

【００２３】また、ｐ−ｎ接合面の凹凸形状を形成する
溝と溝の間隔を狭くして溝の高密度化を図ったり、図１
（ｄ）に示すように、微細な柱状の凹凸形状を形成する
ことによっても接合部分の面積がより大きくなるため、
素子面積当たりの電流密度もさらに向上すると考えられ
る。

【００２４】また、接合面の凹凸形状の角にあたる部分
は、形状効果により電界が集中するため、電界の増加に
伴って電子のトンネル確率が高くなり、電流密度が増加
することが考えられる。

【００２５】また、本実施の形態においては、ｐ型Ｓｉ
よりなる半導体基板１１の上にｐ型拡散層１３を形成
し、酸窒化シリコンよりなるトンネル障壁膜１４を介在
させてｎ型ゲート電極１５を形成したが、すべての半導
体の導電型を逆転させ、印加電圧の極性も逆転させて動
作するトンネルダイオードを構成することができるのは
いうまでもない。

【００２６】また、半導体基板に単結晶のｐ型Ｓｉを用
いたが、これに限らず、内部に埋め込み酸化膜を有する
ＳＯＩ基板を用いてもよい。この場合、トンネルダイオ
ードとしての動作は本実施形態に示したものと同一であ
るが、ＳＯＩ基板を用いると、ｐ型拡散層１３が基板と
電気的に絶縁されるため、回路設計上の自由度が向上す
る。

【００２７】以下、本発明の第１の実施形態に係る半導
体装置であるトンネルダイオードの製造方法を、図面を
参照しながら説明する。図２（ａ）〜（ｅ）は本発明の
第１の実施形態に係る半導体装置であるトンネルダイオ
ードの製造方法の工程順の断面構成を示している。ま
ず、図２（ａ）に示すように、ｐ型Ｓｉよりなる半導体
基板３１上に選択酸化法等を用いて、素子分離膜３２を
形成する。その後、素子分離膜３２を注入マスクとし
て、半導体基板３１に対して拡散層が縮退するように加
速電圧が４０ｋｅＶで且つドーズ量が４×１０¹⁵ｃｍ^-2
以上のＢをイオン注入することにより、不純物濃度が１
×１０¹⁹ｃｍ^-3以上を有する縮退した高濃度ｐ型拡散層
３３を形成する。

【００２８】次に、図２（ｂ）に示すように、通常のフ
ォトリソグラフィを用いて凹凸を形成する溝の領域に開
口部を有し、溝と溝の間隔が溝の幅の寸法以下となるよ
うにレジストパターン３４を形成した後、該レジストパ
ターンをマスクとして、高濃度ｐ型拡散層３３に対して
凹凸形状のアスペクト比が約2となるようにエッチング
時間を調整してドライエッチングを行う。

【００２９】次に、図２（ｃ）に示すように、レジスト
パターンの除去を行った後、半導体基板３１に対してフ
ッ化水素（ＨＦ）を含む溶液に浸し、高濃度ｐ型拡散層
３３上の自然酸化膜を除去した後、半導体基板３１の全
面にわたって、厚さが１．０ｎｍ〜２．０ｎｍの熱酸化
膜を７００〜８００℃のドライ酸化を用いて形成した
後、１０〜３０Ｐａの減圧アンモニア雰囲気中で７５０
〜８００℃のアニールを行い酸窒化シリコン膜よりなる
トンネル絶縁膜３５を形成する。

【００３０】次に、図２（ｄ）に示すように、半導体基
板３１の上に全面にわたって厚さが３００ｎｍのポリシ
リコンを堆積し、その後、該ポリシリコンの全面にＰイ
オン若しくはＡｓイオンを用いたイオン注入、又はＰＯ
Ｃｌ₃ 等を用いた固相拡散等を行なうことにより、不純
物濃度が１×１０¹⁹ｃｍ^-3以上を有する縮退した高濃度
ｎ型ポリシリコン膜（図示せず）を形成する。その後、
通常のフォトリソグラフィを用いて電極形成領域以外に
開口部を有するレジストパターン（図示せず）を形成
し、該レジストパターンをマスクとして、高濃度ｎ型ポ
リシリコン膜に対してドライエッチングを行なうことに
より、高濃度ｎ型ポリシリコン膜よりなり、半導体基板
３１の凹凸形状を有する高濃度ｐ型拡散層３３の上にト
ンネル絶縁膜３５を介在させた高濃度ｎ型電極３６を形
成する。

【００３１】次に、図２（ｅ）に示すように、半導体基
板３１上に全面にわたって厚さが８００ｎｍの層間絶縁
膜３７を堆積した後、通常のフォトリソグラフィを用い
て、層間絶縁膜３７の上における、ｐ型拡散層３３の上
方、及び高濃度ｎ型電極３６の上方にそれぞれ開口部を
有するレジストパターン（図示せず）を形成した後、該
レジストパターンをマスクとして層間絶縁膜３７に対し
てドライエッチングを行なうことにより、層間絶縁膜３
７にｐ型拡散層３３の上面、及び高濃度ｎ型電極３６の
上面をそれぞれ露出させるコンタクトホールを開口し、
その後、該コンタクトホールにタングステン（Ｗ）を充
填して各コンタクト３８を形成する。次に、層間絶縁膜
３７の上面の各コンタクト３８にそれぞれ電気的に接続
されるアルミニウム配線３９を形成する。

【００３２】このように、本実施形態によると、トンネ
ル絶縁膜３５を介在させた高濃度ｐ型拡散層３３と高濃
度ｎ型電極３６の接合面にアスペクト比２の凹凸形状を
形成することにより、従来の平坦な接合面の場合よりも
接合部分の面積が約2倍大きくなり、素子面積当たりの
電流値が約2倍増加し、電流密度を向上することができ
ると考えられる。

【００３３】また、前述の凹凸形状の加工方法は、従来
のＭＯＳプロセスで用いるドライエッチング法による一
連の工程を用いて製造が可能であるため、容易に製造す
ることができる。

【００３４】また、ドライエッチングの時間を調整し、
高濃度拡散層をより深くエッチングすることによってア
スペクト比が大きな凹凸形状を形成することにより、接
合面積がより大きくなって電流値が増加するため、同じ
素子面積に対する電流密度がさらに向上すると考えられ
る。

【００３５】また、微細な島状のレジストパターンを用
いてドライエッチングを行い、高濃度ｐ型拡散層３３に
溝でなく微細な穴を多数形成することで凹凸の高密度化
を図ると、さらに接合面積が大きくなって電流値が増加
するため、素子面積当たりの電流密度をさらに向上する
ことができると考えられる。

【００３６】なお、本実施形態においては、半導体基板
としてｐ型Ｓｉよりなる半導体基板を用いたが、ｎ型Ｓ
ｉよりなる半導体基板を用い、各半導体層の導電型をす
べて反転させ、且つ、印加する電圧の極性を反転させて
も同様の効果を得ることができる。

【００３７】また、単結晶基板に限らず、基板中に絶縁
膜層を設けたＳＯＩ基板を用いてもよい。

【００３８】また、ｎ型ゲート電極にポリシリコンを用
いたが、酸窒化シリコンよりなるトンネル絶縁膜上に単
結晶シリコンをエピタキシャル成長させることができれ
ば、高濃度ｐ型拡散層とｎ型ゲート電極との結晶軸が一
致するため、電気的特性をさらに向上させることができ
る。

【００３９】

【発明の効果】本発明に係る第１の半導体装置による
と、トンネル電流が流れるように形成されたトンネル絶
縁膜を介在した縮退した高濃度のｐ−ｎ接合面に凹凸形
状が形成されているため、従来の平坦な接合面と比べて
接合部分の面積が大きくなるため、素子面積当たりの電
流値が増加し、電流密度を向上することができると考え
られ、本素子のような負性抵抗素子を用いたメモリ回路
等の回路のスピードが向上する。

【００４０】さらに、ｐ−ｎ接合面の凹凸形状のアスペ
クト比を大きくすることで、接合部分の面積がより大き
くなるため、素子面積当たりの電流値が増加し、さらに
電流密度を向上することができると考えられ、本素子の
ような負性抵抗素子を用いたメモリ回路等の回路のスピ
ードがさらに向上する。

【００４１】第１の半導体装置において、半導体基板に
シリコン基板を用いると、従来のＭＯＳプロセスを使用
することができ、素子作製上の容易度を増すことができ
る。

【００４２】第１の半導体装置において、半導体基板の
内部に主面に対して平行に設けられた埋め込み酸化膜を
有するＳＯＩ基板を用いると、埋め込み酸化膜と素子分
離膜による素子分離が確実になされ、回路設計上の自由
度を増すことができる。

【００４３】本発明に係る第１の半導体装置の製造方法
によると、トンネル絶縁膜を介在した縮退した高濃度の
ｐ−ｎ接合面にアスペクト比約２の凹凸形状を密に形成
することにより、従来の平坦な接合面に比較して接合部
分の面積が約２倍以上に大きくなり、素子面積当たりの
電流値が約2倍以上増加して電流密度を向上することが
できると考えられ、本素子のような負性抵抗素子を用い
たメモリ回路等の回路のスピードが向上する。

【００４４】第１の半導体装置の製造方法において、前
述の凹凸形状の加工方法は、従来のＭＯＳプロセスで用
いるドライエッチング法による一連の工程を用いて製造
が可能であるため、容易に製造することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る半導体装置を示
す図

【図２】本発明の第１の実施形態に係る半導体装置の製
造方法を示す図

【符号の説明】

１１ 半導体基板（第１導電型の半導体基板） １２ 素子分離膜 １３ ｐ型拡散層（第１導電型の高濃度半導体層） １４ トンネル絶縁膜 １５ ｎ型電極（第２導電型の高濃度半導体層） １６ 層間絶縁膜 １７ コンタクト １８ アルミニウム配線 １９ 凹凸を形成する溝の深さ ２０ 凹凸を形成する溝の幅 ２１ 凹凸を形成する溝と溝の間隔

フロントページの続き (72)発明者 森本 廉 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 吉井 重雄 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F083 BS00 BS29 GA01 JA05 JA32 JA36 MA06 MA16

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体基板上にそれぞれ形成されてお
   り、フェルミ準位が伝導帯中に位置する縮退した高濃度
   ｎ型半導体層と、フェルミ準位が価電子帯中に位置する
   縮退した高濃度ｐ型半導体層と、前記高濃度ｎ型半導体
   層と前記高濃度ｐ型半導体層との間にトンネル電流が流
   れるように形成されたトンネル絶縁膜とを備えている半
   導体装置において、前記トンネル絶縁膜を介した前記高
   濃度ｎ型半導体層と前記高濃度ｐ型半導体層の接合面が
   凹凸形状を有することを特徴とする半導体装置。
2. 【請求項２】 前記半導体基板はシリコンよりなること
   を特徴とする請求項１に記載の半導体装置。
3. 【請求項３】 前記半導体基板はＳＯＩ基板であること
   を特徴とする請求項１に記載の半導体装置。
4. 【請求項４】 第１導電型の半導体基板上に第１導電型
   の不純物イオンを用いて第１導電型の高濃度拡散層を縮
   退するように形成する工程と、前記第１導電型の高濃度
   拡散層にレジストパターンを形成してエッチングを行
   い、電極形成領域に凹凸形状を有する第１導電型の高濃
   度拡散層を形成する工程と、前記半導体基板の上に全面
   にわたって、トンネル電流が流れるようにトンネル絶縁
   膜を形成する工程と、前記半導体基板の上に全面にわた
   って、第２導電型の高濃度半導体膜を縮退するように形
   成した後、前記電極形成領域をマスクして、前記第２導
   電型の高濃度半導体膜と前記トンネル絶縁膜に対してエ
   ッチングを行なうことにより、前記半導体基板の上に、
   前記凹凸形状を有する第１導電型の高濃度拡散層と前記
   トンネル絶縁膜を介した前記第２導電型の高濃度半導体
   膜からなる電極を形成する工程とを備えていることを特
   徴とする半導体装置の製造方法。