JP2010129750A - 半導体レーザおよびその製造方法 - Google Patents

Abstract

【課題】注入電流の流れが良好に行われると共に、トンネルダイオードでの電圧降下の低減によって寿命向上を図ることができる半導体レーザを提供する。
【解決手段】ｐ⁺型接合層４ａとｎ⁺型接合層４ｂとにより構成されるトンネルダイオード構造４を備えた構造とすることで、レーザ構造の多層化による光出力の増大（高出力化）を図る。そして、このようなトンネルダイオード構造４を構成するｐ⁺型接合層４ａとｎ⁺型接合層４ｂとの接合界面を凹凸形状とする。これにより、ｐ⁺型接合層４ａとｎ⁺型接合層４ｂとの接合界面での接合面積を従来のような平坦構造と比較して増大させることが可能となり、その分キャリアを通過させ易くなる。したがって、注入電流の流れがより良好に行われるようになり、トンネルダイオード構造４での電圧降下の低減を図れ、寿命向上を図ることができるエピスタック構造の半導体レーザとすることが可能となる。
【選択図】図１

Description

本発明は、トンネルダイオード構造を有するエピスタック構造の半導体レーザ（半導体レーザダイオード）およびその製造方法に関するものである。

従来より、半導体レーザの高出力化の要求があり、その方法として、結晶成長によってレーザ構造（ＰＩＮ）を積層化するエピスタック構造が提案されている。

例えば、特許文献１では、ｎ型化合物半導体基板の一面にｎ型クラッド層、アンドープド活性層、ｐ型クラッド層を順次積層した第１レーザ構造と、ｎ型クラッド層、アンドープド活性層、ｐ型クラッド層、ｐ型コンタクト層を順次積層した第２レーザ構造との間に、ｐ⁺型接合層とｎ⁺型接合層とによるＰＮ接合からなるトンネルダイオード構造を備えた構造が提案されている。この構造では、各レーザ構造の順方向とトンネルダイオード構造の順方向が逆に接続されているので、各レーザ構造に順方向電流を流したとき、トンネルダイオード構造に逆バイアスが印加されるが、トンネルダイオード構造はキャリア濃度が高いため、ツェナー効果が生じる。その結果、逆バイアス時の電圧降下が小さくなり、半導体レーザ全体の電圧降下を実用的な範囲とすることができる。

具体的には、トンネルダイオード構造として、例えば、ｐ⁺型接合層をｐ⁺型不純物がドープされたＧａＡｓ接合層で構成すると共にｐ型不純物濃度ｐ＝５×１０¹⁸／ｃｍ³、層厚１０ｎｍとし、ｎ⁺型接合層をｎ⁺型不純物がドープされたＧａＡｓ接合層で構成すると共にｎ型不純物濃度ｎ＝３×１０¹⁸／ｃｍ³、層厚１０ｎｍとしている。
特開平６−９００６３号公報

しかしながら、更なる高出力化を実現するために、注入電流を増やした場合や、レーザ構造を５段、６段とさらに複数積層化する場合において、トンネルダイオード構造での逆バイアス時の電圧降下が無視できなくなる。具体的には、注入されたキャリアが通過し難くなるために注入電流の流れを阻害するという問題や、さらにそのトンネルダイオードでの電圧降下による発熱を生じ、半導体レーザの寿命が大幅に低下してしまうという問題が生じる。特に、半導体レーザを大電流を流すような用途に適用する場合には、トンネルダイオードの電圧降下による発熱が大きく、上記問題が顕著となる。

本発明は上記点に鑑みて、注入電流の流れが良好に行われると共に、トンネルダイオードでの電圧降下の低減によって寿命向上を図ることができる構造のエピスタック構造の半導体レーザおよびその製造方法を提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明では、第１レーザ構造（３）と第２レーザ構造（４）の間に第２導電型接合層（４ａ）および第１導電型接合層（４ｂ）を有するトンネルダイオード構造（４）を備え、第２導電型接合層（４ａ）の表面にトレンチを形成することで、該第２導電型接合層（４ａ）と第１導電型接合層（４ｂ）との界面が凹凸形状となるようにすることを特徴としている。

このように、第２導電型接合層（４ａ）と第１導電型接合層（４ｂ）とにより構成されるトンネルダイオード構造（４）を備えた構造としているため、レーザ構造の多層化による光出力の増大（高出力化）を図ることが可能となる。そして、このようなトンネルダイオード構造（４）を構成する第２導電型接合層（４ａ）と第１導電型接合層（４ｂ）との接合界面を凹凸形状となるようにしている。このため、第２導電型接合層（４ａ）と第１導電型接合層（４ｂ）との接合界面での接合面積を従来のような平坦構造と比較して増大させることが可能となり、その分キャリアを通過させ易くすることができる。したがって、注入電流の流れがより良好に行われるようになり、トンネルダイオード構造（４）での電圧降下の低減を図れ、寿命向上を図ることができるエピスタック構造の半導体レーザとすることが可能となる。

例えば、請求項２に記載したように、第２導電型接合層（４ａ）と第１導電型接合層（４ｂ）との界面の凹凸形状として、矩形波状、三角波形状、波形のいずれかとすることができる。

請求項３に記載の発明では、トンネルダイオード構造（４）を、第２導電型接合層（４ａ）を構成する第２導電型層（４ａａ）が複数層と第１導電型接合層（４ｂ）を構成する第１導電型層（４ｂａ）が複数層、交互に繰り返し積層された部分と、第２導電型層（４ａａ）と第１導電型層（４ｂａ）の積層部分に対して最下層の第２導電型層（４ａａ）に達するように形成された第１トレンチ（１０ａ）を通じて複数の２導電型層（４ａａ）を並列的に接続する第２導電型の接続部（４ａｂ）と、第２導電型層（４ａａ）と第１導電型層（４ｂａ）の積層部分に対して最下層の第１導電型層（４ｂａ）に達するように形成された第２トレンチ（１０ｂ）を通じて複数の１導電型層（４ｂａ）を並列的に接続する第１導電型の接続部（４ｂｂ）と、を有した構造とすることを特徴としている。

このような構造としても、第２導電型接合層（４ａ）と第１導電型接合層（４ｂ）との接合界面における接合面積を稼ぐことが可能となる。具体的には、第２導電型層（４ａａ）と第１導電型層（４ｂａ）の層数分、接合面積を比例的に増加させることが可能となる。このようにすることで、請求項１と同様の効果を得ることが可能となる。

例えば、請求項４に記載したように、第１、第２トレンチ（１０ａ、１０ｂ）を、半導体基板（１）の平面方向におけるレーザ光の出力方向と垂直方向の両端にそれぞれ形成することができる。このようにすることで、レーザ光の光出力方向にはトレンチを形成しないため、トレンチによるレーザ光の光出力への悪影響を回避することができる。

請求項５に記載の発明は、請求項１に記載の半導体レーザの製造方法に相当する発明であり、半導体基板（１）を用意したのち、該半導体基板（１）の上に、第１導電型のクラッド層、活性層、第２導電型のクラッド層を成膜することにより第１レーザ構造（３）を形成する工程と、第１レーザ構造（３）の上に、表面にトレンチが備えられた第２導電型接合層（４ａ）を形成すると共に、該第２導電型接合層（４ａ）の表面に第１導電型接合層（４ｂ）を形成することにより、第２導電型接合層（４ａ）と第１導電型接合層（４ｂ）との界面が凹凸形状とされたトンネルダイオード構造（４）を形成する工程と、トンネルダイオード構造（４）の上に、第１導電型のクラッド層、活性層、第２導電型のクラッド層を成膜することにより第２レーザ構造（５）を形成する工程と、を含んでいることを特徴としている。

このように、表面にトレンチが備えられた第２導電型接合層（４ａ）を形成すると共に、該第２導電型接合層（４ａ）の表面に第１導電型接合層（４ｂ）を形成することにより、第２導電型接合層（４ａ）と第１導電型接合層（４ｂ）との界面が凹凸形状とされたトンネルダイオード構造（４）を形成することができる。

例えば、第２導電型層（４ａ）の表面にトレンチを形成する工程としては、第２導電型層（４ａ）に対してトレンチ形成予定領域が開口するマスクを配置したのち、ドライエッチングもしくはウェットエッチングを施す工程、もしくは、第２導電型層（４ａ）の一部を形成したのち、トレンチ形成予定領域を覆うマスクを配置し、マスクが開口した領域に第２導電型層（４ａ）の残りを選択成長させる工程を挙げることができる。

請求項６に記載の発明は、請求項３に記載の半導体レーザの製造方法に相当する発明であり、トンネルダイオード構造（４）を形成する工程として、第２導電型層（４ａａ）と第１導電型層（４ｂａ）の積層部分に対して最下層の第２導電型層（４ａａ）に達するように第１トレンチ（１０ａ）を形成する工程と、第１トレンチ（１０ａ）内を含めて第２導電型層（４ａａ）をさらに形成することで、第１トレンチ（１０ａ）を通じて複数の２導電型層（４ａａ）を並列的に接続する第２導電型の接続部（４ａｂ）を形成する工程と、第２導電型層（４ａａ）と第１導電型層（４ｂａ）の積層部分に対して最下層の第１導電型層（４ｂａ）に達するように第２トレンチ（１０ｂ）を形成する工程と、第２トレンチ（１０ｂ）内を含めて第１導電型層（４ｂａ）をさらに形成することで、第２トレンチ（１０ｂ）を通じて複数の１導電型層（４ｂａ）を並列的に接続する第１導電型の接続部（４ｂｂ）を形成する工程と、を行うことを特徴としている。

このように、第２導電型層（４ａａ）と第１導電型層（４ｂａ）を交互に繰り返し形成しておき、第１、第２トレンチ（１０ａ、１０ｂ）を通じて各第２導電型層（４ａａ）や各第１導電型層（４ｂａ）がそれぞれ並列的に接続されるようにすることができる。

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。

（第１実施形態）
本発明の第１実施形態について説明する。図１は、本実施形態にかかる半導体レーザの断面図である。以下、これらの図を参照して本実施形態の半導体レーザについて説明する。

図１に示されるように、ｎ型半導体基板１の上にｎ型バッファ層２、第１レーザ構造３、トンネルダイオード構造４、第２レーザ構造５およびｐ型キャップ層６が順に積層されている。そして、ｐ型キャップ層６の表面に電流ブロック層７が形成されていると共にｐ型電極８が形成され、さらにｎ型半導体基板１の裏面にｎ型電極９が備えられることで半導体レーザが構成されている。

ｎ型半導体基板１は、一般的に半導体レーザの半導体基板として用いられる材料、例えばＧａＡｓ系、ＡｌＧａＡｓ系、ＩｎＰ系、ＩｎＧａＡｓＰ系、ＩｎＧａＡｓ系、ＡｌＧａＩｎＡｓ系の化合物半導体材料等であればどのようなもので構成されていても良いが、本実施形態では、ｎ型のＧａＡｓにて構成してある。例えば、ＧａＡｓにｎ型不純物となるＳｉをドーピングし、キャリア濃度が５×１０¹⁷〜５×１０¹⁸ｃｍ^-3、例えば２×１０¹⁸ｃｍ^-3程度、厚さが３００〜６００μｍ、例えば４００μｍ程度となるものを用いている。

ｎ型バッファ層２も、ｎ型半導体基板１と同材料で構成され、本実施形態では、ｎ型のＧａＡｓにて構成されている。ｎ型バッファ層２は、必要に応じて形成されるもので、ｎ型半導体基板１の結晶性を高めるために形成される。例えば、ｎ型バッファ層２には、ＧａＡｓにｎ型不純物となるＳｅをドーピングし、キャリア濃度が５×１０¹⁷〜５×１０¹⁸ｃｍ^-3、例えば２×１０¹⁸ｃｍ^-3程度、厚さが２００〜１０００μｍ、例えば５００ｎｍ程度となるものを用いている。

第１レーザ構造３および第２レーザ構造５は、レーザ素子を構成する積層体であり、本実施形態では同じ構造とされている。図２（ａ）は、第１レーザ構造３（第２レーザ構造５）の拡大断面図、図２（ｂ）は、図２（ａ）の部分拡大図である。

図２（ａ）に示されるように、第１、第２レーザ構造３、５は、ｎ型のＡｌＧａＡｓからなるクラッド層３ａ、５ａと、ｎ型のＡｌＧａＡｓからなる光ガイド層３ｂ、５ｂと、活性層３ｃ、３ｄ、５ｃ、５ｄと、ｐ型のＡｌＧａＡｓからなる光ガイド層３ｅ、５ｅと、ｐ型のＡｌＧａＡｓからなるクラッド層３ｆ、５ｆとが順に積層された構造となっている。

クラッド層３ａ、３ｆ、５ａ、５ｆは、活性層の接合領域の電子密度およびホール密度を高めると共に、光ガイド層３ｂ、３ｅ、５ｂ、５ｅと共に活性層３ｃ、３ｄ、５ｃ、５ｄ内に光を閉じ込める役割を果たす。これらクラッド層３ａ、３ｆ、５ａ、５ｆは、より詳しくは、Ａｌ_0.5Ｇａ_0.5Ａｓにて構成されている。クラッド層３ａ、５ａは、ｎ型不純物としてＳｅがドーピングされ、キャリア濃度が１×１０¹⁷〜１×１０¹⁸ｃｍ^-3、例えば５×１０¹⁷ｃｍ^-3程度、厚さが８００〜２０００ｎｍ、例えば１０００ｎｍ程度とされている。クラッド層３ｆ、５ｆは、ｐ型不純物としてＺｎがドーピングされ、キャリア濃度が５×１０¹⁷〜５×１０¹⁸ｃｍ^-3、例えば２×１０¹⁸ｃｍ^-3程度、厚さが８００〜２０００μｍ、例えば１０００ｎｍ程度とされている。

光ガイド層３ｂ、３ｅ、５ｂ、５ｅは、必要に応じて形成され、活性層３ｃ、３ｄ、５ｃ、５ｄで発せられた光を活性層３ｃ、３ｄ、５ｃ、５ｄ内に閉じ込める役割を果たす。光ガイド層３ｂ、３ｅ、５ｂ、５ｅは、Ａｌ組成が活性層３ｃ、３ｄ、５ｃ、５ｄからの距離に応じて変化させられることで、活性層３ｃ、３ｄ、５ｃ、５ｄ側の方がクラッド層３ａ、３ｆ、５ａ、５ｆ側よりも屈折率が高くなるようなグレーデッドインデックス構造とされている。光ガイド層３ｂ、５ｂは、厚さ３００〜１０００ｎｍ、例えば６００ｎｍ程度で構成され、クラッド層３ａ、５ａ側の３００ｎｍの領域は、ｎ型不純物であるＳｅがドーピングされることでキャリア濃度が１×１０¹⁷〜５×１０¹⁸ｃｍ^-3、例えば２×１０¹⁷ｃｍ^-3程度とされ、活性層３ｃ、３ｄ、５ｃ、５ｄ側の３００ｎｍの領域は、不純物がドーピングされていない構造とされている。また、光ガイド層３ｅ、５ｅは、厚さ３００〜１０００ｎｍ、例えば６００ｎｍ程度で構成され、クラッド層３ｆ、５ｆ側の３００ｎｍの領域は、ｐ型不純物であるＺｎがドーピングされることでキャリア濃度が１×１０¹⁷〜１×１０¹⁸ｃｍ^-3、例えば２×１０¹⁷ｃｍ^-3程度とされ、活性層３ｃ、３ｄ、５ｃ、５ｄ側の３００ｎｍの領域は、不純物がドーピングされていない構造とされている。

活性層３ｃ、３ｄ、５ｃ、５ｄは、注入されたキャリアが再結合することで、バンドギャップに応じた波長の光を図１の紙面垂直方向に向けて発する。図２（ｂ）に示すように、本実施形態では活性層３ｃ、５ｃと活性層３ｄ、５ｄが交互に複数層繰り返し形成された積層構造とされることで多重量子井戸構造（ＭＱＷ：Multiple Quantum Well）とされている。これら活性層３ｃ、３ｄ、５ｃ、５ｄの構成材料および厚みについては任意であるが、本実施形態では、各活性層３ｃ、５ｃの構成材料をＡｌＧａＡｓ、厚みを７．５ｎｍ程度とし、各活性層３ｄ、５ｄの構成材料をＧａＡｓ、厚みを１５ｎｍ程度としている。

トンネルダイオード構造４は、第１レーザ構造３側にｐ型のＧａＡｓからなるｐ⁺型接合層４ａとｎ型のＧａＡｓからなるｎ⁺型接合層４ｂとによるＰＮ接合にて構成されている。このトンネルダイオード構造４は、順方向が第１、第２レーザ構造３、５の順方向に対して逆接続された構造とされる。このような構造のトンネルダイオード構造４が備えられているため、半導体レーザに対して順方向電流を流すとき、トンネルダイオード構造４に対して逆バイアスの電圧が印加されることになるが、ｐ⁺型接合層４ａとｎ⁺型接合層４ｂを低抵抗かつ高不純物濃度で構成しているため、ツェナー効果が生じ、これらの間に流れるトンネル電流により、導通状態となる。このようなトンネルダイオード構造４を備えることにより、レーザ構造の多層化による光出力の増大（高出力化）を図ることが可能となる。

これらｐ⁺型接合層４ａとｎ⁺型接合層４ｂとの界面の接合面積が増大すれば、その分キャリアを通過させ易くできる。このため、本実施形態では、ｐ⁺型接合層４ａとｎ⁺型接合層４ｂとの界面の接合面積を増大させるべく、これらの界面を凹凸形状としている。具体的には、ｐ⁺型接合層４ａに対して等間隔のトレンチを形成することで、複数のラインとトレンチによるスペースとによりストライプパターン（ライン＆スペース）を構成すると共に、各トレンチ内を埋め込むようにｐ⁺型接合層４ａの上にｎ⁺型接合層４ｂを成膜することで、ｐ⁺型接合層４ａとｎ⁺型接合層４ｂとの界面が、図１の断面において矩形波状の凹凸形状となるようにしている。これにより、ｐ⁺型接合層４ａとｎ⁺型接合層４ｂとの界面の実効的な接合面積を増大させている。

本実施形態では、ｐ⁺型接合層４ａおよびｎ⁺型接合層４ｂのうち最も厚みが厚い部分を５０ｎｍとし、各ラインの幅を２００ｎｍ、各トレンチの幅を２００ｎｍ、深さを２０ｎｍとしている。このような構造とすることで、ｐ⁺型接合層４ａおよびｎ⁺型接合層４ｂの界面が平坦面とされている場合と比較して、接合面積を１０％増加させることが可能となる。なお、ｐ⁺型接合層４ａとｎ⁺型接合層４ｂの厚みやトレンチの深さに関しては任意であるが、電流を印加していないときにｐ⁺型接合層４ａとｎ⁺型接合層４ｂとの界面に形成される空乏層によってこれら各層が完全空乏化してしまわない程度に設定してある。

ｐ型キャップ層６は、第２レーザ構造５内に含まれるＡｌの酸化を防止するために設けられるもので、例えばｐ型のＧａＡｓにて構成される。ｐ型キャップ層６は、ｐ型電極８との接触抵抗が小さくなるように高濃度にｐ型不純物がドーピングされている。

電流ブロック層７は、例えばシリコン酸化膜（ＳｉＯ₂）等の絶縁膜にて構成され、ｐ型電極８とｐ型キャップ層６との接触箇所を制限して共振器を設定するために備えられる。具体的には、電流ブロック層７の中央部にコンタクトホール７ａが形成されており、コンタクトホール７ａを通じてのみｐ型電極８とｐ型キャップ層６とが接触させられている。コンタクトホール７ａは、レーザ光の出力方向に対して垂直な方向の幅（図１の紙面左右方向の幅）が例えば１００μｍ程度の一定定幅とされ、レーザ光の出力方向の長さが例えば８００μｍとされている。

ｐ型電極８は、第１電極に相当するもので、例えばＣｒ／Ｐｔ／Ａｕにて構成されている。また、ｎ型電極９は、第２電極に相当するもので、Ａｕ−Ｇｅ／Ｎｉ／Ａｕにて構成されている。以上のような構造により、本実施形態の半導体レーザが構成されている。

このように構成される半導体レーザは、ｐ型電極８とｎ型電極９との間に電圧を印加して第１、第２レーザ構造３、５に備えられたＰＮ接合部に順方向電流を流してキャリアを注入すると、注入された電子と正孔の再結合による誘導放出により、紙面手前側および向う側の端面を反射面として構成される共振器にてレーザ発振させ、紙面手前側の端面を出射面としてレーザ光を出力する。本実施形態の場合には、レーザ構造が第１、第２レーザ構造３、５の２つあるため、第１、第２レーザ構造３、５それぞれからレーザ光が出力される。

続いて、本実施形態の半導体レーザの製造方法について説明する。ただし、本実施形態の半導体レーザの製造方法は、基本的には従来と同様であり、トンネルダイオード構造４の製造工程に関してのみ異なっているため、従来と異なっている部分について主に説明する。

まず、ｎ型電極９が形成されたｎ型半導体基板１を用意し、ｎ型半導体基板１の上にｎ型バッファ層２、第１レーザ構造３、トンネルダイオード構造４を順に積層する。このとき、トンネルダイオード構造４以外については、従来と同様、単にエピタキシャル成長などを行うことによって形成できるが、トンネルダイオード構造４に関しては下記のような製造工程を行う。

すなわち、第１レーザ構造３を形成したのち、第１レーザ構造３の表面にｐ⁺型接合層４ａを５０ｎｍの厚みで成膜したのち、その表面に酸化膜等のマスク（図示せず）を配置し、マスクのうちトレンチ形成予定領域を開口させる。そして、ｐ⁺型接合層４ａの表面をマスクした状態でドライエッチングすることにより、深さ２０ｎｍ程度のトレンチを形成する。その後、ｐ⁺型接合層４ａの表面に配置したマスクを除去したのち、ｐ⁺型接合層４ａの表面上にｎ⁺型接合層４ｂを５０ｎｍの厚みで成膜し、必要に応じて表面を平坦化することで、ｐ⁺型接合層４ａとｎ⁺型接合層４ｂとにより構成されるトンネルダイオード構造４が形成される。

さらに、トンネルダイオード構造４の表面に第２レーザ構造５およびｐ型キャップ層６を順に積層したのち、電流ブロック層７を成膜する。そして、電流ブロック層７をパターニングしてコンタクトホール７ａを形成したのち、電流ブロック層７およびｐ型キャップ層６上にｐ型電極８をデポジションする。さらに、チップ単位に分割することにより、本実施形態にかかる半導体レーザが完成する。

以上説明した本実施形態の半導体レーザによれば、ｐ⁺型接合層４ａとｎ⁺型接合層４ｂとにより構成されるトンネルダイオード構造４を備えた構造としているため、レーザ構造の多層化による光出力の増大（高出力化）を図ることが可能となる。そして、このようなトンネルダイオード構造４を構成するｐ⁺型接合層４ａとｎ⁺型接合層４ｂとの接合界面を凹凸形状となるようにしている。このため、ｐ⁺型接合層４ａとｎ⁺型接合層４ｂとの接合界面での接合面積を従来のような平坦構造と比較して増大させることが可能となり、その分キャリアを通過させ易くすることができる。したがって、注入電流の流れがより良好に行われるようになり、トンネルダイオード構造４での電圧降下の低減を図れ、寿命向上を図ることができるエピスタック構造の半導体レーザとすることが可能となる。

（第１実施形態の変形例）
上記第１実施形態では、ｐ⁺型接合層４ａとｎ⁺型接合層４ｂとの接合界面の凹凸形状が矩形波状となる場合について説明したが、矩形波状に限るものではない。すなわち、結晶性を低下させないような形状であれば、凹凸形状がどのような形状であっても構わない。図３は、第１実施形態の変形例の一例としての半導体レーザの断面図である。この図に示されるように、例えば、凹凸形状が三角波形状であっても良い。このような三角波形状とする場合には、矩形波状とする場合と比べて接合面積増大の効果は少なくなるが、既にウェットエッチング（等方性エッチング）などを用いた三角波形状のトレンチ形成技術が確立しているため、製造工程の簡略化を図ることが可能となる。この他、凹凸形状を波形としたりしても良い。

また、複数のトレンチを等間隔に配置することで複数のラインとトレンチによるストライプパターンの凹凸形状としたが、ストライプパターン以外の形状、例えばトレンチを点在させたようなドットパターンやその他の形状であっても、凹凸形状に出来るパターンであればどのようなものであっても構わない。

また、上記実施形態では、トレンチの深さを２０ｎｍとしたが、これよりも深くすることにより、ｐ⁺型接合層４ａとｎ⁺型接合層４ｂとの接合界面の凹凸形状を大きくすることが可能となり、よりｐ⁺型接合層４ａとｎ⁺型接合層４ｂとの接合界面の接合面積を増大させることも可能である。

さらに、上記第１実施形態では、ｐ⁺型接合層４ａを所定厚さ形成したのち、ｐ⁺型接合層４ａを部分的にエッチングすることでトレンチを形成するようにしたが、トレンチが形成されるような成膜手法を採用しても良い。具体的には、ｐ⁺型接合層４ａを例えば３０ｎｍ形成したのち、シリコン酸化膜などのマスクを配置し、このマスクをパターニングすることでトレンチ形成予定領域以外を開口させる。そして、マスクの開口部にｐ⁺型接合層４ａの残りの部分を選択成長させることで形成する。この後マスクを除去すれば、トレンチが形成された後の状態のｐ⁺型接合層４ａを形成することができ、このｐ⁺型接合層４ａの上にｎ⁺型接合層４ｂを成膜することにより、トンネルダイオード構造４を形成することができる。

（第２実施形態）
本発明の第２実施形態について説明する。本実施形態の半導体レーザは、第１実施形態に対してトンネルダイオード構造４の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、異なる部分についてのみ説明する。

図４（ａ）は、本実施形態にかかる半導体レーザの断面図、図４（ｂ）は、図４（ａ）の上面図である。

図４（ａ）に示されるように、本実施形態では、トンネルダイオード構造４を構成するｐ⁺型接合層４ａとｎ⁺型接合層４ｂを複数のＰＮ接合を繰り返し積層した構造としている。具体的には、ｐ⁺型層４ａａとｎ⁺型層４ｂａを１層ずつ交互に繰り返し成膜しており、本実施形態では、ｐ⁺型層４ａａとｎ⁺型層４ｂａをそれぞれ３層ずつ成膜した構造としている。そして、各ｐ⁺型層４ａａを基板平面方向におけるレーザ光の出力方向に対する垂直方向の一方の端部において接続部４ａｂを介して連結することで各ｐ⁺型層４ａａを並列的に接続すると共に、各ｎ⁺型層４ｂａを基板平面方向におけるレーア光の出力方向に対する垂直方向の他方の端部において接続部４ｂｂを介して連結することで各ｎ⁺型層４ｂａを並列的に接続している。

このような構造としても、ｐ⁺型接合層４ａとｎ⁺型接合層４ｂとの接合界面における接合面積を稼ぐことが可能となる。具体的には、ｐ⁺型層４ａａとｎ⁺型層４ｂａの層数分、接合面積を比例的に増加させることが可能となり、本実施形態のように、ｐ⁺型層４ａａとｎ⁺型層４ｂａを３層ずつ成膜した場合には、これらの界面が５つになるため、従来のように界面が１つのみの場合と比較して５倍程度に接合面積を増加させることが可能となる。このようにすることで、第１実施形態と同様の効果を得ることが可能となる。

なお、各ｐ⁺型層４ａａおよび各ｎ⁺型層４ｂａは高濃度とされているため、これらの内部抵抗に関してはほぼ無視でき、各ｐ⁺型層４ａａと各ｎ⁺型層４ｂａのすべての界面を通じてキャリアを通過させることが可能である。

次に、本実施形態の半導体レーザの製造方法について説明する。図５は、本実施形態の半導体レーザの製造工程を示した断面図である。以下、この図を参照して説明する。

まず、図５（ａ）に示すように、ｎ型電極９が形成されたｎ型半導体基板１を用意し、ｎ型半導体基板１の上にｎ型バッファ層２および第１レーザ構造３を順に成膜する。そして、ｐ⁺型層４ａａおよびｎ⁺型層４ｂａを交互に２層ずつ繰り返し成膜する。

続いて、図５（ｂ）に示すように、基板平面方向におけるレーザ光の出力方向に対する垂直方向の一方の端部において、最下層のｐ⁺型層４ａａが露出するまで上層のｐ⁺型層４ａａおよびｎ⁺型層４ｂａを除去することでトレンチ１０ａを形成する。そして、トレンチ１０ａ内を含めた表面全面にｐ⁺型層４ａａをもう一層成膜する。これにより、トレンチ１０ａの側面には接続部４ａｂが構成され、トレンチ１０ａの側面から露出していた下層のｐ⁺型層４ａａおよび表面に形成したｐ⁺型層４ａａが接続部４ａｂを介して接続される。

さらに、図５（ｃ）に示すように、基板平面方向におけるレーザ光の出力方向に対する垂直方向の他方の端部において、最下層のｎ⁺型層４ｂａが露出するまで上層のｐ⁺型層４ａａおよびｎ⁺型層４ｂａを除去することでトレンチ１０ｂを形成する。そして、トレンチ１０ｂ内を含めた表面全面にｎ⁺型層４ｂａをもう一層成膜する。これにより、トレンチ１０ｂの側面には接続部４ｂｂが構成され、トレンチ１０ｂの側面から露出していた下層のｎ⁺型層４ｂａおよび表面に形成したｎ⁺型層４ｂａが接続部４ｂｂを介して接続される。これにより、トンネルダイオード構造４が形成される。

その後、図５（ｄ）に示すように、トンネルダイオード構造４の表面に第２レーザ構造５およびｐ型キャップ層６を順に積層したのち、電流ブロック層７を成膜する。そして、電流ブロック層７をパターニングしてコンタクトホール７ａを形成したのち、電流ブロック層７およびｐ型キャップ層６上にｐ型電極８をデポジションする。さらに、ｐ型電極８、電流ブロック層７、ｐ型キャップ層６および第２レーザ構造５をパターニングして各層の両端部を除去したのち、チップ単位に分割することにより、本実施形態にかかる半導体レーザが完成する。

（第２実施形態の変形例）
上記第２実施形態では、ｐ⁺型層４ａａおよびｎ⁺型層４ｂａの層数の一例を挙げたが、ここに挙げたのは単なる一例であり、ｐ⁺型層４ａａおよびｎ⁺型層４ｂａを２層ずつ、もしくは、４層ずつ以上の層数としても構わない。

本発明の第１実施形態にかかる半導体レーザの断面構成を示す図である。 （ａ）は、図１に示す半導体レーザの第１レーザ構造３（第２レーザ構造５）の拡大断面図であり、（ｂ）は、（ａ）のうちの活性層３ｃ、３ｄの部分拡大図である。 第１実施形態の変形例の一例における半導体レーザの断面構成を示す図である。 本発明の第２実施形態にかかる半導体レーザの断面構成を示す図である。 図４に示す半導体レーザの製造工程を示した断面図である。

符号の説明

１ ｎ型半導体基板
３ 第１レーザ構造
３ａ、５ａ クラッド層
３ｂ、５ｂ 光ガイド層
３ｃ、３ｄ、５ｃ、５ｄ 活性層
３ｅ、５ｅ 光ガイド層
３ｆ、５ｆ クラッド層
４ トンネルダイオード構造
４ａ ｐ⁺型接合層（第２導電型接合層）
４ａａ ｐ⁺型層（第２導電型層）
４ａｂ 接続部
４ｂ ｎ⁺型接合層（第１導電型接合層）
４ｂａ ｎ⁺型層（第１導電型層）
４ｂｂ 接続部
５ 第２レーザ構造
８ ｐ型電極（第１電極）
９ ｎ型電極（第２電極）
１０ａ、１０ｂ トレンチ

Claims (6)

1. 第１導電型の半導体基板（１）と、
   前記半導体基板（１）の上に形成され、第１導電型のクラッド層、前記クラッド層上に配置された活性層、および前記活性層上に配置された第２導電型のクラッド層を有する第１レーザ構造（３）と、
   前記第１レーザ構造（３）の上に形成された第２導電型接合層（４ａ）と該第２導電型接合層（４ａ）に対して接触する界面を有する第１導電型接合層（４ｂ）とを備えたトンネルダイオード構造（４）と、
   前記トンネルダイオード構造（４）の上に形成され、第１導電型のクラッド層、前記クラッド層上に配置された活性層、および前記活性層上に配置された第２導電型のクラッド層を有する第２レーザ構造（５）と、
   を含む積層体を有し、
   前記積層体における前記半導体基板（１）の表面側となる上面に形成された第１電極（８）と、前記積層体における前記半導体基板（１）の裏面側に配置された第２電極（９）とに対し、前記第１、第２レーザ構造（３、５）の順方向に向かう電流を流すことにより、前記第１、第２レーザ構造（３、５）からレーザ光を出力させる半導体レーザであって、
   前記トンネルダイオード構造（４）は、前記第２導電型接合層（４ａ）の表面にトレンチが形成されることで、該第２導電型接合層（４ａ）と前記第１導電型接合層（４ｂ）との界面が凹凸形状とされていることを特徴とする半導体レーザ。
2. 前記第２導電型接合層（４ａ）と前記第１導電型接合層（４ｂ）との界面の凹凸形状は、矩形波状、三角波形状、波形のいずれかであることを特徴とする請求項１に記載の半導体レーザ。
3. 第１導電型の半導体基板（１）と、
   前記半導体基板（１）の上に形成され、第１導電型のクラッド層、前記クラッド層上に配置された活性層、および前記活性層上に配置された第２導電型のクラッド層を有する第１レーザ構造（３）と、
   前記第１レーザ構造（３）の上に形成された第２導電型接合層（４ａ）と該第２導電型接合層（４ａ）に対して接触する界面を有する第１導電型接合層（４ｂ）とを備えたトンネルダイオード構造（４）と、
   前記トンネルダイオード構造（４）の上に形成され、第１導電型のクラッド層、前記クラッド層上に配置された活性層、および前記活性層上に配置された第２導電型のクラッド層を有する第２レーザ構造（５）と、
   を含む積層体を有し、
   前記積層体における前記半導体基板（１）の表面側となる上面に形成された第１電極（８）と、前記積層体における前記半導体基板（１）の裏面側に配置された第２電極（９）とに対し、前記第１、第２レーザ構造（３、５）の順方向に向かう電流を流すことにより、前記第１、第２レーザ構造（３、５）からレーザ光を出力させる半導体レーザであって、
   前記トンネルダイオード構造（４）は、前記第２導電型接合層（４ａ）を構成する第２導電型層（４ａａ）が複数層と前記第１導電型接合層（４ｂ）を構成する第１導電型層（４ｂａ）が複数層、交互に繰り返し積層された部分と、前記第２導電型層（４ａａ）と前記第１導電型層（４ｂａ）の積層部分に対して最下層の前記第２導電型層（４ａａ）に達するように形成された第１トレンチ（１０ａ）を通じて複数の前記２導電型層（４ａａ）を並列的に接続する第２導電型の接続部（４ａｂ）と、前記第２導電型層（４ａａ）と前記第１導電型層（４ｂａ）の積層部分に対して最下層の前記第１導電型層（４ｂａ）に達するように形成された第２トレンチ（１０ｂ）を通じて複数の前記１導電型層（４ｂａ）を並列的に接続する第１導電型の接続部（４ｂｂ）と、を有した構造とされていることを特徴とする半導体レーザ。
4. 前記第１、第２トレンチ（１０ａ、１０ｂ）は、前記半導体基板（１）の平面方向における前記レーザ光の出力方向と垂直方向の両端にそれぞれ形成されていることを特徴とする請求項３に記載の半導体レーザ。
5. 第１導電型の半導体基板（１）と、
   前記半導体基板（１）の上に形成され、第１導電型のクラッド層、前記クラッド層上に配置された活性層、および前記活性層上に配置された第２導電型のクラッド層を有する第１レーザ構造（３）と、
   前記第１レーザ構造（３）の上に形成された第２導電型接合層（４ａ）と該第２導電型接合層（４ａ）に対して接触する界面を有する第１導電型接合層（４ｂ）とを備えたトンネルダイオード構造（４）と、
   前記トンネルダイオード構造（４）の上に形成され、第１導電型のクラッド層、前記クラッド層上に配置された活性層、および前記活性層上に配置された第２導電型のクラッド層を有する第２レーザ構造（５）と、
   を含む積層体を有し、
   前記積層体における前記半導体基板（１）の表面側となる上面に形成された第１電極（８）と、前記積層体における前記半導体基板（１）の裏面側に配置された第２電極（９）とに対し、前記第１、第２レーザ構造（３、５）の順方向に向かう電流を流すことにより、前記第１、第２レーザ構造（３、５）からレーザ光を出力させる半導体レーザの製造方法であって、
   前記半導体基板（１）を用意したのち、該半導体基板（１）の上に、前記第１導電型のクラッド層、前記活性層、前記第２導電型のクラッド層を成膜することにより前記第１レーザ構造（３）を形成する工程と、
   前記第１レーザ構造（３）の上に、表面にトレンチが備えられた第２導電型接合層（４ａ）を形成すると共に、該第２導電型接合層（４ａ）の表面に第１導電型接合層（４ｂ）を形成することにより、前記第２導電型接合層（４ａ）と前記第１導電型接合層（４ｂ）との界面が凹凸形状とされたトンネルダイオード構造（４）を形成する工程と、
   前記トンネルダイオード構造（４）の上に、前記第１導電型のクラッド層、前記活性層、前記第２導電型のクラッド層を成膜することにより前記第２レーザ構造（５）を形成する工程と、を含んでいることを特徴とする半導体レーザの製造方法。
6. 第１導電型の半導体基板（１）と、
   前記半導体基板（１）の上に形成され、第１導電型のクラッド層、前記クラッド層上に配置された活性層、および前記活性層上に配置された第２導電型のクラッド層を有する第１レーザ構造（３）と、
   前記第１レーザ構造（３）の上に形成された第２導電型接合層（４ａ）と該第２導電型接合層（４ａ）に対して接触する界面を有する第１導電型接合層（４ｂ）とを備えたトンネルダイオード構造（４）と、
   前記トンネルダイオード構造（４）の上に形成され、第１導電型のクラッド層、前記クラッド層上に配置された活性層、および前記活性層上に配置された第２導電型のクラッド層を有する第２レーザ構造（５）と、
   を含む積層体を有し、
   前記積層体における前記半導体基板（１）の表面側となる上面に形成された第１電極（８）と、前記積層体における前記半導体基板（１）の裏面側に配置された第２電極（９）とに対し、前記第１、第２レーザ構造（３、５）の順方向に向かう電流を流すことにより、前記第１、第２レーザ構造（３、５）からレーザ光を出力させる半導体レーザの製造方法であって、
   前記半導体基板（１）を用意したのち、該半導体基板（１）の上に、前記第１導電型のクラッド層、前記活性層、前記第２導電型のクラッド層を成膜することにより前記第１レーザ構造（３）を形成する工程と、
   前記第１レーザ構造（３）の上に、前記第２導電型接合層（４ａ）を構成する第２導電型層（４ａａ）と前記第１導電型接合層（４ｂ）を構成する第１導電型層（４ｂａ）とを交互に繰り返し積層する工程と、
   前記第１レーザ構造（３）の上に前記トンネルダイオード構造（４）を形成する工程と、
   前記トンネルダイオード構造（４）の上に、前記第１導電型のクラッド層、前記活性層、前記第２導電型のクラッド層を成膜することにより前記第２レーザ構造（５）を形成する工程と、を含み、
   前記トンネルダイオード構造（４）を形成する工程は、
   前記第２導電型層（４ａａ）と前記第１導電型層（４ｂａ）の積層部分に対して最下層の前記第２導電型層（４ａａ）に達するように第１トレンチ（１０ａ）を形成する工程と、
   前記第１トレンチ（１０ａ）内を含めて第２導電型層（４ａａ）をさらに形成することで、前記第１トレンチ（１０ａ）を通じて複数の前記２導電型層（４ａａ）を並列的に接続する第２導電型の接続部（４ａｂ）を形成する工程と、
   前記第２導電型層（４ａａ）と前記第１導電型層（４ｂａ）の積層部分に対して最下層の前記第１導電型層（４ｂａ）に達するように第２トレンチ（１０ｂ）を形成する工程と、
   前記第２トレンチ（１０ｂ）内を含めて第１導電型層（４ｂａ）をさらに形成することで、前記第２トレンチ（１０ｂ）を通じて複数の前記１導電型層（４ｂａ）を並列的に接続する第１導電型の接続部（４ｂｂ）を形成する工程と、を含んでいることを特徴とする半導体レーザの製造方法。

Images