JP4228285B2 - 半導体発光装置 - Google Patents
半導体発光装置 Download PDFInfo
- Publication number
- JP4228285B2 JP4228285B2 JP2003126894A JP2003126894A JP4228285B2 JP 4228285 B2 JP4228285 B2 JP 4228285B2 JP 2003126894 A JP2003126894 A JP 2003126894A JP 2003126894 A JP2003126894 A JP 2003126894A JP 4228285 B2 JP4228285 B2 JP 4228285B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitting device
- semiconductor
- light
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば波長多重通信システムに於いて、信号光の励起光源として用いるのに好適な高出力半導体レーザを含む半導体発光装置に関する。
【０００２】
【従来の技術】
一般に、半導体レーザを高出力化する為には、出射端面（前端面）の光反射率を低く、且つ、後端面の光反射率は高くすることが必要とされている。
【０００３】
そのようにした場合、前端面側では後端面側に比較して光強度が大きくなるので、共振器軸方向でキャリア密度の分布を生ずる。これは、空間的ホール・バーニング効果と呼ばれる現象で、その効果に依って、空間的ホール・バーニング効果がない場合と比較して、半導体レーザの光出射効率が低下する旨の問題があった。
【０００４】
前記の問題を解消する為、電極を共振器軸方向で２つに分割し、キャリアを多く消費する前端面側の領域に相対的に電流を多く注入する方法が提案されている（例えば、特許文献１を参照。）。
【０００５】
また、活性層に対する光閉じ込め係数を前端面側で後端面側よりも小さくすることが、空間的ホール・バーニング効果の抑制に有効であると考えられ、それに対処する為、レーザ共振器方向で光閉じ込め層の厚さを前端面で薄くする旨の方法が提案されている（例えは、特許文献２を参照。）。
【０００６】
然しながら、前記特許文献１に開示された発明、即ち、電極を２つに分割して共振器方向に電流分布を生成させる方法、及び、レーザ共振器方向で光閉じ込め層の厚さを前端面で薄くしてレーザ共振器方向で活性層に対する光閉じ込め係数に分布を生成させる方法は、それぞれ単独に適用した場合、空間的ホール・バーニング効果の抑制力は小さい。
【０００７】
従って、空間的ホール・バーニング効果の抑制効果を大きくするには、前記二つの方法を適用すると良いのであるが、それぞれの方法を一つ一つ実施して実現するのでは、多くの工程を必要とし、製造歩留りも低下する。
【０００８】
【特許文献１】
特開平６−８５３８２号公報
【特許文献２】
特開平１０−９８２３１号公報
【０００９】
【発明が解決しようとする課題】
本発明では、半導体発光装置に於いて、共振器方向に電流分布を生成させること、及び、共振器方向で活性層に対する光閉じ込め係数に分布を生成させることを同時に実現できるようにする。
【００１０】
【課題を解決するための手段】
本発明に依る半導体発光装置に於いては、非対称な端面光反射率をもつファブリ・ペロー型半導体レーザを含む半導体発光装置に於いて、隣接するクラッド層（ｐ型ＩｎＰクラッド層８）と同じ伝導性をもつ半導体層からなる領域１（ｐ型ＩｎＰ領域５Ａ）及び領域１と同じ伝導性をもち且つ領域１と比較して低濃度にドーピングされると共に領域１と比較して屈折率が高い半導体層からなる領域２（ｐ型ＩｎＧａＡｓＰ領域５Ｂ）が共振器方向に交互に配置されて光閉じ込め層（ＩｎＧａＡｓＰ光閉じ込め層４）上に形成された中間クラッド層（中間クラッド層５）を備え、中間クラッド層に於ける領域２が占有する体積比は光低反射膜（光低反射膜１２）側近傍に於いて光高反射膜（光高反射膜１３）側近傍に比較して小さいことが基本になっている。
【００１１】
前記手段を採ることに依り、比較的実施容易なプロセスで、前端面、即ち、光低反射膜側に相対的に多くの電流を流すことが可能で、且つ、光低反射膜側に活性層に対する光閉じ込め率が相対的に小さくなる構造を同時に実現することができる。
【００１２】
また、前記２種類の構造を同時に実現していることから、従来の技術に依存した場合に比較し、半導体発光装置に於ける空間的ホール・バーニング効果の抑制効果が大きく、そして、半導体発光装置に於ける光出射効率は向上する。
【００１３】
【発明の実施の形態】
実施の形態１
図１は実施の形態１の半導体発光装置を表す要部切断側面図であり、また、図２は図１に見られる半導体発光装置を表す要部切断正面図である。
【００１４】
図１並びに図２に於いて、１はｎ型ＩｎＰバッファ層（図示せず）が積層されたｎ型ＩｎＰ基板、２はノンドープＩｎＧａＡｓＰ光閉じ込め層、３はＩｎＧａＡｓＰ活性層、４はＩｎＧａＡｓＰ光閉じ込め層、５はｐ型ＩｎＰ領域５Ａ（領域１）とｐ型ＩｎＧａＡｓＰ領域５Ｂ（領域２）からなる中間クラッド層、６はｐ型ＩｎＰブロッキング層、７はｎ型ＩｎＰブロッキング層、８はｐ型ＩｎＰクラッド層、９はｐ型ＩｎＧａＡｓコンタクト層、１０はｐ側電極、１１はｎ側電極、１２は光低反射膜、１３は光高反射膜をそれぞれ示している。
【００１５】
図示の半導体発光装置を製造する場合、
（１）
ＭＯＣＶＤ（ｍｅｔａｌｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓｉｔｉｏｎ）法を適用することに依り、ｎ型ＩｎＰ基板１上にドーピング濃度が５×１０17〔cm-3〕、厚さが２００〔ｎｍ〕であるｎ型ＩｎＰバッファ層を形成する。
【００１６】
（２）
同じく、ＭＯＣＶＤ法を適用することに依り、厚さが５０〔ｎｍ〕のノンドープＩｎＧａＡｓＰ光閉じ込め層２を形成する。
【００１７】
（３）
同じく、ＭＯＣＶＤ法を適用することに依り、厚さが２０〔ｎｍ〕のＩｎＧａＡｓＰ活性層３を形成する。尚、活性層３は多重量子井戸構造にしても良い。
【００１８】
（４）
同じく、ＭＯＣＶＤ法を適用することに依り、厚さが５０〔ｎｍ〕のノンドープＩｎＧａＡｓＰ光閉じ込め層４を形成する。
【００１９】
（５）
同じく、ＭＯＣＶＤ法を適用することに依り、組成波長が０．９５〔μｍ〕でドーピング濃度が３×１０17〔cm-3〕のｐ型ＩｎＧａＡｓＰ層を厚さ２００〔ｎｍ〕に形成する。
【００２０】
（６）
ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法を適用することに依り、ｐ型ＩｎＧａＡｓＰ層上に厚さが１５０〔ｎｍ〕のＳｉＯ2 膜を形成する。
【００２１】
（７）
工程（６）で形成したＳｉＯ2 膜上にＥＢ（ｅｌｅｃｔｒｏｎ ｂｅａｍ）露光法を適用してレジスト・パターンを形成し、エッチング・ガスをＣＦ4 とするドライ・エッチング法を適用することに依り、前記レジスト・パターンをマスクとしてＳｉＯ2 膜のエッチングを行なって共振器方向と交差する方向に延びる溝を形成し、そのなかにｐ型ＩｎＧａＡｓＰ層を表出させる。
【００２２】
この溝は、周期が４．０〔μｍ〕であり、共振器方向の幅は、光低反射膜１２側の端面で４〔μｍ〕、光高反射膜１３側に向かうにつれて５０〔ｎｍ〕ずつ狭くなるように、且つ、周期４．０〔μｍ〕を維持したまま形成され、光高反射膜１３側の端面で０〔μｍ〕である。尚、このような溝を形成することは現今のリソグラフィ技術をもってすれば極めて容易である。
【００２３】
（８）
エタン系ガスをエッチング・ガスとするドライ・エッチング法を適用することに依り、前記溝を形成したＳｉＯ2 膜をマスクとしてｐ型ＩｎＧａＡｓＰ層のエッチングを行なって、共振器方向と交差する方向に延びる深さが２００〔ｎｍ〕である溝を形成する。
【００２４】
（９）
エッチング・マスクとして用いたＳｉＯ2 膜を選択成長用マスクとして残し、ＭＯＣＶＤ法を適用することに依り、ドーピング濃度が８×１０17〔cm-3〕であるｐ型ＩｎＰを成長して前記溝を埋め込むようにする。
【００２５】
この工程を経ることで、前記溝を埋めたｐ型ＩｎＰ領域５Ａ及びｐ型ＩｎＧａＡｓＰ領域５Ｂからなる中間クラッド層５が実現される。
【００２６】
（１０）
エッチング・マスク及び選択成長マスクとして用いたＳｉＯ2 膜を除去してから、ＣＶＤ法を適用することに依り、改めて厚さ１５０〔ｎｍ〕程度のＳｉＯ2 膜を形成してから、リソグラフィ技術を適用することに依り、前記ＳｉＯ2 膜を所要ストライプの幅にパターニングする。
【００２７】
（１１）
エタン系ガスをエッチング・ガスとするドライ・エッチング法を適用することに依り、ストライプのＳｉＯ2 膜をマスクとして中間クラッド層５の表面からｎ型ＩｎＰ基板１上のｎ型ＩｎＰバッファ層内に達するエッチングを行なってメサを形成する。
【００２８】
（１２）
ＭＯＣＶＤ法を適用することに依り、前記メサを埋めるｐ型ＩｎＰブロッキング層６及びｎ型ＩｎＰブロッキング層７を形成する。
【００２９】
（１１）
マスクとして用いたＳｉＯ2 膜を除去してから、ＭＯＣＶＤ法を適用することに依り、ドーピング濃度を８×１０17〔cm-3〕、層厚を１．５〔μｍ〕としたｐ型ＩｎＰクラッド層８及びドーピング濃度を８×１０18〔cm-3〕、層厚を３００〔ｎｍ〕としたｐ型ＩｎＧａＡｓコンタクト層９を形成する。
【００３０】
（１２）
この後、通常の技法を適用することに依り、ｐ側電極１０、ｎ側電極１１、光低反射膜１２、光高反射膜１３などを形成して完成する。尚、実施の形態１に於いては、中間クラッド層５と同じ構造の中間クラッド層を光閉じ込め層２の下側にも形成することができ、また、それ等何れの中間クラッド層も複数層にしても良く、また、ｐ型ＩｎＰ領域５Ａ及びｐ型ＩｎＧａＡｓＰ領域５Ｂは他の半導体層、例えば、材料を異にするか、或いは、組成を異にする半導体層との積層構造にしても良く、また、領域２は領域１とは逆伝導性にしたり、ノンドープにしたり、Ｆｅドーピングなどに依って高抵抗化することは任意である。
【００３１】
実施の形態２
図３は実施の形態２の半導体発光装置を表す要部切断側面図であり、図１及び図２に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００３２】
実施の形態２が実施の形態１と相違するところは、実施の形態１に於いて、中間クラッド層５として説明した部分に相当する中間クラッド層１５にある。
【００３３】
即ち、実施の形態１では、中間クラッド層５が高ドーピング濃度のｐ型ＩｎＰ領域５Ａと低ドーピング濃度且つ高屈折率のｐ型ＩｎＧａＡｓＰ領域５Ｂとで構成されている旨を説明したが、実施の形態２では、中間クラッド層５に相当する中間クラッド層１５が、組成波長０．９５〔μｍ〕、ドーピング濃度３×１０17〔cm-3〕のｐ型ＩｎＧａＡｓＰで構成され、しかも、光低反射膜１２側から光高反射膜１３側にかけて、膜厚を５０〔ｎｍ〕から２００〔ｎｍ〕まで緩徐に厚くした構造にしてある。
【００３４】
図４は実施の形態２に於ける中間クラッド層を形成する場合を説明する為のマスク及び半導体発光装置を表す要部説明図であり、図１乃至図３に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００３５】
実施の形態１と同様にして、基板１上にバッファ層、光閉じ込め層２、活性層３、光閉じ込め層４まで積層成膜したウェーハを作製し、そのウエーハ表面に共振器方向の長さが１０００〔μｍ〕である半導体発光装置形成予定部分を仮定する。
【００３６】
光高反射膜形成予定部分に於ける光高反射膜形成予定エッジを中央とし、光高反射膜形成予定エッジを越えて外方に、また、その反対側となる光低反射膜形成予定エッジ側にそれぞれ延在する長さ７００〔μｍ〕そして幅４００〔μｍ〕のＳｉＯ2 膜２０を１０〔μｍ〕の間隔をおいて並設し、そのＳｉＯ2 膜２０をマスクとして光閉じ込め層４上に低ドーピング濃度、例えば、３×１０17〔cm-3〕にしたｐ型ＩｎＧａＡｓＰ中間クラッド層１５を成膜する。
【００３７】
前記工程を経ることに依って、ｐ型ＩｎＧａＡｓＰ中間クラッド層１５は、光低反射膜形成予定エッジで厚さ５０〔ｎｍ〕、そして、光高反射膜形成予定エッジで厚さ２００〔ｎｍ〕となるように緩徐に層厚が変化して成膜される。
【００３８】
この後、選択成長マスクとして用いたＳｉＯ2 膜を除去してから、実施の形態１に於ける工程（８）以下の工程と同じ工程を経て半導体発光装置を完成する。
【００３９】
前記工程（８）以下に相当する工程の要点を再掲すると、ストライプＳｉＯ2 膜の形成、中間クラッド層１５の表面からｎ型ＩｎＰ基板１上のｎ型ＩｎＰバッファ層内に達するエッチングに依るメサの形成、該メサを埋めるｐ型ＩｎＰブロッキング層６並びにｎ型ＩｎＰブロッキング層７の形成、マスクとして用いたストライプＳｉＯ2 膜を除去した後、ｐ型ＩｎＰクラッド層８並びにｐ型ＩｎＧａＡｓコンタクト層９の形成、ｐ側電極１０、ｎ側電極１１の形成、劈開を行った後、光低反射膜１２、光高反射膜１３などの形成を経て完成する。
【００４０】
実施の形態２に於いては、中間クラッド層１５と同じ構造の中間クラッド層を光閉じ込め層２の下側にも形成することができ、また、それ等何れの中間クラッド層も他の半導体層、例えば、材料を異にするか、或いは、組成を異にする半導体層との積層構造にすることは任意である。
【００４１】
本発明に於いては、前記説明した実施の形態を含め、多くの形態で実施することができ、以下、それを付記として例示する。
【００４２】
（付記１）
非対称な端面光反射率をもつファブリ・ペロー型半導体レーザを含む半導体発光装置に於いて、
隣接するクラッド層と同じ伝導性をもつ半導体層からなる領域１及び領域１と同じ伝導性をもち且つ領域１と比較して低濃度にドーピングされると共に領域１と比較して屈折率が高い半導体層からなる領域２が共振器方向に交互に配置されて光閉じ込め層上に形成された中間クラッド層を備え、
中間クラッド層に於ける領域２が占有する体積比は光低反射膜側近傍に於いては光高反射膜側近傍に比較して小さいこと
を特徴とする半導体発光装置。
【００４３】
（付記２）
領域１及び領域２からなる中間クラッド層が活性層上側の光閉じ込め層上及び活性層下側の光閉じ込め層下のそれぞれに配設されてなること
を特徴とする（付記１）記載の半導体発光装置。
【００４４】
（付記３）
中間クラッド層の領域１及び領域２が共に複数の半導体層の積層構造からなること
を特徴とする（付記１）或いは（付記２）記載の半導体発光装置。
【００４５】
（付記４）
複数層の中間クラッド層が設けられてなること
を特徴とする（付記１）乃至（付記３）の何れか１記載の半導体発光装置。
【００４６】
（付記５）
中間クラッド層に於ける領域２が領域１とは逆伝導性であるか、ノンドープであるか、Ｆｅドーピングなどに依る高抵抗化してあるかの何れかであること
を特徴とする（付記１）乃至（付記４）の何れか１記載の半導体発光装置。
【００４７】
（付記６）
非対称な端面光反射率をもつファブリ・ペロー型半導体レーザを含む半導体発光装置に於いて、
隣接するクラッド層と同じ伝導性をもち、前記クラッド層と比較して低濃度にドーピングされ、前記クラッド層と比較して高屈折率である半導体層を以て構成され且つ光閉じ込め層上に於いて光低反射膜側に比較し光高反射膜側近傍で厚く形成されてなる中間クラッド層と、
中間クラッド層上に隣接して積層形成されてなる前記クラッド層と
を備えてなることを特徴とする半導体発光装置。
【００４８】
（付記７）
中間クラッド層が活性層上側の光閉じ込め層上及び活性層下側の光閉じ込め層下のそれぞれに配設されてなること
を特徴とする（付記６）記載の半導体発光装置。
【００４９】
（付記８）
中間クラッド層が複数の半導体層の積層構造からなること
を特徴とする（付記６）或いは（付記７）記載の半導体発光装置。
【００５０】
【発明の効果】
本発明に依る半導体発光装置に於いては、非対称な端面光反射率をもつファブリ・ペロー型半導体レーザを含む半導体発光装置に於いて、隣接するクラッド層と同じ伝導性をもつ半導体層からなる領域１及び領域１と同じ伝導性をもち且つ領域１と比較して低濃度にドーピングされると共に領域１と比較して屈折率が高い半導体層からなる領域２が共振器方向に交互に配置されて光閉じ込め層上に形成された中間クラッド層を備え、中間クラッド層に於ける領域２が占有する体積比は光低反射膜側近傍に於いては光高反射膜側近傍に比較して小さいことが基本になっている。
【００５１】
前記構成を採ることに依り、比較的実施容易なプロセスで、前端面、即ち、光低反射膜側に相対的に多くの電流を流すことが可能で、且つ、光低反射膜側に活性層に対する光閉じ込め率が相対的に小さくなる構造を同時に実現することができる。
【００５２】
また、前記２種類の構造を同時に実現していることから、従来の技術に依存した場合に比較し、半導体発光装置に於ける空間的ホール・バーニング効果の抑制効果が大きく、そして、半導体発光装置に於ける光出射効率は向上する。
【図面の簡単な説明】
【図１】実施の形態１の半導体発光装置を表す要部切断側面図である。
【図２】図１に見られる半導体発光装置を表す要部切断正面図である。
【図３】実施の形態２の半導体発光装置を表す要部切断側面図である。
【図４】実施の形態２に於ける中間クラッド層を形成する場合を説明する為のマスク及び半導体発光装置を表す要部説明図である。
【符号の説明】
１ ｎ型ＩｎＰ基板
２ ノンドープＩｎＧａＡｓＰ光閉じ込め層
３ ＩｎＧａＡｓＰ活性層
４ ＩｎＧａＡｓＰ光閉じ込め層
５ 中間クラッド層
５Ａ ｐ型ＩｎＰ領域（領域１）
５Ｂ ｐ型ＩｎＧａＡｓＰ領域（領域２）
６ ｐ型ＩｎＰブロッキング層
７ ｎ型ＩｎＰブロッキング層
８ ｐ型ＩｎＰクラッド層
９ ｐ型ＩｎＧａＡｓコンタクト層
１０ ｐ側電極
１１ ｎ側電極
１２ 光低反射膜
１３ 光高反射膜
【発明の属する技術分野】
本発明は、例えば波長多重通信システムに於いて、信号光の励起光源として用いるのに好適な高出力半導体レーザを含む半導体発光装置に関する。
【０００２】
【従来の技術】
一般に、半導体レーザを高出力化する為には、出射端面（前端面）の光反射率を低く、且つ、後端面の光反射率は高くすることが必要とされている。
【０００３】
そのようにした場合、前端面側では後端面側に比較して光強度が大きくなるので、共振器軸方向でキャリア密度の分布を生ずる。これは、空間的ホール・バーニング効果と呼ばれる現象で、その効果に依って、空間的ホール・バーニング効果がない場合と比較して、半導体レーザの光出射効率が低下する旨の問題があった。
【０００４】
前記の問題を解消する為、電極を共振器軸方向で２つに分割し、キャリアを多く消費する前端面側の領域に相対的に電流を多く注入する方法が提案されている（例えば、特許文献１を参照。）。
【０００５】
また、活性層に対する光閉じ込め係数を前端面側で後端面側よりも小さくすることが、空間的ホール・バーニング効果の抑制に有効であると考えられ、それに対処する為、レーザ共振器方向で光閉じ込め層の厚さを前端面で薄くする旨の方法が提案されている（例えは、特許文献２を参照。）。
【０００６】
然しながら、前記特許文献１に開示された発明、即ち、電極を２つに分割して共振器方向に電流分布を生成させる方法、及び、レーザ共振器方向で光閉じ込め層の厚さを前端面で薄くしてレーザ共振器方向で活性層に対する光閉じ込め係数に分布を生成させる方法は、それぞれ単独に適用した場合、空間的ホール・バーニング効果の抑制力は小さい。
【０００７】
従って、空間的ホール・バーニング効果の抑制効果を大きくするには、前記二つの方法を適用すると良いのであるが、それぞれの方法を一つ一つ実施して実現するのでは、多くの工程を必要とし、製造歩留りも低下する。
【０００８】
【特許文献１】
特開平６−８５３８２号公報
【特許文献２】
特開平１０−９８２３１号公報
【０００９】
【発明が解決しようとする課題】
本発明では、半導体発光装置に於いて、共振器方向に電流分布を生成させること、及び、共振器方向で活性層に対する光閉じ込め係数に分布を生成させることを同時に実現できるようにする。
【００１０】
【課題を解決するための手段】
本発明に依る半導体発光装置に於いては、非対称な端面光反射率をもつファブリ・ペロー型半導体レーザを含む半導体発光装置に於いて、隣接するクラッド層（ｐ型ＩｎＰクラッド層８）と同じ伝導性をもつ半導体層からなる領域１（ｐ型ＩｎＰ領域５Ａ）及び領域１と同じ伝導性をもち且つ領域１と比較して低濃度にドーピングされると共に領域１と比較して屈折率が高い半導体層からなる領域２（ｐ型ＩｎＧａＡｓＰ領域５Ｂ）が共振器方向に交互に配置されて光閉じ込め層（ＩｎＧａＡｓＰ光閉じ込め層４）上に形成された中間クラッド層（中間クラッド層５）を備え、中間クラッド層に於ける領域２が占有する体積比は光低反射膜（光低反射膜１２）側近傍に於いて光高反射膜（光高反射膜１３）側近傍に比較して小さいことが基本になっている。
【００１１】
前記手段を採ることに依り、比較的実施容易なプロセスで、前端面、即ち、光低反射膜側に相対的に多くの電流を流すことが可能で、且つ、光低反射膜側に活性層に対する光閉じ込め率が相対的に小さくなる構造を同時に実現することができる。
【００１２】
また、前記２種類の構造を同時に実現していることから、従来の技術に依存した場合に比較し、半導体発光装置に於ける空間的ホール・バーニング効果の抑制効果が大きく、そして、半導体発光装置に於ける光出射効率は向上する。
【００１３】
【発明の実施の形態】
実施の形態１
図１は実施の形態１の半導体発光装置を表す要部切断側面図であり、また、図２は図１に見られる半導体発光装置を表す要部切断正面図である。
【００１４】
図１並びに図２に於いて、１はｎ型ＩｎＰバッファ層（図示せず）が積層されたｎ型ＩｎＰ基板、２はノンドープＩｎＧａＡｓＰ光閉じ込め層、３はＩｎＧａＡｓＰ活性層、４はＩｎＧａＡｓＰ光閉じ込め層、５はｐ型ＩｎＰ領域５Ａ（領域１）とｐ型ＩｎＧａＡｓＰ領域５Ｂ（領域２）からなる中間クラッド層、６はｐ型ＩｎＰブロッキング層、７はｎ型ＩｎＰブロッキング層、８はｐ型ＩｎＰクラッド層、９はｐ型ＩｎＧａＡｓコンタクト層、１０はｐ側電極、１１はｎ側電極、１２は光低反射膜、１３は光高反射膜をそれぞれ示している。
【００１５】
図示の半導体発光装置を製造する場合、
（１）
ＭＯＣＶＤ（ｍｅｔａｌｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓｉｔｉｏｎ）法を適用することに依り、ｎ型ＩｎＰ基板１上にドーピング濃度が５×１０17〔cm-3〕、厚さが２００〔ｎｍ〕であるｎ型ＩｎＰバッファ層を形成する。
【００１６】
（２）
同じく、ＭＯＣＶＤ法を適用することに依り、厚さが５０〔ｎｍ〕のノンドープＩｎＧａＡｓＰ光閉じ込め層２を形成する。
【００１７】
（３）
同じく、ＭＯＣＶＤ法を適用することに依り、厚さが２０〔ｎｍ〕のＩｎＧａＡｓＰ活性層３を形成する。尚、活性層３は多重量子井戸構造にしても良い。
【００１８】
（４）
同じく、ＭＯＣＶＤ法を適用することに依り、厚さが５０〔ｎｍ〕のノンドープＩｎＧａＡｓＰ光閉じ込め層４を形成する。
【００１９】
（５）
同じく、ＭＯＣＶＤ法を適用することに依り、組成波長が０．９５〔μｍ〕でドーピング濃度が３×１０17〔cm-3〕のｐ型ＩｎＧａＡｓＰ層を厚さ２００〔ｎｍ〕に形成する。
【００２０】
（６）
ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法を適用することに依り、ｐ型ＩｎＧａＡｓＰ層上に厚さが１５０〔ｎｍ〕のＳｉＯ2 膜を形成する。
【００２１】
（７）
工程（６）で形成したＳｉＯ2 膜上にＥＢ（ｅｌｅｃｔｒｏｎ ｂｅａｍ）露光法を適用してレジスト・パターンを形成し、エッチング・ガスをＣＦ4 とするドライ・エッチング法を適用することに依り、前記レジスト・パターンをマスクとしてＳｉＯ2 膜のエッチングを行なって共振器方向と交差する方向に延びる溝を形成し、そのなかにｐ型ＩｎＧａＡｓＰ層を表出させる。
【００２２】
この溝は、周期が４．０〔μｍ〕であり、共振器方向の幅は、光低反射膜１２側の端面で４〔μｍ〕、光高反射膜１３側に向かうにつれて５０〔ｎｍ〕ずつ狭くなるように、且つ、周期４．０〔μｍ〕を維持したまま形成され、光高反射膜１３側の端面で０〔μｍ〕である。尚、このような溝を形成することは現今のリソグラフィ技術をもってすれば極めて容易である。
【００２３】
（８）
エタン系ガスをエッチング・ガスとするドライ・エッチング法を適用することに依り、前記溝を形成したＳｉＯ2 膜をマスクとしてｐ型ＩｎＧａＡｓＰ層のエッチングを行なって、共振器方向と交差する方向に延びる深さが２００〔ｎｍ〕である溝を形成する。
【００２４】
（９）
エッチング・マスクとして用いたＳｉＯ2 膜を選択成長用マスクとして残し、ＭＯＣＶＤ法を適用することに依り、ドーピング濃度が８×１０17〔cm-3〕であるｐ型ＩｎＰを成長して前記溝を埋め込むようにする。
【００２５】
この工程を経ることで、前記溝を埋めたｐ型ＩｎＰ領域５Ａ及びｐ型ＩｎＧａＡｓＰ領域５Ｂからなる中間クラッド層５が実現される。
【００２６】
（１０）
エッチング・マスク及び選択成長マスクとして用いたＳｉＯ2 膜を除去してから、ＣＶＤ法を適用することに依り、改めて厚さ１５０〔ｎｍ〕程度のＳｉＯ2 膜を形成してから、リソグラフィ技術を適用することに依り、前記ＳｉＯ2 膜を所要ストライプの幅にパターニングする。
【００２７】
（１１）
エタン系ガスをエッチング・ガスとするドライ・エッチング法を適用することに依り、ストライプのＳｉＯ2 膜をマスクとして中間クラッド層５の表面からｎ型ＩｎＰ基板１上のｎ型ＩｎＰバッファ層内に達するエッチングを行なってメサを形成する。
【００２８】
（１２）
ＭＯＣＶＤ法を適用することに依り、前記メサを埋めるｐ型ＩｎＰブロッキング層６及びｎ型ＩｎＰブロッキング層７を形成する。
【００２９】
（１１）
マスクとして用いたＳｉＯ2 膜を除去してから、ＭＯＣＶＤ法を適用することに依り、ドーピング濃度を８×１０17〔cm-3〕、層厚を１．５〔μｍ〕としたｐ型ＩｎＰクラッド層８及びドーピング濃度を８×１０18〔cm-3〕、層厚を３００〔ｎｍ〕としたｐ型ＩｎＧａＡｓコンタクト層９を形成する。
【００３０】
（１２）
この後、通常の技法を適用することに依り、ｐ側電極１０、ｎ側電極１１、光低反射膜１２、光高反射膜１３などを形成して完成する。尚、実施の形態１に於いては、中間クラッド層５と同じ構造の中間クラッド層を光閉じ込め層２の下側にも形成することができ、また、それ等何れの中間クラッド層も複数層にしても良く、また、ｐ型ＩｎＰ領域５Ａ及びｐ型ＩｎＧａＡｓＰ領域５Ｂは他の半導体層、例えば、材料を異にするか、或いは、組成を異にする半導体層との積層構造にしても良く、また、領域２は領域１とは逆伝導性にしたり、ノンドープにしたり、Ｆｅドーピングなどに依って高抵抗化することは任意である。
【００３１】
実施の形態２
図３は実施の形態２の半導体発光装置を表す要部切断側面図であり、図１及び図２に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００３２】
実施の形態２が実施の形態１と相違するところは、実施の形態１に於いて、中間クラッド層５として説明した部分に相当する中間クラッド層１５にある。
【００３３】
即ち、実施の形態１では、中間クラッド層５が高ドーピング濃度のｐ型ＩｎＰ領域５Ａと低ドーピング濃度且つ高屈折率のｐ型ＩｎＧａＡｓＰ領域５Ｂとで構成されている旨を説明したが、実施の形態２では、中間クラッド層５に相当する中間クラッド層１５が、組成波長０．９５〔μｍ〕、ドーピング濃度３×１０17〔cm-3〕のｐ型ＩｎＧａＡｓＰで構成され、しかも、光低反射膜１２側から光高反射膜１３側にかけて、膜厚を５０〔ｎｍ〕から２００〔ｎｍ〕まで緩徐に厚くした構造にしてある。
【００３４】
図４は実施の形態２に於ける中間クラッド層を形成する場合を説明する為のマスク及び半導体発光装置を表す要部説明図であり、図１乃至図３に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００３５】
実施の形態１と同様にして、基板１上にバッファ層、光閉じ込め層２、活性層３、光閉じ込め層４まで積層成膜したウェーハを作製し、そのウエーハ表面に共振器方向の長さが１０００〔μｍ〕である半導体発光装置形成予定部分を仮定する。
【００３６】
光高反射膜形成予定部分に於ける光高反射膜形成予定エッジを中央とし、光高反射膜形成予定エッジを越えて外方に、また、その反対側となる光低反射膜形成予定エッジ側にそれぞれ延在する長さ７００〔μｍ〕そして幅４００〔μｍ〕のＳｉＯ2 膜２０を１０〔μｍ〕の間隔をおいて並設し、そのＳｉＯ2 膜２０をマスクとして光閉じ込め層４上に低ドーピング濃度、例えば、３×１０17〔cm-3〕にしたｐ型ＩｎＧａＡｓＰ中間クラッド層１５を成膜する。
【００３７】
前記工程を経ることに依って、ｐ型ＩｎＧａＡｓＰ中間クラッド層１５は、光低反射膜形成予定エッジで厚さ５０〔ｎｍ〕、そして、光高反射膜形成予定エッジで厚さ２００〔ｎｍ〕となるように緩徐に層厚が変化して成膜される。
【００３８】
この後、選択成長マスクとして用いたＳｉＯ2 膜を除去してから、実施の形態１に於ける工程（８）以下の工程と同じ工程を経て半導体発光装置を完成する。
【００３９】
前記工程（８）以下に相当する工程の要点を再掲すると、ストライプＳｉＯ2 膜の形成、中間クラッド層１５の表面からｎ型ＩｎＰ基板１上のｎ型ＩｎＰバッファ層内に達するエッチングに依るメサの形成、該メサを埋めるｐ型ＩｎＰブロッキング層６並びにｎ型ＩｎＰブロッキング層７の形成、マスクとして用いたストライプＳｉＯ2 膜を除去した後、ｐ型ＩｎＰクラッド層８並びにｐ型ＩｎＧａＡｓコンタクト層９の形成、ｐ側電極１０、ｎ側電極１１の形成、劈開を行った後、光低反射膜１２、光高反射膜１３などの形成を経て完成する。
【００４０】
実施の形態２に於いては、中間クラッド層１５と同じ構造の中間クラッド層を光閉じ込め層２の下側にも形成することができ、また、それ等何れの中間クラッド層も他の半導体層、例えば、材料を異にするか、或いは、組成を異にする半導体層との積層構造にすることは任意である。
【００４１】
本発明に於いては、前記説明した実施の形態を含め、多くの形態で実施することができ、以下、それを付記として例示する。
【００４２】
（付記１）
非対称な端面光反射率をもつファブリ・ペロー型半導体レーザを含む半導体発光装置に於いて、
隣接するクラッド層と同じ伝導性をもつ半導体層からなる領域１及び領域１と同じ伝導性をもち且つ領域１と比較して低濃度にドーピングされると共に領域１と比較して屈折率が高い半導体層からなる領域２が共振器方向に交互に配置されて光閉じ込め層上に形成された中間クラッド層を備え、
中間クラッド層に於ける領域２が占有する体積比は光低反射膜側近傍に於いては光高反射膜側近傍に比較して小さいこと
を特徴とする半導体発光装置。
【００４３】
（付記２）
領域１及び領域２からなる中間クラッド層が活性層上側の光閉じ込め層上及び活性層下側の光閉じ込め層下のそれぞれに配設されてなること
を特徴とする（付記１）記載の半導体発光装置。
【００４４】
（付記３）
中間クラッド層の領域１及び領域２が共に複数の半導体層の積層構造からなること
を特徴とする（付記１）或いは（付記２）記載の半導体発光装置。
【００４５】
（付記４）
複数層の中間クラッド層が設けられてなること
を特徴とする（付記１）乃至（付記３）の何れか１記載の半導体発光装置。
【００４６】
（付記５）
中間クラッド層に於ける領域２が領域１とは逆伝導性であるか、ノンドープであるか、Ｆｅドーピングなどに依る高抵抗化してあるかの何れかであること
を特徴とする（付記１）乃至（付記４）の何れか１記載の半導体発光装置。
【００４７】
（付記６）
非対称な端面光反射率をもつファブリ・ペロー型半導体レーザを含む半導体発光装置に於いて、
隣接するクラッド層と同じ伝導性をもち、前記クラッド層と比較して低濃度にドーピングされ、前記クラッド層と比較して高屈折率である半導体層を以て構成され且つ光閉じ込め層上に於いて光低反射膜側に比較し光高反射膜側近傍で厚く形成されてなる中間クラッド層と、
中間クラッド層上に隣接して積層形成されてなる前記クラッド層と
を備えてなることを特徴とする半導体発光装置。
【００４８】
（付記７）
中間クラッド層が活性層上側の光閉じ込め層上及び活性層下側の光閉じ込め層下のそれぞれに配設されてなること
を特徴とする（付記６）記載の半導体発光装置。
【００４９】
（付記８）
中間クラッド層が複数の半導体層の積層構造からなること
を特徴とする（付記６）或いは（付記７）記載の半導体発光装置。
【００５０】
【発明の効果】
本発明に依る半導体発光装置に於いては、非対称な端面光反射率をもつファブリ・ペロー型半導体レーザを含む半導体発光装置に於いて、隣接するクラッド層と同じ伝導性をもつ半導体層からなる領域１及び領域１と同じ伝導性をもち且つ領域１と比較して低濃度にドーピングされると共に領域１と比較して屈折率が高い半導体層からなる領域２が共振器方向に交互に配置されて光閉じ込め層上に形成された中間クラッド層を備え、中間クラッド層に於ける領域２が占有する体積比は光低反射膜側近傍に於いては光高反射膜側近傍に比較して小さいことが基本になっている。
【００５１】
前記構成を採ることに依り、比較的実施容易なプロセスで、前端面、即ち、光低反射膜側に相対的に多くの電流を流すことが可能で、且つ、光低反射膜側に活性層に対する光閉じ込め率が相対的に小さくなる構造を同時に実現することができる。
【００５２】
また、前記２種類の構造を同時に実現していることから、従来の技術に依存した場合に比較し、半導体発光装置に於ける空間的ホール・バーニング効果の抑制効果が大きく、そして、半導体発光装置に於ける光出射効率は向上する。
【図面の簡単な説明】
【図１】実施の形態１の半導体発光装置を表す要部切断側面図である。
【図２】図１に見られる半導体発光装置を表す要部切断正面図である。
【図３】実施の形態２の半導体発光装置を表す要部切断側面図である。
【図４】実施の形態２に於ける中間クラッド層を形成する場合を説明する為のマスク及び半導体発光装置を表す要部説明図である。
【符号の説明】
１ ｎ型ＩｎＰ基板
２ ノンドープＩｎＧａＡｓＰ光閉じ込め層
３ ＩｎＧａＡｓＰ活性層
４ ＩｎＧａＡｓＰ光閉じ込め層
５ 中間クラッド層
５Ａ ｐ型ＩｎＰ領域（領域１）
５Ｂ ｐ型ＩｎＧａＡｓＰ領域（領域２）
６ ｐ型ＩｎＰブロッキング層
７ ｎ型ＩｎＰブロッキング層
８ ｐ型ＩｎＰクラッド層
９ ｐ型ＩｎＧａＡｓコンタクト層
１０ ｐ側電極
１１ ｎ側電極
１２ 光低反射膜
１３ 光高反射膜
Claims (4)
- 非対称な端面光反射率をもつファブリ・ペロー型半導体レーザを含む半導体発光装置に於いて、
隣接するクラッド層と同じ伝導性をもつ半導体層からなる領域１及び領域１と同じ伝導性をもち且つ領域１と比較して低濃度にドーピングされると共に領域１と比較して屈折率が高い半導体層からなる領域２が共振器方向に交互に配置されて光閉じ込め層上に形成された中間クラッド層を備え、
中間クラッド層に於ける領域２が占有する体積比は光低反射膜側近傍に於いては光高反射膜側近傍に比較して小さいこと
を特徴とする半導体発光装置。 - 領域１及び領域２からなる中間クラッド層が活性層上側の光閉じ込め層上及び活性層下側の光閉じ込め層下のそれぞれに配設されてなること
を特徴とする請求項１記載の半導体発光装置。 - 非対称な端面光反射率をもつファブリ・ペロー型半導体レーザを含む半導体発光装置に於いて、
隣接するクラッド層と同じ伝導性をもち、前記クラッド層と比較して低濃度にドーピングされ、前記クラッド層と比較して高屈折率である半導体層を以て構成され且つ光閉じ込め層上に於いて光低反射膜側に比較し光高反射膜側近傍で厚く形成されてなる中間クラッド層と、
中間クラッド層上に隣接して積層形成されてなる前記クラッド層と
を備えてなることを特徴とする半導体発光装置。 - 中間クラッド層が活性層上側の光閉じ込め層上及び活性層下側の光閉じ込め層下のそれぞれに配設されてなること
を特徴とする請求項３記載の半導体発光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003126894A JP4228285B2 (ja) | 2003-05-02 | 2003-05-02 | 半導体発光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003126894A JP4228285B2 (ja) | 2003-05-02 | 2003-05-02 | 半導体発光装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004335597A JP2004335597A (ja) | 2004-11-25 |
| JP4228285B2 true JP4228285B2 (ja) | 2009-02-25 |
Family
ID=33503641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003126894A Expired - Fee Related JP4228285B2 (ja) | 2003-05-02 | 2003-05-02 | 半導体発光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4228285B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101722353B (zh) * | 2010-01-26 | 2011-12-28 | 上海工程技术大学 | 一种纯钛箔的微束等离子弧焊焊接方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3317931A1 (de) * | 2015-06-30 | 2018-05-09 | Forschungsverbund Berlin E.V. | Laserdiode mit verteilter rückkopplung und verfahren zur herstellung |
-
2003
- 2003-05-02 JP JP2003126894A patent/JP4228285B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101722353B (zh) * | 2010-01-26 | 2011-12-28 | 上海工程技术大学 | 一种纯钛箔的微束等离子弧焊焊接方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004335597A (ja) | 2004-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4643794B2 (ja) | 半導体発光素子 | |
| JP2007036298A (ja) | 半導体発光素子 | |
| JP2007095758A (ja) | 半導体レーザ | |
| JP3775724B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JP3191784B2 (ja) | 回折格子の製造方法及び半導体レーザの製造方法 | |
| JP4947778B2 (ja) | 光半導体素子及びその製造方法 | |
| JP2002353559A (ja) | 半導体レーザ及びその製造方法 | |
| JP2004153212A (ja) | 半導体発光素子 | |
| JP4652061B2 (ja) | 半導体レーザ | |
| JP4599700B2 (ja) | 分布帰還型半導体レーザ | |
| JP4228285B2 (ja) | 半導体発光装置 | |
| JP4984514B2 (ja) | 半導体発光素子および該半導体発光素子の製造方法 | |
| JP2009076640A (ja) | 半導体発光素子 | |
| JP3186645B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP4497606B2 (ja) | 半導体レーザ装置 | |
| JP3886972B2 (ja) | 半導体レーザ | |
| JP2005294510A (ja) | 半導体装置 | |
| JP3691507B2 (ja) | 半導体レーザ | |
| JPH11354886A (ja) | 半導体レーザおよびその製造方法 | |
| JPH05190977A (ja) | 半導体レーザ | |
| JP2000208872A (ja) | 半導体素子及びその製造方法 | |
| JPH09232666A (ja) | 半導体レーザ及び並列伝送用光送信モジュール | |
| JPH05160509A (ja) | 量子井戸構造埋め込み半導体レーザ | |
| JP2001077466A (ja) | 半導体レーザ | |
| JP3422365B2 (ja) | リッジストライプ型半導体レーザ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051026 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081030 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081111 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081119 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4228285 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |