JP2000277757A

JP2000277757A - 半導体装置及びその製造方法

Info

Publication number: JP2000277757A
Application number: JP8333899A
Authority: JP
Inventors: Haruyuki Sorada; 晴之空田; Kiyoyuki Morita; 清之森田; Tadashi Morita; 廉森田; Shigeo Yoshii; 重雄吉井
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1999-03-26
Filing date: 1999-03-26
Publication date: 2000-10-06

Abstract

(57)【要約】【課題】従来のＩＢＴＤは酸化膜を介しているため、
電子のトンネル確率が小さく、素子の電流密度が減少し
てしまう。【解決手段】縮退した高濃度ｎ型拡散層と縮退した高
濃度ｐ型拡散層とよりなるｐ−ｎ接合間に挿入するトン
ネル絶縁膜を、窒化シリコンもしくは窒化シリコンと酸
窒化シリコンの複合膜を用いて形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、トンネル絶縁膜を用いた非線
形素子及び該非線形素子を用いた半導体装置及びその製
造方法に関する。

【０００２】

【従来の技術】従来、半導体集積回路は、ＭＯＳ型素子
により形成されてきた。ＭＯＳ型素子は微細化によっ
て、その動作速度、消費電力及び集積度が向上するとい
う特長を有しており、産業上非常に重要な役割を果たし
てきた。しかしながら、微細加工の限界や不純物濃度の
統計的ゆらぎ等により、工業的にはゲート長が０．１μ
ｍ以下のＭＯＳ型素子の実用化は非常に困難であると考
えられている。一方、システム機器側からは今後もさら
なる高集積化及び低消費電力化の要望がある。

【０００３】近年、ＭＯＳ型素子と動作原理が全く異な
る素子が種々提案されてきている。その１つにSiバンド
間トンネル素子（＝IBTD）がある（K.Morita et al, Ex
t.Abst.DRC‘98,42(1998)）。ＩＢＴＤは、基本的には
江崎トンネルダイオードを構成するｐ−ｎ接合間に、非
常に薄い膜厚（約2nm）の酸化膜を挿入した構造を持
つ。この酸化膜を挿入したｐ−ｎ接合間に順方向のバイ
アス、すなわち、高濃度ｐ型拡散層に適当な正の電圧を
印加すると、電子がバンド間トンネル効果により高濃度
ｎ型拡散層から酸化膜を介して高濃度ｐ型拡散層に流れ
る。ＩＢＴＤはこの酸化膜が持つエネルギ障壁により、
バンド間トンネル電流に比べて熱的な順方向バイアス電
流を効果的に抑制し、室温で顕著な負性抵抗特性を示
す。このＩＢＴＤを用いれば、現行のＭＯＳ型素子では
困難とされる０．５Ｖ以下の超低電圧で動作するスタテ
ィックメモリ回路を構成することが可能である。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
ＩＢＴＤは酸化膜を介しているため、電子のトンネル確
率が小さく、素子の電流密度が減少してしまう。これに
より、ＩＢＴＤを用いたメモリ回路等の回路のスピード
が遅くなるという問題を有している。

【０００５】本発明は、バンド間トンネル電導を用いた
半導体素子における電流密度を向上することを目的とす
る。

【０００６】

【課題を解決するための手段】前記の目的を達成するた
め、本発明は、縮退した高濃度ｎ型拡散層と縮退した高
濃度ｐ型拡散層とよりなるｐ−ｎ接合間に挿入するトン
ネル絶縁膜を、窒化シリコンもしくは窒化シリコンと酸
窒化シリコンの複合膜を用いて形成するものである。

【０００７】本発明に係る第１の半導体装置は、半導体
基板上にそれぞれ形成されており、フェルミ準位が伝導
帯中に位置する縮退した高濃度ｎ型半導体層と、フェル
ミ準位が価電子帯中に位置する縮退した高濃度ｐ型半導
体層と、高濃度ｎ型半導体層と高濃度ｐ型半導体層との
間にトンネル電流が流れるように形成されたトンネル絶
縁膜とを備えており、トンネル絶縁膜は窒化シリコンを
用いて形成されている。

【０００８】第１の半導体装置によると、ｐ−ｎ接合間
に挿入するトンネル絶縁膜が窒化シリコンで形成されて
いることにより、酸化シリコンで形成された酸化膜が持
つエネルギ障壁よりもエネルギ障壁が低くなるため、電
子のトンネル確率が向上し、素子の電流密度が向上する
と考えられる。

【０００９】第１の半導体装置において、半導体基板が
ＳＯＩ基板であることが好ましい。

【００１０】第１の半導体装置において、高濃度ｎ型半
導体層と高濃度ｐ型半導体層とが基板面に垂直な方向に
互いに重なり合っていることが好ましい。

【００１１】本発明に係る第２の半導体装置は、半導体
基板上にそれぞれ形成されており、フェルミ準位が伝導
帯中に位置する縮退した高濃度ｎ型半導体層と、フェル
ミ準位が価電子帯中に位置する縮退した高濃度ｐ型半導
体層と、高濃度ｎ型半導体層と高濃度ｐ型半導体層との
間にトンネル電流が流れるように形成されたトンネル絶
縁膜とを備えており、トンネル絶縁膜は窒化シリコンと
酸窒化シリコンの複合膜で形成されている。

【００１２】第２の半導体装置によると、ｐ−ｎ接合間
に挿入するトンネル絶縁膜が窒化シリコンと酸窒化シリ
コンの複合膜で形成されていることにより、酸化シリコ
ンで形成された酸化膜が持つエネルギ障壁よりもエネル
ギ障壁が低くなるため、電子のトンネル確率が向上し、
素子の電流密度が向上すると考えられる。

【００１３】第２の半導体装置において、窒化シリコン
と酸窒化シリコンの複合膜で形成されるトンネル絶縁膜
の窒素濃度が、高濃度ｎ型半導体層側で高いことが好ま
しい。

【００１４】第２の半導体装置において、半導体基板が
ＳＯＩ基板であることが好ましい。

【００１５】第２の半導体装置において、高濃度ｎ型半
導体層と高濃度ｐ型半導体層とが基板面に垂直な方向に
互いに重なり合っていることが好ましい。

【００１６】本発明に係る第２の半導体装置の製造方法
は、第１導電型の半導体基板上に第１導電型の不純物イ
オンを用いて第１導電型の高濃度拡散層を縮退するよう
に形成する第１導電型の高濃度拡散層形成工程と、該高
濃度拡散層のゲート電極形成領域にトンネル電流が流れ
るように窒化シリコンと酸窒化シリコンの複合膜で形成
されるトンネル絶縁膜を形成するＬＰＣＶＤ法を用いた
トンネル絶縁膜形成工程と、該半導体基板の上に全面に
わたって、第２導電型の高濃度半導体膜を縮退するよう
に形成した後、該ゲート電極形成領域をマスクして、該
高濃度半導体膜及びトンネル絶縁膜に対してエッチング
を行なうことにより、該半導体基板の上に、トンネル絶
縁膜を介したゲート電極形成工程とを備えている。

【００１７】第２の半導体装置の製造方法によると、ｐ
−ｎ接合間に挿入するトンネル絶縁膜が窒化シリコンと
酸窒化シリコンの複合膜で形成されることにより、従来
の酸化シリコンによるトンネル絶縁膜と比べてエネルギ
障壁の高さが低くなるため、電子のトンネル確率が向上
し、素子の電流密度を向上することができると考えられ
る。

【００１８】第２の半導体装置の製造方法において、ト
ンネル絶縁膜の製造方法は、従来のＭＯＳプロセスで用
いるＬＰＣＶＤ法による一連の工程を用いて製造が可能
であるため、容易に製造することができる。

【００１９】第２の半導体装置の製造方法において、ト
ンネル絶縁膜と半導体基板の界面は酸窒化シリコンとシ
リコンで形成されることにより、ＬＰＣＶＤ法を用いて
窒化シリコンを半導体基板上に堆積した場合と比較する
と、界面準位が少ない良好な界面が形成され、素子動作
に不要な界面準位を介したリーク電流を低減することが
できると考えられる。

【００２０】

【発明の実施の形態】（第１の実施形態）以下、本発明
の第1の実施形態を図面に基づいて説明する。

【００２１】図１は本発明の第1の実施形態に係る半導
体装置であるトンネルダイオードの断面構成を示してい
る。図１に示すように、ｐ型Ｓｉよりなり不純物濃度が
４×１０¹⁵ｃｍ^-3程度の半導体基板１１上の所定領域に
は、絶縁膜よりなる素子分離膜１２と、不純物濃度が１
×１０¹⁹ｃｍ^-3以上であって第１導電型の高濃度半導体
層としての縮退したｐ型拡散層１３が形成されている。
半導体基板１１の上におけるｐ型拡散層１３の上で且つ
素子分離膜１２側に、窒化シリコンよりなり厚さが１ｎ
ｍ〜３ｎｍのトンネル絶縁膜１４が形成され、該トンネ
ル絶縁膜１４と素子分離膜１２との上には、不純物濃度
が１×１０¹⁹ｃｍ^-3以上であって第２導電型の高濃度半
導体層としての縮退したｎ型ゲート電極１５が形成され
ている。半導体基板１１の上に全面にわたって層間絶縁
膜１６が堆積され、層間絶縁膜１６におけるｐ型拡散層
１３の上及びｎ型ゲート電極１５の上にそれぞれタング
ステンよりなるコンタクト１７が電気的に接続されるよ
うに形成されており、層間絶縁膜１６におけるコンタク
ト１７の上にそれぞれアルミニウム配線１８が電気的に
接続されるように形成されている。図示はされていない
が、半導体基板１１にもコンタクトを介在させてアルミ
ニウム配線１８が接続されており、ｐ型拡散層１３，ｎ
型ゲート電極１５及び半導体基板１１は、それぞれアル
ミニウム配線１８を介して電圧が印加される。

【００２２】これにより、半導体基板１１の基板面に垂
直に形成され、窒化シリコンよりなるトンネル絶縁膜１
４を間に挟んだｐ型拡散層１３とｎ型ゲート電極１５と
が積層されてなるトンネルダイオードを実現できる。

【００２３】図２（ａ）及び（ｂ）に本実施形態に係る
トンネルダイオードのｐ型拡散層１３及びｎ型ゲート電
極１５のエネルギーバンドを示す。図２（ａ）はｐ型拡
散層１３及びｎ型ゲート電極１５に同一の電位を与えた
場合のエネルギー準位を示しており、フェルミレベルＥ
F はトンネル絶縁膜１４を含む全領域で一致している。

【００２４】ここで、ｐ型拡散層１３は縮退しているた
め、フェルミレベルＥF がｐ型拡散層１３の価電子帯中
に位置しており、ｎ型ゲート電極１５も縮退しているた
め、フェルミレベルＥF が伝導帯中に位置している。

【００２５】図２(ｂ)はｎ型ゲート電極１５に負の電圧
を印加し、ｐ型拡散層１３を接地した場合のエネルギー
バンドを示す。ｎ型ゲート電極１５には負の電圧を印加
しているため、ｎ型ゲート電極１５のフェルミレベルＥ
F は上昇し、ｐ型拡散層１３の正孔とｎ型ゲート電極１
５の電子が等エネルギーとなる。その結果、ｎ型ゲート
電極１５の電子がトンネル絶縁膜１４を介してｐ型拡散
層１３に流入しバンド間トンネル電流が生じる。

【００２６】このバンド間トンネル電流の特性を図２
（ｃ）に示す電圧電流特性図を用いて説明する。図２
（ｃ）において、横軸はｎ型ゲート電極１５に印加され
る電圧を示し、縦軸はｐ型拡散層１３とｎ型ゲート電極
１５との間の電流を示す。図２（ｃ）に示すように、ｎ
型ゲート電極１５に負の電圧を印加すると、バンド間ト
ンネル電流１ａが生じる。バンド間トンネル電流１ａは
電子のトンネル確率に比例し、電子のトンネル確率は、
電子がトンネルする際に感じるエネルギ障壁の高さや幅
で決定され、エネルギ障壁の高さ１９が小さいほどトン
ネル確率は高くなる。窒化シリコンで形成されたトンネ
ル絶縁膜は、従来の酸化シリコンによるトンネル絶縁膜
と比べてエネルギ障壁の高さ１９が約１eV低くなる。こ
のため、電子のトンネル確率が向上し、素子の電流密度
を向上することができると考えられる。

【００２７】このように、本実施形態によると、陽極で
あるｐ型拡散層１３と、陰極であるｎ型ゲート電極１５
のｐ−ｎ接合面に窒化シリコンよりなるトンネル障壁膜
１４を設けているため、従来の電流電圧特性１ｂを曲線
１ａに示すように電流密度の面で向上させることができ
る。

【００２８】また、トンネル障壁膜１４を窒化シリコン
で形成すると、酸化シリコンに比べて不純物の拡散阻止
能力が高いため、バンド間トンネル電導を用いたトンネ
ルダイオードの電気的特性の向上に必須であるｐ−ｎ接
合面の急峻な濃度変化をｐ−ｎ接合面に対して確実に持
たせることができる。

【００２９】また、本実施の形態においては、ｐ型Ｓｉ
よりなる半導体基板１１の上にｐ型拡散層１３を形成
し、窒化シリコンよりなるトンネル障壁膜１４を介在さ
せてｎ型ゲート電極１５を形成したが、すべての半導体
の導電型を逆転させ、印加電圧の極性も逆転させて動作
するトンネルダイオードを構成することができるのはい
うまでもない。

【００３０】また、半導体基板に単結晶のｐ型Ｓｉを用
いたが、これに限らず、内部に埋め込み酸化膜を有する
ＳＯＩ基板を用いてもよい。この場合、トンネルダイオ
ードとしての動作は本実施形態に示したものと同一であ
るが、ＳＯＩ基板を用いると、ｐ型拡散層１３が基板と
電気的に絶縁されるため、回路設計上の自由度が向上す
る。

【００３１】（第２の実施形態）第２の実施形態はほぼ
第１の実施形態と同じであり、異なるのはトンネル絶縁
膜として窒化シリコンの代わりに窒化シリコンと酸窒化
シリコンの複合膜を用いていることである。以下、本発
明の第２の実施形態を図面に基づいて説明する。

【００３２】図３は本発明の第２の実施形態に係る半導
体装置であるトンネルダイオードの断面構成を示してい
る。第１の実施形態と同じ部分は図１と同じ符号を記し
説明を省略している。図３に示すように、半導体基板１
１の上におけるｐ型拡散層１３の上で且つ素子分離膜１
２側に、窒化シリコンと酸窒化シリコンの複合膜よりな
り厚さが１ｎｍ〜３ｎｍのトンネル絶縁膜２１が形成さ
れ、該トンネル絶縁膜２１と素子分離膜１２との上に
は、縮退したｎ型ゲート電極１５が形成されている。

【００３３】これにより、半導体基板１１の基板面に垂
直に形成され、窒化シリコンと酸窒化シリコンの複合膜
よりなるトンネル絶縁膜２１を間に挟んだｐ型拡散層１
３とｎ型ゲート電極１５とが積層されてなるトンネルダ
イオードを実現できる。

【００３４】図４（ａ）及び（ｂ）に本実施形態に係る
トンネルダイオードのｐ型拡散層１３及びｎ型ゲート電
極１５のエネルギーバンドを示す。図４（ａ）はｐ型拡
散層１３及びｎ型ゲート電極１５に同一の電位を与えた
場合のエネルギー準位を示しており、第一の実施形態を
示す図２（ａ）と同様に、フェルミレベルＥF はトンネ
ル絶縁膜２１を含む全領域で一致している。また、ｐ型
拡散層１３は縮退しているため、フェルミレベルＥF が
ｐ型拡散層１３の価電子帯中に位置しており、ｎ型ゲー
ト電極１５も縮退しているため、フェルミレベルＥF が
伝導帯中に位置している。

【００３５】図４(ｂ)はｎ型ゲート電極１５に負の電圧
を印加し、ｐ型拡散層１３を接地した場合のエネルギー
バンドを示す。ｎ型ゲート電極１５には負の電圧を印加
しているため、ｎ型ゲート電極１５のフェルミレベルＥ
F は上昇し、ｐ型拡散層１３の正孔とｎ型ゲート電極１
５の電子が等エネルギーとなる。その結果、ｎ型ゲート
電極１５の電子がトンネル絶縁膜２１を介してｐ型拡散
層１３に流入しバンド間トンネル電流が生じる。

【００３６】このバンド間トンネル電流の特性を図４
（ｃ）に示す電圧電流特性図を用いて説明する。図４
（ｃ）において、横軸はｎ型ゲート電極１５に印加され
る電圧を示し、縦軸はｐ型拡散層１３とｎ型ゲート電極
１５との間の電流を示す。図４（ｃ）に示すように、ｎ
型ゲート電極１５に負の電圧を印加すると、バンド間ト
ンネル電流２ａが生じる。バンド間トンネル電流２ａは
電子のトンネル確率に比例し、電子のトンネル確率は、
電子がトンネルする際に感じるエネルギ障壁の高さや幅
で決定され、エネルギ障壁の高さ２２が小さいほどトン
ネル確率は高くなる。窒化シリコンと酸窒化シリコンの
複合膜で形成されたトンネル絶縁膜２１は、従来の酸化
シリコンによるトンネル絶縁膜と比べてエネルギ障壁の
高さ２２が低くなる。このため、電子のトンネル確率が
向上し、素子の電流密度を向上することができると考え
られる。

【００３７】このように、本実施形態によると、陽極で
あるｐ型拡散層１３と、陰極であるｎ型ゲート電極１５
のｐ−ｎ接合面に窒化シリコンと酸窒化シリコンの複合
膜よりなるトンネル障壁膜２１を設けているため、第一
の実施形態（曲線１ａ）より効果は小さいが、従来の電
流電圧特性１ｂと比較すると、曲線２ａに示すように電
流密度の面で向上させることができる。

【００３８】また、トンネル障壁膜を窒化シリコンと酸
窒化シリコンの複合膜で形成すると、酸化シリコンに比
べて不純物の拡散阻止能力が高いため、バンド間トンネ
ル電導を用いたトンネルダイオードの電気的特性の向上
に必須であるｐ−ｎ接合面の急峻な濃度変化をｐ−ｎ接
合面に対して確実に持たせることができる。

【００３９】また、本実施の形態においては、ｐ型Ｓｉ
よりなる半導体基板１１の上にｐ型拡散層１３を形成
し、窒化シリコンと酸窒化シリコンの複合膜よりなるト
ンネル障壁膜２１を介在させてｎ型ゲート電極１５を形
成したが、すべての半導体の導電型を逆転させ、印加電
圧の極性も逆転させて動作するトンネルダイオードを構
成することができるのはいうまでもない。

【００４０】また、半導体基板に単結晶のｐ型Ｓｉを用
いたが、これに限らず、内部に埋め込み酸化膜を有する
ＳＯＩ基板を用いてもよい。この場合、トンネルダイオ
ードとしての動作は本実施形態に示したものと同一であ
るが、ＳＯＩ基板を用いると、ｐ型拡散層１３が基板と
電気的に絶縁されるため、回路設計上の自由度が向上す
る。

【００４１】以下、本発明の第２の実施形態に係る半導
体装置であるトンネルダイオードの製造方法を、図面を
参照しながら説明する。図５（ａ）〜（ｄ）は本発明の
第２の実施形態に係る半導体装置であるトンネルダイオ
ードの製造方法の工程順の断面構成を示している。ま
ず、図５（ａ）に示すように、ｐ型Ｓｉよりなる半導体
基板３１上に選択酸化法等を用いて、素子分離膜３２を
形成する。その後、素子分離膜３２を注入マスクとし
て、半導体基板３１に対して拡散層が縮退するように加
速電圧が４０ｋｅＶで且つドーズ量が４×１０¹⁵ｃｍ^-2
以上のＢをイオン注入することにより、不純物濃度が１
×１０¹⁹ｃｍ^-3以上を有する縮退した高濃度ｐ型拡散層
３３を形成する。

【００４２】次に、図５（ｂ）に示すように、半導体基
板３１に対してフッ化水素（ＨＦ）を含む溶液に浸し、
高濃度ｐ型拡散層３３上の自然酸化膜を除去した後、半
導体基板３１の全面にわたって、厚さが１．０ｎｍ〜
２．０ｎｍの熱酸化膜を７００〜８００℃のドライ酸化
を用いて形成した後、１０〜３０Ｐａの減圧アンモニア
雰囲気中で７５０〜８００℃のアニールを行い酸窒化シ
リコン膜３４を形成する。続けて膜厚約１ｎｍの窒化シ
リコンをＬＰＣＶＤ法により堆積し窒化シリコン膜３５
を形成して、窒化シリコン膜３５と酸窒化シリコン膜３
４よりなるトンネル絶縁膜３６を形成する。トンネル絶
縁膜３６は、後の不純物活性化アニール工程等におい
て、最表面にある窒化シリコンから窒素が基板の方向に
拡散し、高濃度ｎ型ポリシリコン膜側の窒素濃度が高い
窒素濃度の分布を持った窒化シリコンと酸窒化シリコン
の複合膜として形成される。

【００４３】次に、図５（ｃ）に示すように、半導体基
板３１の上に全面にわたって厚さが３００ｎｍのポリシ
リコンを堆積し、その後、該ポリシリコンの全面にＰイ
オン若しくはＡｓイオンを用いたイオン注入、又はＰＯ
Ｃｌ3 等を用いた固相拡散等を行なうことにより、不純
物濃度が１×１０¹⁹ｃｍ^-3以上を有する縮退した高濃度
ｎ型ポリシリコン膜（図示せず）を形成する。その後、
通常のフォトリソグラフィを用いてゲート電極形成領域
以外に開口部を有するレジストパターン（図示せず）を
形成し、該レジストパターンをマスクとして、高濃度ｎ
型ポリシリコン膜に対してドライエッチングを行なうこ
とにより、高濃度ｎ型ポリシリコン膜よりなり、半導体
基板３１の高濃度ｐ型拡散層３３の上にトンネル絶縁膜
３６を介在させたゲート電極３７を形成する。

【００４４】次に、図５（ｄ）に示すように、半導体基
板３１上に全面にわたって厚さが８００ｎｍの層間絶縁
膜３８を堆積した後、通常のフォトリソグラフィを用い
て、層間絶縁膜３８の上における、ｐ型拡散層３３の上
方、及びゲート電極３７の上方にそれぞれ開口部を有す
るレジストパターン（図示せず）を形成した後、該レジ
ストパターンをマスクとして層間絶縁膜３８に対してド
ライエッチングを行なうことにより、層間絶縁膜３８に
ｐ型拡散層３３の上面、及びゲート電極３７の上面をそ
れぞれ露出させるコンタクトホールを開口し、その後、
該コンタクトホールにタングステン（Ｗ）を充填して各
コンタクト３９を形成する。次に、層間絶縁膜３８の上
面の各コンタクト３９にそれぞれ電気的に接続されるア
ルミニウム配線４０を形成する。

【００４５】このように、本実施形態によると、厚さが
１．０ｎｍ〜３．０ｎｍで、高濃度ｎ型半導体であるゲ
ート電極３７側の窒素濃度が高い窒素濃度分布を持つ窒
化シリコン膜３５と酸窒化シリコン膜３４の複合膜より
なるトンネル絶縁膜３６を形成することにより、前述し
たようにトンネル絶縁膜のエネルギ障壁が低くなって電
子のトンネル確率が向上し、素子の電流密度が向上す
る。また、前述のトンネル絶縁膜３６の製造方法は、従
来のＭＯＳプロセスで用いるＬＰＣＶＤ法による一連の
工程を用いて製造が可能であるため、容易に製造するこ
とができる。

【００４６】さらに、本実施形態によると、トンネル絶
縁膜３６と半導体基板３１の界面は酸窒化シリコンとシ
リコンで形成されることにより、ＬＰＣＶＤ法を用いて
窒化シリコンを半導体基板３１上に堆積した場合と比較
すると、界面準位が少ない良好な界面が形成されるた
め、素子動作に不要な界面準位を介したリーク電流を低
減することができる。

【００４７】なお、本実施形態においては、半導体基板
としてｐ型Ｓｉよりなる半導体基板を用いたが、ｎ型Ｓ
ｉよりなる半導体基板を用い、各半導体層の導電型をす
べて反転させ、且つ、印加する電圧の極性を反転させて
も同様の効果を得ることができる。ただし、半導体基板
とトンネル絶縁膜の界面は同様に酸窒化シリコンとシリ
コンで形成され、p型ゲート電極側の窒素濃度が高い窒
素濃度分布を持つ窒化シリコンと酸窒化シリコンの複合
膜よりなるトンネル絶縁膜が形成される。

【００４８】また、単結晶基板に限らず、基板中に絶縁
膜層を設けたＳＯＩ基板を用いてもよい。

【００４９】また、ｎ型ゲート電極にポリシリコンを用
いたが、酸窒化シリコンよりなるトンネル絶縁膜上に単
結晶シリコンをエピタキシャル成長させることができれ
ば、高濃度ｐ型拡散層とｎ型ゲート電極との結晶軸が一
致するため、電気的特性をさらに向上させることができ
る。

【００５０】

【発明の効果】本発明に係る第１の半導体装置による
と、縮退した高濃度のｐ−ｎ接合間にトンネル電流が流
れるように形成されたトンネル絶縁膜が窒化シリコンで
形成されているため、従来の酸化シリコンによるトンネ
ル絶縁膜と比べてエネルギ障壁の高さが約１eV低くなる
ため、電子のトンネル確率が向上し、素子の電流密度を
向上することができると考えられ、本素子のような負性
抵抗素子を用いたメモリ回路等の回路のスピードが向上
する。

【００５１】さらに、ｐ−ｎ接合の界面にトンネル障壁
膜が窒化シリコンで形成されているため、酸化シリコン
に比べてｐ−ｎ接合面を介した不純物イオンの相互拡散
抑制の効果が大きいので、バンド間トンネル電導を用い
たトンネルダイオードとしての特性に必須である不純物
濃度に急峻なプロファイルを確実に得ることができる。

【００５２】第１の半導体装置において、半導体基板の
内部に主面に対して平行に設けられた埋め込み酸化膜を
有するＳＯＩ基板を用いると、埋め込み酸化膜と素子分
離膜による素子分離が確実になされ、回路設計上の自由
度を増すことができる。

【００５３】第１の半導体装置において、高濃度ｎ型半
導体層と高濃度ｐ型半導体層とが基板面に垂直な方向に
互いに重なり合っていると、縮退した高濃度ｎ型半導体
層及び縮退した高濃度ｐ型半導体層よりなるｐ−ｎ接合
が確実に形成される。

【００５４】本発明に係る第２の半導体装置によると、
縮退した高濃度のｐ−ｎ接合間にトンネル電流が流れる
ように形成されたトンネル絶縁膜が窒化シリコンと酸窒
化シリコンの複合膜で形成されているため、従来の酸化
シリコンによるトンネル絶縁膜と比べてエネルギ障壁の
高さが低くなるため、電子のトンネル確率が向上し、素
子の電流密度を向上することができると考えられ、本素
子のような負性抵抗素子を用いたメモリ回路等の回路の
スピードが向上する。

【００５５】さらに、ｐ−ｎ接合の界面にトンネル障壁
膜が窒化シリコンと酸窒化シリコンの複合膜で形成され
ているため、酸化シリコンに比べてｐ−ｎ接合面を介し
た不純物イオンの相互拡散抑制の効果が大きいので、バ
ンド間トンネル電導を用いたトンネルダイオードとして
の特性に必須である不純物濃度に急峻なプロファイルを
確実に得ることができる。

【００５６】第２の半導体装置において、半導体基板の
内部に主面に対して平行に設けられた埋め込み酸化膜を
有するＳＯＩ基板を用いると、埋め込み酸化膜と素子分
離膜による素子分離が確実になされ、回路設計上の自由
度を増すことができる。

【００５７】第２の半導体装置において、高濃度ｎ型半
導体層と高濃度ｐ型半導体層とが基板面に垂直な方向に
互いに重なり合っていると、縮退した高濃度ｎ型半導体
層及び縮退した高濃度ｐ型半導体層よりなるｐ−ｎ接合
が確実に形成される。本発明に係る第２の半導体装置の
製造方法によると、厚さが１．０ｎｍ〜３．０ｎｍで、
高濃度ｎ型電極側の窒素濃度が高い窒素濃度分布を持つ
窒化シリコンと酸窒化シリコンの複合膜よりなるトンネ
ル絶縁膜を形成することにより、従来の酸化シリコンに
よるトンネル絶縁膜と比べてエネルギ障壁の高さが低く
なるため、電子のトンネル確率が向上し、素子の電流密
度を向上することができると考えられ、本素子のような
負性抵抗素子を用いたメモリ回路等の回路のスピードが
向上する。

【００５８】第２の半導体装置の製造方法において、前
述のトンネル絶縁膜の製造方法は、従来のＭＯＳプロセ
スで用いるＬＰＣＶＤ法による一連の工程を用いて製造
が可能であるため、容易に製造することができる。

【００５９】第２の半導体装置の製造方法において、ト
ンネル絶縁膜と半導体基板の界面は酸窒化シリコンとシ
リコンで形成されることにより、ＬＰＣＶＤ法を用いて
窒化シリコンを半導体基板上に堆積した場合と比較する
と、界面準位が少ない良好な界面が形成される。その結
果、素子動作に不要な界面準位を介したリーク電流を低
減することができると考えられ、装置の電気特性を向上
することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る半導体装置を示
す構成断面図

【図２】（ａ）本発明の第１の実施形態に係る半導体装
置における基板表面のエネルギーバンドを示す図（ｂ）本発明の第１の実施形態に係る半導体装置におけ
る基板表面のエネルギーバンドを示す図（ｃ）本発明の第１の実施形態に係る半導体装置の電圧
電流特性図

【図３】本発明の第２の実施形態に係る半導体装置を示
す構成断面図

【図４】（ａ）本発明の第２の実施形態に係る半導体装
置における基板表面のエネルギーバンドを示す図（ｂ）本発明の第２の実施形態に係る半導体装置におけ
る基板表面のエネルギーバンドを示す図（ｃ）本発明の第２の実施形態に係る半導体装置の電圧
電流特性図

【図５】本発明の第２の実施形態に係る半導体装置の製
造方法を示す工程順断面図

【符号の説明】

１１半導体基板（第１導電型の半導体基板）１２素子分離膜１３ｐ型拡散層（第１導電型の高濃度半導体層）１４トンネル障壁膜１５ｎ型ゲート電極（第２導電型の高濃度半導体層）１６層間絶縁膜１７コンタクト１８アルミニウム配線１９エネルギ障壁の高さ２１トンネル絶縁膜２２エネルギ障壁の高さ３１半導体基板（第１導電型の半導体基板）３２素子分離膜３３ｐ型拡散層（第１導電型の高濃度半導体層）３４酸窒化シリコン膜３５窒化シリコン膜３６トンネル絶縁膜３７ｎ型ゲート電極（第２導電型の高濃度半導体層）３８層間絶縁膜３９コンタクト４０アルミニウム配線

───────────────────────────────────────────────────── フロントページの続き (72)発明者森田廉大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者吉井重雄大阪府門真市大字門真1006番地松下電器産業株式会社内

Claims

【特許請求の範囲】

【請求項１】半導体基板上にそれぞれ形成されてお
り、フェルミ準位が伝導帯中に位置する縮退した高濃度ｎ型
半導体層と、フェルミ準位が価電子帯中に位置する縮退した高濃度ｐ
型半導体層と、前記高濃度ｎ型半導体層と前記高濃度ｐ型半導体層との
間にトンネル電流が流れるように形成されたトンネル絶
縁膜とを備えている半導体装置において、前記半導体基
板はシリコンよりなり、前記トンネル絶縁膜は窒化シリ
コンよりなることを特徴とする半導体装置。
【請求項２】前記半導体基板はＳＯＩ基板であること
を特徴とする請求項１に記載の半導体装置。
【請求項３】前記高濃度ｎ型半導体層と前記高濃度ｐ
型半導体層とが基板面に垂直な方向に互いに重なり合っ
ていることを特徴とする請求項１に記載の半導体装置。
【請求項４】半導体基板上にそれぞれ形成されてお
り、フェルミ準位が伝導帯中に位置する縮退した高濃度ｎ型
半導体層と、フェルミ準位が価電子帯中に位置する縮退した高濃度ｐ
型半導体層と、前記高濃度ｎ型半導体層と前記高濃度ｐ型半導体層との
間にトンネル電流が流れるように形成されたトンネル絶
縁膜とを備えている半導体装置において、前記半導体基
板はシリコンよりなり、前記トンネル絶縁膜は窒化シリ
コンと酸窒化シリコンの複合膜よりなることを特徴とす
る半導体装置。
【請求項５】前記窒化シリコンと酸窒化シリコンの複
合膜で形成される前記トンネル絶縁膜の窒素濃度は、前
記高濃度ｎ型半導体層側で高いことを特徴とする請求項
４に記載の半導体装置。
【請求項６】前記半導体基板はＳＯＩ基板であること
を特徴とする請求項４に記載の半導体装置。
【請求項７】前記高濃度ｎ型半導体層と前記高濃度ｐ
型半導体層とが基板面に垂直な方向に互いに重なり合っ
ていることを特徴とする請求項４に記載の半導体装置。
【請求項８】第１導電型の半導体基板上に第１導電型
の不純物イオンを用いて第１導電型の高濃度拡散層を縮
退するように形成する工程と、前記高濃度拡散層のゲー
ト電極形成領域にトンネル電流が流れるように窒化シリ
コンと酸窒化シリコンの複合膜で形成されるトンネル絶
縁膜を形成するＬＰＣＶＤ工程と、前記半導体基板の上
に全面にわたって、第２導電型の高濃度半導体膜を縮退
するように形成した後、前記ゲート電極形成領域をマス
クして、前記高濃度半導体膜及びトンネル絶縁膜に対し
てエッチングを行なうことにより、前記半導体基板の上
に、トンネル絶縁膜を介したゲート電極を形成する工程
とを備えていることを特徴とする半導体装置の製造方
法。