JP6222540B2 - 絶縁ゲート型電界効果トランジスタの製造方法 - Google Patents
絶縁ゲート型電界効果トランジスタの製造方法 Download PDFInfo
- Publication number
- JP6222540B2 JP6222540B2 JP2013019159A JP2013019159A JP6222540B2 JP 6222540 B2 JP6222540 B2 JP 6222540B2 JP 2013019159 A JP2013019159 A JP 2013019159A JP 2013019159 A JP2013019159 A JP 2013019159A JP 6222540 B2 JP6222540 B2 JP 6222540B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- substrate
- type
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/544—Solar cells from Group III-V materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Description
(1)基板の反りやクラックが発生し、歩留まりが著しく低下する。
(2)GaN系半導体層(AlN膜102、バッファ層103、GaN層104、AlGaN層105およびGaNキャップ層106)の厚さは現実には3〜5μmであるが、この厚さでは、ドレイン電極112とSi(111)基板101との間の耐圧が不足しており、耐圧確保のためにGaN系半導体層の厚さをより大きくすると、(1)の問題が生じる。
(1)バッファ層103の厚膜化(非特許文献1〜3参照)
(2)素子直下のSi基板のエッチング(非特許文献4参照)
(3)SOI(Silicon on Insulator)基板上の結晶成長(非特許文献5参照)
(4)絶縁基板の貼り合わせ(非特許文献6、7参照)
この発明が解決しようとする他の課題は、Si基板を用いて高耐圧高出力の絶縁ゲート型電界効果トランジスタを容易に製造することができる絶縁ゲート型電界効果トランジスタの製造方法およびこの製造方法により製造することができる絶縁ゲート型電界効果トランジスタを提供することである。
第1の基板上に六方晶系の結晶構造を有する第1の半導体層を成長させる工程と、
上記第1の半導体層を上記第1の基板がエッチングされるまでストライプ状にエッチングすることにより複数のストライプ状のシードを形成する工程と、
上記シードを形成した後の上記第1の基板の表面を六方晶系の結晶構造を有する半導体層が実質的に成長しないように処理する工程と、
それぞれの上記シードから六方晶系の結晶構造を有する第2の半導体層を横方向成長させる工程とを有する半導体素子の製造方法である。
この半導体素子の製造方法は、典型的には、例えば、第2の半導体層を横方向成長させた後、第2の半導体層上に第2の基板を設ける工程と、シード、第2の半導体層および第2の基板から第1の基板を剥離する工程とをさらに有する。あるいは、この半導体素子の製造方法は、例えば、第2の半導体層を横方向成長させた後、第2の半導体層を覆うように全面に六方晶系の結晶構造を有する第3の半導体層を成長させる工程と、第3の半導体層上に第2の基板を設ける工程と、シード、第2の半導体層、第3の半導体層および第2の基板から第1の基板を剥離する工程とをさらに有する。第2の半導体層および第3の半導体層には、導電型が互いに同一または互いに異なる一種類または複数種類の半導体層が含まれる。一つの例では、第1の半導体層を成長させた後、シードを形成する前に、第1の半導体層上に絶縁膜を形成し、この絶縁膜および第1の半導体層を第1の基板がエッチングされるまでストライプ状にエッチングすることによりシードを形成する。必要に応じて、シード上にこの絶縁膜を残した状態で第2の半導体層を横方向成長させてもよい。あるいは、例えば、シードを形成する工程において、第1の基板が1μm以上の深さにエッチングされるようにする。こうすることで、例えば、第1の基板の剥離(分離)の際にエッチング液が浸透する隙間が作られ、エッチングされやすくなる。また、典型的には、六方晶系の結晶構造を有する半導体層が実質的に成長しないように処理する工程は、第1の基板を酸化または窒化する工程である。あるいはまた、シードを形成する工程において、第1の基板がエッチングされることにより形成される第1の基板からなるストライプ状の柱の断面のアスペクト比(柱の高さ/柱の幅)が1以上となるまで、または、第1の基板からなるストライプ状の柱の高さが4μm以上になるまで第1の基板がエッチングされるようにする。こうすることで、第1の基板からなるストライプ状の柱が割れて、素子を構成する半導体層にクラックなどが入るのを防止する効果を得ることができる。好適には、シード、第2の半導体層および第2の基板から第1の基板を剥離する工程、あるいは、シード、第2の半導体層、第3の半導体層および第2の基板から第1の基板を剥離する工程は、第1の基板をウェットエッチングする工程である。こうすることで、第2の半導体層あるいは第3の半導体層にほとんど損傷を与えずに、第1の基板を剥離(分離)することができる。
半導体素子は、基本的にはどのようなものであってもよいが、例えば、半導体電子素子、半導体発光素子、半導体受光素子などである。半導体電子素子は、例えば、絶縁ゲート型電界効果トランジスタ、超接合絶縁ゲート型電界効果トランジスタ、フィールドストップ絶縁ゲート型バイポーラトランジスタ、超接合絶縁ゲート型電界効果トランジスタとフィールドストップ絶縁ゲート型バイポーラトランジスタとの複合素子、ショットキーバリアダイオード(SBD)、pn接合ダイオードなどである。
半導体素子が半導体発光素子(例えば、半導体レーザや発光ダイオードなど)あるいは半導体受光素子(太陽電池やフォトダイオードなど)である場合、例えば、第2の半導体層には、少なくとも1層以上のn型半導体層と少なくとも1層以上のp型半導体層とが含まれ、上記のn型半導体層に接続されてカソード電極が設けられ、上記のp型半導体層に接続されてアノード電極が設けられる。半導体素子がショットキーバリアダイオードである場合、例えば、第3の半導体層には、少なくとも1層以上のノンドープまたはn- 型半導体層と少なくとも1層以上のn型半導体層(n型コンタクト層)とが含まれ、第3の半導体層のうち第1の半導体層および第2の半導体層側の面のノンドープまたはn- 型半導体層に接続されてショットキー電極が設けられ、第3の半導体層のうち第1の半導体層および第2の半導体層と反対側の面のn型半導体層に接続されてオーミック電極が設けられる。あるいは、半導体素子がショットキーバリアダイオードである場合、例えば、第2の半導体層には、少なくとも1層以上のp型またはp- 型半導体層が含まれ、第3の半導体層には、少なくとも1層以上のノンドープまたはn- 型半導体層と少なくとも1層以上のn型半導体層(n型コンタクト層)とが含まれ、第3の半導体層のうち、第1の半導体層および第2の半導体層側の面および第2の半導体層のp型またはp- 型半導体層に接続されてショットキー電極が設けられ、第3の半導体層のうち、第1の半導体層および第2の半導体層と反対側の面のn型半導体層に接続されてオーミック電極が設けられる。半導体素子が絶縁ゲート型電界効果トランジスタ(MOSFET)である場合、例えば、第1の半導体層には、少なくとも1層以上のn型半導体層が含まれ、第2の半導体層には、少なくとも1層以上のp型半導体層が含まれ、第3の半導体層には、少なくとも1層以上のノンドープまたはn- 型半導体層と少なくとも1層以上のn型半導体層(n型コンタクト層)とが含まれ、第1の半導体層ののn型半導体層に接続されてソース電極が設けられ、第2の半導体層のp型半導体層上に絶縁膜を介してゲート電極が設けられ、第3の半導体層のn型半導体層に接続されてドレイン電極が設けられる。また、半導体素子が絶縁ゲート型電界効果トランジスタあるいは超接合絶縁ゲート型電界効果トランジスタである場合、例えば、第1の半導体層には、少なくとも1層以上のn型半導体層が含まれ、第2の半導体層には、少なくとも1層以上のp型半導体層と少なくとも1層以上のp- 型半導体層が含まれ、第3の半導体層には、少なくとも1層以上のノンドープまたはn- 型半導体層と少なくとも1層以上のn型半導体層とが含まれ、第1の半導体層のn型半導体層に接続されてソース電極が設けられ、第2の半導体層のp型半導体層およびp- 型半導体層上に絶縁膜を介してゲート電極が設けられ、第3の半導体層のn型半導体層に接続されてドレイン電極が設けられる。半導体素子が超接合絶縁ゲート型電界効果トランジスタである場合、例えば、第1の半導体層には、少なくとも1層以上のn型半導体層が含まれ、第2の半導体層には、少なくとも1層以上のp型半導体層と少なくとも1層以上のp- 型半導体層とが含まれ、第3の半導体層には、少なくとも1層以上のノンドープまたはn- 型半導体層と少なくとも1層以上のn型半導体層(n型コンタクト層)とが含まれ、第1の半導体層のn型半導体層に接続されてソース電極が設けられ、第2の半導体層のp型半導体層およびp- 型半導体層上に絶縁膜を介してゲート電極が設けられ、第3の半導体層のn型半導体層に接続されてドレイン電極が設けられ、第2の半導体層のp型半導体層およびp- 型半導体層の厚さをA、第3の半導体層の上記ノンドープまたはn- 型半導体層の厚さをBとしたとき、A/Bが0.5以上1未満である。半導体素子がフィールドストップ絶縁ゲート型バイポーラトランジスタである場合、例えば、第1の半導体層には、少なくとも1層以上のn型半導体層が含まれ、第2の半導体層には、少なくとも1層以上のp型半導体層が含まれ、第3の半導体層には、少なくとも1層以上のノンドープまたはn- 型半導体層と少なくとも1層以上のn型半導体層(フィールドストップ層)および少なくとも一層以上のp型半導体層が含まれ、第1の半導体層のn型半導体層に接続されてソース電極が設けられ、第2の半導体層のp型半導体層上に絶縁膜を介してゲート電極が設けられ、第3の半導体層のp型半導体層に接続されてドレイン電極が設けられる。半導体素子が超接合絶縁ゲート型電界効果トランジスタとフィールドストップ絶縁ゲート型バイポーラとの複合素子である場合、例えば、第1の半導体層には、少なくとも1層以上のn型半導体層が含まれ、第2の半導体層には、少なくとも1層以上のp型半導体層と少なくとも1層以上のp- 型半導体層とが含まれ、第3の半導体層には、少なくとも1層以上のノンドープまたはn- 型半導体層と少なくとも1層以上のn型半導体層(フィールドストップ層)および少なくとも1層以上のp型半導体層が含まれ、第1の半導体層のn型半導体層に接続されてソース電極が設けられ、第2の半導体層のp型半導体層およびp- 型半導体層上に絶縁膜を介してゲート電極が設けられ、第3の半導体層のp型半導体層に接続されてドレイン電極が設けられ、第2の半導体層のp型半導体層およびp- 型半導体層の厚さをA、第3の半導体層のn- 型半導体層の厚さをBとしたとき、A/Bが0.5以上1未満である。
第1の基板は、基本的にはどのようなものであってもよいが、好適には、Si基板である。第1の半導体層、第2の半導体層および第3の半導体層は、基本的にはどのような半導体からなるものであってもよいが、典型的には、窒化物系III−V族化合物半導体からなる。あるいは、第1の半導体層、第2の半導体層および第3の半導体層は、B、Al、GaおよびInからなる群より選ばれた少なくとも1種類以上のIII族元素とN、PおよびAsからなる群より選ばれた少なくとも1種類以上のV族元素とからなるIII−V族化合物半導体からなる。
また、この発明は、
第1の基板上に六方晶系の結晶構造を有する第1の半導体層を成長させる工程と、
上記第1の半導体層を上記第1の基板がエッチングされるまでストライプ状にエッチングすることにより複数のストライプ状のシードを形成する工程と、
上記シードを形成した後の上記第1の基板の表面を六方晶系の結晶構造を有する半導体層が実質的に成長しないように処理する工程と、
それぞれの上記シードから六方晶系の結晶構造を有する第2の半導体層を相互に接触しないように横方向成長させる工程と、
上記第2の半導体層を覆うように全面に六方晶系の結晶構造を有する第3の半導体層を成長させる工程と、
上記第3の半導体層上に第2の基板を設ける工程と、
上記シード、上記第2の半導体層、上記第3の半導体層および上記第2の基板から上記第1の基板を剥離する工程とを有する絶縁ゲート型電界効果トランジスタの製造方法である。
第1の基板上に六方晶系の結晶構造を有する第1の半導体層を成長させる工程と、
上記第1の半導体層を上記第1の基板がエッチングされるまでストライプ状にエッチングすることにより複数のストライプ状のシードを形成する工程と、
上記シードを形成した後の上記第1の基板の表面を六方晶系の結晶構造を有する半導体層が実質的に成長しないように処理する工程と、
それぞれの上記シードから六方晶系の結晶構造を有する第2の半導体層を相互に接触しないように横方向成長させる工程と、
上記第2の半導体層を覆うように全面に六方晶系の結晶構造を有する第3の半導体層を成長させる工程と、
上記第3の半導体層上に第2の基板を設ける工程と、
上記シード、上記第2の半導体層、上記第3の半導体層および上記第2の基板から上記第1の基板を剥離する工程と、
上記シードの幅方向の中央部に上記シードの長手方向に延びるストライプ状の第1の凹部を形成するとともに、互いに隣接する上記シードの間の部分に上記シードの長手方向に延びるストライプ状の第2の凹部を形成する工程と、
上記第1の凹部にソース電極を形成するとともに、上記第2の凹部にゲート絶縁膜を介してゲート電極を形成する工程と、
上記ソース電極および上記ゲート電極側に第3の基板を設ける工程と、
上記第3の半導体層から上記第2の基板を剥離する工程と、
上記第3の半導体層上にドレイン電極を形成する工程とを有する絶縁ゲート型電界効果トランジスタの製造方法である。
六方晶系の結晶構造を有するストライプ状の複数のn型の第4の半導体層と、
それぞれの上記第4の半導体層を覆うように、かつ相互に接触しないように設けられた複数のp型の第5の半導体層と、
上記複数の第5の半導体層を覆い、かつ互いに隣接する上記第5の半導体層の間の部分を埋めるように連続膜として設けられたn型の第6の半導体層と、
上記第4の半導体層に設けられたソース電極と、
上記第5の半導体層上にゲート絶縁膜を介して設けられたゲート電極と、
上記第6の半導体層の上記ソース電極および上記ゲート絶縁膜が設けられた面と反対側の面に設けられたドレイン電極とを有する絶縁ゲート型電界効果トランジスタである。
六方晶系の結晶構造を有するストライプ状の複数のn型の第7の半導体層と、
それぞれの上記第7の半導体層を覆うように、かつ相互に接触しないように設けられた複数のn型の第8の半導体層と、
それぞれの上記第8の半導体層を覆うように、かつ相互に接触しないように設けられた複数のp型の第9の半導体層と、
上記複数の第9の半導体層を覆い、かつ互いに隣接する上記第9の半導体層の間の部分を埋めるように連続膜として設けられたn型の第10の半導体層と、
上記第7の半導体層の上記第9の半導体層と反対側の面に設けられたソース電極と、
互いに隣接する上記第9の半導体層の間の部分の上記第10の半導体層の上記第7の半導体層側の面にゲート絶縁膜を介して設けられたゲート電極と、
上記第10の半導体層の上記ソース電極および上記ゲート絶縁膜が設けられた面と反対側の面に設けられたドレイン電極とを有し、
上記第9の半導体層のバンドギャップは上記第8の半導体層および上記第10の半導体層のバンドギャップより大きい絶縁ゲート型電界効果トランジスタである。
六方晶系の結晶構造を有するストライプ状の複数のn型の第11の半導体層と、
それぞれの上記第11の半導体層を覆うように、かつ相互に接触しないように設けられた複数のp型の第12の半導体層と、
それぞれの上記第12の半導体層を覆うように、かつ相互に接触しないように設けられた複数のp- 型の第13の半導体層と、
上記複数の第13の半導体層を覆い、かつ互いに隣接する上記第13の半導体層の間の部分を埋めるように連続膜として設けられたn型の第14の半導体層と、
上記第14の半導体層上に設けられたp型の第15の半導体層と、
上記第11の半導体層に設けられたソース電極と、
上記第12の半導体層および上記第13の半導体層上にゲート絶縁膜を介して設けられたゲート電極と、
上記第15の半導体層上に設けられたドレイン電極とを有する絶縁ゲート型電界効果トランジスタである。
この絶縁ゲート型電界効果トランジスタは、超接合絶縁ゲート型電界効果トランジスタとして用いることができる。
六方晶系の結晶構造を有するストライプ状の複数のn型の第16の半導体層と、
それぞれの上記第16の半導体層を覆うように、かつ相互に接触しないように設けられた複数のp型の第17の半導体層と、
上記複数の第17の半導体層を覆い、かつ互いに隣接する上記第17の半導体層の間の部分を埋めるように連続膜として設けられたn型の第18の半導体層と、
上記第18の半導体層上に設けられたn型の第19の半導体層と、
上記第19の半導体層上に設けられたp型の第20の半導体層と、
上記第16の半導体層の上記第17の半導体層と反対側の面に設けられたソース電極と、
上記第17の半導体層上にゲート絶縁膜を介して設けられたゲート電極と、
上記第20の半導体層上に設けられたドレイン電極とを有する絶縁ゲート型電界効果トランジスタである。
この絶縁ゲート型電界効果トランジスタは、絶縁ゲート型バイポーラトランジスタとして用いることができる。
六方晶系の結晶構造を有するストライプ状の複数のn型の第21の半導体層と、
それぞれの上記第21の半導体層を覆うように、かつ相互に接触しないように設けられた複数のp型の第22の半導体層と、
それぞれの上記第22の半導体層を覆うように、かつ相互に接触しないように設けられた複数のp型の第23の半導体層と、
上記複数の第23の半導体層を覆い、かつ互いに隣接する上記第23の半導体層の間の部分を埋めるように連続膜として設けられたn型の第24の半導体層と、
上記第24の半導体層上に設けられたn型の第25の半導体層と、
上記第25の半導体層上に設けられたp型の第26の半導体層と、
上記第21の半導体層に設けられたソース電極と、
上記第22の半導体層および上記第23の半導体層上にゲート絶縁膜を介して設けられたゲート電極と、
上記第26の半導体層上に設けられたドレイン電極とを有する絶縁ゲート型電界効果トランジスタである。
この絶縁ゲート型電界効果トランジスタは、超接合絶縁ゲート型電界効果トランジスタと絶縁ゲート型バイポーラトランジスタとの複合素子として用いることができる。
六方晶系の結晶構造を有するストライプ状の複数のn型の第27の半導体層と、
それぞれの上記第27の半導体層を覆うように、かつ相互に接触しないように設けられた複数のp型の第28の半導体層と、
それぞれの上記第28の半導体層を覆うように、かつ相互に接触しないように設けられた複数のp型の第29の半導体層と、
上記複数の第29の半導体層を覆い、かつ互いに隣接する上記第29の半導体層の間の部分を埋めるように連続膜として設けられたn型の第30の半導体層と、
上記第30の半導体層上に設けられたn型の第31の半導体層と、
上記第31の半導体層上に設けられたp型の第32の半導体層と、
上記第30の半導体層の上記第28の半導体層と反対側の面に設けられたソース電極と、
上記第28の半導体層および上記第29の半導体層上にゲート絶縁膜を介して設けられたゲート電極と、
上記第32の半導体層上に設けられたドレイン電極とを有することを特徴とする絶縁ゲート型電界効果トランジスタである。
第1の基板上に六方晶系の結晶構造を有する第1の半導体層を成長させる工程と、
上記第1の半導体層を上記第1の基板がエッチングされるまでストライプ状にエッチングすることにより複数のストライプ状のシードを形成する工程と、
上記シードを形成した後の上記第1の基板の表面を六方晶系の結晶構造を有する半導体層が実質的に成長しないように処理する工程と、
それぞれの上記シードから六方晶系の結晶構造を有する第2の半導体層を相互に接触しないように横方向成長させる工程と、
上記第2の半導体層を覆うように全面に六方晶系の結晶構造を有する第3の半導体層を成長させる工程と、
上記第3の半導体層上に第2の基板を設ける工程と、
上記シード、上記第2の半導体層、上記第3の半導体層および上記第2の基板から上記第1の基板を剥離する工程とを有する半導体発光素子の製造方法である。
第1の基板上に六方晶系の結晶構造を有する第1の半導体層を成長させる工程と、
上記第1の半導体層を上記第1の基板がエッチングされるまでストライプ状にエッチングすることにより複数のストライプ状のシードを形成する工程と、
上記シードを形成した後の上記第1の基板の表面を六方晶系の結晶構造を有する半導体層が実質的に成長しないように処理する工程と、
それぞれの上記シードから六方晶系の結晶構造を有する第2の半導体層を相互に接触しないように横方向成長させる工程と、
上記第2の半導体層を覆うように全面に発光素子構造を構成する六方晶系の結晶構造を有する第3の半導体層を成長させる工程と、
上記第3の半導体層上に第2の基板を貼り付ける工程と、
上記シード、上記第2の半導体層、上記第3の半導体層および上記第2の基板から上記第1の基板を剥離する工程と、
上記第1の基板を剥離する前または上記第1の基板を剥離した後に上記第3の半導体層の両面にそれぞれ第1の電極および第2の電極を形成する工程とを有することを特徴とする半導体発光素子の製造方法である。
第1の基板上に六方晶系の結晶構造を有する第1の半導体層を成長させる工程と、
上記第1の半導体層を上記第1の基板がエッチングされるまでストライプ状にエッチングすることにより複数のストライプ状のシードを形成する工程と、
上記シードを形成した後の上記第1の基板の表面を六方晶系の結晶構造を有する半導体層が実質的に成長しないように処理する工程と、
それぞれの上記シードから六方晶系の結晶構造を有する第2の半導体層を相互に接触しないように横方向成長させる工程と、
上記第2の半導体層を覆うように全面に六方晶系の結晶構造を有する第3の半導体層を成長させる工程と、
上記第3の半導体層上に第2の基板を設ける工程と、
上記シード、上記第2の半導体層、上記第3の半導体層および上記第2の基板から上記第1の基板を剥離する工程とを有する太陽電池の製造方法である。
第1の基板上に六方晶系の結晶構造を有する第1の半導体層を成長させる工程と、
上記第1の半導体層を上記第1の基板がエッチングされるまでストライプ状にエッチングすることにより複数のストライプ状のシードを形成する工程と、
上記シードを形成した後の上記第1の基板の表面を六方晶系の結晶構造を有する半導体層が実質的に成長しないように処理する工程と、
それぞれの上記シードから六方晶系の結晶構造を有する第2の半導体層を相互に接触しないように横方向成長させる工程と、
上記第2の半導体層を覆うように全面に太陽電池構造を構成する六方晶系の結晶構造を有する第3の半導体層を成長させる工程と、
上記第3の半導体層上に第2の基板を貼り付ける工程と、
上記シード、上記第2の半導体層、上記第3の半導体層および上記第2の基板から上記第1の基板を剥離する工程と、
上記第1の基板を剥離する前または上記第1の基板を剥離した後に上記第3の半導体層の両面にそれぞれ第1の電極および第2の電極を形成する工程とを有することを特徴とする太陽電池の製造方法である。
第4〜第32の半導体層は、第1〜第3の半導体層と同様な半導体からなる。
〈1.第1の実施の形態〉
第1の実施の形態による縦型(vertical type)GaN系MOSFETの製造方法について説明する。
第2の実施の形態においては、縦型GaN系MOSFETの製造方法について説明する。
第3の実施の形態においては、SJ縦型GaN系MOSFETおよびその製造方法について説明する。
第4の実施の形態においては、SJ縦型GaN系MOSFETの製造方法について説明する。
第5の実施の形態においては、SJ縦型GaN系MOSFETの製造方法について説明する。
第6の実施の形態においては、IGBTおよびSJ縦型GaN系MOSFETの製造方法について説明する。
第7の実施の形態においては、縦型GaN系MOSFETの製造方法について説明する。
第8の実施の形態においては、縦型GaN系MOSFETの製造方法について説明する。
第9の実施の形態においては、縦型GaN系MOSFETの製造方法について説明する。
第10の実施の形態においては、FS(Field Stop)−IGBT縦型GaN系MOSFETの製造方法について説明する。
第11の実施の形態においては、FS−ノンラッチアップ−IGBT縦型GaN系MOSFETの製造方法について説明する。
第12の実施の形態においては、FS−IGBT−SJ縦型GaN系MOSFETの製造方法について説明する。
第13の実施の形態においては、FS−ノンラッチアップ−IGBT−SJ縦型GaN系MOSFETの製造方法について説明する。
第14の実施の形態においては、GaN系半導体発光素子の製造方法について説明する。
第15の実施の形態においては、GaN系太陽電池の製造方法について説明する。
第16の実施の形態においては、縦型GaN系ショットキーバリアダイオードの製造方法について説明する。
Claims (8)
- 第1の基板上に六方晶系の結晶構造を有する第1の半導体層を成長させる工程と、
上記第1の半導体層を上記第1の基板がエッチングされるまでストライプ状にエッチングすることにより複数のストライプ状のシードを形成する工程と、
上記シードを形成した後の上記第1の基板の表面を六方晶系の結晶構造を有する半導体層が実質的に成長しないように処理する工程と、
それぞれの上記シードから六方晶系の結晶構造を有する第2の半導体層を相互に接触しないように横方向成長させる工程と、
上記第2の半導体層を横方向成長させた後、上記第2の半導体層を覆うように全面に六方晶系の結晶構造を有する第3の半導体層を成長させる工程と、
上記第3の半導体層上に第2の基板を設ける工程と、
上記シード、上記第2の半導体層、上記第3の半導体層および上記第2の基板から上記第1の基板を剥離する工程と、
上記第1の基板を剥離した後、上記第1の基板を剥離することにより露出した上記第2の半導体層および上記第3の半導体層側の剥離面において、上記シードを構成する上記第1の半導体層に接続されたソース電極を形成するとともに、少なくとも上記第2の半導体層および上記第3の半導体層上にゲート絶縁膜を形成する工程と、
上記ゲート絶縁膜上にゲート電極を形成する工程と、
上記ソース電極および上記ゲート電極側に第3の基板を設ける工程と、
上記第3の半導体層から上記第2の基板を剥離する工程と、
上記第3の半導体層上にドレイン電極を形成する工程とを有し、
上記ソース電極が接続された上記第1の半導体層はソース領域として機能し、上記ドレイン電極が形成された上記第3の半導体層はドレイン領域として機能する絶縁ゲート型電界効果トランジスタの製造方法。 - 上記六方晶系の結晶構造を有する半導体層が実質的に成長しないように処理する工程が上記第1の基板を酸化または窒化する工程である請求項1記載の絶縁ゲート型電界効果トランジスタの製造方法。
- 上記シードを形成する工程において、上記第1の基板がエッチングされることにより形成される上記第1の基板からなるストライプ状の柱の断面のアスペクト比が1以上となるまで、または、上記第1の基板からなるストライプ状の柱の高さが4μm以上になるまで上記第1の基板がエッチングされるようにする請求項1または2記載の絶縁ゲート型電界効果トランジスタの製造方法。
- 上記第1の半導体層は第1の導電型、上記第2の半導体層は第2の導電型、上記第3の半導体層は第1の導電型である請求項1記載の絶縁ゲート型電界効果トランジスタの製造方法。
- 上記第1の半導体層は第1の導電型、上記第2の半導体層は第2の導電型、上記第3の半導体層のうち最上層の部分は第2の導電型、その他の部分の上記第3の半導体層は第1の導電型である請求項1記載の絶縁ゲート型電界効果トランジスタの製造方法。
- 上記第1の半導体層は第1の導電型、上記第2の半導体層は第2の導電型、上記第3の半導体層のうち最上層の部分は第1の導電型の半導体層およびその上の第2の導電型の半導体層からなり、その他の部分の上記第3の半導体層は第1の導電型である請求項1記載の絶縁ゲート型電界効果トランジスタの製造方法。
- 上記第1の半導体層は第1の導電型、上記第2の半導体層は第1の導電型、上記第3の半導体層のうち上記第2の半導体層を覆う部分は第2の導電型、その他の部分は第1の導電型である請求項1記載の絶縁ゲート型電界効果トランジスタの製造方法。
- 上記第1の半導体層および上記第2の半導体層または上記第1の半導体層、上記第2の半導体層および上記第3の半導体層は窒化物系III−V族化合物半導体からなる請求項1〜7のいずれか一項記載の絶縁ゲート型電界効果トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013019159A JP6222540B2 (ja) | 2013-02-04 | 2013-02-04 | 絶縁ゲート型電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013019159A JP6222540B2 (ja) | 2013-02-04 | 2013-02-04 | 絶縁ゲート型電界効果トランジスタの製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017180808A Division JP6469795B2 (ja) | 2017-09-21 | 2017-09-21 | 絶縁ゲート型電界効果トランジスタ |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014150211A JP2014150211A (ja) | 2014-08-21 |
JP2014150211A5 JP2014150211A5 (ja) | 2016-06-23 |
JP6222540B2 true JP6222540B2 (ja) | 2017-11-01 |
Family
ID=51572953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013019159A Active JP6222540B2 (ja) | 2013-02-04 | 2013-02-04 | 絶縁ゲート型電界効果トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6222540B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6906427B2 (ja) * | 2017-11-09 | 2021-07-21 | 株式会社豊田中央研究所 | 窒化物半導体装置とその製造方法 |
WO2022224902A1 (ja) * | 2021-04-20 | 2022-10-27 | 京セラ株式会社 | 半導体基板並びにその製造方法および製造装置、半導体デバイス並びにその製造方法および製造装置、電子機器 |
WO2023228605A1 (ja) * | 2022-05-24 | 2023-11-30 | 株式会社ジャパンディスプレイ | 積層構造体とその作製方法、および積層構造体を含む半導体装置 |
WO2024084630A1 (ja) * | 2022-10-19 | 2024-04-25 | 京セラ株式会社 | 半導体基板、半導体基板の製造方法および製造装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3036495B2 (ja) * | 1997-11-07 | 2000-04-24 | 豊田合成株式会社 | 窒化ガリウム系化合物半導体の製造方法 |
JP3705142B2 (ja) * | 2001-03-27 | 2005-10-12 | ソニー株式会社 | 窒化物半導体素子及びその作製方法 |
JP4191599B2 (ja) * | 2001-08-01 | 2008-12-03 | 株式会社パウデック | 結晶層の製造方法および素子の製造方法 |
TWI319893B (en) * | 2006-08-31 | 2010-01-21 | Nitride semiconductor substrate, method for forming a nitride semiconductor layer and method for separating the nitride semiconductor layer from the substrate | |
JP4638958B1 (ja) * | 2009-08-20 | 2011-02-23 | 株式会社パウデック | 半導体素子の製造方法 |
-
2013
- 2013-02-04 JP JP2013019159A patent/JP6222540B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014150211A (ja) | 2014-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5433909B2 (ja) | GaN系半導体素子の製造方法 | |
JP4638958B1 (ja) | 半導体素子の製造方法 | |
JP5675084B2 (ja) | 窒化物系ダイオード | |
WO2016033968A1 (zh) | 场效应二极管及其制造方法 | |
US10629720B2 (en) | Layered vertical field effect transistor and methods of fabrication | |
KR102080745B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
JP2008166469A (ja) | 窒化物半導体装置とその製造方法 | |
KR20070001095A (ko) | GaN계 반도체장치 | |
US10312175B1 (en) | Diamond air bridge for thermal management of high power devices | |
JP5655424B2 (ja) | 化合物半導体装置 | |
JP5691138B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
TW201515220A (zh) | 具垂直結構之氮化鎵功率半導體裝置 | |
JP6222540B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
JP2015135946A (ja) | 窒化物半導体素子及びその製造方法 | |
JP5777586B2 (ja) | 半導体装置及びその製造方法 | |
JP6469795B2 (ja) | 絶縁ゲート型電界効果トランジスタ | |
US9034722B2 (en) | Method of removing a compound semiconductor layer from a compound semiconductor device | |
JP2011066398A (ja) | 半導体素子およびその製造方法 | |
JP5564799B2 (ja) | 窒化ガリウム系半導体電子デバイスを作製する方法 | |
CN108807500B (zh) | 一种具有高阈值电压的增强型高电子迁移率晶体管 | |
CN210897283U (zh) | 一种半导体器件 | |
JP5596653B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
JP2006228891A (ja) | 窒化物半導体装置 | |
CN113628962B (zh) | Ⅲ族氮化物增强型hemt器件及其制造方法 | |
JP2009054659A (ja) | 窒化ガリウム半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160203 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160506 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170316 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170829 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170921 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6222540 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |