CN102124576A - 半导体器件、发光器件及其制造方法 - Google Patents

半导体器件、发光器件及其制造方法 Download PDF

Info

Publication number
CN102124576A
CN102124576A CN200980130443XA CN200980130443A CN102124576A CN 102124576 A CN102124576 A CN 102124576A CN 200980130443X A CN200980130443X A CN 200980130443XA CN 200980130443 A CN200980130443 A CN 200980130443A CN 102124576 A CN102124576 A CN 102124576A
Authority
CN
China
Prior art keywords
semiconductor layer
substrate
rod
layer
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200980130443XA
Other languages
English (en)
Other versions
CN102124576B (zh
Inventor
金容进
李东键
金杜洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Siltron Co Ltd
Original Assignee
LG Siltron Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Siltron Inc filed Critical LG Siltron Inc
Publication of CN102124576A publication Critical patent/CN102124576A/zh
Application granted granted Critical
Publication of CN102124576B publication Critical patent/CN102124576B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明公开了一种半导体器件、发光器件及其制造方法。该半导体器件包括：基底、排列在基底上的多个棒、位于在棒之间的基底上的金属层以及位于棒上和棒之间的半导体层。由于金属层的存在，提高了半导体器件的电性能和光性能。

Description

半导体器件、发光器件及其制造方法
技术领域
本发明涉及半导体器件、发光器件及其制造方法。
背景技术
GaN通常被认为是一种化合物半导体材料，适用于蓝光发射器件或高温电子器件。近来，由于蓝光发射器件的广泛应用，使得GaN基底的需求增加。但是，由于高质量的GaN基底可能不容易制造，从而导致GaN基底的制造成本和制造时间大大增加。
与硅或蓝宝石不同，GaN不能以铸块的形式生长，因此，采用外延生长方法在异质基底上生长GaN，该异质基底比如为SiC基底或蓝宝石基底。由于异质基底和GaN晶体之间的晶格常数和热膨胀系数不同，因此，导致GaN的位错密度变高，进而可能造成使用GaN基底的器件的性能降低，并且在制造这些器件时，有可能出现各种各样的问题。
为了减少问题的出现，则制造过程就会变得复杂，且制备时间就会随之增加。举个例子来说，横向外延过生长(ELO，Epitaxial Lateral Overgrowth)法被广泛应用于制造高质量的GaN基底，在该方法中，通过使用具有带状图样的SiO2掩膜来防止由于异质基底和GaN晶体之间的晶格常数和热膨胀系数不同引起的应力。也就是说，根据ELO法，在基底上生长GaN层后，将具有GaN层的基底从反应器中取出并放入沉积装置中，在GaN层上沉积SiO2层。然后将具有SiO2层的基底从沉积装置中取出，SiO2掩膜图案便通过光刻过程形成在基底上。然后将基底再一次放入反应器中，完成GaN层的制备(参见韩国专利公开号为455277的专利申请)。但是，由于ELO法非常复杂，因此处理时间会增长，而且重复性和成品收率较低。
同时，使用化合物半导体的发光器件必须提高光发射效率，并降低能量损失。也就是说，从发光器件的活性层发射出的光指向发光器件的表面和基底，使得光被吸收到基底中，从而降低了光发射效率。为了解决这个问题，通过使用具有超细表面的图形蓝宝石基底以下面这种方式来分散指向基底的光：当指向发光器件表面的光量增加时，则可减少吸收到基底中的光量。但是，制造具有超细表面的基底需要复杂的处理过程和长处理时间。
具有大直径的、价格低廉的Si片能取代SiC基底和蓝宝石基底，作为生长GaN的基底。但是，由于Si基底和GaN晶体之间的晶格常数和热膨胀系数的差别较大，因此，可能得不到高质量的GaN基底。另外，由于Si的低带隙能和不透光性质，因此，从发光器件的活性层发射的光被吸收到Si基底中，从而可能会降低光发射效率。
综上所述，制造具有较少晶体缺陷的、高质量的化合物半导体基底需要昂贵的、复杂的工艺过程，比如光刻过程。另外，虽然采用昂贵的、复杂的工艺过程能降低能耗，但是，重复性和成品收率仍然较低。
发明内容
技术问题
本实施例提供一种半导体器件及发光器件，其制造过程简单、成本低廉、且具有较高的质量和较高的生产效率。
技术方案
根据本实施例，提供了一种半导体器件，该器件包括：基底；排列在基底上的多个棒；位于在棒之间的基底上的金属层；以及位于在棒上和棒之间的半导体层。
根据本实施例，提供了一种发光器件，该器件包括：基底；排列在基底上且相互隔开的多个棒；位于在棒之间的基底上的金属层；位于棒上和棒之间的第一导电型半导体层；位于第一导电型半导体层上的活性层；以及位于活性层上的第二导电型半导体层。
根据本实施例，提供了一种制造半导体器件的方法，该方法包括：制备基底；在基底上设置多个颗粒；使用所述颗粒作为掩膜，通过刻蚀部分基底以形成多个棒；在所述棒之间形成金属层；在所述棒上和所述棒之间形成第一半导体层。
有益效果
根据本实施例的制造半导体器件的方法，通过利用包含颗粒(比如氧化硅球)的掩膜刻蚀基底以形成多个棒，这里，所述基底具体是指在支持基底上所形成的半导体层。
除此之外，根据本实施例的制造半导体器件的方法，金属层沉积在棒之间，然后半导体层从暴露在金属层上面的半导体棒的侧面生长。
因此，与传统的使用光刻过程的ELO法不同的是：根据本实施例的制造半导体器件的方法，能在低成本的条件下制造出高质量的半导体器件，且具有较高的重复性和产品收率。
除此之外，根据本实施例的半导体器件及发光，由于金属层的存在，能降低半导体层的电阻，且能提高半导体层的电特性。
此外，由于金属层充当了反射层，因此，发光器件能提高根据本实施例的发光器件的光发射效率。
除此之外，由于棒与基底之间的接触面积降低，因此，能降低半导体器件或发光器件中的半导体层的缺陷。
也就是说，棒作为缓冲物，补偿了基底及半导体层在晶体学方面的差异。这样，就降低了根据本实施例的半导体器件和发光器件的晶体缺陷。
根据本实施例的半导体器件和发光器件，被提高了性能，且能很容易被制造出来。
附图说明
图1到图5为根据一实施例制造半导体发光器件的方法的截面图；
图6到图7为根据另一实施例制造半导体发光器件的方法的截面图。
具体实施方式
在一实施例的描述中，应当理解：当基底、棒、层、颗粒或电极指的是在另一基底、另一棒、另一层、另一颗粒或另一电极的上面或下面的基底、棒、层、颗粒或电极时，基底、棒、层、颗粒或电极可以直接或间接地在所述另一基底、另一棒、另一层、另一颗粒或另一电极的上面，或者，也可以存在一个以上中间的基底、棒、层、颗粒或电极。而且，“在上面”或“区域”的含义应由根据附图确定。图中的一些化合物的厚度和尺寸被放大。除此之外，每个化合物的尺寸并不全然反映其真实的尺寸。
图1至图5为根据一实施例制造半导体发光器件的方法的截面图，其中，图1(b)为图1(a)的俯视图。
参见图1，第一化合物半导体层11生长在基底10上，且颗粒12覆盖在第一化合物半导体层11上。基底10为支持第一化合物半导体层11的支持基底。
基底10可以包括：蓝宝石(Al2O3)、GaAs、尖晶石、InP、SiC或Si。上述材料具有下面描述的优点，因此能够根据应用或目的选择上述合适的材料作为基底。蓝宝石基底在高温度下具有较好的稳定性，但是蓝宝石基底的尺寸较小，因此，不适合制造大尺寸的半导体器件。SiC具有与GaN相同的晶体结构，且在高温下具有较好的稳定性，其中，GaN是典型的氮化物半导体材料。除此之外，SiC的晶格常数和热膨胀系数也与GaN的晶格常数和热膨胀系数相近，但是SiC的价格较为昂贵。Si基底与GaN的晶格常数和热膨胀系数的差别较大，但是，Si基底能被用来制造12英寸以上的大尺寸的半导体器件，如此，能降低制造成本，且能制造适用于不同应用的半导体器件。
生长在基底10上的第一化合物半导体层11，是为了形成半导体棒20，这将在后面详细阐述。优选地，第一化合物半导体层11包括与第二化合物半导体层40相近或相同的材料，这将在后面详细阐述。因此，生长图1中所示的第一化合物半导体层11的方法也就与生长图4中所示的第二化合物半导体层40的方法基本相同，因此，下面将只详细描述图1中所示的第一化合物半导体层11的生长方法，而生长图4中所示的第二化合物半导体层40的方法将不再重复。
虽然未在图中示出，但是，为了减小基底10与第一化合物半导体层11在晶体学方面的不同，则可形成缓冲层，进而减少晶体缺陷的密度。优选地，缓冲层包括：与第一化合物半导体层11晶体性质相同的材料，以便获得化学稳定性。具体地，缓冲层优选地包括：与第一化合物半导体层11的晶体结构、晶常参数、及热膨胀系数相近或相同的材料，之后利用这些材料形成缓冲层。更优选地，缓冲层包括与第一化合物半导体层11晶体结构相同、且与第一化合物半导体层11的晶格常数的差别小于20％范围内的材料。
更具体地，当第一化合物半导体层11包括N基化合物半导体时，缓冲层可以为使用GaN层、AlN层、AlGN层或三者的任意组合制备成单层或多层。通常，缓冲层通过金属有机化学气相沉积(MOCVD，Metal Organic Chemical Vapor Deposition)法形成，在该方法中，反应前驱物在预设的流速下通过各自独立的线路注射到反应器中，且反应器保持预设的压力和温度，以便使反应前驱物发生化学反应，从而形成预期厚度的缓冲层。举个例子来说，反应前驱物可以包括三甲基铝(TMAl)、三甲基镓(TMGa)、三乙基镓(TEGa)或GaCl3。除此之外，氨气(NH3)、氮气(N2)或叔丁基胺(N(C4H9)H2)可以被用来作为气源。在生长低温的GaN缓冲层时，缓冲层在约400～800℃下生长，直到缓冲层厚度约为10～40nm为止。当生长AlN缓冲层或AlGaN缓冲层时，缓冲层在约400～1200℃下生长，直到缓冲层厚度约为10～200nm为止。可以根据基底、生长设备(MOCVD设备)以及生长条件选择缓冲层。
然后，第一化合物半导体层11生长在具有缓冲层的基底上。第一化合物半导体层11可以包括第三和第五主族元素形成的化合半导体、或第二和第六主族元素形成的化合物半导体，这些半导体能发射紫外光、可见光或红外光。如果N基化合物半导体用作第一化合物半导体层11，则GaN、InN、AlN、InGaN、AlGaN、AlInN、或AlInGaN可以被使用，其中，AlInGaN的表达式为AlxInyGazN，其中，0≤x≤1，0≤y≤1，0≤z≤1。GaN是一种直接跃迁型的、宽带隙半导体，它的带隙能为3.4eV，适用于蓝光发射器件或高温电子器件。当沉积第一化合物半导体层11时，逐个地、同时、或依次注射In和Al，以形成InN层、AlN层、InGaN层、AlGaN层、AlInN层、或AlInGaN层，从而使得器件的带隙可以在1.9～6.2eV之间调整。GaN层的带隙为3.4eV，AlN层的带隙为6.2eV，InN层的带隙为0.7eV。由于AlN层的带隙为6.2eV，因此，AlN层能发射紫外光。虽然AlxGa1-xN(0＜x＜1)层的带隙小于AlN层的带隙，但是，AlxGa1-xN层也能发射紫外光。GaN层的带隙为3.4eV，小于AlxGa1-xN(0＜x＜1)层的带隙，而InYGa1-xN(0＜x＜1)层的带隙小于GaN层的能隙，能发射可见光。InN层的带隙为0.7eV，小于InYGa1-xN(0＜x＜1)层的能隙，能发射红外光。
优选地，第一化合物半导体层11可以通过MOCVD法、分子束外延(MBE，Molecular beam Epitaxy)法、或氢化物气相外延(HVPE，Hydride Vapor Phase Epitaxy)法生长。
根据MOCVD法，将基底10放入反应器中，并将反应前驱物通过载气注射到反应器中。然后反应前驱物在预设的压力和温度下发生化学反应，从而形成第一化合物半导体层11。如果化合物半导体层为N基半导体层时，则反应前驱物可以包括TMAl、TMGa、TEGa或GaCl3。除此之外，NH3、N2、或N(C4H9)H2可以用来作为氮化物的气源。优选地，反应器的温度为900～1150℃，反应器的压力为10-5～2000mmHg。
利用MOCVD法形成GaN层的过程如化学反应式1所示。
[化学反应式1]
Ga(CH3)3+NH3→Ga(CH3)3·NH3
通过注射Ga(CH3)3和NH3，可生成Ga(CH3)3·NH3；
Ga(CH3)3·NH3在基底上热分解，从而根据化学反应式2形成GaN层。
[化学反应式2]
Ga(CH3)3·NH3→GaN+nCH4+1/2(3-n)H2
第一化合物半导体层11以簇或岛的方式在缓冲层上生长，并被吸收到基底(缓冲层)中。最终，第一化合物半导体层11以平面层状形式生长。
当第一化合物半导体层11长到预期的厚度时，将基底10从反应器中取出，并且将预先制备的颗粒12覆盖在第一化合物半导体层11上。
颗粒12的形状可以包括球状。颗粒12可以通过各种材料制备得到，比如：SiO2、Al2O3、TiO2、ZrO2、Y2O3-ZrO2、CuO、Cu2O、Ta2O5、PZT(Pb(Zr，Ti)O3)、Nb2O5、FeSO4、Fe3O4、Fe2O3、Na2SO4、GeO2以及CdS。除此之外，可以根据化合物半导体器件的类型和尺寸，在几纳米(nm)到几十微米(μm)之间选择颗粒的尺寸(直径)。一般，在GaN基底上形成的、用作发光器件的GaN层的厚度为几微米，因此，优选地，球的尺寸在10nm～2μm之间。除此之外，由于SiO2球能很容易地覆盖在第一化合物半导体层11上，并能很容易地从第一化合物半导体层11上去除，因此，优选地，颗粒12为SiO2球。
SiO2球可通过如下方法制备。首先，将原硅酸四乙酯(TEOS，tetraethyl orthosilicate)溶解在无水乙醇中形成第一溶液。除此之外，将氨水乙醇溶液和去离子水与乙醇混合形成第二溶液。氨水作为生成颗粒的催化剂。接着，将第一溶液与第二溶液混合，并在预设时间内、预设温度下搅拌混合液，从而形成SiO2球。然后，离心分离包含颗粒的溶液，使颗粒从溶液中分离出来。用乙醇清洗分离出的颗粒，并将清洗后的颗粒分散到乙醇溶液中，从而得到包含颗粒的浆状溶液。可根据制备条件，比如反应时间、温度、以及反应物的量，调整颗粒的尺寸。同时，本申请的申请人提出了“在覆盖有颗粒的基底上生长化合物半导体层的方法”(2005年3月9日递交的申请号为10-2005-0019605的韩国专利申请；2006年9月19日出版的公开号为10-2006-0098977的韩国未审查专利)。上述申请中已详细公开了制备SiO2球的方法。
然后，将包含颗粒12的溶液通过的滴、浸或旋涂的方式覆盖到形成有第一化合物半导体层11的基底上。此时，可通过控制覆盖时间和覆盖频率的方式调整在基底上的颗粒12的密度。优选地，如图1所示，颗粒12不会很稠密地分布在第一化合物半导体层11上，以便第一化合物半导体层11能被适当地暴露出来。利用颗粒12形成半导体棒20，并在暴露在颗粒12之间的基底10的表明上形成金属层30，这将在后面详细阐述。优选地，金属层30之间相互连接，以减少电阻。除此之外，金属层30能反射从活性层52发射出的、指向基底10的光。考虑到这点，金属层30应当具有足够大的面积以提高从金属层30反射出的光的质量。如果颗粒12随意地覆盖在第一化合物半导体层11上，则从半导体棒20的侧面生长的第二化合物半导体层40的生长时间会增长。
因此，考虑到半导体发光器件的光发射效率以及第二化合物半导体层40的生长速率，应当适当调整颗粒12的密度。
参见图2，半导体棒20可通过使用覆盖颗粒12作为掩膜、刻蚀第一化合物半导体层11得到。半导体棒20可以为岛状。也就是说，半导体棒20形成半导体岛。除此之外，半导体棒20还可以为柱状。也就是说，半导体棒形成半导体柱。除此之外，半导体棒20还可以为圆柱状。也就是说，本实施例使用颗粒12作为刻蚀掩膜，而不使用昂贵的光掩膜来进行光刻过程。如此，本实施例能在低成本的条件下，很容易地形成具有与颗粒12相同尺寸的半导体棒20。此时，半导体棒20的密度与覆盖的颗粒的密度相同。
颗粒12可以被随机地排列在第一化合物半导体层11上。换句话说，颗粒12可以不规则地排列在第一化合物半导体层11上。在这种情况下，半导体棒20也就随机形成了，即半导体棒20随机形成在基底10上。也就是说，半导体棒20之间以不规则的间隙隔开。除此之外，根据本实施例，在半导体发光器件中的半导体棒20的位置、数量和/或形状可以发生变化。
如图2所示，刻蚀第一化合物半导体层11直至基底10的上表面被暴露出来，相反地，第一化合物半导体层11被刻蚀到不露出基底10的上表面，以形成半导体棒20。
由于干刻蚀法具有较好的刻蚀的各向异性，因此，优选地使用干刻蚀法作为刻蚀法。具体地，可以使用反应离子刻蚀(RIE，Reactive Ion Etching)或等离子刻蚀，比如电感耦合等离子(ICP，Inductively Coupled Plasma)和变压器耦合等离子(TCP，Transformer Coupled Plasma)。可以使用适合第一化合物半导体层11的材料的典型的刻蚀气体。例如，如果第一化合物半导体层11包含GaN，则BCl3或Cl2可以被用来作为刻蚀气体。除此之外，应当根据半导体棒20的高度选用刻蚀方法、刻蚀深度及刻蚀率，从而确定刻蚀的处理条件，比如刻蚀时长、刻蚀压力和温度。半导体棒20的高度可以为约0.5～5μm之间的任意高度，但不局限于此范围。
虽然已经描述了第一化合物半导体层11在基底10上的形成过程，以及通过朝基底10方向刻蚀第一化合物半导体层11形成半导体棒20的过程，但是，本实施例不局限于此。也就是说，如图6所示，颗粒12可以直接覆盖在未形成有第一化合物半导体层11的基底10’上。在这种情况下，可以通过将颗粒12作为刻蚀掩膜、刻蚀基底10’到预设的深度的方式得到半导体棒20’，这里，半导体棒20’的材料与基底10’的材料相同。此时，用于刻蚀第一化合物半导体层11的干刻蚀法可以用来刻蚀基底10’。由于刻蚀靶的材料的不同，刻蚀气体和处理条件可能会发生轻微变化。例如，如果基底10’包含Si，则SF6或C4F8可以用作刻蚀气体。
然后，金属层30沉积在半导体棒20之间的基底10上。无需使用处理条件复杂的外延生长方法来生长金属层30。考虑到生产率，溅射法或蒸镀法可以被用来沉积金属层30。由于溅射法具有较好的沉积的各向异性，因此，优选地，使用溅射法。金属层30可以阻止从活性层52发射的光被吸收到基底10中。金属层30充当反射层，用于朝发光器件的表面反射光。由于金属层30充当了发光器件的电极，因此，金属层30必须具有较高的反射率和较低的电阻。例如，金属层30可以包括Pt、Au、Ta、Ti、Cr、Al、Cu、或上述金属的合金。除此之外，金属层30至少包含采用两种不同金属制备的两层。在这种情况下，沉积每层金属所使用的方法可以相同，也可以不同。
金属层30应具有足够的厚度以反射光。除此之外，金属层的厚度应小于半导体棒20的高度，以便使第二化合物半导体层40可以从暴露在金属层30上的半导体棒20的侧面生长。
例如，金属层30的厚度可以在几十到几百纳米范围之间。如图3所示，金属层30主要沉积在半导体棒20之间的基底10上，而不是沉积在半导体棒20的侧面和颗粒12的表面上。金属层30在半导体棒20较低边缘处的沉积厚度变高，从而使得金属层30呈现出轻微的凹状。
可以对金属层30进行热处理。也就是说，在氨气或氮气的氛围下、在300～600℃的温度下快速热处理金属层30几秒到几十秒；其中，热处理温度应小于金属层所使用的金属的熔点。由于在热处理过程中，金属层可能发生回流(reflow)，因此，可使得金属层的表面变得平整，从而提高金属层的反射率。除此之外，金属层30还可以通过热处理过程得到稳定，从而能在后续的处理中阻止金属层30被氧化或被分层。
接着，如图4所示，化合物半导体从半导体棒20的侧面进行生长，从而形成第二化合物半导体层40，第二化合物半导体层40覆盖了半导体棒20和颗粒12。与第一化合物半导体层11相似，第二化合物半导体层40可以通过MOCVD法得到。然而，与从基底10的整个表面区域生成的第一化合物半导体层11不同的是：第二化合物半导体层40从暴露在金属层30上的半导体棒20的侧面进行生长。例如，第一化合物半导体层11的生长机制为悬空外延(PE，Pendeo-Epitaxy)生长机制。
PE生长法基本与ELO法相同。根据ELO法，掩膜形成在平面的半导体层上，以使半导体层通过掩膜部分地暴露出来，之后生长化合物半导体。首先，化合物半导体在暴露的半导体层上垂直生长。之后，化合物半导体在掩膜上横向延伸，从而使已形成的化合物半导体彼此相连，最终形成化合物半导体层。但是，根据PE生长法，如图3所示，由于半导体棒20之间形成了空隙，因此，化合物半导体从半导体棒20的侧面横向生长。接着，化合物半导体彼此相连并垂直生长在基底上。然后，化合物半导体在颗粒12上横向延伸，以便化合物半导体再次相连，从而形成第二化合物半导体层40。由于化合物半导体在半导体棒20之间形成的金属层30上的生长极少，因此，在金属层30与第二化合物半导体层40的边界区域形成多孔层45。除此之外，不排列在多孔层45范围内的金属层30可以直接与第二化合物半导体层40接触。制造发光器件时，由于多孔层45能引起介质间折射指数的不同，因此，多孔层45能提高从活性层52发射出的、指向基底10的光的反射率。
根据本实施例，第二化合物半导体层40可以具有各种特征。例如，第二化合物半导体层40可以使用单一材料被制备成单层结构，或使用不同的材料制备成多层结构。除此之外，在沉积化合物半导体层时，从Si、Ge、Mg、Zn、O、Se、Mn、Ti、Ni以及Fe所组成的组中选择至少一种材料进行注射，从而使化合物半导体层可以含有异质材料。操作者可以通过原位掺杂、先位掺杂、或离子植入的方式选择性地添加异质材料，以改变化合物半导体层的电性能、光性能或磁性能。根据原位掺杂，在化合性物半导体层的生长过程中添加异质材料。根据先位掺杂，在化合性能半导体层形成后，异质材料通过热处理或等离子处理的方式注射到化合物半导体层中。根据离子植入，异质材料被加速以与化合物半导体层发生碰撞，从而异质材料被注射到化合物半导体层中。
除此之外，根据本实施例的化合物半导体层被形成后，在作为基底的该化合物半导体层上通过氢化物气相外延(HVPE，hydride vapor phase epitaxy)法沉积厚的化合物半导体层。HVPE法是一种气相生长方法，在该方法中，将气体供应到基底上，以便通过气体反应在基底上生长晶体。如果采用HVPE法制备厚的化合物半导体层，则将基底与化合物半导体分离、或通过抛光或刻蚀的方式去除基底，可得到在基底上生长均匀的、高质量的化合物半导体层。
为了形成厚的化合物半导体层，比如通过HVPE法制备的厚的GaN层，将含有Ga金属的容器放入反应器中，且容器被安装在反应器周围的加热器加热，从而形成Ga溶液。Ga溶液与HCl发生反应，形成如化学反应式3中的GaCl气体。
[化学反应式3]
Ga(l)+HCl(g)→GaCl(g)+1/2H2(g)
如果GaCl气体与NH3发生反应，根据化学反应式(4)，则会形成GaN层。
[化学反应式4]
GaCl(g)+NH3→GaN+HCl(g)+H2
此时，如化学反应式(5)所示，未反应的气体则会被耗尽。
[化学反应式5]
HCl+NH3→NH4Cl(g)
HVPE法可以在生长速率为100μm/hr的条件下生长出较厚的层，从而提高产率。
同时，虽然已经描述了在颗粒12覆盖在半导体棒20上的情况下，第二化合物半导体层40的生长过程，其中，颗粒12被用来形成半导体棒20，但是，本实施例不局限于此。也就是说，如图7所示，在形成半导体棒20或沉积金属层30后，第二化合物半导体层40可以在颗粒12被去除后生长。相对于半导体棒20，也就是第一化合物半导体11，颗粒12没有较强的粘着力。如此，颗粒12可以很容易地通过超声清洗的方法去除。也可以利用化学刻蚀的方法去除颗粒12。例如，如果颗粒12包含SiO2，则颗粒12可以通过将基底浸泡在HF溶液中的湿刻蚀法去除。
然后，参见图5，在第二化合物半导体层40上形成活性层和第二导电型化合物半导体层。根据本实施例，第二化合物半导体层40为第一导电型半导体层。其中，第一导电型半导体是指N型半导体，第二导电型半导体是指P型半导体。根据本实施例的半导体发光器件是具有N型层、活性层及P型层的发光二极管。
相反地，第二化合物半导体层40可以具有N型层、活性层及P型层。除此之外，当第一导电型半导体层生长在第二化合物半导体层40上时，活性层和第二导电型半导体层可以依次形成在第一导电型半导体层上。
例如，第二化合物半导体层40为n-GaN层，第二导电型化合物半导体层53为p-GaN层。除此之外，活性层52为具有单量子阱结构或多量子阱结构的InGaN。
然后，依次将第二导电型化合物半导体层53、活性层42以及第二化合物半导体层40的预设部分定位出图形，并刻蚀暴露的颗粒12和半导体棒20，从而暴露出部分金属层30。
然后，将导电材料沉积在暴露的金属层30上，将导电材料定位出图形以形成第一电极61。除此之外，在第二导电型化合物半导体层53上形成第二电极62。例如，导电材料可以包括金属，比如Ni或Au，或Ni和Au的合金，或透明的金属氧化物比如ITO，其中，Ni和Au广泛用作发光器件的电极。
半导体棒20排列在基底10上，且棒与棒之间互相隔开。金属层30具有凹状表面。金属层30可以直接和第二化合物半导体层40连接。金属层30的厚度小于半导体棒20的高度。也就是说，金属层30填充在半导体棒20之间，以使半导体棒20的侧面可以部分地暴露出来。
第二化合物半导体层40在半导体棒20之间和半导体棒20上排列。采用第一导电类型的掺杂物掺杂第二化合物半导体层40。第二化合物半导体层40可以是N型半导体层。N型半导体层可以包括第三主族元素和第五主族元素形成的化合物，比如具有化学组成式为InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，N型半导体层可以包括GaN、InN、AlN、InGaN、AlGaN、InAlGaN、以及AlInN中的至少一种。第一导电类型的掺杂物为N型掺杂物，可以包括Si、Ge、或Sn。
活性层52形成在第二化合物半导体层40上。活性层52可以具有单量子阱结构或多量子阱结构。活性层52可以具有周期性的InGaN阱层和AlGaN垒层，或具有周期性的InGaN阱层和GaN垒层。活性层52的光发射材料可以根据光的波长发生变化，比如蓝光波长、红光波长和绿光波长。
在活性层52的上面和/或下面形成导电覆盖层。导电覆盖层可以包括AlGaN层。
在活性层52的上面形成第二导电型化合物半导体层53。采用第二导电类型的掺杂物对第二导电型化合物半导体层53进行掺杂。除此之外，使第二电极62与第二导电型化合物半导体层53的上表面接触。第二导电型化合物半导体层53可以是P型半导体层。P型半导体层可以包括第三主族元素和第五主族元素形成的化合物，比如具有化学组成式为InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，P型半导体层可以包括GaN、InN、AlN、InGaN、AlGaN、InAlGaN、以及AlInN中的至少一种。第二导电类型的掺杂物为P型掺杂物，可以包括Mg、Zn、Ca、Sr、Ba、或第二主族元素。
第二化合物半导体层40、活性层52以及第二导电型化合物半导体层53组成发光结构50。发光结构50可以具有N-P结结构、N-P-N结结构、P-N结结构、或P-N-P结结构。也就是说，第一导电类型可以是P型，而第二导电类型可以是N型。除此之外，N型或P型的半导体层沉积在第二化合物半导体层40上。
综上所述，从俯视图中可以看出，由于金属层30彼此相连，因此，金属层30与第一电极(电极片)61电连接，以使金属层30可以充当第二化合物半导体层40的电极。如此，大大减少了电极的电阻，进而降低了能耗。除此之外，金属层30与多孔层45一起，可以将从活性层52发射的、指向基底10的光朝发光器件的表面反射，即，朝第二导电型化合物半导体层53反射，以便减少吸收到基底10中的光量，从而显著提高发光器件的光发射效率。
根据本实施例的制造半导体器件的方法，对利用颗粒12作为刻蚀掩膜、沉积在基底10上的第一化合物半导体层11进行刻蚀，从而形成多个半导体棒20。
然后，在半导体棒20之间沉积金属层30，并在暴露在金属层30上的半导体棒20的侧面生长第二化合物半导体层40。
因此，根据本实施例的制造半导体器件的方法，能在低成本的条件下很容易地制造出高质量的半导体发光器件，并且与使用光刻过程的ELO法相比，本实施例的方法具有较高的重复性和较高的成品收率。
除此之外，根据本实施例的半导体发光器件，由于金属层30的存在，能降低第二化合物半导体层40的电阻，并且能提高第二化合物半导体层40的电性能。
此外，在本实施例中，由于金属层30充当了反射层，因此，能提高发光器件的光发射效率。
除此之外，在本实施例中，由于半导体棒20和基底10的接触面积降低，如此，能降低半导体发光器件中的第二化合物半导体层40的缺陷。
也就是说，在本实施例中，半导体棒20作为缓冲层，补偿了基底和第二导电型半导体层40在晶体学方面的差异，从而降低了半导体器件的晶体缺陷。
根据本实施例的半导体器件和发光器件的性能被明显提高，并且制造过程较为容易。
本说明书中关于“一个实施例”、“一种实施例”、以及“示例性实施例”等的引用是指结合实施例描述的特殊特征、结构、或特性包含在本发明的至少一个实施例中。这些词语在说明书中不同位置的出现并不完全指的是同一个实施例。而且，当结合任何一个实施例描述特殊特征、结构、或特性时，应当理解：在本领域技术人员的技术范围内，可以将这些特征、结构、或特性与其他任何一个实施例一起应用。
虽然实施例已经描述了许多相关具体的实施方式，但是，应当理解，本领域技术人员所作的其它修改和实现方式，均应在本发明的精神和原则范围内。特别地，可以对组成部分和/或主题的排列组合作出各种变化和修改，这些均在本公开、附图和所附的权利要求的范围内。除了对组成部分和/或标题的排列所作的各种变化和修改外，对于本领域的技术人员来说，选择性的使用也是显而易见的。
工业应用
本实施例提供的半导体器件、发光器件及其制造方法，能应用于半导体器件及发光器件的领域。

Claims (23)

1.一种半导体器件，其特征在于，该器件包括：
基底；
排列在基底上的多个棒；
位于在棒之间的基底上的金属层；以及
位于棒上和棒之间的半导体层。
2.根据权利要求1所述的半导体器件，其特征在于，该器件进一步包括：在所述棒上形成的许多颗粒；每个棒上对应一个颗粒。
3.根据权利要求2所述的半导体器件，其特征在于，所述颗粒包括：氧化硅、蓝宝石、氧化钛、Y2O3-ZrO2、氧化铜、氧化钽、Pb(Zr，Ti)O3、氧化铌、FeSO4、氧化铁、亚硫酸钠、GeO2或CdS。
4.根据权利要求1所述的半导体器件，其特征在于，所述棒随机排列在所述基底上。
5.根据权利要求1所述的半导体器件，其特征在于，所述半导体层直接与所述金属层直接连；所述半导体层包括与所述金属层连接的电极。
6.根据权利要求1所述的半导体器件，其特征在于，所述半导体层包括：GaN、InN、AlN、InGaN、AlGaN、AlInN或AlInGaN。
7.根据权利要求1所述的半导体器件，其特征在于，所述半导体层掺杂有Si、Ge、Mg、Zn、O、Se、Mn、Ti、Ni或Fe。
8.根据权利要求1所述的半导体器件，其特征在于，所述金属层包括：Pt、Au、Ag、Ta、Ti、Cr、Al、Cu或这些金属的合金。
9.根据权利要求1所述的半导体器件，其特征在于，在所述金属层与所述半导体层之间形成多个孔。
10.根据权利要求1所述的半导体器件，其特征在于，每个棒的直径约为10nm～2μm。
11.根据权利要求1所述的半导体器件，其特征在于，所述金属层具有凹状表面。
12.根据权利要求1所述的半导体器件，其特征在于，所述金属层的厚度小于所述棒的高度。
13.根据权利要求1所述的半导体器件，其特征在于，所述基底与所述棒一体形成。
14.一种发光器件，其特征在于，该器件包括：
基底；
排列在基底上且相互隔开的多个棒；
位于在棒之间的基底上的金属层；
位于棒上和棒之间的第一导电型半导体层；
位于第一导电型半导体层上的活性层；以及
位于活性层上的第二导电型半导体层。
15.根据权利要求14所述的发光器件，其特征在于，该装置进一步包括：在所述棒上形成的许多颗粒；每个所述棒上对应一个所述颗粒。
16.根据权利要求14所述的发光器件，其特征在于，所述棒随机的排列在所述基底上。
17.根据权利要求14所述的发光器件，其特征在于，该器件进一步包括：
通过所述金属层与所述第一导电型半导体层相连接的第一电极；以及
与所述第二导电型半导体层相连接的第二电极。
18.一种制造半导体器件的方法，其特征在于，该方法包括：
制备基底；
在所述基底上设置多个颗粒；以及
使用所述颗粒作为掩膜，通过刻蚀部分基底以形成多个棒。
19.根据权利要求18所述的方法，其特征在于，该方法进一步包括：
在所述棒之间形成金属层；以及
在所述棒上和所述棒之间形成第一半导体层。
20.根据权利要求19所述的方法，其特征在于，通过在支持基底上形成第二半导体层来制备所述基底；
通过刻蚀所述第二半导体层来形成多个棒。
21.根据权利要求19所述的方法，其特征在于，刻蚀所述第二半导体层，直至所述支持基底的上表面暴露出来。
22.根据权利要求19所述的方法，其特征在于，所述金属层形成后，去除所述颗粒。
23.根据权利要求19所述的方法，其特征在于，所述第一半导体层从所述棒的侧面及所述棒的上表面选择性地生长。
CN200980130443.XA 2008-08-01 2009-07-29 半导体器件、发光器件及其制造方法 Active CN102124576B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2008-0075493 2008-08-01
KR1020080075493A KR100956499B1 (ko) 2008-08-01 2008-08-01 금속층을 가지는 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
PCT/KR2009/004215 WO2010013936A2 (en) 2008-08-01 2009-07-29 Semiconductor device, light emitting device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
CN102124576A true CN102124576A (zh) 2011-07-13
CN102124576B CN102124576B (zh) 2015-08-19

Family

ID=41610844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980130443.XA Active CN102124576B (zh) 2008-08-01 2009-07-29 半导体器件、发光器件及其制造方法

Country Status (7)

Country Link
US (1) US9425352B2 (zh)
EP (1) EP2316139B1 (zh)
JP (1) JP5323934B2 (zh)
KR (1) KR100956499B1 (zh)
CN (1) CN102124576B (zh)
TW (1) TWI495142B (zh)
WO (1) WO2010013936A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107204288A (zh) * 2017-05-26 2017-09-26 武汉纺织大学 一种三维微结构的刻蚀方法及其应用
CN109301045A (zh) * 2018-10-19 2019-02-01 京东方科技集团股份有限公司 一种发光器件及其制备方法、显示装置
CN115602724A (zh) * 2022-11-30 2023-01-13 江苏能华微电子科技发展有限公司（Cn） 一种异质结场效应晶体管的外延结构及其制备方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100998013B1 (ko) 2008-08-29 2010-12-03 삼성엘이디 주식회사 반도체 발광소자
US8101522B2 (en) * 2010-02-25 2012-01-24 National Taiwan University Silicon substrate having nanostructures and method for producing the same and application thereof
KR101034053B1 (ko) * 2010-05-25 2011-05-12 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
TWI414065B (zh) * 2010-07-29 2013-11-01 Advanced Optoelectronic Tech 複合式基板、氮化鎵基元件及氮化鎵基元件的製造方法
TWI495147B (zh) * 2010-08-27 2015-08-01 Advanced Optoelectronic Tech 發光二極體及其製造方法
TWI419367B (zh) * 2010-12-02 2013-12-11 Epistar Corp 光電元件及其製造方法
KR20120099318A (ko) * 2011-01-26 2012-09-10 엘지이노텍 주식회사 발광 소자 및 그 제조방법
TW201351696A (zh) * 2011-05-31 2013-12-16 Aceplux Optotech Inc 高光取出率發光二極體的製作方法
CN102299055A (zh) * 2011-06-13 2011-12-28 协鑫光电科技（张家港）有限公司 于蓝宝石衬底表面制作纳米球的方法
TWI656660B (zh) * 2011-10-27 2019-04-11 晶元光電股份有限公司 半導體發光二極體結構
TWI484663B (zh) * 2012-03-14 2015-05-11 Genesis Photonics Inc 半導體發光元件及其製作方法
JP6724687B2 (ja) * 2016-08-01 2020-07-15 日亜化学工業株式会社 ナノロッドの形成方法及び半導体素子の製造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2234142A1 (en) * 1997-04-11 2010-09-29 Nichia Corporation Nitride semiconductor substrate
EP0977063A1 (en) 1998-07-28 2000-02-02 Interuniversitair Micro-Elektronica Centrum Vzw A socket and a system for optoelectronic interconnection and a method of fabricating such socket and system
US6504180B1 (en) * 1998-07-28 2003-01-07 Imec Vzw And Vrije Universiteit Method of manufacturing surface textured high-efficiency radiating devices and devices obtained therefrom
JP2000091628A (ja) 1998-09-09 2000-03-31 Murata Mfg Co Ltd 半導体発光素子
KR100455277B1 (ko) 1999-02-12 2004-11-06 삼성전자주식회사 변형된 선택 성장 공정을 이용한 ＧａＮ 단결정 성장 방법
JP2001044121A (ja) * 1999-06-07 2001-02-16 Agilent Technol Inc エピタキシャル層構造及びその製造方法
JP2001144321A (ja) * 1999-11-04 2001-05-25 Shurai Kagi Kofun Yugenkoshi 発光素子及びその製造方法
JP4050444B2 (ja) 2000-05-30 2008-02-20 信越半導体株式会社 発光素子及びその製造方法
JP2003188324A (ja) * 2001-12-20 2003-07-04 Mitsubishi Electric Corp 放熱基材、放熱基材の製造方法、及び放熱基材を含む半導体装置
JP4179942B2 (ja) * 2003-07-31 2008-11-12 シャープ株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
TWI223460B (en) * 2003-09-23 2004-11-01 United Epitaxy Co Ltd Light emitting diodes in series connection and method of making the same
JP4353167B2 (ja) 2004-10-21 2009-10-28 日亜化学工業株式会社 半導体発光素子とその製造方法
KR100664986B1 (ko) 2004-10-29 2007-01-09 삼성전기주식회사 나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법
US7202173B2 (en) * 2004-12-20 2007-04-10 Palo Alto Research Corporation Incorporated Systems and methods for electrical contacts to arrays of vertically aligned nanorods
TW200637037A (en) * 2005-02-18 2006-10-16 Sumitomo Chemical Co Semiconductor light-emitting element and fabrication method thereof
KR100712753B1 (ko) 2005-03-09 2007-04-30 주식회사 실트론 화합물 반도체 장치 및 그 제조방법
JP4740795B2 (ja) 2005-05-24 2011-08-03 エルジー エレクトロニクス インコーポレイティド ロッド型発光素子及びその製造方法
KR100658938B1 (ko) * 2005-05-24 2006-12-15 엘지전자 주식회사 나노 로드를 갖는 발광 소자 및 그의 제조 방법
KR101129094B1 (ko) * 2005-05-26 2012-03-23 엘지이노텍 주식회사 로드형 발광 소자 및 그의 제조방법
KR20060131327A (ko) * 2005-06-16 2006-12-20 엘지전자 주식회사 발광 다이오드의 제조 방법
JP2007019318A (ja) * 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
KR100668964B1 (ko) * 2005-09-27 2007-01-12 엘지전자 주식회사 나노 홈을 갖는 발광 소자 및 그의 제조 방법
JP4552828B2 (ja) * 2005-10-26 2010-09-29 パナソニック電工株式会社 半導体発光素子の製造方法
KR20070063731A (ko) * 2005-12-15 2007-06-20 엘지전자 주식회사 나노 패턴이 형성된 기판의 제조방법 및 그 기판을 이용한발광소자
JP5031235B2 (ja) 2006-01-13 2012-09-19 株式会社 ソキア・トプコン リフレクタ装置
MX2008011275A (es) * 2006-03-10 2008-11-25 Stc Unm Crecimiento pulsado de nanoalambres de gan y aplicaciones en materiales y dispositivos de substrato semiconductor de nitruros del grupo iii.
JP4879614B2 (ja) * 2006-03-13 2012-02-22 住友化学株式会社 ３−５族窒化物半導体基板の製造方法
KR100828873B1 (ko) 2006-04-25 2008-05-09 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
FR2902237B1 (fr) * 2006-06-09 2008-10-10 Commissariat Energie Atomique Procede de realisation d'un dispositif microelectronique emetteur de lumiere a nanofils semi-conducteurs formes sur un substrat metallique
JP2008108757A (ja) 2006-10-23 2008-05-08 Matsushita Electric Works Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
TWI322522B (en) 2006-12-18 2010-03-21 Delta Electronics Inc Electroluminescent device, and fabrication method thereof
JP4982176B2 (ja) * 2006-12-28 2012-07-25 パナソニック株式会社 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
GB0702560D0 (en) 2007-02-09 2007-03-21 Univ Bath Production of Semiconductor devices
JP5097460B2 (ja) 2007-06-26 2012-12-12 パナソニック株式会社 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
KR100904588B1 (ko) * 2007-07-05 2009-06-25 삼성전자주식회사 코어/쉘 형태의 나노와이어를 제조하는 방법, 그에 의해제조된 나노와이어 및 이를 포함하는 나노와이어 소자
FR2949278B1 (fr) * 2009-08-18 2012-11-02 Commissariat Energie Atomique Procede de fabrication d'un dispositif d'emission de lumiere a base de diodes electroluminescentes

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107204288A (zh) * 2017-05-26 2017-09-26 武汉纺织大学 一种三维微结构的刻蚀方法及其应用
CN109301045A (zh) * 2018-10-19 2019-02-01 京东方科技集团股份有限公司 一种发光器件及其制备方法、显示装置
CN115602724A (zh) * 2022-11-30 2023-01-13 江苏能华微电子科技发展有限公司（Cn） 一种异质结场效应晶体管的外延结构及其制备方法

Also Published As

Publication number Publication date
EP2316139B1 (en) 2018-03-21
JP5323934B2 (ja) 2013-10-23
US20110315996A1 (en) 2011-12-29
KR100956499B1 (ko) 2010-05-07
TW201007998A (en) 2010-02-16
CN102124576B (zh) 2015-08-19
KR20100013802A (ko) 2010-02-10
EP2316139A4 (en) 2014-07-30
TWI495142B (zh) 2015-08-01
US9425352B2 (en) 2016-08-23
JP2011530164A (ja) 2011-12-15
WO2010013936A2 (en) 2010-02-04
EP2316139A2 (en) 2011-05-04
WO2010013936A3 (en) 2010-05-27

Similar Documents

Publication Publication Date Title
CN102124576B (zh) 半导体器件、发光器件及其制造方法
CN100544047C (zh) 复合半导体基板及其制造方法及使用其的复合半导体器件
EP2389693B1 (en) Light emitting diode device and method for manufacturing the same
TWI385822B (zh) Iii 族氮化物半導體層之製造方法，及iii 族氮化物半導體發光元件，以及燈
EP2264795B1 (en) Light emitting diode and manufacturing method thereof
CN104993023B (zh) 一种利用化学腐蚀的方法剥离生长衬底的方法
WO2015067183A1 (zh) 一种ⅲ-ⅴ族氮化物半导体外延片、包含该外延片的器件及其制备方法
CN101764185A (zh) 半导体器件以及半导体器件制造方法
CN103715314A (zh) 氮化物半导体发光器件及其制作方法
CN1964090A (zh) 氮化物基半导体器件及其制造方法
CN101635328A (zh) 发光二极管及其形成方法
CN105048284B (zh) 一种多重耦合的单光子发光体及其制作方法
KR20150003520A (ko) 성장기판 및 그를 포함하는 발광소자
JP2006013463A (ja) Ｉｉｉ族窒化物半導体発光素子
JP2005252086A (ja) 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
KR100834696B1 (ko) 기공을 포함하는 화합물 반도체 기판의 제조 방법 및 이를 이용한 발광 소자
JP2003158295A (ja) ＧａＮ系半導体薄膜、その製造方法、半導体発光素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant