CN115602724A - 一种异质结场效应晶体管的外延结构及其制备方法 - Google Patents

一种异质结场效应晶体管的外延结构及其制备方法 Download PDF

Info

Publication number
CN115602724A
CN115602724A CN202211512520.1A CN202211512520A CN115602724A CN 115602724 A CN115602724 A CN 115602724A CN 202211512520 A CN202211512520 A CN 202211512520A CN 115602724 A CN115602724 A CN 115602724A
Authority
CN
China
Prior art keywords
gan
layer
substrate
etching
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211512520.1A
Other languages
English (en)
Other versions
CN115602724B (zh
Inventor
潘巍巍
夏远洋
李亦衡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Corenergy Semiconductor Co ltd
Original Assignee
Jiangsu Corenergy Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Corenergy Semiconductor Co ltd filed Critical Jiangsu Corenergy Semiconductor Co ltd
Priority to CN202211512520.1A priority Critical patent/CN115602724B/zh
Publication of CN115602724A publication Critical patent/CN115602724A/zh
Application granted granted Critical
Publication of CN115602724B publication Critical patent/CN115602724B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及异质结场效应晶体管技术领域,尤其涉及一种异质结场效应晶体管的外延结构及其制备方法。本发明提供的外延结构,包括依次层叠设置的衬底、缓冲层、GaN层和AlGaN阻隔层;所述缓冲层包括GaN纳米柱阵列和填充在所述GaN纳米柱阵列间隙的AlN。所述外延结构可以抑制异质结场效应晶体管的电子泄漏和击穿,可以显著改善异质结场效应晶体管电流崩溃现象。

Description

一种异质结场效应晶体管的外延结构及其制备方法
技术领域
本发明涉及异质结场效应晶体管技术领域,尤其涉及一种异质结场效应晶体管的外延结构及其制备方法。
背景技术
随着电力转换系统功率密度和工作电压的不断提高,需要开发性能优于传统硅基器件的功率器件。氮化镓(GaN)及其相关的宽禁带半导体合金被认为是新一代大功率高频电子器件的候选材料。与Si相比,GaN基器件具有更高的击穿电压和漂移速度,在高压和高温下可以产生更低的损耗。优异的性能不仅源于GaN本身固有的这些材料性能,还与基于AlGaN/GaN异质结构的器件技术有关。由于在AlGaN/GaN界面形成的高迁移率的二维电子气体(2DEG),一种被称为异质结场效应晶体管(HFET)的横向器件,也被称为高电子迁移率晶体管(HEMT),为功率开关和射频(RF)应用提供了巨大的潜力。迄今为止,GaN基材料通常是通过金属有机化学气相沉积(MOCVD)在Si、蓝宝石和碳化硅(SiC)等外来衬底上异质外延生长的。
大多数GaN HEMT结构都是异质外延生长在异质衬底上。由于GaN与异质衬底的材料差异较大,会产生高密度的位错、凹坑和裂纹。电力电子器件应用场景要求GaN HEMT具有较高的垂直击穿电压VBD,这主要取决于外延厚度,但在较厚且过渡应变的表面结构中往往会出现严重的晶圆弯曲和裂纹。通常采用GaN/AlN超晶格(SLs)应变层来防止晶圆的开裂和翘曲。此外,缓冲层可以显著提高外延层GaN的结晶质量。
但是由于前体诱导的供体杂质和N原子空位,GaN通常为N型,产生很高的电子泄漏和较低的横向击穿电压。此时可以采用铁或碳掺杂制备半绝缘缓冲层。铁和碳主要作为深层受体阱取代在氮位点上,增加缓冲电阻率,抑制氮化镓基HEMT器件的电子泄漏和击穿。然而,在低漏极电压下,部分通道电子倾向于被2DEG通道附近的表面或界面态捕获,更多的通道电子将被捕获在掺杂缓冲层的深层缺陷中。所有这些缺陷水平导致HEMT切换到导通态时输出电流下降,即所谓的电流崩溃(CC)现象,严重影响了GaN HEMT器件的性能。
发明内容
本发明的目的在于提供一种异质结场效应晶体管的外延结构及其制备方法,所述外延结构可以抑制异质结场效应晶体管的电子泄漏和击穿,可以显著改善异质结场效应晶体管电流崩溃现象。
为了实现上述发明目的,本发明提供以下技术方案:
本发明提供了一种异质结场效应晶体管的外延结构,包括依次层叠设置的衬底、缓冲层、GaN层和AlGaN阻隔层;
所述缓冲层包括GaN纳米柱阵列和填充在所述GaN纳米柱阵列间隙的AlN。
优选的,所述缓冲层的厚度为100~500nm;
所述GaN纳米柱阵列中GaN纳米柱的直径为100~500nm。
优选的,所述GaN层的厚度为1~3μm;
所述AlGaN阻隔层的厚度为10~100nm。
优选的,所述衬底包括蓝宝石衬底、碳化硅衬底或p型硅衬底。
本发明还提供了上述技术方案所述外延结构的制备方法,包括以下步骤:
在衬底表面制备GaN层后,进行刻蚀,得到GaN纳米柱阵列;
在所述GaN纳米柱阵列的间隙填充AlN后,退火,得到缓冲层;
在所述缓冲层的表面依次生长GaN层和AlGaN阻隔层,得到所述外延结构。
优选的,制备所述GaN层的方法为气相外延生长法;
所述气相外延生长法包括:将衬底进行退火处理后,通入镓源和氨气进行外延生长;
所述退火处理的温度为965~1050℃,时间为15min;
所述外延生长的温度为1090~1250℃,所述镓源的通入速率为235sccm,所述氨气的通入速率为17500sccm。
优选的,所述刻蚀以六方密堆积的SiO2纳米球为掩膜版;
所述刻蚀的温度为200℃,刻蚀气体为Cl2和BCl3,所述Cl2和BCl3的气体流量分别为10sccm和23sccm,ICP功率为285W,RF功率为30.5W,压力为10mTorr,刻蚀速率为20~30nm/min;
所述刻蚀的深度与所述GaN层的厚度相同。
优选的,填充所述AlN的方法为物理磁控溅射;
所述物理磁控溅射的温度为650~900℃,压力为8mTorr,Al源为Al金属靶,氮源为N2O,脉冲直流功率为20~100W,脉冲占空比为7~10%。
优选的,所述退火的温度为1250~1650℃,时间为10~240min。
优选的,生长所述GaN层和AlGaN阻隔层的温度为1100℃,压力为250Torr,氨气的流量为25000sccm和镓源的流量为315sccm;
生长所述GaN层的铝源的流量为115sccm;
生长所述AlGaN阻隔层的铝源的流量为230sccm。
本发明提供了一种异质结场效应晶体管的外延结构,包括依次层叠设置的衬底、缓冲层、GaN层和AlGaN阻隔层;所述缓冲层包括GaN纳米柱阵列和填充在所述GaN纳米柱阵列间隙的AlN。本发明在缓冲层中的GaN纳米柱阵列间隙中填充AlN,一方面对缓冲层生长初期形成的穿透位错具有非常强的阻断作用,显著提高HEMT上层UID-(Al)GaN层和AlGaN阻隔层的质量;另一方面,所述AlN可以使更少的通道电子将被捕获在掺杂缓冲层的深层缺陷中,尤其是可以抑制氮化镓基HEMT器件内部的位错引起的电子泄漏和击穿,可以显著改善HEMT器件电流崩溃的现象。
附图说明
图1为本发明所述外延结构的截面结构示意图;1-衬底、2-缓冲层、3-UID-(Al)GaN层,4-AlGaN阻隔层;
图2为本发明所述外延结构中缓冲层的俯视图;5-GaN纳米柱阵列,6-AlN;
图3为实施例1所述缓冲层的原子力显微镜图;
图4为实施例1所述GaN纳米柱阵列进行AlN填充前后的X射线衍射图。
具体实施方式
如图1所示,本发明提供了一种异质结场效应晶体管的外延结构,包括依次层叠设置的衬底、缓冲层、GaN层和AlGaN阻隔层;
所述缓冲层包括GaN纳米柱阵列和填充在所述GaN纳米柱阵列间隙的AlN(俯视图如图2所示)。
在本发明中,所述GaN层优选为UID-(Al)GaN层,所述UID-(Al)GaN层中的“UID”为未故意掺杂,“(Al)GaN”为Al的掺杂量≥0。
在本发明中,所述衬底优选包括蓝宝石衬底、碳化硅衬底或p型硅衬底。本发明对所述衬底的尺寸和厚度没有任何特殊的限定,根据实际需要采用本领域技术人员熟知的尺寸和厚度即可。在本发明的实施例中,所述衬底具体为2英寸350μm厚的蓝宝石衬底、2英寸350μm厚的碳化硅衬底或6英寸1000μm厚的P型硅衬底。
在本发明中,所述缓冲层的厚度优选为100~500nm,更优选为200~400nm。在本发明中,所述缓冲层包括GaN纳米柱阵列和填充在所述GaN纳米柱阵列间隙的AlN;所述GaN纳米柱阵列中GaN纳米柱的直径优选为100~500nm,更优选为350~450nm;相邻两所述GaN纳米柱之间的间距(圆心与圆心之间的距离)优选为200~1000nm,更优选为700~900nm。
在本发明中,所述UID-(Al)GaN层的厚度优选为1~3μm,更优选为1.5~3μm。
在本发明中,所述AlGaN阻隔层的厚度优选为10~100nm,更优选为10~30nm。
本发明还提供了上述技术方案所述外延结构的制备方法,包括以下步骤:
在衬底表面制备GaN层后,进行刻蚀,得到GaN纳米柱阵列;
在所述GaN纳米柱阵列的间隙填充AlN后,退火,得到缓冲层;
在所述缓冲层的表面依次生长UID-(Al)GaN层和AlGaN阻隔层,得到所述外延结构。
在本发明中,若无特殊说明,所有制备原料均为本领域技术人员熟知的市售产品。
本发明在衬底表面制备GaN层后,进行刻蚀,得到GaN纳米柱阵列。
制备所述GaN层前,本发明优选对所述衬底进行预处理,所述预处理的过程优选包括将所述衬底依次置于质量浓度为15%的双氧水、1.5%的稀硝酸和3.5%的稀盐酸溶液中进行预处理后,用去离子水超声清洗10min,用氮气将所述蓝宝石衬底的表面吹干。
在本发明中,制备所述GaN层的方法优选为气相外延生长法;所述气相外延生长法优选包括:将衬底进行退火处理后,通入镓源和氨气进行外延生长;所述退火处理的温度优选为965~1050℃,更优选为980~1015℃;时间优选为15min;所述外延生长的温度优选为1090~1250℃,更优选为1135~1175℃;镓源的通入速率优选为235sccm,氨气的通入速率优选为17500sccm。在本发明中,所述镓源的材料优选为三甲基镓。
在本发明中,制备所述GaN层的过程优选在MOCVD设备中进行,制备所述GaN层的过程具体为将预处理后的衬底置于所述MOCVD设备的反应腔中心,将反应室的温度升至退火处理的温度进行退火处理后,升温至所述外延生长的温度,通入镓源和氨气,进行外延生长。
在本发明中,所述刻蚀优选以六方密堆积的SiO2纳米球为掩膜版,所述SiO2纳米球的粒径优选为100~500nm,更优选为350~450nm;所述刻蚀的温度优选为200℃,刻蚀气体优选为Cl2/BCl3(Cl2和BCl3的混合气体),所述Cl2和BCl3的气体流量分别优选为10sccm和23sccm,ICP功率优选为285W,RF功率优选为30.5W,压力优选为10mTorr,刻蚀速率优选为20~30nm/min。在本发明中,所述刻蚀的深度优选与所述GaN层的厚度相同。
在本发明中,所述刻蚀的过程优选在ICP刻蚀系统中进行,所述刻蚀的过程具体为:将得到的生长有GaN层的衬底置于ICP刻蚀系统中,以SiO2纳米球作为掩膜版,将所述生长有GaN层的衬底的温度升高至所述刻蚀的温度,调整刻蚀气体的流量、ICP功率、RF功率、压力和刻蚀速率,进行刻蚀。
所述刻蚀完成后,本发明还优选包括去除掩膜版;去除所述掩膜版的方式优选为缓冲氧化蚀刻;所述缓冲氧化蚀刻的过程优选为将刻蚀后的产物浸泡在BOE:HF/NH4F/H2O中18min。在本发明中,所述BOE:HF/NH4/H2O中的BOE为缓冲蚀刻液,所述BOE是氢氟酸和氟化铵的混合液;
得到GaN纳米柱阵列后,本发明在所述GaN纳米柱阵列的间隙填充AlN后,退火,得到缓冲层。
在本发明中,填充所述AlN的方法优选为物理磁控溅射;所述物理磁控溅射的温度优选为650~900℃,更优选为700~850℃,最优选为750~825℃;压力优选为8mTorr,Al源优选为Al金属靶,氮源优选为N2O,脉冲直流功率优选为20~100W,更优选为40~80W,最优选为45~60W;脉冲占空比优选为7~10%,更优选为8~9%。
在本发明中,所述退火的温度优选为1250~1650℃,更优选为1580~1630℃;时间优选为10~240min,更优选为180~240min。
所述退火完成后,本发明还优选包括冷却,本发明对所述冷却的过程没有任何特殊的限定,采用本领域技术人员熟知的过程进行即可。在本发明的实施例中,所述冷却具体为自然冷却。
得到缓冲层后,本发明在所述缓冲层的表面依次生长UID-(Al)GaN层和AlGaN阻隔层,得到所述外延结构。
在本发明中,生长所述GaN层和AlGaN阻隔层的温度优选为1100℃,压力优选为250Torr,氨气的流量优选为25000sccm和镓源的流量优选为315sccm;生长所述GaN层的铝源的流量优选为115sccm;生长所述AlGaN阻隔层的铝源的流量优选为230sccm。在本发明中,所述铝源优选为三甲基铝,所述镓源优选为三甲基镓。
下面结合实施例对本发明提供的异质结场效应晶体管的外延结构及其制备方法进行详细的说明,但是不能把它们理解为对本发明保护范围的限定。
实施例1
将2英寸350μm厚的c面蓝宝石衬底依次置于质量浓度为15%的双氧水、1.5%的稀硝酸和3.5%的稀盐酸溶液中进行预处理后,用去离子水超声清洗10min,用氮气将所述蓝宝石衬底的表面吹干,得到预处理后的蓝宝石衬底;
将所述预处理后的蓝宝石衬底放入MOCVD设备反应腔中心,反应室温度升至980℃进行退火处理15min后,升温至1135℃,通入镓源(通入速率为235sccm)和氨气(通入速率为17500sccm),生长厚度为200nm的GaN层;
将得到的生长有GaN层的蓝宝石衬底置于ICP刻蚀系统中,以SiO2纳米球(粒径为350nm)做掩膜版,将所述生长有GaN层的蓝宝石衬底升高至200℃,Cl2和BCl3的气体流量分别为10sccm和23sccm,ICP和RF功率分别为285W和30.5W,压力为10mTorr,刻蚀速率为25±5nm/min,刻蚀深度范围为200nm。然后,使用缓冲氧化蚀刻(BOE:HF/NH4F/H2O,体积比为3:1:1)浸泡18min以去除表面纳米球掩膜,得到GaN纳米柱阵列(GaN纳米柱的直径为350nm);
通过物理磁控溅射的方式,在所述GaN纳米柱阵列的间隙溅射AlN,所述溅射的温度为825℃,压力为8mTorr,Al金属靶为Al源,N2O为氮源,脉冲直流功率为45W,脉冲占空比为7%情况下溅射生长100~500nm的AlN填充GaN纳米柱阵列的间隙,然后升温至1580℃退火180min,自然冷却至室温,得到缓冲层;
将得到生长有缓冲层的蓝宝石衬底置于MOCVD设备中,控制反应温度为1100℃,压力为250Torr,铝源(所述铝源为三甲基铝)的流量为115sccm,氨气的流量为25000sccm和镓源(所述镓源为三甲基镓)的流量为315sccm,在所述缓冲层的表面依次生长厚度为2μm的UID-(Al)GaN层,将铝源(所述铝源为三甲基铝)的流量调整到230sccm生长厚度为15nm的AlGaN阻隔层,在所述c面蓝宝石衬底的表面制备得到外延片。
实施例2
将2英寸350μm厚的c面碳化硅衬底依次置于质量浓度为15%的双氧水、1.5%的稀硝酸和3.5%的稀盐酸溶液中进行预处理后,用去离子水超声清洗10min,用氮气将所述碳化硅衬底的表面吹干,得到预处理后的碳化硅衬底;
将所述预处理后的碳化硅衬底放入MOCVD设备反应腔中心,反应室温度升至1015℃进行退火处理15min后,升温至1175℃,通入镓源(通入速率为235sccm)和氨气(通入速率为17500sccm),生长厚度为400nm的GaN层;
将得到的生长有GaN层的碳化硅衬底置于ICP刻蚀系统中,以SiO2纳米球(粒径为450nm)做掩膜版,将所述生长有GaN层的碳化硅衬底升高至200℃,Cl2和BCl3的气体流量分别为10sccm和23sccm,ICP和RF功率分别为285W和30.5W,压力为10mTorr,刻蚀速率为25±5nm/min,刻蚀深度范围为400nm。然后,使用缓冲氧化蚀刻(BOE:HF/NH4F/H2O,体积比为3:1:1)浸泡20min以去除表面纳米球掩膜,得到GaN纳米柱阵列(GaN纳米柱的直径为450nm);
通过物理磁控溅射的方式,在所述GaN纳米柱阵列的间隙溅射AlN,所述溅射的温度为825℃,压力为8mTorr,Al金属靶为Al源,N2O为氮源,脉冲直流功率为45W,脉冲占空比为7%情况下溅射生长100~500nm的AlN填充GaN纳米柱阵列的间隙,然后升温至1630℃退火200min,自然冷却至室温,得到缓冲层;
将得到生长有缓冲层的碳化硅衬底置于MOCVD设备中,控制反应温度为1100℃,压力为250Torr,铝源(所述铝源为三甲基铝)的流量为115sccm,氨气的流量为25000sccm和镓源(所述镓源为三甲基镓)的流量为315sccm,在所述缓冲层的表面依次生长厚度为1.5μm的UID-(Al)GaN层,将铝源(所述铝源为三甲基铝)的流量调整到230sccm生长厚度为25nm的AlGaN阻隔层,在所述c面碳化硅衬底的表面制备得到外延片。
实施例3
将6英寸1000μm厚的p型硅衬底依次置于质量浓度为15%的双氧水、1.5%的稀硝酸和3.5%的稀盐酸溶液中进行预处理后,用去离子水超声清洗10min,用氮气将所述p型硅衬底的表面吹干,得到预处理后的P型硅衬底;
将所述预处理后的p型硅衬底放入MOCVD设备反应腔中心,反应室温度升至1015℃进行退火处理15min后,升温至1175℃,通入镓源(通入速率为235sccm)和氨气(通入速率为17500sccm),生长厚度为400nm的GaN层;
将得到的生长有GaN层的p型硅衬底置于ICP刻蚀系统中,以SiO2纳米球(粒径为395nm)做掩膜版,将所述生长有GaN层的p型硅衬底升高至200℃,Cl2和BCl3的气体流量分别为10sccm和23sccm,ICP和RF功率分别为285W和30.5W,压力为10mTorr,刻蚀速率为25±5nm/min,刻蚀深度范围为400nm。然后,使用缓冲氧化蚀刻(BOE:HF/NH4F/H2O)浸泡20min以去除表面纳米球掩膜,得到GaN纳米柱阵列(GaN纳米柱的直径为395nm);
通过物理磁控溅射的方式,在所述GaN纳米柱阵列的间隙溅射AlN,所述溅射的温度为825℃,压力为8mTorr,Al金属靶为Al源,N2O为氮源,脉冲直流功率为45W,脉冲占空比为7%情况下溅射生长100~500nm的AlN填充GaN纳米柱阵列的间隙,然后升温至1630℃退火220min,自然冷却至室温,得到缓冲层;
将得到生长有缓冲层的p型硅衬底置于MOCVD设备中,控制反应温度为1100℃,压力为250Torr,铝源(所述铝源为三甲基铝)的流量为115sccm,氨气的流量为25000sccm和镓源(所述镓源为三甲基镓)的流量为315sccm,在所述缓冲层的表面依次生长厚度为3μm的UID-(Al)GaN层,将铝源(所述铝源为三甲基铝)的流量调整到230sccm生长厚度为25nm的AlGaN阻隔层,在所述p型硅衬底的表面制备得到外延片。
测试例
测试条件:在室温(25℃)和真空环境下,采用原子力显微镜和X射线衍射仪,将实施例1制备得到的缓冲层进行测试,测试结果如图3和4所示,其中图3为实施例1所述缓冲层的原子力显微镜图,由图3可知,AlN可以实现GaN纳米柱间隙的完全填充并且表面平滑;图4为实施例1所述GaN纳米柱阵列进行AlN填充前后的X射线衍射图,由图4可知,AlN填充后外延结构中AlGaN [002]晶面摇摆曲线半高宽显著降低,因此AlN间隙填充可以显著提高GaN纳米柱高阻缓冲层上AlGaN材料的结晶质量。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种异质结场效应晶体管的外延结构,其特征在于,包括依次层叠设置的衬底、缓冲层、GaN层和AlGaN阻隔层;
所述缓冲层包括GaN纳米柱阵列和填充在所述GaN纳米柱阵列间隙的AlN。
2.如权利要求1所述的外延结构,其特征在于,所述缓冲层的厚度为100~500nm;
所述GaN纳米柱阵列中GaN纳米柱的直径为100~500nm。
3.如权利要求1所述的外延结构,其特征在于,所述GaN层的厚度为1~3μm;
所述AlGaN阻隔层的厚度为10~100nm。
4.如权利要求1所述的外延结构,其特征在于,所述衬底包括蓝宝石衬底、碳化硅衬底或p型硅衬底。
5.权利要求1~4任一项所述外延结构的制备方法,其特征在于,包括以下步骤:
在衬底表面制备GaN层后,进行刻蚀,得到GaN纳米柱阵列;
在所述GaN纳米柱阵列的间隙填充AlN后,退火,得到缓冲层;
在所述缓冲层的表面依次生长GaN层和AlGaN阻隔层,得到所述外延结构。
6.如权利要求5所述的制备方法,其特征在于,制备所述GaN层的方法为气相外延生长法;
所述气相外延生长法包括:将衬底进行退火处理后,通入镓源和氨气进行外延生长;
所述退火处理的温度为965~1050℃,时间为15min;
所述外延生长的温度为1090~1250℃,所述镓源的通入速率为235sccm,所述氨气的通入速率为17500sccm。
7.如权利要求5所述的制备方法,其特征在于,所述刻蚀以六方密堆积的SiO2纳米球为掩膜版;
所述刻蚀的温度为200℃,刻蚀气体为Cl2和BCl3,所述Cl2和BCl3的气体流量分别为10sccm和23sccm,ICP功率为285W,RF功率为30.5W,压力为10mTorr,刻蚀速率为20~30nm/min;
所述刻蚀的深度与所述GaN层的厚度相同。
8.如权利要求5所述的制备方法,其特征在于,填充所述AlN的方法为物理磁控溅射;
所述物理磁控溅射的温度为650~900℃,压力为8mTorr,Al源为Al金属靶,氮源为N2O,脉冲直流功率为20~100W,脉冲占空比为7~10%。
9.如权利要求5或8所述的制备方法,其特征在于,所述退火的温度为1250~1650℃,时间为10~240min。
10.如权利要求5所述的制备方法,其特征在于,生长所述GaN层和AlGaN阻隔层的温度为1100℃,压力为250Torr,氨气的流量为25000sccm和镓源的流量为315sccm;
生长所述GaN层的铝源的流量为115sccm;
生长所述AlGaN阻隔层的铝源的流量为230sccm。
CN202211512520.1A 2022-11-30 2022-11-30 一种异质结场效应晶体管的外延结构及其制备方法 Active CN115602724B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211512520.1A CN115602724B (zh) 2022-11-30 2022-11-30 一种异质结场效应晶体管的外延结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211512520.1A CN115602724B (zh) 2022-11-30 2022-11-30 一种异质结场效应晶体管的外延结构及其制备方法

Publications (2)

Publication Number Publication Date
CN115602724A true CN115602724A (zh) 2023-01-13
CN115602724B CN115602724B (zh) 2023-03-28

Family

ID=84852137

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211512520.1A Active CN115602724B (zh) 2022-11-30 2022-11-30 一种异质结场效应晶体管的外延结构及其制备方法

Country Status (1)

Country Link
CN (1) CN115602724B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121121A (en) * 1997-11-07 2000-09-19 Toyoda Gosei Co., Ltd Method for manufacturing gallium nitride compound semiconductor
US20090079034A1 (en) * 2007-09-26 2009-03-26 Wang Nang Wang Non-polar iii-v nitride semiconductor and growth method
CN102124576A (zh) * 2008-08-01 2011-07-13 Lg矽得荣株式会社 半导体器件、发光器件及其制造方法
KR20160019679A (ko) * 2014-08-12 2016-02-22 엘지이노텍 주식회사 발광소자 및 조명시스템
CN208538897U (zh) * 2018-08-24 2019-02-22 广东省半导体产业技术研究院 一种发光二极管结构
CN111599901A (zh) * 2020-06-22 2020-08-28 宜兴曲荣光电科技有限公司 一种生长在Si衬底上的紫外LED外延片及其制备方法
CN115036366A (zh) * 2021-03-05 2022-09-09 联华电子股份有限公司 半导体装置及其制作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121121A (en) * 1997-11-07 2000-09-19 Toyoda Gosei Co., Ltd Method for manufacturing gallium nitride compound semiconductor
US20090079034A1 (en) * 2007-09-26 2009-03-26 Wang Nang Wang Non-polar iii-v nitride semiconductor and growth method
CN102124576A (zh) * 2008-08-01 2011-07-13 Lg矽得荣株式会社 半导体器件、发光器件及其制造方法
KR20160019679A (ko) * 2014-08-12 2016-02-22 엘지이노텍 주식회사 발광소자 및 조명시스템
CN208538897U (zh) * 2018-08-24 2019-02-22 广东省半导体产业技术研究院 一种发光二极管结构
CN111599901A (zh) * 2020-06-22 2020-08-28 宜兴曲荣光电科技有限公司 一种生长在Si衬底上的紫外LED外延片及其制备方法
CN115036366A (zh) * 2021-03-05 2022-09-09 联华电子股份有限公司 半导体装置及其制作方法

Also Published As

Publication number Publication date
CN115602724B (zh) 2023-03-28

Similar Documents

Publication Publication Date Title
US7901994B2 (en) Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers
US8575651B2 (en) Devices having thick semi-insulating epitaxial gallium nitride layer
JP5785103B2 (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
US9331192B2 (en) Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
US7626217B2 (en) Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices
US9419125B1 (en) Doped barrier layers in epitaxial group III nitrides
JP2003059948A (ja) 半導体装置及びその製造方法
EP2737538A1 (en) AIN BUFFER N-POLAR GaN HEMT PROFILE
JP2009049121A (ja) ヘテロ接合型電界効果トランジスタ及びその製造方法
WO2019106843A1 (ja) 半導体装置の製造方法、半導体装置
JP2011023677A (ja) 化合物半導体エピタキシャルウェハおよびその製造方法
JP2005183733A (ja) 高電子移動度トランジスタ
KR20150091706A (ko) 질화물 반도체 소자 및 그 제조 방법
US8994032B2 (en) III-N material grown on ErAIN buffer on Si substrate
JP2007095873A (ja) 電界効果トランジスタ用エピタキシャル基板
KR102111459B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JP2019021873A (ja) 基板生産物の製造方法
CN109346513B (zh) 可提高晶体质量和耐压性能的氮化物外延层及其制备方法
CN115602724B (zh) 一种异质结场效应晶体管的外延结构及其制备方法
CN112713188B (zh) 一种GaN基增强型MIS-HEMT器件及其制备方法
US9355841B2 (en) Manufacturing method of high electron mobility transistor
KR102111458B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JP5711320B2 (ja) 窒化物半導体素子及びその製造方法
JP7201571B2 (ja) 窒化物半導体基板および窒化物半導体装置
CN117080070A (zh) 一种增强型的氮化镓hemt及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant