JP2009130027A - 半導体発光素子用ウエーハの粗面化方法及び半導体発光素子 - Google Patents
半導体発光素子用ウエーハの粗面化方法及び半導体発光素子 Download PDFInfo
- Publication number
- JP2009130027A JP2009130027A JP2007301569A JP2007301569A JP2009130027A JP 2009130027 A JP2009130027 A JP 2009130027A JP 2007301569 A JP2007301569 A JP 2007301569A JP 2007301569 A JP2007301569 A JP 2007301569A JP 2009130027 A JP2009130027 A JP 2009130027A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- average pitch
- resist film
- mask
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 249
- 238000000034 method Methods 0.000 title claims description 78
- 239000008187 granular material Substances 0.000 claims abstract description 78
- 229910052751 metal Inorganic materials 0.000 claims abstract description 57
- 239000002184 metal Substances 0.000 claims abstract description 57
- 238000001312 dry etching Methods 0.000 claims abstract description 29
- 230000002776 aggregation Effects 0.000 claims abstract description 22
- 238000010438 heat treatment Methods 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims description 48
- 230000008569 process Effects 0.000 claims description 42
- 238000000605 extraction Methods 0.000 claims description 36
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 238000000465 moulding Methods 0.000 claims description 14
- 238000007788 roughening Methods 0.000 claims description 11
- 238000005054 agglomeration Methods 0.000 claims description 9
- 239000007769 metal material Substances 0.000 claims description 9
- 230000008859 change Effects 0.000 claims description 8
- 239000002245 particle Substances 0.000 claims description 8
- 230000004931 aggregating effect Effects 0.000 claims description 7
- 238000003825 pressing Methods 0.000 claims description 2
- 238000011282 treatment Methods 0.000 claims 1
- 239000011295 pitch Substances 0.000 abstract description 97
- 238000004220 aggregation Methods 0.000 abstract description 13
- 230000002265 prevention Effects 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 153
- 239000010410 layer Substances 0.000 description 46
- 230000000694 effects Effects 0.000 description 27
- 238000004519 manufacturing process Methods 0.000 description 18
- 239000000463 material Substances 0.000 description 12
- 238000000206 photolithography Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 8
- 230000006872 improvement Effects 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 239000000460 chlorine Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 238000000576 coating method Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 2
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- FGRBYDKOBBBPOI-UHFFFAOYSA-N 10,10-dioxo-2-[4-(N-phenylanilino)phenyl]thioxanthen-9-one Chemical compound O=C1c2ccccc2S(=O)(=O)c2ccc(cc12)-c1ccc(cc1)N(c1ccccc1)c1ccccc1 FGRBYDKOBBBPOI-UHFFFAOYSA-N 0.000 description 1
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- BAFMBEZERVBCML-UHFFFAOYSA-N Cl[Cl](Cl)(Cl)Cl Chemical compound Cl[Cl](Cl)(Cl)Cl BAFMBEZERVBCML-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- PXBRQCKWGAHEHS-UHFFFAOYSA-N dichlorodifluoromethane Chemical compound FC(F)(Cl)Cl PXBRQCKWGAHEHS-UHFFFAOYSA-N 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Led Devices (AREA)
Abstract
【課題】半導体発光素子の表面に全反射阻止用粗面を容易に形成することが困難であった。
【解決手段】半導体発光素子を形成するための半導体ウエーハ１の主面９上にレジスト膜を設け、このレジスト膜に金型で凹部を形成する。凹部を有するレジスト膜をマスクとしてドライエッチングを施すことによって第１の平均ピッチＰ１で配置された第１の凹部１７を半導体ウエーハ１に形成する。第１の凹部１７を有する半導体ウエーハ１の主面９にAgから成るマスク形成用金属膜を形成する。このマスク形成用金属膜に熱処理を施して凝集を生じさせる。凝集で生じたAgから成る粒状体をマスクとして半導体ウエーハ1をドライエッチングして半導体ウエーハ１の主面９上に第２の平均ピッチＰ２で配置された多数の第２の凹部２２を形成する。
【選択図】図１１
【解決手段】半導体発光素子を形成するための半導体ウエーハ１の主面９上にレジスト膜を設け、このレジスト膜に金型で凹部を形成する。凹部を有するレジスト膜をマスクとしてドライエッチングを施すことによって第１の平均ピッチＰ１で配置された第１の凹部１７を半導体ウエーハ１に形成する。第１の凹部１７を有する半導体ウエーハ１の主面９にAgから成るマスク形成用金属膜を形成する。このマスク形成用金属膜に熱処理を施して凝集を生じさせる。凝集で生じたAgから成る粒状体をマスクとして半導体ウエーハ1をドライエッチングして半導体ウエーハ１の主面９上に第２の平均ピッチＰ２で配置された多数の第２の凹部２２を形成する。
【選択図】図１１
Description
本発明は、半導体発光素子用ウエーハに全反射を抑制するための粗面を形成する方法、及び全反射を抑制するための粗面を有する半導体発光素子に関する。
半導体発光ダイオードは、光を放射する半導体チップとこれを被覆する光透過性保護樹脂とから成る。半導体チップの光を外部に取り出す面を有する半導体層（例えば電流分散層又はコンタクト層）の光屈折率は２．０〜３．５程度であり、保護樹脂の光屈折率は１．５程度であるので、半導体チップと保護樹脂との間の臨界角は２５〜４８度となる。このため半導体チップの光取り出し面に入射する光の入射角が臨界角よりも大きい場合には、全反射が生じ、入射角の大きい光を外部に取り出すことが不可能になり、光取り出し効率が低下する。
上記の全反射による光取出し効率の低下を抑制するために半導体チップの表面を粗面化することが特開２００３−２０９２８３号公報（特許文献１）等で公知である。この特許文献１では、発光半導体領域の光取出し面をブレード加工（刃物による加工）又はレジストマスクを使用したエッチング加工（ホトリソグラフィー技術）によって粗面が形成されている。しかし、ブレード加工の場合は特別な工具が必要になり、また、ホトリソグラフィー技術の場合には、マスクが必要になるばかりでなく、数十〜数百nmの凹凸を安定的に形成することが難しい。このため、従来方法で発光半導体領域の表面に粗面を容易且つ安価に形成することが困難であった。また、半導体発光素子の光取り出し効率の更なる向上が困難であった。
特開２００３―２０９２８３号公報
本発明が解決しようとする課題は、光取り出し効率の更なる向上が可能な粗面を有する半導体発光素子が要求されていることであり、本発明の目的はこの要求に応えることができる半導体発光素子用ウエーハの粗面化方法及び半導体発光素子を提供することである。
上記課題を解決するための本発明は、
発光半導体領域を有するウエーハの表面にレジスト膜を形成する工程と、
多数の凸部又は凹部が第１の平均ピッチで配置された凹凸面を有する成形用型を前記レジスト膜に押し当てることによって前記成形用型の凹凸面の凸部に対応した凹部と前記成形用型の凹凸面の凹部に対応した凸部とを前記レジスト膜に形成する工程と、
前記レジスト膜に非選択的にエッチング処理を施して前記レジスト膜の凹部の全部を除去し且つ前記レジスト膜の凸部の一部を除去し、前記レジスト膜の残存部分から成るマスクを得る工程と、
前記レジスト膜のエッチング処理に連続したエッチング処理又は別なエッチング処理を前記ウエーハに施すことによって前記ウエーハの前記マスクで覆われていない部分に前記レジスト膜の凹部に対応した凹部を形成する工程と、
前記レジスト膜の残存部分を前記ウエーハのエッチング処理後又はエッチング処理中に除去する工程と、
前記凹部を有する前記ウエーハの表面上に、凝集する性質を有し且つウエーハをエッチングする時にマスクとして機能する性質を有する金属材料から成る金属膜を形成する工程と、
凝集させることができる温度の熱処理を前記金属膜の形成と同時又は形成後に前記金属膜に対して施して前記金属膜を前記第１の平均ピッチよりも小さい第２の平均ピッチで配置された多数の粒状体に変化させる工程と、
前記多数の粒状体をマスクとして使用して前記ウエーハの前記多数の粒状体で覆われていない領域をエッチングして前記ウエーハの表面に前記第２の平均ピッチで配置された多数の凸部を得る工程と、
前記ウエーハの表面に前記第２の平均ピッチで配置された多数の凸部を形成する工程の後又はこの工程中に、前記ウエーハ上の前記多数の粒状体を前記除去する工程と
を有していることを特徴とする半導体発光素子用ウエーハの粗面化方法に係わるものである。
なお、各請求項の発明におけるウエーハは、発光半導体領域のみを有する半導体ウエーハのみでなく、半導体ウエーハの光取り出し面にＩＴＯ等の光透過性導電膜を伴ったウエーハ、及び発光半導体領域が半導体基板又は絶縁基板に支持された構成のウエーハ等も意味している。
また、各請求項の発明におけるレジスト膜は、耐エッチング性を有するもののみでなくドライエッチング又はウエットエッチングの時間に比例的にエッチングが進行する被膜も意味している。
また、各請求項の発明における凝集は、金属膜が多数の粒状体（凝集体）又は塊に変化する現象を意味している。
また、各請求項の発明におけるエッチングは、周知のドライエッチング又は周知のウエットエッチングを意味している。
また、各請求項の発明における多数の凹部又は凸部の第１の平均ピッチは、第１の凹部又は凸部の中心とこれに隣接する別の第１の凹部又は凸部の中心との相互間隔の多数の平均値を意味している。同様に、多数の凹部又は凸部の第２の平均ピッチは、第２の凹部又は凸部の中心とこれに隣接する別の第２の凹部又は凸部の中心との相互間隔の多数の平均値を意味している。
発光半導体領域を有するウエーハの表面にレジスト膜を形成する工程と、
多数の凸部又は凹部が第１の平均ピッチで配置された凹凸面を有する成形用型を前記レジスト膜に押し当てることによって前記成形用型の凹凸面の凸部に対応した凹部と前記成形用型の凹凸面の凹部に対応した凸部とを前記レジスト膜に形成する工程と、
前記レジスト膜に非選択的にエッチング処理を施して前記レジスト膜の凹部の全部を除去し且つ前記レジスト膜の凸部の一部を除去し、前記レジスト膜の残存部分から成るマスクを得る工程と、
前記レジスト膜のエッチング処理に連続したエッチング処理又は別なエッチング処理を前記ウエーハに施すことによって前記ウエーハの前記マスクで覆われていない部分に前記レジスト膜の凹部に対応した凹部を形成する工程と、
前記レジスト膜の残存部分を前記ウエーハのエッチング処理後又はエッチング処理中に除去する工程と、
前記凹部を有する前記ウエーハの表面上に、凝集する性質を有し且つウエーハをエッチングする時にマスクとして機能する性質を有する金属材料から成る金属膜を形成する工程と、
凝集させることができる温度の熱処理を前記金属膜の形成と同時又は形成後に前記金属膜に対して施して前記金属膜を前記第１の平均ピッチよりも小さい第２の平均ピッチで配置された多数の粒状体に変化させる工程と、
前記多数の粒状体をマスクとして使用して前記ウエーハの前記多数の粒状体で覆われていない領域をエッチングして前記ウエーハの表面に前記第２の平均ピッチで配置された多数の凸部を得る工程と、
前記ウエーハの表面に前記第２の平均ピッチで配置された多数の凸部を形成する工程の後又はこの工程中に、前記ウエーハ上の前記多数の粒状体を前記除去する工程と
を有していることを特徴とする半導体発光素子用ウエーハの粗面化方法に係わるものである。
なお、各請求項の発明におけるウエーハは、発光半導体領域のみを有する半導体ウエーハのみでなく、半導体ウエーハの光取り出し面にＩＴＯ等の光透過性導電膜を伴ったウエーハ、及び発光半導体領域が半導体基板又は絶縁基板に支持された構成のウエーハ等も意味している。
また、各請求項の発明におけるレジスト膜は、耐エッチング性を有するもののみでなくドライエッチング又はウエットエッチングの時間に比例的にエッチングが進行する被膜も意味している。
また、各請求項の発明における凝集は、金属膜が多数の粒状体（凝集体）又は塊に変化する現象を意味している。
また、各請求項の発明におけるエッチングは、周知のドライエッチング又は周知のウエットエッチングを意味している。
また、各請求項の発明における多数の凹部又は凸部の第１の平均ピッチは、第１の凹部又は凸部の中心とこれに隣接する別の第１の凹部又は凸部の中心との相互間隔の多数の平均値を意味している。同様に、多数の凹部又は凸部の第２の平均ピッチは、第２の凹部又は凸部の中心とこれに隣接する別の第２の凹部又は凸部の中心との相互間隔の多数の平均値を意味している。
なお、請求項２に示すように、前記レジスト膜のエッチング処理はドライエッチングであり、且つ前記粒状体をマスクとしたエッチングもドライエッチングであることが望ましい。
また、請求項３に示すように、前記レジスト膜に成形用型を使用して第１の平均ピッチで配置された多数の凹部又は凸部を得る代わりに、前記レジスト膜を選択的に除去することによって前記レジスト膜に第１の平均ピッチで配置された多数の開口又は凹部又は凸部を形成することができる。
また、請求項４に示すように、レジスト膜に第１の平均ピッチで配置された多数の開口又は凹部又は凸部を形成する工程の前に、ウエーハの表面に金属膜の凝集に基づいて第２の平均ピッチで配置された多数の粒状体（凝集体）を得る工程、及びこの多数の粒状体をマスクとして使用してウエーハの前記多数の粒状体で覆われていない領域をエッチングして前記ウエーハの表面に前記第２の平均ピッチで配置された多数の凸部を得る工程を設けることができる。
また、請求項５に示すように、ウエーハの表面に金属膜の凝集に基づいて第２の平均ピッチで配置された多数の粒状体（凝集体）を得る工程の後に、粒状体（凝集体）を有するウエーハの表面にレジスト膜を設け、次に、レジスト膜に第１の平均ピッチで配置された多数の開口又は凹部又は凸部を形成し、次に、開口又は凹部又は凸部を有するレジスト膜をマスクとしてウエーハにエッチング処理を施し且つ残存したレジスト膜を除去し、次に、多数の粒状体をマスクとして使用してウエーハの前記多数の粒状体で覆われていない領域をエッチングして前記ウエーハの表面に前記第２の平均ピッチで配置された多数の凸部を得ることができる
また、請求項３に示すように、前記レジスト膜に成形用型を使用して第１の平均ピッチで配置された多数の凹部又は凸部を得る代わりに、前記レジスト膜を選択的に除去することによって前記レジスト膜に第１の平均ピッチで配置された多数の開口又は凹部又は凸部を形成することができる。
また、請求項４に示すように、レジスト膜に第１の平均ピッチで配置された多数の開口又は凹部又は凸部を形成する工程の前に、ウエーハの表面に金属膜の凝集に基づいて第２の平均ピッチで配置された多数の粒状体（凝集体）を得る工程、及びこの多数の粒状体をマスクとして使用してウエーハの前記多数の粒状体で覆われていない領域をエッチングして前記ウエーハの表面に前記第２の平均ピッチで配置された多数の凸部を得る工程を設けることができる。
また、請求項５に示すように、ウエーハの表面に金属膜の凝集に基づいて第２の平均ピッチで配置された多数の粒状体（凝集体）を得る工程の後に、粒状体（凝集体）を有するウエーハの表面にレジスト膜を設け、次に、レジスト膜に第１の平均ピッチで配置された多数の開口又は凹部又は凸部を形成し、次に、開口又は凹部又は凸部を有するレジスト膜をマスクとしてウエーハにエッチング処理を施し且つ残存したレジスト膜を除去し、次に、多数の粒状体をマスクとして使用してウエーハの前記多数の粒状体で覆われていない領域をエッチングして前記ウエーハの表面に前記第２の平均ピッチで配置された多数の凸部を得ることができる
本願の請求項１の半導体発光素子用ウエーハの粗面化方法に係わる発明は次の効果を有する。
（１）請求項１の発明では、レジスト膜に成形用型を使用して第１のピッチを有する凹部又は凸部を形成し、しかる後、凹部又は凸部を有するレジスト膜をマスクとしてウエーハにエッチング処理を施すことによってウエーハに第１の平均ピッチを有する複数の第１の凹部又は凸部を形成する。従って、ホトリソグラフィー技術を使用しないで、ウエーハに第１の平均ピッチを有する複数の第１の凹部又は凸部を容易に形成することができる。
（２） 第１の平均ピッチよりも小さい第２の平均ピッチで配置された第２の凹部又は凸部は、凝集する性質を有する金属材料からなる金属膜をウエーハの表面に形成し、この凝集によって形成された粒状体（凝集体）をマスクとして使用してウエーハをエッチングすることによって形成される。従って、第２の平均ピッチで配置された第２の凹部又は凸部をフォトリソグラフィー工程を伴なわないで容易に形成することができ、加工コストの低減を図ることができる。
（３） 半導体ウエーハの第１の凹部又は凸部と第２の凹部又は凸部とは半導体発光素子を形成した時に、光取り出し面における全反射の低減に寄与する。互いに平均ピッチの異なる第１の凹部又は凸部と第２の凹部又は凸部とを設けると、光取り出し面の実効面積が増加するので、光の取り出し効率が向上する。
請求項２に従う発明によれば、ドライエッチングによって第１の凹部又は凸部と第２の凹部又は凸部とを容易に形成することができる。
請求項３に従う発明では、請求項１の成形用型を使用してレジスト膜に凹凸を形成する代わりに、周知のリソグラフィー技術によってレジスト膜に開口又は凹部又は凸部を形成し、しかる後ウエーハをエッチングしている。従って、請求項３の発明によれば、請求項１の発明の上記（１）の効果は得られない。しかし、第２の平均ピッチを有する第２の凹部又は凸部の形成方法は請求項１の発明と同一であるので、請求項１の発明の上記（２）（３）と同一の効果は得られる。
請求項４及び５の発明においては、第２の平均ピッチで配置された第２の凹部又は凸部が凝集に基づいて形成された粒状体をマスクとして使用したエッチングで形成される。従って、請求項４及び５の発明は請求項１の発明の上記（２）（３）と同様な効果を得ることができる。
請求項６の発明に従う半導体発光素子は、第１の平均ピッチで配置された第１の凹部又は凸部と、第２の平均ピッチで配置された第２の凹部又は凸部とを含む粗面を有するので、請求項１の発明の上記（３）と同様な効果を得ることができる。
（１）請求項１の発明では、レジスト膜に成形用型を使用して第１のピッチを有する凹部又は凸部を形成し、しかる後、凹部又は凸部を有するレジスト膜をマスクとしてウエーハにエッチング処理を施すことによってウエーハに第１の平均ピッチを有する複数の第１の凹部又は凸部を形成する。従って、ホトリソグラフィー技術を使用しないで、ウエーハに第１の平均ピッチを有する複数の第１の凹部又は凸部を容易に形成することができる。
（２） 第１の平均ピッチよりも小さい第２の平均ピッチで配置された第２の凹部又は凸部は、凝集する性質を有する金属材料からなる金属膜をウエーハの表面に形成し、この凝集によって形成された粒状体（凝集体）をマスクとして使用してウエーハをエッチングすることによって形成される。従って、第２の平均ピッチで配置された第２の凹部又は凸部をフォトリソグラフィー工程を伴なわないで容易に形成することができ、加工コストの低減を図ることができる。
（３） 半導体ウエーハの第１の凹部又は凸部と第２の凹部又は凸部とは半導体発光素子を形成した時に、光取り出し面における全反射の低減に寄与する。互いに平均ピッチの異なる第１の凹部又は凸部と第２の凹部又は凸部とを設けると、光取り出し面の実効面積が増加するので、光の取り出し効率が向上する。
請求項２に従う発明によれば、ドライエッチングによって第１の凹部又は凸部と第２の凹部又は凸部とを容易に形成することができる。
請求項３に従う発明では、請求項１の成形用型を使用してレジスト膜に凹凸を形成する代わりに、周知のリソグラフィー技術によってレジスト膜に開口又は凹部又は凸部を形成し、しかる後ウエーハをエッチングしている。従って、請求項３の発明によれば、請求項１の発明の上記（１）の効果は得られない。しかし、第２の平均ピッチを有する第２の凹部又は凸部の形成方法は請求項１の発明と同一であるので、請求項１の発明の上記（２）（３）と同一の効果は得られる。
請求項４及び５の発明においては、第２の平均ピッチで配置された第２の凹部又は凸部が凝集に基づいて形成された粒状体をマスクとして使用したエッチングで形成される。従って、請求項４及び５の発明は請求項１の発明の上記（２）（３）と同様な効果を得ることができる。
請求項６の発明に従う半導体発光素子は、第１の平均ピッチで配置された第１の凹部又は凸部と、第２の平均ピッチで配置された第２の凹部又は凸部とを含む粗面を有するので、請求項１の発明の上記（３）と同様な効果を得ることができる。
次に、図１〜図１８を参照して本発明の実施形態を説明する。
図１に示す実施例１におけるダブルへテロ接合型半導体発光素子用の半導体ウエーハ１は基板２とバッファ層３と発光半導体領域４とから成る。発光半導体領域４は光を発生する部分であって、n型半導体層５と活性層６とp型半導体層７と補助半導体層８とから成る。基板２はn型又はp型不純物が添加されたシリコンから成り、導電性を有している。この基板２をシリコン以外の半導体、又はサファイア、セラミック等の絶縁体で形成することもできる。バッファ層３は、基板２の上にAlNとGaNとを交互に複数回エピタキシャル成長させた多層構造バッファである。勿論、バッファ層3を単層バッファ層にすること、又はバッファ層３を省くこともできる。
ｎ型半導体層５はn型クラッド層と呼ぶこともできるものであって、バッファ層３の上に例えばn型窒化物半導体（例えばn型GaN）をエピタキシャル成長させることによって形成されている。活性層６は、ｎ型半導体層５の上に例えば不純物が添加されていない窒化物半導体（例えばInGaN）をエピタキシャル成長させることによって形成されている。図１では図示を簡略化するために活性層６が１つの層で示されているが、実際には周知の多重量子井戸構造を有している。勿論、活性層６を単一の半導体層とすることもできる。また、活性層６を省いてｎ型半導体層５にｐ型半導体層７を直接に接触させることもできる。ｐ型半導体層７はｐ型クラッド層と呼ぶこともできるものであって、活性層６の上に例えばｐ型窒化物半導体（例えばp型GaN）をエピタキシャル成長させることによって形成されている。ｐ型半導体層７の上に配置された補助半導体層８は、電流分散層又はオーミックコンタクト層と呼ぶこともできるものであって、例えばｐ型半導体層７よりもｐ型不純物が高濃度に添加された例えばｐ型窒化物半導体層（例えばｐ型GaN）をエピタキシャル成長させることによって形成されている。この補助半導体層８は発光に直接に関与しないので、これを省くことも可能である。
発光機能を有する半導体ウエーハ１の一方の主面９は光取り出し面として機能する。半導体発光素子のアノード電極は半導体ウエーハ１の一方の主面９に形成され、カソード電極は導電性を有する半導体ウエーハ１の他方の主面１０即ち基板２の下面に形成される。半導体ウエーハ１の一方の主面９の一部は、半導体発光素子を形成する時に光透過性保護樹脂で覆われる。既に説明したように半導体ウエーハ１の光取り出し面を含む部分（補助半導体層８）と光透過性保護樹脂とは互いに異なる光屈折率を有している。ところで、光取り出し面に向う光の全部が光取り出し面に対して臨界角よりも小さい入射角で入射するとは限らない。光取り出し面に対する入射角が臨界角よりも大きい光は、光取り出し面で全反射し、外部に取り出せない。従って、全反射による光取り出し効率の低下を防ぐために半導体ウエーハ１の一方の主面９の粗面化が必要になる。
本実施例では、半導体ウエーハ１の光取り出し面として使用される一方の主面９の粗面化のために、図１１に示すように半導体ウエーハ１の一方の主面９に、第１の平均ピッチＰ１で配置された多数の第１の凹部１７及び凸部１８と、第１の平均ピッチＰ１よりも小さい第２の平均ピッチＰ２で配置された多数の第２の凹部２２及び凸部２３とが形成される。
まず、第１の凹部１７及び凸部１８を形成する時には、図２に示すように半導体ウェーハ１の一方の主面９上にレジスト膜（絶縁性膜又は感光性樹脂膜）１１を例えば塗布方法によって所定の厚み（例えば１．５〜２．０μｍ）に形成する。この実施例のレジスト膜１１は典型的なリソグラフィー技術のための膜として使用されず、プレス加工（塑性変形加工）するための膜として使用される。従って、このレジスト膜１１は塑性変形可能な性質を有する種々の材料から選択されたもの、例えばＳＧＯ（Spin On Glass）で形成される。
次に、図３及び図４に示す成形用型としての金型１２を用意する。この金型１２には、複数の四角錐台状の凸部１３が第１の平均ピッチＰ1即ち中心間隔を有して形成されている。図３の金型１２では複数の凸部１３が規則性を有して配置されている。しかし凸部１３を不規則的即ちランダムに配置することもできる。複数の凸部１３が不規則に配置されている場合には、互いに隣接する２つの凸部１３の中心間隔が一定値にならない。そこで、多数の凸部１３の相互間隔の平均を第１の平均ピッチＰ1と呼ぶことにする。なお、規則性を有して凸部１３が配置されている場合であっても必ずしも全ての相互間隔が同一にならないので、全ての相互間隔の平均を第１の平均ピッチＰ1と呼ぶことにする。金型１２の凸部１３の形状は、後述する半導体ウエーハ１における第１の凹部１７が得られるように決定される。
図３及び図４に示す四角錐台状の凸部１３を、角柱状、円錐台状、円柱上、三角錐状、三角錐台状、三角柱状等の別の形状に変更することもできる。
凸部１３の数及び第１の平均ピッチＰ1は、完成した１つの半導体発光素子の光取り出し面に相当する面積に複数個の凸部１３が含まれるように決定される。また、第１の平均ピッチＰ1は後述する第２の平均ピッチＰ2よりも大きく決定され、好ましくは、１〜２０μｍとされる。また、凸部１３の高さは好ましくは０．５〜５μｍに決定される。
次に、図４に示すように金型１２の凸部１３を有する面をレジスト膜１１に対向させ、金型１２を所定の圧力（例えば５０ＭＰａ）でレジスト膜１１に押し当ててレジスト膜１１を塑性変形させることによって金型１３の複数の凸部１３に対応した複数の凹部１４をレジスト膜１１に形成する。これによりレジスト膜１１には、複数の凹部１４とこれを囲む凸部１５とが生じる。レジスト膜１１の凸部１５は格子状平面パターンを有し、凹部１４よりも厚い。
次に、図４に示す凹部１４を有するレジスト膜１１を伴った半導体ウエーハ１を四塩化塩素（ＣCl4）ガスの中 に置き、レジスト膜１１に対して所定時間のみ非選択的にドライエッチング（プラズマエッチング）を施す。これにより、レジスト膜１１の薄い凹部１４が完全に除去され、厚い凸部１５の一部からなる残存部分１１´が図５に示すように生じる。この残存部分１１´は選択的エッチングのマスクとして機能する。なお、四塩化炭素（ＣＣｌ4）ガスの代わりに例えば、塩素（Cl2）、２フッ化２塩化炭素（ＣＣｌ2Ｆ2）、４フッ化炭素（ＣＣｌ2）、又は三塩化ホウ素（ＢＣｌ3）等のガスを使用してドライエッチングすることができる。また、プラズマエッチングの代わりに、周知の気相エッチング、反応性イオンエッチング、スパッタエッチング、イオンビームエッチング、光エッチング等のドライエッチングを行うことができる。
次に、レジスト膜１１のドライエッチング時と同一のエッチングガスによって残存したレジスト膜の残存部分１１´をマスクとして半導体ウエーハ１にドライエッチング（プラズマエッチング）処理を施して半導体ウエーハ１の一方の主面９に複数の第１の凹部１７を形成する。なお、半導体ウエーハ１のドライエッチング処理をレジスト膜１１のドライエッチング時と別のエッチングガスによって行うこともできる。この半導体ウエーハ１のドライエッチング時に残存部分１１´が徐々に薄くなる。
次に、レジスト膜の一残存部分１１´を例えば溶剤によって除去して図６及び図７に示すように一方の主面９に複数の第１の凹部１７が配置された半導体ウエーハ１を得る。なお、レジスト膜の残存部分１１´がドライエッチング処理によって消滅するまで半導体ウエーハ１に第１の凹部１７を形成するためのドライエッチング処理を行うこともできる。この場合には、図５に示すレジスト膜の残存部分１１´を除去するための特別な工程が不要になる。
図６及び図７に示す第１の凹部１７は、金型１２の凸部１３に対応して規則的に配置され、隣り合う２つの第１の凹部１７の各中心間の距離は、図３の金型１２の凸部１３の第１の平均ピッチＰ1と同一である。既に説明したように半導体ウエーハ１の一方の主面９の第１の凹部１７の大きさ及び数は、半導体ウエーハ１を複数個の半導体発光素子チップに分割した時に、１つの半導体発光素子チップの光取り出し面に第１の凹部１７が複数個存在するように決定される。このため、第１の凹部１７の相互間の第１の平均ピッチＰ1は、好ましくは１〜２０μに決定され、第１の凹部１７の一方の主面９から底面までの深さは好ましくは０．１〜５μｍに決定される。
半導体ウエーハ１の一方の主面９における第１の凹部１７の相互間部分を第１の凸部１８と呼ぶこともできる。この第１の凸部１８は上面部と呼ぶこともできる平坦面であって、第１の凹部１７を囲む格子状の平面パターンを有する。
第１の凹部１７を更に詳しく説明すると、平坦な底面４１と傾斜側面（壁面）４２とを有する。第１の凹部１７の底面４１及び第１の凸部１８の平坦面（上面）は、基板２及び活性層６に対して平行である。第１の凹部１７を形成前の半導体ウエーハ１の一方の主面９の面積Ａに対する第１の凹部１７を形成した後の第１の凹部１７の底面４１の面積と第１の凸部１８の平坦面の面積との総和Ｂの比（Ｂ／Ａ）の好ましい値は５０％以上である。即ち、後述する第２の凸部２３及び第２の凹部２２に基づく散乱効果による光取り出し向上効果を得るためにはＢ／Ａの値が大きいほど良い。しかし、半導体ウエーハ１の一方の主面９の平坦面に対して臨界角度を大きく超える光が入射した時には第２の凸部２３及び第２の凹部２２に基づく光取り出し向上効果がさほど期待できない。この問題を解決するために、第１の凹部１７の傾斜側面（壁面）４２が寄与する。第１の凹部１７の傾斜側面（壁面）４２は、半導体ウエーハ１の一方の主面９の平坦面に対して臨界角度を大きく超える光であっても傾斜側面（壁面）４２に対して臨界角度でなければ通過させることができる。上記Ｂ／Ａの値が５０％以上であれば、光取り出し向上効果が第１の凹部１７のみを設ける場合、及び第２の凹部２２のみを設ける場合よりも大きくなる。
本実施例では、傾斜側面（壁面）４２に第２の凸部２３及び第２の凹部２２を設けない。傾斜側面（壁面）４２の角度θを３５度以上とすると、傾斜側面（壁面）４２に後述する粒状体（凝集体）２１が形成され難い又は形成されない。傾斜側面（壁面）４２のより好ましい角度θは６０〜８０度である。
半導体ウエーハ１の一方の主面９における第１の凹部１７の相互間部分を第１の凸部１８と呼ぶこともできる。この第１の凸部１８は上面部と呼ぶこともできる平坦面であって、第１の凹部１７を囲む格子状の平面パターンを有する。
第１の凹部１７を更に詳しく説明すると、平坦な底面４１と傾斜側面（壁面）４２とを有する。第１の凹部１７の底面４１及び第１の凸部１８の平坦面（上面）は、基板２及び活性層６に対して平行である。第１の凹部１７を形成前の半導体ウエーハ１の一方の主面９の面積Ａに対する第１の凹部１７を形成した後の第１の凹部１７の底面４１の面積と第１の凸部１８の平坦面の面積との総和Ｂの比（Ｂ／Ａ）の好ましい値は５０％以上である。即ち、後述する第２の凸部２３及び第２の凹部２２に基づく散乱効果による光取り出し向上効果を得るためにはＢ／Ａの値が大きいほど良い。しかし、半導体ウエーハ１の一方の主面９の平坦面に対して臨界角度を大きく超える光が入射した時には第２の凸部２３及び第２の凹部２２に基づく光取り出し向上効果がさほど期待できない。この問題を解決するために、第１の凹部１７の傾斜側面（壁面）４２が寄与する。第１の凹部１７の傾斜側面（壁面）４２は、半導体ウエーハ１の一方の主面９の平坦面に対して臨界角度を大きく超える光であっても傾斜側面（壁面）４２に対して臨界角度でなければ通過させることができる。上記Ｂ／Ａの値が５０％以上であれば、光取り出し向上効果が第１の凹部１７のみを設ける場合、及び第２の凹部２２のみを設ける場合よりも大きくなる。
本実施例では、傾斜側面（壁面）４２に第２の凸部２３及び第２の凹部２２を設けない。傾斜側面（壁面）４２の角度θを３５度以上とすると、傾斜側面（壁面）４２に後述する粒状体（凝集体）２１が形成され難い又は形成されない。傾斜側面（壁面）４２のより好ましい角度θは６０〜８０度である。
第１の凹部１７を有する半導体ウエーハ１の一方の主面９に、図１１に示す第１の平均ピッチＰ1よりも小さい第２の平均ピッチＰ2で配置された多数の第２の凸部２３及び第２の凹部２２を形成するために、先ず、図８に示すように第１の凹部１７を有する半導体ウエーハ１の一方の主面９上に半導体ウエーハ１と異なる材料から成り、且つ熱処理によって粒状化即ち凝集し易い金属材料（例えばAg）を半導体ウエーハ１の一方の主面９上に被着させ、マスク形成用金属膜２０を形成する。更に詳しく説明すると、例えばAg（銀）を半導体の分野で一般に使用されている成膜装置の1つである真空蒸着装置を使用して半導体ウエーハ１の一方の主面９上に被着させ、図８に示すマスク形成用金属膜２０を形成する。このマスク形成用金属膜２０の好ましい厚みは２〜１００nm（２０〜１０００Å）、より好ましい厚みは１０〜３０nmであり、この実施例における厚みは２０nmである。マスク形成用金属膜２０の厚みは目標とする粒子の大きさによって調整される。しかし、マスク形成用金属膜２０の厚みが１００nmよりも厚くなると、粒状体（凝集体）と粒状体（凝集体）とが繋がるような凝集不良が多くなり、また２nmよりも薄くなると、目標とする大きさの粒子を得ることが困難になる。
なお、Agは粒状化（凝集）し易く且つ後のエッチング工程で耐エッチング性を示すので、マスク形成用金属膜２０の材料として好適であるが、Agの代わりにAg合金、又はAl(アルミニウム)、又はCu（銅）、又はAu（金）、又はこれらの合金を使用してマスク形成用金属膜２０を形成することもできる。また、マスク材料に凝集を促進させる物質を添加することができる。また、マスク形成用金属膜２０を周知のスパッタリング方法、電子ビーム蒸着方法、塗布等の別の方法で形成することもできる。
この実施例では真空蒸着法でマスク形成用金属膜２０を形成する時の半導体ウエーハ１の温度を室温としたが、室温〜１５０℃位にすることもできる。また、マスク形成用金属膜２０を形成する時の半導体ウエーハ１の温度をマスク形成用被膜２０が凝集する温度（例えば１５０〜５００℃）とし、マスク形成用金属膜２０の形成と同時にマスク材料を凝集させることができる。即ち、半導体ウエーハ１の熱処理温度を、マスク材料を凝集させることができる温度に設定すると、半導体ウエーハ１に対するＡｇの被着と同時にＡｇの凝集が生じ、多数の粒状体（凝集体）が得られる。
次に、マスク形成用金属膜２０を伴った半導体ウエーハ１を半導体の分野で一般に使用されている熱処理炉に入れて、マスク形成用金属膜２０を伴たった半導体ウエーハ１に対して大気中で例えば３００℃の熱処理を施してマスク形成用金属膜２０を図９に概略的に示す多数の粒状体（凝集体）２１に変化させる。熱処理でAgを凝集させるための好ましい温度は２５０〜３５０℃である。凝集させるための熱処理温度はマスク材料の変化によって変わり、好ましくは１５０〜５００℃の範囲から選択される。この凝集工程の好ましい熱処理時間は５〜３０minの範囲である。Agの凝集は熱処理時間を１５分以上に伸ばしてもほとんど進行しない。
多数の粒状体２１は、半導体ウエーハ１の一方の主面９上に不規則に分布する。図９には図示を容易にするために多数の粒状体２１が半球状に示されているが、実際には不特定に変化する。図９において、粒状体２１は半導体ウエーハ１の一方の主面９の第１の凹部１７の底面と第１の凸部１８の頂面との両方に配置され、第１の凹部１７の傾斜側面には配置されていない。しかし、必要に応じて第１の凹部１７の傾斜側面に粒状体２１を配置させることもできる。
粒状体２１の粒径はマスク形成用被膜２０の厚みに比例的に変化する。Agから成るマスク形成用被膜２０の厚みが２０nmの場合には、粒径は５０〜２００nmの範囲であり、平均粒径は約１３０nmである。もし、Agから成るマスク形成用金属膜２０の厚みが５０nmよりも厚くなると、凝集のための加熱処理を施しても独立した多数の粒状体２１を形成することが困難になり、粒状体２１の相互間の繋がりが生じ、Agが網目状に分布した状態が生じる。また、Aｇから成るマスク形成用金属膜２０の厚みが１００nmよりも厚い時には、熱処理を施した時に半導体ウエーハ１の一方の主面９上にAgの厚い部分が網目状に生じ、この厚い部分以外が薄いAgで覆われ、マスクとして使用可能な粒状体（凝集体）が得られず、光取り出し向上効果がほとんど期待できなくなる。従って、Agから成るマスク形成用金属膜２０の好ましい厚みの範囲は前述した２〜１００nmである。
厚み２０nmのAgから成るマスク形成用金属膜２０の凝集に基づく粒状体２１の１μm2当たりの個数は４〜１５である。粒状体２１の単位面積当たりの個数はマスク形成用金属膜２０の厚みに対して反比例的に変化する。粒状体２１は半導体ウエーハ１の一方の主面９上に不規則に分布するが、半導体ウエーハ１の一方の主面９全体で見ると、比較的均一性のよい状態で分布する。
図９に示すように半導体ウエーハ１の一方の主面９上に分散配置された多数の粒状体（Ag粒）２１は、半導体ウエーハ１の選択的エッチングのマスクとしての機能を有する。即ち、粒状体２１をマスクとして半導体ウエーハ１の一方の主面９をエッチングすることができる。そこで、本実施例では、窒化物半導体から成る半導体ウエーハ１の一方の主面９上にCl2ガス（塩素ガス）を流す周知のドライエッチング（プラズマエッチング）法で半導体ウエーハ１の粒状体２１で覆われていない部分を１０〜３０min程度の時間エッチングして図１０に示す第２の凹部２２を形成する。第２の凹部２２は半導体ウエーハ１の一方の主面９の粒状体２１で覆われていない部分に相当する格子状の平面パターンを有する。半導体ウエーハ１の一方の主面９には、格子状平面パターンを有する第２の凹部２２でそれぞれ囲まれた多数の第２の凸部２３が生じる。この第２の凸部２３は粒状体２１の下に相当する部分に生じる。
図１０のドライエッチング後の粒状体２１は、説明を簡略化するために図９のドライエッチング前の粒状体２１と実質的に同一の形状に示されている。しかし、粒状体２１を形成するAgはドライエッチングの塩素（Cl2）ガスに対して無反応でなく、半導体ウエーハ１よりは低いレベルで反応するので、実際にはドライエッチング前と後で異なる。粒状体２１の僅かな変形は半導体ウエーハ１の一方の主面９の粗面化に対して何らの問題も生じない。むしろ粒状体２１の変形が半導体ウエーハ１に対する粗面化に好都合な場合がある。
図１０のドライエッチング後の粒状体２１は、説明を簡略化するために図９のドライエッチング前の粒状体２１と実質的に同一の形状に示されている。しかし、粒状体２１を形成するAgはドライエッチングの塩素（Cl2）ガスに対して無反応でなく、半導体ウエーハ１よりは低いレベルで反応するので、実際にはドライエッチング前と後で異なる。粒状体２１の僅かな変形は半導体ウエーハ１の一方の主面９の粗面化に対して何らの問題も生じない。むしろ粒状体２１の変形が半導体ウエーハ１に対する粗面化に好都合な場合がある。
次に、図１０に示すドライエッチング後のAgから成る粒状体２１を、Agのためのエッチング液、例えば、塩化水素（HCｌ）と水とからなるエッチング液、又は水酸化アンモニウム（NH4OH）と過酸化水素（H2O2）と水（H2O）とから成るエッチング液によって室温で２分間エッチング処理して除去して図１１に示す第２の凹部２２と凸部２３とを有する主面９即ち全反射防止用粗面を有する半導体ウエーハ１を得る。図１２に図１０の半導体ウエーハ１の一方の主面９の一部が拡大されて概略的に示されている。これから明らかなように円形で概略的に示されている第２の凸部２３は第２の凹部２２によって囲まれている。
半導体ウエーハ１の一方の主面９における多数の第２の凸部２３は不規則に配置されているので、隣り合う２つの第２の凸部２３の中心間距離の多数の平均値を第２の平均ピッチＰ２と定義する。第２の凸部２３の相互間に配置された第２の凹部２２の中心間距離の多数の平均値は、第２の凸部２３の第２の平均ピッチＰ２と同一である。
半導体ウエーハ１の一方の主面９に形成された第２の凹部２２及び第２の凸部２３は、半導体発光素子の光取り出し面における全反射抑制機能を有する。全反射抑制を良好に達成するために第２の凸部２３の第２の平均ピッチＰ２は、半導体ウエーハ１の活性層５から発生する光の波長と同一又はその数分の一のオーダーにすることが望ましく、例えば５０〜８００nm、好ましくは１００〜３００nmに設定される。この第２の凸部２３の第２の平均ピッチＰ２は前述した半導体ウエーハ１の一方の主面９に形成された第１の凹部１７の第１の平均ピッチＰ１よりも大幅に小さい。
図１１及び図１２に示すように半導体ウエーハ１の一方の主面９に比較的大きい第１の平均ピッチＰ１で配置された複数の第１の凹部１７と比較的小さい第２の平均ピッチＰ２で配置された第２の凹部２２及び第２の凸部２３が混在している。この組合せの効果は後述する。
次に、半導体ウエーハ１にアノード電極及びカソード電極を形成し、しかる後複数の発光素子チップに分割する。その後、図１３に示すように発光素子チップを第１及び第２の端子部材２４，２５に対して電気的に接続し、更に光透過性保護樹脂による包囲体２６を設ける。図１３の半導体発光素子（発光ダイオード）を更に詳しく説明すると、図１１に示す半導体ウエーハ１を分割したものに相当する半導体チップ１´は、図１１の半導体ウエーハ１における基板２、バッファ層３、発光半導体領域４にそれぞれ対応している基板２´、バッファ層３´、発光半導体領域４´を有する。図１３の発光半導体領域４´は図１１のｎ型半導体層５、活性層６、ｐ型半導体層７、及び補助半導体層８にそれぞれ対応しているｎ型半導体層５´、活性層６´、ｐ型半導体層７´、及び補助半導体層８´を有する。図１３に概略的に示す半導体チップ１´の一方の主面９´は図１１に示したものと同一の複数の第１の凹部１７と多数の第２の凹部２２及び凸部２３とを有する。この一方の主面９´の中央にアノード電極２７が形成され、このアノード電極２７が金属線２８によって第２の端子部材２５に接続されている。半導体チップ１´の他方の主面９´にはカソード電極２９が形成され、このカソード２９が図示が省略された接合材によって第１の端子部材２４に接続されている。半導体チップ１´から外部に光を取り出す面として機能する粗面化された一方の主面９´は鎖線で示す光透過性保護樹脂包囲体２６によって覆われている。この保護樹脂包囲体２６の光屈折率は、半導体チップ１´の光屈折率（例えば２．５〜３．５）よりも小さい１．５程度である。
本実施例は次の効果を有する。
（１）レジスト膜１１に金型１２を使用して第１の平均ピッチＰ１で凹部１４を形成し、しかる後、レジスト膜１１を非選択的にエッチングすると、レジスト膜１１の薄い第１部分１５が厚い第２部分１６よりも先に除去される。これにより、残存した第２部分１６の一部１１´をマスクとして半導体ウエーハ１を選択的エッチングすることができ、半導体ウエーハ１に第１の平均ピッチＰ１を有する複数の第１の凹部１７を容易に形成することができる。
（２） 第１の平均ピッチＰ１よりも小さい第２の平均ピッチＰ２で配置された第２の凹部２２及び凸部２３は、凝集する性質を有する金属材料である銀からなるマスク形成用金属膜２０の凝集に基づく粒状体２１をマスクとして使用して形成されている。マスクとしての粒状体２１を規則的に形成することが不要であるから、フォトリソグラフィー工程を伴なわないで、容易に第２の凹部２２及び凸部２３を形成することができ、加工コストの低減を図ることができる。
（３） 半導体ウエーハ１の第１の平均ピッチＰ１で配置された複数の第１の凹部１７、及び第２の平均ピッチＰ２で配置された複数の第２の凸部２３は半導体発光素子の光取り出し面における全反射の低減に寄与する。第２の平均ピッチＰ２で配置された複数の第２の凸部２３のみでなく、第１の平均ピッチＰ１で配置された複数の第１の凹部１７を設けると、複数の第２の凸部２３のみの場合に比べて光取り出し面の実効面積が増加し、また、半導体ウエーハ１の一方の主面９の平坦面に対して臨界角度を大きく超える光であっても第１の凹部１７の傾斜側面（壁面）４２に対して臨界角度を超えていなければ通過させることができるので、光の取り出し効率が向上する。即ち、半導体チップ１´の一方の主面９´に、本発明に従う第１の凹部１７を形成しないで、本発明に従う第２の凹部２２及び凸部２３のみを数十〜数百ｎｍピッチに形成した半導体発光素子の明るさは、半導体チップの一方の主面（光取り出し面）を粗面としない従来の半導体発光素子の明るさに比べて約３．６倍になった。また、本発明に従う第１の凹部１７及び凸部１８と第２の凹部２２及び凸部２３との両方を形成した場合の半導体発光素子の明るさは、第２の凹部２２及び凸部２３のみを形成した場合の明るさよりも約１６％向上した。
（４）全反射を抑制するために要求される半導体ウエーハ１の一方の主面９及び半導体チップ１´の一方の主面９´の第２の凸部２３を特別なパターンを有するマスクを使用しないで容易に形成することができる。即ち、半導体の分野で一般に使用されている成膜装置を使用して半導体ウエーハ１の一方の主面９の全体にＡｇから成るマスク形成用金属膜２０を設け、これを一般に使用されている熱処理炉を使用して凝集が生じるように熱処理するという簡単な方法でマスクとして機能する多数の粒状体２１を得ることができる。従って、半導体ウエーハ１の一方の主面９の粗面化の製造コストの低減を図ることができる。
（５） マスク形成用金属膜２０の厚みを変えると粒状体２１の大きさが変化するので、任意の大きさの粒状体２１を容易に得ることができる。
（６） ドライエッチングの条件によって第２の凹部２２及び凸部２３の形状及び寸法が変化する。従って、第２の凹部２２及び凸部２３の形状及び寸法の調整が容易になる。
（７）第１の凹部１７を適正なピッチの周期構造とした場合には、光の回析効果による光取り出し効率向上効果が期待できる。更に、第２の凹部２２及び凸部２３により光散乱効果による光取り出し効率向上効果が得られるため、両者の相乗効果により単独での光取り出し効率向上効果よりも光取り出し効率を大きくすることができる。
（８）半導体チップ１´の一方の主面９´に、第１の凹部１７及び第２の凹部２２及び凸部２３を形成することによって、外部への光放射の指向性が広くなり、指向性の広い半導体素子を提供できる。また、指向性が広くなると、半導体チップ１´の近傍の光強度即ち光束密度が低減するので、半導体チップ１´の一方の主面９´の近傍に蛍光体等の波長変換材料を配置する場合には、この波長変換材料の劣化を防止することができる。
（９）半導体チップ１´の一方の主面９´に、第１の凹部１７及び第２の凹部２２及び凸部２３を形成することによって、半導体チップ１´の実効的な表面積を大きくすることができる。これにより、電極２７の半導体チップ１´に対するコンタクト面積が増大し、電極２７の半導体チップ１´に対する密着性及び結合性が向上する。なお、同時に第１の凹部１７及び第２の凹部２２によるアンカー効果に基づく電極２７の半導体チップ１´に対する密着性及び結合性の向上も生じる。上記密着性及び結合性の向上効果は、第１の凹部１７及び第２の凹部２２を有する半導体ウエーハ１又は半導体チップ１´の主面にＩＴＯ等の光透過性導電膜を設ける場合にもおいても得られる。また、上記密着性及び結合性の向上効果は、第１の凹部１７及び第２の凹部２２を有する半導体ウエーハ１又は半導体チップ１´の主面上にパッシベーション膜を設ける場合にもおいても得られる。
（１０）この実施例では、第１の凹部１７の傾斜側面４２に第２の凹部２２が形成されていない。このように構成すると、傾斜側面４２から出射した光が半導体チップ１´内に戻る割合を減らすことができ、光取り出し効率向上効果が大きくなる。
（１）レジスト膜１１に金型１２を使用して第１の平均ピッチＰ１で凹部１４を形成し、しかる後、レジスト膜１１を非選択的にエッチングすると、レジスト膜１１の薄い第１部分１５が厚い第２部分１６よりも先に除去される。これにより、残存した第２部分１６の一部１１´をマスクとして半導体ウエーハ１を選択的エッチングすることができ、半導体ウエーハ１に第１の平均ピッチＰ１を有する複数の第１の凹部１７を容易に形成することができる。
（２） 第１の平均ピッチＰ１よりも小さい第２の平均ピッチＰ２で配置された第２の凹部２２及び凸部２３は、凝集する性質を有する金属材料である銀からなるマスク形成用金属膜２０の凝集に基づく粒状体２１をマスクとして使用して形成されている。マスクとしての粒状体２１を規則的に形成することが不要であるから、フォトリソグラフィー工程を伴なわないで、容易に第２の凹部２２及び凸部２３を形成することができ、加工コストの低減を図ることができる。
（３） 半導体ウエーハ１の第１の平均ピッチＰ１で配置された複数の第１の凹部１７、及び第２の平均ピッチＰ２で配置された複数の第２の凸部２３は半導体発光素子の光取り出し面における全反射の低減に寄与する。第２の平均ピッチＰ２で配置された複数の第２の凸部２３のみでなく、第１の平均ピッチＰ１で配置された複数の第１の凹部１７を設けると、複数の第２の凸部２３のみの場合に比べて光取り出し面の実効面積が増加し、また、半導体ウエーハ１の一方の主面９の平坦面に対して臨界角度を大きく超える光であっても第１の凹部１７の傾斜側面（壁面）４２に対して臨界角度を超えていなければ通過させることができるので、光の取り出し効率が向上する。即ち、半導体チップ１´の一方の主面９´に、本発明に従う第１の凹部１７を形成しないで、本発明に従う第２の凹部２２及び凸部２３のみを数十〜数百ｎｍピッチに形成した半導体発光素子の明るさは、半導体チップの一方の主面（光取り出し面）を粗面としない従来の半導体発光素子の明るさに比べて約３．６倍になった。また、本発明に従う第１の凹部１７及び凸部１８と第２の凹部２２及び凸部２３との両方を形成した場合の半導体発光素子の明るさは、第２の凹部２２及び凸部２３のみを形成した場合の明るさよりも約１６％向上した。
（４）全反射を抑制するために要求される半導体ウエーハ１の一方の主面９及び半導体チップ１´の一方の主面９´の第２の凸部２３を特別なパターンを有するマスクを使用しないで容易に形成することができる。即ち、半導体の分野で一般に使用されている成膜装置を使用して半導体ウエーハ１の一方の主面９の全体にＡｇから成るマスク形成用金属膜２０を設け、これを一般に使用されている熱処理炉を使用して凝集が生じるように熱処理するという簡単な方法でマスクとして機能する多数の粒状体２１を得ることができる。従って、半導体ウエーハ１の一方の主面９の粗面化の製造コストの低減を図ることができる。
（５） マスク形成用金属膜２０の厚みを変えると粒状体２１の大きさが変化するので、任意の大きさの粒状体２１を容易に得ることができる。
（６） ドライエッチングの条件によって第２の凹部２２及び凸部２３の形状及び寸法が変化する。従って、第２の凹部２２及び凸部２３の形状及び寸法の調整が容易になる。
（７）第１の凹部１７を適正なピッチの周期構造とした場合には、光の回析効果による光取り出し効率向上効果が期待できる。更に、第２の凹部２２及び凸部２３により光散乱効果による光取り出し効率向上効果が得られるため、両者の相乗効果により単独での光取り出し効率向上効果よりも光取り出し効率を大きくすることができる。
（８）半導体チップ１´の一方の主面９´に、第１の凹部１７及び第２の凹部２２及び凸部２３を形成することによって、外部への光放射の指向性が広くなり、指向性の広い半導体素子を提供できる。また、指向性が広くなると、半導体チップ１´の近傍の光強度即ち光束密度が低減するので、半導体チップ１´の一方の主面９´の近傍に蛍光体等の波長変換材料を配置する場合には、この波長変換材料の劣化を防止することができる。
（９）半導体チップ１´の一方の主面９´に、第１の凹部１７及び第２の凹部２２及び凸部２３を形成することによって、半導体チップ１´の実効的な表面積を大きくすることができる。これにより、電極２７の半導体チップ１´に対するコンタクト面積が増大し、電極２７の半導体チップ１´に対する密着性及び結合性が向上する。なお、同時に第１の凹部１７及び第２の凹部２２によるアンカー効果に基づく電極２７の半導体チップ１´に対する密着性及び結合性の向上も生じる。上記密着性及び結合性の向上効果は、第１の凹部１７及び第２の凹部２２を有する半導体ウエーハ１又は半導体チップ１´の主面にＩＴＯ等の光透過性導電膜を設ける場合にもおいても得られる。また、上記密着性及び結合性の向上効果は、第１の凹部１７及び第２の凹部２２を有する半導体ウエーハ１又は半導体チップ１´の主面上にパッシベーション膜を設ける場合にもおいても得られる。
（１０）この実施例では、第１の凹部１７の傾斜側面４２に第２の凹部２２が形成されていない。このように構成すると、傾斜側面４２から出射した光が半導体チップ１´内に戻る割合を減らすことができ、光取り出し効率向上効果が大きくなる。
次に、図１４に示す実施例２の半導体発光素子の製造方法を説明する。但し、図１４及び後述する図１５〜図１８において図１〜図１３と実質的に同一の部分には同一の参照符号を付し、その説明を省略する。
図１４に示す実施例２の半導体発光素子用ウエーハの粗面化方法は、第１の凹部１７の形成方法のみが、実施例１の半導体発光素子の製造方法と異なっている。図１４に示す実施例２の半導体発光素子の製造方法では、半導体ウエーハ１の一方の主面９上に図１４（Ａ）に示すようにレジスト膜１１を形成した後に、周知のフォトリソグラフィー工程で図１４（Ｂ）に示す開口１４´を形成する。なお、開口１４´を形成する代わりに図１４（Ｂ）で鎖線１５ａで示すようにレジスト膜１１を開口１４´の底部に残存させ、開口１４´の代わりに凹部を形成することができる。鎖線１５ａで示す残存部分は次のドライエッチング工程で除去される。
次に開口１４´を有するレジスト膜１１´をマスクとして半導体ウエーハ１を選択的にドライエッチングして第１の平均ピッチＰ１で配置された第１の凹部１７を形成する。次に、図１４（Ｂ）のレジスト膜１１´を除去する。なお、半導体ウエーハ１をドライエッチングする時にレジスト膜１１´もドライエッチングされる。もし、半導体ウエーハ１をドライエッチング中にレジスト膜１１´が消滅する場合には、レジスト膜１１´を除去する特別な工程が不要になる。
次に、半導体ウエーハ１の一方の主面９上に実施例１における第２の凹部２２及び凸部２３の形成方法と同一の方法、即ち、凝集する性質を有する金属材料である銀からなるマスク形成用金属膜２０の凝集に基づく粒状体２１をマスクとして使用する方法で第２の平均ピッチＰ２で配置された第２の凹部２２及び凸部２３を形成する。
次に開口１４´を有するレジスト膜１１´をマスクとして半導体ウエーハ１を選択的にドライエッチングして第１の平均ピッチＰ１で配置された第１の凹部１７を形成する。次に、図１４（Ｂ）のレジスト膜１１´を除去する。なお、半導体ウエーハ１をドライエッチングする時にレジスト膜１１´もドライエッチングされる。もし、半導体ウエーハ１をドライエッチング中にレジスト膜１１´が消滅する場合には、レジスト膜１１´を除去する特別な工程が不要になる。
次に、半導体ウエーハ１の一方の主面９上に実施例１における第２の凹部２２及び凸部２３の形成方法と同一の方法、即ち、凝集する性質を有する金属材料である銀からなるマスク形成用金属膜２０の凝集に基づく粒状体２１をマスクとして使用する方法で第２の平均ピッチＰ２で配置された第２の凹部２２及び凸部２３を形成する。
図１４に示す実施例２の方法は、第１の凹部１７の形成方法を除いて実施例１の半導体発光素子の製造方法と同一であるので、実施例１の効果（２）〜（６）と同一効果を得ることができる。
図１５に示す実施例３の半導体発光素子の製造方法は、第１の凹部１７の形成工程と第２の凹部２２及び凸部２３の形成工程との順番が実施例１と逆になっている点を除いて実施例１と実質的に同一である。即ち、実施例３では、先ず半導体ウエーハ１の一方の主面９上に図８のマスク形成用金属膜２０と同様なものを形成し、実施例１と同様に熱処理を施して図１５（Ａ）に示すようにＡｇからなる粒状体（凝集体）２１を形成する。次に、粒状体（凝集体）２１をマスクに使用して半導体ウエーハ１を選択的にエッチングして図１５（Ｂ）に示すように半導体ウエーハ１の一方の主面９上に微小ピッチ即ち第２の平均ピッチＰ２で配置された第２の凹部２２及び凸部２３の形成を形成する。次に、粒状体（凝集体）２１を除去して図１５（Ｃ）に示すものを得る。次に、図１５（Ｄ）に示すように微小ピッチ即ち第２の平均ピッチＰ２で配置された第２の凹部２２及び凸部２３を有する半導体ウエーハ１の一方の主面９上にレジスト膜１１を非選択的に形成する。次に、実施例１の金型１２と同様なものを使用してレジスト膜１１に微小ピッチ即ち第２の平均ピッチＰ２よりも大きいピッチ即ち第１の平均ピッチＰ１で配置された凹部１４及び凸部１５を図１５（Ｅ）に示すように形成する。次に、図１５（Ｅ）に示すレジスト膜１１を伴った半導体ウエーハ１に対して実施例１の図５と同様なドライエッチング処理を施こして、レジスト膜１１の凹部１４を除去し、更に、厚い凸部１５の残存部分１１´をマスクとして半導体ウエーハ１をエッチングして大きいピッチ即ち第１の平均ピッチＰ１で配置された第１の凹部１７及び凸部１８を形成する。しかる後、レジスト膜１１の残存部分１１´を除去して図６とほぼ同一なものを得る。
なお、半導体ウエーハ１のドライエッチング処理中にレジスト膜１１の残存部分１１´が消滅する場合には、レジスト膜１１の残存部分１１´の特別な除去工程が不要になる。また、金型１２を使用したレジスト膜１１の凹部１４の形成方法の代わりに、図１４に示したフォトリソグラフィー工程による開口１４´の形成方法を採用することができる。即ち、図１５（Ｅ）で破線１４´で示す様にフォトリソグラフィー工程で開口を形成することができる。また、破線１４´で示す開口の代わりに凹部を形成することができる。
図１５（Ｆ）では、半導体ウエーハ１の一方の主面９の第１の凸部１８には微小ピッチ即ち第２の平均ピッチＰ２で配置された第２の凹部２２及び凸部２３が実施例１と同様に得られるが、第１の凹部１７には実施例１の第２の平均ピッチＰ２で配置された第２の凹部２２及び凸部２３と同一なものは得られない。しかし、半導体ウエーハ１の一方の主面９の第１の凸部１８における微小ピッチ即ち第２の平均ピッチＰ２で配置された第２の凹部２２及び凸部２３が実施例１と同様に全反射防止用の粗面として機能し、また、第１の凹部１７の底面に図１５（Ｃ）の第２の凹部２２及び凸部２３に対応したこれよりも深さ及び高さが小さい凹凸が残存するので、これも全反射防止用の粗面として機能する。
なお、半導体ウエーハ１のドライエッチング処理中にレジスト膜１１の残存部分１１´が消滅する場合には、レジスト膜１１の残存部分１１´の特別な除去工程が不要になる。また、金型１２を使用したレジスト膜１１の凹部１４の形成方法の代わりに、図１４に示したフォトリソグラフィー工程による開口１４´の形成方法を採用することができる。即ち、図１５（Ｅ）で破線１４´で示す様にフォトリソグラフィー工程で開口を形成することができる。また、破線１４´で示す開口の代わりに凹部を形成することができる。
図１５（Ｆ）では、半導体ウエーハ１の一方の主面９の第１の凸部１８には微小ピッチ即ち第２の平均ピッチＰ２で配置された第２の凹部２２及び凸部２３が実施例１と同様に得られるが、第１の凹部１７には実施例１の第２の平均ピッチＰ２で配置された第２の凹部２２及び凸部２３と同一なものは得られない。しかし、半導体ウエーハ１の一方の主面９の第１の凸部１８における微小ピッチ即ち第２の平均ピッチＰ２で配置された第２の凹部２２及び凸部２３が実施例１と同様に全反射防止用の粗面として機能し、また、第１の凹部１７の底面に図１５（Ｃ）の第２の凹部２２及び凸部２３に対応したこれよりも深さ及び高さが小さい凹凸が残存するので、これも全反射防止用の粗面として機能する。
図１５に示す実施例３の半導体発光素子の製造方法は、第２の凹部２２及び凸部２３を形成した後に第１の凹部１７の形成を形成する点を除いて実施例１の半導体発光素子の製造方法と同一であるので、実施例１と同様な効果を得ることができる。
図１６に示す実施例４の半導体発光素子の製造方法は、粒状体（凝集体）２１をレジスト膜１１よりも先に形成する点において実施例１と異なるが、第１の凹部１７及び凸部１８並びに第２の凹部２２及び凸部２３の形成方法は実施例１と実質的に同一である。即ち、実施例４では、先ず半導体ウエーハ１の一方の主面９上に図８のマスク形成用金属膜２０と同様なものを形成し、実施例１と同様に熱処理を施して図１６（Ａ）に示すようにＡｇの粒状体（凝集体）２１を形成する。次に、図１６（Ｂ）に示すように粒状体（凝集体）２１を有する半導体ウエーハ１の一方の主面９上にレジスト膜１１を形成する。次に、実施例１の金型１２と同様なものを使用してレジスト膜１１に微小ピッチ即ち第２の平均ピッチＰ２よりも大きいピッチ即ち第１の平均ピッチＰ１で配置された凹部１４を図１６（Ｃ）に示すように形成する。なお、金型１２を使用したレジスト膜１１の凹部１４の形成方法の代わりに、図１４に示したフォトリソグラフィー工程による開口１４´の形成方法を採用することができる。即ち、図１６（Ｃ）で破線１４´で示す様にフォトリソグラフィー工程で開口を形成することができる。また、破線１４´で示す開口の代わりにレジスト膜１１に凹部を形成することができる。
次に、図１６（Ｃ）に示すものに対してエッチング処理を施こして、図１６（Ｄ）に示すようにレジスト膜１１の凹部１４の下の粒状体（凝集体）２１を除去し、更に、図１６（Ｄ）に示すようにレジスト膜１１の残存部分１１´をマスクとして半導体ウエーハ１をエッチングして大きいピッチ即ち第１の平均ピッチＰ１で配置された第１の凹部１７及び凸部１８を形成する。次に、レジスト膜１１の残存部分１１´を除去して図１６（Ｅ）に示すように半導体ウエーハ１の一方の主面９の第１の凸部１８の表面に粒状体（凝集体）２１が配置されたものを得る。なお、半導体ウエーハ１のドライエッチング処理中にレジスト膜１１の残存部分１１´が消滅する場合には、レジスト膜１１の残存部分１１´の特別な除去工程が不要になる。
次に、粒状体（凝集体）２１をマスクに使用して半導体ウエーハ１をドライエッチングして図１６（Ｆ）に示すように半導体ウエーハ１の一方の主面９上に微小ピッチ即ち第２の平均ピッチＰ２で配置された第２の凹部２２及び凸部２３を形成する。しかる後、粒状体（凝集体）２１を除去する。但し、半導体ウエーハ１のドライエッチング中に粒状体（凝集体）２１が消滅する場合には、粒状体（凝集体）２１の特別な除去工程が不要になる。
図１６（Ｆ）に示す粒状体（凝集体）２１が除去された半導体ウエーハ１の一方の主面９の第１の凸部１８に第２の凹部２２及び凸部２３が実施例１と同様に微小ピッチ即ち第２の平均ピッチＰ２で配置されているが、第１の凹部１７には実施例１において第２の平均ピッチＰ２で配置された第２の凹部２２及び凸部２３と同一なものが配置されていない。しかし、半導体ウエーハ１の一方の主面９の第１の凸部１８における微小ピッチ即ち第２の平均ピッチＰ２で配置された第２の凹部２２及び凸部２３が実施例１と同様に全反射防止用の粗面として機能し、また、第１の凹部１７の底面に、図１６（Ｃ）に示す粒状体（凝集体）２１に起因して僅かな凹凸が生じるので、これも全反射防止用の粗面として機能する。
図１６に示す実施例４の半導体発光素子の製造方法は、粒状体（凝集体）２１を形成した後に第１の凹部１７を形成する点を除いて実施例１の半導体発光素子の製造方法と同一であるので、実施例１と同様な効果を得ることができる。
次に、図１６（Ｃ）に示すものに対してエッチング処理を施こして、図１６（Ｄ）に示すようにレジスト膜１１の凹部１４の下の粒状体（凝集体）２１を除去し、更に、図１６（Ｄ）に示すようにレジスト膜１１の残存部分１１´をマスクとして半導体ウエーハ１をエッチングして大きいピッチ即ち第１の平均ピッチＰ１で配置された第１の凹部１７及び凸部１８を形成する。次に、レジスト膜１１の残存部分１１´を除去して図１６（Ｅ）に示すように半導体ウエーハ１の一方の主面９の第１の凸部１８の表面に粒状体（凝集体）２１が配置されたものを得る。なお、半導体ウエーハ１のドライエッチング処理中にレジスト膜１１の残存部分１１´が消滅する場合には、レジスト膜１１の残存部分１１´の特別な除去工程が不要になる。
次に、粒状体（凝集体）２１をマスクに使用して半導体ウエーハ１をドライエッチングして図１６（Ｆ）に示すように半導体ウエーハ１の一方の主面９上に微小ピッチ即ち第２の平均ピッチＰ２で配置された第２の凹部２２及び凸部２３を形成する。しかる後、粒状体（凝集体）２１を除去する。但し、半導体ウエーハ１のドライエッチング中に粒状体（凝集体）２１が消滅する場合には、粒状体（凝集体）２１の特別な除去工程が不要になる。
図１６（Ｆ）に示す粒状体（凝集体）２１が除去された半導体ウエーハ１の一方の主面９の第１の凸部１８に第２の凹部２２及び凸部２３が実施例１と同様に微小ピッチ即ち第２の平均ピッチＰ２で配置されているが、第１の凹部１７には実施例１において第２の平均ピッチＰ２で配置された第２の凹部２２及び凸部２３と同一なものが配置されていない。しかし、半導体ウエーハ１の一方の主面９の第１の凸部１８における微小ピッチ即ち第２の平均ピッチＰ２で配置された第２の凹部２２及び凸部２３が実施例１と同様に全反射防止用の粗面として機能し、また、第１の凹部１７の底面に、図１６（Ｃ）に示す粒状体（凝集体）２１に起因して僅かな凹凸が生じるので、これも全反射防止用の粗面として機能する。
図１６に示す実施例４の半導体発光素子の製造方法は、粒状体（凝集体）２１を形成した後に第１の凹部１７を形成する点を除いて実施例１の半導体発光素子の製造方法と同一であるので、実施例１と同様な効果を得ることができる。
図１７に示す実施例５の半導体ウエーハ１の一方の主面９上には、多数の第１の凸部１８ａが島状に形成され、各第１の凸部１８ａを囲む格子状パターンを有する第１の凹部１７ａが設けられている。即ち、図１７に示す実施例５の半導体ウエーハ１の一方の主面９の凹凸は、図７に示す実施例１〜４の半導体ウエーハ１の一方の主面９における第１の平均ピッチＰ１で配置され多数の第１の凹部１７の代わりに第１の平均ピッチＰ１で配置され多数の第１の凸部１８ａを設けたものに相当する。図１７に示すように第１の凹部１７ａが格子状パターンを有する場合であっても第１の凸部１８ａの相互間には第１の凹部１７ａの一部が配置されるので、図１７において第１の凸部１８ａを通る断面図は実施例１における図６と実質的に同一になる。従って、第１の凹部１７ａの第１の凸部１８ａの相互間部分は第１の平均ピッチＰ１で配置され、第１の凸部１８ａも第１の平均ピッチＰ１で配置されている。
図１７に示す変形された第１の凹部１７ａ及び第１の凸部１８ａは、実施例１、又は実施例２、実施例３、又は実施例４における第１の凹部１７及び第１の凸部１８の代わりに形成できる。図１７に示す変形された第１の凹部１７ａ及び第１の凸部１８ａであっても、各実施例と同一の効果を得ることができる。
図１７に示す変形された第１の凹部１７ａ及び第１の凸部１８ａは、実施例１、又は実施例２、実施例３、又は実施例４における第１の凹部１７及び第１の凸部１８の代わりに形成できる。図１７に示す変形された第１の凹部１７ａ及び第１の凸部１８ａであっても、各実施例と同一の効果を得ることができる。
図１８に示す実施例６の半導体ウエーハ１の一方の主面９上には、多数の第１の凹部１７ｂ及び第１の凸部１８ｂがストライプ状に形成されている。即ち、図１８に示す実施例６の半導体ウエーハ１の一方の主面９の第１の凹部１７ｂ及び第１の凸部１８ｂは、図７に示す実施例１〜４の半導体ウエーハ１の一方の主面９における多数の第１の凹部１７及び第１の凸部１８に相当するものである。図１８に示すように第１の凹部１７ｂがストライプ状パターンを有する場合であっても図１８の断面図は実施例１における図６と実質的に同一になる。
図１８に示す変形された第１の凹部１７ｂ及び第１の凸部１８ｂは、実施例１、又は実施例２、実施例３、又は実施例４における第１の凹部１７及び第１の凸部１８の代わりに形成できる。図１８に示す変形された第１の凹部１７ｂ及び第１の凸部１８ｂであっても、各実施例と同一の効果を得ることができる。
図１８に示す変形された第１の凹部１７ｂ及び第１の凸部１８ｂは、実施例１、又は実施例２、実施例３、又は実施例４における第１の凹部１７及び第１の凸部１８の代わりに形成できる。図１８に示す変形された第１の凹部１７ｂ及び第１の凸部１８ｂであっても、各実施例と同一の効果を得ることができる。
本発明は上述の実施例に限定されるものでなく、例えば次の変形が可能なものである。
（１）半導体ウエーハ１の発光半導体領域４を、ＡｌＧａＩｎＰ，ＡｌＧａＡＳ，ＧａＰ等の別の材料にすることができる。
（２）発光半導体領域４の上に図１で鎖線で示す例えばITOからなる光透過性導電膜３０を設け、光透過性導電膜３０の表面に第１の凹部１７，１７ａ、１７ｂ及び第１の凸部１８，１８ａ、１８ｂ並びに第２の凹部２２及び第１の凸部２３等の粗面を形成する場合にも本発明を適用することができる。
（３）第１の凹部１７，１７ａ、１７ｂ及び第２の凹部２２を周知のウエットエッチングで形成することもできる。
（４）請求項６に示す、発光半導体領域の光取り出し面に、第１の平均ピッチで配置された複数の第１の凹部又は凸部と、前記第１のへ平均ピッチよりも小さい第２の平均ピッチで配置された複数の第２の凹部又は凸部とが形成された半導体発光素子を得るために、図４の金型（成形用型）１２の複数の凸部１３を有する主面に前記第２の平均ピッチで配置された複数の第２の凹部又は凸部を予め設け、この変形された金型（成形用型）を使用してレジスト膜１１に第１の凹部又は凸部と第２の凹部又は凸部とに対応する凹凸を形成し、この凹凸を有するレジスト膜を介して半導体ウエーハ１をエッチングして、図１１に示す凹凸に相当するものを形成することができる。この方法によれば第１の凹部又は凸部と第２の凹部又は凸部とを同一の工程で形成でき、製造工程が簡略化される。なお、金型（成形用型）に第２の凹部又は凸部とに対応する凹凸を形成するために、実施例１のマスク形成用金属膜２０と同様なものを金型に形成し、これを熱処理することによって多数の粒状体（凝集体）を形成し、これをマスクとしてエッチングすることによって第２の凹部又は凸部とに対応する凹凸を金型（成形用型）に形成することができる。
（１）半導体ウエーハ１の発光半導体領域４を、ＡｌＧａＩｎＰ，ＡｌＧａＡＳ，ＧａＰ等の別の材料にすることができる。
（２）発光半導体領域４の上に図１で鎖線で示す例えばITOからなる光透過性導電膜３０を設け、光透過性導電膜３０の表面に第１の凹部１７，１７ａ、１７ｂ及び第１の凸部１８，１８ａ、１８ｂ並びに第２の凹部２２及び第１の凸部２３等の粗面を形成する場合にも本発明を適用することができる。
（３）第１の凹部１７，１７ａ、１７ｂ及び第２の凹部２２を周知のウエットエッチングで形成することもできる。
（４）請求項６に示す、発光半導体領域の光取り出し面に、第１の平均ピッチで配置された複数の第１の凹部又は凸部と、前記第１のへ平均ピッチよりも小さい第２の平均ピッチで配置された複数の第２の凹部又は凸部とが形成された半導体発光素子を得るために、図４の金型（成形用型）１２の複数の凸部１３を有する主面に前記第２の平均ピッチで配置された複数の第２の凹部又は凸部を予め設け、この変形された金型（成形用型）を使用してレジスト膜１１に第１の凹部又は凸部と第２の凹部又は凸部とに対応する凹凸を形成し、この凹凸を有するレジスト膜を介して半導体ウエーハ１をエッチングして、図１１に示す凹凸に相当するものを形成することができる。この方法によれば第１の凹部又は凸部と第２の凹部又は凸部とを同一の工程で形成でき、製造工程が簡略化される。なお、金型（成形用型）に第２の凹部又は凸部とに対応する凹凸を形成するために、実施例１のマスク形成用金属膜２０と同様なものを金型に形成し、これを熱処理することによって多数の粒状体（凝集体）を形成し、これをマスクとしてエッチングすることによって第２の凹部又は凸部とに対応する凹凸を金型（成形用型）に形成することができる。
１ 半導体ウエーハ
９ 一方の主面
１７ 第１の凹部
２０ マスク形成用金属膜
２１ 粒状体
２２ 第２の凹部
９ 一方の主面
１７ 第１の凹部
２０ マスク形成用金属膜
２１ 粒状体
２２ 第２の凹部
Claims (6)
- 発光半導体領域を有するウエーハの表面にレジスト膜を形成する工程と、
多数の凸部又は凹部が第１の平均ピッチで配置された凹凸面を有する成形用型を前記レジスト膜に押し当てることによって前記成形用型の凹凸面の凸部に対応した凹部と前記成形用型の凹凸面の凹部に対応した凸部とを前記レジスト膜に形成する工程と、
前記レジスト膜に非選択的にエッチング処理を施して前記レジスト膜の凹部の全部を除去し且つ前記レジスト膜の凸部の一部を除去し、前記レジスト膜の残存部分から成るマスクを得る工程と、
前記レジスト膜のエッチング処理に連続したエッチング処理又は別なエッチング処理を前記ウエーハに施すことによって前記ウエーハの前記マスクで覆われていない部分に前記レジスト膜の凹部に対応した凹部を形成する工程と、
前記レジスト膜の残存部分を前記ウエーハのエッチング処理後又はエッチング処理中に除去する工程と、
前記凹部を有する前記ウエーハの表面上に、凝集する性質を有し且つウエーハをエッチングする時にマスクとして機能する性質を有する金属材料から成る金属膜を形成する工程と、
凝集させることができる温度の熱処理を前記金属膜の形成と同時又は形成後に前記金属膜に対して施して前記金属膜を前記第１の平均ピッチよりも小さい第２の平均ピッチで配置された多数の粒状体に変化させる工程と、
前記多数の粒状体をマスクとして使用して前記ウエーハの前記多数の粒状体で覆われていない領域をエッチングして前記ウエーハの表面に前記第２の平均ピッチで配置された多数の凸部を得る工程と、
前記ウエーハの表面に前記第２の平均ピッチで配置された多数の凸部を形成する工程の後又はこの工程中に、前記ウエーハ上の前記多数の粒状体を前記除去する工程と
を有していることを特徴とする半導体発光素子用ウエーハの粗面化方法。 - 前記レジスト膜のエッチング処理はドライエッチングであり、且つ前記粒状体をマスクとしたエッチングもドライエッチングであることを特徴とする請求項１記載の半導体発光素子用ウエーハの粗面化方法。
- 発光半導体領域を有するウエーハの表面にレジスト膜を形成する工程と、
前記レジスト膜を選択的に除去することによって、前記レジスト膜に第１の平均ピッチで配置された多数の開口又は凹部又は凸部を得る工程と、
前記開口又は凹部又は凸部を有するレジスト膜をマスクとして前記ウエーハをエッチングし、前記ウエーハの表面に第１の平均ピッチで配置された多数の凹部又は凸部を得る工程と、
前記ウエーハの表面に第１の平均ピッチで配置された多数の凹部又は凸部を形成する工程の後又は工程中に前記レジスト膜を除去する工程と、
前記多数の凹部又は凸部を有する前記ウエーハの表面上に、凝集する性質を有し且つウエーハをエッチングする時にマスクとして機能する性質を有する金属材料から成る金属膜を形成する工程と、
凝集させることができる温度の熱処理を前記金属膜の形成と同時又は形成後に前記金属膜に対して施して前記金属膜を前記第１の平均ピッチよりも小さい第２の平均ピッチで配置された多数の粒状体に変化させる工程と、
前記多数の粒状体をマスクとして使用して前記ウエーハの前記多数の粒状体で覆われていない領域をエッチングして前記ウエーハの表面に前記第２の平均ピッチで配置された多数の凸部を得る工程と、
前記ウエーハの表面に前記第２の平均ピッチで配置された多数の凸部を形成する工程の後又はこの工程中に、前記ウエーハ上の前記多数の粒状体を前記除去する工程と
有していることを特徴とする半導体発光素子用ウエーハの粗面化方法。 - 発光半導体領域を有するウエーハの表面を、第１の平均ピッチで配置された多数の凹部又は凸部を有し且つ前記第１の平均ピッチよりも小さい第２の平均ピッチで配置された多数の凸部を有する粗面にするための方法であって、
前記ウエーハの表面上に、凝集する性質を有し且つウエーハをエッチングする時にマスクとして機能する性質を有する金属材料から成る金属膜を形成する工程と、
凝集させることができる温度の熱処理を前記金属膜の形成と同時又は形成後に前記金属膜に対して施して前記金属膜を前記第２の平均ピッチで配置された多数の粒状体に変化させる工程と、
前記多数の粒状体をマスクとして使用して前記ウエーハの前記多数の粒状体で覆われていない領域をエッチングして前記ウエーハの表面に前記第２の平均ピッチで配置された多数の凸部を得る工程と、
前記ウエーハの表面に前記第２の平均ピッチで配置された多数の凸部を形成する工程の後又はこの工程中に、前記ウエーハ上の前記多数の粒状体を除去する工程と
前記第２の平均ピッチで配置された多数の凸部を有する前記ウエーハの表面上にレジスト膜を形成する工程と、
前記レジスト膜に前記第１の平均ピッチで配置された多数の凹部又は凸部又は開口を形成する工程と、
前記凹部又は凸部又は開口を有するレジスト膜をマスクとして前記ウエーハをエッチングし、前記ウエーハの表面に第１の平均ピッチで配置された多数の凹部又は凸部を得る工程と、
前記ウエーハの表面に第１の平均ピッチで配置された多数の凹部又は凸部を形成する工程の後又は工程中に前記レジスト膜を除去する工程と
を有していることを特徴とする半導体発光素子用ウエーハの粗面化方法。 - 発光半導体領域を有するウエーハの表面を、第１の平均ピッチで配置された多数の凹部又は凸部を有し且つ前記第１の平均ピッチよりも小さい第２の平均ピッチで配置された多数の凸部を有する粗面にするための方法であって、
前記ウエーハの表面に凝集する性質を有し且つウエーハをエッチングする時にマスクとして機能する性質を有する金属材料から成る金属膜を形成する工程と、
凝集させることができる温度の熱処理を前記金属膜の形成と同時又は後に施して前記金属膜を前記第２の平均ピッチを有する多数の粒状体に変化させる工程と、
前記多数の粒状体を有する前記ウエーハの表面上にレジスト膜を形成する工程と、
前記レジスト膜に前記第１の平均ピッチで配置された多数の凹部又は凸部又は開口を形成する工程と、
前記凹部又は凸部又は開口を有するレジスト膜をマスクとして前記ウエーハをエッチングし、前記ウエーハの表面に第１の平均ピッチで配置された多数の凹部又は凸部を得る工程と、
前記ウエーハの表面に第１の平均ピッチで配置された多数の凹部又は凸部を形成する工程の後又は工程中に前記レジスト膜を除去する工程と
前記ウエーハに残存している粒状体をマスクとして前記ウエーハをエッチングして前記第２の平均ピッチを有する多数の凹部又は凸部を形成する工程と、
前記第２の平均ピッチを有する多数の凹部又は凸部を形成する工程の後又はこの工程中に前記粒状体を除去する工程と
を備えていることを特徴とする半導体発光素子用ウエーハの粗面化方法。 - 発光半導体領域の光取り出し面に、第１の平均ピッチで配置された複数の第１の凹部又は凸部と、前記第１の平均ピッチよりも小さい第２の平均ピッチで配置された複数の第２の凹部又は凸部とが形成され、前記第１の平均ピッチが１〜２０μｍに設定され、前記第２の平均ピッチが５０〜８００ｎｍに設定されていることを特徴とする半導体発光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007301569A JP4993371B2 (ja) | 2007-11-21 | 2007-11-21 | 半導体発光素子用ウエーハの粗面化方法及び半導体発光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007301569A JP4993371B2 (ja) | 2007-11-21 | 2007-11-21 | 半導体発光素子用ウエーハの粗面化方法及び半導体発光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009130027A true JP2009130027A (ja) | 2009-06-11 |
| JP4993371B2 JP4993371B2 (ja) | 2012-08-08 |
Family
ID=40820675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007301569A Active JP4993371B2 (ja) | 2007-11-21 | 2007-11-21 | 半導体発光素子用ウエーハの粗面化方法及び半導体発光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4993371B2 (ja) |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010045289A (ja) * | 2008-08-18 | 2010-02-25 | Shin Etsu Handotai Co Ltd | 発光素子及びその製造方法 |
| JP2011139032A (ja) * | 2009-12-02 | 2011-07-14 | Ultratech Inc | 粗面を有するｌｅｄを形成するための光学アライメント法 |
| JP2011258947A (ja) * | 2010-05-31 | 2011-12-22 | Saint Gobain Cristo & Detecteurs | テクスチャー化単結晶 |
| JP2012059791A (ja) * | 2010-09-06 | 2012-03-22 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| CN102468419A (zh) * | 2010-11-23 | 2012-05-23 | 孙智江 | 一种高出光率led及其制作方法 |
| JP2012198191A (ja) * | 2011-03-07 | 2012-10-18 | Ricoh Co Ltd | 遠赤外線検出装置 |
| JP2012227311A (ja) * | 2011-04-19 | 2012-11-15 | Nichia Chem Ind Ltd | 半導体発光素子 |
| KR20120139198A (ko) * | 2011-06-17 | 2012-12-27 | 엘지이노텍 주식회사 | 발광소자 및 이를 포함하는 발광소자 패키지 |
| WO2013125823A1 (en) * | 2012-02-20 | 2013-08-29 | Seoul Opto Device Co., Ltd. | High efficiency light emitting diode and method of fabricating the same |
| WO2013150984A1 (ja) * | 2012-04-02 | 2013-10-10 | 旭化成株式会社 | 光学基板、半導体発光素子及び半導体発光素子の製造方法 |
| JP2014526799A (ja) * | 2011-09-06 | 2014-10-06 | センサー エレクトロニック テクノロジー インコーポレイテッド | 層成長のためのパターンを有する基板の設計 |
| JP2014212354A (ja) * | 2014-08-20 | 2014-11-13 | 株式会社東芝 | 半導体発光素子及びその製造方法 |
| CN104285307A (zh) * | 2012-02-20 | 2015-01-14 | 首尔伟傲世有限公司 | 高效发光二极管及其制造方法 |
| WO2015016150A1 (ja) * | 2013-07-30 | 2015-02-05 | 独立行政法人情報通信研究機構 | 半導体発光素子およびその製造方法 |
| WO2015053363A1 (ja) * | 2013-10-11 | 2015-04-16 | 王子ホールディングス株式会社 | 半導体発光素子用基板の製造方法、半導体発光素子の製造方法、半導体発光素子用基板、および、半導体発光素子 |
| JP2015536044A (ja) * | 2012-09-27 | 2015-12-17 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | 半導体層の領域の分割方法およびオプトエレクトロニクス半導体チップ |
| JP2016046410A (ja) * | 2014-08-25 | 2016-04-04 | シャープ株式会社 | 窒化物半導体発光素子 |
| JP2016051116A (ja) * | 2014-09-01 | 2016-04-11 | デクセリアルズ株式会社 | 光学体、表示装置および光学体の製造方法 |
| WO2016163510A1 (ja) * | 2015-04-09 | 2016-10-13 | 王子ホールディングス株式会社 | マスク付基板、および、凹凸構造付基板の製造方法 |
| US10032956B2 (en) | 2011-09-06 | 2018-07-24 | Sensor Electronic Technology, Inc. | Patterned substrate design for layer growth |
| KR102192428B1 (ko) * | 2020-06-12 | 2020-12-17 | 서울바이오시스 주식회사 | 고효율 발광 다이오드 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003209283A (ja) * | 2002-01-15 | 2003-07-25 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| JP2005150261A (ja) * | 2003-11-12 | 2005-06-09 | Matsushita Electric Works Ltd | 多重反射防止構造を備えた発光素子とその製造方法 |
| JP2007036240A (ja) * | 2005-07-22 | 2007-02-08 | Samsung Electro Mech Co Ltd | 垂直構造の窒化ガリウム系発光ダイオード素子、及びその製造方法 |
| JP2007088277A (ja) * | 2005-09-22 | 2007-04-05 | Matsushita Electric Works Ltd | 半導体発光素子およびその製造方法 |
| JP2007103891A (ja) * | 2005-09-06 | 2007-04-19 | Showa Denko Kk | 窒化ガリウム系化合物半導体発光素子及びその製造方法 |
| JP2007165515A (ja) * | 2005-12-13 | 2007-06-28 | Showa Denko Kk | 窒化ガリウム系化合物半導体発光素子 |
| JP2007173579A (ja) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Works Ltd | 半導体発光素子およびその製造方法 |
-
2007
- 2007-11-21 JP JP2007301569A patent/JP4993371B2/ja active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003209283A (ja) * | 2002-01-15 | 2003-07-25 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| JP2005150261A (ja) * | 2003-11-12 | 2005-06-09 | Matsushita Electric Works Ltd | 多重反射防止構造を備えた発光素子とその製造方法 |
| JP2007036240A (ja) * | 2005-07-22 | 2007-02-08 | Samsung Electro Mech Co Ltd | 垂直構造の窒化ガリウム系発光ダイオード素子、及びその製造方法 |
| JP2007103891A (ja) * | 2005-09-06 | 2007-04-19 | Showa Denko Kk | 窒化ガリウム系化合物半導体発光素子及びその製造方法 |
| JP2007088277A (ja) * | 2005-09-22 | 2007-04-05 | Matsushita Electric Works Ltd | 半導体発光素子およびその製造方法 |
| JP2007165515A (ja) * | 2005-12-13 | 2007-06-28 | Showa Denko Kk | 窒化ガリウム系化合物半導体発光素子 |
| JP2007173579A (ja) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Works Ltd | 半導体発光素子およびその製造方法 |
Cited By (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010045289A (ja) * | 2008-08-18 | 2010-02-25 | Shin Etsu Handotai Co Ltd | 発光素子及びその製造方法 |
| US8781213B2 (en) | 2009-12-02 | 2014-07-15 | Ultratech, Inc. | Optical alignment systems for forming LEDs having a rough surface |
| JP2011139032A (ja) * | 2009-12-02 | 2011-07-14 | Ultratech Inc | 粗面を有するｌｅｄを形成するための光学アライメント法 |
| TWI511323B (zh) * | 2010-05-31 | 2015-12-01 | Saint Gobain Cristaux Et Detecteurs | 紋理化之單晶 |
| JP2011258947A (ja) * | 2010-05-31 | 2011-12-22 | Saint Gobain Cristo & Detecteurs | テクスチャー化単結晶 |
| JP2012059791A (ja) * | 2010-09-06 | 2012-03-22 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| US9444012B2 (en) | 2010-09-06 | 2016-09-13 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and method for manufacturing the same |
| CN102468419A (zh) * | 2010-11-23 | 2012-05-23 | 孙智江 | 一种高出光率led及其制作方法 |
| JP2012198191A (ja) * | 2011-03-07 | 2012-10-18 | Ricoh Co Ltd | 遠赤外線検出装置 |
| JP2012227311A (ja) * | 2011-04-19 | 2012-11-15 | Nichia Chem Ind Ltd | 半導体発光素子 |
| KR20120139198A (ko) * | 2011-06-17 | 2012-12-27 | 엘지이노텍 주식회사 | 발광소자 및 이를 포함하는 발광소자 패키지 |
| KR101983773B1 (ko) | 2011-06-17 | 2019-05-29 | 엘지이노텍 주식회사 | 발광소자 및 이를 포함하는 발광소자 패키지 |
| JP2014526799A (ja) * | 2011-09-06 | 2014-10-06 | センサー エレクトロニック テクノロジー インコーポレイテッド | 層成長のためのパターンを有する基板の設計 |
| US10032956B2 (en) | 2011-09-06 | 2018-07-24 | Sensor Electronic Technology, Inc. | Patterned substrate design for layer growth |
| CN104285307A (zh) * | 2012-02-20 | 2015-01-14 | 首尔伟傲世有限公司 | 高效发光二极管及其制造方法 |
| US9362449B2 (en) | 2012-02-20 | 2016-06-07 | Seoul Viosys Co., Ltd. | High efficiency light emitting diode and method of fabricating the same |
| JP2015509663A (ja) * | 2012-02-20 | 2015-03-30 | ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． | 高効率発光ダイオード、及びその製造方法 |
| WO2013125823A1 (en) * | 2012-02-20 | 2013-08-29 | Seoul Opto Device Co., Ltd. | High efficiency light emitting diode and method of fabricating the same |
| EP2942820A1 (en) * | 2012-04-02 | 2015-11-11 | Asahi Kasei E-materials Corporation | Optical substrate, semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element |
| US9614136B2 (en) | 2012-04-02 | 2017-04-04 | Asahi Kasei Kabushiki Kaisha | Optical substrate, semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element |
| WO2013150984A1 (ja) * | 2012-04-02 | 2013-10-10 | 旭化成株式会社 | 光学基板、半導体発光素子及び半導体発光素子の製造方法 |
| EP2942822A1 (en) * | 2012-04-02 | 2015-11-11 | Asahi Kasei E-materials Corporation | Optical substrate, semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element |
| US20150048380A1 (en) * | 2012-04-02 | 2015-02-19 | Asahi Kasei E-Materials Corporation | Optical substrate, semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element |
| US9589943B2 (en) | 2012-09-27 | 2017-03-07 | Osram Opto Semiconductors Gmbh | Method for separating regions of a semiconductor layer |
| US9865776B2 (en) | 2012-09-27 | 2018-01-09 | Osram Opto Semiconductors Gmbh | Method for separating regions of a semiconductor layer |
| JP2015536044A (ja) * | 2012-09-27 | 2015-12-17 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | 半導体層の領域の分割方法およびオプトエレクトロニクス半導体チップ |
| US10069049B2 (en) | 2013-07-30 | 2018-09-04 | National Institute Of Information And Communicatio | Semiconductor light emitting element and method for manufacturing the same |
| JPWO2015016150A1 (ja) * | 2013-07-30 | 2017-03-02 | 国立研究開発法人情報通信研究機構 | 半導体発光素子およびその製造方法 |
| WO2015016150A1 (ja) * | 2013-07-30 | 2015-02-05 | 独立行政法人情報通信研究機構 | 半導体発光素子およびその製造方法 |
| JPWO2015053363A1 (ja) * | 2013-10-11 | 2017-03-09 | 王子ホールディングス株式会社 | 半導体発光素子用基板の製造方法、半導体発光素子の製造方法、半導体発光素子用基板、および、半導体発光素子 |
| WO2015053363A1 (ja) * | 2013-10-11 | 2015-04-16 | 王子ホールディングス株式会社 | 半導体発光素子用基板の製造方法、半導体発光素子の製造方法、半導体発光素子用基板、および、半導体発光素子 |
| US9911897B2 (en) | 2013-10-11 | 2018-03-06 | Oji Holdings Corporation | Method for producing substrate for semiconductor light emitting elements, method for manufacturing semiconductor light emitting element, substrate for semiconductor light emitting elements, and semiconductor light emitting element |
| KR101841375B1 (ko) * | 2013-10-11 | 2018-03-22 | 오지 홀딩스 가부시키가이샤 | 반도체 발광소자용 기판의 제조방법, 반도체 발광소자의 제조방법, 반도체 발광소자용 기판 및 반도체 발광소자 |
| JP2014212354A (ja) * | 2014-08-20 | 2014-11-13 | 株式会社東芝 | 半導体発光素子及びその製造方法 |
| JP2016046410A (ja) * | 2014-08-25 | 2016-04-04 | シャープ株式会社 | 窒化物半導体発光素子 |
| US11143795B2 (en) | 2014-09-01 | 2021-10-12 | Dexerials Corporation | Optical body, display device, and method for manufacturing optical body |
| JP2016051116A (ja) * | 2014-09-01 | 2016-04-11 | デクセリアルズ株式会社 | 光学体、表示装置および光学体の製造方法 |
| CN107431010A (zh) * | 2015-04-09 | 2017-12-01 | 王子控股株式会社 | 具有掩模之基板、以及具有凹凸构造之基板的制造方法 |
| JPWO2016163510A1 (ja) * | 2015-04-09 | 2018-02-01 | 王子ホールディングス株式会社 | マスク付基板、および、凹凸構造付基板の製造方法 |
| TWI676860B (zh) * | 2015-04-09 | 2019-11-11 | 日商王子控股股份有限公司 | 具遮罩之基板，以及具凹凸構造之基板的製造方法 |
| CN107431010B (zh) * | 2015-04-09 | 2021-05-07 | 王子控股株式会社 | 具有掩模之基板、以及具有凹凸构造之基板的制造方法 |
| WO2016163510A1 (ja) * | 2015-04-09 | 2016-10-13 | 王子ホールディングス株式会社 | マスク付基板、および、凹凸構造付基板の製造方法 |
| KR102192428B1 (ko) * | 2020-06-12 | 2020-12-17 | 서울바이오시스 주식회사 | 고효율 발광 다이오드 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4993371B2 (ja) | 2012-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4993371B2 (ja) | 半導体発光素子用ウエーハの粗面化方法及び半導体発光素子 | |
| KR100914820B1 (ko) | 물체에 조면을 형성하는 방법 | |
| US7129528B2 (en) | Electromagnetic radiation emitting semiconductor chip and procedure for its production | |
| KR100950137B1 (ko) | 반도체 발광장치 | |
| US7563625B2 (en) | Method of making light-emitting diodes (LEDs) with improved light extraction by roughening | |
| US7534633B2 (en) | LED with substrate modifications for enhanced light extraction and method of making same | |
| US8466479B2 (en) | Light emitting diodes (LEDs) with improved light extraction by roughening | |
| JP5965095B2 (ja) | 内部および外部光学要素による光取出しを向上させた発光ダイオード | |
| US7821024B2 (en) | Semiconductor light emitting device having roughness layer | |
| US20090200563A1 (en) | Group III nitride semiconductor light-emitting device and production method therefor | |
| JP2010212719A (ja) | 垂直構造の窒化ガリウム系発光ダイオード素子の製造方法 | |
| US9337388B2 (en) | Method for producing a semiconductor layer sequence, radiation-emitting semiconductor chip and optoelectronic component | |
| JP6871706B2 (ja) | 半導体発光素子の製造方法 | |
| JP2006253172A (ja) | 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法 | |
| CN102227825B (zh) | 光电子半导体芯片以及用于制造光电子半导体芯片的方法 | |
| US8889450B2 (en) | Light emitting diode and method for fabricating the same | |
| TW201310694A (zh) | 發光二極體與其形成方法 | |
| CN110350060B (zh) | 发光二极管芯片及其制作方法 | |
| TWI552382B (zh) | 發光二極體裝置及其製造方法 | |
| JP2016012684A (ja) | 半導体発光素子 | |
| JP2019153759A (ja) | 半導体発光素子用基材及び半導体発光素子 | |
| KR20110018560A (ko) | 3족 질화물 반도체 발광소자 및 그 제조 방법 | |
| KR20120022207A (ko) | 패터닝된 반도체층을 갖는 반도체 발광소자 및 그 제조방법 | |
| Park et al. | Improved Light Extraction Efficiency of InGaN-Based Multi-Quantum Well Light Emitting Diodes by Using a Single Die Growth | |
| KR20120046930A (ko) | 패터닝된 기판을 이용한 반도체 발광소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100511 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20120113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120327 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120427 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4993371 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |