JP2014212354A - 半導体発光素子及びその製造方法 - Google Patents
半導体発光素子及びその製造方法 Download PDFInfo
- Publication number
- JP2014212354A JP2014212354A JP2014167318A JP2014167318A JP2014212354A JP 2014212354 A JP2014212354 A JP 2014212354A JP 2014167318 A JP2014167318 A JP 2014167318A JP 2014167318 A JP2014167318 A JP 2014167318A JP 2014212354 A JP2014212354 A JP 2014212354A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- unevenness
- light emitting
- width
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
Abstract
【解決手段】本発明の実施形態によれば、n形半導体層を含む第1半導体層と、p形半導体層を含む第2半導体層と、前記第1半導体層と前記第2半導体層との間に設けられた発光部と、を備えた半導体発光素子が提供される。前記発光部は、複数の障壁層と、前記複数の障壁層の間に設けられた井戸層と、を含む。前記第1半導体層は、第1凹凸と、第2凹凸と、を有する。前記第1凹凸は、前記第1半導体層の前記発光部とは反対の側の第1主面に設けられ、前記第1半導体層から前記第2半導体層に向かう第1方向に対して傾斜した側面を有する。前記第2凹凸は、前記第1凹凸の底面と頂面とに設けられる。前記第2凹凸は、前記底面と前記頂面との間の段差よりも小さい段差を有する。
【選択図】図1
Description
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1(a)及び図1(b)は、第1の実施形態に係る半導体発光素子の構成を例示する模式図である。
図2は、実施形態に係る半導体発光素子の構成を例示する模式的断面図である。
図3は、実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。 図4は、実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。 まず、図2を参照しつつ、実施形態に係る半導体発光素子の構成の概要について説明する。
図3に表したように、発光部40は、複数の障壁層BLと、複数の障壁層BLの間に設けられた井戸層WLと、を含む。
このように、実施形態においては、MQW構造またはSQW構造が採用される。
図1(a)及び図1(b)に表したように、第1半導体層20は、第1凹凸PD1と、第2凹凸PD2と、を有する。なお、図2においては、図を見易くするために第2凹凸PD2は省略されている。
底面D1に設けられた第2凹凸PD2の底面と頂面との間の段差は、底面第2高さhd2である。頂面P1に設けられた第2凹凸PD2の底面と頂面との間の段差は、頂面第2高さhp2である。底面第2高さhd2は、第1高さh1よりも小さい。頂面第2高さhp2は、第1高さh1よりも小さい。
第1凹凸PD1の段差(第1高さh1)及び第2凹凸PD2の段差(第2高さh2)は、例えば、基板10に設けられている段差に対応する。
図5(a)及び図5(b)は、参考例の半導体発光素子の構成を例示する模式的断面図である。
図5(a)に表したように、第1参考例の半導体発光素子119aにおいては、第1凹凸PD1が設けられているが、第2凹凸PD2が設けられていない。第1凹凸PD1の凹部は平面の部分を有し、凸部は平面の部分を有する。すなわち、第1凹凸PD1は、底面D1と頂面P1とを有する。底面D1及び頂面P1は、Z軸方向に対して実質的に垂直な平面である。
すなわち、図6(a)は、基板10の凹凸と、第1半導体層20の結晶品質と、の関係に関する実験結果を例示している。図6(a)の横軸は、基板10の凹凸の傾斜側面の面積ASに対する平坦部の面積AFの比ARである。基板10の凹凸の傾斜側面は、Z軸方向に対して傾斜している面である。平坦部は、Z軸方向に対して垂直な部分である。図6(a)の縦軸は、第1半導体層20における結晶品質を示す指標CGである。指標CGが0であることは、結晶にボイド及びピットの少なくともいずれかが発生することを示す。指標CGが1であることは、結晶にボイドやピット発生が実質的に観察されず、結晶品質が高いことを示す。
このように、第1凹凸PD1のみを有する参考例(例えば、半導体発光素子119a及び119b)においては、高い結晶品質と高い光取り出し効率との両方を得ることは困難である。
図7(a)に表したように、第3参考例の半導体発光素子119cにおいては、第1凹凸PD1の頂面P1には、第2凹凸PD2が設けられているが、底面D1には第2凹凸PD2が設けられていない。このため、底面D1において光取り出し効率が低い。
図8(a)及び図8(b)に表したように、本実施形態に係る別の半導体発光素子112においては、第1半導体層20は、バッファ層21と、n形コンタクト層22と、を含む。n形コンタクト層22は、バッファ層21と発光部40との間に設けられている。バッファ層21には、例えば、GaN層が用いられる。n形コンタクト層22には、例えば、n形GaN層が用いられる。n形コンタクト層22は、n形半導体層の少なくとも一部である。
図9に表したように、第5参考例の半導体発光素子119eにおいては、基板10に第1凹凸PD1に対応するサイズの基板凹凸PD91が設けられている。この基板凹凸PD91は、基板底面D91と基板頂面P91とを有する。
図10(a)は、平面図である。図10(b)は、図10(a)のA1−A2線断面図である。
図12(a)〜図12(c)は、第1の実施形態に係る別の半導体発光素子の構成を例示する模式的平面図である。
図13(a)及び図13(b)は、第1の実施形態に係る別の半導体発光素子の構成を例示する模式的平面図である。
すなわち、これらの図は、第1半導体層20の第1主面10aをZ軸方向に沿ってみたときの平面図である。半導体発光素子において基板10が設けられる場合は、これらの図は、基板10を介して第1主面10aをみたときの平面図に相当する。これらの図においては、図を見易くするために、第2凹凸PD2が省略されているが、第1凹凸PD1の底面D1及び頂面P1には、上記の第2凹凸PD2が設けられている。
以下の製造方法は、n形半導体層を含む第1半導体層20と、p形半導体層を含む第2半導体層50と、第1半導体層20と第2半導体層50との間に設けられ、複数の障壁層BLと、複数の障壁層BLの間に設けられた井戸層WLと、を含む発光部40と、を含む半導体発光素子の製造方法である。この半導体発光素子においては、第1半導体層20は、第1半導体層20の発光部40とは反対の側の第1主面10aに設けられた第1凹凸PD1と、第1凹凸PD1の底面D1と頂面P1とに設けられ、底面D1と頂面P1との間の段差(第1高さh1)よりも小さい段差(第2高さh2)を有する第2凹凸PD2と、を有する。
図15(a)〜図15(e)は、第1の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。
図14に表したように、本製造方法においては、基板10の基板主面の上に、第2凹凸PD2の基となる第3凹凸を形成する(ステップS110)。
例えば、図15(a)に表したように、基板10の基板主面10suの上にインプリント材10i(例えばレジスト)を塗布する。このとき、基板主面10suには、別途マスク材料層を設けても良い。そして、インプリント材10iにテンプレート10tを接触させる。テンプレート10tの転写面には、第3凹凸の形状の基となる凹凸が設けられている。インプリント材10iは、テンプレート10tの転写面の凹凸に沿って変形する。この状態で、例えばインプリント材10iに光を照射してインプリント材10iを硬化する。
なお、上記においては、第3凹凸PD3の形成にインプリント法が用いられたが、第3凹凸PD3の形成方法は任意である。
本実施形態に係る製造方法においては、結晶品質が高く光取り出し効率が高い半導体発光素子を生産性良く製造することができる。
本実施形態に係る半導体発光素子120も、n形半導体層を含む第1半導体層20と、p形半導体層を含む第2半導体層50と、第1半導体層20と第2半導体層50との間に設けられ、複数の障壁層BLと、複数の障壁層BLの間に設けられた井戸層WLと、を含む発光部40と、を備える。第1半導体層20、第2半導体層50及び発光部40の構成は、半導体発光素子110(または半導体発光素子111)と同様であるので、以下では説明を省略する。半導体発光素子120においては、第1半導体層20の第1主面10aにおける構成が第1実施形態とは異なる。以下では、半導体発光素子120の第1半導体層20の第1主面10aにおける構成について説明する。
図16(a)は、本実施形態に係る半導体発光素子120の第1半導体層20の第1主面10aをZ軸方向に沿ってみたときの平面図である。半導体発光素子120において基板10が設けられる場合は、図16(a)は、基板10を介して第1主面10aをみたときの平面図に相当する。図16(b)は、図16(a)のA1−A2線断面図である。
複数の凹部DPどうしの間に頂部TPが設けられている。
なお、1つの凹部DPのX軸方向に沿った幅は、凹部幅wdである。
このように、結晶品質が高く光取り出し効率が高い半導体発光素子が得られる。
図17(a)及び図17(b)に表したように、第6参考例の半導体発光素子119fにおいては、実施形態に係る半導体発光素子120に比べて大きい間隔で、複数の凹部DPが設けられている。頂部幅wtが、ステップ幅wsの4倍よりも大きい。このため、第6参考例においては、頂部TPにおいて光の取り出し効率が低い。
なお、逆に、凹部DPの底部BPの幅が大きい場合(例えばステップ幅wsの4倍よりも大きい場合)には、底部BPにおいて光の取り出し効率が低い。
本解析では、図16(a)及び図16(b)に例示した構成において、頂部TPの頂部幅wtを変化させて、光取り出し効率をシミュレーションした。凹部DPをZ軸方向に沿って見たときの平面形状は円形である。ステップ高さは0.4μmであり、凹凸高さhpは2μmである。すなわち、凹凸CCの側面SFは5段の階段を有する。底部BPの底部幅wb(基板10の凸部の頂部の幅)は0.76μmであり、ステップ幅wsは0.5μmである。
すなわち、同図の横軸は、頂部幅wtのステップ幅wsに対する比率(幅比率WR=wt/ws)である。縦軸は、光取り出し効率Effである。図18において、WR=1は頂部幅wtが0.5μmに対応し、WR=2は頂部幅wtが1μmに対応し、WR=4は頂部幅wtが2μmに対応する。
図19(a)は、本実施形態に係る別の半導体発光素子121の第1半導体層20の第1主面10aをZ軸方向に沿ってみたときの平面図である。半導体発光素子121において基板10が設けられる場合は、図19(a)は、基板10を介して第1主面10aをみたときの平面図に相当する。図19(b)は、図19(a)のA1−A2線断面図である。
図21(a)〜図21(c)は、第2の実施形態に係る別の半導体発光素子の構成を例示する模式的平面図である。
図22(a)〜図22(c)は、第2の実施形態に係る別の半導体発光素子の構成を例示する模式的平面図である。
これらの図は、第1半導体層20の第1主面10aをZ軸方向に沿ってみたときの平面図である。半導体発光素子120において基板10が設けられる場合は、これらの図は、基板10を介して第1主面10aをみたときの平面図に相当する。
なお、3つの隣接する凸部PPの間の凹部DPに、小さい凹部を設けても良い。
なお、3つの隣接する凹部DPの間の凹部DPに、小さい凸部を設けても良い。
このように、凹部DP及び凸部PPの平面形状は種々の変形が可能である。さらに、凹部DP及び凸部PPの配置も任意である。
以下説明する本製造方法は、n形半導体層を含む第1半導体層20と、p形半導体層を含む第2半導体層50と、第1半導体層20と第2半導体層50との間に設けられ、複数の障壁層BLと、複数の障壁層BLの間に設けられた井戸層WLと、を含む発光部40と、を含む半導体発光素子の製造方法である。この半導体発光素子においては、第1半導体層20は、第1半導体層20の発光部40とは反対の側の第1主面10aに設けられた凹凸CCを有する。凹凸CCは、Z軸方向に対して垂直な複数のテラス面TFを含む階段状の側面SFを有する。
図24(a)〜図24(e)は、第2の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。
図23に表したように、本製造方法は、基板加工を実施する工程(ステップS210)と、第1半導体層20を形成する工程(ステップS140)と、を備える。
本実施形態に係る製造方法においては、結晶品質が高く光取り出し効率が高い半導体発光素子を生産性良く製造することができる。
図26(a)〜図26(f)は、第2の実施形態に係る別の半導体発光素子の製造方法を例示する工程順模式的断面図である。
図25に表したように、本製造方法は、基板加工を実施する工程(ステップS310)と、第1半導体層20を形成する工程(ステップS140)と、を備える。
これにより、図26(e)に表したように、基板主面10suに、第1半導体層20の凹凸CCの形状に対応する凹凸が形成される。
本実施形態に係る製造方法においては、結晶品質が高く光取り出し効率が高い半導体発光素子を生産性良く製造することができる。
図28(a)〜図28(e)は、第2の実施形態に係る別の半導体発光素子の製造方法を例示する工程順模式的断面図である。
図27に表したように、本製造方法は、基板加工を実施する工程(ステップS410)と、第1半導体層20を形成する工程(ステップS140)と、を備える。
本実施形態に係る製造方法においては、結晶品質が高く光取り出し効率が高い半導体発光素子を生産性良く製造することができる。
これにより、結晶品質が高く光取り出し効率が高い半導体発光素子を効率良く製造することができる。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
Claims (7)
- n形半導体層を含む第1半導体層と、
p形半導体層を含む第2半導体層と、
前記第1半導体層と前記第2半導体層との間に設けられ、複数の障壁層と、前記複数の障壁層の間に設けられた井戸層と、を含む発光部と、
を備え、
前記第1半導体層は、
前記第1半導体層の前記発光部とは反対の側の第1主面に設けられ前記第1半導体層から前記第2半導体層に向かう第1方向に対して傾斜した側面を有する第1凹凸と、
前記第1凹凸の底面と頂面とに設けられ、前記底面と前記頂面との間の段差よりも小さい段差を有する第2凹凸と、
を有することを特徴とする半導体発光素子。 - 前記頂面と前記底面との間の前記段差、並びに、前記底面の幅及び前記頂面の幅の少なくともいずれかは、前記発光部から放出される光のピーク波長よりも大きいことを特徴とする請求項1記載の半導体発光素子。
- 前記第2凹凸の段差、並びに、前記第2凹凸の底部の幅及び前記第2凹凸の頂部の幅の少なくともいずれかは、前記発光部から放出される光の波長以下であることを特徴とする請求項1または2記載の半導体発光素子。
- 前記第1半導体層は、前記n形半導体層と前記サファイア基板との間において前記主面に接して設けられたGaNのバッファ層をさらに含み、
前記バッファ層の前記サファイア基板の側の面に、前記第1凹凸と前記第2凹凸とが設けられ、
前記バッファ層の前記n形半導体層の側の面は、前記第1凹凸に対応する凹凸形状を有し、
前記n形半導体層の前記バッファ層の側の面は、前記第1凹凸に対応する凹凸形状を有することを特徴とする請求項1〜3のいずれか1つに記載の半導体発光素子。 - 前記第2凹凸の底部の幅及び前記第2凹凸の頂部の幅のそれぞれは、10nm以上500nm以下であり、
前記第2凹凸の段差は、前記底面と前記頂面との間の前記段差の1/10以下であり、
前記底面と前記頂面との間の前記段差は、1マイクロメートル以上5マイクロメートル以下であり、
前記第1方向と、前記第1凹凸の前記側面と、の角度は、10度以上40度以下である請求項1〜4のいずれか1つに記載の半導体発光素子。 - 前記発光部は、650ナノメートル以下のピーク波長の光を放出する請求項1〜5のいずれか1つに記載の半導体発光素子。
- n形半導体層を含む第1半導体層と、p形半導体層を含む第2半導体層と、前記第1半導体層と前記第2半導体層との間に設けられ、複数の障壁層と、前記複数の障壁層の間に設けられた井戸層と、を含む発光部と、を含み、前記第1半導体層は、前記第1半導体層の前記発光部とは反対の側の第1主面に設けられ前記第1半導体層から前記第2半導体層に向かう第1方向に対して傾斜した側面を有する第1凹凸と、前記第1凹凸の底面と頂面とに設けられ、前記底面と前記頂面との間の段差よりも小さい段差を有する第2凹凸と、を有する半導体発光素子の製造方法であって、
基板の基板主面の上に、前記第2凹凸の基となる第3凹凸を形成し、
前記第3凹凸が形成された前記基板主面の上に前記第1凹凸のパターンに対応するパターン形状を有するマスク材を形成し、
前記マスク材をマスクとして用いて前記基板主面を加工して前記第1凹凸の基となる第4凹凸を形成し、
前記基板主面の上に前記第1半導体層を形成することを特徴とする半導体発光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014167318A JP5848807B2 (ja) | 2014-08-20 | 2014-08-20 | 半導体発光素子及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014167318A JP5848807B2 (ja) | 2014-08-20 | 2014-08-20 | 半導体発光素子及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013112339A Division JP5642842B2 (ja) | 2013-05-28 | 2013-05-28 | 半導体発光素子及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014212354A true JP2014212354A (ja) | 2014-11-13 |
JP5848807B2 JP5848807B2 (ja) | 2016-01-27 |
Family
ID=51931830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014167318A Expired - Fee Related JP5848807B2 (ja) | 2014-08-20 | 2014-08-20 | 半導体発光素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5848807B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003197961A (ja) * | 2001-12-27 | 2003-07-11 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体発光素子 |
JP2007311784A (ja) * | 2006-05-15 | 2007-11-29 | Samsung Electro Mech Co Ltd | 多重パターン構造を有する半導体発光素子 |
US20070295981A1 (en) * | 2005-03-08 | 2007-12-27 | Luminus Devices, Inc. | Patterned light-emitting devices |
JP2009130027A (ja) * | 2007-11-21 | 2009-06-11 | Sanken Electric Co Ltd | 半導体発光素子用ウエーハの粗面化方法及び半導体発光素子 |
WO2009102033A1 (ja) * | 2008-02-15 | 2009-08-20 | Mitsubishi Chemical Corporation | エピタキシャル成長用基板、GaN系半導体膜の製造方法、GaN系半導体膜、GaN系半導体発光素子の製造方法およびGaN系半導体発光素子 |
US20100224894A1 (en) * | 2009-03-05 | 2010-09-09 | Wooree Lst Co., Ltd | Iii-nitride semiconductor light emitting device and method for fabricating the same |
-
2014
- 2014-08-20 JP JP2014167318A patent/JP5848807B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003197961A (ja) * | 2001-12-27 | 2003-07-11 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体発光素子 |
US20070295981A1 (en) * | 2005-03-08 | 2007-12-27 | Luminus Devices, Inc. | Patterned light-emitting devices |
JP2007311784A (ja) * | 2006-05-15 | 2007-11-29 | Samsung Electro Mech Co Ltd | 多重パターン構造を有する半導体発光素子 |
JP2009130027A (ja) * | 2007-11-21 | 2009-06-11 | Sanken Electric Co Ltd | 半導体発光素子用ウエーハの粗面化方法及び半導体発光素子 |
WO2009102033A1 (ja) * | 2008-02-15 | 2009-08-20 | Mitsubishi Chemical Corporation | エピタキシャル成長用基板、GaN系半導体膜の製造方法、GaN系半導体膜、GaN系半導体発光素子の製造方法およびGaN系半導体発光素子 |
US20100224894A1 (en) * | 2009-03-05 | 2010-09-09 | Wooree Lst Co., Ltd | Iii-nitride semiconductor light emitting device and method for fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
JP5848807B2 (ja) | 2016-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012124257A (ja) | 半導体発光素子及びその製造方法 | |
JP5095842B2 (ja) | 半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ | |
JP5372045B2 (ja) | 半導体発光素子 | |
JP5175918B2 (ja) | 半導体発光素子 | |
KR101292438B1 (ko) | 반도체 발광 소자, 질화물 반도체층 및 질화물 반도체층의 형성 방법 | |
JP5726640B2 (ja) | 窒化物半導体素子及び窒化物半導体層成長用基板 | |
JP2012216603A (ja) | 窒化物半導体発光素子およびその製造方法 | |
JP5642842B2 (ja) | 半導体発光素子及びその製造方法 | |
JP2014027240A (ja) | 半導体発光素子 | |
JP2012243780A (ja) | 半導体発光素子及びウェーハ | |
JP5646545B2 (ja) | 半導体発光素子及びその製造方法 | |
JP5848807B2 (ja) | 半導体発光素子及びその製造方法 | |
JP5694253B2 (ja) | 半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ | |
JP5889981B2 (ja) | 半導体発光素子 | |
JP5379843B2 (ja) | 半導体発光素子 | |
JP5864000B2 (ja) | 半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ | |
JP2012129340A (ja) | 半導体発光素子 | |
JP6031488B2 (ja) | 半導体発光素子、及び、窒化物半導体層 | |
Hsiao et al. | GaN-based multiple quantum well light-emitting-diodes employing nanotechnology for photon management | |
JP5848814B2 (ja) | 窒化物半導体素子 | |
JP5951732B2 (ja) | 半導体発光素子 | |
JP6010088B2 (ja) | 半導体発光素子 | |
JP2016012648A (ja) | GaN系発光素子用基板 | |
JP5651758B2 (ja) | 半導体発光素子 | |
JP2012129573A (ja) | 半導体発光素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140820 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150417 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150605 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150727 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151127 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5848807 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |