CN102227825B - 光电子半导体芯片以及用于制造光电子半导体芯片的方法 - Google Patents
光电子半导体芯片以及用于制造光电子半导体芯片的方法 Download PDFInfo
- Publication number
- CN102227825B CN102227825B CN200980148152.3A CN200980148152A CN102227825B CN 102227825 B CN102227825 B CN 102227825B CN 200980148152 A CN200980148152 A CN 200980148152A CN 102227825 B CN102227825 B CN 102227825B
- Authority
- CN
- China
- Prior art keywords
- coupling
- out structure
- penetration surface
- semiconductor layer
- radiation penetration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 247
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 87
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 230000005855 radiation Effects 0.000 claims abstract description 152
- 239000000463 material Substances 0.000 claims abstract description 137
- 230000035515 penetration Effects 0.000 claims abstract description 124
- 230000005670 electromagnetic radiation Effects 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 27
- 230000012010 growth Effects 0.000 claims description 17
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 229910002704 AlGaN Inorganic materials 0.000 claims description 2
- 230000008878 coupling Effects 0.000 description 16
- 238000010168 coupling process Methods 0.000 description 16
- 238000005859 coupling reaction Methods 0.000 description 16
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 230000005611 electricity Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 229920001296 polysiloxane Polymers 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 238000007664 blowing Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 150000002118 epoxides Chemical class 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 208000034189 Sclerosis Diseases 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- BGOFCVIGEYGEOF-UJPOAAIJSA-N helicin Chemical compound O[C@@H]1[C@@H](O)[C@H](O)[C@@H](CO)O[C@H]1OC1=CC=CC=C1C=O BGOFCVIGEYGEOF-UJPOAAIJSA-N 0.000 description 1
- 230000005865 ionizing radiation Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000005622 photoelectricity Effects 0.000 description 1
- 239000004038 photonic crystal Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
在光电子半导体芯片(1)的至少一个实施形式中,其包括半导体层序列(2),该半导体层序列具有设置用于产生电磁辐射的至少一个有源层(3)。此外,光电子半导体芯片(1)具有至少间接地施加在半导体层序列(2)的辐射穿透面(20)上的耦合输出结构(4)。在此,耦合输出结构(4)的材料与半导体层序列(2)的材料不同。耦合输出结构(4)的材料的折射率与半导体层序列(2)的材料的折射率彼此偏差最高30%。此外,耦合输出结构(4)的棱面(40)具有总面积,其为辐射穿透面(20)的面积的至少30%。
Description
技术领域
提出了一种光电子半导体芯片。此外,提出了一种用于制造光电子半导体芯片的方法。
背景技术
出版物US2007/0267640A1涉及发光半导体二极管及其制造方法。
发明内容
要解决的任务在于提出一种光电子半导体芯片,其表现出高的光耦合输出效率。另一要解决的任务在于,提出一种用于光电子半导体芯片的制造方法。
根据光电子半导体芯片的至少一个实施形式,光电子半导体芯片包括半导体层序列,其具有用于产生电磁辐射的至少一个有源层。有源层可以具有至少一个pn结和/或至少一个量子槽。半导体芯片例如可以成形为薄膜芯片,如在出版物WO2005/081319A1中所描述的那样,其关于此处所描述的半导体芯片以及关于此处所描述的制造方法的公开内容通过引用结合于此。此外,半导体层序列可以具有覆盖层、波导层和/或电流扩展层。
根据光电子半导体芯片的至少一个实施形式,整个半导体层序列基于相同的材料系,其中半导体层序列的各个层可以具有不同的材料组分、譬如不同的掺杂。例如,半导体层序列基于GaN、GaP或者GaAs,其中尤其譬如Al的比例和/或In的比例可以在层序列中变化。同样,半导体层序列可以包含比例变化的以下元素:P、B、Mg和/或Zn。
根据光电子半导体芯片的至少一个实施形式,光电子半导体芯片具有耦合输出结构,其构建为:提高在半导体芯片的工作中在有源层中产生的辐射的从半导体芯片出来的耦合输出效率。
根据光电子半导体芯片的至少一个实施形式,耦合输出结构具有棱面。在此,棱面是耦合输出结构的所有边界面或者如下边界面的部分,这些边界面并不背离半导体层序列并且其与半导体层序列的辐射穿透面形成在15°到75°之间(包括15°和75°)的角。耦合输出结构的棱面可以通过唯一的、连贯的面形成。如果耦合输出结构例如是截顶锥,则棱面通过截顶锥的侧表面形成。如果耦合输出结构例如是半球形的,则棱面于是仅仅是边界面的如下部分,其切线与辐射穿透面成15°到75°之间(包括15°和75°)的角,其中切线相应地位于与辐射穿透面垂直的平面中。
在此,光电子半导体芯片的辐射穿透面优选是在制造公差的范围中尤其为平坦的面,其与半导体层序列的生长方向垂直地定向并且在与生长方向垂直的方向中形成半导体层序列的边界。即,辐射穿透面是半导体层序列的主侧。尤其是,辐射穿透面位于半导体层序列的背离支承体或者衬底的侧上。辐射穿透面构建为:在半导体层序列中产生的辐射的至少一部分通过辐射穿透面离开半导体层序列。
根据光电子半导体芯片的至少一个实施形式,耦合输出结构至少间接地安置在半导体层序列的辐射穿透面上。即,在耦合输出结构和辐射穿透面之间例如可以存在用于半导体层序列的电接触的电极的材料。
然而优选地,耦合输出结构直接安置在辐射穿透面上。换言之,耦合输出结构的材料至少局部地直接接触辐射穿透面,或者直接接触半导体层序列的用以形成辐射穿透面的半导体材料。
根据光电子半导体芯片的至少一个实施形式,耦合输出结构的材料与半导体层序列的材料不同。在此,不同表示:耦合输出结构基于与半导体层序列不同的材料系。即,这尤其并不意味着:耦合输出结构的材料与半导体层序列的材料仅仅在掺杂方面或者仅仅在材料成分的比例方面不同。例如,半导体层序列基于GaN,而耦合输出结构基于TiO2。
根据光电子半导体芯片的至少一个实施形式,耦合输出结构的材料的折射率与半导体层序列的材料的折射率彼此相差最高30%。换言之,两种材料的折射率之差与半导体层序列的材料的折射率的商小于或等于0.30。在此,半导体层序列的材料尤其可以理解为半导体层序列的如下材料:通过其形成辐射穿透面。于是,耦合输出结构和半导体层序列可以具有彼此不同的折射率。
在此,折射率尤其理解为相应地在相关波长情况下的折射率或者在相关波长范围中的折射率。相关波长尤其是在半导体层序列中产生的辐射的波长。
根据光电子半导体芯片的至少一个实施形式,耦合输出结构的棱面的总面积为辐射穿透面的面积的至少5%、优选地至少20%、尤其至少60%。换言之,相对于辐射穿透面倾斜地设置的所有棱面、即耦合输出结构的所有边界面的面积之和至少对应于上述值。即,棱面的总面积与辐射穿透面的面积相关。
在至少一个实施形式中也可能的是:棱面的总面积大于辐射穿透面的面积。在该情况下,棱面的面积大于辐射穿透面的面积的100%。
在光电子半导体芯片的至少一个实施形式中,光电子半导体芯片包括半导体层序列,其具有构建用于产生电磁辐射的至少一个有源层。此外,光电子半导体芯片具有至少间接地安置在半导体层序列的辐射穿透面上的耦合输出结构。在此,耦合输出结构的材料与半导体层序列的材料不同。耦合输出结构的材料的折射率与半导体层序列的材料的折射率彼此偏差最高30%。此外,耦合输出结构的棱面具有如下总面积,其为辐射穿透面的面积的至少5%。
通过相对于半导体层序列的材料尤其具有小折射率差的耦合输出结构可以保证在半导体芯片中产生的辐射从该半导体芯片出来的高的耦合输出效率。因为耦合输出结构以与半导体层序列不同的材料构建,所以耦合输出结构的制造还可以简化并且因此光电子半导体芯片的制造也可以简化。
根据光电子半导体芯片的至少一个实施形式,耦合输出结构覆盖辐射穿透面的至少20%、尤其至少40%的比例。如果耦合输出结构直接接触辐射穿透面,则辐射穿透面的与耦合输出结构的材料直接接触的比例为至少20%或者至少40%。如果耦合输出结构间接施加在辐射穿透面上,则耦合输出结构的朝向半导体层序列的面到辐射穿透面上的投影占辐射穿透面的比例为至少20%。在此,投影在垂直于辐射穿透面的方向上进行。
根据光电子半导体芯片的至少一个实施形式,耦合输出结构覆盖辐射穿透面的最高80%的比例。
根据光电子半导体芯片的至少一个实施形式,耦合输出结构的材料的折射率与半导体层序列的材料的折射率彼此偏差最高20%、尤其最高10%。如果偏差例如为最高10%并且半导体层序列的折射率具有大约2.5的值,则耦合输出结构的材料的折射率在2.25到2.75之间(包括2.25和2.75)。
根据光电子半导体芯片的至少一个实施形式,耦合输出结构的材料的折射率与半导体层序列的材料的折射率彼此偏差最高5%。
根据光电子半导体芯片的至少一个实施形式,辐射穿透面的通过耦合输出结构覆盖的比例大于35%并且小于65%。
根据光电予半导体芯片的至少一个实施形式,耦合输出结构以规则的、尤其二维的图案设置在辐射穿透面上。在此,规则的可以表示:图案具有单位格。耦合输出结构的规则布置例如可以通过光刻工艺实现。
根据光电子半导体芯片的至少一个实施形式,耦合输出结构在辐射穿透面上设置成六边形栅格。换言之,耦合输出结构的布置的单位格是六边形、尤其是规则的和/或等边的六边形。
根据光电子半导体芯片的至少一个实施形式,耦合输出结构具有横向伸展、即在与辐射穿透面平行的方向中具有伸展,该伸展在0.2μm到10μm之间(包括0.2μm和10μm),尤其在1μm到3μm之间(包括1μm和3μm)。优选地,耦合输出结构的横向伸展大于在半导体层序列中产生的辐射的波长。耦合输出结构的横向伸展尤其至少对应于辐射的波长的两倍。在此,波长表示辐射在半导体层序列的材料中的波长。
根据光电子半导体芯片的至少一个实施形式,通过耦合输出结构的材料形成岛状物,其中相邻的岛状物彼此分隔。换言之,耦合输出结构的相邻的岛状物彼此不接触。于是,在相邻的耦合输出结构或岛状物之间并未通过耦合输出结构的材料本身形成连接。该岛状物相应地尤其通过耦合输出结构的恰好一个结构元件形成。例如,岛状物于是截顶锥形地成形。
根据光电子半导体芯片的至少一个实施形式,相邻的耦合输出结构或岛状物之间的间隔至少与在半导体层序列中产生的辐射的真空波长一样大。由此例如可以减小类似于在衍射光栅情况下的效应。
根据光电子半导体芯片的至少一个实施形式,耦合输出结构截球形地、拱形地、棱锥形地和/或截顶锥形地构建,其中耦合输出结构的基面朝向辐射穿透面。在此,基面例如对应于以下形状的基本面:拱形、截顶棱锥或者截顶锥。辐射穿透面与耦合输出结构的棱面之间的角度例如为大约45°。
在此,拱形的表示:实心的耦合输出结构的背离辐射穿透面的、尤其唯一的边界面弯曲或者是圆的。于是,耦合输出结构的棱面仅仅是边界面的相对于辐射穿透面具有15°到75°之间(包括15°和75°)的角的部分。
根据光电子半导体芯片的至少一个实施形式,耦合输出结构在垂直于辐射穿透面的方向上具有高度,其在0.3μm到10μm之间(包括0.3μm和10μm),尤其在0.5μm到3μm之间(包括0.5μm和3μm)。
根据光电子半导体芯片的至少一个实施形式,半导体芯片的横向伸展等于或者近似等于耦合输出结构的高度。近似等于可以表示:高度和横向伸展彼此偏差小于25%、尤其小于10%。
根据光电子半导体芯片的至少一个实施形式,整个辐射穿透面在制造公差的范围中被耦合输出结构均匀地覆盖。即,耦合输出结构在整个辐射穿透面上的布置图案在制造公差的范围中不改变。
根据光电子半导体芯片的至少一个实施形式,耦合输出结构截球形地成形。在此,截球形并不排除:耦合输出结构可以具有椭圆体的部分的形状。
根据光电子半导体芯片的至少一个实施形式,耦合输出结构的材料对于在半导体层序列中产生的辐射而言是透明的。换言之,在半导体层序列中产生的、穿过耦合输出结构的辐射的小于20%、尤其小于5%被耦合输出结构的材料吸收。于是,耦合输出结构关于所产生的辐射透明地(klarsichtig)构建。
根据光电子半导体芯片的至少一个实施形式,耦合输出结构的材料对于在半导体层序列中产生的辐射散射性地起作用。优选地,该材料吸收在半导体层序列中产生的、穿过耦合输出结构的辐射的小于20%、尤其小于5%。
根据光电子半导体芯片的至少一个实施形式,耦合输出结构具有至少一个层状的、连续的区域,其中形成有多个开口。开口朝着辐射穿透面完全地穿透该层状区域。优选地,开口至少伸至半导体层序列的辐射穿透面。优选地,开口并不穿入到或者并不显著地穿入到半导体层序列中。耦合输出结构的棱面至少部分地通过开口形成。换言之,在辐射穿透面的至少一个部分区域上成形有由耦合输出结构的材料构成的层,并且在该层中成形有开口、穿通部、凹处或者孔。通过这些开口在该层中形成了横向的边界面,其中这些边界面至少部分地是耦合输出结构的棱面。优选地,开口朝着辐射穿透面逐渐变细。例如,开口具有类似于截顶锥的形状或者类似于截顶棱锥的形状,其中较窄的基本侧朝向辐射穿透面。
根据光电子半导体芯片的至少一个实施形式,耦合输出结构以介电材料形成。介电尤其可以表示:耦合输出结构的材料的电导率与半导体层序列的形成辐射穿透面的材料的电导率相比小了至少10倍、优选地小了至少100倍。在此,介电于是不必排除:耦合输出结构的材料具有半导体的特性,其具有小的电导率。
根据光电子半导体芯片的至少一个实施形式,耦合输出结构的材料导电。优选地,于是耦合输出结构的材料的导电能力超过半导体层序列的材料的导电能力。
根据光电子半导体芯片的至少一个实施形式,耦合输出结构的材料具有以下材料的一种或者由以下材料的一种构成:TiO2、ZnS、AIN、SiC、BN、Ta2O5。
根据光电子半导体芯片的至少一个实施形式,耦合输出结构的材料的折射率为至少2.1、优选地至少2.25、尤其至少2.4。
根据光电子半导体芯片的至少一个实施形式,在半导体层序列的辐射穿透面上局部地施加有至少一个导电层,其中导电层尤其由透明的、导电的氧化物构建。导电层构建为具有高的横向导电能力。于是,通过导电层可以实现通过整个辐射穿透面到半导体层序列中的均匀的电流注入。例如,导电层以氧化锡铟(缩写ITO)、氧化锌铟(缩写IZO)或者ZnO构建或者由这些材料中的一种构成。
根据光电子半导体芯片的至少一个实施形式,导电层被耦合输出结构部分地或者优选完全地穿透。例如,譬如借助刻蚀将孔引入到导电层中,耦合输出结构施加到或者生长到孔中。在此,耦合输出结构的材料优选地直接接触辐射穿透面的材料。由于耦合输出结构穿透导电层,所以保证了高的耦合输出效率。这尤其适用,因为譬如透明的导电氧化物的值为2.0左右的折射率与譬如大约2.5的折射率的GaN相比比较小。
根据光电子半导体芯片的至少一个实施形式,耦合输出结构施加在其上的辐射穿透面以n导电的材料形成。
根据光电子半导体芯片的至少一个实施形式,辐射穿透面在制造公差的范围中平坦地构建。
根据光电子半导体芯片的至少一个实施形式,耦合输出结构在离开半导体层序列的方向上隆起于半导体层序列的材料之上。换言之,耦合输出结构并不通过在半导体层序列中的材料去除或者凹进部来形成,而是在半导体层序列的完成之后施加和/或生长在半导体层序列上。
根据光电子半导体芯片的至少一个实施形式,在半导体层序列中产生的辐射的波长位于紫外的、可见的和/或近红外的光谱范围中。于是,辐射具有在200nm到1500nm之间(包括200nm和1500nm)、尤其在340nm到1080nm之间(包括340nm和1080nm)的波长。
根据光电子半导体芯片的至少一个实施形式,在半导体层序列中产生的辐射的波长尤其小于或等于600nm。于是,辐射尤其是紫外辐射或者通过蓝光或绿光形成。
根据光电子半导体芯片的至少一个实施形式,侧棱和辐射穿透面之间的角度在40°到50°之间(包括40°和50°)。
根据光电子半导体芯片的至少一个实施形式,半导体层序列的材料以GaN、InGaN、AlGaN和/或AlInGaN形成。辐射的波长尤其小于或等于600nm。棱面和辐射穿透面之间的角度在30°到60°之间(包括30°和60°)。此外,耦合输出结构截顶锥形地成形,并且由TiO2构成。
根据光电子半导体芯片的至少一个实施形式,耦合输出结构的工作方式或者作用方式可以近似地借助于几何光学系统来描述。于是,耦合输出结构尤其没有形成基于波动光学的光子晶体。于是,耦合输出结构的典型长度标度或者周期性对应于从半导体层序列中耦合输出的辐射的至少一个波长。
根据光电子半导体芯片的至少一个实施形式,半导体层序列的主侧不具有结构化部或者粗化部。换言之,半导体层序列的主侧是平滑的。如果半导体芯片包括导电层,则该导电层优选地也是平滑的并且未粗化。
此外,提出了一种用于制造光电子半导体芯片的方法。借助该方法例如可以制造如结合所描述的实施形式的至少其中之一说明的光电子半导体芯片。
根据方法的至少一个实施形式,具有至少一个有源层的半导体层序列生长在衬底上。生长可以是外延生长。衬底尤其是生长衬底。
根据方法的至少一个实施形式,将光敏材料施加并且结构化到半导体层序列的辐射穿透面上。光敏材料例如是光刻胶或者是可通过辐射来结构化的其他材料。在此,辐射可以表示UV辐射、伦琴辐射、电子辐射或者离子辐射。
结构化例如是借助于光掩膜的曝光以及在必要情况下随后的光敏材料的显影。换言之,结构化在光敏材料的尤其以光技术硬化的区域的构建中形成。于是在该情况下,结构化不表示光敏材料的显著移除。
根据方法的至少一个实施形式,光敏材料在部分区域中被去除。去除可以是刻蚀或者灰化。例如,灰化、湿化学地或借助于等离子体地刻蚀掉和/或借助于溶剂洗掉或者溶解光敏材料的未曝光区域或者可替选地被曝光的区域。
根据方法的至少一个实施形式,替代光敏材料,借助于冲压方法或者印刷方法将掩膜施加在半导体层序列的辐射穿透面上。也可以使用所谓的压印方法,其中将形成掩膜的材料施加成尤其均匀的层,其中于是随后在材料的硬化进行之前借助于例如冲头在该层中产生开口。然后,耦合输出结构形成在这些开口中。
根据方法的至少一个实施形式,将形成耦合输出结构的材料以在制造公差的范围中尤其均匀的层施加在半导体层序列的辐射穿透面上。接下来,例如通过光刻工艺和/或通过湿化学刻蚀或者干化学刻蚀来将该层构建为耦合输出结构。
根据方法的至少一个实施形式,在部分区域中生成至少间接位于辐射穿透面上的耦合输出结构。耦合输出结构的生成可以是生长或者气相淀积。也可能的是,耦合输出结构的生成通过自组织的处理来进行。
根据方法的至少一个实施形式,尤其在耦合输出结构的生成之后将剩余的光敏材料去除。去除例如可以通过吹掉来实现。随着剩余的光敏材料的移除也可以将沉积在光敏材料上的、形成耦合输出结构的材料的剩余材料去除。
在用于制造光电子半导体芯片的方法的至少一个实施形式中,该方法包括以下步骤:
-在衬底上生长具有至少一个有源层的半导体层序列,
-在半导体层序列的辐射穿透面上施加和结构化光敏材料,
-在部分区域中将光敏材料去除,
-在这些部分区域中至少间接地在辐射穿透面上生成耦合输出结构,以及
-将剩余的光敏材料去除。
优选地,方法步骤的顺序如所说明的那样来进行。然而,同样也可以与所要制造的光电子半导体芯片的具体扩展方案有关地应用不同的顺序。
根据方法的至少一个实施形式,在施加和结构化光敏材料之前在该光敏材料和半导体层序列的辐射穿透面之间至少局部地产生尤其恰好一个导电层。
根据方法的至少一个实施形式,随着将光敏材料在部分区域中去除同样将导电层在这些部分区域中去除。换言之,导电层的材料以及光敏材料的剥离在相同的方法步骤中进行,尤其在相同的刻蚀步骤中进行。于是,在光敏材料的构建中使用相同的掩膜,用于产生导电层的图案或结构并且用于生成耦合输出结构。
根据方法的至少一个实施形式,该方法包含将所生长的半导体层序列转接合(Umbondens)到支承体上的步骤。于是,支承体尤其不是生长衬底。支承体构建为:以机械方式支承并且辅助半导体层序列。优选地,转接合到支承体上在施加和结构化光敏材料的步骤之前进行。
方法可以包含另外的步骤。例如,例如可以生成电接触部,在晶片复合结构中生长的半导体层序列可以划分为多个独立的半导体芯片,和/或浇注材料、譬如硅树脂或者环氧化物可以施加在半导体层序列和/或耦合输出结构上。
其中可以使用在此描述的光电子半导体芯片的几个应用领域是譬如显示器的背光或者指示装置的背光。此外,在此描述的光电子半导体芯片也可以使用在用于投影目的的照明装置中、在大灯或光辐射器中或者在普通照明中。
附图说明
在下文中借助实施例参考附图来进一步阐述在此描述的光电子半导体芯片以及用于制造光电子半导体芯片的方法。在此,相同的附图标记在各个附图中表示相同的元件。然而,在此未示出比例关系,更确切而言,为了更好的理解可以夸大地示出各个元件。
其中:
图1示出了在此描述的光电子半导体芯片的一个实施例的示意性截面图,
图2和3示出了在此描述的半导体芯片的另一实施例的示意性截面图,
图4示出了在此描述的光电子半导体芯片的另一实施例的辐射穿透面的示意性俯视图,
图5和6示出了在此描述的光电子半导体芯片的另一实施例的示意性截面图,
图7示出了在此描述的光电子半导体芯片的辐射穿透面和耦合输出结构的示意性俯视图,
图8和9示出了在此描述的半导体芯片的耦合输出效率与不同参数的相关性的示意图,
图10示出了拱顶形的在此描述的耦合输出结构的示意性侧视图,
图11示出了在此描述的用于制造在此描述的光电子半导体芯片的方法的示意图,以及
图12示出了在此描述的光电子半导体芯片的另一实施例的示意性俯视图(A)和示意性截面图(B)。
具体实施方式
在图1中示出了光电子半导体芯片1的实施例。在衬底7上存在半导体层序列2。半导体层序列2包括有源层3,在半导体芯片1工作中在有源层3中产生电磁辐射。半导体层序列2的两个主侧在制造公差的范围中是平滑的并且未设置有粗化部。衬底7也具有平滑的主侧。
半导体层序列2的背离衬底7的侧形成辐射穿透面20,其通过半导体层序列2的材料形成。辐射穿透面20形成半导体层序列2的背离衬底7的、在制造公差的范围中平坦的边界面。
在辐射穿透面20上施加有耦合输出结构4,其直接接触辐射穿透面20。耦合输出结构4的材料与半导体层序列2的材料不同。耦合输出结构4的高度H在垂直于辐射穿透面20的方向上为大约0.3μm到4μm。耦合输出结构4的横向伸展L在平行于辐射穿透面20的方向上为大约1μm到7μm。耦合输出结构4截顶棱锥形地、或者优选截顶锥形地成形。形成耦合输出结构4的横向边界面的棱面40相对于辐射穿透面20具有角度α,其在大约15°到大约75°之间、例如为60°左右。棱面40的总面积为辐射穿透面20的面积的至少50%。同样可能的是:棱面40的总面积超过辐射穿透面的面积。
耦合输出结构4的材料相对于在半导体层序列2中产生的辐射而言是透明的。此外,耦合输出结构4的材料具有与半导体层序列2的材料相比明显较差的导电能力。半导体层序列2的材料的折射率或辐射穿透面20的材料的折射率与耦合输出结构4的材料的折射率彼此偏差最高5%。
衬底7可以是生长衬底,在其上生长有半导体层序列2。同样可能的是,衬底7通过支承体衬底形成,半导体层序列2例如通过转接合或者通过晶片传送工艺(Wafertransferprozess)固定在该支承体衬底上。
在图2中示出了光电子半导体芯片1的另一实施例。在可以以蓝宝石构建的衬底7上生长有n导电的层8。至少局部地n导电的层8也如整个半导体层序列2那样基于GaN。在n导电的层8的背离衬底7的侧上生长有有源层3,在其之上在离开衬底7的方向上存在p导电的层9。p导电的层的厚度在垂直于辐射穿透面20的方向上明显小于n导电的层的厚度。
在p导电的层9上施加有导电层5,用于使电流沿着辐射穿透面20分布。导电层5例如由氧化锡铟、氧化锌铟或者氧化锌构成。在此,导电层5的厚度在垂直于辐射穿透面20的方向上为250nm或者更小。导电层5被耦合输出结构4完全穿透,使得耦合输出结构4直接接触辐射穿透面20。导电层5的背离半导体层2的侧在制造公差的范围中平滑地构建。
在导电层5中的、耦合输出结构4引入到其中的凹处可以通过刻蚀工艺和/或通过光刻方法产生。辐射穿透面20平坦地构建,并且耦合输出结构4在垂直于辐射穿透面20的方向上隆起于半导体层序列2之上。于是,耦合输出结构4并不通过从半导体层序列2中移除材料来产生。
在n导电的层8上施加有n接触部10,用于半导体层序列2的电接触。在导电层5上存在p接触部11。接触部10、11例如以金属构建。
用于构建耦合输出结构4的可替选可能性通过半导体层序列2的刻蚀来提供。在此,耦合输出结构的产生于是通过尤其从n导电的层8中或者从p导电的层9中移除材料来实现。为了可以以这种方式产生耦合输出结构4,n导电的层8或者p导电的层9必须具有大的厚度,以便能够产生耦合输出结构的对于有效的耦合输出所需的必要的高度H。
n导电的和p导电的层8、9的大的厚度例如会由于热负荷而在这些层8、9中引起材料应力,使得光电子半导体芯片1的寿命会缩短。尤其因此,层8、9的尽可能小的厚度是优选的。由于层8、9的小的厚度是优选的,所以通过从半导体层序列2中移除材料来产生耦合输出结构4是关键工艺,因为在过大的材料移除的情况下会损害有源层3并且半导体芯片1于是不再能够使用。
通过将耦合输出结构施加到半导体层序列2上,而不从半导体层序列2中移除材料,于是一方面省去了导电层8、9的刻蚀的关键工艺。此外,层8、9的厚度可以减小并且因此光电子半导体芯片1的寿命提高。
在半导体芯片1的根据图3的实施例中,耦合输出结构4截顶锥形地成形。棱面40和辐射穿透面20之间的角度α为大约45°。
耦合输出结构4施加在n导电的层8上。因为n导电的层8具有与p导电的层9相比较大的横向导电能力,所以譬如根据2的导电层在该实施例中不是必需的。
支承体13通过支承体衬底形成,半导体层序列2在生长在生长衬底上之后固定在支承体衬底上。在耦合输出结构4的产生之前,未示出的生长衬底已经从半导体层序列2去除。
可选地,半导体芯片1可以具有未示出的浇注体。浇注体例如围绕半导体层序列20和耦合输出结构4。
在图4中示出了例如根据图1至3之一的半导体芯片1的辐射穿透面20的一部分的示意性俯视图。耦合输出结构4形成岛状物6。相邻的岛状物6或者耦合输出结构4彼此分隔,也就是说通过耦合输出结构4或者岛状物本身的材料并不提供相邻的岛状物6之间的连接。岛状物6分别锥体地成形,使得每个一个岛状物6可以优选对应于耦合输出结构4的恰好一个。相邻的岛状物6之间的间隔d大于在半导体层序列2中产生的辐射的波长。
耦合输出结构4在整个辐射穿透面20上均匀地设置成六边形图案。六边形图案在几何结构上可以通过栅格12予以描述,该栅格在制造公差的范围中通过相同的、规则的、等边的六边形形成。被岛状物6或者耦合输出结构4所覆盖的面占辐射穿透面20的比例为大约50%。
可替选地同样可能的是:替代六边形栅格12,耦合输出结构4设置成譬如方形栅格或者矩形栅格。与在图1至3中不同,岛状物6或者耦合输出结构4也可以具有类似于球体或者椭圆体的部分的拱形造型。
在图5中示出了光电子半导体芯片1的一个实施例,其中半导体层序列2构建为薄膜层。半导体层序列2通过连接装置14施加在支承体13上。支承体13并不是如下衬底,在其上已生长了具有有源层3的半导体层序列2。换言之,半导体层序列2生长在未示出的生长衬底上并且接着转接合到支承体13上。连接装置14可以是金属焊剂。优选地,连接装置14对于在半导体层序列2中产生的辐射而言反射性地起作用。通过连接装置14也实现了p接触部11。
连接装置14也可以通过层系统形成,并且例如可以包括一种或多种焊剂、至少一个气相淀积的金属层和至少一个反射性的、尤其金属的镜层。
朝向支承体13的p导电的层9的厚度在垂直于辐射穿透面20的方向上为大约100μm到2μm。背离支承体13的n导电的层8的厚度尤其在大约2μm到10μm之间(包括2μm和10μm)。包括n导电的层8、p导电的层9和有源层3的半导体层序列2的总厚度优选地在1μm到7μm之间的范围中(包括1μm和7μm)。p导电的层9、n导电的层8和支承体13都未设置粗化部。支承体13优选地具有100μm到200μm之间(包括100μm和200μm)的厚度。连接装置14的厚度优选地在1μm到10μm之间(包括1μm和10μm)。
截顶锥形的耦合输出结构4直接施加在半导体层序列2的辐射穿透面20上。同样,直接在辐射穿透面20上存在n接触部10。n接触部10优选地以金属材料构建或者由其构成。
可选地可能的是:譬如在根据图2的实施例中在辐射穿透面20上在耦合输出结构4之间的区域中存在有在图5中未示出的具有导电材料的层。替代该导电层或者除了该导电层之外,耦合输出结构4的材料可以是导电的。
在根据图6的实施例中,半导体层序列2具有凹处17。凹处17局部地穿透有源层3。在凹处17中安置有接触部10、11之一。在半导体芯片1的该实施例中,n接触部10和p接触部11存在于半导体层序列2的相同侧上。与在图6中所示的不同地可能的是:接触部10、11在离开半导体层序列2的方向上彼此齐平地结束。
在半导体芯片1的根据图1至6的实施例中,耦合输出结构4具有相对简单的几何结构。在图7中示出了具有较复杂的几何结构或者结构化(Strukturbebung)的耦合输出结构4的示例。在图7中,耦合输出结构4简化地相应地示为线条。于是,耦合输出结构4的棱面40或者轮廓在图7中未示出。
根据图7A,耦合输出结构4连续地以唯一的螺旋体形式施加在半导体层序列2的辐射穿透面20上。于是,耦合输出结构4通过连贯的、未中断的、伸长的并且螺旋状地成形的区域形成。如果在辐射穿透面20上在耦合输出结构4之间的区域中施加有导电层5,则该导电层5并不通过耦合输出结构4中断为彼此电绝缘的部分区域。换言之,该可选的、导电的层5也通过连续的、未中断的、平面的区域形成。
此外,除了例如螺旋状的耦合输出结构4之外,尤其在辐射穿透面20的边缘区域中可以存在另外的、例如截顶锥形地成形的耦合输出结构4。
在耦合输出结构4的根据图7B的实施例中,耦合输出结构4在俯视图中具有弧形的造型。不同的、弧形的耦合输出结构4相应地至少部分地抓到彼此中。在此,相邻的耦合输出结构4优选地并不接触。通过耦合输出结构4的这样的构造可能的是:耦合输出结构4覆盖辐射穿透面20的特别高的面积比例。
在图7C中,耦合输出结构4具有L形造型的和I形的造型。尤其是,I形的耦合输出结构4的定向交替,以实现高的耦合输出效率。此外,根据图7B、7C的半导体芯片1在俯视图中相应地具有矩形的、尤其非方形的平面图。
在图8中示出了在半导体层序列2中产生的辐射从半导体芯片1中出来的耦合输出效率E与耦合输出结构4的材料的折射率n相关的变化曲线。在此,耦合输出效率E的最大值定标为1。所示的曲线涉及半导体层序列2,其基于GaN并且具有大约为2.5的折射率。同样,半导体层序列2和耦合输出结构4被由环氧化物、硅树脂或者环氧化物-硅树脂混合材料构成的浇注物围绕,该浇注物具有大约1.4到1.5的折射率。
耦合输出结构4由TiO2构成并且具有截顶棱锥形的几何结构,该几何结构带有方形平面图。耦合输出结构的高度H为大约750nm,横向伸展L为大约1μm并且上侧处的宽度W为大约0.5μm,也参照图9B。
如果耦合输出结构4的折射率n与半导体层序列2的折射率类似,则耦合输出效率E根据图8为最大。这在此情况下在耦合输出结构4的大约2.5的折射率n时情况如此。该折射率近似地对应于GaN的折射率。在耦合输出结构4的材料的折射率n偏离2.5的情况下,耦合输出效率E强烈降低。
在图9A中针对类似于图8的半导体芯片1示出了耦合输出效率E与耦合输出结构4的高度H和几何参数T的相关性。根据图9A,当在该实例中以TiO2构建的耦合输出结构4的高度H为大约750nm或者超过750nm时,则耦合输出效率E最大。
耦合输出结构4的高度H越大,则耦合输出结构4的棱面40的总面积也越大。因为耦合输出效率E随着棱面40的总面积增大,所以要选择耦合输出结构4的相对大的高度H。因为耦合输出结构4的材料(譬如TiO2)关于在半导体层序列2中产生的辐射表现小的剩余吸收性,所以耦合输出结构4的过大的高度H导致吸收损耗。因此,耦合输出结构4的大约0.5μm到大约2μm之间(包括0.5μm和2μm)的高度H是优选的。
图9A中的耦合输出结构4根据图9B具有截顶棱锥形的形状,其带有方形平面图。耦合输出结构4在背离辐射穿透面20的上侧上具有宽度W。几何参数T限定为耦合输出结构4的宽度W与横向伸展L之商。于是适用:T=W/L。
在图9A中可看到的是,耦合输出效率E随着几何参数T的减小而增大。换言之,其中棱面40几乎垂直于辐射穿透面20来定向的耦合输出结构4具有相对小的耦合输出效率E。棱面40(即耦合输出结构4的横向、相对于辐射穿透面20倾斜地定向的边界面)的总面积随着几何参数T的减小而增大,并且耦合输出效率E也随之增大。
在图10中示出了拱顶形的或者截球形的耦合输出结构4。耦合输出结构4具有唯一的、连续的、背离辐射穿透面20的边界面。有助于提高耦合输出效率E的棱面40尤其仅仅是边界面的如下部分,其相对于辐射穿透面20具有15°到75°之间(包括15°和75°)的角度。耦合输出结构4的边界面的形成棱面40的部分在图10中存在于两条平行于辐射穿透面20来定向的线条-点线之间。
在图11中示出了用于光电子半导体芯片1的制造方法。根据图11A,具有有源层3的半导体层序列2外延生长在衬底7上,衬底7是生长衬底。
在根据图11B的可选的方法步骤中,在半导体层序列2的辐射穿透面20上施加有导电层5。可选的、导电的层5例如由透明导电氧化物构成,譬如由ITO或者ZnO构成。
在图11C中示出了:在辐射穿透面20上或者在导电层5上施加且结构化有光敏材料15的层。例如,光敏材料15是光刻胶,其以如下厚度来施加,该厚度优选地大于要产生的耦合输出结构4的高度H。光敏材料的结构化例如通过借助于未在图11中示出的光掩膜的曝光来进行。接下来,光敏材料15可以在必要情况下显影。
在图11D中示出了:在部分区域16中将光敏材料15去除并且可选地将导电层5去除。尤其是,半导体层序列2的辐射穿透面20在部分区域16中暴露。与在图11D中所示不同,导电层5可以在部分区域16中在减小的厚度的情况下而保持。
根据图11E,耦合输出结构40在部分区域16中产生。可能的是:耦合输出结构4的材料45也沉积在部分区域16之外的光敏材料15上。
根据图11F,剩余的、未在根据图11D的方法步骤中去除的光敏材料15被去除。借助该去除,也将可能在光敏材料15上的不希望的、所沉积的材料45去除。剩余的光敏材料15的去除可以通过吹掉来实现。
在光电子半导体芯片1的根据图12的实施例中,耦合输出结构4具有多个开口41。在此,耦合输出结构4的材料以连续的层施加在辐射穿透面20上。于是,通过完全穿透该层并且伸至辐射穿透面20的开口41形成耦合输出结构4的棱面40。开口41例如具有类似于截顶锥形的形状,其中开口41朝着辐射穿透面20逐渐变细。
与在图12中所示不同,耦合输出结构4的材料的多个、彼此分离的层状区域可以施加在辐射穿透面20上,这些区域分别具有多个开口41。可选地同样可能的是:在耦合输出结构4和半导体层序列2之间存在未示出的、导电的层5,例如类似于根据图2的半导体芯片1。可能的是:开口41未穿透该导电层5。
在此描述的发明并不通过根据实施例的描述而受限。更确切而言,本发明包括任意新特征以及特征的任意组合,这尤其包含权利要求中的特征的任意组合,即使这些特征或者这些组合本身并未明确在权利要求或者实施例中予以说明。
本专利申请要求德国专利申请102008062932.4的优先权,其公开内容通过引用结合于此。
Claims (9)
1.一种光电子半导体芯片(1),其具有半导体层序列(2),该半导体层序列具有用于产生电磁辐射的至少一个有源层(3),并且该半导体芯片具有耦合输出结构(4),该耦合输出结构施加在半导体层序列(2)的辐射穿透面(20)上,其中
-耦合输出结构(4)的材料与半导体层序列(2)的材料不同,
-耦合输出结构(4)的材料的折射率与半导体层序列(2)的材料的折射率彼此偏差最高30%,耦合输出结构(4)的材料的折射率和半导体层序列(2)的材料的折射率是相关波长处的折射率,其中所述相关波长是在半导体层序列(2)中产生的所述电磁辐射的波长,
-耦合输出结构(4)的棱面(40)具有总面积,该总面积为辐射穿透面(20)的面积的至少5%,
-耦合输出结构(4)直接地安置在辐射穿透面(20)上,
-通过耦合输出结构(4)的材料形成多个岛状物(6),其中相邻的岛状物(6)彼此分隔,使得在相邻的耦合输出结构和岛状物之间并未通过耦合输出结构的材料形成连接,
-在半导体层序列(2)的辐射穿透面(20)上施加有至少一个导电层(5),其中所述导电层(5)以透明的、导电的氧化物构建,并且其中耦合输出结构(4)完全地穿透所述导电层(5),
-耦合输出结构(4)在与辐射穿透面(20)垂直的方向上具有高度(H),该高度在0.3μm到10μm之间,包括0.3μm和10μm,以及
-导电层(5)的厚度在垂直于辐射穿透面(20)的方向上为250nm或者更小,使得导电层(5)的厚度小于耦合输出结构(4)的高度。
2.根据权利要求1所述的光电子半导体芯片(1),其中棱面(40)是耦合输出结构(4)的如下边界面或者边界面的如下部分:所述边界面或所述部分与辐射穿透面(20)成最小为15°并且最大为75°的角度(α)。
3.根据权利要求1或2所述的光电子半导体芯片(1),其中耦合输出结构(4)在与辐射穿透面(20)平行的方向上具有横向伸展(L),该横向伸展在1μm到3μm之间,包括1μm和3μm,并且其中耦合输出结构(4)在与辐射穿透面(20)垂直的方向上具有高度(H),该高度在0.5μm到3μm之间,包括0.5μm和3μm。
4.根据权利要求1或2所述的光电子半导体芯片(1),其中耦合输出结构(4)截顶棱锥形地、截球形地、球形地和/或截顶锥形地构建,其中耦合输出结构(4)的基面朝向辐射穿透面(20)。
5.根据权利要求1或2所述的光电子半导体芯片(1),其中耦合输出结构(4)的材料由以下材料的一种构成:TiO2、ZnS、AlN、SiC、BN、Ta2O5。
6.根据权利要求1或2所述的光电子半导体芯片(1),其中耦合输出结构(4)的棱面(40)的总面积为辐射穿透面(20)的面积的至少20%。
7.根据权利要求1或2所述的光电子半导体芯片(1),其中耦合输出结构(4)的材料具有在2.4到2.6之间的折射率,包括2.4和2.6。
8.根据权利要求1或2所述的光电子半导体芯片(1),其中
-半导体层序列(2)的材料基于GaN、InGaN、AlGaN和/或AlInGaN,
-辐射穿透面(20)与耦合输出结构(4)的棱面(40)之间的角度(α)在30°到60°之间,包括30°和60°,以及
-耦合输出结构(4)截顶锥形地成形并且由TiO2构成。
9.一种用于制造根据权利要求1所述的光电子半导体芯片的方法,其具有以下步骤:
-在衬底(7)上生长具有至少一个有源层(3)的半导体层序列(2),
-在半导体层序列(2)的辐射穿透面(20)上施加有至少一个导电层(5),其中所述导电层(5)以透明的、导电的氧化物构建,
-在所述导电层(5)上施加并且结构化光敏材料(15),
-去除在部分区域(16)中的光敏材料(15)和去除所述部分区域(16)中的所述导电层(5),半导体层序列(2)的辐射穿透面(20)在所述部分区域(16)中暴露,
-在所述部分区域(16)中在辐射穿透面(20)上生成耦合输出结构(4),以及
-去除剩余的光敏材料(15),
其中
-耦合输出结构(4)的材料与半导体层序列(2)的材料不同,并且这些材料在折射率方面彼此相差最高30%,
-耦合输出结构(4)的棱面的总面积为辐射穿透面(20)的面积的至少30%,
-耦合输出结构(4)直接地安置在辐射穿透面上,
-通过耦合输出结构(4)的材料形成多个岛状物(6),其中相邻的岛状物(6)彼此分隔,使得使得在相邻的耦合输出结构和岛状物之间并未通过耦合输出结构的材料形成连接,
-耦合输出结构(4)完全地穿透所述导电层(5),
-耦合输出结构(4)在与辐射穿透面(20)垂直的方向上具有高度(H),该高度在0.3μm到10μm之间,包括0.3μm和10μm,以及
-导电层(5)的厚度在垂直于辐射穿透面(20)的方向上为250nm或者更小,使得导电层(5)的厚度小于耦合输出结构(4)的高度。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102008062932.4 | 2008-12-23 | ||
DE102008062932A DE102008062932A1 (de) | 2008-12-23 | 2008-12-23 | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips |
PCT/DE2009/001550 WO2010072187A2 (de) | 2008-12-23 | 2009-11-02 | Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102227825A CN102227825A (zh) | 2011-10-26 |
CN102227825B true CN102227825B (zh) | 2014-09-24 |
Family
ID=42063943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200980148152.3A Active CN102227825B (zh) | 2008-12-23 | 2009-11-02 | 光电子半导体芯片以及用于制造光电子半导体芯片的方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8816353B2 (zh) |
EP (1) | EP2368278B1 (zh) |
JP (1) | JP5646503B2 (zh) |
KR (1) | KR101678242B1 (zh) |
CN (1) | CN102227825B (zh) |
DE (1) | DE102008062932A1 (zh) |
WO (1) | WO2010072187A2 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009019161A1 (de) | 2009-04-28 | 2010-11-04 | Osram Opto Semiconductors Gmbh | Leuchtdiode und Verfahren zur Herstellung einer Leuchtdiode |
DE102011117381A1 (de) | 2011-10-28 | 2013-05-02 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips |
EP2613367A3 (en) * | 2012-01-06 | 2013-09-04 | Imec | Method for producing a led device . |
US8896008B2 (en) | 2013-04-23 | 2014-11-25 | Cree, Inc. | Light emitting diodes having group III nitride surface features defined by a mask and crystal planes |
JP7007923B2 (ja) * | 2018-01-16 | 2022-01-25 | 日機装株式会社 | 半導体発光素子および半導体発光素子の製造方法 |
DE102018119622A1 (de) * | 2018-08-13 | 2020-02-13 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips |
EP3918390A4 (en) | 2019-01-28 | 2022-10-05 | B.G. Negev Technologies and Applications Ltd., at Ben-Gurion University | STRUCTURE FOR A WAVEGUIDE FACET |
WO2021149043A1 (en) * | 2020-01-20 | 2021-07-29 | B.G. Negev Technologies And Applications Ltd., At Ben-Gurion University | Structure for a waveguide facet |
DE102020112414A1 (de) * | 2020-05-07 | 2021-11-11 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Strahlung emittierendes Halbleiterbauelement und Verfahren zur Herstellung eines Strahlung emittierenden Halbleiterbauelements |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10313606A1 (de) * | 2003-03-26 | 2004-10-14 | Osram Opto Semiconductors Gmbh | Mechanische Mikrostrukturierung eines Halbleiterchips |
CN1672270A (zh) * | 2002-07-31 | 2005-09-21 | 奥斯兰姆奥普托半导体有限责任公司 | GaN基发射辐射的薄膜半导体器件 |
DE102006017573A1 (de) * | 2006-04-13 | 2007-10-18 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterkörper und Verfahren zu dessen Herstellung |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7026A (en) * | 1850-01-15 | Door-lock | ||
DE10111501B4 (de) * | 2001-03-09 | 2019-03-21 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes Halbleiterbauelement und Verfahren zu dessen Herstellung |
DE10139723A1 (de) * | 2001-08-13 | 2003-03-13 | Osram Opto Semiconductors Gmbh | Strahlungsemittierender Chip und strahlungsemittierendes Bauelement |
DE10340271B4 (de) | 2003-08-29 | 2019-01-17 | Osram Opto Semiconductors Gmbh | Dünnschicht-Leuchtdiodenchip und Verfahren zu seiner Herstellung |
JP4881003B2 (ja) * | 2003-09-26 | 2012-02-22 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 放射を発する薄膜半導体チップ |
KR101228428B1 (ko) | 2004-02-20 | 2013-01-31 | 오스람 옵토 세미컨덕터스 게엠베하 | 광전 소자, 다수의 광전 소자를 구비한 장치 및 광전 소자를 제조하기 위한 방법 |
JP4371029B2 (ja) * | 2004-09-29 | 2009-11-25 | サンケン電気株式会社 | 半導体発光素子およびその製造方法 |
KR100631414B1 (ko) | 2005-05-19 | 2006-10-04 | 삼성전기주식회사 | 반도체 발광 다이오드 및 그 제조방법 |
KR100631133B1 (ko) | 2005-05-31 | 2006-10-02 | 삼성전기주식회사 | 수직구조 질화물계 반도체 발광 다이오드 |
JP4986445B2 (ja) | 2005-12-13 | 2012-07-25 | 昭和電工株式会社 | 窒化ガリウム系化合物半導体発光素子 |
JP2007220972A (ja) * | 2006-02-17 | 2007-08-30 | Showa Denko Kk | 半導体発光素子及びその製造方法、並びにランプ |
KR100764403B1 (ko) | 2006-05-11 | 2007-10-05 | 삼성전기주식회사 | 아조벤젠기 폴리머를 이용한 미세 패터닝 방법을 이용한 질화물계 반도체 발광소자의 제조방법 |
KR100735470B1 (ko) | 2006-05-19 | 2007-07-03 | 삼성전기주식회사 | 질화물계 반도체 발광소자의 제조방법 |
JP5318353B2 (ja) * | 2007-02-14 | 2013-10-16 | 三菱化学株式会社 | GaN系LED素子および発光装置 |
DE102007061140A1 (de) * | 2007-12-19 | 2009-06-25 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement mit Kühlelement |
-
2008
- 2008-12-23 DE DE102008062932A patent/DE102008062932A1/de not_active Withdrawn
-
2009
- 2009-11-02 WO PCT/DE2009/001550 patent/WO2010072187A2/de active Application Filing
- 2009-11-02 JP JP2011542667A patent/JP5646503B2/ja active Active
- 2009-11-02 CN CN200980148152.3A patent/CN102227825B/zh active Active
- 2009-11-02 KR KR1020117017209A patent/KR101678242B1/ko active IP Right Grant
- 2009-11-02 US US13/138,034 patent/US8816353B2/en active Active
- 2009-11-02 EP EP09796292.2A patent/EP2368278B1/de active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1672270A (zh) * | 2002-07-31 | 2005-09-21 | 奥斯兰姆奥普托半导体有限责任公司 | GaN基发射辐射的薄膜半导体器件 |
DE10313606A1 (de) * | 2003-03-26 | 2004-10-14 | Osram Opto Semiconductors Gmbh | Mechanische Mikrostrukturierung eines Halbleiterchips |
DE102006017573A1 (de) * | 2006-04-13 | 2007-10-18 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterkörper und Verfahren zu dessen Herstellung |
Non-Patent Citations (1)
Title |
---|
JP特开2007-220972A 2007.08.30 |
Also Published As
Publication number | Publication date |
---|---|
WO2010072187A3 (de) | 2010-10-21 |
US8816353B2 (en) | 2014-08-26 |
DE102008062932A1 (de) | 2010-06-24 |
KR20110101220A (ko) | 2011-09-15 |
WO2010072187A2 (de) | 2010-07-01 |
EP2368278A2 (de) | 2011-09-28 |
KR101678242B1 (ko) | 2016-11-21 |
US20120146044A1 (en) | 2012-06-14 |
JP5646503B2 (ja) | 2014-12-24 |
JP2012513681A (ja) | 2012-06-14 |
CN102227825A (zh) | 2011-10-26 |
EP2368278B1 (de) | 2014-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102227825B (zh) | 光电子半导体芯片以及用于制造光电子半导体芯片的方法 | |
US8895329B2 (en) | Patterned substrate for light emitting diode and light emitting diode employing the same | |
TWI479678B (zh) | 發光裝置 | |
US20040113167A1 (en) | Electromagnetic radiation emitting semiconductor chip and procedure for its production | |
US20100038664A1 (en) | Semiconductor Chip and Method for Producing a Semiconductor Chip | |
KR20070063731A (ko) | 나노 패턴이 형성된 기판의 제조방법 및 그 기판을 이용한발광소자 | |
JP2009130027A (ja) | 半導体発光素子用ウエーハの粗面化方法及び半導体発光素子 | |
US20150349196A1 (en) | Nitride semiconductor light-emitting device and method of manufacturing same | |
JP4889361B2 (ja) | 半導体発光素子の製造方法 | |
KR101274651B1 (ko) | 발광 다이오드 및 이의 제조 방법 | |
KR101490174B1 (ko) | 다중 접합 구조를 가지는 발광 다이오드 및 이의 형성방법 | |
KR100714626B1 (ko) | 질화물 반도체 발광소자 및 제조방법 | |
US20130049015A1 (en) | Leds and methods for manufacturing the same | |
CN117766646A (zh) | 高可靠性倒装led芯片及其制备方法 | |
TW201513394A (zh) | 基板及其製造方法、發光元件及其製造方法以及具有該基板或發光元件之裝置 | |
TWI482308B (zh) | 形成細微圖案之方法及製造使用該細微圖案的半導體發光裝置之方法 | |
KR100809508B1 (ko) | 평면 프레즈넬 렌즈를 구비한 발광 소자 및 그 제조방법 | |
KR20150043748A (ko) | 반도체 소자의 패턴 형성 방법 | |
KR101171357B1 (ko) | 발광 소자 및 이의 제조 방법 | |
KR20090021975A (ko) | 미세패턴 형성방법 및 이를 이용한 반도체 발광소자제조방법 | |
KR20080002200A (ko) | 3족 질화물 반도체 발광소자의 제조 방법 | |
US9755104B2 (en) | Method of manufacturing optoelectronic element having rough surface | |
CN109920887B (zh) | 一种发光二极管芯片及其制造方法 | |
CN116344708B (zh) | 一种基于自对准工艺的Micro-LED器件制作方法 | |
TWI786276B (zh) | 發光元件之製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |