CN117766646A - 高可靠性倒装led芯片及其制备方法 - Google Patents
高可靠性倒装led芯片及其制备方法 Download PDFInfo
- Publication number
- CN117766646A CN117766646A CN202410079463.5A CN202410079463A CN117766646A CN 117766646 A CN117766646 A CN 117766646A CN 202410079463 A CN202410079463 A CN 202410079463A CN 117766646 A CN117766646 A CN 117766646A
- Authority
- CN
- China
- Prior art keywords
- light
- layer
- area
- transmitting
- photoresist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 93
- 238000005530 etching Methods 0.000 claims abstract description 49
- 230000005540 biological transmission Effects 0.000 claims abstract description 21
- 238000001259 photo etching Methods 0.000 claims abstract description 21
- 230000000903 blocking effect Effects 0.000 claims abstract description 15
- 230000004888 barrier function Effects 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 230000003247 decreasing effect Effects 0.000 claims 1
- 230000006872 improvement Effects 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000005265 energy consumption Methods 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 239000003929 acidic solution Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
本发明公开了一种高可靠性倒装LED芯片及其制备方法，涉及发光二极管技术领域。制备方法包括：提供外延片；刻蚀形成第一孔洞，依次形成透明导电层、刻蚀阻挡层、DBR层和光刻胶层，采用掩膜板曝光，然后显影，烘烤固化光刻胶层；刻蚀DBR层；去除光刻胶层；形成第一电极和第二电极，得到高可靠性倒装LED芯片成品。掩膜板包括透光区域和阻光区域，透光区域包括光刻图形透光区域和非图形透光区域；非图形透光区域包括环绕光刻图形透光区域设置的透光环，透光环与光刻图形透光区域之间设有阻光环；紫外光通过图形透光区域照射光刻胶层，形成曝光区域；紫外光透过透光环照射光刻胶层，形成欠曝光区域。实施本发明，可提升倒装LED芯片的可靠性。
Description
技术领域
本发明涉及发光二极管技术领域，尤其涉及一种高可靠性倒装LED芯片及其制备方法。
背景技术
倒装LED芯片是一种新型LED芯片，其散热性能和光效均优于传统的正装LED芯片，因此被广泛应用在照明、显示、通讯等领域。倒装LED芯片采用背面出光，因此其芯片结构中需要设置反射层，目前常见的反射层有Ag反射镜、布拉格反射层(DBR)，其中，布拉格反射层是目前应用的最广的技术路线，但布拉格反射层不导电，为了后续形成的电极与布拉格反射层下方的半导体层形成电连接，往往需要对布拉格反射层进行刻蚀，但由于布拉格反射层A厚度较大(通常＞2μm)，因此光刻刻蚀时所形成的PR(光刻胶)层B厚度也较高(一般＞9μm)，而其刻蚀图形宽度又小，导致深宽比较大，开孔后侧壁角度很大(参见图1)，后续沉积的金属电极层C容易断裂(参见图2，侧壁角度约75.80°)，使得LED性能下降，可靠性下降。
发明内容
本发明所要解决的技术问题在于，提供一种高可靠性倒装LED芯片及其制备方法，可有效提升倒装LED芯片的可靠性。
为了解决上述技术问题，本发明提供了一种高可靠性倒装LED芯片的制备方法，其包括以下步骤：
S1、提供外延片；所述外延片包括衬底和依次层叠于所述衬底上的第一半导体层、有源层和第二半导体层；
S2、对所述外延片进行光刻刻蚀，形成刻蚀至第一半导体层的第一孔洞；
S3、在步骤S2得到的外延片上依次形成透明导电层、刻蚀阻挡层和DBR层；
S4、在所述DBR层上形成光刻胶层；
S5、采用掩膜板将所述光刻胶层曝光，形成曝光区域、欠曝光区域和非曝光区域；
S6、显影去除所述曝光区域内的光刻胶层以及欠曝光区域的预设量的光刻胶层；
S7、将剩余的光刻胶层烘烤固化；
S8、将曝光区域内的DBR层刻蚀去除，暴露刻蚀阻挡层；
S9、去除欠曝光区域以及非曝光区域内的光刻胶层；
S10、在步骤S9得到的外延片上形成第一电极和第二电极，得到高可靠性倒装LED芯片成品，其中，第一电极通过第一孔洞与所述第一半导体层形成电连接，第二电极通过刻蚀阻挡层、透明导电层与所述第二半导体层形成电连接；
其中，所述掩膜板包括透光区域和阻光区域，所述透光区域包括光刻图形透光区域和非图形透光区域；所述非图形透光区域包括至少一个环绕所述光刻图形透光区域设置的透光环，所述透光环与所述光刻图形透光区域之间设有阻光环；紫外光通过所述图形透光区域照射所述光刻胶层，形成曝光区域；紫外光透过所述透光环照射所述光刻胶层，形成欠曝光区域。
作为上述技术方案的改进，所述非图形透光区域包括2～20个透光环，多个所述透光环间隔设置，相邻透光环之间设有阻光环；
相邻透光环之间的间距相同或不同，多个透光环的宽度相同或不同。
作为上述技术方案的改进，多个所述透光环的宽度由靠近所述光刻图形透光区域至远离所述光刻图形透光区域方向呈递减变化；
多个所述阻光环的宽度相同。
作为上述技术方案的改进，所述光刻胶层的厚度为9μm～15μm，所述DBR层的厚度为2μm～5μm。
作为上述技术方案的改进，步骤S7中，烘烤温度为90℃～110℃，烘烤时间为20s～70s。
作为上述技术方案的改进，步骤S7中，烘烤温度为100℃，烘烤时间为30s。
作为上述技术方案的改进，步骤S8中，采用ICP刻蚀所述DBR层，刻蚀气体为Ar、BCl3和CF4，Ar、BCl3和CF4的流量比为1:3:10～1:5:15；
刻蚀时间为1300s～1500s，RF功率为1000W～1200W，ICP功率为400W～500W，刻蚀压力为1torr～10torr。
作为上述技术方案的改进，Ar、BCl3和CF4的流量比为1:3.5:12。
作为上述技术方案的改进，步骤S5中，曝光光强为500mJ～700mJ，曝光时间为0.5ms～1.2ms；
步骤S6中，显影时间为100s～150s。
相应的，本发明还公开了一种高可靠性倒装LED芯片，其由上述的高可靠性倒装LED芯片的制备方法制备而得。
实施本发明，具有如下有益效果：
本发明的高可靠性倒装LED芯片的制备方法中，采用特定结构的掩膜板对DBR层上的光刻胶进行曝光处理，其中，掩膜板包括透光区域和阻光区域，透光区域包括光刻图形透光区域和非图形透光区域，非图形透光区域包括至少一个环绕光刻图形透光区域设置的透光环，透光环与光刻图形透光区域之间设有阻光环。基于该结构的掩膜板，曝光所用紫外光不仅通过光刻图形透光区域对光刻胶层进行曝光，形成曝光区域，而且可通过透光环透过掩膜板对光刻胶层进行欠曝光，形成欠曝光区域，即在曝光区域周围形成了欠曝光区域，进而在后续显影过程中，曝光区域的光刻胶层被完全去除，欠曝光区域的光刻胶层被部分去除，非曝光区域的光刻胶层得以保留，降低了光刻胶层开孔区域的侧壁角度，改善了后续形成电极时金属叠层的披覆状态，避免产生空洞、断裂等缺陷，有效提升了倒装LED芯片的可靠性。
进一步的，本发明的高可靠性的倒装LED芯片的制备方法中，在显影之后采用的烘烤温度低，烘烤时间短，降低了能耗，提升了生产效率。
进一步的，本发明的高可靠性的倒装LED芯片的制备方法中，在刻蚀时无需引入O2或大幅提升Ar的比例，从而降低了对光刻胶的消耗，提升了光刻速度，降低了生产成本，提升了生产效率。
附图说明
图1是现有技术中光刻胶层显影烘烤后状态的实拍图；
图2是现有技术中形成电极金属层后的实拍图；
图3是本发明一实施例中高可靠倒装LED芯片的制备方法的流程图；
图4是步骤S4后外延片的结构示意图；
图5是本发明一实施例中掩膜板的俯视结构示意图；
图6是本发明一实施例中掩膜板的主视结构示意图；
图7是步骤S5中曝光状态的原理示意图；
图8是步骤S7后光刻胶层角度的实拍图；
图9是步骤S10后倒装LED芯片的结构示意图；
图10是步骤S10后第二电极、刻蚀阻挡层、DBR层的实拍图；
图中，A为布拉格反射层，B为PR层，C为金属电极层；1为外延片，11为衬底，12为第一半导体层，13为有源层，14为第二半导体层，2为透明导电层，3为刻蚀阻挡层，4为DBR层，5为光刻胶层，51为曝光区域，52为欠曝光区域，53为非包裹区域，6为掩膜板，61为透光区域，62为阻光区域，611为光刻图形透光区域，612为非图形透光区域，613为透光环，614为阻光环，63为透光基底，64为阻光层，7为第一电极，8为第二电极。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。仅此声明，本发明在文中出现或即将出现的上、下、左、右、前、后、内、外等方位用词，仅以本发明的附图为基准，其并不是对本发明的具体限定。
参见图3，本发明提供了一种高可靠性倒装LED芯片的制备方法，其包括以下步骤：
S1：提供外延片；
其中，外延片1包括衬底11和依次层叠于衬底11上的第一半导体层12、有源层13和第二半导体层14。衬底11为蓝宝石衬底、硅衬底或SiC衬底，但不限于此。第一半导体层12可为N型GaN层、N型AlGaN层、N型GaAs层，但不限于此。有源层13可为InGaN-GaN型MQW层、InGaN-AlGaN型MQW层或AlGaN-AlGaN型MQW层，但不限于此。第二半导体层14可为P型GaN层、P型AlGaN层、P型GaAs层，但不限于此。
优选的，在本发明的一个实施例之中，外延片1还可包括本领域常见的缓冲层、本征半导体层、应力缓冲层、电子阻挡层、欧姆接触层中的一种或多种，但不限于此。
S2：对外延片进行光刻刻蚀，形成刻蚀至第一半导体层的第一孔洞；
其中，可通过光刻-刻蚀工艺形成第一孔洞，但不限于此。刻蚀工艺可为干法刻蚀或湿法刻蚀，但不限于此。优选的为干法刻蚀工艺(如ICP、RIE或ECR)。
S3：在步骤S2得到的外延片上依次形成透明导电层、刻蚀阻挡层和DBR层；
其中，透明导电层2可为本领域常见的ITO层、IZO层、AZO层，但不限于此。优选的为ITO层，其透光率高，可有效降低光的损失。其中，透明导电层可通过本领域常见的蒸镀、PVD等方法形成，但不限于此。优选的，在一个实施例中，采用光刻胶或SiO2层作为掩膜，在第二半导体层14上蒸镀透明导电层2。
在形成透明导电层2后，在透明导电层上继续形成刻蚀阻挡层3，以防止在DBR层4刻蚀的过程中损伤透明导电层2。具体的，刻蚀阻挡层3可为本领域常见的Pt层和/或Au层，但不限于此。刻蚀阻挡层可通过蒸镀、PVD等方法形成，但不限于此。优选的，在一个实施例中，采用光刻胶或SiO2层作为掩膜，在透明导电层2上蒸镀刻蚀阻挡层3。
在形成刻蚀阻挡层3后，在刻蚀阻挡层3上继续形成DBR层4，DBR层可实现对有源层13所发出光线的反射，实现背面出光。具体的，DBR层可为交替层叠的SiO2层和TiO2层，但不限于此。DBR层4可通过PECVD形成，但不限于此。优选的，在一个实施例之中，采用光刻胶或SiO2层作为掩膜，在刻蚀阻挡层3上沉积DBR层4。
S4：在DBR层上形成光刻胶层；
其中，可在DBR层上涂覆本领域常见的正性光刻胶或负性光刻胶，并固化形成光刻胶层5(参见图4)，但不限于此。优选的，通过旋涂法在DBR层上涂覆正性光刻胶，并固化形成光刻胶层5。具体的，光刻胶层5的厚度为9μm～15μm，若其厚度＜9μm，则难以对DBR层4形成良好的保护，会形成非图案的刻蚀。若光刻胶层5的厚度过大，则刻蚀形成孔洞侧壁的倾斜角度过大，此外也会造成材料浪费。示例性的，光刻胶层5的厚度为9.5μm、11μm、13.5μm或14μm，但不限于此。优选的为10μm～15μm。
S5：采用掩膜板将光刻胶层曝光；
具体的，参考图5和图6，掩膜板6包括透光区域61和阻光区域62，透光区域61包括光刻图形透光区域611和非图形透光区域612，非图形透光区域612包括至少一个环绕光刻图形透光区域611设置的透光环613，透光环613与光刻图形透光区域611之间设有阻光环614。基于该结构的掩膜板6，曝光所用紫外光不仅通过光刻图形透光区域611对光刻胶层5进行曝光，形成曝光区域51，而且可通过透光环613透过掩膜板6对光刻胶层5进行欠曝光，形成欠曝光区域52，从而使得光刻胶层5的待开孔区域(与光刻图形透光区域611相对应的区域，即曝光区域51)周围形成了未完全曝光的欠曝光区域52，进而在后续显影过程中，曝光区域51的光刻胶层5被完全去除，欠曝光区域52的光刻胶层5被部分去除，非曝光区域53的光刻胶层5得以保留，从而降低了光刻胶层5开孔区域的侧壁角度(参见图7)。此外，需要说明的是，由于本技术方案中的光刻胶层5厚度较大(9～15μm)，而透光环613本身透过光线较少，这使得与透光环613所对应的光刻胶层5形成了欠曝光区域52，欠曝光区域52的光刻胶层5在显影时仅部分曝光的上层被去除，从而与光刻胶层5完全去除的曝光区域51区域形成良好的过渡，降低了侧壁角度。
其中，光刻图形透光区域611的形状可根据具体所需要图形进行设置，示例性的，其可为圆形、椭圆形、三角形、矩形、凸台形、五边形、五角星形等，但不限于此、透光环613、阻光环614的外轮廓的形状与光刻图形透光区域611的外轮廓的形状相同或不同。优选的，在一个实施例中，透光环613与光刻图形透光区域611的外轮廓形状相同，其可进一步降低光刻胶层5的侧壁的角度，优化后续刻蚀后所得的形貌。示例性的，在一个实施例中，光刻图形透光区域611为圆形，透光环613、阻光环614均为圆环形，且光刻图形透光区域611、透光环613、阻光环614为同心分布。
其中，为了确保对光刻胶层开孔区域周围形成不完全的曝光，应控制透光环613的宽度≤0.8μm，优选的，控制透光环613的宽度为0.1μm～0.6μm，示例性的为0.15μm、0.3μm或0.4μm，但不限于此。更优选的为0.1μm～0.5μm。
进一步的，为了确保在曝光区域51周围适宜的区域形成欠曝光区域52，应控制阻光环614的宽度≤1.5μm。优选的，阻光环614的宽度为0.3μm～1μm，示例性的为0.4μm、0.6μm或0.8μm，但不限于此。更优选的为0.5μm～1μm。
其中，透光环613的数目为1个或多个，示例性的可为2个、6个、8个、14个或25个，但不限于此。优选的为2～20个。且多个透光环613间隔设置，相邻的透光环613之间设置有阻光环614。基于多个透光环613的设置，可在曝光区域51周围形成多个欠曝光区域52，进而进一步降低显影后光刻胶层5的侧壁的角度。同时也使得后续光刻胶层烘烤时靠近顶部的应力降低，使得光刻胶层5在烘烤时实现良好的收缩，优化光刻胶层的侧壁角度。
具体的，相邻透光环613之间的间距(即阻光环614的宽度)相同或不同，优选的为相同，通过控制透光环613的间距，可控制欠曝光区域52分布的范围，进而优化应力分布，使得光刻胶层5在显影后烘烤时实现良好的收缩。优选的，相邻透光环613之间的间距相同。
具体的，多个透光环613的宽度相同或不同，通过控制透光环613的宽度，可控制透过其的紫外光的强度，进而对下方所对应的光刻胶层形成不同程度的曝光，优化显影去除后光刻胶层5的侧壁的角度，优化显影后烘烤时的光刻胶层收缩。优选的，在一个实施例中，多个透光环613的宽度不同。更优选的，多个透光环613的宽度由靠近光刻图形透光区域611至远离光刻图形透光区域611方向呈递减变化。基于该设置，可使得曝光区域能量呈梯度变化分布，使光刻胶开孔边缘区域受到不同程度的曝光，进而形成良好的形貌。
优选的，在一个实施例中，掩膜板6包括6个透光环613，其为圆环形，其宽度依次为0.45μm、0.4μm、0.35μm、0.3μm、0.25μm和0.2μm。阻光环614的宽度均为0.5μm。
参考图6，掩膜板6包括透光基底63和设于透光基底63任一侧的阻光层64，其中，透光基底63可透过UV光，其可为蓝宝石玻璃、石英玻璃，但不限于此。阻光层64无法透过UV光，其可为Cr金属层、Ag金属层等，但不限于此。优选的，在一个实施例中，透光基底63为石英玻璃，阻光层64为Cr金属层。该结构的掩膜板6更易加工。
具体的，基于上述的掩膜板6，本发明中曝光所采用的曝光光强为500mJ～700mJ，曝光时间为0.5ms～1.2ms。
S6：显影去除曝光区域内的光刻胶层以及欠曝光区域的预设量的光刻胶层；
本发明通过特定的掩膜板6在光刻胶层上形成了曝光区域51和欠曝光区域52，故在显影时曝光区域51的全部光刻胶层5被去除，而欠曝光区域52内仅部分光刻胶层5被去除。
进一步的，本发明还通过对掩膜板6上不同透光环613的宽度的控制，使得欠曝光区域52内的光刻胶层5由靠近曝光区域51一侧至靠近非曝光区域53一侧呈接受光强梯度减小的特性。因此，在显影之后，欠曝光区域51内的光刻胶层5也被梯度去除，形成了良好的形貌。
具体的，在本步骤中，将曝光后的外延片进入显影液中，去除曝光区域内的光刻胶层以及欠曝光区域的预设量的光刻胶层。具体的，显影时间为100s～150s。
S7：将剩余的光刻胶层烘烤固化；
显影之后，通过烘烤将剩余的光刻胶层进一步固化，可防止后期刻蚀时光刻胶层脱落，或被刻穿，损伤DBR层4。具体的，烘烤温度为90℃～120℃，烘烤时间为20s～80s。优选的，烘烤温度为90℃～110℃，烘烤时间为20s～70s。本发明中的烘烤温度低，烘烤时间短，不仅有效降低了能量消耗，而且大幅提升了产能。
需要说明的是，在常规的DBR层的光刻刻蚀工艺中，由于光刻胶层的厚度后，故往往在显影后采用高温长时烘烤固化工艺，具体的，一般烘烤温度达到130℃～150℃，时长达到3min～6min。这不仅耗费了大量的电能，降低了设备产量。而且，即使是采用了高温长时烘烤固化工艺，由于较厚的光刻胶层依然会存在顶部受到水平方向应力过大，烘烤后光刻胶层难以有效向内收缩，仍然形成较大的侧壁角度(如图1所示。)而反观本发明，通过调整掩膜板、曝光工艺，去除了欠曝光区域52的部分光刻胶层5，优化了侧壁角度(参图8)，解决了烘烤时顶部收缩差的问题，也降低了能耗，提升了生产效率。常见烘烤耗能、产量的相关数据如下表所示，由表中可以看出，本发明能耗降低了约90％，产能提升了约3～6倍。
S8：将曝光区域内的DBR层刻蚀去除，暴露刻蚀阻挡层；
具体的，可通过干法刻蚀(如RIE、ICP、ECR等)或湿法刻蚀对DBR层4进行刻蚀。优选的，采用干法刻蚀工艺，更优选的采用ICP刻蚀工艺，其刻蚀精度高。
具体的，采用ICP刻蚀工艺时，所采用的刻蚀气体为Ar、BCl3和CF4，Ar、BCl3和CF4的流量比为1:3:10～1:5:15；示例性的为1:4:11、1:4:12、1:4.6:13、1:4.8:14.5，但不限于此。优选的，三者的流量比为1:3.5:12。其中，刻蚀时间为1300s～1500s，RF功率为1000W～1200W，ICP功率为400W～500W，刻蚀压力为1torr～10torr。
需要说明的是，在常规的DBR层4的刻蚀工艺中，为了降低侧壁角度，通常会在刻蚀气体中引入O2或增加Ar的比例。但增加O2则意味着需要进一步增加光刻胶层5的厚度，提升成本。而增加Ar的比例则意味着刻蚀离子量减少，刻蚀速率下降，生产效率降低。本发明中则维持相对较低的Ar比例，且无需引入O2，因此也无需增加光刻胶层的厚度，也无需增加刻蚀时间。
S9：去除欠曝光区域以及非曝光区域内的光刻胶层；
具体的，可通过酸性溶液清洗去除残余的光刻胶层，但不限于此。
S10：在步骤S9得到的外延片上形成第一电极和第二电极，得到高可靠性倒装LED芯片成品。
具体的，可通过PVD、蒸镀等工艺形成第一电极7和第二电极8(参见图9)，但不限于此。第一电极7、第二电极8的组成相同或不同。优选的为相同，其均可由本领域常见的Al层、Cr层、Pt层、Ag层、Au层中的一种或多种组成。
具体的，第一电极7通过第一孔洞与第一半导体层12形成电连接。第二电极8通过刻蚀阻挡层3、透明导电层2与第二半导体层14形成电连接。基于本发明对DBR层4的刻蚀工艺，可使得DBR层4的开孔呈现平缓的侧壁角度(参图10，本发明侧壁角度约44.05°)，进而改善了后续电极金属膜层的披覆状态，使得电极层之间不存在空洞、断裂等缺陷，大幅提升了倒装LED芯片的可靠性。
进一步的，在一个实施例中，高可靠性的倒装LED芯片的制备方法还包括了制备钝化层、焊盘等的步骤，但不限于此。
以上所述是发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (10)
1.一种高可靠性倒装LED芯片的制备方法，其特征在于，包括以下步骤：
S1、提供外延片；所述外延片包括衬底和依次层叠于所述衬底上的第一半导体层、有源层和第二半导体层；
S2、对所述外延片进行光刻刻蚀，形成刻蚀至第一半导体层的第一孔洞；
S3、在步骤S2得到的外延片上依次形成透明导电层、刻蚀阻挡层和DBR层；
S4、在所述DBR层上形成光刻胶层；
S5、采用掩膜板将所述光刻胶层曝光，形成曝光区域、欠曝光区域和非曝光区域；
S6、显影去除所述曝光区域内的光刻胶层以及欠曝光区域的预设量的光刻胶层；
S7、将剩余的光刻胶层烘烤固化；
S8、将曝光区域内的DBR层刻蚀去除，暴露刻蚀阻挡层；
S9、去除欠曝光区域以及非曝光区域内的光刻胶层；
S10、在步骤S9得到的外延片上形成第一电极和第二电极，得到高可靠性倒装LED芯片成品，其中，第一电极通过第一孔洞与所述第一半导体层形成电连接，第二电极通过刻蚀阻挡层、透明导电层与所述第二半导体层形成电连接；
其中，所述掩膜板包括透光区域和阻光区域，所述透光区域包括光刻图形透光区域和非图形透光区域；所述非图形透光区域包括至少一个环绕所述光刻图形透光区域设置的透光环，所述透光环与所述光刻图形透光区域之间设有阻光环；紫外光通过所述图形透光区域照射所述光刻胶层，形成曝光区域；紫外光透过所述透光环照射所述光刻胶层，形成欠曝光区域。
2.如权利要求1所述的所述的高可靠性倒装LED芯片的制备方法，其特征在于，所述非图形透光区域包括2～20个透光环，多个所述透光环间隔设置，相邻透光环之间设有阻光环；
相邻透光环之间的间距相同或不同，多个透光环的宽度相同或不同。
3.如权利要求1或2所述的高可靠性倒装LED芯片的制备方法，其特征在于，多个所述透光环的宽度由靠近所述光刻图形透光区域至远离所述光刻图形透光区域方向呈递减变化；
多个所述阻光环的宽度相同。
4.如权利要求1所述的高可靠性倒装LED芯片的制备方法，其特征在于，所述光刻胶层的厚度为9μm～15μm，所述DBR层的厚度为2μm～5μm。
5.如权利要求1所述的高可靠性倒装LED芯片的制备方法，其特征在于，步骤S7中，烘烤温度为90℃～110℃，烘烤时间为20s～70s。
6.如权利要求5所述的高可靠性倒装LED芯片的制备方法，其特征在于，步骤S7中，烘烤温度为100℃，烘烤时间为30s。
7.如权利要求1所述的高可靠性倒装LED芯片的制备方法，其特征在于，步骤S8中，采用ICP刻蚀所述DBR层，刻蚀气体为Ar、BCl3和CF4，Ar、BCl3和CF4的流量比为1:3:10～1:5:15；
刻蚀时间为1300s～1500s，RF功率为1000W～1200W，ICP功率为400W～500W，刻蚀压力为1torr～10torr。
8.如权利要求7所述的高可靠性倒装LED芯片的制备方法，其特征在于，Ar、BCl3和CF4的流量比为1:3.5:12。
9.如权利要求1所述的高可靠性倒装LED芯片的制备方法，其特征在于，步骤S5中，曝光光强为500mJ～700mJ，曝光时间为0.5ms～1.2ms；
步骤S6中，显影时间为100s～150s。
10.一种高可靠性倒装LED芯片，其特征在于，由如权利要求1～9任一项所述的高可靠性倒装LED芯片的制备方法制备而得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410079463.5A CN117766646A (zh) | 2024-01-19 | 2024-01-19 | 高可靠性倒装led芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410079463.5A CN117766646A (zh) | 2024-01-19 | 2024-01-19 | 高可靠性倒装led芯片及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117766646A true CN117766646A (zh) | 2024-03-26 |
Family
ID=90324123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410079463.5A Pending CN117766646A (zh) | 2024-01-19 | 2024-01-19 | 高可靠性倒装led芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117766646A (zh) |
-
2024
- 2024-01-19 CN CN202410079463.5A patent/CN117766646A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7829906B2 (en) | Three dimensional features on light emitting diodes for improved light extraction | |
| CN110729282B (zh) | 一种Micro-LED显示芯片及其制备方法 | |
| US7709282B2 (en) | Method for producing a light emitting device | |
| US8053789B2 (en) | Light emitting device and fabrication method thereof | |
| TWI384650B (zh) | 發光二極體晶片的製造方法 | |
| CN102227825B (zh) | 光电子半导体芯片以及用于制造光电子半导体芯片的方法 | |
| CN206834196U (zh) | 一种微米尺寸倒装led芯片 | |
| JP2007288106A (ja) | 半導体発光素子の製造方法およびそれから得られる素子 | |
| JP2010287621A (ja) | 微細構造物の製造方法 | |
| CN103811614B (zh) | 具有异质材料结构的发光元件及其制造方法 | |
| CN114551680A (zh) | 一种倒装发光二极管芯片及制备方法 | |
| TW201703291A (zh) | 基板與其製造方法、發光元件與其製造方法以及具有該基板或發光元件之裝置 | |
| CN117766646A (zh) | 高可靠性倒装led芯片及其制备方法 | |
| TW201513394A (zh) | 基板及其製造方法、發光元件及其製造方法以及具有該基板或發光元件之裝置 | |
| CN104538514A (zh) | 倒装led芯片结构及其制作方法 | |
| CN108511574A (zh) | 一种GaN基发光二极管芯片的制备方法 | |
| KR20100011835A (ko) | 고효율 발광 다이오드용 기판의 제조방법 | |
| CN113488569B (zh) | 一种倒装结构发光二极管芯片及其制备方法 | |
| KR100809508B1 (ko) | 평면 프레즈넬 렌즈를 구비한 발광 소자 및 그 제조방법 | |
| TW202107535A (zh) | 一種發光器件基板及製造方法 | |
| CN112420891B (zh) | 发光二极管芯片及其制作方法 | |
| CN109244198B (zh) | 芯片级低成本表面处理方法及一种装置 | |
| CN114864774B (zh) | 图形化衬底的制备方法及具有空气隙的led外延结构 | |
| CN217036317U (zh) | 一种高效散热的vcsel芯片 | |
| CN109920887B (zh) | 一种发光二极管芯片及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |