CN112420891A - 发光二极管芯片及其制作方法 - Google Patents
发光二极管芯片及其制作方法 Download PDFInfo
- Publication number
- CN112420891A CN112420891A CN202010996853.0A CN202010996853A CN112420891A CN 112420891 A CN112420891 A CN 112420891A CN 202010996853 A CN202010996853 A CN 202010996853A CN 112420891 A CN112420891 A CN 112420891A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- emitting diode
- light
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 75
- 239000002184 metal Substances 0.000 claims abstract description 75
- 238000009792 diffusion process Methods 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 239000010410 layer Substances 0.000 claims description 808
- 238000000034 method Methods 0.000 claims description 61
- 239000000463 material Substances 0.000 claims description 51
- 239000004065 semiconductor Substances 0.000 claims description 49
- 230000004888 barrier function Effects 0.000 claims description 26
- 238000003892 spreading Methods 0.000 claims description 26
- 230000007480 spreading Effects 0.000 claims description 26
- 229910045601 alloy Inorganic materials 0.000 claims description 21
- 239000000956 alloy Substances 0.000 claims description 21
- 230000008569 process Effects 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 238000001704 evaporation Methods 0.000 claims description 13
- 238000002161 passivation Methods 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 12
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 11
- 229910052681 coesite Inorganic materials 0.000 claims description 11
- 229910052906 cristobalite Inorganic materials 0.000 claims description 11
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- 229910052682 stishovite Inorganic materials 0.000 claims description 11
- 229910052905 tridymite Inorganic materials 0.000 claims description 11
- 230000008020 evaporation Effects 0.000 claims description 10
- 229910001635 magnesium fluoride Inorganic materials 0.000 claims description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 8
- 238000005260 corrosion Methods 0.000 claims description 5
- 238000007788 roughening Methods 0.000 claims description 5
- 239000012790 adhesive layer Substances 0.000 claims description 4
- 230000007797 corrosion Effects 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 2
- 238000002310 reflectometry Methods 0.000 abstract description 32
- 238000005530 etching Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001755 magnetron sputter deposition Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910002059 quaternary alloy Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 229910018885 Pt—Au Inorganic materials 0.000 description 1
- 206010040844 Skin exfoliation Diseases 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 239000011701 zinc Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
公开了一种发光二极管芯片及其制作方法，包括永久衬底，位于所述永久衬底上的键合层、全方位反射结构、外延层、第一电极层以及位于所述永久衬底下表面的第二电极层；其中，所述全方位反射结构包括位于所述外延层下方从上到下依次设置的第一介质层、第二介质层以及金属镜面层；所述第一介质层中具有多个通孔；多个所述通孔内填充有所述第二介质层。本申请的发光二极管芯片的全方位反射结构中的第二介质层不仅提高了通孔内的反射率，实现了较高的欧姆接触比，而且避免了金属镜面层中金属原子向P型欧姆接触层的扩散，并且在通孔内引入了金属扩散原子实现高掺杂，提高了发光二极管芯片的电性能。
Description
技术领域
本申请涉及LED技术领域，特别涉及一种发光二极管芯片及其制作方法。
背景技术
LED(发光二极管)照明技术因其高效、节能、绿色环保、具有较高稳定性和可靠性等优点，近些年来在数码、景观照明、显屏、车载等领域得到了广泛应用。
LED的发光亮度和发光效率是重要研究内容之一，反极性AlGaInP 系以及AlGaAs系LED提升外量子效率的方法一般为表面粗化和全方位反射镜(ODR)结构。ODR结构一般为低折射率介质层与金属镜面的组合，此结构需要通过介质通孔来形成欧姆接触。第一种形成欧姆接触的方式是在通孔处生长AuZn或AuBe合金，欧姆接触孔处由于退火后 AuBe和AuZn合金的扩散导致界面粗糙，反射率较低。因此此种欧姆接触面积不能过大，否则会影响亮度，而面积过小又会导致电压高和电流扩展性不好等问题，因而此类ODR欧姆接触比普遍在10％以下。为了提高镜面反射率，可使用高反射率金属Ag作为镜面金属材料，但是Ag 和SiO2、MgF2等低折射率介质不能形成良好的附着，而且Ag易扩散。第二种形成欧姆接触的方式是在介质孔处生长透明导电层，但此方法要求透明导电层具有良好的电性能，还需对P型欧姆接触层进行重掺杂，同时透明导电材料的折射率比SiO2和MgF2等介质高，存在较高光吸收，因此如何设计一种ODR结构，使得发光二极管芯片同时具备高亮和良好的电性能等特点成为重要的研究方向。
发明内容
鉴于上述问题，本申请的目的在于提供一种发光二极管芯片及其制作方法，通过在全方位反射结构中第一介质层的通孔内增加低折射率和高导电性的第二介质层，不仅提高了通孔内的反射率，实现了较高的欧姆接触比，而且避免了金属镜面层的金属原子向P型欧姆接触层的扩散，特别地，在通孔内引入了金属扩散原子实现高掺杂，提高了发光二极管芯片的电性能。
根据本申请的一方面，提供一种发光二极管芯片，包括：永久衬底，位于所述永久衬底上的键合层、全方位反射结构、外延层、第一电极层以及位于所述永久衬底下表面的第二电极层；其中，所述全方位反射结构包括位于所述键合层上方从下到上依次设置的金属镜面层、第二介质层以及第一介质层；所述第一介质层中具有多个通孔；多个所述通孔内填充有所述第二介质层。
可选地，所述全方位反射结构还包括：金属扩散原子，位于所述外延层中，并且靠近所述外延层与所述全方位反射结构的表面。
可选地，所述全方位反射结构还包括：扩散阻挡层，位于所述金属镜面层和所述键合层之间。
可选地，所述第一介质层的厚度为20nm-200nm。
可选地，所述第一介质层的厚度小于等于λ/4n1，λ为光的波长，n1为所述第一介质层的折射率。
可选地，所述第一介质层的厚度为λ/4n1，λ为光的波长，n1为所述第一介质层的折射率。
可选地，所述第二介质层还包括位于所述第一介质层上的部分。
可选地，所述第二介质层的厚度为20nm-400nm。
可选地，所述第二介质层的厚度小于等于3λ/4n2，λ为光的波长， n2为所述第二介质层的折射率。
可选地，所述第二介质层的厚度小于等于3λ/4n2，λ为光的波长， n2为所述第二介质层的折射率。
可选地，所述第二介质层的厚度为λ/4n2或3λ/4n2，λ为光的波长， n2为所述第二介质层的折射率。
可选地，所述全方位反射结构还包括：粘附层，位于所述金属镜面层与所述第二介质层和所述第一介质层之间。
可选地，所述第一介质层的材料为MgF2。
可选地，所述第一介质层的材料为SiO2。
可选地，所述粘附层为透明导电氧化物层，所述粘附层的厚度为 3nm-10nm。
可选地，所述第二介质层位于所述通孔外的厚度为λ/2n2，所述第二介质层位于所述通孔内的厚度大于λ/2n2，且小于等于3λ/4n2，λ为光的波长，n2为第二介质层的折射率。
可选地，所述第二介质层位于所述通孔外的厚度为λ/2n2，所述第二介质层位于所述通孔内的厚度为3λ/4n2，λ为光的波长，n2为第二介质层的折射率。
可选地，所述第二介质层位于所述通孔内的厚度小于等于λ/4n2，λ为光的波长，n2为第二介质层的折射率。
可选地，所述第二介质层位于所述通孔内的厚度为λ/4n2，λ为光的波长，n2为第二介质层的折射率。
可选地，所述第二介质层位于所述通孔外的厚度小于等于10nm。
可选地，所述全方位反射结构还包括：粘附层，位于所述金属镜面层与所述第二介质层之间，所述粘附层的厚度为3nm-10nm。
可选地，所述第二介质层的材料包括ITO，IZO和AZO中的至少一种。
可选地，所述通孔的截面形状为圆形，所述通孔的截面直径为4um 至20um。
可选地，所述多个通孔的截面面积之和为所述外延层截面面积的15％至25％。
可选地，所述外延层从下到上依次包括：P型欧姆接触层，P型电流扩展层，P型限制层，P型空间层，量子阱，N型空间层，N型限制层，N型电流扩展层以及N型欧姆接触层。
可选地，所述第一电极层为N型电极层，所述第二电极层为P型电极层。
可选地，还包括：钝化层，所述钝化层位于所述N型电流扩展层的表面。
可选地，所述发光二极管包括黄绿光到红光波段的AlGaInP四元系以及红外波段的AlGaAs三元系反极性发光二极管。
可选地，所述外延层的材料为AlGaInP系或AlGaAs系材料。
根据本申请的另一方面，提供一种发光二极管芯片的制作方法，包括：在临时衬底上形成外延层，所述外延层包括位于所述临时衬底上方依次形成的N型半导体层，量子阱以及P型半导体层；在所述P型半导体层表面形成全方位反射结构，所述全方位反射结构包括位于所述外延层上方依次形成的第一介质层、第二介质层以及金属镜面层，其中，所述第一介质层中具有多个通孔，多个所述通孔内填充有所述第二介质层。
可选地，在所述第一介质层中形成所述多个通孔的步骤包括：在所述P型半导体层表面形成介质牺牲层；通过光刻和腐蚀形成介质牺牲层阵列，所述介质牺牲层阵列为柱状阵列；在所述介质牺牲层阵列和所述 P型半导体层的表面蒸镀形成所述第一介质层；去除所述介质牺牲层阵列及其表面的所述第一介质层，得到所述多个通孔，所述多个通孔贯穿所述第一介质层。
可选地，在所述第一介质层中形成所述多个通孔的步骤包括：在所述P型半导体层表面形成所述第一介质层；通过光刻和腐蚀在所述第一介质层中形成所述多个通孔，所述多个通孔贯穿所述第一介质层。
可选地，在所述P型半导体层表面形成全方位反射结构的步骤还包括：在所述第一介质层和所述P型半导体层的表面蒸镀形成P型合金层，所述P型合金层填充所述多个通孔；通过退火工艺使所述P型合金层中的金属原子经所述多个通孔扩散进入所述P型半导体层，形成金属扩散原子；去除所述P型合金层。
可选地，所述第一介质层的厚度为20nm-200nm。
可选地，所述第一介质层的厚度小于等于λ/4n1，λ为光的波长，n1为所述第一介质层的折射率。
可选地，所述第二介质层的厚度为20nm-400nm。
可选地，所述第二介质层的厚度小于等于3λ/4n2，λ为光的波长， n2为所述第二介质层的折射率。
可选地，在所述P型半导体层表面形成全方位反射结构的步骤还包括：去除所述通孔外的所述第二介质层；在所述第二介质层和所述第一介质层的表面形成粘附层，所述粘附层为透明导电氧化物层，所述粘附层的厚度为3nm-10nm。
可选地，所述第二介质层的厚度小于等于3λ/4n2，λ为光的波长， n2为所述第二介质层的折射率。
可选地，所述第二介质层的厚度为λ/4n2或3λ/4n2，λ为光的波长， n2为所述第二介质层的折射率。
可选地，在所述P型半导体层表面形成全方位反射结构的步骤还包括：将位于所述通孔外的所述第二介质层进行减薄。
可选地，将位于所述通孔外的所述第二介质层进行减薄的步骤之后，还包括：在所述第二介质层的表面形成粘附层，所述粘附层为透明导电氧化物层，所述粘附层的厚度为3nm-10nm。
可选地，所述第二介质层位于所述通孔外的厚度为λ/2n2，所述第二介质层位于所述通孔内的厚度大于λ/2n2，且小于等于3λ/4n2，λ为光的波长，n2为第二介质层的折射率。
可选地，所述第二介质层位于所述通孔内的厚度小于等于λ/4n2，λ为光的波长，n2为第二介质层的折射率。
可选地，所述第二介质层位于所述通孔外的厚度小于等于10nm。
可选地，在所述P型半导体层表面形成全方位反射结构的步骤还包括：在所述金属镜面层的表面形成阻挡扩散层。
可选地，在所述P型半导体层表面形成全方位反射结构的步骤之后，还包括：在所述全方位反射结构的表面形成键合层，在永久衬底的上表面形成键合层；通过所述全方位反射结构表面的键合层和所述永久衬底上表面的键合层，将所述外延层和所述全方位反射结构键合到所述永久衬底上；去除所述临时衬底，露出所述N型半导体层；在所述N型半导体层的表面形成第一电极层以及在所述永久衬底的下表面形成第二电极层。
可选地，所述第一介质层的材料为SiO2或MgF2。
可选地，所述第二介质层的材料包括ITO，IZO和AZO中的至少一种。
可选地，所述通孔的截面形状为直径4μm至20μm的圆形。
可选地，多个所述通孔的截面面积之和为所述外延层截面面积的15％至25％。
可选地，所述N型半导体层依次包括N型欧姆接触层，N型电流扩展层，N型限制层和N型空间层，所述P型半导体层依次包括P型空间层，P型限制层，P型电流扩展层和P型欧姆接触层，所述N型空间层和所述P型空间层分别位于所述量子阱的两侧。
可选地，在所述N型半导体层的表面形成第一电极层的步骤之后，还包括：对所述N型电流扩展层的表面进行粗化，在所述N型电流扩展层的表面形成钝化层。
可选地，所述第一电极层为N型电极层，所述第二电极层为P型电极层。
可选地，所述发光二极管包括黄绿光到红光波段的AlGaInP四元系以及红外波段的AlGaAs三元系反极性发光二极管。
可选地，所述临时衬底的材料为GaAs，所述外延层的材料为 AlGaInP系或AlGaAs系材料。
本申请提供的发光二极管芯片，全方位反射结构中包括低折射率的第一介质层和低折射率、高导电性的第二介质层，第二介质层为透明导电氧化物层，位于金属镜面层与第一介质层之间，并填充第一介质层的通孔内。第二介质层作为欧姆接触层以及增透层提高了通孔内的反射率，因此可以在得到大的欧姆接触比的同时，又不至于影响亮度，可同时兼顾低电压和高亮度。
本申请提供的发光二极管芯片，全方位反射结构中的第二介质层的存在，避免了金属镜面层中的金属原子向P型欧姆接触层的扩散，从而降低了通孔内因金属原子扩散导致的界面粗糙和反射率下降的问题，同时降低了可能引起的老化问题。
在一个优选的实施例中，第二介质层位于第一介质层中的通孔内，金属镜面层与第一介质层和第二介质层之间，还包括粘附层。其中，第二介质层与粘附层均为透明导电氧化物层，第二介质层的厚度为λ/4n2或3λ/4n2，λ为光的波长，n2为第二介质层的折射率，粘附层的厚度为 3nm-10nm，对反射率几乎没有影响，因此既提高了第一介质层通孔内的反射率又不至于影响通孔外的镜面反射率。
在一个优选的实施例中，第二介质层为透明导电氧化物层，位于金属镜面层与第一介质层之间，并填充第一介质层的通孔。其中，第二介质层位于通孔外的部分经过减薄，成为“虚设层”或薄层。具体的，位于通孔外的“虚设层”的厚度为λ/2n2，λ为光的波长，n2为第二介质层的折射率，此时对波长为λ的光而言，通孔外的第二介质层相当于虚设的，这样既提高了第一介质层通孔内的反射率也尽量降低了通孔外中心波长为λ附近的光的反射率的影响。薄层的厚度为10nm以下，当通孔外的第二介质层减薄至薄层时，由于厚度很薄，吸光很小，因此对通孔外的反射率影响也很小。
本申请提供的发光二极管芯片，提供了一种新的P型欧姆接触的方式，在通孔内形成P型合金层，通过退火工艺使P型合金层中金属原子扩散进入P型欧姆接触层，在退火后去除P型合金层，形成全方位反射结构，这种方法提高了通孔内的反射率，并且实现了较高的欧姆接触比。
附图说明
通过以下参照附图对本申请实施例的描述，本申请的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出了本申请实施例一的发光二极管芯片的结构示意图；
图2a至图2g示出了本申请实施例一的发光二极管芯片的制作方法过程中各阶段的截面图；
图3a至图3e示出了本申请实施例二的发光二极管芯片的全方位反射结构制作方法过程中各阶段的截面图；
图4a至图4c示出了本申请实施例三的发光二极管芯片的全方位反射结构制作方法过程中各阶段的截面图。
具体实施方式
以下将参照附图更详细地描述本申请。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。在本申请中，“A直接位于B中”表示A位于B中，并且A与B邻接，而非A位于B中形成的掺杂区中。
在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。
在下文中描述了本申请的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本申请。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本申请。
除非在下文中特别指出，半导体器件的各个部分可以由本领域的技术人员公知的材料构成。
下面结合附图和实施例，对本申请的具体实施方式作进一步详细描述。
本申请的发光二极管包括黄绿光到红光波段的AlGaInP四元系以及红外波段的AlGaAs三元系反极性发光二极管。
图1示出了本申请实施例一的发光二极管芯片的结构示意图。
参考图1，反极性AlGaInP系的发光二极管芯片从下到上依次包括第二电极层100，永久衬底110，键合层120，全方位反射结构130(ODR 层)，外延层140，第一电极层150以及钝化层151。其中，全方位反射结构130沿第二电极层100指向第一电极层150的方向依次包括扩散阻挡层135，金属镜面层134，第二介质层133，第一介质层132以及金属扩散原子131，其中，第一介质层132中形成有多个通孔，第二介质层 133至少填充多个通孔，金属扩散原子131位于外延层140中。外延层140沿第二电极层100指向第一电极层150的方向依次包括P型欧姆接触层141，P型电流扩展层142，P型限制层143，P型空间层144，量子阱145，N型空间层146，N型限制层147，N型电流扩展层148以及N 型欧姆接触层149，金属扩散原子131位于P型欧姆接触层141中。在该实施例中，第一介质层132、第二介质层133以及金属镜面层134相对其它层很薄，图中并未按比例绘制。
在该实施例中，第一介质层132采用了较低折射率的材料，第二介质层133采用了较低折射率的透明导电氧化物材料(TCO)，其中，第二介质层133的折射率高于第一介质层132。且第一介质层132和第二介质层133作为增透层，与金属镜面层134一起实现了高反射率，第二介质层133在通孔内同时作为导电层，形成良好的欧姆接触。在ODR 层130中第二介质层133不仅充当了金属镜面层134与第一介质层132 之间的粘附层，还防止了金属镜面层134中的金属原子与第一介质层132 和P型欧姆接触层141之间的原子扩散。进一步地，第二介质层133还在第一介质层132的通孔内充当了增透膜，提高了通孔内的反射率。第一介质层132的厚度小于等于λ/4n1，其中，λ为光的波长，n1为所述第一介质层132的折射率。具体的，第一介质层132的厚度例如为 20nm-200nm。第二介质层132的厚度小于等于3λ/4n2，λ为光的波长， n2为所述第二介质层133的折射率。具体的，第二介质层133的厚度例如为20nm-400nm。
在该实施例中，P型欧姆接触层141的材料例如为GaP或GaAs，利用退火扩散进入P型欧姆接触层141的金属扩散原子131占据了P型欧姆接触层141中Ga原子的空位，增大了P型欧姆接触层141表面的空穴浓度，由于隧道效应的影响，即使在通孔内形成了第二介质层133，由于第二介质层133导电性良好，也能形成比较良好的欧姆接触。此外，由于第二介质层133提高了通孔内的反射率，因此可以在尽量不影响亮度的情况下提高通孔的面积比例，从而提高欧姆接触比，得到更好的电流扩展性和低电压。
在该实施例中，第一介质层132采用的低折射率材料例如为SiO2或者MgF2；第二介质层133采用的低折射率、高导电性的透明导电氧化物层(Transparent conductingoxide，TCO)材料，例如为氧化铟锡(Indium tin oxide，ITO)、氧化铟锌(Indium ZincOxide，IZO)或铝掺杂的氧化锌(AZO)中的至少一种；金属镜面层134的材料例如为在可见光与红外波段均具有较高反射率的Ag；扩散阻挡层135的材料例如为Ni、Ti、 TiW、Pt中的一种。
在该实施例中，形成第一介质层132的材料为SiO2时，可以采用直接光刻和腐蚀的方法在第一介质层132中形成通孔，而当形成第一介质层132的材料为比SiO2折射率更低的的MgF2时，可以采用制作介质牺牲层的方法来实现。
图2a至图2g示出了本申请实施例一的发光二极管芯片的制作方法过程中各阶段的截面图。为了清楚起见，附图中的各个部分没有按比例绘制，实际第一介质层、第二介质层以及金属镜面层相对其它层很薄。
在该实施例中，反极性AlGaInP系发光二极管为N面出光，该发光二极管芯片的制作方法需要先在临时衬底201上形成外延层140。具体的，外延层140包括位于临时衬底201上方从下到上依次形成的N型半导体层202，量子阱145以及P型半导体层203。参考图1，在图2a所示的半导体结构中，N型半导体层202从下到上依次包括N型欧姆接触层149，N型电流扩展层148，N型限制层147以及N型空间层146，P 型半导体层203从下到上依次包括P型空间层144，P型限制层143，P 型电流扩展层142，以及P型欧姆接触层141。
在该实施例中，临时衬底201的材料为GaAs。在形成反极性AlGaInP 系发光二极管的过程中，需要先在临时衬底201上形成外延层140和全方位反射结构130，然后将外延层140和全方位反射结构130通过键合层120键合到永久衬底110，再去除吸光的GaAs临时衬底201，并在两端分别形成第一电极层150和第二电极层100，实现N面出光。
参考图2a，在临时衬底201上形成外延层140后，在外延层140的表面形成介质牺牲层，并图案化所述介质牺牲层，形成介质牺牲层阵列 204。
在该步骤中，采用等离子辅助化学气相沉积法在P型欧姆接触层141 的表面生长一层介质牺牲层，并通过光刻和腐蚀图案化介质牺牲层，形成介质牺牲层阵列204。在该实施例中，介质牺牲层的材料例如为膜质疏松易腐蚀的SiO2膜，介质牺牲层的厚度高于第一介质层132，例如为第一介质层132厚度的2-3倍。光刻和腐蚀后形成的介质牺牲层阵列204例如为SiO2柱状阵列，阵列中的SiO2柱例如为圆柱，截面尺寸例如为 6um至10um。
进一步地，在P型欧姆接触层141和介质牺牲层阵列204的表面形成第一介质层132，如图2b所示。
在该步骤中，通过蒸镀的工艺在P型欧姆接触层141和介质牺牲层阵列204的表面形成第一介质层132，蒸镀的温度例如为200℃至300℃，使形成的第一介质层132的折射率n1接近1.38。此时，第一介质层132 位于介质牺牲层阵列204的表面以及上述光刻和腐蚀步骤后暴露的P型欧姆接触层141的表面。
在该实施例中，第一介质层132的材料优选为低折射率的MgF2材料，形成的第一介质层132的厚度满足小于等于λ/4n1，其中，λ为光的波长，n1为所述第一介质层132的折射率，优选地，第一介质层132的厚度为0.8λ/4n1或0.9λ/4n1，这是由于后续步骤中会在第一介质层132 的表面形成具有一定厚度的第二介质层，这样会使全反射结构的反射率较高。具体的，第一介质层132的厚度例如为20nm-200nm。
进一步地，去除位于所述介质牺牲层阵列204表面的第一介质层132 以及介质牺牲层阵列204，形成位于所述第一介质层132中的多个通孔，如图2c所示。
在该步骤中，由于介质牺牲层阵列204的厚度大于第一介质层132 的厚度，因此介质牺牲层阵列204的上部侧壁未被第一介质层132遮挡，可以通过腐蚀去除介质牺牲层阵列204，位于介质牺牲层阵列204表面的第一介质层132随着介质牺牲层阵列204的清洗和腐蚀而去除。在该实施例中，例如通过BOE溶液腐蚀去掉介质牺牲层阵列204，若腐蚀介质牺牲层阵列204后第一介质层132的小圆膜粘附在通孔附近，可通过蓝膜剥离去掉。
在该实施例中，去除介质牺牲层阵列204后得到位于第一介质层132 中的多个通孔。该通孔的截面形状例如为圆形，有利于电流扩散的均匀性，通孔的截面尺寸或截面直径例如为4um至20um，优选地，通孔的截面尺寸或截面直径例如为8um，多个通孔的截面面积之和占P型欧姆接触层141截面面积的15％至25％，该数值即为欧姆接触比。
在其他实施例中，也可以通过在P型欧姆接触层141的表面沉积以 SiO2为材料的第一介质层132，并直接通过光刻和腐蚀在第一介质层132 中形成多个通孔。此时，第一介质层132的厚度优选满足小于等于λ/4n1，其中，λ为光的波长，n1为第一介质层132的折射率，优选地，第一介质层132的厚度例如为0.8λ/4n1或0.9λ/4n1。具体的，第一介质层132 的厚度例如为20nm-200nm。通孔的截面形状例如为圆形，有利于电流扩散的均匀性，通孔的截面尺寸或截面直径例如为4um至20um，多个通孔的截面面积之和占P型欧姆接触层141截面面积的15％至25％。
进一步地，在第一介质层132的表面形成P型合金层205，如图2d 所示。
在该步骤中，采用蒸镀的工艺在第一介质层132的表面形成P型合金层205，P型合金层205填充多个第一介质层132中的通孔，并通过多个通孔与P型欧姆接触层141的表面接触。所述P型合金层205的材料例如为AuBe或AuZn。
进一步地，通过退火工艺使P型合金层205中的金属原子进入P型欧姆接触层141，形成金属扩散原子131并去除所述P型合金层205，如图2e所示。
在该步骤中，退火工艺中P型合金层205中的金属原子，例如Be 原子或Zn原子通过多个第一介质层132中的通孔进入P型欧姆接触层 141，形成金属扩散原子131，以及采用金属蚀刻液去除P型合金层205。在该实施例中，退火工艺的温度例如控制在450℃至550℃。
在该实施例中，P型欧姆接触层141的材料例如为C掺杂的GaP或 GaAs，采用退火扩散进入P型欧姆接触层141中的金属扩散原子131占据了P型欧姆接触层141中Ga原子的空位，增大了P型欧姆接触层141 表面的空穴浓度，由于隧道效应的影响，即使在通孔内形成了第二介质层133，由于第二介质层133导电性良好，也能形成比较良好的欧姆接触。此外，由于第二介质层133提高了通孔内的反射率，因此可以在尽量不影响亮度的情况下提高通孔的面积比例，从而提高欧姆接触比，降低P区电阻，得到更好的电流扩展性和低电压。
在该实施例中，金属扩散原子131通过P型合金层205退火工艺形成，而P型合金层205在形成金属扩散原子131后通过金属蚀刻液去除，因此在通孔的表面，改善了因为退火导致的金属原子造成界面粗糙和折射率低的问题。
进一步地，在半导体结构的表面依次形成第二介质层133，金属镜面层134以及阻挡扩散层135，如图2f所示。
在该步骤中，采用蒸镀法或磁控溅射法生长第二介质层133，采用蒸镀法形成金属镜面层134和阻挡扩散层135。在该实施例中，第二介质层133为透明导电氧化物层(Transparent conducting oxide，TCO)，具体的例如为氧化铟锡(Indium tin oxide，ITO)、氧化铟锌(Indium Zinc Oxide，IZO)或铝掺杂的氧化锌(AZO)等，金属镜面层134的材料例如为在可见光与红外波段均具有较高反射率的Ag，阻挡扩散层135的材料例如为Ni、Ti、TiW、Pt中的至少一种。
参考图2f，第二介质层133与第一介质层132共形，而阻挡扩散层 135与镜面层134的交界处为平层。
在该实施例中，第二介质层133的厚度小于等于3λ/4n2，其中，λ为光的波长，n2为所述第二介质层133的折射率，具体的，第二介质层 133的厚度例如为20nm-400nm。
进一步地，通过键合层120将阻挡扩散层135与永久衬底110键合，如图2g所示。
在该步骤中，包括在阻挡扩散层135的表面形成键合层，以及在永久衬底110的上表面形成键合层，通过阻挡扩散层135表面的键合层和在永久衬底110上表面的键合层使外延层140和ODR层130与永久衬底110彼此键合，两个键合层统称为键合层120。其中，键合层120为 Au-Au或Au-In键合。
在该实施例中，临时衬底201作为外延层140和ODR层130形成过程中的支撑衬底，临时衬底201在后续步骤中将被去除。其中，临时衬底201的材料例如为GaAs，永久衬底110的材料例如为Si衬底。
进一步地，去除临时衬底201，并在N型欧姆接触层149的表面形成第一电极层150，图案化第一电极层150和N型欧姆接触层149，粗化N型电流扩展层148的表面，形成钝化层151以及在永久衬底110的下表面形成第二电极100，参考图1。
在该步骤中，例如采用湿法腐蚀的方法去除临时衬底201，采用蒸镀的方法形成第一电极层150，采用光刻和腐蚀方法图案化第一电极层 150和N型欧姆接触层149，采用腐蚀方法粗化N型电流扩展层148的表面，采用化学气相沉积等方法形成钝化层151以及通过机械研磨的方法从永久衬底110的下表面减薄永久衬底110和采用蒸镀的方法在永久衬底110的下表面形成第二电极层100。
在该实施例中，第一电极层150例如为N电极，第二电极层100为 P电极。第一电极层150位于N型欧姆接触层149的表面，而N型欧姆接触层149位于N型电流扩展层148的中间区域，暴露N型电流扩展层 148的部分表面，在N型电流扩展层148被暴露的表面进行粗化步骤以及形成钝化层151。
在该实施例中，第一电极层150的材料例如为AuGeNi合金，N型欧姆接触层149的材料例如为Si掺杂GaAs，N电极150与N型欧姆接触层149形成N区欧姆接触，第二电极层100的材料优选为Ti-Au或 Ti-Pt-Au。
在该实施例中，N型电流扩展层148的材料例如为n-AlGaInP或 AlGaAs，采用粗化液对N型电流扩展层148的部分表面进行粗化，以提高出光效率。进一步可在N型电流扩展层148的粗化表面和第一电极层 150与N型欧姆接触层149的侧壁采用等离子体化学气相沉积法 (PECVD)形成钝化层151，其中，钝化层151的材料例如为SiO2或 Si3N4，优选地，钝化层151的材料为Si3N4，其膜质更致密，保护效果更好，钝化层151的厚度例如为λ/4n3，其中，λ为光的波长，n3为钝化层151的折射率。
本申请实施例一所示的发光二极管芯片的结构中，全方位反射结构 130中包括低折射率的第一介质层132和低折射率、高导电性第二介质层133，第二介质层133填充第一介质层132的多个通孔，并与P型欧姆接触层141接触。第二介质层133作为增透层和全反射层提高了通孔内的反射率，同时通孔内的第二介质层133与金属镜面层134的组合不仅提高了通孔内的反射率，还避免了镜面金属层134中的金属原子向P 型欧姆接触层141的扩散。
图3a至图3e示出了本申请实施例二的发光二极管芯片的全方位反射结构制作方法过程中各阶段的截面图。与实施例一相比，实施例二中的全方位反射结构230中的第二介质层206与金属镜面层134之间，还包括粘附层208。且实施例二与实施例一仅在形成全方位反射结构230 时不同，此处不再赘述相同的步骤。为了清楚起见，附图中的各个部分没有按比例绘制，实际第一介质层、第二介质层以及金属镜面层相对其它层很薄。
参考图3a，在第一介质层132和P型欧姆接触层141的表面形成第二介质层206。
在该实施例中，采用蒸镀法或磁控溅射的方法在第一介质层132和 P型欧姆接触层141的表面形成第二介质层206，第二介质层206的材料为透明导电氧化物，例如为ITO，IZO或AZO中的一种，厚度例如为小于等于3λ/4n2，其中，λ为光的波长，n2为第二介质层206的折射率。具体的，第二介质层206的厚度例如为20nm-400nm。在优选的实施例中，第二介质层206的厚度为λ/4n2或3λ/4n2。
在该实施例中，第二介质层206分别位于通孔内和第一介质层132 表面。第二介质层206的材料例如为ITO，IZO或AZO中的至少一种。
在该实施例中，第一介质层132的厚度为小于等于λ/4n1，优选为λ/4n1，其中，λ为光的波长，n1为第一介质层132的折射率。具体的，第一介质层132的厚度例如为20nm-200nm。
进一步地，在第二介质层206的表面形成图案化的掩膜层207，如图3b所示。
在该步骤中，掩膜层207的材料例如为光刻胶，可以通过在第二介质层206的表面形成光刻胶，然后通过匀胶、曝光、显影等一系列步骤去除通孔外的光刻胶从而形成图案化的掩膜层207。
进一步地，去除位于第一介质层132表面上的第二介质层206以及掩膜层207，如图3c所示。
在该步骤中，通过腐蚀液将通孔外的第二介质层206腐蚀去掉，得到只存在于第一介质层132通孔内的第二介质层206，然后用去胶液去除掩膜层207。
进一步地，在第二介质层206和第一介质层132的表面依次形成粘附层208，金属镜面层134以及扩散阻挡层135，如图3d所示。
在该实施例中，采用磁控溅射等工艺形成粘附层208，粘附层208 的材料例如为ITO，IZO或AZO中的至少一种，厚度例如为3nm-10nm。
进一步地，还包括在粘附层208的表面形成金属镜面层134，以及在金属镜面层134的表面形成扩散阻挡层135。其中，金属镜面层134 的材料例如为Ag，阻挡扩散层135的材料例如为Ni、Ti、TiW、Pt中的至少一种。
在该实施例中，当第一介质层132的材料为MgF2时，必须在第二介质层206的表面形成粘附层208，该粘附层208的厚度为3nm-10nm。
在另一个实施例中，当第一介质层132的材料为SiO2时，第二介质层206的表面可以形成粘附层208，也可以不形成粘附层208，若形成粘附层208时，该粘附层208的厚度为3nm-10nm。
参考图3d，粘附层208与第一介质层132和第二介质层206共形，而阻挡扩散层135与镜面层134的交界处为平层。
进一步地，发光二极管芯片的制作方法还包括在扩散阻挡层135的表面形成键合层120并与永久衬底110键合等后续步骤，这些步骤与实施例一中相同，此处不再赘述。图3e示出了本申请实施例二的发光二极管芯片的结构示意图，在该实施例中，全方位反射结构230包括金属扩散原子131，第一介质层132、第二介质层206，粘附层208，金属镜面层134以及扩散阻挡层135。
本申请实施例二所示的发光二极管芯片的结构中，全方位反射结构 230中包括低折射率的第一介质层132、低折射率和高导电性的第二介质层206和粘附层208，这样第二介质层206提高了第一介质层132通孔内的反射率，而粘附层208的厚度又不至于影响通孔外的镜面反射率，与实施例一相比，对发光二极管芯片的反射率的提升效果更好。
图4a至图4c示出了本申请实施例三的发光二极管芯片的全方位反射结构制作方法过程中各阶段的截面图。与实施例一相比，实施例三中的全方位反射结构330中的第二介质层209位于通孔外的部分的厚度通过设计，不影响通孔外的反射率，因此第二介质层209在通孔外成为“虚设层”。且实施例三与实施例一仅在形成全方位反射结构330时不同，此处不再赘述相同的步骤。为了清楚起见，附图中的各个部分没有按比例绘制，实际第一介质层、第二介质层以及金属镜面层相对其它层很薄。
参考图4a，在第一介质层132和P型欧姆接触层141的表面形成具有一定厚度第二介质层209。
在该步骤中，采用蒸镀法或磁控溅射的方法生长第二介质层209，其中，第二介质层209的材料为ITO，IZO或AZO中的至少一种。
在一个实施例中，第二介质层209的厚度为小于等于λ/4n2，优选为λ/4n2，具体的，第二介质层209的厚度例如为20nm-200nm；在另一个实施例中，第二介质层209的厚度为大于λ/2n2，且小于等于3λ/4n2，优选为3λ/4n2，具体的，第二介质层209的厚度例如为200nm-400nm，其中，λ为光的波长，n2为第二介质层209的折射率。
在该实施例中，第一介质层132的厚度为小于等于λ/4n1，优选为λ/4n1，其中，λ为光的波长，n1为第一介质层132的折射率。具体的，第一介质层132的厚度例如为20nm-200nm。
进一步地，减薄位于通孔外的所述第二介质层209，通孔外的第二介质层209成为“虚设层”或薄层，并在第二介质层209上形成金属镜面层134和扩散阻挡层135，如图4b所示。
在该实施例中，采用化学机械抛光的方法将通孔外的第二介质层 209减薄，使通孔外的第二介质层209成为“虚设层”或薄层。
在一个实施例中，当生长的第二介质层209的厚度为小于等于λ/4n2时，通孔外的第二介质层209减薄成为薄层，即通孔外的第二介质层209 的厚度减薄至3nm-10nm。优选地，还包括在第二介质层209的表面形成3nm-10nm的粘附层(图中未示出)，避免后续工艺过程中发生脱落的风险，同时薄的粘附层也不至于影响整体的反射率。
在另一个实施例中，当生长的第二介质层209的厚度为大于λ/2n2，且小于等于3λ/4n2时，通孔外的第二介质层209减薄成为“虚设层”，该“虚设层”的厚度为λ/2n2。
进一步地，采用蒸镀工艺在第二介质层209的表面形成金属镜面层 134与扩散阻挡层135，如图4b所示。
在该实施例中，阻挡扩散层135与镜面层134的交界处为平层。
进一步地，发光二极管芯片的制作方法还包括在扩散阻挡层135的表面形成键合层120并与永久衬底110键合等后续步骤，这些步骤与实施例一中相同，此处不再赘述。图4c示出了本申请实施例三的发光二极管芯片的结构示意图，在该实施例中，全方位反射结构330包括金属扩散原子131，第一介质层132、第二介质层209、金属镜面层134以及扩散阻挡层135。
在该实施例中，对波长为λ的光而言，第二介质层在通孔外相当于是虚设的，因而减小了通孔外第二介质层209对中心波长为λ附近的光的反射率的降低，此“虚设层”是理论上针对波长为λ的光而言。
本申请实施例三所示的发光二极管芯片的结构中，全方位反射结构 330中位于通孔内的第二介质层209作为增透层，提高了通孔内的反射率，位于通孔外的“虚设层”尽量避免了通孔外中心波长为λ附近的光的反射率的减小，因此实施例三的发光二极管芯片既提高了第一介质层 132通孔内的反射率也没有对通孔外的反射率造成影响。
依照本申请的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本申请的原理和实际应用，从而使所属技术领域技术人员能很好地利用本申请以及在本申请基础上的修改使用。本申请仅受权利要求书及其全部范围和等效物的限制。
Claims (56)
1.一种发光二极管芯片，包括：永久衬底，位于所述永久衬底上的键合层、全方位反射结构、外延层、第一电极层以及位于所述永久衬底下表面的第二电极层；
其中，所述全方位反射结构包括位于所述键合层上方从下到上依次设置的金属镜面层、第二介质层以及第一介质层；
所述第一介质层中具有多个通孔；多个所述通孔内填充有所述第二介质层。
2.根据权利要求1所述的发光二极管芯片，其中，所述全方位反射结构还包括：
金属扩散原子，位于所述外延层中，并且靠近所述外延层与所述全方位反射结构的表面。
3.根据权利要求1或2所述的发光二极管芯片，其中，所述全方位反射结构还包括：
扩散阻挡层，位于所述金属镜面层和所述键合层之间。
4.根据权利要求1所述的发光二极管芯片，其中，所述第一介质层的厚度为20nm-200nm。
5.根据权利要求1所述的发光二极管芯片，其中，所述第一介质层的厚度小于等于λ/4n1，λ为光的波长，n1为所述第一介质层的折射率。
6.根据权利要求1所述的发光二极管芯片，其中，所述第一介质层的厚度为λ/4n1，λ为光的波长，n1为所述第一介质层的折射率。
7.根据权利要求1所述的发光二极管芯片，其中，所述第二介质层还包括位于所述第一介质层上的部分。
8.根据权利要求7所述的发光二极管芯片，其中，所述第二介质层的厚度为20nm-400nm。
9.根据权利要求7所述的发光二极管芯片，其中，所述第二介质层的厚度小于等于3λ/4n2，λ为光的波长，n2为所述第二介质层的折射率。
10.根据权利要求1所述的发光二极管芯片，其中，所述第二介质层的厚度小于等于3λ/4n2，λ为光的波长，n2为所述第二介质层的折射率。
11.根据权利要求1所述的发光二极管芯片，其中，所述第二介质层的厚度为λ/4n2或3λ/4n2，λ为光的波长，n2为所述第二介质层的折射率。
12.根据权利要求10所述的发光二极管芯片，其中，所述全方位反射结构还包括：
粘附层，位于所述金属镜面层与所述第二介质层和所述第一介质层之间。
13.根据权利要求12所述的发光二极管芯片，其中，所述第一介质层的材料为MgF2。
14.根据权利要求10或12所述的发光二极管芯片，其中，所述第一介质层的材料为SiO2。
15.根据权利要求12所述的发光二极管芯片，其中，所述粘附层为透明导电氧化物层，所述粘附层的厚度为3nm-10nm。
16.根据权利要求7所述的发光二极管芯片，其中，所述第二介质层位于所述通孔外的厚度为λ/2n2，所述第二介质层位于所述通孔内的厚度大于λ/2n2，且小于等于3λ/4n2，λ为光的波长，n2为第二介质层的折射率。
17.根据权利要求7所述的发光二极管芯片，其中，所述第二介质层位于所述通孔外的厚度为λ/2n2，所述第二介质层位于所述通孔内的厚度为3λ/4n2，λ为光的波长，n2为第二介质层的折射率。
18.根据权利要求7所述的发光二极管芯片，其中，所述第二介质层位于所述通孔内的厚度小于等于λ/4n2，λ为光的波长，n2为第二介质层的折射率。
19.根据权利要求7所述的发光二极管芯片，其中，所述第二介质层位于所述通孔内的厚度为λ/4n2，λ为光的波长，n2为第二介质层的折射率。
20.根据权利要求18或19所述的发光二极管芯片，其中，所述第二介质层位于所述通孔外的厚度小于等于10nm。
21.根据权利要求20所述的发光二极管芯片，其中，所述全方位反射结构还包括：
粘附层，位于所述金属镜面层与所述第二介质层之间，所述粘附层的厚度为3nm-10nm。
22.根据权利要求1所述的发光二极管芯片，其中，所述第二介质层的材料包括ITO，IZO和AZO中的至少一种。
23.根据权利要求1所述的发光二极管芯片，其中，所述通孔的截面形状为圆形，所述通孔的截面直径为4um至20um。
24.根据权利要求1所述的发光二极管芯片，其中，所述多个通孔的截面面积之和为所述外延层截面面积的15％至25％。
25.根据权利要求1所述的发光二极管芯片，其中，所述外延层从下到上依次包括：P型欧姆接触层，P型电流扩展层，P型限制层，P型空间层，量子阱，N型空间层，N型限制层，N型电流扩展层以及N型欧姆接触层。
26.根据权利要求1所述的发光二极管芯片，其中，所述第一电极层为N型电极层，所述第二电极层为P型电极层。
27.根据权利要求25所述的发光二极管芯片，其中，还包括：钝化层，所述钝化层位于所述N型电流扩展层的表面。
28.根据权利要求1所述的发光二极管芯片，其中，所述发光二极管包括黄绿光到红光波段的AlGaInP四元系以及红外波段的AlGaAs三元系反极性发光二极管。
29.根据权利要求1所述的发光二极管芯片，其中，所述外延层的材料为AlGaInP系或AlGaAs系材料。
30.一种发光二极管芯片的制作方法，包括：
在临时衬底上形成外延层，所述外延层包括位于所述临时衬底上方依次形成的N型半导体层，量子阱以及P型半导体层；
在所述P型半导体层表面形成全方位反射结构，所述全方位反射结构包括位于所述外延层上方依次形成的第一介质层、第二介质层以及金属镜面层，
其中，所述第一介质层中具有多个通孔，多个所述通孔内填充有所述第二介质层。
31.根据权利要求30所述的制作方法，其中，在所述第一介质层中形成所述多个通孔的步骤包括：
在所述P型半导体层表面形成介质牺牲层；
通过光刻和腐蚀形成介质牺牲层阵列，所述介质牺牲层阵列为柱状阵列；
在所述介质牺牲层阵列和所述P型半导体层的表面蒸镀形成所述第一介质层；
去除所述介质牺牲层阵列及其表面的所述第一介质层，得到所述多个通孔，所述多个通孔贯穿所述第一介质层。
32.根据权利要求30所述的制作方法，其中，在所述第一介质层中形成所述多个通孔的步骤包括：
在所述P型半导体层表面形成所述第一介质层；
通过光刻和腐蚀在所述第一介质层中形成所述多个通孔，所述多个通孔贯穿所述第一介质层。
33.根据权利要求30所述的制作方法，其中，在所述P型半导体层表面形成全方位反射结构的步骤还包括：
在所述第一介质层和所述P型半导体层的表面蒸镀形成P型合金层，所述P型合金层填充所述多个通孔；
通过退火工艺使所述P型合金层中的金属原子经所述多个通孔扩散进入所述P型半导体层，形成金属扩散原子；
去除所述P型合金层。
34.根据权利要求30所述的制作方法，其中，所述第一介质层的厚度为20nm-200nm。
35.根据权利要求30所述的制作方法，其中，所述第一介质层的厚度小于等于λ/4n1，λ为光的波长，n1为所述第一介质层的折射率。
36.根据权利要求30所述的制作方法，其中，所述第二介质层的厚度为20nm-400nm。
37.根据权利要求30所述的制作方法，其中，所述第二介质层的厚度小于等于3λ/4n2，λ为光的波长，n2为所述第二介质层的折射率。
38.根据权利要求30所述的制作方法，其中，在所述P型半导体层表面形成全方位反射结构的步骤还包括：
去除所述通孔外的所述第二介质层；
在所述第二介质层和所述第一介质层的表面形成粘附层，所述粘附层为透明导电氧化物层，所述粘附层的厚度为3nm-10nm。
39.根据权利要求38所述的制作方法，其中，所述第二介质层的厚度小于等于3λ/4n2，λ为光的波长，n2为所述第二介质层的折射率。
40.根据权利要求38所述的制作方法，其中，所述第二介质层的厚度为λ/4n2或3λ/4n2，λ为光的波长，n2为所述第二介质层的折射率。
41.根据权利要求30所述的制作方法，其中，在所述P型半导体层表面形成全方位反射结构的步骤还包括：
将位于所述通孔外的所述第二介质层进行减薄。
42.根据权利要求41所述的制作方法，其中，将位于所述通孔外的所述第二介质层进行减薄的步骤之后，还包括：
在所述第二介质层的表面形成粘附层，所述粘附层为透明导电氧化物层，所述粘附层的厚度为3nm-10nm。
43.根据权利要求41所述的制作方法，其中，所述第二介质层位于所述通孔外的厚度为λ/2n2，所述第二介质层位于所述通孔内的厚度大于λ/2n2，且小于等于3λ/4n2，λ为光的波长，n2为第二介质层的折射率。
44.根据权利要求42所述的制作方法，其中，所述第二介质层位于所述通孔内的厚度小于等于λ/4n2，λ为光的波长，n2为第二介质层的折射率。
45.根据权利要求44所述的制作方法，其中，所述第二介质层位于所述通孔外的厚度小于等于10nm。
46.根据权利要求30所述的制作方法，其中，在所述P型半导体层表面形成全方位反射结构的步骤还包括：
在所述金属镜面层的表面形成阻挡扩散层。
47.根据权利要求30所述的制作方法，其中，在所述P型半导体层表面形成全方位反射结构的步骤之后，还包括：
在所述全方位反射结构的表面形成键合层，在永久衬底的上表面形成键合层；
通过所述全方位反射结构表面的键合层和所述永久衬底上表面的键合层，将所述外延层和所述全方位反射结构键合到所述永久衬底上；
去除所述临时衬底，露出所述N型半导体层；
在所述N型半导体层的表面形成第一电极层以及在所述永久衬底的下表面形成第二电极层。
48.根据权利要求30所述的制作方法，其中，所述第一介质层的材料为SiO2或MgF2。
49.根据权利要求30所述的制作方法，其中，所述第二介质层的材料包括ITO，IZO和AZO中的至少一种。
50.根据权利要求30所述的制作方法，其中，所述通孔的截面形状为直径4μm至20μm的圆形。
51.根据权利要求30所述的制作方法，其中，多个所述通孔的截面面积之和为所述外延层截面面积的15％至25％。
52.根据权利要求47所述的制作方法，其中，所述N型半导体层依次包括N型欧姆接触层，N型电流扩展层，N型限制层和N型空间层，所述P型半导体层依次包括P型空间层，P型限制层，P型电流扩展层和P型欧姆接触层，所述N型空间层和所述P型空间层分别位于所述量子阱的两侧。
53.根据权利要求52所述的制作方法，其中，在所述N型半导体层的表面形成第一电极层的步骤之后，还包括：
对所述N型电流扩展层的表面进行粗化，在所述N型电流扩展层的表面形成钝化层。
54.根据权利要求47所述的制作方法，其中，所述第一电极层为N型电极层，所述第二电极层为P型电极层。
55.根据权利要求30所述的制作方法，其中，所述发光二极管包括黄绿光到红光波段的AlGaInP四元系以及红外波段的AlGaAs三元系反极性发光二极管。
56.根据权利要求30所述的制作方法，其中，所述临时衬底的材料为GaAs，所述外延层的材料为AlGaInP系或AlGaAs系材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010996853.0A CN112420891B (zh) | 2020-09-21 | 2020-09-21 | 发光二极管芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010996853.0A CN112420891B (zh) | 2020-09-21 | 2020-09-21 | 发光二极管芯片及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112420891A true CN112420891A (zh) | 2021-02-26 |
| CN112420891B CN112420891B (zh) | 2022-09-09 |
Family
ID=74854870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010996853.0A Active CN112420891B (zh) | 2020-09-21 | 2020-09-21 | 发光二极管芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112420891B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114156379A (zh) * | 2021-12-03 | 2022-03-08 | 扬州乾照光电有限公司 | 发光芯片的制作方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105280771A (zh) * | 2014-05-30 | 2016-01-27 | Lg伊诺特有限公司 | 发光器件 |
| US20160240731A1 (en) * | 2015-02-18 | 2016-08-18 | Epistar Corporation | Light-emitting diode |
| CN105957938A (zh) * | 2016-06-03 | 2016-09-21 | 扬州乾照光电有限公司 | 一种高亮度反极性的AlGaInP基发光二极管晶圆及其制造方法 |
| CN107394015A (zh) * | 2017-07-15 | 2017-11-24 | 太原理工大学 | 一种基于3D打印的AlGaInP反极性发光二极管制备方法 |
| CN109873065A (zh) * | 2019-03-19 | 2019-06-11 | 泉州三安半导体科技有限公司 | 一种半导体发光元件 |
| CN209626251U (zh) * | 2019-05-08 | 2019-11-12 | 天津三安光电有限公司 | 一种半导体发光元件、封装体和发光装置 |
| CN110459660A (zh) * | 2019-08-06 | 2019-11-15 | 天津三安光电有限公司 | 一种发光二极管及制作工艺、发光装置 |
| CN110707196A (zh) * | 2019-10-21 | 2020-01-17 | 扬州乾照光电有限公司 | 一种具有互补图形介质层的led芯片及制作方法 |
-
2020
- 2020-09-21 CN CN202010996853.0A patent/CN112420891B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105280771A (zh) * | 2014-05-30 | 2016-01-27 | Lg伊诺特有限公司 | 发光器件 |
| US20160240731A1 (en) * | 2015-02-18 | 2016-08-18 | Epistar Corporation | Light-emitting diode |
| CN105957938A (zh) * | 2016-06-03 | 2016-09-21 | 扬州乾照光电有限公司 | 一种高亮度反极性的AlGaInP基发光二极管晶圆及其制造方法 |
| CN107394015A (zh) * | 2017-07-15 | 2017-11-24 | 太原理工大学 | 一种基于3D打印的AlGaInP反极性发光二极管制备方法 |
| CN109873065A (zh) * | 2019-03-19 | 2019-06-11 | 泉州三安半导体科技有限公司 | 一种半导体发光元件 |
| CN209626251U (zh) * | 2019-05-08 | 2019-11-12 | 天津三安光电有限公司 | 一种半导体发光元件、封装体和发光装置 |
| CN110459660A (zh) * | 2019-08-06 | 2019-11-15 | 天津三安光电有限公司 | 一种发光二极管及制作工艺、发光装置 |
| CN110707196A (zh) * | 2019-10-21 | 2020-01-17 | 扬州乾照光电有限公司 | 一种具有互补图形介质层的led芯片及制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114156379A (zh) * | 2021-12-03 | 2022-03-08 | 扬州乾照光电有限公司 | 发光芯片的制作方法 |
| CN114156379B (zh) * | 2021-12-03 | 2023-05-26 | 扬州乾照光电有限公司 | 发光芯片的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112420891B (zh) | 2022-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8735185B2 (en) | Light emitting device and fabrication method thereof | |
| KR101188634B1 (ko) | 발광 다이오드 구조체 및 그 제조 방법 | |
| EP2135304B1 (en) | Vertical light emitting diodes | |
| US10673003B2 (en) | Light emitting diode chip and fabrication method | |
| US20210043798A1 (en) | Light-emitting diode device and method for manufacturing the same | |
| CN105957938B (zh) | 一种高亮度反极性的AlGaInP基发光二极管晶圆及其制造方法 | |
| CN107706275B (zh) | 一种发光二极管芯片、面板及其制作方法 | |
| CN111244244B (zh) | 一种大功率led芯片及其制作方法 | |
| CN114695609A (zh) | 一种发光二极管芯片结构及其制作方法 | |
| CN111933765B (zh) | 微型发光二极管及制作方法，微型led显示模块及制作方法 | |
| CN102130260A (zh) | 发光装置及其制造方法 | |
| CN111433921B (zh) | 一种发光二极管 | |
| CN104638069A (zh) | 垂直型led芯片结构及其制作方法 | |
| TW201332145A (zh) | 光電裝置及其製作方法 | |
| US20070082418A1 (en) | Method for manufacturing a light emitting device and light emitting device made therefrom | |
| CN111200045A (zh) | 一种反射镜和P电极相互独立的AlGaInP LED芯片及制备方法 | |
| CN112420891B (zh) | 发光二极管芯片及其制作方法 | |
| CN113921676A (zh) | 发光二极管及发光模块 | |
| CN108110116B (zh) | 一种发光二极管芯片及其制作方法 | |
| JP6252123B2 (ja) | 発光素子の製造方法 | |
| CN107808890B (zh) | 一种led芯片及其制备方法 | |
| CN214176057U (zh) | 一种led芯片 | |
| KR101805301B1 (ko) | 광추출효율 향상을 위한 p-형 오믹 접합 전극 패턴을 구비한 자외선 발광 다이오드 소자 | |
| CN113437197A (zh) | 一种倒装led芯片及其制作方法 | |
| CN113594330A (zh) | 一种led及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |