CN110707196A - 一种具有互补图形介质层的led芯片及制作方法 - Google Patents
一种具有互补图形介质层的led芯片及制作方法 Download PDFInfo
- Publication number
- CN110707196A CN110707196A CN201911001713.9A CN201911001713A CN110707196A CN 110707196 A CN110707196 A CN 110707196A CN 201911001713 A CN201911001713 A CN 201911001713A CN 110707196 A CN110707196 A CN 110707196A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- type
- conductive
- led chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 239000010410 layer Substances 0.000 claims abstract description 493
- 239000002184 metal Substances 0.000 claims abstract description 76
- 239000002356 single layer Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 62
- 238000003892 spreading Methods 0.000 claims description 15
- 230000007480 spreading Effects 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 10
- 238000005260 corrosion Methods 0.000 claims description 9
- 230000007797 corrosion Effects 0.000 claims description 9
- 238000005520 cutting process Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 4
- 238000007788 roughening Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 32
- 230000008569 process Effects 0.000 abstract description 14
- 230000031700 light absorption Effects 0.000 abstract description 5
- 238000013467 fragmentation Methods 0.000 abstract description 4
- 238000006062 fragmentation reaction Methods 0.000 abstract description 4
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 238000003466 welding Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 16
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910001635 magnesium fluoride Inorganic materials 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 239000002346 layers by function Substances 0.000 description 3
- 238000002310 reflectometry Methods 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 235000014820 Galium aparine Nutrition 0.000 description 1
- 240000005702 Galium aparine Species 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种具有互补图形介质层的LED芯片及制作方法,采用具有互补图形的介质层,即导电介质层和绝缘介质层的区域图形以一定图形互补,共同构成介质层,在第一方向上介质层仍为单层结构,在垂直于第一方向的方向上,导电介质层和绝缘介质层按一定图形互补形成,二者的面积占比总和为100%,即在P型窗口层和ODR金属反射层之间,介质层整面平铺,不存在介质层空缺的区域,进而不存在介质层通孔处的金属发生断层导致导电不良的问题,不存在介质层通孔处金属向P型窗口层扩散导致吸光的问题,同时大幅度减少ODR金属反射层和金属键合层之间的空洞,从而降低焊线过程中由于金属空洞引起的外延层碎裂风险。
Description
技术领域
本发明涉及LED芯片技术领域,更具体地说,涉及一种具有互补图形介质层的LED芯片及制作方法。
背景技术
随着科学技术的不断发展,各种各样的LED芯片已广泛应用于人们的生活、工作和工业中,为人们的日常生活带来了极大的便利。
目前垂直薄膜结构的LED芯片中,ODR反射层绝大多数为平板型ODR反射层,参考图1,图1为现有技术中ODR反射层的结构示意图,其中,ODR反射层的介质层为低折射率且绝缘的透明薄膜,金属层为常规金属。
但是,由于ODR反射层的介质层为绝缘材料,为了使电流可以从下方的永久衬底传导至上方的外延层,必须在介质层上形成通孔,以使金属层透过介质层通孔导电,但这样必然会损失介质层的有效面积。
进一步的,透过介质层通孔的金属,为了与P型窗口层形成欧姆接触,其需要在一定温度下进行合金化处理。参考图2,图2为现有技术中介质层通孔的光学显微镜示意图,在介质层通孔处,金属向P型窗口层扩散形成半导体与金属混合层,外观通常呈黑色,导致该层具有吸光作用,光线在介质膜通孔处被吸收,不能有效地反射出去。
并且,参考图3,图3为现有技术中ODR反射层出现问题的扫描电镜示意图,由于介质层具有一定厚度,介质层通孔处的金属可能会发生断层,导致导电不良,并且,伴随这种金属断层现象,金属键合层和ODR金属反射层之间必然存在空洞,在焊线过程中,焊线机劈刀的压力传递到这种空洞处,会导致外延层有碎裂的风险。
发明内容
有鉴于此,为解决上述问题,本发明提供一种具有互补图形介质层的LED芯片及制作方法,技术方案如下:
一种具有互补图形介质层的LED芯片,所述LED芯片包括:
永久衬底;
以第一方向依次设置在所述永久衬底上的金属键合层、ODR金属反射层、介质层和P型窗口层,所述第一方向垂直于所述永久衬底,且由所述永久衬底指向所述金属键合层;
其中,所述介质层包括均与所述ODR反射层直接接触的导电介质层和绝缘介质层,所述导电介质层的导电区域图形与所述绝缘介质层的绝缘区域图形呈互补图形,二者之间无空缺区域,在所述第一方向上,所述导电介质层和所述绝缘介质层均为单层结构,且二者不重叠设置。
优选的,在上述LED中,所述导电介质层的区域为连通区域。
优选的,在上述LED中,所述导电介质层的区域为分离的孤岛型区域。
优选的,在上述LED中,所述导电介质层的区域占所述介质层的区域的5%-90%。
优选的,在上述LED中,所述导电介质层的厚度为(2k+1)λ/4n,其中,k为0和正整数,n为所述导电介质层的折射率,λ为所述LED芯片的发光峰值波长;
所述绝缘介质层的厚度为(2k+1)λ/4m,其中,k为0和正整数,m为所述绝缘介质层的折射率,λ为所述LED芯片的发光峰值波长。
优选的,在上述LED中,所述LED芯片还包括:
以所述第一方向依次设置在所述P型窗口层上的P型限制层、MQW有源层、N型限制层、N型电流扩展层、N型粗化层、N型欧姆接触层和N电极;
设置在所述永久衬底背离所述金属键合层一侧的P电极。
优选的,在上述LED中,所述导电介质层的区域与所述N电极的区域,在所述第一方向上的投影不重叠。
优选的,在上述LED中,所述P型窗口层包括:
在所述第一方向上依次设置的P型欧姆接触层和P型电流扩展层。
一种具有互补图形介质层的LED芯片的制作方法,所述制作方法包括:
提供临时衬底;
在所述临时衬底上以第二方向依次外延生长N型缓冲层、N型腐蚀截止层、N型欧姆接触层、N型粗化层、N型电流扩展层、N型限制层、MQW有源层、P型限制层和P型窗口层,所述第二方向垂直于所述临时衬底,且由所述临时衬底指向所述N型缓冲层;
在所述P型窗口层上形成介质层,其中,所述介质层包括导电介质层和绝缘介质层,所述导电介质层的导电区域图形与所述绝缘介质层的绝缘区域图形呈互补图形,二者之间无空缺区域,在所述第二方向上,所述导电介质层和所述绝缘介质层均为单层结构,且二者不重叠设置;
在所述介质层上形成ODR金属反射层;
提供永久衬底;
在所述永久衬底上形成金属键合层;
将所述金属键合层和所述ODR金属反射层进行键合处理;
去除所述临时衬底、所述N型缓冲层和所述N型腐蚀截止层。
优选的,在上述制作方法中,所述制作方法还包括:
对所述N型欧姆接触层进行图形化处理,并形成N电极。
优选的,在上述制作方法中,所述制作方法还包括:
从所述N型粗化层蚀刻至所述P型窗口层以形成预留切割道。
优选的,在上述制作方法中,所述制作方法还包括:
对所述N型粗化层的表面进行粗化处理。
优选的,在上述制作方法中,所述制作方法还包括:
对所述永久衬底进行减薄处理;
在所述永久衬底背离所述金属键合层的一侧形成P电极。
优选的,在上述制作方法中,所述P型窗口层包括交叠设置的P型欧姆接触层和P型电流扩展层;
所述P型欧姆接触层相邻所述介质层;
所述P型电流扩展层相邻所述P型限制层。
优选的,在上述制作方法中,所述制作方法还包括:
沿预留切割道从所述N型粗化层蚀刻至所述P型欧姆接触层。
相较于现有技术,本发明实现的有益效果为:
本发明提供的一种LED芯片,采用具有互补图形的介质层,即导电介质层和绝缘介质层的区域图形以一定图形互补,共同构成介质层,在第一方向上介质层仍为单层结构,在垂直于第一方向的方向上,导电介质层和绝缘介质层按一定图形互补形成,二者的面积占比总和为100%,即在P型窗口层和ODR金属反射层之间,介质层整面平铺,不存在介质层空缺的区域,进而不存在介质层通孔处的金属发生断层导致导电不良的问题,不存在介质层通孔处金属向P型窗口层扩散导致吸光的问题,提高ODR金属反射层的反射率,同时大幅度减少ODR金属反射层和金属键合层之间的空洞,从而降低焊线过程中由于金属空洞引起的外延层碎裂风险。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为现有技术中ODR反射层的结构示意图;
图2为现有技术中介质层通孔的光学显微镜示意图;
图3为现有技术中ODR反射层出现问题的扫描电镜示意图;
图4为本发明实施例提供的一种具有互补图形介质层的LED芯片的局部结构示意图;
图5为本发明实施例提供的一种介质层的结构示意图;
图6为本发明实施例提供的另一种介质层的结构示意图;
图7为本发明实施例提供的另一种具有互补图形介质层的LED芯片的结构示意图;
图8为本发明实施例提供的一种P型窗口层的结构示意图;
图9为本发明实施例提供的一种介质层和N电极的位置示意图;
图10为本发明实施例提供的另一种介质层和N电极的位置示意图;
图11为本发明实施例提供的一种具有互补图形介质层的LED芯片的制作方法的关键步骤流程示意图;
图12为本发明实施例提供的另一种具有互补图形介质层的LED芯片的制作方法的关键步骤流程示意图;
图13为本发明实施例提供的又一种具有互补图形介质层的LED芯片的制作方法的关键步骤流程示意图;
图14为本发明实施例提供的又一种具有互补图形介质层的LED芯片的制作方法的关键步骤流程示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图4,图4为本发明实施例提供的一种具有互补图形介质层的LED芯片的局部结构示意图。
所述LED芯片包括:
永久衬底11;
以第一方向依次设置在所述永久衬底11上的金属键合层12、ODR金属反射层13、介质层14和P型窗口层15,所述第一方向垂直于所述永久衬底11,且由所述永久衬底11指向所述金属键合层12;
其中,所述介质层14包括均与所述ODR反射层13直接接触的导电介质层141和绝缘介质层142,所述导电介质层141的导电区域图形与所述绝缘介质层142的绝缘区域图形呈互补图形,二者之间无空缺区域,在所述第一方向上,所述导电介质层141和所述绝缘介质层142均为单层结构,且二者不重叠设置。
在该实施例中,采用具有互补图形的介质层14,即导电介质层141和绝缘介质层142的区域图形以一定图形互补,共同构成介质层14,在第一方向上介质层14仍为单层结构,在垂直于第一方向的方向上,导电介质层141和绝缘介质层142按一定图形互补形成,二者的面积占比总和为100%,即在P型窗口层15和ODR金属反射层13之间,介质层14整面平铺,不存在介质层14空缺的区域,进而不存在介质层通孔处的金属发生断层导致导电不良的问题,不存在介质层通孔处金属向P型窗口层扩散导致吸光的问题,提高ODR金属反射层的反射率,同时大幅度减少ODR金属反射层和金属键合层之间的空洞,从而降低焊线过程中由于金属空洞引起的外延层碎裂风险。
进一步的,基于本发明上述实施例,参考图5,图5为本发明实施例提供的一种介质层的结构示意图。
所述导电介质层141的区域为连通区域。
在该实施例中,所述导电介质层141的区域和所述绝缘介质层142的区域均为连通区域,共同构成介质层。
进一步的,基于本发明上述实施例,参考图6,图6为本发明实施例提供的另一种介质层的结构示意图。
所述导电介质层141的区域为分离的孤岛型区域。
在该实施例中,所述导电介质层141的区域为分离的孤岛型区域,形成所述P型窗口层和所述ODR金属反射层的导通区域。
进一步的,基于本发明上述实施例,所述导电介质层141的区域占所述介质层14的区域的5%-90%。
在该实施例中,所述导电介质层141的区域和所述绝缘介质层142的区域的面积占比,可根据实际的LED芯片的工作电流而定,即导电介质层141需要传导的电流大小决定,其导电介质层141的面积占比最小值≥5%,最大值可以达到90%。
进一步的,基于本发明上述实施例,所述导电介质层141的厚度为(2k+1)λ/4n,其中,k为0和正整数,n为所述导电介质层141的折射率,λ为所述LED芯片的发光峰值波长;
所述绝缘介质层142的厚度为(2k+1)λ/4m,其中,k为0和正整数,m为所述绝缘介质层142的折射率,λ为所述LED芯片的发光峰值波长。
在该实施例中,所述导电介质层141的厚度和所述绝缘介质层142的厚度可以相同也可以不同,正常情况下,二者分别根据上述厚度公式设置最优厚度。
但是,当其中一种介质层的面积占比较小时,可以将二者的厚度统一设置,都设置为面积占比比较大的介质层的最优厚度。
进一步的,基于本发明上述实施例,参考图7,图7为本发明实施例提供的另一种具有互补图形介质层的LED芯片的结构示意图。
所述LED芯片还包括:
以所述第一方向依次设置在所述P型窗口层15上的P型限制层16、MQW有源层17、N型限制层18、N型电流扩展层19、N型粗化层20、N型欧姆接触层21和N电极22;
设置在所述永久衬底11背离所述金属键合层12一侧的P电极23。
在该实施例中,所述LED芯片还包括其它功能层,在此仅仅以举例的形式进行说明。
例如,参考图8,图8为本发明实施例提供的一种P型窗口层的结构示意图,所述P型窗口层15还可以为在所述第一方向上依次设置的P型欧姆接触层151和P型电流扩展层152。
进一步的,基于本发明上述实施例,参考图9,图9为本发明实施例提供的一种介质层和N电极的位置示意图,参考图10,图10为本发明实施例提供的另一种介质层和N电极的位置示意图。
所述导电介质层141的区域与所述N电极22的区域,在所述第一方向上的投影不重叠。
在该实施例中,导电介质层141作为从P电极23注入电流的导电通道,由于N电极22不透光,为了引导注入电流激发的电子-空穴对尽可能不在N电极22下方发生复合,以提高出光效率,使导电介质层141的区域排布在N电极22的外围,不排布在N电极22的正下方。
并且,如图9和图10所示,为了减少LED芯片漏电风险,且更有效地利用导电介质层141作为导电通道的功能,使导电介质层不排布在切割道区域。
基于本发明上述全部实施例,在本发明另一实施例中还提供了一种具有互补图形介质层的LED芯片的制作方法,参考图11,图11为本发明实施例提供的一种具有互补图形介质层的LED芯片的制作方法的关键步骤流程示意图。
所述制作方法包括:
S101:提供临时衬底。
在该步骤中,所述临时衬底包括但不限定于GaAs临时衬底。
S102:在所述临时衬底上以第二方向依次外延生长N型缓冲层、N型腐蚀截止层、N型欧姆接触层、N型粗化层、N型电流扩展层、N型限制层、MQW有源层、P型限制层和P型窗口层,所述第二方向垂直于所述临时衬底,且由所述临时衬底指向所述N型缓冲层。
在该步骤中,采用MOCVD(Metal Organic Chemical Vapor Deposition,金属有机化合物化学气相沉淀)在GaAs临时衬底上依次外延生长N型GaAs缓冲层、N型GaInP腐蚀截止层、N型GaAs欧姆接触层、N型AlGaInP粗化层、N型AlGaInP电流扩展层、N型AlGaInP限制层、MQW有源层、P型AlGaInP限制层和P型GaP窗口层。
其中,所述P型GaP窗口层的厚度为1um-10um,优选厚度为3um,所述P型GaP窗口层的主体部分掺杂浓度为1E18/cm3以上,表层掺杂浓度达到1E19/cm3以上。
需要说明的是,AlGaInP是指AlxGayIn(1-x-y)P材料,各个AlxGayIn(1-x-y)P功能层的组分可以根据实际需求分别进行调整,在本发明实施例中并不作限定。
S103:在所述P型窗口层上形成介质层,其中,所述介质层包括导电介质层和绝缘介质层,所述导电介质层的导电区域图形与所述绝缘介质层的绝缘区域图形呈互补图形,二者之间无空缺区域,在所述第二方向上,所述导电介质层和所述绝缘介质层均为单层结构,且二者不重叠设置。
在ITO表面旋涂光刻胶,曝光显影后定义出导电介质层的图形区域,再采用ITO蚀刻液蚀刻掉所需区域以外的ITO。
由于ITO材料的导电介质层表面有光刻胶,可以采用Lift-off工艺去除导电介质层表面的光刻胶及MgF2,从而形成ITO+MgF2具有互补图形的介质层。
需要说明的是,导电介质层的材料包括但不限定于ITO、IZO和IGZO等透明导电层或其复合层,绝缘介质层的材料包括但不限定于MgF2和SiO2。
在导电介质层的镀膜过程中,导电介质层可直接与P型窗口层形成欧姆接触,无需额外的高温退火处理。
S104:在所述介质层上形成ODR金属反射层。
在该步骤中,在上述制作好的介质层表面沉积ODR金属反射层,其通过导电介质层与P型窗口层电性连接,成为P面电流注入的通道。
S105:提供永久衬底。
在该步骤中,所述永久衬底包括但不限定于低阻硅片。
S106:在所述永久衬底上形成金属键合层。
S107:将所述金属键合层和所述ODR金属反射层进行键合处理。
在该步骤中,金属键合层和ODR金属反射层在加热加压的键合过程中,由于互扩散结合在一起,使外延片键合在永久衬底上。
S108:去除所述临时衬底、所述N型缓冲层和所述N型腐蚀截止层。
进一步的,基于本发明上述实施例,参考图12,图12为本发明实施例提供的另一种具有互补图形介质层的LED芯片的制作方法的关键步骤流程示意图。
所述制作方法还包括:
S109:对所述N型欧姆接触层进行图形化处理,并形成N电极。
在该步骤中,通过光刻和湿法蚀刻等工艺制作N型欧姆接触层图形,在通过光刻、蒸镀、剥离和退火等工艺制作N电极。
S110:沿预留切割道从所述N型粗化层蚀刻至所述P型窗口层。
在该步骤中,通过光刻和干法蚀刻将预留切割道从所述N型粗化层蚀刻至所述P型窗口层。
S111:对所述N型粗化层的表面进行粗化处理。
S112:对所述永久衬底进行减薄处理,在所述永久衬底背离所述金属键合层的一侧形成P电极。
最后,经过正切、背切和裂片等工序,将晶圆切割成分立的LED芯片,形成反极性AlGaInP基红外LED芯片。
基于本发明上述全部实施例,在本发明另一实施例中还提供了另一种具有互补图形介质层的LED芯片的制作方法,参考图13,图13为本发明实施例提供的又一种具有互补图形介质层的LED芯片的制作方法的关键步骤流程示意图。
所述制作方法包括:
S201:提供临时衬底。
在该步骤中,所述临时衬底包括但不限定于GaAs临时衬底。
S202:在所述临时衬底上以第二方向依次外延生长N型缓冲层、N型腐蚀截止层、N型欧姆接触层、N型粗化层、N型电流扩展层、N型限制层、MQW有源层、P型限制层、P型电流扩展层和P型欧姆接触层,所述第二方向垂直于所述临时衬底,且由所述临时衬底指向所述N型缓冲层。
在该步骤中,采用MOCVD(Metal Organic Chemical Vapor Deposition,金属有机化合物化学气相沉淀)在GaAs临时衬底上依次外延生长N型GaAs缓冲层、N型GaInP腐蚀截止层、N型GaAs欧姆接触层、N型AlGaAs粗化层、N型AlGaAs电流扩展层、N型AlGaAs限制层、MQW有源层、P型AlGaAs限制层、P型AlGaAs电流扩展层和P型GaP欧姆接触层。
P型AlGaAs电流扩展层和P型GaP欧姆接触层共同构成P型窗口层。
其中,所述P型AlGaAs电流扩展层的厚度为0.9um-9.9um,优选厚度为3um,所述P型GaP欧姆接触层的厚度为0.1um-1um,优选厚度为0.2um。
所述P型AlGaAs电流扩展层的的掺杂浓度为1E18/cm3以上,所述P型GaP欧姆接触层的掺杂浓度达到1E19/cm3以上。
需要说明的是,AlGaAs是指AlxGa(1-x)As材料,各个AlxGa(1-x)As功能层的组分可以根据实际需求分别进行调整,在本发明实施例中并不作限定。
S203:在所述P型欧姆接触层上形成介质层,其中,所述介质层包括导电介质层和绝缘介质层,所述导电介质层的导电区域图形与所述绝缘介质层的绝缘区域图形呈互补图形,二者之间无空缺区域,在所述第二方向上,所述导电介质层和所述绝缘介质层均为单层结构,且二者不重叠设置。
在该步骤中,在所述P型欧姆接触层上蒸镀或溅射ITO透明导电层,根据(2k+1)λ/4n计算ITO透明导电层的优选厚度,取k=0,对于波长λ=850nm的红外光,ITO折射率n=1.76,计算得到优选厚度为
在ITO表面旋涂光刻胶,曝光显影后定义出导电介质层的图形区域,再采用ITO蚀刻液蚀刻掉所需区域以外的ITO。
由于ITO材料的导电介质层表面有光刻胶,可以采用Lift-off工艺去除导电介质层表面的光刻胶及MgF2,从而形成ITO+MgF2具有互补图形的介质层。
需要说明的是,导电介质层的材料包括但不限定于ITO、IZO和IGZO等透明导电层或其复合层,绝缘介质层的材料包括但不限定于MgF2和SiO2。
在导电介质层的镀膜过程中,导电介质层可直接与P型窗口层形成欧姆接触,无需额外的高温退火处理。
S204:在所述介质层上形成ODR金属反射层。
在该步骤中,在上述制作好的介质层表面沉积ODR金属反射层,其通过导电介质层与P型窗口层电性连接,成为P面电流注入的通道。
S205:提供永久衬底。
在该步骤中,所述永久衬底包括但不限定于低阻硅片。
S206:在所述永久衬底上形成金属键合层。
S207:将所述金属键合层和所述ODR金属反射层进行键合处理。
在该步骤中,金属键合层和ODR金属反射层在加热加压的键合过程中,由于互扩散结合在一起,使外延片键合在永久衬底上。
S208:去除所述临时衬底、所述N型缓冲层和所述N型腐蚀截止层。
进一步的,基于本发明上述实施例,参考图14,图14为本发明实施例提供的又一种具有互补图形介质层的LED芯片的制作方法的关键步骤流程示意图。
所述制作方法还包括:
S209:对所述N型欧姆接触层进行图形化处理,并形成N电极。
在该步骤中,通过光刻和湿法蚀刻等工艺制作N型欧姆接触层图形,在通过光刻、蒸镀、剥离和退火等工艺制作N电极。
S210:沿预留切割道从所述N型粗化层蚀刻至所述P型欧姆接触层。
在该步骤中,通过光刻和干法蚀刻将预留切割道从所述N型粗化层蚀刻至所述P型窗口层。
S211:对所述N型粗化层的表面进行粗化处理。
S212:对所述永久衬底进行减薄处理,在所述永久衬底背离所述金属键合层的一侧形成P电极。
最后,经过正切、背切和裂片等工序,将晶圆切割成分立的LED芯片,形成反极性AlGaAs基红外LED芯片。
通过上述描述可知,该LED芯片采用具有互补图形的介质层,即导电介质层和绝缘介质层的区域图形以一定图形互补,共同构成介质层,在第一方向上介质层仍为单层结构,在垂直于第一方向的方向上,导电介质层和绝缘介质层按一定图形互补形成,二者的面积占比总和为100%,即在P型窗口层和ODR金属反射层之间,介质层整面平铺,不存在介质层空缺的区域,进而不存在介质层通孔处的金属发生断层导致导电不良的问题,不存在介质层通孔处金属向P型窗口层扩散导致吸光的问题,提高ODR金属反射层的反射率,同时大幅度减少ODR金属反射层和金属键合层之间的空洞,从而降低焊线过程中由于金属空洞引起的外延层碎裂风险。
并且,在制作过程中,采用简单的Lift-off工艺实现导电介质层和绝缘介质层的无缝拼接,并且,在制作导电介质层的过程中,导电介质层可直接与P型窗口层或P型欧姆接触层形成欧姆接触,无需额外的高温退火处理。
以上对本发明所提供的一种具有互补图形介质层的LED芯片及制作方法进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
需要说明的是,本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素,或者是还包括为这些过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (15)
1.一种具有互补图形介质层的LED芯片,其特征在于,所述LED芯片包括:
永久衬底;
以第一方向依次设置在所述永久衬底上的金属键合层、ODR金属反射层、介质层和P型窗口层,所述第一方向垂直于所述永久衬底,且由所述永久衬底指向所述金属键合层;
其中,所述介质层包括均与所述ODR反射层直接接触的导电介质层和绝缘介质层,所述导电介质层的导电区域图形与所述绝缘介质层的绝缘区域图形呈互补图形,二者之间无空缺区域,在所述第一方向上,所述导电介质层和所述绝缘介质层均为单层结构,且二者不重叠设置。
2.根据权利要求1所述的LED芯片,其特征在于,所述导电介质层的区域为连通区域。
3.根据权利要求1所述的LED芯片,其特征在于,所述导电介质层的区域为分离的孤岛型区域。
4.根据权利要求1所述的LED芯片,其特征在于,所述导电介质层的区域占所述介质层的区域的5%-90%。
5.根据权利要求1所述的LED芯片,其特征在于,所述导电介质层的厚度为(2k+1)λ/4n,其中,k为0和正整数,n为所述导电介质层的折射率,λ为所述LED芯片的发光峰值波长;
所述绝缘介质层的厚度为(2k+1)λ/4m,其中,k为0和正整数,m为所述绝缘介质层的折射率,λ为所述LED芯片的发光峰值波长。
6.根据权利要求1所述的LED芯片,其特征在于,所述LED芯片还包括:
以所述第一方向依次设置在所述P型窗口层上的P型限制层、MQW有源层、N型限制层、N型电流扩展层、N型粗化层、N型欧姆接触层和N电极;
设置在所述永久衬底背离所述金属键合层一侧的P电极。
7.根据权利要求6所述的LED芯片,其特征在于,所述导电介质层的区域与所述N电极的区域,在所述第一方向上的投影不重叠。
8.根据权利要求1所述的LED芯片,其特征在于,所述P型窗口层包括:
在所述第一方向上依次设置的P型欧姆接触层和P型电流扩展层。
9.一种具有互补图形介质层的LED芯片的制作方法,其特征在于,所述制作方法包括:
提供临时衬底;
在所述临时衬底上以第二方向依次外延生长N型缓冲层、N型腐蚀截止层、N型欧姆接触层、N型粗化层、N型电流扩展层、N型限制层、MQW有源层、P型限制层和P型窗口层,所述第二方向垂直于所述临时衬底,且由所述临时衬底指向所述N型缓冲层;
在所述P型窗口层上形成介质层,其中,所述介质层包括导电介质层和绝缘介质层,所述导电介质层的导电区域图形与所述绝缘介质层的绝缘区域图形呈互补图形,二者之间无空缺区域,在所述第二方向上,所述导电介质层和所述绝缘介质层均为单层结构,且二者不重叠设置;
在所述介质层上形成ODR金属反射层;
提供永久衬底;
在所述永久衬底上形成金属键合层;
将所述金属键合层和所述ODR金属反射层进行键合处理;
去除所述临时衬底、所述N型缓冲层和所述N型腐蚀截止层。
10.根据权利要求9所述的制作方法,其特征在于,所述制作方法还包括:
对所述N型欧姆接触层进行图形化处理,并形成N电极。
11.根据权利要求9所述的制作方法,其特征在于,所述制作方法还包括:
从所述N型粗化层蚀刻至所述P型窗口层以形成预留切割道。
12.根据权利要求9所述的制作方法,其特征在于,所述制作方法还包括:
对所述N型粗化层的表面进行粗化处理。
13.根据权利要求9所述的制作方法,其特征在于,所述制作方法还包括:
对所述永久衬底进行减薄处理;
在所述永久衬底背离所述金属键合层的一侧形成P电极。
14.根据权利要求9所述的制作方法,其特征在于,所述P型窗口层包括交叠设置的P型欧姆接触层和P型电流扩展层;
所述P型欧姆接触层相邻所述介质层;
所述P型电流扩展层相邻所述P型限制层。
15.根据权利要求9所述的制作方法,其特征在于,所述制作方法还包括:
沿预留切割道从所述N型粗化层蚀刻至所述P型欧姆接触层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911001713.9A CN110707196A (zh) | 2019-10-21 | 2019-10-21 | 一种具有互补图形介质层的led芯片及制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911001713.9A CN110707196A (zh) | 2019-10-21 | 2019-10-21 | 一种具有互补图形介质层的led芯片及制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110707196A true CN110707196A (zh) | 2020-01-17 |
Family
ID=69200733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911001713.9A Pending CN110707196A (zh) | 2019-10-21 | 2019-10-21 | 一种具有互补图形介质层的led芯片及制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110707196A (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111384216A (zh) * | 2020-02-27 | 2020-07-07 | 扬州乾照光电有限公司 | 一种led芯片及其制作方法 |
CN112420891A (zh) * | 2020-09-21 | 2021-02-26 | 厦门士兰明镓化合物半导体有限公司 | 发光二极管芯片及其制作方法 |
CN113097358A (zh) * | 2021-03-31 | 2021-07-09 | 扬州乾照光电有限公司 | 一种发光二极管及其制作方法 |
CN113889559A (zh) * | 2020-07-02 | 2022-01-04 | 山东浪潮华光光电子股份有限公司 | 一种高亮度近红外发光二极管及其制备方法 |
CN116544323A (zh) * | 2023-07-06 | 2023-08-04 | 江西兆驰半导体有限公司 | 一种led芯片的制备方法及led芯片 |
CN116779745A (zh) * | 2023-08-22 | 2023-09-19 | 南昌凯捷半导体科技有限公司 | 一种反极性led芯片及其制作方法 |
CN117497654A (zh) * | 2023-12-29 | 2024-02-02 | 南昌凯捷半导体科技有限公司 | 一种镶嵌式接触的Ag反射镜红光芯片及其制作方法 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101127383A (zh) * | 2006-02-20 | 2008-02-20 | 索尼株式会社 | 半导体发光装置及其制造方法 |
CN102315345A (zh) * | 2010-07-05 | 2012-01-11 | 广镓光电股份有限公司 | 发光元件 |
CN203250778U (zh) * | 2013-05-06 | 2013-10-23 | 天津三安光电有限公司 | 发光元件 |
CN103988322A (zh) * | 2012-07-18 | 2014-08-13 | 世迈克琉明有限公司 | 半导体发光器件 |
CN203812901U (zh) * | 2014-01-22 | 2014-09-03 | 天津三安光电有限公司 | 发光器件 |
CN104300059A (zh) * | 2014-10-14 | 2015-01-21 | 扬州乾照光电有限公司 | 具有分布式导电孔结构的发光二极管及其制造方法 |
CN104638078A (zh) * | 2015-03-05 | 2015-05-20 | 天津三安光电有限公司 | 发光二极管及其制作方法 |
CN105182595A (zh) * | 2015-08-28 | 2015-12-23 | 京东方科技集团股份有限公司 | 显示基板、显示装置及其制作方法 |
CN105185883A (zh) * | 2015-10-12 | 2015-12-23 | 扬州乾照光电有限公司 | 侧壁粗化的AlGaInP基LED及其制造方法 |
CN108417569A (zh) * | 2018-05-11 | 2018-08-17 | 深圳市方宇鑫材料科技有限公司 | Led基板及led光源模组 |
CN109830498A (zh) * | 2019-01-17 | 2019-05-31 | 泉州三安半导体科技有限公司 | 一种半导体发光元件 |
CN109994575A (zh) * | 2017-12-29 | 2019-07-09 | 山东浪潮华光光电子股份有限公司 | 一种反极性AlGaInP四元LED芯片的电极对准方法 |
-
2019
- 2019-10-21 CN CN201911001713.9A patent/CN110707196A/zh active Pending
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101127383A (zh) * | 2006-02-20 | 2008-02-20 | 索尼株式会社 | 半导体发光装置及其制造方法 |
US20080173885A1 (en) * | 2006-02-20 | 2008-07-24 | Yuichi Kuromizu | Semiconductor light-emitting device and method of manufacturing the same |
CN102315345A (zh) * | 2010-07-05 | 2012-01-11 | 广镓光电股份有限公司 | 发光元件 |
CN103988322A (zh) * | 2012-07-18 | 2014-08-13 | 世迈克琉明有限公司 | 半导体发光器件 |
CN203250778U (zh) * | 2013-05-06 | 2013-10-23 | 天津三安光电有限公司 | 发光元件 |
CN203812901U (zh) * | 2014-01-22 | 2014-09-03 | 天津三安光电有限公司 | 发光器件 |
CN104300059A (zh) * | 2014-10-14 | 2015-01-21 | 扬州乾照光电有限公司 | 具有分布式导电孔结构的发光二极管及其制造方法 |
CN104638078A (zh) * | 2015-03-05 | 2015-05-20 | 天津三安光电有限公司 | 发光二极管及其制作方法 |
CN105182595A (zh) * | 2015-08-28 | 2015-12-23 | 京东方科技集团股份有限公司 | 显示基板、显示装置及其制作方法 |
CN105185883A (zh) * | 2015-10-12 | 2015-12-23 | 扬州乾照光电有限公司 | 侧壁粗化的AlGaInP基LED及其制造方法 |
CN109994575A (zh) * | 2017-12-29 | 2019-07-09 | 山东浪潮华光光电子股份有限公司 | 一种反极性AlGaInP四元LED芯片的电极对准方法 |
CN108417569A (zh) * | 2018-05-11 | 2018-08-17 | 深圳市方宇鑫材料科技有限公司 | Led基板及led光源模组 |
CN109830498A (zh) * | 2019-01-17 | 2019-05-31 | 泉州三安半导体科技有限公司 | 一种半导体发光元件 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111384216A (zh) * | 2020-02-27 | 2020-07-07 | 扬州乾照光电有限公司 | 一种led芯片及其制作方法 |
CN113889559A (zh) * | 2020-07-02 | 2022-01-04 | 山东浪潮华光光电子股份有限公司 | 一种高亮度近红外发光二极管及其制备方法 |
CN112420891A (zh) * | 2020-09-21 | 2021-02-26 | 厦门士兰明镓化合物半导体有限公司 | 发光二极管芯片及其制作方法 |
CN112420891B (zh) * | 2020-09-21 | 2022-09-09 | 厦门士兰明镓化合物半导体有限公司 | 发光二极管芯片及其制作方法 |
CN113097358A (zh) * | 2021-03-31 | 2021-07-09 | 扬州乾照光电有限公司 | 一种发光二极管及其制作方法 |
CN116544323A (zh) * | 2023-07-06 | 2023-08-04 | 江西兆驰半导体有限公司 | 一种led芯片的制备方法及led芯片 |
CN116544323B (zh) * | 2023-07-06 | 2023-09-01 | 江西兆驰半导体有限公司 | 一种led芯片的制备方法及led芯片 |
CN116779745A (zh) * | 2023-08-22 | 2023-09-19 | 南昌凯捷半导体科技有限公司 | 一种反极性led芯片及其制作方法 |
CN116779745B (zh) * | 2023-08-22 | 2023-11-17 | 南昌凯捷半导体科技有限公司 | 一种反极性led芯片及其制作方法 |
CN117497654A (zh) * | 2023-12-29 | 2024-02-02 | 南昌凯捷半导体科技有限公司 | 一种镶嵌式接触的Ag反射镜红光芯片及其制作方法 |
CN117497654B (zh) * | 2023-12-29 | 2024-04-30 | 南昌凯捷半导体科技有限公司 | 一种镶嵌式接触的Ag反射镜红光芯片及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110707196A (zh) | 一种具有互补图形介质层的led芯片及制作方法 | |
RU2491682C2 (ru) | Полупроводниковое светоизлучающее устройство со структурами вывода света | |
CN108922950B (zh) | 一种高亮度倒装led芯片及其制作方法 | |
JP5178360B2 (ja) | 窒化物半導体発光素子 | |
WO2016019860A1 (zh) | 垂直型led芯片结构及其制备方法 | |
US20130330866A1 (en) | Light emitting device and fabrication method thereof | |
JP2005136415A (ja) | III−V族GaN系化合物半導体及びそれに適用されるp型電極 | |
US11870219B2 (en) | Laser diode and method for manufacturing the same | |
KR20130120876A (ko) | 발광 다이오드 및 이의 제조방법 | |
CN110100319B (zh) | 光电子半导体芯片和用于制造光电子半导体芯片的方法 | |
CN110718613A (zh) | 发光二极管芯片及其制作方法 | |
US10164154B2 (en) | Semiconductor light emitting device | |
CN113555484B (zh) | 高光效倒装led芯片及其制备方法 | |
TWI593137B (zh) | 具有異質材料結構之發光元件及其製造方法 | |
EP3216062B1 (en) | Light emitting device with trenches beneath a top contact | |
CN208014727U (zh) | 发光二极管 | |
US7541205B2 (en) | Fabrication method of transparent electrode on visible light-emitting diode | |
CN111864018A (zh) | 一种正极性led芯片及其制作方法 | |
CN216980601U (zh) | 反极性led芯片 | |
CN115692575A (zh) | 一种反极性小孔发光的led芯片及其制造方法 | |
CN113097358B (zh) | 一种发光二极管及其制作方法 | |
KR101805301B1 (ko) | 광추출효율 향상을 위한 p-형 오믹 접합 전극 패턴을 구비한 자외선 발광 다이오드 소자 | |
CN109346571B (zh) | 一种窗口层表面粗化的发光二极管及其制作方法 | |
CN218414612U (zh) | 一种反极性小孔发光的led芯片 | |
KR20090021975A (ko) | 미세패턴 형성방법 및 이를 이용한 반도체 발광소자제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200117 |