JP2015536044A - 半導体層の領域の分割方法およびオプトエレクトロニクス半導体チップ - Google Patents

半導体層の領域の分割方法およびオプトエレクトロニクス半導体チップ Download PDF

Info

Publication number
JP2015536044A
JP2015536044A JP2015533577A JP2015533577A JP2015536044A JP 2015536044 A JP2015536044 A JP 2015536044A JP 2015533577 A JP2015533577 A JP 2015533577A JP 2015533577 A JP2015533577 A JP 2015533577A JP 2015536044 A JP2015536044 A JP 2015536044A
Authority
JP
Japan
Prior art keywords
semiconductor layer
mask
region
light extraction
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015533577A
Other languages
English (en)
Other versions
JP6177333B2 (ja
Inventor
ロレンツォ ジニ
ロレンツォ ジニ
ベルント ベーム
ベルント ベーム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2015536044A publication Critical patent/JP2015536044A/ja
Application granted granted Critical
Publication of JP6177333B2 publication Critical patent/JP6177333B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Dicing (AREA)
  • Weting (AREA)

Abstract

本発明は、半導体層の領域を分割し、かつ、半導体層の上面側に光取出し構造を形成する方法に関し、光取出し構造は半導体層から光を取り出すために形成される。半導体層の上面側は、光取出し構造を形成するための第1開口部および半導体層に分割溝を形成するために設けられる少なくとも1つの第2開口部を有するマスクによって被覆される。エッチングによって、光取出し構造は、第1開口部の領域において半導体層の上面側に形成され、また同時に半導体層を貫通する分割溝を、第2開口部を介して半導体層に形成し、半導体層の領域は分割される。【選択図】図2

Description

本発明は、半導体層の領域の分割方法、およびオプトエレクトロニクス半導体チップに関する。
特許文献1は、オプトエレクトロニクス半導体チップの半導体層にマスクを設けること、および半導体層の光取出し面に光取出し構造を導入することを開示する。マスクおよび光取出し構造導入後、当該マスクは除去され、また第2のマスクを用いて、同様にエッチングによって半導体層は個々の領域に分割され、その後分割された半導体層の領域から個々の半導体チップが製造される。
独国特許出願公開第102011010503号明細書
本発明の目的は、より単純かつより迅速な半導体層の領域の分割方法および半導体層に光取出し構造を導入する方法を提供することである。
この目的は、請求項1に記載の方法および請求項13に記載の半導体チップによって実現される。従属請求項においてさらなる有利な実施形態が特定される。
本明細書に記載の方法には、1つのマスクおよび1回の方法ステップのみで光取出し構造が半導体層に導入され、かつ同時に半導体層の少なくとも一領域が分割されるという利点がある。その結果、本明細書に記載の方法は、単純であり、費用対効果が高く、かつ迅速に実行することができる。先行技術とは対照的に、複数のマスクを使用し、かつ/または複数のエッチングを行う必要がない。一例として、本明細書に記載の方法を用いて、光を発生させる半導体層を有するオプトエレクトロニクス半導体チップが製造される。粗面化と、半導体チップの周囲への溝の導入(すなわちメサエッチング)とを同時に行うことによって、半導体チップの周囲に粗面化されていない縁部が得られる。このシャープなチップ縁部のおかげで、チップ縁部の欠陥または異物を最終工程の光学式検査でより容易にチェックすることができる。その結果、光学式検査の信頼性が向上する。
先行技術では、チップ縁部も粗面化されるため、チップ縁部は検査において非常にでこぼこに見える。そのため、自動検査での明確な画定可能な境界検出は困難になり得る。
一実施形態において、マスクは1回の方法ステップで設けられるため、均等な厚さとなる。
一発展形態では、ハードマスクを本発明のマスクとして使用する。ハードマスクは、製造が容易であり、費用対効果が高く、かつ光取出し構造の精確な構造化および半導体層の領域の分割を可能にする。
さらなる実施形態において、ハードマスクはレジストマスクである。
さらなる実施形態において、ガス状または液体のエッチング媒体をエッチャントとして使用する。ガス状または液体のエッチング媒体を使用することは既知の技術であり、高い費用対効果で本方法を実施可能にする。
さらなる実施形態において、本発明のエッチングは乾式エッチングである。
さらなる実施形態において、乾式エッチングにおいてプラズマを用いる。一例として、用いられるプラズマは、塩素プラズマを含む。
本明細書に記載の方法は、エピタキシャルに形成した半導体層に光取出し構造を導入するのに特に適している。一例として、エピタキシャル成長させた半導体層は、窒化ガリウム層として具現化することができる。
さらなる実施形態において、マスクの除去後、マスクに被覆されていた半導体層の領域に光取出し構造を設けるためにさらなる構造化ステップを行う。このように、光取り出し効率が向上する。
本発明の上記性質、特徴、および利点、ならびにそれらの実現方法は、図面に関連して詳細に説明される例示的な実施形態の下記記述に関連してさらに明らかとなり、またさらに明確に理解される。
図1は、第1方法ステップを示す模式図である。 図2は、第2方法ステップを示す模式図である。 図3は、マスクを設けた半導体層の模式的な平面図である。 図4は、半導体チップの模式図である。
図1は、半導体層2の模式的な断面図を示しており、半導体層2の上面側には、パターンを形成したマスク1が設けられている。図示のとおり、半導体層2をキャリア20上に配置することができる。キャリア20は、Ge、Si、GaAs、AlN、またはSiNを含むことができるか、またはGe、Si、GaAs、AlN、またはSiNから構成される対応する層からなることができる。マスク1は、例えばハードマスクとして具現化される。ハードマスクは、例えば窒化シリコンまたは酸化シリコンを含むことができる。さらに、ハードマスクは、レジストマスクとすることもできる。フォトレジストおよび対応するエッチング媒体を用いるリソグラフィ法によってマスクのパターン形成を行う。一例として、フッ化水素酸(HF)またはアンモニアによるバッファードフッ化水素酸を用いたエッチング工程をマスクのパターン形成またはマスク除去のために実施することができる。
半導体層2は、例えば上側第1ドープ半導体層3を含む。第2ドープ半導体層4が第1半導体層3に隣接させて設けられている。第1半導体層3をn型にドープすることができ、第2半導体層4をp型にドープすることができる。また、第1半導体層3をp型にドープすることができ、第2半導体層4をn型にドープすることができる。光を発生させるための活性領域5は、第1および第2半導体層3,4間の境界領域に形成される。選択される実施形態に応じて、活性領域5を形成するためのさらに複雑な層構造体を設けることもできる。特に、活性領域5は、ドーピングがそれぞれ異なる複数の層の積層体から形成され得る。半導体層2は、例えばオプトエレクトロニクス半導体層、特にLED半導体チップを構成する。
パターンを形成したマスク1を第1半導体層3上に設ける。選択される実施形態に応じて、半導体層2は、他のまたは追加の層、特にミラー層を含むこともできる。
マスク1は、第1マスク要素10および第2マスク要素12を有する。第1マスク要素10とさらなる第1マスク要素10との間に、または第1マスク要素10と第2マスク要素12との間に第1開口部40それぞれを設ける。第1開口部40の幅、すなわち第1マスク要素10とさらなる第1マスク要素10との間、または第1マスク要素10と第2マスク要素12との間の第1距離13は、第1範囲内にある。一例として、2つの第1マスク要素10間、および、第1マスク要素10と第2マスク要素12との間の第1距離13は長さにおいて同一である。第2マスク要素12はいずれも、半導体層2の一領域の外周に配置される。第2マスク要素12の幅は、例えば5μm〜10μmである。
各第1マスク要素10の図1に示すX軸方向の幅は、同じ広さであることが好ましい。第2マスク要素12のX軸方向の幅は、第1マスク要素10のX軸方向の幅よりも広い。2つの第2マスク要素12間に第2開口部41が設けられている。第2開口部41の第2の幅14は、X軸において第1開口部40の幅よりも広い。したがって、2つの近接する第2マスク要素12同士の第2距離14は、2つの近接する第1マスク要素10同士の距離よりも長い。また、2つの近接する第2マスク要素12同士の第2距離14は、第1マスク要素10から第2マスク要素12の距離よりも長い。このように、第1距離13は、第2距離14よりも短い。エッチング工程の際に所望の切欠き部が半導体層2内に導入されるように、第1距離13を定める。この切欠き部は、光取出し構造の一部を構成する。光取出し構造を導入するためのエッチング工程の際に同時に分割溝が半導体層2に導入されるように、第2距離14は選択される。この分割溝は、半導体層2の厚さ方向全体に亘って延在する。第2距離を、例えば1.5〜2.5μmとすることができる。第2距離14の長さは、半導体層2の厚さおよび材料、および用いられるエッチング、特にエッチング媒体に応じて異なる。エッチング媒体を、例えば湿式化学エッチング用のKOHまたはリン酸とすることができる。
図2は、エッチング工程を行なった後の図1の配置を示す。2つの第1マスク要素10間と、第1マスク要素10および第2マスク要素12間とで、切欠き部15がそれぞれ半導体層2内に導入される。さらに、2つの第2マスク要素12間で、分割溝16が半導体層2内に導入される。
切欠き部15は、活性領域5で発生した光の取出しをサポートする境界面17,18を有する。分割溝16は、半導体層2の厚さ方向全体に亘って延在する。半導体層2の平面において分割溝16を閉じた環として具現化する場合、分割溝16形成の結果として半導体層2の第1および第2領域19,20が分割される(すなわちメサエッチングが行われる)。分割溝16によって半導体層の領域は分割され、その結果、LEDチップ等の半導体チップは分離される。キャリア20を設ける場合、さらなるエッチングおよび/またはレーザー分割法によってキャリア20の個々の領域を分割溝16に沿って分割することができる。オプトエレクトロニクス半導体チップ、特に半導体層の一領域を有するLEDを半導体層の領域分割後に製造することができる。
傾斜するように形成した境界面17,18は、半導体層2の外面で内部全反射される電磁放射の割合を減少させる。境界面17,18は、半導体層2の面に対して例えば35°〜75°、好ましくは50°〜70°の角度となる。具体的な角度は、ドープした第1半導体層3の結晶方位および化学的除去によって事前に設定される。エッチングの深さ、すなわち切欠き部15の深さは、マイクロメートルの範囲内とすることができる。切欠き部15は、錐体くぼみ部を有し得る。エッチングの深さがマイクロメートルの範囲内の場合および上記値の範囲の角度である場合に、切欠き部15は、可視波長域、すなわち0.3μm〜約0.8μmの波長の電磁放射の取出しに特に適した錐体形状となる。錐体切欠き部15の底面の直径は、同様にマイクロメートルの範囲内である。このように直径は、電磁放射の波長よりも有意に長い。窒化ガリウムから構成される第1半導体層3の実施形態の場合、錐体切欠き部の底面は六角形である。マスク1の除去後、複数の分割された半導体チップを得ることができ、各半導体チップの中央領域は粗面化されている。粗面化された中央領域は、エッチング中は第2マスク要素12によって被覆されていた平滑な、粗面化されていない縁部によって囲まれる。
さらなる実施形態では、マスク1をエッチングステップ後に除去し、次いで第1半導体層3の表面の露出させた領域をさらなるエッチングステップによって粗面化する。このように、第1エッチングステップにおいて被覆されていた領域にも光取出し構造を形成する。
半導体層は、エピタキシャル成長させた複数の層を有する層構造体として具現化することができる。この場合、個々の層は、III−V族半導体材料からなることができる。一例として、半導体層のうちの1層はGaN、GaInN、またはAlNをベースとして具現化することができる。さらに、InGaAlNをベースとして層を構成することができる。InGaAlNをベースとする層構造体としては、特に、III−V族化合物半導体材料系InxAlyGa1−x−yN(0≦x≦1、0≦y≦1、x+y≦1)の材料を含む少なくとも1層の個別層を有するさまざまな個別層で構成される積層体を一般的に含むエピタキシャル成長により形成された層構造体が含まれる。InGaAlNをベースとする少なくとも1層の活性層または活性領域を含む層構造体は、例えば紫外線波長から緑色波長の範囲の電磁放射を発し得る。
代替または追加として、半導体層の各層をInGaAlPベースとすることもできる。すなわち、層構造体は、さまざまな個別層を含むことが可能であり、個々の層のうちの少なくとも1層はIII−V族化合物半導体材料系InxAlyGa1−x−yP(0≦x≦1、0≦y≦1、x+y≦1)の材料を含む。InGaAlPをベースとする少なくとも1層の活性層または活性領域を含む層構造体は、例えば、好ましくは緑色波長から赤色波長の範囲内で1種または複数種のスペクトル成分を有する電磁放射を発し得る。
代替または追加として、半導体層の各層は他のIII−V族化合物半導体材料系、例えばAlGaAsをベースとする材料、またはII−VI族化合物半導体材料系を含むこともできる。特に、AlGaAsをベースとする材料を含む活性層は、赤色波長から赤外線波長の範囲で1種または複数種のスペクトル成分を有する電磁放射を発することに適し得る。II−VI族化合物半導体材料系は、Be、Mg、Ca、Sr等の第II族の少なくとも1種類の元素、およびO、S、Se等の第VI族の元素を含み得る。特に、II−VI族化合物半導体材料系は、第II族の少なくとも1種類の元素および第VI族の少なくとも1種類の元素を含む二元化合物、三元化合物、または四元化合物を含む。さらに、このような二元化合物、三元化合物、および四元化合物は、1種類または複数のドーパントおよび追加構成要素を含み得る。一例として、II−VI族化合物半導体材料系としては、ZnSe、ZnTe、ZnO、ZnMgO、ZnS、CdS、ZnCdS、MgBeOが挙げられる。
図3は、マスク1を設けた半導体層2の平面図を模式的に示す。マスク1は、複数のマスク領域30の形態で具現化される。各マスク領域30は半導体層2の一領域を被覆し、この各領域は次の半導体チップのエッチング工程によって分割される。図示される例示的な実施形態では、マスク1は、それぞれが同一のマスク領域30を有する。各マスク領域30は同一に具現化され、略長方形のマスク層を有し、マスク層のいずれにも12箇所の第1開口部40が導入される。図示される例示的な実施形態では、4箇所の第1開口部40それぞれが互いに並んで配置されており、4箇所の第1開口部40が3列設けられる。2つのマスク領域30同士はいずれも、第2開口部41によって互いに離間している。第2開口部41は、直角に交わる帯状パターンを形成する。2つのマスク領域30同士はいずれも、X軸およびY軸において互いに第2距離14だけ離間する。X軸とY軸とは互いに直角を成しており、図3において模式的に示される。各第1開口部40同士は、X方向およびY方向の両方向において第1距離13だけ離間する。第2開口部41によって実現されることとして、図2を参照して実行および説明されたエッチング工程時に分割溝が形成され、その結果、半導体層2はマスク領域30同士の間で切断される(すなわち半導体層2の個々の半導体チップが分割される)。さらに、第1開口部40それぞれを通して、対応する錐体カットアウ15を半導体層2に導入する(すなわち半導体チップの中央領域を粗面化する)。中央領域は、平坦な、粗面化されていない領域によって囲まれる。図3において、図1の断面図に対応する断面線をA−A線で示す。
選択される実施形態に応じてマスク1は別の構造であってもよく、この別の構造においては、光取出し構造をエッチングで導入する際に半導体層2の厚さ方向全体に亘る対応する外周分割溝16が半導体層2に設けられるように、近接するマスク領域間の第2距離14が選択される。
図4は、キャリア20の模式図を示しており、キャリア20上には本明細書に記載の方法に基づいて半導体層2から2つの半導体チップ21を構成した。各半導体チップ21は、縁部領域22に囲まれる中央領域23を上面側に有する。中央領域23は、切欠き部15の形態の光取出し構造を有し、この構造はマスクおよび第1開口部40を用いて半導体層2の上面側に設けられた。このように中央領域23は粗面化される。縁部領域22は、エッチング工程の間、第2マスク要素12であるエッチングマスクの外周縁部領域によって被覆されていたため、粗面化されていない。この効果として、より容易に平滑な縁部領域22を粗面化した縁部領域23から視覚的に区別できる。したがって、シャープなチップ縁部を視覚的に同定し、それによって容易に光学式検査を自動実施することができる。光学式検査は、例えば欠陥または異物の有無をチェックするために必要である。各半導体チップ21は、エッチングで形成された外周縁部領域24に囲まれる。縁部領域24は、光取出し構造と同時にエッチングで形成された。
好ましい例示的な実施形態に基づき本発明をより詳細に例示し、記述してきたが、本発明は開示した例に限定されることはなく、当業者によって、他の変形例が本発明の保護範囲から逸脱することなく、開示した例から派生し得る。
本特許出願は、独国特許出願第102012217524.5号および第102012220909.3号の優先権を主張し、これらの開示内容は参照によって本明細書に援用される。
1 マスク
2 半導体層
3 第1半導体層
4 第2半導体層
5 活性領域
10 第1マスク要素
12 第2マスク要素
13 第1距離
14 第2距離
15 切欠き部
16 分割溝
17 第1境界面
18 第2境界面
20 キャリア
21 半導体チップ
22 縁部領域
23 中央領域
24 縁部領域
30 マスク領域
40 第1開口部
41 第2開口部
42 縁部

Claims (14)

  1. 光を発生させる活性領域(5)を有する半導体層(2)の領域を分割し、かつ、前記半導体層(2)の上面側に光取出し構造(15)を導入する方法であって、
    前記半導体層(2)から光を取り出すために前記光取出し構造(15)を設け、
    前記半導体層(2)の前記上面側をマスク(1)で被覆し、
    前記マスク(1)は、前記光取出し構造(15)を導入するための第1開口部(40)を有し、
    前記マスク(1)は、少なくとも1つの第2開口部(41)を有し、
    前記半導体層(2)の領域の周囲に分割溝(16)を導入するために前記第2開口部(41)を設け、
    エッチングによって前記第1開口部(40)を介して前記半導体層(2)の前記上面側に同時に前記光取出し構造(15)を導入し、
    前記分割溝(16)が前記第2開口部(41)の領域に前記半導体層(2)の厚さ方向全体に亘って同時に導入され、それにより前記半導体層(2)の領域が分割されるようなサイズの前記第2開口部(41)を選択する方法。
  2. 前記半導体層(2)の前記分割された領域は、平滑な粗面化されていない縁部(22)によって囲まれる粗面化された中央領域(23)を有する、
    請求項1に記載の方法。
  3. 前記第1開口部(40)および前記第2開口部(41)の前記領域の厚さが略同一のマスク(1,10,12)が使用される、
    請求項1または2に記載の方法。
  4. 前記マスク(1)としてハードマスクが使用される、
    請求項1〜3のいずれか一項に記載の方法。
  5. 前記ハードマスクは、レジストマスクである、
    請求項4に記載の方法。
  6. エッチャントとしてガス状または液体のエッチング媒体が使用される、
    請求項1〜5のいずれか一項に記載の方法。
  7. 前記エッチングは、乾式エッチングである、
    請求項1〜6のいずれか一項に記載の方法。
  8. 前記乾式エッチングにおいてプラズマが使用される、
    請求項7に記載の方法。
  9. 前記半導体層(2)は、少なくとも前記上面側にエピタキシャルに形成した層を含む、
    請求項1〜8のいずれか一項に記載の方法。
  10. 前記半導体層(2)は、少なくとも1層のGaN層を含む、
    請求項1〜9のいずれか一項に記載の方法。
  11. 前記マスク(1,10,12)は除去され、
    前記半導体層の前記上面側の前記マスクに被覆されていた前記領域にも、さらなるエッチングステップにおいてエッチングにより前記光取出し構造(15)が形成される、
    請求項1〜10のいずれか一項に記載の方法。
  12. 前記半導体層(2)の前記分割された領域は、半導体チップ(21)、特にLED半導体チップを構成する、
    請求項1〜11のいずれか一項に記載の方法。
  13. 光を発生させる活性領域(5)を有する半導体層(2)と、
    光を取り出すための光取出し構造(15,23)と、
    エッチングで形成された外周縁部領域(24)と、
    を有するオプトエレクトロニクス半導体チップであって、
    前記光取出し構造および前記外周縁部領域(24)は、請求項1〜12のいずれか一項に記載の方法によって形成される、
    オプトエレクトロニクス半導体チップ。
  14. 中央領域(23)は、粗面化された前記光取出し構造(15)を有し、
    前記中央領域(23)は、粗面化されていない縁部領域(22)によって囲まれる、
    請求項13に記載の半導体チップ。
JP2015533577A 2012-09-27 2013-09-26 半導体層の領域の分割方法 Active JP6177333B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102012217524.5 2012-09-27
DE102012217524 2012-09-27
DE201210220909 DE102012220909A1 (de) 2012-09-27 2012-11-15 Verfahren zum Vereinzeln von Bereichen einer Halbleiterschicht
DE102012220909.3 2012-11-15
PCT/EP2013/070042 WO2014049038A1 (de) 2012-09-27 2013-09-26 Verfahren zum vereinzeln von bereichen einer halbleiterschicht

Publications (2)

Publication Number Publication Date
JP2015536044A true JP2015536044A (ja) 2015-12-17
JP6177333B2 JP6177333B2 (ja) 2017-08-09

Family

ID=49253298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015533577A Active JP6177333B2 (ja) 2012-09-27 2013-09-26 半導体層の領域の分割方法

Country Status (6)

Country Link
US (2) US9589943B2 (ja)
JP (1) JP6177333B2 (ja)
KR (1) KR20150058247A (ja)
CN (2) CN107731806A (ja)
DE (2) DE102012220909A1 (ja)
WO (1) WO2014049038A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012102114B4 (de) * 2012-03-13 2021-09-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierendes Halbleiterbauteil, Beleuchtungsvorrichtung und Anzeigevorrichtung
DE102012220909A1 (de) * 2012-09-27 2014-05-15 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln von Bereichen einer Halbleiterschicht
CN105679756B (zh) * 2015-11-25 2018-08-10 杭州立昂微电子股份有限公司 一种半导体器件顶层金属的终端结构及其制造方法
DE102016103358A1 (de) * 2016-02-25 2017-08-31 Osram Opto Semiconductors Gmbh Laserbarren mit gräben

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001201647A (ja) * 2000-01-18 2001-07-27 Furukawa Electric Co Ltd:The 光導波路回路およびその製造方法
US20030132445A1 (en) * 2002-01-15 2003-07-17 Shunji Yoshitake Semiconductor light emission device and manufacturing method thereof
JP2005129917A (ja) * 2003-09-30 2005-05-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007207981A (ja) * 2006-02-01 2007-08-16 Rohm Co Ltd 窒化物半導体発光素子の製造方法
JP2007288106A (ja) * 2006-04-20 2007-11-01 Showa Denko Kk 半導体発光素子の製造方法およびそれから得られる素子
JP2009130027A (ja) * 2007-11-21 2009-06-11 Sanken Electric Co Ltd 半導体発光素子用ウエーハの粗面化方法及び半導体発光素子
WO2009084325A1 (ja) * 2007-12-28 2009-07-09 Mitsubishi Chemical Corporation Led素子およびled素子の製造方法
JP2009170611A (ja) * 2008-01-15 2009-07-30 Mitsubishi Chemicals Corp 単結晶基板およびGaN系LED素子の製造方法
US20090200563A1 (en) * 2008-02-13 2009-08-13 Toyoda Gosei Co., Ltd. Group III nitride semiconductor light-emitting device and production method therefor
JP2011139038A (ja) * 2009-12-31 2011-07-14 Seoul Opto Devices Co Ltd 発光素子及びその製造方法
US20120070927A1 (en) * 2009-05-29 2012-03-22 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor component
US20120138985A1 (en) * 2010-12-07 2012-06-07 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10306779A1 (de) * 2002-12-30 2004-07-22 Osram Opto Semiconductors Gmbh Verfahren zum Aufrauhen einer Oberfläche eines Körpers und optoelektronisches Bauelement
JP2005116615A (ja) * 2003-10-03 2005-04-28 Dowa Mining Co Ltd 半導体発光素子及びその製造方法
DE10361650A1 (de) * 2003-12-30 2005-08-04 Osram Opto Semiconductors Gmbh Optoelektronisches Modul und Verfahren zu dessen Herstellung
US7897420B2 (en) * 2005-01-11 2011-03-01 SemiLEDs Optoelectronics Co., Ltd. Light emitting diodes (LEDs) with improved light extraction by roughening
JP4670489B2 (ja) * 2005-06-06 2011-04-13 日立電線株式会社 発光ダイオード及びその製造方法
US7626257B2 (en) 2006-01-18 2009-12-01 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
JP5299937B2 (ja) 2006-05-18 2013-09-25 カール・ツァイス・エスエムティー・ゲーエムベーハー 光近接効果を補正する方法
US7704849B2 (en) * 2007-12-03 2010-04-27 Micron Technology, Inc. Methods of forming trench isolation in silicon of a semiconductor substrate by plasma
DE102009058796A1 (de) 2009-12-18 2011-06-22 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102009059887A1 (de) * 2009-12-21 2011-06-22 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronischer Halbleiterchip
KR100986560B1 (ko) * 2010-02-11 2010-10-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
US8084776B2 (en) * 2010-02-25 2011-12-27 Lg Innotek Co., Ltd. Light emitting device, light emitting device package, and lighting system
DE102010020789B4 (de) * 2010-05-18 2021-05-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
DE102011003684A1 (de) 2011-02-07 2012-08-09 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchip
DE102011010503A1 (de) 2011-02-07 2012-08-09 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102011012608A1 (de) 2011-02-28 2012-08-30 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Lichtauskoppelstrukturen in einem Halbleiterkörper und Licht emittierender Halbleiterkörper
US8664679B2 (en) * 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes
DE102012220909A1 (de) * 2012-09-27 2014-05-15 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln von Bereichen einer Halbleiterschicht
CN103325908B (zh) * 2013-05-25 2017-08-29 集美大学 一种六角形粗化表面的led外延片的制备方法
CN103325910A (zh) * 2013-06-19 2013-09-25 华南理工大学 基于微切削的led表面强化出光结构的制作方法及多齿刀具

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001201647A (ja) * 2000-01-18 2001-07-27 Furukawa Electric Co Ltd:The 光導波路回路およびその製造方法
US20030132445A1 (en) * 2002-01-15 2003-07-17 Shunji Yoshitake Semiconductor light emission device and manufacturing method thereof
JP2003209283A (ja) * 2002-01-15 2003-07-25 Toshiba Corp 半導体発光素子及びその製造方法
JP2005129917A (ja) * 2003-09-30 2005-05-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007207981A (ja) * 2006-02-01 2007-08-16 Rohm Co Ltd 窒化物半導体発光素子の製造方法
JP2007288106A (ja) * 2006-04-20 2007-11-01 Showa Denko Kk 半導体発光素子の製造方法およびそれから得られる素子
JP2009130027A (ja) * 2007-11-21 2009-06-11 Sanken Electric Co Ltd 半導体発光素子用ウエーハの粗面化方法及び半導体発光素子
WO2009084325A1 (ja) * 2007-12-28 2009-07-09 Mitsubishi Chemical Corporation Led素子およびled素子の製造方法
JP2009170611A (ja) * 2008-01-15 2009-07-30 Mitsubishi Chemicals Corp 単結晶基板およびGaN系LED素子の製造方法
US20090200563A1 (en) * 2008-02-13 2009-08-13 Toyoda Gosei Co., Ltd. Group III nitride semiconductor light-emitting device and production method therefor
JP2009218569A (ja) * 2008-02-13 2009-09-24 Toyoda Gosei Co Ltd Iii族窒化物半導体からなる発光素子とその製造方法
US20120070927A1 (en) * 2009-05-29 2012-03-22 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor component
JP2011139038A (ja) * 2009-12-31 2011-07-14 Seoul Opto Devices Co Ltd 発光素子及びその製造方法
US20120138985A1 (en) * 2010-12-07 2012-06-07 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same
JP2012124257A (ja) * 2010-12-07 2012-06-28 Toshiba Corp 半導体発光素子及びその製造方法

Also Published As

Publication number Publication date
US20170133555A1 (en) 2017-05-11
WO2014049038A1 (de) 2014-04-03
DE102012220909A1 (de) 2014-05-15
DE112013004761A5 (de) 2015-08-13
US9589943B2 (en) 2017-03-07
US9865776B2 (en) 2018-01-09
KR20150058247A (ko) 2015-05-28
CN104685643A (zh) 2015-06-03
US20150287880A1 (en) 2015-10-08
CN104685643B (zh) 2017-10-17
JP6177333B2 (ja) 2017-08-09
CN107731806A (zh) 2018-02-23
DE112013004761B4 (de) 2022-01-05

Similar Documents

Publication Publication Date Title
EP2362445B1 (en) Improved external extraction light emitting diode based upon crystallographic faceted surfaces
EP1858090A2 (en) Light emitting diode having multi-pattern structure
KR101259483B1 (ko) 반도체 발광 소자 및 그 제조 방법
US9865776B2 (en) Method for separating regions of a semiconductor layer
CN102668132A (zh) 发光二极管(led)晶圆的前端划线以及结果器件
KR100780175B1 (ko) 발광 다이오드의 제조방법
EP3149781B1 (en) Light-emitting device with patterned substrate
JP2012142580A (ja) 発光ダイオードチップの製造方法
CN105576092B (zh) 一种发光二极管的制备方法
EP2721654B1 (en) Semiconductor light emitting device and method of manufacturing the same
US9105823B2 (en) Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip
CN103579439B (zh) 发光二极管管芯及其制造方法
KR20130094483A (ko) 발광 다이오드 칩 및 그의 제조 방법
TWI568013B (zh) 發出輻射之半導體晶片、製造多個發出輻射之半導體晶片的方法以及具有發出輻射之半導體晶片的光電組件
CN112868088B (zh) 用于共同制造多个半导体结构的方法
JP2013038208A (ja) 発光素子およびその製造方法
JP2008192900A (ja) GaN系発光ダイオード素子の製造方法
KR20170063713A (ko) 다수의 반도체 칩을 제조하기 위한 방법 및 반도체 칩

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160412

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170711

R150 Certificate of patent or registration of utility model

Ref document number: 6177333

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250