JP2008192900A - ＧａＮ系発光ダイオード素子の製造方法 - Google Patents

Abstract

【課題】裏面を凹凸面とした透光性基板を有するＧａＮ系発光ダイオード素子の、新規な製造方法を提供すること。
【解決手段】ＧａＮ系発光ダイオード素子の製造方法は、（Ａ）表面に割り溝が形成された透光性基板の該表面上にＧａＮ系半導体がエピタキシャル成長してなるエピウェハを形成する工程と、（Ｂ）前記（Ａ）の工程で形成したエピウェハの基板側面を、凹凸面となるように加工する工程と、（Ｃ）外力を加えることにより、前記エピウェハを前記割り溝の位置において割る工程と、を有する。

【選択図】図１

Description

本発明は、発光素子構造の主要部をＧａＮ系半導体で構成したＧａＮ系発光ダイオード素子の、製造方法に関する。

ＧａＮ系半導体は、化学式Ａｌ_ａＩｎ_ｂＧａ_{１−ａ−ｂ}Ｎ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）で表される化合物半導体であり、３族窒化物半導体、窒化物半導体などとも呼ばれる。上記化学式において、３族元素の一部をＢ（ホウ素）、Ｔｌ（タリウム）などで置換したもの、また、Ｎ（窒素）の一部をＰ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）などで置換したものも、ＧａＮ系半導体に含まれる。

典型的なＧａＮ系発光ダイオード素子は、サファイア基板上にＭＯＶＰＥ法を用いてｎ型ＧａＮ系半導体とｐ型ＧａＮ半導体とをエピタキシャル成長させて積層し、ｎ型ＧａＮ系半導体およびｐ型ＧａＮ系半導体のそれぞれに電極を形成した後、エピウェハに割り溝を入れてデバイス分離（チップ単位への分割）を行うことによって製造される。通常は、割り溝を入れる前に、エピウェハの基板側面（この場合は、サファイア基板の裏面）を研削加工してその厚さを減じたうえ、欠けの発生を防止するために、研削面を研磨加工して鏡面化する。一方、特許文献１によれば、サファイア基板を用いたＧａＮ系発光ダイオード素子において、サファイア基板の裏面を研削面とすると、該研削面が有する凹凸の作用によって光が散乱されるために、光取出し効率が改善される（特許文献１）。
特開２００５−３０２８０３号公報 国際公開第２００５／６２３９２号パンフレット 特開平７−１６９７１５号公報

しかしながら、基板側面を凹凸面としたエピウェハに割り溝を入れてデバイス分離を行おうとすると、次のような問題がある。まず、エピウェハの基板側面に割り溝を形成しようとした場合には、凹凸面の光散乱作用のせいで、エピ側面に形成された電極等の位置を基板側面から光学的方法（例えば、顕微鏡観察）により正確に検知することができないために、割り溝を正しい位置に形成することが難しくなる。また、研削面のように、幅の狭い溝状の凹部が多数、ランダムに形成された凹凸面には、割り溝の形成自体が難かしい場合がある。これは、加工具の先端が凹部の底に到達しなかったり、加工具が凹凸に足を取られるといった問題が発生するからである。その他、割り溝をレーザ加工により形成しようとした場合には、凹凸面によるレーザ光の散乱も問題となる。基板側面を凹凸面としたエピウェハは、エピ側面に割り溝を形成することも難しい。なぜなら、このようなエピウェハのエピ側面に割り溝を形成する際には、基板側面を粘着シート（ダイシングテープ）に貼り付ける必要があるが、凹凸面には粘着シートが強く接着しないために、エピウェハを安定に固定できないという問題や、デバイス分離後、チップが粘着シートから脱落するという問題が生じるからである。

本発明は上記事情に鑑みなされたものであり、その主な目的は、裏面を凹凸面とした透光性基板を有するＧａＮ系発光ダイオード素子の、新規な製造方法を提供することである。

本発明は、次の特徴を有するＧａＮ系発光ダイオード素子の製造方法を提供する。
（１）（Ａ）表面に割り溝が形成された透光性基板の該表面上にＧａＮ系半導体がエピタキシャル成長してなるエピウェハを形成する工程と、（Ｂ）前記（Ａ）の工程で形成したエピウェハの基板側面を、凹凸面となるように加工する工程と、（Ｃ）外力を加えることにより、前記エピウェハを前記割り溝の位置において割る工程と、を有するＧａＮ系発光ダイオード素子の製造方法。
（２）前記（Ｃ）の工程の前に、前記エピウェハのエピ側面に粘着シートを接着する工程を有し、前記（Ｃ）の工程では、該粘着シートを接着した状態で、前記エピウェハを前記割り溝の位置において割る、前記（１）に記載の製造方法。
（３）前記（Ａ）の工程が、前記透光性基板の表面にウェットエッチングにより断面Ｖ字形の割り溝を形成する工程を含む、前記（１）または（２）に記載の製造方法。
（４）前記（Ｂ）の工程では、前記エピウェハの基板側面を研削加工により凹凸面とする、前記（１）〜（３）のいずれかに記載の製造方法。
（５）前記（Ｂ）の工程では、前記エピウェハの基板側面をいったん鏡面に加工した後、更に加工して凹凸面とする、前記（１）〜（３）のいずれかに記載の製造方法。
（６）前記透光性基板がサファイア基板である、前記（１）〜（５）のいずれかに記載の製造方法。

本発明に係るＧａＮ系発光ダイオード素子の製造方法によれば、裏面を凹凸面とした透光性基板を有するＧａＮ系発光ダイオード素子を、容易に製造することができる。

本明細書において、透光性基板とは、当該基板を含んで構成されるＧａＮ系発光ダイオード素子（以下「ＧａＮ系ＬＥＤ」ともいう。）の発光波長の光を透過させる性質を備えた基板である。ＧａＮ系ＬＥＤの典型的な発光波長は３００ｎｍ〜６００ｎｍであるから、本発明の製造方法に用いる透光性基板は、サファイア、スピネル、ＳｉＣ、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、Ｇａ_２Ｏ_３、ＧａＰ、ＮＧＯ、ＬＧＯ、ＺｎＯ、ＴｉＢ_２、ＺｒＢ_２などからなる結晶基板の中から、当該ＧａＮ系ＬＥＤの発光波長に応じて、選択することができる。

以下、本発明を具体的な実施形態により説明する。
図１は、本発明の一実施形態に係るＧａＮ系ＬＥＤの製造方法によって製造されるＧａＮ系ＬＥＤの構造を示す断面図である。このＧａＮ系ＬＥＤは、裏面が凹凸面とされたＣ面サファイア基板１１の上に、ＧａＮバッファ層（図示せず）を介して、エピタキシャル成長したＧａＮ系半導体層１２が積層された構成を有している。ＧａＮ系半導体層１２は、基板１１側から順に、アンドープＧａＮ層１２ａ、Ｓｉドープされたｎ型ＧａＮコンタクト層１２ｂ、ＩｎＧａＮ井戸層とＧａＮ障壁層とからなるＭＱＷ構造の活性層１２ｃ、Ｍｇドープされたｐ型ＡｌＧａＮクラッド層１２ｄ、Ｍｇドープされたｐ型ＧａＮコンタクト層１２ｅを有している。部分的に露出したｎ型ＧａＮコンタクト層１２ｂ上にはＴｉ／Ａｌからなる負電極１３が形成されている。ｐ型ＧａＮコンタクト層１２ｅ上には、その略全面にＩＴＯからなる拡散電極１４が形成され、拡散電極１４上の一部にＴｉ／Ａｌからなる正電極１５が形成されている。図２（ａ）〜（ｃ）は、本実施形態の製造方法の工程を説明する図である。

（割り溝の形成）
本実施形態の製造方法では、まず、図２（ａ）に断面図を示すように、直径２インチ、厚さ４００μｍのサファイア基板１１の結晶成長面に、作製しようとするチップの形状に沿った割り溝Ａを形成する。後の工程でエピウェハを割る際に、割り溝が破断の起点となるように、割り溝の断面形状は、Ｖ字形などの、応力が集中し易い形状とする。割り溝の形成方法に限定はなく、スクライビング、ダイシング、エッチング、レーザ加工などの方法が例示される。特に好ましい方法はウェットエッチングで、リン酸、硫酸などをエッチング溶液として用いることにより、サファイアのＣ面に、サファイアのＡ軸方向やＭ軸方向に平行なＶ溝を形成することができる（特許文献２）。このＶ溝は、例えば、１μｍ〜１００μｍの深さに形成することができる。研削加工したサファイア基板の裏面（研削面）における凹部と凸部の高低差の最大値は、通常、２μｍ未満であるが、基板の裏面の凹凸がこの程度であれば、このＶ溝の深さを３μｍ以上とすることにより、ウェハをこのＶ溝の位置で割ることができる。デバイス分離工程でのチップの欠けを確実に防止するうえでは、このＶ溝の深さを５μｍ以上とすることが好ましく、１０μｍ以上とすることがより好ましい。一方で、Ｖ溝を深くするとその幅も広くなるので、１枚のウェハ上に形成できるチップの数が減少し、製造効率が低下する。よって、Ｖ溝を必要以上に深くすることは好ましくなく、この観点から、Ｖ溝の深さは、５０μｍ以下とすることが好ましく、２５μ以下とすることがより好ましく、１５μｍ以下とすることが更に好ましい。

ウェットエッチングで割り溝を形成する場合、まずサファイア基板の結晶成長面に、プラズマＣＶＤ法により、エッチングマスクとする厚さ０．５μｍのＳｉＯ_２膜を形成する。次に、フォトリソグラフィ技法を用いて、このＳｉＯ_２膜を部分的に除去したストライプ状の開口部を、作製しようとするチップの形状に応じたパターンに形成する。好ましいストライプ方向として、サファイアのＡ軸方向およびＭ軸方向が挙げられる。開口部を形成後、リン酸、硫酸などを用いて、該開口部に露出したサファイアをエッチングする。Ｃ面サファイア基板における、ＳｉＯ_２膜に設けるストライプ状の開口部の幅と、エッチングにより該開口部に形成されるＶ溝の深さとの関係は、概ね表１に示すようになる。エッチング後、バッファーフッ酸（ｂｕｆｆｅｒｅｄ ＨＦ）を用いてＳｉＯ_２膜を除去する。

（エピウェハの形成）
割り溝Ａの形成後、図２（ｂ）に断面図を示すように、サファイア基板１１の上に、通常のＭＯＶＰＥ法を用いてＧａＮ系半導体をエピタキシャル成長させて、ＧａＮ系半導体層１２を形成する。ＧａＮ系半導体層１２のうち、割り溝Ａ上に成長した部分（図２（ｂ）において破線で囲んだ部分）は、他の部分よりも結晶性が悪く、また、そのことから結晶表面に窪み部が生じ易いので、ＧａＮ系半導体層１２は割り溝上の位置で割れ易くなる（特許文献３）。なお、この割り溝上に成長する結晶性の悪いＧａＮ系半導体は、デバイス分離を行う前の適当な段階でエッチングにより取り除いてもよく、その場合には、割り溝内に成長したＧａＮ系半導体結晶も併せて除去することが好ましい。その方が、エピウェハが割り溝の位置で割れ易くなるからである。

ＧａＮ系半導体層１２の形成後、必要に応じてエピウェハの加熱処理を行って、ＧａＮ系半導体にｐ型不純物として添加したＭｇを活性化させる。その後、ｐ型ＧａＮコンタクト層１２ｅ上への拡散電極１４の形成、ドライエッチングによるｎ型ＧａＮコンタクト層１２ｂの露出、露出したｎ型ＧａＮコンタクト層１２ｂ上への負電極１３の形成、拡散電極１４上への正電極１５の形成を行う。負電極１３の形成と拡散電極１４の形成の順序に限定はなく、いずれを先に行ってもよい。

（基板側面の凹凸加工）
電極形成が完了したら、図２（ｃ）に断面図を示すように、エピウェハ（電極等の図示は省略している）の基板側面を研削加工して、サファイア基板１１の厚さを５０μｍ〜１５０μｍまで減じる。研削面であるサファイア基板１１の裏面には無数の凹凸が存在し、該凹凸の光散乱作用によって、該裏面は肉眼では白く曇って見える。光取出し効率の向上を図るうえでは、サファイア基板の裏面の算術平均粗さＲａを０．１μｍ以上とすることが好ましく、０．２μｍ以上とすることがより好ましい。通常の研削加工によってサファイア表面はＲａが約０．２μｍの凹凸面とすることができる。これに対して、スラリーを用いた研磨仕上げにより鏡面化したサファイア表面のＲａは０．０１μｍ以下である。

サファイア基板の裏面を凹凸面とする方法は、研削加工に限定されない。例えば、サファイア基板の裏面をいったん鏡面加工したうえ、鏡面となった該裏面上に金属または無機物質または有機高分子からなる微粒子を分散し、該微粒子をマスクとして気相エッチング（例えば、ＲＩＥ）を行うと、該裏面を、錐体状または錘台状の凸部が多数形成された凹凸面とすることができる。このような形状の凸部が密集した凹凸面では、光の全反射が抑制されることが知られている。このような凹凸面における、錐体状または錘台状の突起の好ましい高さは、０．１μｍ〜１μｍである。この方法で用いる微粒子状のマスクは、例えば、鏡面仕上げした被加工面上にＡｕ（金）やＰｔ（白金）を蒸着した後、適当な条件で熱処理することにより形成することができる。また、ＣＶＤ法などによって、ＳｉＯ_２などの金属酸化物を、微粒子状の堆積物が形成される条件で堆積することにより形成することができる。また、ミクロ相分離構造を備えたポリマー薄膜を被加工面上に形成後、その一方の相を形成する成分のみを熱や光により分解したうえで溶解除去することにより、形成することができる。その他、プラズマエッチング装置をデポモードで運転したときに生じる、エッチングガスや被加工材に由来する炭素、ケイ素、酸素などを含む微粒子状の堆積物を、エッチングマスクとして用いることも可能である。

（デバイス分離）
基板側面が研削面のままであるエピウェハのエピ側面に粘着シートを貼り付けたうえ、汎用のブレーキング装置を用いてエピウェハに外力（せん断力）を加えることにより、割り溝Ａの位置でエピウェハを割ることができる。なお、エピウェハの基板側面に粘着シートを貼り付けて、ブレーキングを行うことも不可能ではないが、ブレーキング後のチップの脱落が発生し易くなるため、好ましくない。

なお、上記実施形態では研削加工によってサファイア基板の厚さを減じたが、サファイアのような硬い材料からなる基板を用いて、４００μｍ角以下の小サイズチップを作製する場合には、割り溝以外の部分でウェハが割れることがないよう、このようにデバイス分離工程の前に基板の厚さを減じることが望ましい。一方、チップのサイズが大きくなるほど、基板が厚くてもエピウェハは割れやすくなる。例えば、チップのサイズが１μｍ角よりも大きい場合には、膜厚４００μｍ程度のサファイア基板の厚さを殆ど減じることなく、エピウェハをデバイス分離工程に供することができる。

本発明は上記に明示的に示した実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲で種々の変形が可能である。

本発明の実施形態に係るＧａＮ系発光ダイオード素子の製造方法により製造することのできる、ＧａＮ系発光ダイオード素子の断面図である。 本発明の一実施形態に係るＧａＮ系発光ダイオード素子の製造方法の工程を説明する図である。

符号の説明

１１ 透光性基板
１２ ＧａＮ系半導体層
１３ 負電極
１４ 拡散電極
１５ 正電極
Ａ 割り溝

Claims (6)

1. （Ａ）表面に割り溝が形成された透光性基板の該表面上にＧａＮ系半導体がエピタキシャル成長してなるエピウェハを形成する工程と、
   （Ｂ）前記（Ａ）の工程で形成したエピウェハの基板側面を、凹凸面となるように加工する工程と、
   （Ｃ）外力を加えることにより、前記エピウェハを前記割り溝の位置において割る工程と、
   を有するＧａＮ系発光ダイオード素子の製造方法。
2. 前記（Ｃ）の工程の前に、前記エピウェハのエピ側面に粘着シートを接着する工程を有し、前記（Ｃ）の工程では、該粘着シートを接着した状態で、前記エピウェハを前記割り溝の位置において割る、請求項１に記載の製造方法。
3. 前記（Ａ）の工程が、前記透光性基板の表面にウェットエッチングにより断面Ｖ字形の割り溝を形成する工程を含む、請求項１または２に記載の製造方法。
4. 前記（Ｂ）の工程では、前記エピウェハの基板側面を研削加工により凹凸面とする、請求項１〜３のいずれかに記載の製造方法。
5. 前記（Ｂ）の工程では、前記エピウェハの基板側面をいったん鏡面に加工した後、更に加工して凹凸面とする、請求項１〜３のいずれかに記載の製造方法。
6. 前記透光性基板がサファイア基板である、請求項１〜５のいずれかに記載の製造方法。

Images