JP2000022213A - 窒化ガリウム系半導体素子及びその製造方法 - Google Patents

窒化ガリウム系半導体素子及びその製造方法

Info

Publication number
JP2000022213A
JP2000022213A JP18346098A JP18346098A JP2000022213A JP 2000022213 A JP2000022213 A JP 2000022213A JP 18346098 A JP18346098 A JP 18346098A JP 18346098 A JP18346098 A JP 18346098A JP 2000022213 A JP2000022213 A JP 2000022213A
Authority
JP
Japan
Prior art keywords
groove
substrate
gallium nitride
based semiconductor
blade
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18346098A
Other languages
English (en)
Other versions
JP2000022213A5 (ja
Inventor
Masaki Furukawa
勝紀 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP18346098A priority Critical patent/JP2000022213A/ja
Publication of JP2000022213A publication Critical patent/JP2000022213A/ja
Publication of JP2000022213A5 publication Critical patent/JP2000022213A5/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 窒化ガリウム系半導体素子及びその製造方
法、特に発光素子のチップ分離のための切断方法に関
し、歩留まりの向上が得られる量産形態に即した切断技
術を提供する。 【解決手段】 サファイア又は炭化珪素基板裏面を研削
して50〜120μmまで薄くする工程と、研削した面
側を深さ20μm以下の第1の溝を形成する工程と、第
1の溝内に第1の溝より狭い第2の溝を形成し、この溝
に沿ってチップ分割をする事を特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は窒化ガリウム系半導
体素子及びその製造方法、特に発光素子のチップ分離の
ための切断方法に関する。
【0002】
【従来の技術】青色発光素子用材料として窒化ガリウム
系化合物半導体が注目され、実用化が推進されている
が、窒化ガリウム系化合物半導体を用いた青色発光素子
を実現するためには、閃亜鉛鉱構造を有するGaAs、
GaP等の基板上に、GaAs、InGaP、GaAl
As等の化合物半導体層を成長し、赤色、黄色、緑色の
発光素子を形成するのとは異なる、新たな結晶成長技術
及び素子化技術の確立が必要である。素子化の要素技術
の1つであるチップ化技術、特に、切断技術の確立は不
可欠となっている。
【0003】窒化ガリウム系半導体素子の場合、六方晶
構造を有する結晶を成長基板として用いるが、六方晶基
板は通常劈開が容易でないため、スクライバーでスクラ
イブラインを入れ強制的に切断するか、機械的な切断が
必要になる。六方晶基板としては、サファイア、炭化珪
素、窒化ガリウムなどが窒化ガリウム単結晶のエピタキ
シャル成長用基板として用いられているが、サファイ
ア、炭化珪素、窒化ガリウムはダイヤモンドに次ぐ硬度
を有しているため、ダイヤモンド砥流及びダイアモンド
砥流を固めた刃を用いた切断が行われている。切断方法
としては、ワイヤーソー及びダイシングソーなどが用い
られている。
【0004】窒化ガリウム系半導体層は、有機金属気相
成長法(MOCVD法)又は分子線エピタキシャル成長
法(MBE法)、CVD法によって基板上に半導体層を
成長する場合、基板と半導体層の格子不整合及び熱膨張
係数等の違いにより、成長中に反りが生じ、素子特性、
特に発光特性に不均一を生じる。これを防止するため
に、基板は反りを防止できる程度の厚みのものを用い
る。例えば、サファイアの場合400〜450μm厚を
基板として用いている。基板が厚いので切断は容易では
ない。
【0005】特開平5−343742号公報は、素子形
成後、サファイア基板をダイヤモンド砥流を用いた研磨
によりサファイア基板の厚みを1/3程度まで減少さ
せ、かつ半導体層を基板までエッチングした後、基板を
ダイシングすることにより、チップ化の際に半導体層を
切断するときのダイヤモンド砥流を固めた刃への負担を
軽くし、刃の消耗を軽減し、また、切断速度を上げる試
みがなされている。
【0006】また、特開平8−330628号公報は、
ダイヤモンド砥流を固めた刃の消耗が基板の切断方向に
より消耗量が異なることに基づき、半導体層をエッチン
グして発光素子を形成した後、発光素子側より基板表面
に〈11−20〉方向、もしくは〈1−100〉方向に
スクライブラインを入れ、基板を押し割って分離する方
法を開示している。
【0007】
【発明が解決しようとする課題】しかしながら、基板裏
面を研磨して厚みを薄くすると、研磨仕上げ精度が十分
でない場合には研磨歪みにより、研磨装置より基板を剥
離する場合又は後工程のダイシングによる切断時にクラ
ックが発生し、クラックが素子特性に悪影響を与える。
ダイヤモンド砥流を固めた刃を用いたダイシングソーに
よる切断はサファイア、炭化珪素、窒化ガリウムが硬い
ことにより切断は可能ではあるが、切断面は少し蛇行し
ており直線ではなく、一部に欠けが生じるチッピング
(切断面の欠け)も多く発生しており、また、切断速度
を上げることが出来ない。
【0008】また、基板を〈11−20〉方向、〈1−
100〉方向に切断しても刃の消耗量、チッピングが大
きいため、量産に即した切断方法ではない。また、刃の
消耗量とチッピングを調べた結果、刃の消耗量とチッピ
ング量は反比例の関係にあることが判明し、使用する刃
の種類を選択して刃の消耗量を減少させると、チッピン
グが増加する等により歩留まりが低下する。
【0009】ダイヤモンド砥流を固めた刃の種類を種々
変えてダイシングを試みた結果ではチッピングが多く発
生し歩留まりが50%以下と悪く、また刃の消耗量が大
きく量産形態に即した切断方法としては不十分である。
刃の消耗量を低減するためには切断する基板の厚みを薄
くする方法が考えられる。素子のハンドリングには50
μm程度以上の基板厚みが必要であり、裏面研磨による
基板厚の減少と表面からの切断を同時に行った場合で
も、まだ、チッピングが大きく歩留まりは十分ではな
い。基板を薄くする方法としては、ダイアモンド砥粒を
用いた研磨とダイアモンドを電着させた盤又はリングを
用いる研削があるが、研磨は速度が遅く量産形態には不
向きであり、研削の場合には速度は速く厚みを薄くする
方法としては最適ではあるが、研削面の精度が荒く表面
に加工歪みが残っており、研削後基板を取付治具より取
り外すときに割れが無数発生したり、後工程のダイシン
グでのチッピング及びクラック発生を防止する必要があ
る。
【0010】本発明は、この問題を解決して歩留まりが
よく、量産に必要な切断速度及び刃の耐久性を有する切
断技術を提供するものである。
【0011】
【課題を解決するための手段】本発明の請求項1に記載
の窒化ガリウム系半導体素子は、基板上に形成された窒
化ガリウム系半導体層をチップ状に分割してなる窒化ガ
リウム系半導体素子において、前記基板裏面に溝を形成
して前記窒化ガリウム系半導体層をチップ化したことを
特徴とする。本発明は基板裏面に溝をダイシング、又は
化学的エッチングによって形成し、この溝を利用してチ
ップ化するから、基板裏面に存在する加工歪の影響なし
にチップ化することができる。このため、基板裏面を研
削した後、加工歪を除去する研磨仕上げをなくすことが
できる。したがって、歩留まり向上が計れ、生産効率が
よくなり、量産に適する。
【0012】また、本発明の請求項2に記載の窒化ガリ
ウム系半導体素子は、前記溝は基板裏面より形成した幅
広の第1の溝と、前記第1の溝内に形成した第1の溝よ
り幅狭の第2の溝とからなることを特徴とする。この特
徴のため、基板裏面に存在する加工歪を幅広の溝によっ
て除去して基板を露出させ、幅狭の溝によって基板を切
断あるいは切断寸前までに溝を形成することができる。
したがって、効率よくチップ化することができる。
【0013】また、本発明の請求項3に記載の窒化ガリ
ウム系半導体素子は、前記第1の溝の深さは、基板裏面
のダメージ層厚以上であることを特徴とする。この特徴
により、確実に基板裏面に存在する加工歪の影響を除去
してチップ化することができる。
【0014】また本発明の請求項4に記載の窒化ガリウ
ム系半導体素子は、前記第1の溝の深さが基板裏面より
20μm以下であり、第2の溝が素子表面より20〜3
0μm残した深さであることを特徴とする。この特徴に
より、第1の溝の深さと第2の溝の深さの適正化を図る
ことができ、歩留まり向上を計り、生産効率をあげ、か
つ大量生産を可能にする。
【0015】また、本発明の請求項5に記載の窒化ガリ
ウム系半導体素子は、前記基板はC面(0001面)を
主面とする基板であり、前記溝は〈11−20〉方向又
は〈1−100〉方向に形成されることを特徴とする。
この特徴により、基板を直線に切断することを容易に
し、チッピングの発生を少なくするとともに刃の消耗を
少なく、切断速度を速くして、歩留まり向上と大量生産
を可能にする。
【0016】さらに、本発明の請求項6に記載の窒化ガ
リウム系半導体素子の製造方法は、基板上に形成された
窒化ガリウム系半導体層をチップ状に分割してなる窒化
ガリウム系半導体素子の製造方法において、前記基板裏
面にダイシングを用いて溝を形成し、チップ化すること
を特徴とする。この特徴により、基板裏面に溝を研削す
るときに基板裏面に存在する加工歪の影響をなくしてチ
ップ化することができる。したがって、歩留まり向上が
計れ、量産に適する。
【0017】さらに、本発明の請求項7に記載の窒化ガ
リウム系半導体素子の製造方法は、第1の溝形成に用い
るダイシング用の切断刃は刃の消耗量の大きい樹脂埋め
込み切断刃を用いることを特徴とする。この特徴によ
り、基板裏面に存在する加工歪の影響なく、そしてチッ
ピング、クラックを生じることなく溝を形成することが
でき、歩留まり向上が計れ、量産に適する。
【0018】さらに、請求項8に記載の窒化ガリウム系
半導体素子の製造方法は、第1の溝形成に用いるダイシ
ング用の切断刃は刃の厚みが100〜200μm、第2
の溝形成に用いるダイシング用の切断刃は刃の厚みが3
0〜100μmであることを特徴とする。この特徴によ
り、幅広の溝と幅狭の溝をダイシング用の切断刃によっ
て形成することができる。
【0019】
【発明の実施の形態】本発明の窒化ガリウム系半導体素
子は、図1に示すように、サファイア、炭化珪素あるい
は窒化ガリウムよりなる基板の上にGaN系成長層2が
エピタキシャル成長される。GaN系成長層2は、n型
GaN:Si層10、InGaN活性層(又は発光層)
11、AlGaNクラッド層12、p型GaN:Mgキ
ャップ層13をMOCVD法、MBE法、CVD法によ
りエピタキシャル成長してなる。GaN系成長層2の表
面に透明電極14が積層され、この一部分にp側電極3
aを形成する。上記InGaN活性層(又は発光層)1
1、AlGaNクラッド層12、p型GaN:Mgキャ
ップ層13、透明電極14の一部を除去してn型Ga
N:Si層10を露出させ、露出したn型GaN:Si
層10にn型電極3bを形成する。
【0020】本発明は上記窒化ガリウム系半導体素子の
基板裏面を研削して薄い基板4aとした後、研削面に存
在するダメージ層4bをエッチング又は消耗量の大きい
刃で浅く第1の溝を形成してチッピング及びクラック発
生を防止し、この第1の溝内に第1の溝より幅狭の第2
の溝を基板を切断する深さまで、あるいは素子表面より
20〜30μm残した深さまで形成する。第1の溝、第
2の溝はウエットエッチング、ドライエッチングによっ
て形成することも可能である。これにより、チッピング
及びクラック発生を防止する事が可能となり、歩留まり
向上が計れ、加えて切断速度が早くでき及び消耗量も削
減でき、かつ基板裏面の研削後の研磨仕上げをなくすこ
とができるので、量産形態に即した切断が可能となる。
【0021】サファイア、炭化珪素及び窒化ガリウムは
六方晶系の菱面体構造を有する結晶であるので、C面
((0001)面)内には〈11−20〉方向と〈1−
100〉方向の30度で交差する6回対称の2つの特徴
的な方向が存在する。従来は発光素子の形状は方形であ
るため、切断の1つの方向を仮に〈11−20〉方向と
すると他の切断方向は〈1−100〉となる。しかしな
がら、サファイアのダイシングソーによる切断の性質に
方向依存性がある事が判明した。特に〈11−20〉方
向は〈1−100〉方向より切断が容易であり、すなわ
ち、〈11−20〉方向のみを切断方向にすることによ
り、刃に加わる負荷が少なくなり切断速度が大きくで
き、加えて刃の消耗も少なくする事が出来るが、このと
き、切断方向として〈11−20〉方向のみを用いてい
る事により窒化ガリウム系発光素子のチップ形状は、基
板面の形状が三角、菱形、台形となる。
【0022】本発明によれば窒化ガリウム系半導体素子
において量産形態に即した切断技術が得られ歩留まりの
向上、半導体素子の特性及び信頼性向上が可能となる。
【0023】以下に本発明の窒化ガリウム系半導体素子
の製造方法を具体的に説明する。本実施の形態は発光ダ
イオード(LED)を用いて説明するが、素子はLED
に限定されるものでなく、レーザダイオード(LD)、
MMIC等の半導体装置でもよく、その積層構造も図1
に示す構造に限定されることはなく、また、素子構造も
量子井戸等種々の構造が使用できる。
【0024】{実施の形態1}窒化ガリウム系発光素
子、発光ダイオードを形成する窒化ガリウム系化合物半
導体はMOCVD法を用いて成長を行う。基板1はサフ
ァイア(0001)C面、基板厚430μmを用い、I
II族ガスとしてトリメチルガリウム(TMG)、トリ
メチルアルミニウム(TMA)、トリメチルインジウム
(TMI)、V族ガスとしてアンモニア(NH3)を用
い、ドーピングガスとして、モノシラン(SiH4)、
ビスシクロペンタディエニルマグネシウム(Cp2
g)を、キャリアガスとして水素(H2)を用いた。
【0025】MOCVD装置内にサファイア製の基板1
を導入し、基板1をH2雰囲気中で基板温度約1100
℃で基板表面処理を行う。次に、基板温度を約600℃
まで下げGaN又はAlNバッファ層を成長する。Ga
N又はAlNバッファ層の膜厚はそれぞれ350Å、5
00Åである。次に、基板温度を1100℃まで上げて
n型GaN層を約4μm程度、n型AlGaN下部クラ
ッド層を約1500Å成長し、その後、基板温度を約8
00℃に下げてSiドープInGaN活性層(又は発光
層)を500Å成長する。次に、基板温度を1100℃
に上げてp型AlGaN上部クラッド層、p型GaNキ
ャップ層をそれぞれ1500Å、3000Å成長し、発
光ダイオード用のGaN系成長層2が形成できる。
【0026】次に、このようにして得られた発光ダイオ
ード用のGaN系成長層2にメサ構造をリアクティブイ
オンエッチング(RIE)を用いて形成する。次に、図
2(a)に示すように、p側電極3aとn側電極3bを
形成して発光素子が形成される。
【0027】続いて、発光素子を形成した基板の裏面を
表面にした状態で研削及びダイシング用の治具5にワッ
クス9を用いて張り付け、基板裏面を粒度#400番の
ダイヤモンドを電着した研削盤を載置した研削機を用い
て基板の厚みを図2(b)に示すように100μmまで
薄くする(薄い基板4aが出来る)。研削の際に加工歪
みが発生し、基板裏面にダメージ層4bができる。加工
歪みは基板裏面より20μm以下に発生する。ここで基
板裏面を研磨仕上げすることなく、次に、治具5をダイ
シング装置に移し、研削した基板裏面を反射光又は透過
光により位置合わせして150μm厚のレジンボンド型
(樹脂埋め込み)ダイヤモンドブレード(刃)を用いた
ダイシング装置により、図2(c)に示すように深さ2
0μmの第1の溝6の形成を行う。基板裏面のダメージ
層4bは基板裏面より20μm以下に存在し、第1の溝
6により加工歪のない基板裏面を第1の溝6の底面に露
出させる。溝形成方向は〈11−20〉方向であり、4
00μm間隔で溝形成を行う。送り速度は15mm/s
ecである。次に、基板を60度回転し、同様に溝形成
を行う。
【0028】続いて、第1の溝6の中央を50μm厚の
メタルボンド(金属埋め込み)ダイヤモンドブレードを
用いて、基板裏面より80μmまで切り込み、図2
(d)に示すように第2の溝7を形成する。送り速度は
50mm/secである。第1の溝6の底面は加工歪の
ない表面であるから、メタルボンドダイヤモンドブレー
ドの送り速度を速くしても基板裏面に存在する加工歪か
らクラックを発生することがない。この状態で基板及び
半導体層を第1の溝6及び第2の溝7に沿って押し割
り、ワックス9を除去してチップに分割する。
【0029】得られたLEDチップは形状が菱形であ
り、切断面及び素子形成側表面にチッピング等は発生し
ておらず、また、切断は直線的であり、良好な切断が出
来ている。得られたチップの歩留まりは85%であり、
従来の方法で切断された時の歩留まり50%以下より大
きく改善された。また、用いたメタルブレード(刃)は
耐久性があり、2インチ基板で約10枚分、15km以
上の切断が可能である。
【0030】{実施の形態2}基板を350μm厚の炭
化珪素(SiC)、バッファ層をAlGaNに変えた以
外は{実施の形態1}で用いたと同条件の発光ダイオー
ド用のGaN系成長層2を用いる。上記{実施の形態
1}で用いたのと同様のチップを形成し、続いて、チッ
プを形成した基板の裏面を表面にした状態で研削及びダ
イシング用の治具5にワックス9により張り付け、基板
裏面を粒度#600番のダイヤモンドを電着した研削リ
ングを載置した研削機を用いて基板の80μm厚みをま
で薄くする(基板4aが出来る)。続いて、治具をダイ
シング装置に移し、研削した基板裏面を100μm厚の
レジンボンド型(樹脂埋め込み)ダイヤモンドブレード
(刃)を用いたダイシング装置で深さ15μmの第1の
溝6を形成する。溝形成方向は〈11−20〉方向であ
り、300μm間隔で溝形成を行う。送り速度は10m
m/secである。続いて、基板を60度回転し、同様
に溝形成を行う。次に第1の溝6の中央を40μm厚の
メタルボンド(金属埋め込み)ダイヤモンドブレードを
用いて、図3に示すように素子形成表面まで切り込み第
2の溝8を形成し、切断する、送り速度は30mm/s
ecである。ワックス9を除去してチップに分割する。
【0031】得られたLEDチップは形状が菱形であ
り、切断面及び素子形成側表面にチッピング等は発生し
ておらず、また、切断は直線的であり、良好な切断が出
来ている。得られたチップの歩留まりは80%であり、
従来の方法で切断された時の歩留まり50%以下より大
きく改善された。また、用いたメタルブレード(刃)は
耐久性があり、2インチ基板で約10枚分、15km以
上の切断が可能である。
【0032】{実施の形態3}上記{実施の形態1}の
第1の溝6の形成工程を除いた以外は{実施の形態1}
で用いたのと同じ条件で切断を行った結果、第2の溝7
の形成時に多少クラック及びチッピングが発生した。溝
形成速度を3mm/sec以下に落とすとチッピングが
防止でき、クラックが減少し、歩留まりを上げることが
できる。
【0033】{実施の形態4}上記{実施の形態1}の
第1の溝6の形成工程で用いた刃をメタルボンド(金属
埋め込み)ダイヤモンドブレードに変えた以外は{実施
の形態1}で用いたのと同じ条件で切断を行った結果、
第1の溝形成時に多少クラックが発生したが、第1の溝
形成速度を3mm/sec以下に落とすとクラック発生
密度は減少し、歩留まりを上げることができる。
【0034】{実施の形態5}1方の溝の切断方向を
〈1−100〉方向にした以外は上記{実施の形態1}
で用いたと同じ条件で切断を行った。〈1−100〉方
向の切断においては、50μm厚のメタルボンドブレー
ド(刃)を用いたダイシングでは、切断の送り速度を2
mm/sec以下とした。加えて切断面は直線には成ら
ず少し蛇行した切断面になる。〈1−100〉方向の切
断を行う場合には、ダイヤモンド砥流を固めた刃厚20
0μm以上の刃を用いて切断送り速度を3mm/sec
以下にして切断可能であり、ダイヤモンド砥流を固めた
刃は消耗が大きい。
【0035】以上の実施の形態では基板を薄くする厚み
を80、100μmにしたが、50μmから120μm
の範囲で可能であり、50μmより薄いと研削時に割れ
やすくなり、120μm以上では切断時の刃への負荷が
大きくなり消耗が大きく量産形態には向かない。また、
第1の溝の形成深さは15μm、20μmとしたが、3
0μm程度までは可能である。これより大きいとレジン
ボンド型の刃では消耗が大きすぎ、また刃に加わる抵抗
が大きくなりチッピング、クラックが増加し歩留まり低
減を来す。また、第1の溝形成にレジンボンド型の刃を
用いたがその他の方法で埋め込まれた刃でも刃の消耗量
が大きく切断時の抵抗が少ない刃であれば使用可能であ
る。
【0036】
【発明の効果】本発明によれば、窒化ガリウム系化合物
半導体のチップ分割(切断)において、切断時の刃の消
耗量の低減、及びチッピング・クラックの発生を防止で
き、歩留まりの向上が可能となり、また、窒化ガリウム
系化合物半導体を用いた半導体装置、特に発光ダイオー
ド(LED)、レーザーダイオード(LD)の特性向上
も可能となる。
【図面の簡単な説明】
【図1】本発明の窒化ガリウム系化合物半導体素子の断
面図である。
【図2】本発明の窒化ガリウム系化合物半導体素子の製
造工程を工程順に説明する図である。
【図3】本発明の他の実施例の窒化ガリウム系化合物半
導体素子の製造工程を説明する図である。
【符号の説明】
1 基板 2 GaN系成長層 3 電極 4a 基板 4b ダメージ層 5 治具 6 第1の溝 7 第2の溝 8 第2の溝 9 ワックス

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 基板上に形成された窒化ガリウム系半導
    体層をチップ状に分割してなる窒化ガリウム系半導体素
    子において、前記基板裏面に溝を形成して前記窒化ガリ
    ウム系半導体層をチップ化したことを特徴とする窒化ガ
    リウム系半導体素子。
  2. 【請求項2】 前記溝は基板裏面より形成した幅広の第
    1の溝と、前記第1の溝内に形成した第1の溝より幅狭
    の第2の溝とからなることを特徴とする請求項1記載の
    窒化ガリウム系半導体素子。
  3. 【請求項3】 前記第1の溝の深さは、基板裏面のダメ
    ージ層厚以上であることを特徴とする請求項1記載の窒
    化ガリウム系半導体素子。
  4. 【請求項4】 前記第1の溝の深さが基板裏面より20
    μm以下であり、第2の溝が素子表面より20〜30μ
    m残した深さであることを特徴とする請求項1記載の窒
    化ガリウム系半導体素子。
  5. 【請求項5】 前記基板はC面(0001面)を主面と
    する基板であり、前記溝は〈11−20〉方向又は〈1
    −100〉方向に形成されることを特徴とする請求項1
    記載の窒化ガリウム系半導体素子。
  6. 【請求項6】 基板上に形成された窒化ガリウム系半導
    体層をチップ状に分割してなる窒化ガリウム系半導体素
    子の製造方法において、前記基板裏面にダイシングを用
    いて溝を形成し、チップ化したことを特徴とする窒化ガ
    リウム系半導体素子の製造方法。
  7. 【請求項7】 前記溝は第1の溝と第2の溝からなり、
    該第1の溝形成に用いるダイシング用の切断刃は刃の消
    耗量の大きい樹脂埋め込み切断刃を用いることを特徴と
    する請求項6記載の窒化ガリウム系半導体素子の製造方
    法。
  8. 【請求項8】 前記第1の溝形成に用いるダイシング用
    の切断刃は刃の厚みが100〜200μm、第2の溝形
    成に用いるダイシング用の切断刃は刃の厚みが30〜1
    00μmであることを特徴とする請求項7記載の窒化ガ
    リウム系半導体素子の製造方法。
JP18346098A 1998-06-30 1998-06-30 窒化ガリウム系半導体素子及びその製造方法 Pending JP2000022213A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18346098A JP2000022213A (ja) 1998-06-30 1998-06-30 窒化ガリウム系半導体素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18346098A JP2000022213A (ja) 1998-06-30 1998-06-30 窒化ガリウム系半導体素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000022213A true JP2000022213A (ja) 2000-01-21
JP2000022213A5 JP2000022213A5 (ja) 2005-10-20

Family

ID=16136176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18346098A Pending JP2000022213A (ja) 1998-06-30 1998-06-30 窒化ガリウム系半導体素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP2000022213A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005048363A3 (en) * 2003-11-12 2005-09-15 Cree Inc Methods of processing semiconductor wafer backsides having light emitting devices (leds) thereon and leds so formed
WO2011062845A1 (en) * 2009-11-17 2011-05-26 Cree, Inc. Devices with crack stops
EP2113950A4 (en) * 2007-02-21 2015-05-27 Panasonic Ip Man Co Ltd SEMICONDUCTOR LIGHT EMITTING ELEMENT AND METHOD FOR MANUFACTURING SEMICONDUCTOR LIGHT EMITTING DEVICE
US9196731B2 (en) 2013-09-03 2015-11-24 Renesas Electronics Corporation Semiconductor device
JP2016525286A (ja) * 2013-07-18 2016-08-22 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. 発光デバイスのウェファのダイシング
CN111223771A (zh) * 2020-03-10 2020-06-02 江苏丽隽功率半导体有限公司 一种垂直型硅基氮化镓功率器件减薄方法
CN112287543A (zh) * 2020-10-28 2021-01-29 华天科技(西安)有限公司 一种氮化镓晶圆生产工艺参数设计方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63188808A (ja) * 1987-01-30 1988-08-04 Nec Kansai Ltd 磁気ヘツドの製造方法
JPH07131069A (ja) * 1993-11-06 1995-05-19 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体チップの製造方法
JPH08222807A (ja) * 1995-02-10 1996-08-30 Nichia Chem Ind Ltd 窒化物半導体レーザ素子の光共振面の形成方法
JPH08274371A (ja) * 1995-03-31 1996-10-18 Toyoda Gosei Co Ltd 半導体発光素子及びその製造方法
JPH08279481A (ja) * 1995-04-07 1996-10-22 Sony Corp 半導体装置の製造方法および製造装置
JPH1027769A (ja) * 1996-07-10 1998-01-27 Toshiba Corp 半導体チップとその製造方法
JPH11177137A (ja) * 1997-12-16 1999-07-02 Nichia Chem Ind Ltd 窒化物半導体素子の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63188808A (ja) * 1987-01-30 1988-08-04 Nec Kansai Ltd 磁気ヘツドの製造方法
JPH07131069A (ja) * 1993-11-06 1995-05-19 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体チップの製造方法
JPH08222807A (ja) * 1995-02-10 1996-08-30 Nichia Chem Ind Ltd 窒化物半導体レーザ素子の光共振面の形成方法
JPH08274371A (ja) * 1995-03-31 1996-10-18 Toyoda Gosei Co Ltd 半導体発光素子及びその製造方法
JPH08279481A (ja) * 1995-04-07 1996-10-22 Sony Corp 半導体装置の製造方法および製造装置
JPH1027769A (ja) * 1996-07-10 1998-01-27 Toshiba Corp 半導体チップとその製造方法
JPH11177137A (ja) * 1997-12-16 1999-07-02 Nichia Chem Ind Ltd 窒化物半導体素子の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005048363A3 (en) * 2003-11-12 2005-09-15 Cree Inc Methods of processing semiconductor wafer backsides having light emitting devices (leds) thereon and leds so formed
JP2007511105A (ja) * 2003-11-12 2007-04-26 クリー インコーポレイテッド 発光デバイス(led)をその上に有する半導体ウエハ裏面を加工する方法およびその方法により形成されたled
US7291529B2 (en) 2003-11-12 2007-11-06 Cree, Inc. Methods of processing semiconductor wafer backsides having light emitting devices (LEDs) thereon
EP2113950A4 (en) * 2007-02-21 2015-05-27 Panasonic Ip Man Co Ltd SEMICONDUCTOR LIGHT EMITTING ELEMENT AND METHOD FOR MANUFACTURING SEMICONDUCTOR LIGHT EMITTING DEVICE
US8877611B2 (en) 2009-11-17 2014-11-04 Cree, Inc. Devices with crack stops
US8357996B2 (en) 2009-11-17 2013-01-22 Cree, Inc. Devices with crack stops
CN102668072A (zh) * 2009-11-17 2012-09-12 科锐公司 具有裂纹阻断件的器件
WO2011062845A1 (en) * 2009-11-17 2011-05-26 Cree, Inc. Devices with crack stops
JP2016525286A (ja) * 2013-07-18 2016-08-22 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. 発光デバイスのウェファのダイシング
US10707387B2 (en) 2013-07-18 2020-07-07 Lumileds Llc Dicing a wafer of light emitting devices
US9196731B2 (en) 2013-09-03 2015-11-24 Renesas Electronics Corporation Semiconductor device
CN111223771A (zh) * 2020-03-10 2020-06-02 江苏丽隽功率半导体有限公司 一种垂直型硅基氮化镓功率器件减薄方法
CN112287543A (zh) * 2020-10-28 2021-01-29 华天科技(西安)有限公司 一种氮化镓晶圆生产工艺参数设计方法

Similar Documents

Publication Publication Date Title
US6197609B1 (en) Method for manufacturing semiconductor light emitting device
CN100517583C (zh) 化合物半导体器件晶片的制造方法及其制造的晶片和器件
EP1052684A1 (en) A method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor
JPH11154648A (ja) 複数の半導体チップの製造方法
JP2009126727A (ja) GaN基板の製造方法、GaN基板及び半導体デバイス
TW200849670A (en) Process for producing compound semiconductor device and compound semiconductor device
US7105859B2 (en) Nitride semiconductor light-emitting diode chip and method of manufacturing the same
JPH07273367A (ja) 半導体基板の製造方法および発光素子の製造方法
JPH07249830A (ja) 半導体発光素子の製造方法
JPH10135140A (ja) ヘテロエピタキシャル成長方法、ヘテロエピタキシャル層および半導体発光素子
JPH1027769A (ja) 半導体チップとその製造方法
US7183585B2 (en) Semiconductor device and a method for the manufacture thereof
JP2000022213A (ja) 窒化ガリウム系半導体素子及びその製造方法
JP2006273716A (ja) GaN単結晶基板の製造方法
JP2002329665A (ja) 窒化物半導体から成る単体基板の製造方法
JP2002344019A (ja) 発光ダイオード及びその製造方法
TW201332139A (zh) 半導體元件及其製造方法
JPH11214749A (ja) 半導体発光装置
US6240115B1 (en) Epitaxial facet formation for laser diodes based on III-V material systems
JPH08250802A (ja) 半導体レーザ及びその製造方法
JP2005251961A (ja) Iii族窒化物単結晶ウエハおよびそれを用いた半導体装置の製造方法
JP3956422B2 (ja) 3−5族化合物半導体チップの製造方法
JP2003264314A (ja) 半導体装置及びその製造方法
JP4141076B2 (ja) Iii族窒化物半導体基板の製造方法
JP2002261370A (ja) 窒化物系半導体素子の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050629

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050629

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081014