JPH1027769A

JPH1027769A - 半導体チップとその製造方法

Info

Publication number: JPH1027769A
Application number: JP18091396A
Authority: JP
Inventors: Koichi Nitta; 康一新田; Hirohiko Okazaki; 浩彦岡崎; Yukio Watanabe; 幸雄渡辺; Sumio Ishimatsu; 純夫石松
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-07-10
Filing date: 1996-07-10
Publication date: 1998-01-27

Abstract

(57)【要約】【課題】サファイア基板表面に窒化ガリウム系化合物
半導体層を有する半導体チップの作製方法において、基
板をチップごとに分離する工程の歩留まりを改善する。【解決手段】サファイア基板表面に、窒化ガリウム系
化合物半導体層を有する半導体チップの製造方法におい
て、前記サファイア基板裏面に、ドライエッチング法を
用いて分離溝を形成する工程と、前記サファイア基板を
前記分離溝で複数のチップに分離するチップ分離工程と
を有する。分離溝にスクライブラインを引いて、この後
に基板を分離しても良い。ドライエッチング法を用いる
ため、歩留まりのよい溝加工を行うことができる。ま
た、基板分離箇所の基板の厚みを薄くできるので、基板
の分離が容易となり、チップ分離工程の歩留まりを改善
することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体チップに関
し、特にサファイア（Ａｌ₂Ｏ₃単結晶）を基板とし、こ
の基板上に窒化ガリウム系化合物半導体層を有する半導
体チップとその製造方法に関する。

【０００２】

【従来の技術】基板上への素子形成が終了すると、通常
ダイサーもしくはスクライバーと呼ばれる装置を用い
て、基板は個々のチップに分離される。

【０００３】ダイサーは、外周縁にダイヤモンド砥石を
有する薄い円盤状の刃を持つ。この円盤状の刃先をほぼ
垂直な角度で基板面にあて、高速回転させることにより
基板を切断し、個々のチップに分離する。もしくは、刃
先幅よりやや広めの切り込み溝を基板面に形成した後、
基板面に外力を加えて、この切り込み溝で基板を個々の
チップに分離する。

【０００４】スクライバーは、先端にダイヤモンドを有
する針状の刃を持つ。この刃を基板上で往復直線運動さ
せ、スクライブラインと呼ばれる極めて細い溝を基板面
に形成する。この後、基板面に外力を加えて、スクライ
ブラインで基板を個々のチップに分離する。

【０００５】

【発明が解決しようとする課題】発光層としてガリウム
砒素（ＧａＡｓ）、もしくはガリウム燐（ＧａＰ）系の
半導体層を用いる発光ダイオードでは、発光層と同じ結
晶材料を基板として用いることが多い。これらの結晶は
せん亜鉛構造であり、「１１０」方向にへき開性を有す
る。

【０００６】へき開性を有する基板は、基板面にスクラ
イブラインを入れ、外力を加えることで容易にへき開面
に沿って基板を押し割ることができる。よって、スクラ
イバー等を用いる従来の方法で歩留まり良く基板を個々
のチップに分離することが可能である。

【０００７】一方、発光層として窒化ガリウム（Ｇａ
Ｎ）系半導体層を用いる青色発光ダイオードは、基板と
してサファイア（Ａｌ₂Ｏ₃単結晶）を用いることが多
い。サファイア基板は、六方晶系の結晶構造を有するた
め、へき開性を有さない。この為、基板面にスクライブ
ラインを入れても、外力をかけて所望の方向に基板を割
ることは困難である。

【０００８】さらに、ＧａＮ系半導体層とサファイア基
板は、共にモース硬度が９の硬い材料であるため、従来
のダイサーを用いる方法で基板を切断しようとすると、
切断面にチッピングやクラックが生じやすい。

【０００９】透明なサファイア基板の切断面に発生した
クラックは、発光層から発せられる光を吸収し、実質的
な発光出力を下げる。また、チップを樹脂でモールドす
る際の加熱工程における熱歪により、このクラックが結
晶欠陥の発生要因になる場合もある。切断面のかけら
が、発光層につくと電気的なショートを起こし、発光特
性に悪影響を与えることもある。

【００１０】このように、サファイア基板上にＧａＮ系
半導体層を有する半導体チップは、従来のチップ分離方
法を用いたのでは工程の歩留まりが悪く、良好な素子特
性を得ることが困難であった。

【００１１】本発明の目的は、サファイアを基板とし、
基板上に窒化ガリウム系化合物半導体層を有する半導体
チップの製造方法において、チップ分離工程の歩留まり
を上げ、併せて素子特性を改善できる半導体チップとそ
の製造方法を提供することである。

【００１２】

【課題を解決するための手段】本発明の第１の特徴は、
サファイア基板上に、窒化ガリウム系化合物半導体層を
有する半導体チップの製造方法において、前記サファイ
ア基板裏面に、ドライエッチング法を用いて分離溝を形
成する工程と、前記サファイア基板を前記分離溝でチッ
プごとに分離するチップ分離工程とを有することであ
る。

【００１３】上記第１の特徴によれば、サファイア基板
の裏面に分離溝を形成するので、基板分離箇所のサファ
イア基板を薄くできる。よって、分離が容易となり、分
離時のクラックやチッピングの発生を抑制でき、チップ
分離工程での歩留まりを上げることができる。また、こ
の分離溝をドライエッチング法を用いて形成することに
より、基板および基板上の素子にストレスをかけること
なく、クラックやチッピングの発生が少ない溝加工を行
うことができる。

【００１４】本発明の第２の特徴は、上記チップ分離工
程において、前記サファイア基板を分離する前に、前記
分離溝の底部に、スクライブラインを形成する工程を有
することである。

【００１５】上記第２の特徴によれば、チップ分離工程
の際、スクライブラインに応力を集中させることができ
るので、より確実に、しかも簡易にサファイア基板をチ
ップごとに分離することができる。

【００１６】本発明の第３の特徴は、上記分離溝を形成
する工程において、エッチングマスクとしてレジスト膜
を用いて前記サファイア基板裏面のドライエッチングを
行うことである。

【００１７】上記第３の特徴によれば、エッチングマス
クの作製が容易であり、かつドライエッチングの工程中
に、レジスト膜は、サファイア基板とともにエッチング
されるので、マスク除去の工程も省略できる。

【００１８】本発明の第４の特徴は、半導体チップを、
表面に窒化ガリウム系化合物半導体層を有するサファイ
ア基板の裏面に、ドライエッチング方法を用いて分離溝
を形成し、前記分離溝で分離することにより形成するこ
とである。

【００１９】上記第４の特徴によれば、チップ分離面に
クラックやチッピングの発生が少ない為、これらに起因
する素子特性の劣化が少ない半導体チップを得ることが
できる。

【００２０】本発明の第５の特徴は、上記第４の特徴に
おいて、窒化ガリウム系化合物半導体層が、第１導電型
を有する窒化ガリウム系化合物膜と前記第１導電型と逆
の導電型を有する窒化ガリウム系化合物膜との積層を有
することである。

【００２１】上記第５の特徴によれば、チップ分離面に
クラック等の発生が少ない為、発光される光がこれらに
吸収されることがなく、実質的に発光効率の高い青色発
光ダイオードを得ることができる。

【００２２】

【発明の実施の形態】図１（Ａ）〜図３（Ｃ）は、Ｇａ
Ｎ系半導体層を発光層として用いた青色発光ダイオード
の各チップ作製工程における装置の断面図である。以
下、これらの図面を参照して本発明の実施の形態につい
て説明する。

【００２３】まず図１（Ａ）〜図２（Ａ）を用いて、基
板上に発光ダイオードを形成する工程を説明する。な
お、説明の便宜の為、図中、基板の厚みは薄く示してい
る。

【００２４】図１（Ａ）に示すように、基板の厚みＴ₀
が約３５０μｍのサファイア基板１１上に、発光層を形
成する。ＭＯＣＶＤ（ｍｅｔａｌｏｒｇａｎｉｃｃ
ｈｅｍｉｃａｌｖａｐｏｒｄｅｐｏｓｉｔｉｏｎ）
法を用いて、厚み約４μｍのｎ型の導電型を有するＧａ
Ｎ（以下、ｎ−ＧａＮと記す。）膜１２とさらにその上
に厚み約１μｍのｐ型の導電型を有するＧａＮ（以下、
ｐ−ＧａＮと記す。）膜１３をヘテロエピタキシャル成
長させる。

【００２５】エピタキシャル成長条件は、雰囲気圧力を
常圧、基板温度を８００℃〜１０００℃とする。キャリ
アガスとしては、水素（Ｈ₂）と窒素（Ｎ₂）の混合ガス
を用い、反応ガスとしては、トリメチルガリウム（Ｇａ
（ＣＨ₃）₃）とアンモニア（ＮＨ₃）を用いる。

【００２６】ｎ型ドーパントとしてはシリコン（Ｓｉ）
を用いる。このドーパントガスとしてはモノシラン（Ｓ
ｉＨ₄）を用いるとよい。ｐ型ドーパントとしてはマグ
ネシウム（Ｍｇ）を用いる。このドーパントガスとして
は、ビスシクロペンタディエニールマグネシウム（Ｃｐ
２Ｍｇ）を用いるとよい。各膜に添加されるドーパント
の量は、ｎ−ＧａＮ膜１２が１×１０¹⁷〜１×１０¹⁹ｃ
ｍ^-3、ｐ−ＧａＮ膜１３が１×１０¹⁷〜１×１０¹⁹ｃｍ
^-3とする。

【００２７】ｎ−ＧａＮ膜１２とｐ−ＧａＮ膜１３は、
同一チャンバー内で、ドーパントガスの種類を替えるこ
とで連続して成膜することが可能である。

【００２８】次に、図１（Ｂ）に示すように、ｎ−Ｇａ
Ｎ膜１２とｐ−ＧａＮ膜１３の積層上に、常圧ＣＶＤ
（ｃｈｅｍｉｃａｌｖａｐｏｒｄｅｐｏｓｉｔｉｏ
ｎ）法を用いて、厚み約０．５μｍのＳｉＯ₂膜１４を
形成する。成膜条件としては、基板温度を３００℃〜４
５０℃とし、キャリヤガスとしてＮ₂、反応ガスとして
は酸素（Ｏ₂）とモノシラン（ＳｉＨ₄）を用いる。

【００２９】さらに同図に示すように、ＳｉＯ₂膜１４
上にポジ型のレジスト膜１５を形成し、露光、現像工程
を経てレジスト膜１５をパターニングする。パターンの
平面形状は、一辺が約２００μｍの矩形とする。このレ
ジスト膜のパターンは、後の工程で、個々のチップが有
する発光ダイオードの発光領域を確定する。

【００３０】このレジスト膜１５のパターンをエッチン
グマスクとし、ふっ酸溶液等のエッチング液を用いてＳ
ｉＯ₂膜１４をエッチングする。その後、レジスト膜１
５を除去する。

【００３１】図１（Ｃ）に示すように、反応性イオンエ
ッチング（ＲＩＥ）装置を用いて、前工程で得られたＳ
ｉＯ₂膜１４のパターンをエッチングマスクに用い、ｐ
−ＧａＮ膜１３をドライエッチングする。

【００３２】エッチングガスとしては、塩素（Ｃｌ₂）
と塩化ホウ素（ＢＣｌ₃）を用いる。ｐ−ＧａＮ膜１３
のエッチングをオーバ気味に行い、下層のｎ−ＧａＮ膜
１２も表面から０．２μｍ〜０．３μｍの深さまでエッ
チングされるようにする。これにより、確実にｎ−Ｇａ
Ｎ膜１２面を露出させる。なお、ｎ−ＧａＮ膜１２をさ
らに薄くすることも可能であるが、後の工程で電極を形
成し、電流流入を行う必要がある為、低抵抗値が保てる
よう、一定以上の膜厚は必要となる。エッチングマスク
として用いたＳｉＯ₂膜１４は、この後エッチング除去
する。

【００３３】エッチングされなかったｐ−ＧａＮ膜１３
とｎ−ＧａＮ膜１２の一辺２００μｍの矩形平面を有す
るｐｎ接合領域が、各チップごとに発光ダイオードが有
する発光領域となる。

【００３４】図２（Ａ）に示すように、ｐ−ＧａＮ膜１
３表面に電極１６ａを形成する。この工程では、基板表
面にスパッタリング法等を用いて、約０．０２μｍのニ
ッケル金（ＮｉＡｕ）合金膜を形成する。その後通常の
フォトリソグラフィ工程を用いてｐ−ＧａＮ膜１３上に
電極１６ａを形成する。

【００３５】同様に、スパッタリング法を用いて、基板
上に、約０．４μｍのチタン金（ＴｉＡｕ）合金膜を形
成し、フォトリソグラフィ工程を用いて露出したｎ−Ｇ
ａＮ膜１２表面上に電極１６ｂを形成する。

【００３６】次に、図２（Ｂ）〜図３（Ｃ）を用いて、
本実施の形態において最も特徴を有する分離溝を形成す
る工程とチップ分離工程について説明する。

【００３７】図２（Ｂ）に示すように、サファイア基板
１１の裏面全面に、厚み約１μｍ〜３μｍのポジ型のレ
ジスト膜１７を形成した後、通常の露光現像工程を経て
レジスト膜１７をパターニングする。後の工程でサファ
イア基板１１をチップごとに分離する際の基板分離箇所
Ｃ近傍の基板裏面を露出させる。露出させる基板裏面の
サイズは特に限定されないが、例えば、基板分離箇所Ｃ
を中央にして、幅１５０μｍ程度の領域を露出させると
よい。

【００３８】図２（Ｃ）に示すように、サファイア基板
１１の裏面をＲＩＥ装置を用いてドライエッチングし、
分離溝１８を形成する。このドライエッチング工程にお
いては、基板を表裏反転し、ＲＩＥ装置の基板台にサフ
ァイア基板の裏面がエッチング面となるように設置し、
基板裏面のみをドライエッチングする。

【００３９】レジスト膜１７のパターンをエッチングマ
スクとし、Ｃｌ₂とＢＣｌ₃をエッチングガスとして用い
る。サファイア基板１１のエッチングは、エッチング面
の精度を特に要求されないので、Ｃｌ₂に対するＢＣｌ₃
のガス比率を高くし、エッチング速度を上げてよい。

【００４０】図２（Ｃ）に示すように、このエッチング
条件のもとでは、レジスト膜１７もサファイア基板１１
と同様にエッチングされ、エッチングの進行に伴い次第
にその膜厚が薄くなる。

【００４１】さらにエッチングが進行すると、図３
（Ａ）に示すように、レジスト膜１７のパターンは完全
にエッチングされ消失する。エッチング工程終了後のサ
ファイア基板には、レジスト膜１７のエッチングマスク
で被覆されていなかった部分に、ほぼレジスト膜１７の
膜厚に相当する深さの分離溝１８が形成される。分離溝
１８の底部におけるサファイア基板の厚みＴを約１００
μｍとする。ドライエッチング前の基板厚みＴ₀が３５
０μｍであるので分離溝の底部の基板の厚みＴは最初の
基板の厚みＴ₀の１／３以下に相当する。

【００４２】次に、サフィア基板１１の裏面の基板分離
箇所Ｃに、スクライバーを用いてスクライブラインを引
く。この工程では、発光層が形成されているサファイア
基板の表面に粘着材のついたプラスチックフィルムを張
り付け、スクライバーのテーブル上にプラスチックフィ
ルムを下面にして基板を載せ、真空チャックで固定し、
基板をスクライビングする。

【００４３】図３（Ｂ）に示すように、分離溝１８の底
部のほぼ中央に、溝の深さが約数μｍのスクライブライ
ン１９が形成される。なお、図面中プラスチックフィル
ムについては図示を省略している。

【００４４】基板をプラスチックフィルムごとスクライ
バーから取り外し、この後サファイア基板裏面にローラ
で圧力を加える。スクライブライン１９に応力が集中
し、この位置で、基板はチップごとに押し割られる。

【００４５】この時プラスチックフィルムは分離されな
いので、これを引き延ばすと、図３（Ｃ）に示すよう
に、プラスチックフィルム上の個々のチップがそれぞれ
引き離される。

【００４６】以上に、ＧａＮ系化合物半導体層を発光層
として用いた青色発光ダイオードのチップの作製工程を
例にとり本発明の実施の形態について説明した。

【００４７】上述の実施の形態では、サファイア基板１
１の裏面をドライエッチングすることにより、基板分離
箇所の基板の厚みを薄くしているので、チップ分離が従
来より容易となる。

【００４８】単に、サファイア基板を薄くする目的であ
れば、機械的に研磨加工を行うことも可能であるが、サ
ファイア基板の硬度が高い為、研磨加工の際、基板にチ
ッピングやクラックが生じやすい。

【００４９】しかし、上述の実施の形態のようにドライ
エッチング法を用いた場合は、サファイア基板の硬度と
は関係なく、エッチングガスの選択により基板の厚みを
薄くできる。この際、基板やその上に形成された素子に
ストレスがかからないので、チッピングやクラックは生
じ難い。

【００５０】また、上述の実施の形態では、図２（Ｃ）
に示したようにサファイア基板１１の裏面をエッチング
する際、レジスト膜１７のパターンをエッチングマスク
として用い、分離溝１８を形成しているので、基板分離
箇所Ｃの基板の厚みを特に薄くすることができる。基板
がへき開性を有さない場合も、基板の厚みが薄ければク
ラックやチッピングの発生を伴わずに高い歩留まりでチ
ップ分離が可能となる。

【００５１】この結果、従来３０％〜４０％であったチ
ップ分離工程の歩留まりを、上述の実施の形態の方法を
用いることでほぼ９５％以上に改善することが可能とな
る。

【００５２】また、上述の実施の形態の方法で作製され
る青色発光ダイオードは、基板の分離面にクラックやチ
ッピングが少ないので、発光層で出力された光がこれら
で吸収や散乱される確率を減らすことができる。又、チ
ップ分離工程において、ｐｎ接合面にストレスをかける
ことが少ない。この結果、例えば発光層のｐｎ接合面
に、３．８Ｖの順方向電圧をかけることで、２００μＷ
の高発光出力と、５０００時間以上の良好な発光寿命を
得ることが可能となる。上述の実施の形態では、基板裏
面をドライエッチングする際、レジスト膜のパターンを
エッチングマスクとして用いている。レジスト膜のエッ
チングマスクは、サファイア基板とともにエッチングさ
れてしまうので、エッチング工程の途中で消失する。エ
ッチングマスクが消失した後は、基板の裏面全面がエッ
チングされることとなる。基板分離箇所以外の基板の厚
みは、後に続く基板搬送工程等で問題にならない程度の
機械的強度を有する厚みであればよい。なお、レジスト
マスクをより厚くすれば、基板分離箇所以外の基板厚み
をより厚く保つこともできる。

【００５３】上述の実施の形態では、ドライエッチング
により、基板分離箇所Ｃのサファイア基板１１の厚みＴ
を１００μｍにしているが、より薄くすることも可能で
ある。この部分の厚みが薄いほど、チップごとの分離は
容易となる。但し、基板全体の厚みも薄くなるので、基
板自体の機械的強度を考慮し、厚みＴを８０μｍ〜１２
０μｍ程度に設定するのが好ましい。

【００５４】一方、分離溝１８は、スクライブラインを
形成する際、ライン形成位置の指標とすることができる
ので位置合わせを容易とする効果もある。また、レジス
ト膜はドライエッチング工程の途中で消失するのでドラ
イエッチング工程後、レジスト剥離工程を省略すること
ができる。

【００５５】なお、サファイア基板をドライエッチング
する際、上述したレジスト膜によるマスクではなく、耐
エッチング性の高いＳｉＯ₂やニッケル（Ｎｉ）やクロ
ム（Ｃｒ）等のメタルによるエッチングマスクを用いる
こともできる。この場合は、マスク下のサファイア基板
はエッチングされないので、マスク下は、ドライエッチ
ング前の基板の厚みを維持し、基板分離箇所を含む領域
のみをより選択的にエッチングすることが可能となる。
よって、サファイア基板の機械的強度を維持しながら、
分離が必要な箇所のサファイア基板のみをさらに薄くす
ることも可能となる。

【００５６】図４（Ａ）は、レジスト膜のマスクを用い
てサファイア基板をドライエッチングする方法により作
製される発光ダイオードのチップ単体の斜視図である。
図４（Ｂ）は、メタルマスクを用いてサファイア基板を
ドライエッチングする方法により作製される発光ダイオ
ードのチップ単体の斜視図である。

【００５７】レジスト膜のマスクを用いた場合は、サフ
ァイア基板全面がドライエッチング前の基板より薄くな
る。一方、メタルマスクを用いた場合は、チップ裏面中
央部のサファイア基板の厚みは、ほぼドライエッチング
前の基板の厚みのまま、基板分離箇所近傍に相当する外
周領域のみが薄くなる。

【００５８】上述の実施の形態では、分離の際にスクラ
イバーを使用しているが、ダイサーを用いた従来のチッ
プ分離方法を用いることも可能である。しかし、実施の
形態に示すように、基板分離箇所の基板の厚みが薄い程
割り易いので、スクライバーによる分離法がより簡易で
確実な方法といえる。

【００５９】上述の実施の形態では、サファイア基板上
にｐ−ＧａＮ膜とｎ−ＧａＮ膜の積層膜で構成する青色
発光ダイオードのチップを作製する例について述べてい
るが、これに限らず、サファイア基板上にＧａＮ系化合
物半導体層によるヘテロエピタキシャル層を有する半導
体チップであれば、上述のチップ作製方法を利用するこ
とができる。

【００６０】例えば、ＧａＮ系化合物半導体層として
は、上述したＧａＮ膜に限られず、ＩｎＧａＮ、または
ＡｌＧａＮ膜等の一般にＧａ_XＩｎ_YＡｌ_ZＮ（X＋Y＋Z＝
１）で示される化合物半導体層であってもよい。また、
２層構造に限らずさらに多層構造であっても良い。ダイ
オードのみならずトランジスタ構造を作製する場合も有
効である。

【００６１】また、サファイア基板をドライエッチング
する際に用いるレジストは、ポジ型のレジストに限られ
ない。ネガ型のレジストを始め、種々の市販のフォトレ
ジストを用いることができる。

【００６２】以上、実施の形態に沿って本発明を説明し
たが、本発明は、これらに制限されるものではない。例
えば、種々の変更、改良、組み合わせ等が可能なことは
当業者に自明であろう。

【００６３】

【発明の効果】本発明によれば、サファイア基板の裏面
に予めドライエッチング法を用いて、分離溝を形成し、
この分離溝でサファイア基板を各チップに分離する為、
チップ分離が容易となり、チップ分離工程における歩留
まりを上げることができる。

【００６４】また、チップ分離工程に伴う素子へのスト
レスやクラック等に起因する素子特性の劣化の問題を改
善できる。

【図面の簡単な説明】

【図１】本発明の実施の形態であるＧａＮ系の発光層を
用いた発光ダイオードのチップ作製工程を説明する各工
程における装置の断面図である。

【図２】本発明の実施の形態であるＧａＮ系の発光層を
用いた発光ダイオードのチップ作製工程を説明する各工
程における装置の断面図である。

【図３】本発明の実施の形態であるＧａＮ系の発光層を
用いた発光ダイオードのチップ作製工程を説明する各工
程における装置の断面図である。

【図４】本発明の実施の形態の方法で作製されるＧａＮ
系の発光層を用いた発光ダイオードのチップの斜視図で
ある。

【符号の説明】１１・・・サファイア基板１２・・・ｎ−ＧａＮ膜１３・・・ｐ−ＧａＮ膜１４・・・ＳｉＯ₂膜１５・・・レジスト膜１６ａ、１６ｂ・・・電極１７・・・レジスト膜１８・・・分離溝１９・・・スクライブライン

───────────────────────────────────────────────────── フロントページの続き (72)発明者石松純夫神奈川県川崎市幸区堀川町72番地株式会社東芝川崎事業所内

Claims

【特許請求の範囲】

【請求項１】サファイア基板上に、窒化ガリウム系化
合物半導体層を有する半導体チップの製造方法におい
て、前記サファイア基板裏面に、ドライエッチング法を用い
て分離溝を形成する工程と、前記サファイア基板を前記分離溝でチップごとに分離す
るチップ分離工程とを有する半導体チップの製造方法。
【請求項２】前記チップ分離工程において、前記サファイア基板を分離する前に、前記分離溝の底部
に、スクライブラインを形成する工程を有する請求項１
に記載の半導体チップの製造方法。
【請求項３】前記分離溝を形成する工程において、レジスト膜をエッチングマスクとして用いて前記サファ
イア基板裏面をドライエッチングすることを特徴とする
請求項１に記載の半導体チップの製造方法。
【請求項４】表面に窒化ガリウム系化合物半導体層を
有するサファイア基板の裏面に、ドライエッチング法を
用いて分離溝を形成し、前記分離溝で分離することによ
り形成される半導体チップ。
【請求項５】前記窒化ガリウム系化合物半導体層が、第１導電型を有する窒化ガリウム系化合物膜と前記第１
導電型と逆の導電型を有する窒化ガリウム系化合物膜と
の積層を有する請求項４に記載の半導体チップ。