JP2009246321A - Soi基板の製造方法 - Google Patents
Soi基板の製造方法 Download PDFInfo
- Publication number
- JP2009246321A JP2009246321A JP2008094542A JP2008094542A JP2009246321A JP 2009246321 A JP2009246321 A JP 2009246321A JP 2008094542 A JP2008094542 A JP 2008094542A JP 2008094542 A JP2008094542 A JP 2008094542A JP 2009246321 A JP2009246321 A JP 2009246321A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- main surface
- transparent insulating
- insulating substrate
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 本発明は、透明絶縁性基板の一方の主表面である第一主表面上にシリコン薄膜が形成されており、前記透明絶縁性基板の第一主表面とは反対側の主表面である第二主表面に凹凸を形成されたSOI基板を製造する方法であって、少なくとも、透明絶縁性基板を準備する工程と、前記透明絶縁性基板の少なくとも前記第一主表面を鏡面加工する工程と、前記透明絶縁性基板の第一主表面上にシリコン薄膜を形成する工程とを含むSOI基板の製造方法において、前記透明絶縁性基板の第二主表面をリソグラフィー法を用いて凹凸パターンを形成する工程とを有するSOI基板の製造方法。
【選択図】 図1
Description
このような問題の一つとして、SOQ基板等の、透明絶縁性基板上にシリコン薄膜が形成されたSOI基板(以下、透明SOI基板と略称することがある)を装置上で搬送する際、基板を認識する光センサーに認識されにくいなどの問題が予想される。
さらに、本発明のリソグラフィー法は従来の方法を使用できるため、新たな装置等は不要であるためコストがかからない。
そして、このようにして製造されたSOI基板であれば、光センサーを用いた認識装置からの信号を透明絶縁性基板の裏面にある凹凸パターンにより回折、散乱させることによって信号の透過率が下がり、認識装置に基板が認識されないとの弊害を防止することができる。また、基板搬送時の滑りなどを防止することもできる。
このように、透明絶縁性基板の第二主表面のリソグラフィーによる凹凸パターンの形成を、透明絶縁性基板の主表面に対する垂直方向での250〜800nmの波長域の光の平均透過率が10%以下となるように行えば、より確実に基板認識装置に認識させることができる。
このように、本発明におけるリソグラフィー工程は、通常のSOI基板製造において利用されるリソグラフィー法を利用できるため、特別な装置や手順は不要であり、コストがかからず簡便に凹凸パターンを形成できる。
このように、凹凸パターンの周期を0.2〜3μmとすることで、光の回折や散乱によってより確実に所望の透過率まで下げることができる。
このように、本発明におけるリソグラフィー工程は、シリコン薄膜の形成後でも形成前でも行うことができ、その他の製造条件等に応じて、適宜変更することができる。
このように、シリコン薄膜の形成を、イオン注入後にイオン注入層を境界として剥離することにより行えば、薄く結晶性の高いシリコン薄膜を形成することができる。
本発明のSOI基板の製造方法で使用する透明絶縁性基板は、作製する半導体デバイスの目的に応じて、これらの中から適宜選択することができる。
そして、このようにして製造されたSOI基板であれば、透明絶縁性基板の裏面の凹凸パターンによって、光センサーを用いた認識装置からの信号を回折、散乱させることによって、認識装置に基板を認識させることができる。また、基板搬送時の滑りなどを防止することもできる。
前述のように、従来、SOQ基板等の、透明絶縁性基板上にシリコン薄膜を形成したSOI基板は、装置上でSOQ基板を搬送する際などにおいて、図4に示す形態で基板を光センサーによって認識するため、透明絶縁性基板は透過率が高く認識されにくいなどの問題があった。
しかし、このような基板の粗れた面を例えばサンドブラスト等で形成すると砥粒などが多く入り込んでおり、金属不純物が発生したり、パーティクルが発生したりする問題があった。
本発明者らは、このような問題点に対し、透明絶縁性基板の裏面にリソグラフィー法を用いて凹凸パターンを形成する方法であれば、簡便な方法により、金属不純物やパーティクルの発生が抑制され、散乱のみならず回折によっても光の透過率を下げることができ、認識装置により認識容易な透明SOI基板を製造できることに想到し、本発明を完成させた。
本発明の全体の流れを説明すると、透明絶縁性基板を準備する工程と、透明絶縁性基板の一方の主表面(第一主表面)を鏡面加工する工程と、該鏡面加工した第一主表面上にシリコン薄膜を形成する工程とにより、透明SOI基板を製造する。裏面に凹凸パターンを形成された透明SOI基板を製造するには、いずれかの段階で第二主表面をリソグラフィーする必要がある。そして、本発明においては、この第二主表面側のリソグラフィー法による凹凸パターン形成は、シリコン薄膜の形成後でも形成前でも行うことができる。
図1は、本発明のSOI基板の製造方法の一例を示すフロー図である。
ここでは、第二主表面側のリソグラフィー法による凹凸パターン形成を、シリコン薄膜の形成後に行う例を説明する。
なお、本発明が適用できる透明絶縁性基板の種類は特に限定されるものではないが、例えば、石英基板、ガラス基板、サファイア基板のいずれかとすることができ、SOI基板とした後、作製する半導体デバイスの目的等に応じて適宜選択することができる。
もう一方の主表面、すなわち、第二主表面12には、少なくとも発塵を抑制するための処理を施すことが望ましい。具体的には、ラッピング後にエッチングを行うなどして、パーティクル等の発生を抑制することができる。また、第一主表面と同様に鏡面加工を行ってもよい。この場合、第一主表面11と第二主表面12とに対し同時に加工を行う両面研磨等の手法を用いてもよい。
まず、図1(c)に示したように、シリコン基板20を準備する(工程1−c)。また、必要に応じて、表面に酸化膜を形成したシリコン基板を用いてもよい。貼り合わせの状態を良くするには、貼り合わせる側の面(貼り合わせ面)が一定以上の平坦度であることが必要であるので、少なくとも貼り合わせる側の面を鏡面研磨等しておく。この平坦度は例えばRMS値で0.7nm未満とすることが望ましい。
このイオン注入層21の形成には、水素イオンだけではなく、希ガスイオンあるいは水素イオンと希ガスイオンの両方をイオン注入するようにしても良い。注入エネルギー、注入線量、注入温度等その他のイオン注入条件も、所定の厚さの薄膜を得ることができるように適宜選択すれば良い。具体例としては、注入時の基板の温度を250〜400℃とし、イオン注入深さを0.5μmとし、注入エネルギーを20〜100keVとし、注入線量を1×1016〜1×1017/cm2とすることが挙げられるが、これらに限定されない。
なお、必要に応じて、表面に酸化膜を形成した単結晶シリコン基板を用いることもできる。このような、表面に酸化膜を形成したシリコン基板を用い、酸化膜を通してイオン注入を行えば、注入イオンのチャネリングを抑制する効果が得られ、イオンの注入深さのバラツキをより抑えることができる。これにより、より膜厚均一性の高い薄膜を形成することができる。
この透明絶縁性基板10とシリコン基板20との貼り合わせは、透明絶縁性基板10の第一主表面11とシリコン基板20のイオン注入面22が、それぞれ上述したように十分に平坦な面同士であるので、例えば、合成石英基板とシリコン基板であれば、室温で密着させ、圧力をかけるだけで貼り合わせることもできる。
ただし、より強固に貼り合わせるために、以下のようにすることが好ましい。
この時、表面活性化処理を、プラズマ処理とすることができる。このように、表面活性化処理を、プラズマ処理で行えば、基板の表面活性化処理を施した面は、OH基が増加するなどして活性化する。従って、この状態で、透明絶縁性基板10の第一主表面11と、シリコン基板20のイオン注入した面22とを密着させれば、水素結合等により、基板をより強固に貼り合わせることができる。また、表面活性化処理はそのほかにオゾン処理等でも行うことができ、複数種の処理を組み合わせてもよい。
このように、シリコン基板と透明絶縁性基板を貼り合わせた後、該貼り合わせた基板を、100〜300℃で熱処理することで、シリコン基板と透明絶縁性基板の貼り合わせの強度を高めることができる。また、このような低い温度での熱処理であれば、異種材料であることに起因する熱膨張係数の差異による熱歪、ひび割れ、剥離等が発生する恐れが少ない。貼り合わせ強度を高めれば、剥離工程での不良の発生を減少させることもできる。
このシリコン基板の離間(剥離、薄膜化)は、例えば、機械的な外力を加えることによって行うことができる。
本発明の凹凸パターン形成には、公知のリソグラフィー法を採用して行うことができる。
次に、目的のパターンを形成するためのマスクを上記のフォトレジスト膜上にかざし、遠紫外線、エキシマレーザー、X線等の高エネルギー線又は電子線を例えば露光量1〜200mJ/cm2、好ましくは10〜100mJ/cm2となるように照射する。
次に、ホットプレート上で、60〜150℃、1〜5分間、好ましくは80〜140℃、1〜3分間ポストエクスポージャーベーク(PEB)する。更に、0.1〜5質量%、好ましくは2〜3質量%のテトラメチルアンモニウムヒドロキシド(TMAH)等のアルカリ水溶液の現像液を用い、0.1〜3分間、好ましくは0.5〜2分間、浸漬(dip)法、パドル(puddle)法、スプレー(spray)法等の常法により現像して、透明絶縁性基板10の第二主表面12上に目的のパターンが形成される。
次に、パターンが形成されたレジスト下層膜をマスクとしてCF4/CHF3系ガス等でエッチングすることで、第二主表面12に目的の凹凸パターンが形成される。
なお、上記工程1−gのフォトリソグラフィーによる凹凸パターンの形成を、工程1−e〜1−fの前に行うことも可能である。この場合には、シリコン薄膜形成前であるためリソグラフィー工程によるシリコン薄膜への影響がない。
さらに、リソグラフィーにより、規則正しい凹凸パターンを形成できるので、図5に示すような透過光の散乱が起こり、さらに回折もおこり、双方の効果により効率的に透過率を下げることができる。
なお、第二主表面12の凹凸パターンの形状については、図3(a)のような円状のものや、図3(b)のような線状のものが例示されるが、どちらであっても所望の透過率まで低く抑えることができる。
なお、別個の基板に対する処理である、上記工程1−a〜1−bと、工程1−c〜1−dとは、当然ながら、順番が逆でもよいし、並行して行っても良い。
以下のように、図1に示したような、貼り合わせ法によるSOI基板の製造方法に従って、透明SOI基板を30枚製造した。
次に、合成石英基板10の両面を研磨加工した(工程1−b)。両主表面の平坦度はRMS値で0.6nmとした。
次に、シリコン基板20に、形成してあるシリコン酸化膜層を通して水素イオンを注入し、イオンの平均進行深さにおいて表面に平行な微小気泡層(イオン注入層)21を形成した(工程1−d)。イオン注入条件は、注入エネルギーが35keV、注入線量が9×1016/cm2、注入深さは0.3μmである。
一方、合成石英基板10については、プラズマ処理装置中に載置し、狭い電極間にプラズマ用ガスとして窒素ガスを導入した後、電極間に高周波を印加することでプラズマを発生させ、高周波プラズマ処理を10秒行った。このようにして、合成石英基板10の第一主表面11にも表面活性化処理を施した。
次に、貼り合わせ強度を高めるため、シリコン基板20と合成石英基板10とを貼り合わせた基板を、300℃で30分間熱処理した。
まず、合成石英基板10の裏面12にスピンコーティングの手法で膜厚が1.5μmとなるようにレジスト材料を塗布し、これをホットプレート上で100℃、5分間プリベークしてフォトレジスト膜を形成した。
次に、目的のパターンを形成するためのマスクを上記のフォトレジスト膜上にかざし、X線を露光量100mJ/cm2となるように照射した。
次に、ホットプレート上で、100℃、3分間ポストエクスポージャーベーク(PEB)した。更に、3質量%のテトラメチルアンモニウムヒドロキシド(TMAH)の現像液を用い、2分間スプレー(spray)法により現像して、基板上に目的のパターンが形成された。
次に、パターンが形成されたレジスト膜をマスクとして、ドライエッチング装置を用い、CF4/CHF3系ガスでチャンバー圧力基板を40.0Pa、時間を60secでエッチングした。
このときの凹凸パターンは、周期0.8μmの線状パターンであり、この場合波長850nmの透過光の直線透過率は5%以下であった。この直線透過率の数字は、予め、シリコン薄膜を形成していない合成石英基板を両面研磨し、上記の凹凸パターンを形成したものを使用して、波長850nmの透過光の直線透過率を測定したものである(図2参照)。
また、シリコン薄膜31の結晶性は十分に良好であった。また、透明SOI基板30全体の発塵は通常のシリコン鏡面ウエーハと同等レベルであった。
実施例1と同様に、但し、工程1−gのリソグラフィー工程において、周期0.8μmの円状パターンを形成し、透明SOI基板を30枚製造した。
この場合でも、波長850nmの透過光の直線透過率は上記と同様の方法で測定すると、5%以下であった(図2参照)。
また、シリコン薄膜31の結晶性は十分に良好であった。また、透明SOI基板30全体の発塵は通常のシリコン鏡面ウエーハと同等レベルであった。
実施例1および実施例2の透過光の直線透過率の測定と同様に、ただし、凹凸パターンを形成していない合成石英基板を使用して、波長850nmの透過光の直線透過率を測定した場合90%以上であった(図2参照)。従って、このものは、基板認識装置を用いて認識実験を行ったところ、認識できなかった。
11…第一主表面、 12…第二主表面、
20…シリコン基板、
21…イオン注入層、 22…イオン注入面、
30…透明SOI基板、 31…シリコン薄膜。
Claims (8)
- 透明絶縁性基板の一方の主表面である第一主表面上にシリコン薄膜が形成されており、前記透明絶縁性基板の第一主表面とは反対側の主表面である第二主表面に凹凸を形成されたSOI基板を製造する方法であって、少なくとも、
透明絶縁性基板を準備する工程と、
前記透明絶縁性基板の少なくとも前記第一主表面を鏡面加工する工程と、
前記透明絶縁性基板の第一主表面上にシリコン薄膜を形成する工程と
を含むSOI基板の製造方法において、
前記透明絶縁性基板の第二主表面をリソグラフィー法を用いて凹凸パターンを形成する工程とを有することを特徴とするSOI基板の製造方法。 - 前記リソグラフィー工程により前記第二主表面に凹凸パターンを形成することで、前記透明絶縁性基板の主表面に対する垂直方向での250〜850nmの波長域の光の平均透過率が10%以下となるようにすることを特徴とする請求項1に記載のSOI基板の製造方法。
- 前記リソグラフィー工程を、少なくともレジスト塗布工程と、露光工程と、現像工程と、エッチング工程とにより前記第二主表面に凹凸パターンを形成するものとすることを特徴とする請求項1または請求項2に記載のSOI基板の製造方法。
- 前記第二主表面に形成される凹凸パターンの周期を、0.2〜3μmとすることを特徴とする請求項1ないし請求項3のいずれか一項に記載のSOI基板の製造方法。
- 前記リソグラフィー工程を、少なくとも前記シリコン薄膜形成工程よりも後に行うことを特徴とする請求項1ないし請求項4のいずれか一項に記載のSOI基板の製造方法。
- 前記リソグラフィー工程を、前記透明絶縁性基板を準備する工程よりも後、前記シリコン薄膜形成工程よりも前に行うことを特徴とする請求項1ないし請求項4のいずれか一項に記載のSOI基板の製造方法。
- 前記シリコン薄膜の形成を、少なくとも、
シリコン基板または表面に酸化膜を形成したシリコン基板に、表面から水素イオンまたは希ガスイオンあるいはこれらの両方を注入してイオン注入層を形成し、
前記シリコン基板または表面に酸化膜を形成したシリコン基板のイオン注入した面と、前記透明絶縁性基板の第一主表面を密着させて貼り合わせ、
前記イオン注入層を境界として、前記シリコン基板または表面に酸化膜を形成したシリコン基板を剥離して薄膜化し、前記透明絶縁性基板の第一主表面上にシリコン薄膜を形成して行うことを特徴とする請求項1ないし請求項6のいずれか一項に記載のSOI基板の製造方法。 - 前記透明絶縁性基板を、石英基板、ガラス基板、サファイア基板のいずれかとすることを特徴とする請求項1ないし請求項7のいずれか一項に記載のSOI基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008094542A JP5368001B2 (ja) | 2008-04-01 | 2008-04-01 | Soi基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008094542A JP5368001B2 (ja) | 2008-04-01 | 2008-04-01 | Soi基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009246321A true JP2009246321A (ja) | 2009-10-22 |
JP5368001B2 JP5368001B2 (ja) | 2013-12-18 |
Family
ID=41307865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008094542A Active JP5368001B2 (ja) | 2008-04-01 | 2008-04-01 | Soi基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5368001B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015008694A1 (ja) | 2013-07-18 | 2015-01-22 | 日本碍子株式会社 | 半導体用複合基板のハンドル基板 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01177015A (ja) * | 1987-12-29 | 1989-07-13 | Sharp Corp | 液晶表示装置およびその製造方法 |
JPH0389323A (ja) * | 1989-09-01 | 1991-04-15 | Matsushita Electron Corp | 画像表示装置 |
JPH1027769A (ja) * | 1996-07-10 | 1998-01-27 | Toshiba Corp | 半導体チップとその製造方法 |
JP2005223304A (ja) * | 2004-01-06 | 2005-08-18 | Oki Electric Ind Co Ltd | 半導体ウエハとその製造方法 |
JP2006210898A (ja) * | 2004-12-28 | 2006-08-10 | Shin Etsu Chem Co Ltd | Soiウエーハの製造方法及びsoiウェーハ |
-
2008
- 2008-04-01 JP JP2008094542A patent/JP5368001B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01177015A (ja) * | 1987-12-29 | 1989-07-13 | Sharp Corp | 液晶表示装置およびその製造方法 |
JPH0389323A (ja) * | 1989-09-01 | 1991-04-15 | Matsushita Electron Corp | 画像表示装置 |
JPH1027769A (ja) * | 1996-07-10 | 1998-01-27 | Toshiba Corp | 半導体チップとその製造方法 |
JP2005223304A (ja) * | 2004-01-06 | 2005-08-18 | Oki Electric Ind Co Ltd | 半導体ウエハとその製造方法 |
JP2006210898A (ja) * | 2004-12-28 | 2006-08-10 | Shin Etsu Chem Co Ltd | Soiウエーハの製造方法及びsoiウェーハ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015008694A1 (ja) | 2013-07-18 | 2015-01-22 | 日本碍子株式会社 | 半導体用複合基板のハンドル基板 |
US9469571B2 (en) | 2013-07-18 | 2016-10-18 | Ngk Insulators, Ltd. | Handle substrates of composite substrates for semiconductors |
Also Published As
Publication number | Publication date |
---|---|
JP5368001B2 (ja) | 2013-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1983575B1 (en) | Method for manufacturing bonded substrate | |
JP5274859B2 (ja) | 貼り合わせ基板の製造方法 | |
JP4425631B2 (ja) | 超小型構成部品を含む薄膜層を製造するための方法 | |
US20070105025A1 (en) | Mask, mask blank, and methods of producing these | |
JP5433567B2 (ja) | Soi基板の製造方法 | |
JP5336101B2 (ja) | Soi基板の製造方法 | |
US6900113B2 (en) | Method for producing bonded wafer and bonded wafer | |
US8383489B2 (en) | SOI wafer and method for forming the same | |
JP2008300571A (ja) | Soiウェーハの製造方法 | |
EP2359391A1 (en) | Preparing a surface of a sapphire substrate for fabricating heterostructures | |
JPH10223497A (ja) | 貼り合わせ基板の作製方法 | |
JP2011103409A (ja) | ウェーハ貼り合わせ方法 | |
US9378999B2 (en) | Method for manufacturing SOI wafer | |
KR102095383B1 (ko) | 접합 웨이퍼의 제조방법 | |
JP5368001B2 (ja) | Soi基板の製造方法 | |
JP5368002B2 (ja) | Soi基板の製造方法 | |
JP2009147104A (ja) | 使用済み半導体ウエハ又は基板の再生方法 | |
KR100738460B1 (ko) | 나노 에스오아이 웨이퍼의 제조방법 | |
JPH09293845A (ja) | Soiウェ−ハおよびその製造方法 | |
JP5368000B2 (ja) | Soi基板の製造方法 | |
JP2004235478A (ja) | 貼り合わせsoi基板およびその製造方法 | |
JP6136786B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP2003298030A (ja) | 張り合わせ基板およびその製造方法 | |
JP3951814B2 (ja) | Soi基板の製造方法 | |
JP2004071939A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130117 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130423 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130717 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130912 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5368001 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |