JP2009246321A - Soi基板の製造方法 - Google Patents

Soi基板の製造方法 Download PDF

Info

Publication number
JP2009246321A
JP2009246321A JP2008094542A JP2008094542A JP2009246321A JP 2009246321 A JP2009246321 A JP 2009246321A JP 2008094542 A JP2008094542 A JP 2008094542A JP 2008094542 A JP2008094542 A JP 2008094542A JP 2009246321 A JP2009246321 A JP 2009246321A
Authority
JP
Japan
Prior art keywords
substrate
main surface
transparent insulating
insulating substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008094542A
Other languages
English (en)
Other versions
JP5368001B2 (ja
Inventor
Shoji Akiyama
昌次 秋山
Yoshihiro Kubota
芳宏 久保田
Atsuo Ito
厚雄 伊藤
Koichi Tanaka
好一 田中
Makoto Kawai
信 川合
Yuuji Tobisaka
優二 飛坂
Hiroshi Tamura
博 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2008094542A priority Critical patent/JP5368001B2/ja
Publication of JP2009246321A publication Critical patent/JP2009246321A/ja
Application granted granted Critical
Publication of JP5368001B2 publication Critical patent/JP5368001B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】 金属不純物やパーティクルの発生を簡便な方法により抑制しながら、基板認識装置により認識容易な透明SOI基板を提供することを目的とする。
【解決手段】 本発明は、透明絶縁性基板の一方の主表面である第一主表面上にシリコン薄膜が形成されており、前記透明絶縁性基板の第一主表面とは反対側の主表面である第二主表面に凹凸を形成されたSOI基板を製造する方法であって、少なくとも、透明絶縁性基板を準備する工程と、前記透明絶縁性基板の少なくとも前記第一主表面を鏡面加工する工程と、前記透明絶縁性基板の第一主表面上にシリコン薄膜を形成する工程とを含むSOI基板の製造方法において、前記透明絶縁性基板の第二主表面をリソグラフィー法を用いて凹凸パターンを形成する工程とを有するSOI基板の製造方法。
【選択図】 図1

Description

本発明は、SOI基板の製造方法に関し、特には、透明絶縁性基板の一方の主表面上にシリコン薄膜が形成されたSOI基板の製造方法に関するものである。
半導体デバイスの更なる高性能化を図るために、SOI(Silicon on insulator、絶縁体上のシリコン)基板が近年注目を浴びている。また、SOI基板の一種であり、支持基板(ハンドルウエーハ)がシリコンではない、Silicon on quartz(SOQ)基板や、Silicon on glass(SOG)基板なども、それぞれTFT−LCDや高周波(RF)デバイス、その他MEMS製品などへの応用が期待されている(特許文献1参照)。
上記SOQ基板などは、例えば、シリコン基板をドナーウエーハとし、石英基板をハンドルウエーハとして、これらの異種基板を貼り合わせて製造する方法が提案されている。このようにして作製された貼り合わせ基板において、石英基板は透明なため、シリコン基板同士を貼り合わせて製造される、通常のSOI基板とは異なるプロセス・評価上の問題が生じる場合がある。
このような問題の一つとして、SOQ基板等の、透明絶縁性基板上にシリコン薄膜が形成されたSOI基板(以下、透明SOI基板と略称することがある)を装置上で搬送する際、基板を認識する光センサーに認識されにくいなどの問題が予想される。
特開2006−324530
本発明は、このような問題点に鑑みてなされたものであり、金属不純物やパーティクルの発生を簡便な方法により抑制しながら、基板認識装置により認識容易な透明SOI基板を提供することを目的とする。
本発明は、透明絶縁性基板の一方の主表面である第一主表面上にシリコン薄膜が形成されており、前記透明絶縁性基板の第一主表面とは反対側の主表面である第二主表面に凹凸を形成されたSOI基板を製造する方法であって、少なくとも、透明絶縁性基板を準備する工程と、前記透明絶縁性基板の少なくとも前記第一主表面を鏡面加工する工程と、前記透明絶縁性基板の第一主表面上にシリコン薄膜を形成する工程とを含むSOI基板の製造方法において、前記透明絶縁性基板の第二主表面をリソグラフィー法を用いて凹凸パターンを形成する工程とを有するSOI基板の製造方法を提供する(請求項1)。
このように、SOI基板の裏面に基板認識装置にとって認識容易にするための凹凸パターンの形成をリソグラフィー法を用いて行えば、金属不純物やパーティクルの発生を抑制することができる。
さらに、本発明のリソグラフィー法は従来の方法を使用できるため、新たな装置等は不要であるためコストがかからない。
そして、このようにして製造されたSOI基板であれば、光センサーを用いた認識装置からの信号を透明絶縁性基板の裏面にある凹凸パターンにより回折、散乱させることによって信号の透過率が下がり、認識装置に基板が認識されないとの弊害を防止することができる。また、基板搬送時の滑りなどを防止することもできる。
この場合、前記リソグラフィー工程により前記第二主表面に凹凸パターンを形成することで、前記透明絶縁性基板の主表面に対する垂直方向での250〜800nmの波長域の光の平均透過率が10%以下となるようにすることができる(請求項2)。
このように、透明絶縁性基板の第二主表面のリソグラフィーによる凹凸パターンの形成を、透明絶縁性基板の主表面に対する垂直方向での250〜800nmの波長域の光の平均透過率が10%以下となるように行えば、より確実に基板認識装置に認識させることができる。
また、前記リソグラフィー工程を、少なくともレジスト塗布工程と、露光工程と、現像工程と、エッチング工程とにより前記第二主表面に凹凸パターンを形成するものとすることができる(請求項3)。
このように、本発明におけるリソグラフィー工程は、通常のSOI基板製造において利用されるリソグラフィー法を利用できるため、特別な装置や手順は不要であり、コストがかからず簡便に凹凸パターンを形成できる。
前記第二主表面に形成される凹凸パターンの周期を、0.2〜3μmとすることが好ましい(請求項4)。
このように、凹凸パターンの周期を0.2〜3μmとすることで、光の回折や散乱によってより確実に所望の透過率まで下げることができる。
また、本発明に係るSOI基板の製造方法では、前記リソグラフィー工程を、少なくとも前記シリコン薄膜形成工程よりも後に行うことができ(請求項5)、あるいは、前記透明絶縁性基板を準備する工程よりも後、前記シリコン薄膜形成工程よりも前に行うことができる(請求項6)。
このように、本発明におけるリソグラフィー工程は、シリコン薄膜の形成後でも形成前でも行うことができ、その他の製造条件等に応じて、適宜変更することができる。
また、本発明に係るSOI基板の製造方法では、前記シリコン薄膜の形成を、少なくとも、シリコン基板または表面に酸化膜を形成したシリコン基板に、表面から水素イオンまたは希ガスイオンあるいはこれらの両方を注入してイオン注入層を形成し、前記シリコン基板または表面に酸化膜を形成したシリコン基板のイオン注入した面と、前記透明絶縁性基板の第一主表面を密着させて貼り合わせ、前記イオン注入層を境界として、前記シリコン基板または表面に酸化膜を形成したシリコン基板を剥離して薄膜化し、前記透明絶縁性基板の第一主表面上にシリコン薄膜を形成して行うことができる(請求項7)。
このように、シリコン薄膜の形成を、イオン注入後にイオン注入層を境界として剥離することにより行えば、薄く結晶性の高いシリコン薄膜を形成することができる。
また、前記透明絶縁性基板を、石英基板、ガラス基板、サファイア基板のいずれかとすることができる(請求項8)。
本発明のSOI基板の製造方法で使用する透明絶縁性基板は、作製する半導体デバイスの目的に応じて、これらの中から適宜選択することができる。
本発明のSOI基板の製造方法によれば、透明絶縁性基板上にシリコン薄膜が形成されたSOI基板(透明SOI基板)であり、裏面(シリコン薄膜が形成されていない方の主表面)に凹凸パターンを形成したSOI基板を、金属不純物やパーティクルの発生を簡便な方法により抑制して製造することができる。
そして、このようにして製造されたSOI基板であれば、透明絶縁性基板の裏面の凹凸パターンによって、光センサーを用いた認識装置からの信号を回折、散乱させることによって、認識装置に基板を認識させることができる。また、基板搬送時の滑りなどを防止することもできる。
以下、本発明についてより詳細に説明する。
前述のように、従来、SOQ基板等の、透明絶縁性基板上にシリコン薄膜を形成したSOI基板は、装置上でSOQ基板を搬送する際などにおいて、図4に示す形態で基板を光センサーによって認識するため、透明絶縁性基板は透過率が高く認識されにくいなどの問題があった。
このような問題点に対し、本発明者らは、透明絶縁性基板上にシリコン薄膜を形成したSOI基板(透明SOI基板)の裏面、すなわち、透明絶縁性基板のシリコン薄膜が形成された主表面とは反対側の主表面を粗らすことにより、光センサーなどを用いた基板認識装置において、認識装置からの信号を散乱させることができ、基板を認識しやすくすることを見出した。
しかし、このような基板の粗れた面を例えばサンドブラスト等で形成すると砥粒などが多く入り込んでおり、金属不純物が発生したり、パーティクルが発生したりする問題があった。
本発明者らは、このような問題点に対し、透明絶縁性基板の裏面にリソグラフィー法を用いて凹凸パターンを形成する方法であれば、簡便な方法により、金属不純物やパーティクルの発生が抑制され、散乱のみならず回折によっても光の透過率を下げることができ、認識装置により認識容易な透明SOI基板を製造できることに想到し、本発明を完成させた。
本明細書中では、透明絶縁性基板の主表面のうち、シリコン薄膜を形成する側の主表面を、便宜上、「第一主表面」とし、第一主表面と反対側の主表面を「第二主表面」と呼ぶ。
本発明の全体の流れを説明すると、透明絶縁性基板を準備する工程と、透明絶縁性基板の一方の主表面(第一主表面)を鏡面加工する工程と、該鏡面加工した第一主表面上にシリコン薄膜を形成する工程とにより、透明SOI基板を製造する。裏面に凹凸パターンを形成された透明SOI基板を製造するには、いずれかの段階で第二主表面をリソグラフィーする必要がある。そして、本発明においては、この第二主表面側のリソグラフィー法による凹凸パターン形成は、シリコン薄膜の形成後でも形成前でも行うことができる。
以下、図面を参照して本発明の実施形態をさらに具体的に説明するが、本発明はこれらに限定されるものではない。
図1は、本発明のSOI基板の製造方法の一例を示すフロー図である。
ここでは、第二主表面側のリソグラフィー法による凹凸パターン形成を、シリコン薄膜の形成後に行う例を説明する。
まず、図1(a)に示したように、透明絶縁性基板10を準備する(工程1−a)。例えば、石英インゴットからスライスして切り出された石英基板を用いることができる。
なお、本発明が適用できる透明絶縁性基板の種類は特に限定されるものではないが、例えば、石英基板、ガラス基板、サファイア基板のいずれかとすることができ、SOI基板とした後、作製する半導体デバイスの目的等に応じて適宜選択することができる。
次に、図1(b)に示したように、透明絶縁性基板の少なくとも一方の主表面を鏡面加工する(工程1−b)。ここで鏡面加工した主表面が、シリコン薄膜を形成しようとする側の主表面、すなわち、第一主表面11となる。この鏡面加工の方法は特に限定されず、ラッピング、エッチング、研磨等を適宜組み合わせて加工する。
もう一方の主表面、すなわち、第二主表面12には、少なくとも発塵を抑制するための処理を施すことが望ましい。具体的には、ラッピング後にエッチングを行うなどして、パーティクル等の発生を抑制することができる。また、第一主表面と同様に鏡面加工を行ってもよい。この場合、第一主表面11と第二主表面12とに対し同時に加工を行う両面研磨等の手法を用いてもよい。
なお、透明絶縁性基板10の第一主表面11の鏡面加工は、表面粗さがRMS値で0.7nm未満となるように行うことが望ましい。このような表面粗さとすれば、貼り合わせなどによりシリコン基板をより高い強度で貼り合わせることができ、また、シリコン薄膜を形成した場合に、未結合部であるボイド等の発生によるシリコン薄膜の結晶性の悪化を効果的に防止することができる。一方、第一主表面11の表面粗さのRMS値の下限値は特に限定されず、平坦度は高いほどよい。ただし、平坦度を向上させるにはコストの問題もあり、現実的には0.1nm以上程度となる。
次に、透明絶縁性基板10の第一主表面11上にシリコン薄膜を形成する。シリコン薄膜の形成方法は、特に限定されないが、例えば、以下のようにしていわゆるイオン注入剥離法等によって行うことができる。
まず、図1(c)に示したように、シリコン基板20を準備する(工程1−c)。また、必要に応じて、表面に酸化膜を形成したシリコン基板を用いてもよい。貼り合わせの状態を良くするには、貼り合わせる側の面(貼り合わせ面)が一定以上の平坦度であることが必要であるので、少なくとも貼り合わせる側の面を鏡面研磨等しておく。この平坦度は例えばRMS値で0.7nm未満とすることが望ましい。
次に、図1(d)に示したように、シリコン基板20に、表面(イオン注入面22)から水素イオンを注入してイオン注入層21を形成する(工程1−d)。
このイオン注入層21の形成には、水素イオンだけではなく、希ガスイオンあるいは水素イオンと希ガスイオンの両方をイオン注入するようにしても良い。注入エネルギー、注入線量、注入温度等その他のイオン注入条件も、所定の厚さの薄膜を得ることができるように適宜選択すれば良い。具体例としては、注入時の基板の温度を250〜400℃とし、イオン注入深さを0.5μmとし、注入エネルギーを20〜100keVとし、注入線量を1×1016〜1×1017/cmとすることが挙げられるが、これらに限定されない。
なお、必要に応じて、表面に酸化膜を形成した単結晶シリコン基板を用いることもできる。このような、表面に酸化膜を形成したシリコン基板を用い、酸化膜を通してイオン注入を行えば、注入イオンのチャネリングを抑制する効果が得られ、イオンの注入深さのバラツキをより抑えることができる。これにより、より膜厚均一性の高い薄膜を形成することができる。
次に、図1(e)に示すように、透明絶縁性基板10の第一主表面11と、シリコン基板20のイオン注入した面22とを密着させ、貼り合わせる(工程1−e)。
この透明絶縁性基板10とシリコン基板20との貼り合わせは、透明絶縁性基板10の第一主表面11とシリコン基板20のイオン注入面22が、それぞれ上述したように十分に平坦な面同士であるので、例えば、合成石英基板とシリコン基板であれば、室温で密着させ、圧力をかけるだけで貼り合わせることもできる。
ただし、より強固に貼り合わせるために、以下のようにすることが好ましい。
すなわち、予めシリコン基板20のイオン注入面22と、透明絶縁性基板10の第一主表面11に表面活性化処理を施すことが望ましい。シリコン基板20のイオン注入面22と透明絶縁性基板10の第一主表面11のいずれか一方の面にのみ表面活性化処理を施すようにしても良い。
この時、表面活性化処理を、プラズマ処理とすることができる。このように、表面活性化処理を、プラズマ処理で行えば、基板の表面活性化処理を施した面は、OH基が増加するなどして活性化する。従って、この状態で、透明絶縁性基板10の第一主表面11と、シリコン基板20のイオン注入した面22とを密着させれば、水素結合等により、基板をより強固に貼り合わせることができる。また、表面活性化処理はそのほかにオゾン処理等でも行うことができ、複数種の処理を組み合わせてもよい。
プラズマで処理をする場合は、真空チャンバ中にRCA洗浄等の洗浄をした基板を載置し、プラズマ用ガスを導入した後、100W程度の高周波プラズマに5〜30秒程度さらし、表面をプラズマ処理する。プラズマ用ガスとしては、例えば、表面に酸化膜を形成した単結晶シリコン基板を処理する場合には、酸素ガスのプラズマ、表面に酸化膜を形成しない単結晶シリコン基板を処理する場合には、水素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガスを用いることができる。その他、窒素ガス等を用いても良い。
オゾンで処理をする場合は、大気を導入したチャンバ中にRCA洗浄等の洗浄をした基板を載置し、窒素ガス、アルゴンガス等のプラズマ用ガスを導入した後、高周波プラズマを発生させ、大気中の酸素をオゾンに変換することで、表面をオゾン処理する。
このように、表面活性化処理をした表面を貼り合わせ面として、例えば減圧又は常圧下、室温で基板を密着させれば、高温処理を施さなくても強固に貼り合わせることができる。
なお、このシリコン基板と透明絶縁性基板を貼り合わせた後、該貼り合わせた基板を、100〜300℃で熱処理する熱処理工程を行うことができる。
このように、シリコン基板と透明絶縁性基板を貼り合わせた後、該貼り合わせた基板を、100〜300℃で熱処理することで、シリコン基板と透明絶縁性基板の貼り合わせの強度を高めることができる。また、このような低い温度での熱処理であれば、異種材料であることに起因する熱膨張係数の差異による熱歪、ひび割れ、剥離等が発生する恐れが少ない。貼り合わせ強度を高めれば、剥離工程での不良の発生を減少させることもできる。
次に、シリコン基板20をイオン注入層21にて離間させ、シリコン基板20を薄膜化する剥離工程を行い、図1(f)に示すように、シリコン薄膜31を形成する(工程1−f)。
このシリコン基板の離間(剥離、薄膜化)は、例えば、機械的な外力を加えることによって行うことができる。
次に、図1(g)に示したように、透明絶縁性基板10の第二主表面12を、リソグラフィー法により凹凸パターンを形成する(工程1−g)。
本発明の凹凸パターン形成には、公知のリソグラフィー法を採用して行うことができる。
例えば、透明絶縁性基板10の第二主表面12上にスピンコーティング等の手法で膜厚が0.1〜2.0μmとなるようにレジスト材料を塗布し、これをホットプレート上で60〜150℃、1〜10分間、好ましくは80〜140℃、1〜5分間プリベークしてフォトレジスト膜を形成する。
次に、目的のパターンを形成するためのマスクを上記のフォトレジスト膜上にかざし、遠紫外線、エキシマレーザー、X線等の高エネルギー線又は電子線を例えば露光量1〜200mJ/cm2、好ましくは10〜100mJ/cm2となるように照射する。
次に、ホットプレート上で、60〜150℃、1〜5分間、好ましくは80〜140℃、1〜3分間ポストエクスポージャーベーク(PEB)する。更に、0.1〜5質量%、好ましくは2〜3質量%のテトラメチルアンモニウムヒドロキシド(TMAH)等のアルカリ水溶液の現像液を用い、0.1〜3分間、好ましくは0.5〜2分間、浸漬(dip)法、パドル(puddle)法、スプレー(spray)法等の常法により現像して、透明絶縁性基板10の第二主表面12上に目的のパターンが形成される。
次に、パターンが形成されたレジスト下層膜をマスクとしてCF4/CHF3系ガス等でエッチングすることで、第二主表面12に目的の凹凸パターンが形成される。
なお、上記工程1−gのフォトリソグラフィーによる凹凸パターンの形成を、工程1−e〜1−fの前に行うことも可能である。この場合には、シリコン薄膜形成前であるためリソグラフィー工程によるシリコン薄膜への影響がない。
このように、認識装置により認識容易にする方法として、従来のリソグラフィー法を利用できるため、コストがかからず、新たな手順が不要であり、またパーティクルの発生を抑制できる。
さらに、リソグラフィーにより、規則正しい凹凸パターンを形成できるので、図5に示すような透過光の散乱が起こり、さらに回折もおこり、双方の効果により効率的に透過率を下げることができる。
これらによって、透明絶縁性基板10の主表面に対する垂直方向(すなわち、基板の厚さ方向)での250〜800nmの波長域の光の平均透過率(以下、垂直平均透過率と呼ぶことがある)が10%以下になるようにすることが好ましく、5%以下とすることが特に好ましい。このような垂直平均透過率とするためには、予め、どのような凹凸パターンで上記の垂直平均透過率となるかを実験的に求めておくなどして、その条件の凹凸パターンとなるようにリソグラフィー工程を行えばよい。
また、凹凸パターンの周期は0.2〜3μmとすることができる。この周期は、光センサーによる透過光の周期によって、効果的に透過率を低く抑えることができる凹凸パターンの周期に適宜変更することができる。
なお、第二主表面12の凹凸パターンの形状については、図3(a)のような円状のものや、図3(b)のような線状のものが例示されるが、どちらであっても所望の透過率まで低く抑えることができる。
以上のような工程を経て、透明絶縁性基板10の第一主表面11上にシリコン薄膜31を有するSOI基板30を製造することができる。
なお、別個の基板に対する処理である、上記工程1−a〜1−bと、工程1−c〜1−dとは、当然ながら、順番が逆でもよいし、並行して行っても良い。
このように、工程1−a〜1−gを経ることにより、裏面に凹凸パターンのある、透明絶縁性基板上にシリコン薄膜が形成されたSOI基板を製造する。そして、本発明では、工程1−gの透明絶縁性基板を認識装置により認識容易にする方法として、従来のリソグラフィー法によることが可能であるため新たな装置や手順は不要であり、コストを比較的低くすることができる。また、リソグラフィー法による凹凸パターン形成であるため、金属不純物やパーティクルの発生を抑制することができる。その結果、発塵等が防止され、基板認識装置にとって認識容易な透明SOI基板を製造することができる。
以下、本発明の実施例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
以下のように、図1に示したような、貼り合わせ法によるSOI基板の製造方法に従って、透明SOI基板を30枚製造した。
まず、合成石英インゴットから切り出したままの直径150mmの合成石英基板10を準備した(工程1−a)。
次に、合成石英基板10の両面を研磨加工した(工程1−b)。両主表面の平坦度はRMS値で0.6nmとした。
次に、シリコン基板20として、鏡面研磨された直径150mmの単結晶シリコン基板を準備した。そして、シリコン基板には、その表面に熱酸化によりシリコン酸化膜層を100nm形成した(工程1−c)。
次に、シリコン基板20に、形成してあるシリコン酸化膜層を通して水素イオンを注入し、イオンの平均進行深さにおいて表面に平行な微小気泡層(イオン注入層)21を形成した(工程1−d)。イオン注入条件は、注入エネルギーが35keV、注入線量が9×1016/cm、注入深さは0.3μmである。
次に、プラズマ処理装置中にイオン注入したシリコン基板20を載置し、プラズマ用ガスとして窒素を導入した後、2Torr(270Pa)の減圧条件下で13.56MHzの高周波を直径300mmの平行平板電極間に高周波パワー50Wの条件で印加することで、高周波プラズマ処理をイオン注入した面に10秒行った。このようにして、シリコン基板20のイオン注入面22に表面活性化処理を施した。
一方、合成石英基板10については、プラズマ処理装置中に載置し、狭い電極間にプラズマ用ガスとして窒素ガスを導入した後、電極間に高周波を印加することでプラズマを発生させ、高周波プラズマ処理を10秒行った。このようにして、合成石英基板10の第一主表面11にも表面活性化処理を施した。
以上のようにして表面活性化処理を行ったシリコン基板20と合成石英基板10を、表面活性化処理を行った面を貼り合わせ面として室温で密着させた後、両基板の裏面を厚さ方向に強く押圧した(工程1−e)。
次に、貼り合わせ強度を高めるため、シリコン基板20と合成石英基板10とを貼り合わせた基板を、300℃で30分間熱処理した。
次に、シリコン基板20のイオン注入層21に外部衝撃を付与し、イオン注入層21にて順次離間させ、シリコン薄膜31を形成した(工程1−f)。
次に、リソグラフィー法を用いて、以下のような条件で合成石英基板10の第二主表面12に凹凸パターンを形成した(工程1−g)。
まず、合成石英基板10の裏面12にスピンコーティングの手法で膜厚が1.5μmとなるようにレジスト材料を塗布し、これをホットプレート上で100℃、5分間プリベークしてフォトレジスト膜を形成した。
次に、目的のパターンを形成するためのマスクを上記のフォトレジスト膜上にかざし、X線を露光量100mJ/cm2となるように照射した。
次に、ホットプレート上で、100℃、3分間ポストエクスポージャーベーク(PEB)した。更に、3質量%のテトラメチルアンモニウムヒドロキシド(TMAH)の現像液を用い、2分間スプレー(spray)法により現像して、基板上に目的のパターンが形成された。
次に、パターンが形成されたレジスト膜をマスクとして、ドライエッチング装置を用い、CF4/CHF3系ガスでチャンバー圧力基板を40.0Pa、時間を60secでエッチングした。
このときの凹凸パターンは、周期0.8μmの線状パターンであり、この場合波長850nmの透過光の直線透過率は5%以下であった。この直線透過率の数字は、予め、シリコン薄膜を形成していない合成石英基板を両面研磨し、上記の凹凸パターンを形成したものを使用して、波長850nmの透過光の直線透過率を測定したものである(図2参照)。
このようにして、合成石英基板10の第一主表面11上にシリコン薄膜31を有し、第二主表面12に凹凸パターンが形成された透明SOI基板30を製造した。この透明SOI基板30を、デバイス作製装置に備え付けられた基板認識装置を用いて認識実験を行ったところ、全ての基板が正確に認識された。
また、シリコン薄膜31の結晶性は十分に良好であった。また、透明SOI基板30全体の発塵は通常のシリコン鏡面ウエーハと同等レベルであった。
(実施例2)
実施例1と同様に、但し、工程1−gのリソグラフィー工程において、周期0.8μmの円状パターンを形成し、透明SOI基板を30枚製造した。
この場合でも、波長850nmの透過光の直線透過率は上記と同様の方法で測定すると、5%以下であった(図2参照)。
このようにして、合成石英基板10の第一主表面11上にシリコン薄膜31を有し、第二主表面12に凹凸パターンを形成した透明SOI基板30を製造した。この透明SOI基板30を、デバイス作製装置に備え付けられた基板認識装置を用いて認識実験を行ったところ、全ての基板が正確に認識された。
また、シリコン薄膜31の結晶性は十分に良好であった。また、透明SOI基板30全体の発塵は通常のシリコン鏡面ウエーハと同等レベルであった。
(比較例)
実施例1および実施例2の透過光の直線透過率の測定と同様に、ただし、凹凸パターンを形成していない合成石英基板を使用して、波長850nmの透過光の直線透過率を測定した場合90%以上であった(図2参照)。従って、このものは、基板認識装置を用いて認識実験を行ったところ、認識できなかった。
以上より、図2に示すように透過光の直線透過率を透明絶縁性基板の裏面にリソグラフィー法により凹凸パターンを形成することで、凹凸パターン形成前(90%以上)に比べ、形成後は5%以下となった。そのため、基板認識装置により認識容易な透明絶縁性基板を製造できる。
尚、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
本発明に係るSOI基板の製造方法の一例を示すフロー図である。 凹凸パターン形成前の透明絶縁性基板と、円状および線状パターンを形成した後の透明絶縁性基板の直線透過率測定結果である。 本発明の凹凸パターンの形状の例を表す図である。 光センサーを用いた基板認識の概要図である。 凹凸パターンによる光散乱の概要図である。
符号の説明
10…透明絶縁性基板、
11…第一主表面、 12…第二主表面、
20…シリコン基板、
21…イオン注入層、 22…イオン注入面、
30…透明SOI基板、 31…シリコン薄膜。

Claims (8)

  1. 透明絶縁性基板の一方の主表面である第一主表面上にシリコン薄膜が形成されており、前記透明絶縁性基板の第一主表面とは反対側の主表面である第二主表面に凹凸を形成されたSOI基板を製造する方法であって、少なくとも、
    透明絶縁性基板を準備する工程と、
    前記透明絶縁性基板の少なくとも前記第一主表面を鏡面加工する工程と、
    前記透明絶縁性基板の第一主表面上にシリコン薄膜を形成する工程と
    を含むSOI基板の製造方法において、
    前記透明絶縁性基板の第二主表面をリソグラフィー法を用いて凹凸パターンを形成する工程とを有することを特徴とするSOI基板の製造方法。
  2. 前記リソグラフィー工程により前記第二主表面に凹凸パターンを形成することで、前記透明絶縁性基板の主表面に対する垂直方向での250〜850nmの波長域の光の平均透過率が10%以下となるようにすることを特徴とする請求項1に記載のSOI基板の製造方法。
  3. 前記リソグラフィー工程を、少なくともレジスト塗布工程と、露光工程と、現像工程と、エッチング工程とにより前記第二主表面に凹凸パターンを形成するものとすることを特徴とする請求項1または請求項2に記載のSOI基板の製造方法。
  4. 前記第二主表面に形成される凹凸パターンの周期を、0.2〜3μmとすることを特徴とする請求項1ないし請求項3のいずれか一項に記載のSOI基板の製造方法。
  5. 前記リソグラフィー工程を、少なくとも前記シリコン薄膜形成工程よりも後に行うことを特徴とする請求項1ないし請求項4のいずれか一項に記載のSOI基板の製造方法。
  6. 前記リソグラフィー工程を、前記透明絶縁性基板を準備する工程よりも後、前記シリコン薄膜形成工程よりも前に行うことを特徴とする請求項1ないし請求項4のいずれか一項に記載のSOI基板の製造方法。
  7. 前記シリコン薄膜の形成を、少なくとも、
    シリコン基板または表面に酸化膜を形成したシリコン基板に、表面から水素イオンまたは希ガスイオンあるいはこれらの両方を注入してイオン注入層を形成し、
    前記シリコン基板または表面に酸化膜を形成したシリコン基板のイオン注入した面と、前記透明絶縁性基板の第一主表面を密着させて貼り合わせ、
    前記イオン注入層を境界として、前記シリコン基板または表面に酸化膜を形成したシリコン基板を剥離して薄膜化し、前記透明絶縁性基板の第一主表面上にシリコン薄膜を形成して行うことを特徴とする請求項1ないし請求項6のいずれか一項に記載のSOI基板の製造方法。
  8. 前記透明絶縁性基板を、石英基板、ガラス基板、サファイア基板のいずれかとすることを特徴とする請求項1ないし請求項7のいずれか一項に記載のSOI基板の製造方法。
JP2008094542A 2008-04-01 2008-04-01 Soi基板の製造方法 Active JP5368001B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008094542A JP5368001B2 (ja) 2008-04-01 2008-04-01 Soi基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008094542A JP5368001B2 (ja) 2008-04-01 2008-04-01 Soi基板の製造方法

Publications (2)

Publication Number Publication Date
JP2009246321A true JP2009246321A (ja) 2009-10-22
JP5368001B2 JP5368001B2 (ja) 2013-12-18

Family

ID=41307865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008094542A Active JP5368001B2 (ja) 2008-04-01 2008-04-01 Soi基板の製造方法

Country Status (1)

Country Link
JP (1) JP5368001B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015008694A1 (ja) 2013-07-18 2015-01-22 日本碍子株式会社 半導体用複合基板のハンドル基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01177015A (ja) * 1987-12-29 1989-07-13 Sharp Corp 液晶表示装置およびその製造方法
JPH0389323A (ja) * 1989-09-01 1991-04-15 Matsushita Electron Corp 画像表示装置
JPH1027769A (ja) * 1996-07-10 1998-01-27 Toshiba Corp 半導体チップとその製造方法
JP2005223304A (ja) * 2004-01-06 2005-08-18 Oki Electric Ind Co Ltd 半導体ウエハとその製造方法
JP2006210898A (ja) * 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Soiウエーハの製造方法及びsoiウェーハ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01177015A (ja) * 1987-12-29 1989-07-13 Sharp Corp 液晶表示装置およびその製造方法
JPH0389323A (ja) * 1989-09-01 1991-04-15 Matsushita Electron Corp 画像表示装置
JPH1027769A (ja) * 1996-07-10 1998-01-27 Toshiba Corp 半導体チップとその製造方法
JP2005223304A (ja) * 2004-01-06 2005-08-18 Oki Electric Ind Co Ltd 半導体ウエハとその製造方法
JP2006210898A (ja) * 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Soiウエーハの製造方法及びsoiウェーハ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015008694A1 (ja) 2013-07-18 2015-01-22 日本碍子株式会社 半導体用複合基板のハンドル基板
US9469571B2 (en) 2013-07-18 2016-10-18 Ngk Insulators, Ltd. Handle substrates of composite substrates for semiconductors

Also Published As

Publication number Publication date
JP5368001B2 (ja) 2013-12-18

Similar Documents

Publication Publication Date Title
EP1983575B1 (en) Method for manufacturing bonded substrate
JP5274859B2 (ja) 貼り合わせ基板の製造方法
JP4425631B2 (ja) 超小型構成部品を含む薄膜層を製造するための方法
US20070105025A1 (en) Mask, mask blank, and methods of producing these
JP5433567B2 (ja) Soi基板の製造方法
JP5336101B2 (ja) Soi基板の製造方法
US6900113B2 (en) Method for producing bonded wafer and bonded wafer
US8383489B2 (en) SOI wafer and method for forming the same
JP2008300571A (ja) Soiウェーハの製造方法
EP2359391A1 (en) Preparing a surface of a sapphire substrate for fabricating heterostructures
JPH10223497A (ja) 貼り合わせ基板の作製方法
JP2011103409A (ja) ウェーハ貼り合わせ方法
US9378999B2 (en) Method for manufacturing SOI wafer
KR102095383B1 (ko) 접합 웨이퍼의 제조방법
JP5368001B2 (ja) Soi基板の製造方法
JP5368002B2 (ja) Soi基板の製造方法
JP2009147104A (ja) 使用済み半導体ウエハ又は基板の再生方法
KR100738460B1 (ko) 나노 에스오아이 웨이퍼의 제조방법
JPH09293845A (ja) Soiウェ−ハおよびその製造方法
JP5368000B2 (ja) Soi基板の製造方法
JP2004235478A (ja) 貼り合わせsoi基板およびその製造方法
JP6136786B2 (ja) 貼り合わせウェーハの製造方法
JP2003298030A (ja) 張り合わせ基板およびその製造方法
JP3951814B2 (ja) Soi基板の製造方法
JP2004071939A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130423

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130717

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130912

R150 Certificate of patent or registration of utility model

Ref document number: 5368001

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150